Nothing Special   »   [go: up one dir, main page]

JP2018059866A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2018059866A
JP2018059866A JP2016198908A JP2016198908A JP2018059866A JP 2018059866 A JP2018059866 A JP 2018059866A JP 2016198908 A JP2016198908 A JP 2016198908A JP 2016198908 A JP2016198908 A JP 2016198908A JP 2018059866 A JP2018059866 A JP 2018059866A
Authority
JP
Japan
Prior art keywords
semiconductor device
protrusion
manufacturing
ball
burn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016198908A
Other languages
English (en)
Other versions
JP6697999B2 (ja
Inventor
潤 松橋
Jun Matsuhashi
潤 松橋
尚宏 槇平
Naohiro Makihira
尚宏 槇平
岩崎　秀和
Hidekazu Iwasaki
秀和 岩崎
稔二 石井
Toshitugu Ishii
稔二 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016198908A priority Critical patent/JP6697999B2/ja
Priority to US15/674,491 priority patent/US10109568B2/en
Priority to TW106128690A priority patent/TW201833566A/zh
Priority to CN201710827018.2A priority patent/CN107919294B/zh
Publication of JP2018059866A publication Critical patent/JP2018059866A/ja
Application granted granted Critical
Publication of JP6697999B2 publication Critical patent/JP6697999B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0458—Details related to environmental aspects, e.g. temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Geometry (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)

Abstract

【課題】半導体装置の信頼性を向上する。【解決手段】（ａ）半田ボール５を備えたＢＧＡをバーンインテスト用のソケットに装着する工程、（ｂ）上記ソケットの導電性のコンタクトピン１１ａによって半田ボール５を挟み込んで上記ＢＧＡのバーンインテストを行う工程、を有する。ここで、上記ソケットのコンタクトピン１１ａは、上記ＢＧＡの装着方向に沿って延在する導電性の第１突出部１１ｂと、第１突出部１１ｂの延在方向に交差する方向に沿って設けられ、かつ半田ボール５のＢＧＡの装着側の表面に対向して配置された導電性の第２突出部１１ｃと、を備えている。そして、上記（ｂ）工程において、コンタクトピン１１ａの第１突出部１１ｂを半田ボール５に接触させた状態で上記ＢＧＡのバーンインテストを行う。【選択図】図６

Description

本発明は、半導体装置およびその製造技術に関し、例えば、バーンインテストを実施する半導体装置の製造方法および半導体装置に関する。
半導体装置のバーンインテスト工程では、バーンインボードに設けられた複数のＩＣソケット（以降、単にソケットともいう）のそれぞれに半導体装置を装着し、バーンインテストが行われる。
例えば、ＢＧＡ（Ball Grid Array)型の半導体装置では、外部端子がボール電極であることから、ボール電極をコンタクトピンによって挟み込んで電気的導通を図るＢＧＡ用挟み込みタイプのソケットが知られており、このＢＧＡ用挟み込みタイプのソケットを用いてバーンインテストが実施される。
なお、半導体パッケージ用ソケットの構造については、例えば特開２０００−３１５５５５号公報（特許文献１）に開示されている。
また、ＢＧＡ・ＩＣ試験用コンタクト・ソケットの構造については、例えば特開平９−２１９２６７号公報（特許文献２）に開示されている。
特開２０００−３１５５５５号公報 特開平９−２１９２６７号公報
上記ＢＧＡ用挟み込みタイプのソケットとして、そのコンタクトピンの先端形状により、横リブタイプ（上記特許文献１：特開２０００−３１５５５５号公報）と、縦リブタイプ（上記特許文献２：特開平９−２１９２６７号公報）とが知られている。
横リブタイプの場合、バーンインテスト中のＢＧＡの基板の反り等により、ボール電極が上方に動くと横リブがボール電極に接触する。これにより、ボール電極の上下方向への自由度が少なくなる。その結果、バーンインテスト時にＢＧＡの基板の伸縮が妨げられ、その残留応力によってＢＧＡのコプラナリティが低下する。
一方、縦リブタイプの場合、縦リブによるボール電極の保持力が弱いため、バーンインテスト時にＢＧＡの基板の伸縮により、ポップアップ（ＢＧＡの浮き上がり）現象が起こり、ＢＧＡのコンタクト不良が発生する。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置の製造方法は、（ａ）外部端子としてボール電極を備えた半導体装置をバーンインテスト用のソケットに装着する工程、（ｂ）上記ソケットの導電性のコンタクト部によって上記ボール電極を挟み込んで上記半導体装置のバーンインテストを行う工程、を有する。さらに、上記ソケットの上記コンタクト部は、上記半導体装置の装着方向に沿って延在する導電性の第１突出部と、上記第１突出部の延在方向に交差する方向に沿って設けられ、かつ上記ボール電極の上記半導体装置の装着側の表面に対向して配置された導電性の第２突出部と、を備える。さらに、上記（ｂ）工程において、上記コンタクト部の上記第１突出部を上記ボール電極に接触させた状態で上記半導体装置の上記バーンインテストを行う。
また、一実施の形態による半導体装置は、半導体チップと、第１面と上記第１面と反対側に位置する第２面とを備え、上記第１面に上記半導体チップが搭載された基板と、上記基板の上記第２面に設けられた複数のボール電極と、を有する。さらに、上記複数のボール電極のうちの何れかの上記ボール電極の表面に、上記基板の厚さ方向に沿って延在する第１圧痕と、上記第１圧痕の延在方向に交差する方向に延在する第２圧痕と、が形成され、上記第２圧痕は、上記ボール電極の上記基板側の表面に形成されている。
上記一実施の形態によれば、半導体装置の信頼性を向上させることができる。
実施の形態の半導体装置の構造の一例を示す断面図である。 図１に示す半導体装置のボール電極の圧痕の一例を示す部分側面図である。 図１に示す半導体装置の組み立てから出荷までの工程の一例を示すフロー図である。 図３に示すフローのバーンイン工程で用いられるソケットの構造の一例を示す断面図である。 図４に示すソケットに設けられたコンタクトピンの突出部の構造の一例を示す部分斜視図である。 実施の形態のコンタクトピンによるボール電極との接触状態の一例を示す側面図である。 図６に示すコンタクトピンによるボール電極との接触状態の一例を示す正面図である。 図６に示すコンタクトピンによるボール電極との接触状態の一例を示す平面図である。 図３に示すバーンイン工程におけるバーンイン時の温度変化の一例を示すグラフである。 図９に示すバーンイン時のバーンイン開始時点でのピン接触状態の一例を示す側面図である。 図９に示すバーンイン時のＢＧＡ変形後のピン接触状態の一例を示す側面図である。 実施の形態のＢＧＡの温度サイクル回数によるコプラナリティの変化を示すグラフである。 比較例のコンタクトピンの開き方向を示す平面図である。 実施の形態のソケットにおけるコンタクトピンの開き方向の一例を示す平面図である。 実施の形態のソケットのコンタクトピンにおける第２突出部の先端部の形状の一例を示す平面図である。 実施の形態のソケットのコンタクトピンの配置の一例を示す平面図である。 実施の形態のソケットのコンタクトピンの配置の一例を示す平面図である。 実施の形態のソケットのコンタクトピンの配置の一例を示す平面図である。 実施の形態のソケットのコンタクトピンにおける第１突出部の本数の一例を示す平面図である。 実施の形態のソケットのコンタクトピンにおける第１突出部の本数の一例を示す平面図である。 実施の形態のソケットのコンタクトピンの配置の一例を示す平面図である。 実施の形態のソケットのコンタクトピンの配置の一例を示す平面図である。 実施の形態のソケットのコンタクトピンの配置の一例を示す平面図である。 実施の形態のソケットのコンタクトピンの配置の一例を示す平面図である。 実施の形態のソケットのコンタクトピンの配置の一例を示す平面図である。 実施の形態のソケットのコンタクトピンの配置の一例を示す平面図である。 実施の形態のソケットのコンタクトピンにおける第１突出部が１山の場合のボール電極との接触状態の一例を示す平面図である。 図２７に示す第１突出部が１山の場合のボール電極との接触状態の一例を示す側面図である。 図２７に示す第１突出部が１山で、かつコンタクトピン３本の場合のピン配置の一例を示す平面図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
＜半導体装置の構成＞
図１は実施の形態の半導体装置の構造の一例を示す断面図、図２は図１に示す半導体装置のボール電極の圧痕の一例を示す部分側面図である。
図１に示す本実施の形態の半導体装置は、半導体チップ２が配線基板１に搭載（接合、接続、実装）された半導体装置（半導体パッケージ）であり、さらに半導体チップ２が封止樹脂によって封止された半導体装置である。
本実施の形態では、上記半導体装置の一例として、配線基板１の下面側に設けられた複数の外部端子が半田ボール（ボール電極）５の場合を取り上げて説明する。すなわち、本実施の形態の半導体装置は、ＢＧＡ（Ball Grid Array)３である。
ＢＧＡ３の構成について説明すると、半導体チップ２と、半導体チップ２を支持または搭載する配線基板１と、半導体チップ２の主面（表面）２ａに露出する複数の電極パッド（ボンディングパッド、電極）２ｃとこれらに対応する配線基板１の複数のボンディングリード（接続端子）１ｃとを電気的に接続する複数のボンディングワイヤ（以降、単にワイヤとも呼ぶ）４と、を備えている。
さらに、ＢＧＡ３は、半導体チップ２およびワイヤ４を含む配線基板１の上面（第１面、チップ支持面）１ａを覆う封止部６と、配線基板１の上面１ａの反対側に位置する下面（第２面、実装面）１ｂに外部端子としてエリアアレイ配置（格子状配列）で設けられた複数の半田ボール５と、を有している。
半導体チップ２は、その厚さと交差する平面の形状が正方形または長方形であり、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）の主面に種々の半導体素子または半導体集積回路を形成した後、ダイシングなどにより上記半導体基板を各半導体チップ２に分離したものである。
また、半導体チップ２は、互いに対向する主面（半導体素子形成側の面、表面、上面）２ａおよび裏面（半導体素子形成側の面とは逆側の面、実装面、下面）２ｂを有し、その主面２ａが上方を向くように配線基板１の上面１ａ上に搭載（配置）され、半導体チップ２の裏面２ｂが配線基板１の上面１ａに接着材（ダイボンド材、接合材）７を介して接着され、かつ固定されている。さらに、半導体チップ２は、その主面２ａ側に露出する複数の電極パッド２ｃを有しており、これら電極パッド２ｃは、半導体チップ２の内部または表層部分に形成された半導体素子または半導体集積回路に電気的に接続されている。
半導体チップ２を固定する接着材７としては、例えば絶縁性または導電性のペースト材やフィルム状の接着材（ダイボンディングフィルム、ダイアタッチフィルム）などを用いることができる。
配線基板（基板）１は、一方の主面である上面（第１面）１ａと、上面１ａの反対側の面である下面（第２面）１ｂとを備えている。さらに、配線基板１は、絶縁性の基材層であるコア材１ｄと、コア材１ｄの上面側および下面側に形成された導体層（導体パターン、配線層）１ｅと、導体層１ｅを覆うように形成された絶縁層（絶縁膜）としてのソルダレジスト層（絶縁膜、半田レジスト層）１ｆとを有している。他の形態として、配線基板１を、複数の絶縁層と複数の配線層とを積層した多層配線基板（例えば、４層の配線層を有した配線基板）により形成することもできる。すなわち、配線基板１の構造は、図１に示す構造に限定されるものではない。なお、導体層１ｅは、導電性材料からなり、例えばめっき法で形成された銅薄膜などにより形成することができる。
また、配線基板１の上面側には、ワイヤ４を電気的に接続するための接続端子（電極）であるボンディングリード１ｃが複数形成されている。一方、配線基板１の下面側には、半田ボール５を接続するための電極（ランド）が複数形成されている。そして、コア材１ｄの上面側の複数のボンディングリード１ｃと、コア材１ｄの下面側の上記複数のランドとが電気的に接続されている。
したがって、半導体チップ２の複数の電極パッド２ｃは、複数のワイヤ４を介して配線基板１の複数のボンディングリード１ｃと電気的に接続されており、さらに配線基板１の導体層１ｅを介して配線基板１の複数の電極（ランド）と電気的に接続されている。
また、ソルダレジスト層１ｆは、導体層１ｅを保護する絶縁層（絶縁膜）としての機能を有しており、コア材１ｄの上面側および下面側において導体層１ｅを覆っている。そして、半導体チップ２は、配線基板１の上面１ａ側のソルダレジスト層１ｆ上に、接着材７を介して搭載されている。
なお、ワイヤ４は、例えば金線などの金属細線からなる。
また、半田ボール５は、配線基板１の下面１ｂ側にアレイ状（格子状）に配置されており、ＢＧＡ３の外部端子（外部接続用端子）として機能することができる。
また、封止部（封止樹脂層、封止樹脂、封止樹脂部、封止体）６は、例えば熱硬化性樹脂材料などの樹脂材料からなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止部６を形成することもできる。封止部６は、配線基板１の上面１ａ上で半導体チップ２および複数のワイヤ４を覆っている。すなわち、封止部６は、配線基板１の上面１ａ上に形成され、半導体チップ２およびワイヤ４を封止し、保護している。
また、本実施の形態のＢＧＡ３では、複数の半田ボール５のうちの何れかの半田ボール５において、その表面に、図２に示すように、配線基板１の厚さ方向Ｓに沿って延在する第１圧痕５ａと、第１圧痕５ａの延在方向に交差する方向Ｐに延在する第２圧痕５ｂと、が形成されている。ここで、方向Ｐは、配線基板１の厚さ方向Ｓに直交する方向である。そして、これら第１圧痕５ａと第２圧痕５ｂは、ＢＧＡ３のバーンイン工程で、後述する図４に示すソケット８にＢＧＡ３が装着されて、バーンインテストが行われた際に、ソケット８のコンタクト部１１のコンタクトピン１１ａが備える図５に示す第１突出部１１ｂと第２突出部１１ｃとによって形成されたものである。
なお、第１圧痕５ａの延在方向（配線基板１の厚さ方向Ｓに沿った方向）と、第２圧痕５ｂの延在方向（方向Ｐに沿った方向）とは、略直交している。
また、第２圧痕５ｂは、半田ボール５の配線基板１側の表面に形成されている。つまり、第２圧痕５ｂは、半田ボール５の表面のうち、半田ボール５の中心Ｃを通る水平方向（方向Ｐと平行な方向）の切断面より配線基板１側（上方側）の表面に形成されている。一方、第１圧痕５ａは、半田ボール５の表面において、半田ボール５の中心Ｃを通る上記水平方向の上記切断面より配線基板１側（上方側）の表面と、その反対側（下方側）の表面とに跨がる位置に形成されている。
したがって、第２圧痕５ｂは、第１圧痕５ａの上端部付近の位置に形成されている。
また、第１圧痕５ａの延在方向（方向Ｓ）に沿った長さＬ１は、第２圧痕５ｂの延在方向（方向Ｐ）に沿った長さＬ２より長い（Ｌ１＞Ｌ２）。
さらに、第１圧痕５ａの幅方向（方向Ｐ）に沿った長さ（幅）Ｗ１は、第２圧痕５ｂの幅方向（方向Ｓ）に沿った長さ（幅）Ｗ２より短い（Ｗ１＜Ｗ２）。
なお、図２に示す構造では、２つの第１圧痕５ａと、１つの第２圧痕５ｂとで１組となっており、２つの第１圧痕５ａの間の位置で、かつ第１圧痕５ａの上端部付近の位置に１つの第２圧痕５ｂが形成されている。そして、ＢＧＡ３における複数の半田ボール５の何れか１つもしくは複数に、あるいは全てに、２つの第１圧痕５ａと、１つの第２圧痕５ｂとからなる圧痕群Ｍが、一箇所または複数箇所に形成されている。例えば、複数の半田ボール５の表面のお互いに対向した位置に、それぞれ２つの第１圧痕５ａと１つの第２圧痕５ｂとからなる圧痕群Ｍが形成されている。
＜半導体装置の製造方法＞
図３は図１に示す半導体装置の組み立てから出荷までの工程の一例を示すフロー図である。図３を用いてＢＧＡ３の組み立てから出荷までの流れを説明する。
まず、図１に示すＢＧＡ３の組み立てでは、配線基板１に半導体チップ２を接着材７を介して搭載するダイボンディングを行う。
ダイボンディング後、ワイヤ４によって、半導体チップ２の電極パッド２ｃと配線基板１のボンディングリード１ｃとを電気的に接続するワイヤボンディングを行う。
ワイヤボンディング後、半導体チップ２および複数のワイヤ４を樹脂で封止して封止部６を形成する樹脂モールドを行う。
樹脂モールド後、配線基板１の下面１ｂ側に複数の半田ボール５を形成するボール搭載を行う。
なお、図１に示すＢＧＡ３は、一例として、一括モールドによる組み立てを採用した構造のＢＧＡ３であるため、その場合、複数の半田ボール５を配線基板１の下面１ｂに取り付けるボール搭載を行った後、ダイシングによる個片化を行う。これにより、ＢＧＡ３の組み立てを完成させる。
ＢＧＡ３の組み立て後、１回目の選別工程、すなわち、バーンインテスト前の選別工程を行って不良品を選別する。そして、１回目の選別工程後、バーンイン工程を行う。バーンイン工程では、ＢＧＡ３をバーンインボードのソケット８（図４参照）に装着した状態で、高温環境下でＢＧＡ３に電流および電圧を印加してバーンインテストを行う。
バーンインテスト後、2 回目の選別工程を行ってバーンインテスト後の不良品を選別する。
２回目の選別工程後、バーンインテスト後の選別工程で良品と判定されたＢＧＡ３に対して、外観検査を行う。そして、外観検査後、梱包を行って、製品の出荷となる。
＜バーンイン工程について＞
図４は図３に示すフローのバーンイン工程で用いられるソケットの構造の一例を示す断面図、図５は図４に示すソケットに設けられたコンタクトピンの突出部の構造の一例を示す部分斜視図、図６は実施の形態のコンタクトピンによるボール電極との接触状態の一例を示す側面図、図７は図６に示すコンタクトピンによるボール電極との接触状態の一例を示す正面図である。また、図８は図６に示すコンタクトピンによるボール電極との接触状態の一例を示す平面図、図９は図３に示すバーンイン工程におけるバーンイン時の温度変化の一例を示すグラフ、図１０は図９に示すバーンイン時のバーンイン開始時点でのピン接触状態の一例を示す側面図、図１１は図９に示すバーンイン時のＢＧＡ変形後のピン接触状態の一例を示す側面図である。さらに、図１２は実施の形態のＢＧＡの温度サイクル回数によるコプラナリティの変化を示すグラフである。
まず、図４に示すバーンイン工程で用いられるソケット８の構造について説明する。ソケット８は、オープントップソケットととも呼ばれ、主にバーンイン工程で使用されるＢＧＡ用挟み込みタイプのソケットである。
ソケット８は、ＢＧＡ３の配線基板１を支持する台座１２と、台座１２が取り付けられたベース９と、ベース９に対向して設けられ、かつＢＧＡ３を通すことが可能な開口部１０ａを有したカバー１０と、装着されたＢＧＡ３を押さえ付けるラッチ１３と、ベース９に取り付けられ、かつＢＧＡ３の半田ボール５を挟み込む複数のコンタクト部１１と、を備えている。
さらに、複数のコンタクト部１１のそれぞれは、半田ボール５を挟み込む複数のコンタクトピン（ピン部材）１１ａを有している。すなわち、複数のコンタクトピン１１ａによってＢＧＡ３の半田ボール５を挟み込むことで、ＢＧＡ３の半田ボール５とコンタクトピン１１ａとを電気的に接続する。さらに、コンタクトピン１１ａを有するコンタクト部１１がバーンインボードの配線と電気的に接続されており、これにより、バーンインテストにおいては、バーンインボードからコンタクト部１１を介してＢＧＡ３に電圧を印加する。
なお、本実施の形態のソケット８の各コンタクトピン１１ａは、図５に示すように、導電性の第１突出部１１ｂと、導電性の第２突出部１１ｃと、を備えている。第１突出部１１ｂおよび第２突出部１１ｃは、それぞれリブとも呼ばれ、コンタクトピン１１ａにおけるアーム部１１ｅから突出した部分である。第１突出部１１ｂは、図４に示すＢＧＡ３のソケット８への装着方向Ｑに沿って延在するように設けられており、一方、第２突出部１１ｃは、第１突出部１１ｂの延在方向（上記装着方向Ｑ）に交差する方向Ｒに沿って延在するように設けられ、かつ半田ボール５のＢＧＡ３の装着側の表面に対向して配置されている。
ここで、半田ボール５のＢＧＡ３の装着側の表面とは、図２に示す半田ボール５の中心Ｃを通る水平方向（方向Ｐと平行な方向）の切断面より配線基板１側（上方側）の表面のことである。
これにより、バーンイン工程では、コンタクトピン１１ａの第１突出部１１ｂを半田ボール５に接触させた状態でＢＧＡ３のバーンインテストを行う。すなわち、第１突出部１１ｂは、半田ボール５と電気的な接続を図る（導通を確保する）突出部であり、一方、第２突出部１１ｃは、半田ボール５のコンタクトピン１１ａからの上方への抜け（ポップアップ）を防止する突出部（刃）である。
本実施の形態のソケット８では、複数のコンタクトピン１１ａのそれぞれに、図５に示すように、略平行に並んだ２つの第１突出部１１ｂと、１つの第２突出部１１ｃとが設けられている。
その際、第２突出部１１ｃは、第１突出部１１ｂの延在方向における配線基板１側（上方側）の端部の位置に配置されている。別の表現で述べると、第２突出部１１ｃは、図６および図７に示すように、第１突出部１１ｂと半田ボール５との接触部１１ｄより配線基板１側（上方側）に配置されている。つまり、第１突出部１１ｂの接触部１１ｄよりも第２突出部１１ｃの接触部１１ｄの方が配線基板１に近い位置（上方側）となる。
また、図６および図８に示すように、第２突出部１１ｃの半田ボール５側への突出量Ｔ２は、第１突出部１１ｂの半田ボール５側への突出量Ｔ１より小さい（Ｔ２＜Ｔ１）。詳細には、第２突出部１１ｃの先端部１１ｃａのアーム部１１ｅからの突出量Ｔ２は、第１突出部１１ｂの先端部１１ｂａのアーム部１１ｅからの突出量Ｔ１より小さい（Ｔ２＜Ｔ１）。
次に、図９を用いてバーンインテスト時の温度環境について説明する。
図９はバーンインテストの温度環境の一例であるが、図９に示すバーンインテストでは、開始から３０分（０．５時間）で温度を室温２５℃から１２５℃に上昇させる。その後、１２５℃を維持した状態で４時間放置する。そして、４時間経過後、再び、３０分（０．５時間）で温度を室温２５℃に戻す。このような温度サイクルでバーンインテストを行う。
まず、図４に示すようなソケット８へのＢＧＡ３の装着を行う。ソケット８は、図１０に示すように、対向して配置され、かつそれぞれに２つの第１突出部１１ｂと、１つの第２突出部１１ｃと、が設けられた一対のコンタクトピン１１ａを有している。そして、カバー１０を上方に持ち上げ、ラッチ１３およびコンタクトピン１１ａが開放状態となるようにする。この状態で、カバー１０の開口部１０ａを介してＢＧＡ３を台座１２上に載置する。載置後、カバー１０をフリーにすることで、カバー１０が上昇してラッチ１３がＢＧＡ３を押さえるとともに、コンタクトピン１１ａも閉じて半田ボール５を挟み込む。
その後、対向して配置されたコンタクトピン１１ａの第１突出部１１ｂによって半田ボール５を挟み込んだ状態でＢＧＡ３のバーンインテストを行う。
なお、図１０は、バーンインテストの開始時点のピン接触状態を示すものであるが、バーンインテストの開始時点では、コンタクトピン１１ａの第１突出部１１ｂは、半田ボール５に接触しているものの、図１０のＤ部に示すように、第２突出部１１ｃは、半田ボール５から離れている。すなわち、バーンインテストの開始時点では、第２突出部１１ｃは半田ボール５に接触していない。
これは、第２突出部１１ｃが、半田ボール５のＢＧＡ３の装着側の表面に対向して配置されているとともに、図６に示す第２突出部１１ｃの半田ボール５側への突出量Ｔ２が、第１突出部１１ｂの半田ボール５側への突出量Ｔ１より小さい（Ｔ２＜Ｔ１）ためである。すなわち、第１突出部１１ｂの突出量が第２突出部１１ｃの突出量より大きいため、第１突出部１１ｂと半田ボール５とは接触するものの、この接触部より上方の位置に配置された第２突出部１１ｃは半田ボール５から離れている。
そして、温度上昇や温度下降などの温度サイクルによってＢＧＡ３が変形することで、半田ボール５は、図１１に示すように、上方に持ち上げられるが、その際、第２突出部１１ｃが半田ボール５に接触する（図１１のＥ部）。第２突出部１１ｃが半田ボール５に接触することで、半田ボール５のそれ以上の上昇を止めることができ、これにより、半田ボール５がコンタクトピン１１ａから抜け出ることを防止できる。すなわち、第１突出部１１ｂより第２突出部１１ｃの方が突出量が小さく、開始時点で第２突出部１１ｃが半田ボール５に接触していないため、ＢＧＡ３がバーンインテストによる熱で変形した際に、上下に動ける自由度を持っている。ＢＧＡ３の変形によってＢＧＡ３が持ち上げられると、半田ボール５も上昇するが、図１１に示すように、第２突出部１１ｃに当たって半田ボール５の上昇は止まる。
これにより、バーンインテストで半田ボール５がコンタクトピン１１ａから抜け出ることを防止できる。すなわち、半田ボール５が持ち上げられてコンタクトピン１１ａから抜けるポップアップの発生を抑制してコンタクト不良の発生を低減することができる。
さらに、第２突出部１１ｃにより半田ボール５の上下動が低減され、配線基板１の下面１ｂに傷が形成されることを抑制できる。
なお、図１２に示すように、本実施の形態のソケット８を用いたバーンインテスト後において、ＢＧＡ３のコプラナリティの変化を測定したところ、コプラナリティの変動を小さくすることができ、コプラナリティを向上させることができる。
これにより、ＢＧＡ３の信頼性を向上させることができる。また、ＢＧＡ３のバーンインテストにおける信頼性を高めることができる。
なお、コンタクトピン１１ａと半田ボール５の電気的接続を図るための第１突出部１１ｂと半田ボール５との接触により、半田ボール５に図２に示す第１圧痕５ａが形成される。そして、半田ボール５が上方に持ち上げられた際の第２突出部１１ｃと半田ボール５との接触により、半田ボール５に図２に示す第２圧痕５ｂが形成される。
また、コンタクトピン１１ａにおける第１突出部１１ｂと第２突出部１１ｃとでは、図６および図８に示すように、第１突出部１１ｂの方が長さが長い。これにより、半田ボール５がずれ上がった際にも第１突出部１１ｂと半田ボール５との間における電気的に接続（導通）を確保することができる。なお、第２突出部１１ｃは、半田ボール５のポップアップの抑制のためのものであるため、第１突出部１１ｂに比べて長さは必要としていない。
次に、本実施の形態のＢＧＡ３によれば、上述と同様に、コプラナリティを向上させることができる。これにより、ＢＧＡ３の信頼性を向上させることができる。また、上述のように、バーンインテスト時に半田ボール５が自由度を持つため、半田ボール５にかかる応力を低減することができ、半田ボール５の脱落を抑制することができる。さらに、バーンインテストで形成された第１圧痕５ａや第２圧痕５ｂなどの圧痕を、バーンインテスト後に目視で確認することができ、バーンインテストにおける各突出部の接触が正しく行われているか否かを確認することができる。
＜コンタクトピンの配置・開閉方向＞
図１３は比較例のコンタクトピンの開き方向を示す平面図、図１４は実施の形態のソケットにおけるコンタクトピンの開き方向の一例を示す平面図である。
図１３の比較例に示すように、対向して配置されたコンタクトピン１１ａをピッチ方向（半田ボール５の格子状配列と同方向）に開閉させる場合は、隣接ピンが邪魔になり、半田ボール５を挿入するための十分な開き量を確保することが困難である（図１３のＦ部）。
そこで、図１４に示すように、本実施の形態のピン配置では、一対の２つのコンタクトピン１１ａを各半田ボール５に対して対向して配置するとともに、複数の半田ボール５の格子状の配列方向に対して斜め方向（上記配列方向と異なる方向）に一対のコンタクトピン１１ａのそれぞれを開閉する（図１４のＧ部）。
これにより、コンタクトピン１１ａの開き量を十分に確保することができ、コンタクトピン１１ａへの半田ボール５の着脱を行うことができる。
＜第２突出部の先端形状（刃の形状）＞
図１５は実施の形態のソケットのコンタクトピンにおける第２突出部の先端部の形状の一例を示す平面図である。
図１５の向かって右側のコンタクトピン１１ａの第２突出部１１ｃのように、その平面視の先端部１１ｃａの形状は、半田ボール５の円弧に沿って湾曲した形状であることが好ましい。図１５の向かって左側のコンタクトピン１１ａのように、その平面視の先端部１１ａａの形状が直線の場合には、半田ボール５と先端部１１ａａとの接触面積が少なくなり、半田ボール５の持ち上がりが発生し易くなる可能性があるため、好ましくない。
一方、図１５の向かって右側のコンタクトピン１１ａの第２突出部１１ｃのように、その平面視の先端部１１ｃａの形状が、半田ボール５の円弧に沿って湾曲した形状であることにより、半田ボール５との接触面積が増えるため、半田ボール５の持ち上がりの発生を抑制することができる。さらに、半田ボール５との接触面積が増えるため、半田ボール５とのコンタクト性を高めることができる。
＜コンタクトピンの本数＞
図１６は実施の形態のソケットのコンタクトピンの配置の一例を示す平面図、図１７は実施の形態のソケットのコンタクトピンの配置の一例を示す平面図、図１８は実施の形態のソケットのコンタクトピンの配置の一例を示す平面図である。なお、図１６〜図１８に示す各コンタクトピン１１ａにおいては、第２突出部１１ｃのみが図示されているが、第１突出部１１ｂも備えていることは言うまでもない。
図１６に示す構造は、１つの半田ボール当たりの挟み込むコンタクトピン１１ａの本数が３本の場合であり、また、図１７に示す構造は、１つの半田ボール当たりの挟み込むコンタクトピン１１ａの本数が４本の場合である。図１６および図１７に示す構造では、隣り合う半田ボール５間において開閉するコンタクトピン１１ａの方向が一致しないように各コンタクトピン１１ａが配置されており、いずれの場合もコンタクトピン１１ａの開閉スペースを確保できていれば適用可能である。
また、図１８に示す構造は、１つの半田ボール当たりの挟み込むコンタクトピン１１ａの本数が４本の場合であり、かつ複数の半田ボール５の格子状配列に対してコンタクトピン１１ａの開閉方向を斜めに４５度ずらしたものである。すなわち、コンタクトピン１１ａの開閉方向を、半田ボール５の格子状配列の方向と異なる方向としたものである。これにより、図１８に示す構造においても、コンタクトピン１１ａの開閉スペースを確保できていれば適用することができる。
＜第１突出部の本数と半田ボールとの接触状態＞
図１９は実施の形態のソケットのコンタクトピンにおける第１突出部の本数の一例を示す平面図、図２０は実施の形態のソケットのコンタクトピンにおける第１突出部の本数の一例を示す平面図である。
図１９に示す構造は、コンタクトピン１１ａの１つのアーム部１１ｅに対する第１突出部１１ｂの本数が、２本（２山）の場合と、３本（３山）の場合とで、それぞれの第１突出部１１ｂと半田ボール５との接触状態を示している。第１突出部１１ｂが２本（２山）の場合には、２本の第１突出部１１ｂのそれぞれと半田ボール５との接触状態が安定しており、コンタクトピン１１ａと半田ボール５との電気的接続を安定して確保することができる。
一方で、第１突出部１１ｂが３本（３山）の場合には、３本の第１突出部１１ｂの高さが全て同じである（図１９の向かって中央に位置するコンタクトピン１１ａ）と、３本のうちの中央に配置された１本の第１突出部１１ｂしか半田ボール５と接触しないことになり、これは好ましい接触状態ではない。そこで、第１突出部１１ｂを３本（３山）有するコンタクトピン１１ａの場合には、３本の第１突出部１１ｂのうち、中央に配置された第１突出部１１ｂの突出量を、両端に配置された第１突出部１１ｂの突出量より小さくする（図１９の向かって右に位置するコンタクトピン１１ａ）ことが好ましい。
中央に配置された第１突出部１１ｂの突出量を、両端に配置された第１突出部１１ｂの突出量より小さくすることで、半田ボール５の外周形状に略沿って３本の第１突出部１１ｂの先端部１１ｂａが並ぶため、３本のうちの少なくとも２本または３本の第１突出部１１ｂを半田ボール５に接触させることができるため、コンタクトピン１１ａと半田ボール５との電気的接続を確保することができる。
次に、図２０に示す構造は、コンタクトピン１１ａの１つのアーム部１１ｅに対する第１突出部１１ｂの本数が、４本の場合のそれぞれの第１突出部１１ｂと半田ボール５との接触状態を示している。
４本の場合に、４本の第１突出部１１ｂの高さが全て同じである（図２０の向かって左側に位置するコンタクトピン１１ａ）と、４本のうちの中央に配置された２本の第１突出部１１ｂしか半田ボール５と接触しないことになり、これも好ましい接触状態ではない。そこで、第１突出部１１ｂが４本（４山）の場合には、４本の第１突出部１１ｂのうち、中央付近に配置された２本の第１突出部１１ｂの突出量を、その両端に配置された第１突出部１１ｂの突出量より小さくする（図２０の向かって右側に位置するコンタクトピン１１ａ）ことが好ましい。
中央付近に配置された２本の第１突出部１１ｂの突出量を、両端に配置された第１突出部１１ｂの突出量より小さくすることで、３本の場合と同様に、半田ボール５に外周形状に略沿って４本の第１突出部１１ｂの先端部１１ｂａが並ぶことになる。これにより、４本のうちの少なくとも２本または３本あるいは４本の第１突出部１１ｂを半田ボール５に接触させることができ、コンタクトピン１１ａと半田ボール５との電気的接続を確保することができる。
＜ピン配置と第２突出部の本数＞
図２１は実施の形態のソケットのコンタクトピンの配置の一例を示す平面図、図２２は実施の形態のソケットのコンタクトピンの配置の一例を示す平面図、図２３は実施の形態のソケットのコンタクトピンの配置の一例を示す平面図、図２４は実施の形態のソケットのコンタクトピンの配置の一例を示す平面図である。さらに、図２５は実施の形態のソケットのコンタクトピンの配置の一例を示す平面図、図２６は実施の形態のソケットのコンタクトピンの配置の一例を示す平面図である。なお、図２１〜図２６に示すコンタクトピン１１ａのうち、第２突出部１１ｃが図示されているコンタクトピン１１ａについては、第１突出部１１ｂも備えていることは言うまでもない。
図２１に示す構造は、対向して配置された２つのコンタクトピン１１ａのうちの一方（向かって左側）には第１突出部１１ｂのみ２本設けられており、他方（向かって右側）のコンタクトピン１１ａには、図５に示すような２本の第１突出部１１ｂと１本の第２突出部１１ｃとが形成されている。
また、図２２に示す構造は、対向して配置された２つのコンタクトピン１１ａの両方に、図５に示すような２本の第１突出部１１ｂと１本の第２突出部１１ｃとが形成されている。
図２１に示す構造においても、半田ボール５を挟み込み、かつ対向する２つのコンタクトピン１１ａのうちの片側（向かって右側）のコンタクトピン１１ａにおいて、第２突出部１１ｃが設けられているため、バーンインテスト中の半田ボール５の持ち上がりを防止することができる。さらに、図２２に示す構造においては、両方のコンタクトピン１１ａに第２突出部１１ｃが形成されているため、バーンインテスト中の半田ボール５の持ち上がりをさらに防止することができる。
次に、図２３に示す構造においては、３方向に分散して配置された３つのコンタクトピン１１ａのうちの１つに、第１突出部１１ｂのみが２本設けられており、残りの２つのコンタクトピン１１ａには、図５に示すような２本の第１突出部１１ｂと１本の第２突出部１１ｃとが形成されている。
また、図２４に示す構造においては、３方向に分散して配置された３つのコンタクトピン１１ａのそれぞれに、図５に示すような２本の第１突出部１１ｂと１本の第２突出部１１ｃとが形成されている。
図２３に示す構造においても、３方向に分散して配置された３つのコンタクトピン１１ａのうちの２つのコンタクトピン１１ａにおいて、第２突出部１１ｃが設けられているため、バーンインテスト中の半田ボール５の持ち上がりを防止することができる。さらに、図２４に示す構造においても、３つのコンタクトピン１１ａのそれぞれに第２突出部１１ｃが形成されているため、バーンインテスト中の半田ボール５の持ち上がりをさらに防止することができる。
次に、図２５に示す構造においては、お互いに対向して配置された二組（４つ）のコンタクトピン１１ａのうち、対向する一組のコンタクトピン１１ａの何れか一方に、第１突出部１１ｂのみが２本設けられており、何れか他方のコンタクトピン１１ａには、それぞれ図５に示すような２本の第１突出部１１ｂと１本の第２突出部１１ｃとが形成されている。
また、図２６に示す構造においては、お互いに対向して配置された二組（４つ）のコンタクトピン１１ａのうち、何れか一方の一組（２つ）のコンタクトピン１１ａのそれぞれには、第１突出部１１ｂのみが２本設けられており、何れか他方の１組（２つ）のコンタクトピン１１ａのそれぞれには、図５に示すような２本の第１突出部１１ｂと１本の第２突出部１１ｃとがそれぞれ形成されている。
図２５に示す構造においても、お互いに対向して配置された二組（４つ）のコンタクトピン１１ａのうち、それぞれの組の他方のコンタクトピン１１ａに第２突出部１１ｃが設けられているため、バーンインテスト中の半田ボール５の持ち上がりを防止することができる。さらに、図２６に示す構造においても、何れか一方の一組（２つ）のコンタクトピン１１ａのそれぞれに、第２突出部１１ｃが形成されているため、バーンインテスト中の半田ボール５の持ち上がりをさらに防止することができる。
＜第１突出部が１本の場合のピン配置＞
図２７は実施の形態のソケットのコンタクトピンにおける第１突出部が１山の場合のボール電極との接触状態の一例を示す平面図、図２８は図２７に示す第１突出部が１山の場合のボール電極との接触状態の一例を示す側面図、図２９は図２７に示す第１突出部が１山で、かつコンタクトピン３本の場合のピン配置の一例を示す平面図である。なお、図２９に示すコンタクトピン１１ａにおいては、第２突出部１１ｃのみが図示されているが、第１突出部１１ｂも備えていることは言うまでもない。
図２７および図２８に示す構造においては、１つのコンタクトピン１１ａに１本の第１突出部１１ｂと１本の第２突出部１１ｃとが設けられており、これらコンタクトピン１１ａが対向して配置されて半田ボール５を挟み込んでいる。なお、１つのコンタクトピン１１ａに対して第１突出部１１ｂが１本（１山）のみ設けられている構造の場合には、図２８のＨ部に示すように、第２突出部１１ｃの先端部１１ｃａの突出量を、第１突出部１１ｂの先端部１１ｂａの突出量より大きくする（出っ張らせる）必要がある。
上述のように１つのコンタクトピン１１ａに１本の第１突出部１１ｂが設けられた構造において、第２突出部１１ｃの先端部１１ｃａの突出量を、第１突出部１１ｂの先端部１１ｂａの突出量より大きくすることにより、バーンインテスト中の半田ボール５の持ち上がりを防止することができる。
図２９に示す構造は、図２７に示すような１つのコンタクトピン１１ａに１本の第１突出部１１ｂと１本の第２突出部１１ｃとが設けられている場合に、３方向に分散して配置された３つのコンタクトピン１１ａによって半田ボール５を挟み込むものである。図２９に示す構造においても、３方向に分散して配置された３つのコンタクトピン１１ａのそれぞれに、第２突出部１１ｃが設けられているため、バーンインテスト中の半田ボール５の持ち上がりをさらに防止することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明はこれまで記載した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、上記実施の形態では、半導体装置が、ワイヤによって半導体チップと配線基板とが電気的に接続されるＢＧＡの場合を一例として説明したが、前記半導体装置は、半導体チップと配線基板とがフリップチップ接続によりバンプ電極を介して電気的に接続される構造のＢＧＡなどであってもよい。
１ 配線基板（基板）
１ａ 上面（第１面）
１ｂ 下面（第２面）
２ 半導体チップ
３ ＢＧＡ（半導体装置）
５ 半田ボール（ボール電極、外部端子）
５ａ 第１圧痕
５ｂ 第２圧痕
８ ソケット
１１ コンタクト部
１１ａ コンタクトピン（ピン部材）
１１ｂ 第１突出部
１１ｃ 第２突出部

Claims (15)

  1. （ａ）外部端子としてボール電極を備えた半導体装置をバーンインテスト用のソケットに装着する工程、
    （ｂ）前記ソケットの導電性のコンタクト部によって前記ボール電極を挟み込んで前記半導体装置のバーンインテストを行う工程、
    を有し、
    前記ソケットの前記コンタクト部は、前記半導体装置の装着方向に沿って延在する導電性の第１突出部と、前記第１突出部の延在方向に交差する方向に沿って設けられ、かつ前記ボール電極の前記半導体装置の装着側の表面に対向して配置された導電性の第２突出部と、を備え、
    前記（ｂ）工程において、前記コンタクト部の前記第１突出部を前記ボール電極に接触させた状態で前記半導体装置の前記バーンインテストを行う、半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記半導体装置は、複数の前記ボール電極が取り付けられた基板を有し、
    前記第２突出部は、前記第１突出部と前記ボール電極との接触部より前記基板側に配置されている、半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法において、
    前記第２突出部の前記ボール電極側への突出量は、前記第１突出部の前記ボール電極側への突出量より小さい、半導体装置の製造方法。
  4. 請求項１に記載の半導体装置の製造方法において、
    前記（ｂ）工程で、前記バーンインテストの開始時点では、前記第２突出部は、前記ボール電極から離れている、半導体装置の製造方法。
  5. 請求項１に記載の半導体装置の製造方法において、
    前記第２突出部の平面視の先端部の形状は、前記ボール電極の円弧に沿った形状である、半導体装置の製造方法。
  6. 請求項１に記載の半導体装置の製造方法において、
    前記半導体装置は、複数の前記ボール電極が取り付けられた基板を有し、
    前記第２突出部は、前記第１突出部の延在方向における前記基板側の端部の位置に配置されている、半導体装置の製造方法。
  7. 請求項１に記載の半導体装置の製造方法において、
    前記ソケットの前記コンタクト部は、前記ボール電極を挟み込む複数のピン部材からなり、
    前記複数のピン部材のそれぞれに、２つの前記第１突出部と、１つの前記第２突出部と、が設けられている、半導体装置の製造方法。
  8. 請求項１に記載の半導体装置の製造方法において、
    前記ソケットの前記コンタクト部は、対向して配置され、かつそれぞれに２つの前記第１突出部と、１つの前記第２突出部と、が設けられた一対のピン部材からなり、
    前記（ｂ）工程で、それぞれの前記ピン部材の前記第１突出部によって前記ボール電極を挟み込んで前記半導体装置の前記バーンインテストを行う、半導体装置の製造方法。
  9. 請求項８に記載の半導体装置の製造方法において、
    複数の前記ボール電極は、格子状に配列され、
    前記複数のボール電極の格子状の配列方向に対して、前記配列方向と異なる方向に前記一対のピン部材のそれぞれを開閉する、半導体装置の製造方法。
  10. 請求項１に記載の半導体装置の製造方法において、
    前記ソケットの前記コンタクト部は、前記ボール電極を挟み込む複数のピン部材からなり、
    前記複数のピン部材の何れかに３つの前記第１突出部が設けられ、
    前記３つの前記第１突出部のうち中央に配置された前記第１突出部の突出量は、両端に配置された前記第１突出部の突出量より小さい、半導体装置の製造方法。
  11. 請求項１に記載の半導体装置の製造方法において、
    前記ソケットの前記コンタクト部は、前記ボール電極を挟み込む複数のピン部材からなり、
    前記複数のピン部材の何れかに４つの前記第１突出部が設けられ、
    前記４つの前記第１突出部のうち中央に配置された２つの前記第１突出部の突出量は、両端に配置された前記第１突出部の突出量より小さい、半導体装置の製造方法。
  12. 半導体チップと、
    第１面と、前記第１面と反対側に位置する第２面と、を備え、前記第１面に前記半導体チップが搭載された基板と、
    前記基板の前記第２面に設けられた複数のボール電極と、
    を有し、
    前記複数のボール電極のうちの何れかの前記ボール電極の表面に、前記基板の厚さ方向に沿って延在する第１圧痕と、前記第１圧痕の延在方向に交差する方向に延在する第２圧痕と、が形成され、
    前記第２圧痕は、前記ボール電極の前記基板側の表面に形成されている、半導体装置。
  13. 請求項１２に記載の半導体装置において、
    前記第１圧痕の延在方向に沿った長さは、前記第２圧痕の延在方向に沿った長さより長い、半導体装置。
  14. 請求項１２に記載の半導体装置において、
    前記第１圧痕の幅方向に沿った長さは、前記第２圧痕の幅方向に沿った長さより短い、半導体装置。
  15. 請求項１２に記載の半導体装置において、
    前記複数のボール電極の何れかには、２つの前記第１圧痕と１つの前記第２圧痕とからなる圧痕群が、複数形成されている、半導体装置。
JP2016198908A 2016-10-07 2016-10-07 半導体装置の製造方法および半導体装置 Active JP6697999B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016198908A JP6697999B2 (ja) 2016-10-07 2016-10-07 半導体装置の製造方法および半導体装置
US15/674,491 US10109568B2 (en) 2016-10-07 2017-08-10 Semiconductor device manufacturing method and semiconductor device
TW106128690A TW201833566A (zh) 2016-10-07 2017-08-24 半導體裝置之製造方法及半導體裝置
CN201710827018.2A CN107919294B (zh) 2016-10-07 2017-09-14 半导体器件制造方法和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016198908A JP6697999B2 (ja) 2016-10-07 2016-10-07 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2018059866A true JP2018059866A (ja) 2018-04-12
JP6697999B2 JP6697999B2 (ja) 2020-05-27

Family

ID=61829101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016198908A Active JP6697999B2 (ja) 2016-10-07 2016-10-07 半導体装置の製造方法および半導体装置

Country Status (4)

Country Link
US (1) US10109568B2 (ja)
JP (1) JP6697999B2 (ja)
CN (1) CN107919294B (ja)
TW (1) TW201833566A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7538414B2 (ja) 2020-10-28 2024-08-22 山一電機株式会社 ヒートシンクユニット、ｉｃソケット、半導体パッケージの製造方法、及び半導体パッケージ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219267A (ja) 1996-02-07 1997-08-19 Sony Corp Ｂｇａ・ｉｃ試験用コンタクト・ソケット
US5730606A (en) * 1996-04-02 1998-03-24 Aries Electronics, Inc. Universal production ball grid array socket
JP3128540B2 (ja) * 1998-06-26 2001-01-29 山一電機株式会社 球面形バンプに対するコンタクトの接触構造
JP3120805B2 (ja) 1999-04-28 2000-12-25 日本電気株式会社 半導体パッケージ用ソケット
JP4087012B2 (ja) * 1999-05-31 2008-05-14 株式会社エンプラス 電気部品用ソケット
JP2003217774A (ja) * 2002-01-28 2003-07-31 Enplas Corp コンタクトピン及びｉｃソケット
JP4180906B2 (ja) * 2002-12-17 2008-11-12 株式会社エンプラス コンタクトピン，コンタクトピン成形方法及び電気部品用ソケット
JP5811526B2 (ja) * 2010-10-29 2015-11-11 大日本印刷株式会社 ポリエステル樹脂組成物の積層体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7538414B2 (ja) 2020-10-28 2024-08-22 山一電機株式会社 ヒートシンクユニット、ｉｃソケット、半導体パッケージの製造方法、及び半導体パッケージ

Also Published As

Publication number Publication date
CN107919294B (zh) 2023-02-17
US10109568B2 (en) 2018-10-23
JP6697999B2 (ja) 2020-05-27
CN107919294A (zh) 2018-04-17
TW201833566A (zh) 2018-09-16
US20180102310A1 (en) 2018-04-12

Similar Documents

Publication Publication Date Title
US6888072B2 (en) Fixture, circuit board with fixture, and electronic-component mounted body and method of manufacturing the same
KR101171842B1 (ko) 초미세 피치의 적층을 갖는 마이크로전자 조립체
US7271481B2 (en) Microelectronic component and assembly having leads with offset portions
JP5342422B2 (ja) 半導体装置およびその製造方法
US8125792B2 (en) Substrate for wiring, semiconductor device for stacking using the same, and stacked semiconductor module
JP2011166051A (ja) 半導体装置及び半導体装置の製造方法
KR101153693B1 (ko) 반도체 장치
JP2009212315A (ja) 半導体装置及びその製造方法
US20090261465A1 (en) Semiconductor device and its manufacturing method
KR20070045970A (ko) 반도체 장치 및 그 제조 방법
JP2004138405A (ja) 半導体装置測定用プローブ
TWI631680B (zh) 半導體裝置
JP6128993B2 (ja) 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法
JP5378643B2 (ja) 半導体装置及びその製造方法
JP6697999B2 (ja) 半導体装置の製造方法および半導体装置
JP2004138391A (ja) 半導体装置の製造方法
KR101802426B1 (ko) 와이어 실리콘 보드에 의하여 ｍｅｍｓ 필름의 콘택 특성이 개선되는 하이브리드 테스트 소켓
US8076763B2 (en) Electrical shielding in stacked dies by using conductive die attach adhesive
JP4038021B2 (ja) 半導体装置の製造方法
US20240201223A1 (en) Manufacturing method of semiconductor device and test socket for use in the same
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
JP4435074B2 (ja) 半導体装置およびその製造方法
JP4030363B2 (ja) 半導体装置
JP3895465B2 (ja) 基板の実装方法、基板の実装構造
JP4374251B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200427

R150 Certificate of patent or registration of utility model

Ref document number: 6697999

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150