Nothing Special   »   [go: up one dir, main page]

JP2018049883A - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
JP2018049883A
JP2018049883A JP2016183318A JP2016183318A JP2018049883A JP 2018049883 A JP2018049883 A JP 2018049883A JP 2016183318 A JP2016183318 A JP 2016183318A JP 2016183318 A JP2016183318 A JP 2016183318A JP 2018049883 A JP2018049883 A JP 2018049883A
Authority
JP
Japan
Prior art keywords
organic layer
layer
base electrode
multilayer ceramic
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016183318A
Other languages
English (en)
Inventor
信康 濱森
Nobuyasu HAMAMORI
信康 濱森
浅野　敬史
Takashi Asano
敬史 浅野
善行 野村
Yoshiyuki Nomura
善行 野村
幸嗣 松下
Yukitsugu Matsushita
幸嗣 松下
一太朗 岡村
Ichitaro Okamura
一太朗 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016183318A priority Critical patent/JP2018049883A/ja
Priority to US15/708,469 priority patent/US10121595B2/en
Publication of JP2018049883A publication Critical patent/JP2018049883A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

【課題】基板に実装された状態において、熱衝撃等によって基板に撓みが生じても、撓みに基づく応力が積層体に伝わることを抑制し、クラックを防止し得る積層セラミック電子部品を提供する。【解決手段】第１めっき層１２３の先端部は、第１有機層１４０に接触しており、且つ第２めっき層１３３の先端部は、第２有機層１５０に接触しており、第１主面１０１または第２主面１０２上に位置する第１下地電極層１２２上に配置される第１有機層１４０または第２下地電極層１３２上に配置される第２有機層１５０を有機層主面側部、第１端面１０５または第２端面１０６上に位置する第１下地電極層１２２上に配置される第１有機層１４０または第２下地電極層１３２上に配置される第２有機層１５０を有機層端面側部としたとき、有機層主面側部の表面粗さよりも前記有機層端面側部の表面粗さの方が大きい。【選択図】図２

Description

本発明は、コンデンサ、インダクタおよびレジスタなどの積層セラミック電子部品に関する。
従来より、種々の電子装置に、コンデンサ、インダクタおよびレジスタなどの積層セラミック電子部品が用いられている。
一般的に、これらの電子部品は、積層方向に相対する２つの主面と、積層方向に直交する幅方向に相対する２つの側面と、積層方向および幅方向に直交する長さ方向に相対する２つの端面とを有する積層体を備えている。
積層体の外面には、２つ以上の外部電極が設けられている。外部電極は、端面および主面の一部、端面および側面の一部、又は、端面および側面と主面との一部に形成されている。外部電極の積層方向に沿う断面形状は、略コ字形状または略Ｌ字形状を有している。
このような積層セラミック電子部品は、各外部電極の主として主面もしくは側面上に形成される部分を、はんだ等の接合材を介して基板のランドに電気的に接続することによって基板に実装される。
しかしながら、この実装構造は熱衝撃等によって基板に撓みが生じると、撓みに基づく応力が、ランド、接合材及び外部電極を通じて積層体に伝わり、積層体のセラミック部や内部電極部にクラックや変形等を発生させる。その結果、積層セラミック電子部品の性能低下や信頼性低下が引き起こされる心配がある。
そこで、特許文献１には、前記応力によってセラミック素体にクラックが発生することを防止するため、外部端子電極の回り込み部及び外部端子電極の回り込み部に、それぞれ、セラミック素体の主面と離間した先端離間部及び主面と離間した先端離間部を設けたものが開示されている。
特開２０１０−１０９２３８号公報
しかしながら、特許文献１の外部端子電極の回り込み部及び外部端子電極の回り込み部は、それぞれ、セラミック素体の主面と接合した基端側接合部及び主面と接合した基端側接合部を有している。従って、前記応力が、基端側接合部及び基端側接合部、並びに、外部端子電極及び外部端子電極を通じて、セラミック素体に伝わることが懸念され、クラックを十分に抑制することは困難であった。
それゆえに、この発明の主たる目的は、上記の問題点に鑑みてなされたものであり、基板に実装された状態において、熱衝撃等によって基板に撓みが生じても、撓みに基づく応力が積層体に伝わることを抑制し、クラックを防止し得る積層セラミック電子部品を提供することである。
この発明にかかる積層セラミック電子部品は、積層された複数の誘電体層と積層された複数の内部電極とを含み、積層方向に相対する第１主面および第２主面と、積層方向に直交する幅方向に相対する第１側面および第２側面と、積層方向および幅方向に直交する長さ方向に相対する第１端面および第２端面と、を有している積層体と、内部電極に接続され、第１端面上に配置されて、端部が第１主面、第２主面、第１側面および第２側面に延在している第１外部電極と、内部電極に接続され、第２端面上に配置されて、端部が第１主面、第２主面、第１側面および第２側面に延在している第２外部電極と、を備え、第１外部電極は、導電性金属およびガラス成分を含む第１下地電極層と、第１下地電極層を覆うように配置される有機ケイ素化合物を含む第１有機層と、第１有機層上に配置される第１めっき層と、を有し、第２外部電極は、導電性金属およびガラス成分を含む第２下地電極層と、第２下地電極層を覆うように配置される有機ケイ素化合物を含む第２有機層と、第２有機層上に配置される第２めっき層と、を有し、第１有機層は、第１下地電極層上から積層体の少なくとも一部の表面を覆うように配置されており、且つ第２有機層は、第２下地電極層上から積層体の少なくとも一部の表面を覆うように配置されており、第１めっき層の先端部は、第１有機層に接触しており、且つ第２めっき層の先端部は、第２有機層に接触しており、第１主面または第２主面上に位置する第１下地電極層上に配置される第１有機層または第２下地電極層上に配置される第２有機層を有機層主面側部、第１端面または第２端面上に位置する第１下地電極上に配置される第１有機層または第２下地電極層上に配置される第２有機層を有機層端面側部としたとき、有機層主面側部の表面粗さよりも有機層端面側部の表面粗さの方が大きいこと、を特徴とする積層セラミック電子部品である。
また、この発明にかかる積層セラミック電子部品では、有機層主面側部の表面粗さＲａは、０．１μｍ以上０．５μｍ以下であり、有機層端面側部の表面粗さＲａは、０．６μｍ以上２．０μｍ以下であることが好ましい。
さらに、この発明にかかる積層セラミック電子部品では、積層体と第１下地電極層との密着強度が、第１有機層と第１めっき層との密着強度よりも大きく、且つ積層体と第２下地電極層との密着強度が、第２有機層と第２めっき層との密着強度よりも大きいことが好ましい。
また、この発明にかかる積層セラミック電子部品では、積層体と第１有機層との密着強度が、第１有機層と第１めっき層との密着強度よりも大きく、且つ積層体と第２有機層との密着強度が、第２有機層と第２めっき層との密着強度よりも大きいことが好ましい。
さらに、この発明にかかる積層セラミック電子部品では、第１有機層および第２有機層は、多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3の構造を有し、且つＮ元素を含有する有機ケイ素化合物であることが好ましい。
また、この発明にかかる積層セラミック電子部品では、第１有機層および第２有機層の表面のＣｕ濃度およびＳｉ濃度において、Ｃｕに対するＳｉの原子濃度比が１％以上５％以下であることが好ましい。
さらに、この発明にかかる積層セラミック電子部品では、積層セラミック電子部品は、積層セラミックコンデンサであることが好ましい。
この発明にかかる積層セラミック電子部品によれば、第１有機層は、第１下地電極層上から積層体の少なくとも一部の表面を覆うように配置されており、且つ第２有機層は、第２下地電極層上から積層体の少なくとも一部の表面を覆うように配置されており、第１めっき層の先端部は、第１有機層に接触しており、且つ第２めっき層の先端部は、第２有機層に接触しており、第１主面または第２主面上に位置する第１下地電極層上に配置される第１有機層または第２下地電極層上に配置される第２有機層を有機層主面側部、第１端面または第２端面上に位置する第１下地電極上に配置される第１有機層または第２下地電極層上に配置される第２有機層を有機層端面側部としたとき、有機層主面側部の表面粗さよりも有機層端面側部の表面粗さの方が大きいので、第１下地電極層の先端から積層体の主面上に形成される第１下地電極層付近では、第１有機層との剥離が起こりやすく、第１外部電極の第１端面側においては、アンカー効果により第１下地電極層と第１有機層との密着力を高めることができる。同様に、第２下地電極層の先端から積層体の主面上に形成される第２下地電極層付近では、第２有機層との剥離が起こりやすく、第２外部電極の第２端面側においては、アンカー効果により第２下地電極層と第２有機層との密着力を高めることができる。よって、端面上では、第１下地電極層と第１有機層および第２下地電極層と第２有機層とを剥離しにくい状態にすることができる。その結果、第１外部電極および第２外部電極の固着強度を確保することができ、実装後の積層セラミックコンデンサの脱落を防ぐことが可能となる。
また、この発明にかかる積層セラミック電子部品によれば、有機層主面側部の表面粗さＲａは、０．１μｍ以上０．５μｍ以下であり、有機層端面側部の表面粗さＲａは、０．６μｍ以上２．０μｍ以下であると、より確実に、積層体の主面上に形成される第１下地電極層と第１めっき層および第２下地電極層と第２めっき層の密着性を下げつつ、積層体の端面側に形成される第１外部電極および第２外部電極の固着強度の確保が可能となり、より信頼性の向上と積層セラミックコンデンサの脱落防止の効果を得ることができる。
さらに、この発明にかかる積層セラミック電子部品によれば、積層体と第１下地電極層との密着強度が、第１有機層と第１めっき層との密着強度よりも大きく、且つ積層体と第２下地電極層との密着強度が、第２有機層と第２めっき層との密着強度よりも大きくすると、積層セラミック電子部品の信頼性などの不具合がより一層抑制される。
また、この発明にかかる積層セラミック電子部品によれば、積層体と第１有機層との密着強度が、第１有機層と第１めっき層との密着強度よりも大きく、且つ積層体と第２有機層との密着強度が、第２有機層と第２めっき層との密着強度よりも大きくすると、積層セラミック電子部品が基板に実装された状態において、仮に、熱衝撃等により基板に撓みが生じれば、この撓みに基づく応力によって第１外部電極の第１下地電極層と第１めっき層との間を剥離させたり、同様に、第２外部電極の第２下地電極層と第２めっき層との間を剥離させたりすることをより一層合理的に行うことができる。そのため、前記応力がより一層分散され、積層セラミック電子部品のセラミック部や内部電極部にクラックや変形等が発生することをより一層抑制することができる。その結果、積層セラミック電子部品の信頼性をより一層向上させることができる。
さらに、この発明にかかる積層セラミック電子部品によれば、第１有機層および第２有機層は、多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3の構造を有し、且つＮ元素を含有する有機ケイ素化合物とすると、積層体や第１外部電極の第１下地電極層などの表面に確実に形成されるため、信頼性が向上する。
また、この発明にかかる積層セラミック電子部品によれば、第１有機層および第２有機層の表面のＣｕ濃度およびＳｉ濃度において、Ｃｕに対するＳｉの原子濃度比が１％以上５％以下であると、積層セラミック電子部品のセラミック部や内部電極部にクラックや変形等が発生することを抑制することができるだけでなく、めっき不良や積層セラミック電子部品の外れを抑制することができる。
この発明によれば、積層体のセラミック部や内部電極部にクラックや変形等が発生することを抑制することができ、積層セラミック電子部品の性能や信頼性を向上させることができる。
本発明の一実施の形態に係る積層セラミック電子部品の外観を示す斜視図である。 一実施の形態に係る積層セラミック電子部品の断面図であって、図１のＩＩ−ＩＩ線矢印方向から見た図である。 一実施の形態に係る積層セラミック電子部品の断面図であって、図２の外部電極の一部拡大図である。 第１の実施の形態に係る積層セラミック電子部品の変形例を示す断面図である。
以下、本発明の一実施の形態に係る積層セラミック電子部品について、図を参照して詳細に説明する。なお、以下に示す実施形態においては、積層セラミック電子部品として積層セラミックコンデンサを例にして説明する。なお、同一のまたは相当する部分について図中同一の符号を付し、その説明は繰り返さない。
（積層セラミックコンデンサ）
図１は、本発明の一実施の形態に係る積層セラミックコンデンサの外観を示す斜視図である。図２は、一実施の形態に係る積層セラミックコンデンサの断面図であって、図１のＩＩ−ＩＩ線矢印方向から見た図である。図３は、一実施の形態に係る積層セラミック電子部品の断面図であって、図２の外部電極の一部拡大図である。
本発明の一実施の形態に係る積層セラミックコンデンサ１００は、直方体形状を有し、後述する長さ方向Ｌの寸法が後述する幅方向Ｗの寸法より大きい。直方体形状には、積層セラミックコンデンサ１００の角部および稜線部に丸みが付けられたもの、並びに積層セラミックコンデンサ１００の表面に段差または凹凸が設けられたものなどが含まれる。
積層セラミックコンデンサ１００は、積層体１１０と、第１外部電極１２０と、第２外部電極１３０とを備えている。
積層体１１０は、複数の誘電体層の積層方向Ｈに相対する第１主面１０１および第２主面１０２と、積層方向Ｈに直交する幅方向Ｗに相対する第１側面１０３および第２側面１０４と、積層方向Ｈおよび幅方向Ｗに直交する長さ方向Ｌに相対する第１端面１０５および第２端面１０６とを有している。
ここで、積層体１１０の誘電体層の積み重ね方向を積層方向Ｈとして定義し、当該積層方向Ｈと直交する方向のうち、積層セラミックコンデンサ１００の第１外部電極１２０と第２外部電極１３０とを結ぶ方向を積層体１１０の長さ方向Ｌとして定義し、上記積層方向Ｈおよび上記長さ方向Ｌのいずれにも直交する方向を積層体１１０の幅方向Ｗとして定義し、以下の説明においては、これら用語を使用する。
積層体１１０は、交互に積層された複数の誘電体層２００および複数の内部電極にて構成されている。積層体１１０は、直方体形状を有している。複数の誘電体層２００および複数の内部電極の積層方向Ｈは、高さ方向に合致している。
積層体１１０は、異なる層に交互に配置されている複数の第１内部電極２１１と複数の第２内部電極２１２とを含む。
第１内部電極２１１は、積層方向Ｈから見て、矩形状の第１対向部２１１ａと、第１対向部２１１ａから積層体１１０の第１端面１０５に引出された第１引出し部２１１ｂとを有している。第１引出し部２１１ｂの端面は第１端面１０５に露出している。
第２内部電極２１２は、積層方向Ｈから見て、矩形状の第２対向部２１２ａと、第２対向部２１２ａから積層体１１０の第２端面１０６に引出された第２引出し部２１２ｂとを有している。第２引出し部２１２ｂの端面は第２端面１０６に露出している。
図２に示すように、第１内部電極２１１の第１対向部２１１ａと第２内部電極２１２の第２対向部２１２ａとは、誘電体層２００を挟んで対向することにより静電容量が形成されている。
誘電体層２００は、たとえばＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＣａＺｒＯ3、ＰｂＴｉＯ3又はＰｂ（Ｚｒ、Ｔｉ）Ｏ3などを主成分とする誘電体セラミック材料にて形成されている。また、誘電体層２００は、副成分として、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物又はＮｉ化合物などを含んでいてもよい。誘電体層２００の厚みは０．５μｍ以上１０μｍ以下であることが好ましい。
第１内部電極２１１および第２内部電極２１２は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ又はＡｕなどの金属や、これらの金属のうち少なくとも１種を含む合金（例えば、Ａｇ−Ｐｄ合金）など、適宜の導電材料により構成することができる。第１内部電極２１１および第２内部電極２１２の各々の厚みは、０．１μｍ以上２．０μｍ以下であることが好ましい。
第１外部電極１２０は、積層体１１０の第１端面１０５上に配置されて、端部が第１主面１０１および第２主面１０２および第１側面１０３および第２側面１０４に延在している。第１外部電極１２０は、第１内部電極２１１と電気的に接続されている。
第２外部電極１３０は、積層体１１０の第２端面１０６上に配置されて、端部が第１主面１０１および第２主面１０２および第１側面１０３および第２側面１０４に延在している。第２外部電極１３０は、第２内部電極２１２と電気的に接続されている。第１外部電極１２０および第２外部電極１３０は、積層体１１０の長さ方向Ｌにおいて互いに離隔している。
第１外部電極１２０は、導電性金属およびガラス成分を含む第１下地電極層１２２と、第１下地電極層１２２を覆うように配置される有機ケイ素化合物を含む第１有機層１４０と、第１有機層１４０上に配置される第１めっき層１２３とを有している。同様に、第２外部電極１３０は、導電性金属およびガラス成分を含む第２下地電極層１３２と、第２下地電極層１３２を覆うように配置される有機ケイ素化合物を含む第２有機層１５０と、第２有機層１５０上に配置される第２めっき層１３３とを有している。
第１下地電極層１２２は、積層体１１０の第１端面１０５上に配置されて、端部が第１主面１０１および第２主面１０２および第１側面１０３および第２側面１０４に延在して形成されている。
第２下地電極層１３２は、積層体１１０の第２端面１０６上に配置されて、端部が第１主面１０１および第２主面１０２および第１側面１０３および第２側面１０４に延在して形成されている。
第１下地電極層１２２および第２下地電極層１３２は、例えば、導電性金属とガラス成分とを含む導電性ペーストを塗布して焼き付けることにより形成される。第１下地電極層１２２および第２下地電極層１３２の導電性金属としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金又はＡｕなどが用いられる。第１下地電極層１２２および第２下地電極層１３２のガラス成分としては、例えば、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ又はＬｉなどを含むガラスが用いられる。
第１下地電極層１２２および第２下地電極層１３２は、内部電極と同時焼成したものや、焼成後の積層体１１０の表面に導電性ペーストを塗布して焼き付けたものである。第１下地電極層１２２および第２下地電極層１３２のそれぞれの厚みは、最も厚い部分で１０μｍ以上５０μｍ以下であることが好ましい。
第１めっき層１２３は、第１下地電極層１２２上に配置される第１有機層１４０を覆うように形成される。具体的には、第１めっき層１２３は、積層体１１０の第１端面１０５上に配置される第１有機層１４０上に配置され、そこから延長されて、積層体１１０の第１主面１０１、第２主面１０２、第１側面１０３および第２側面１０４上に配置される第１有機層１４０上にも至るように配置されることが好ましい。
第２めっき層１３３は、第２下地電極層１３２上に配置される第２有機層１５０を覆うように形成される。具体的には、第２めっき層１３３は、積層体１１０の第２端面１０６上に配置される第２有機層１５０上に配置され、そこから延長されて、積層体１１０の第１主面１０１、第２主面１０２、第１側面１０３および第２側面１０４上に配置される第２有機層１５０上にも至るように配置されることが好ましい。
第１めっき層１２３および第２めっき層１３３は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ又はＳｎなどから選択される少なくとも１つにて形成されている。第１めっき層１２３は、複数層により形成されていてもよく、好ましくは、Ｎｉめっき層１２４とＳｎめっき層１２６との２層構造である。第２めっき層１３３は、複数層により形成されていてもよく、好ましくは、Ｎｉめっき層１３４とＳｎめっき層１３６との２層構造である。めっき層一層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
第１めっき層１２３のＮｉめっき層１２４は、第１外部電極１２０の第１下地電極層１２２の表面を覆う第１有機層１４０を覆うように設けられる。これにより、第１有機層１４０や第１下地電極層１２２が、積層セラミックコンデンサ１００を実装する際のはんだによって侵食されることを防止することができる。
第２めっき層１３３のＮｉめっき層１３４は、第２外部電極１３０の第２下地電極層１３２の表面を覆う第２有機層１５０を覆うように設けられる。これにより、第２有機層１５０や第２下地電極層１３２が、積層セラミックコンデンサ１００を実装する際のはんだによって侵食されることを防止することができる。
また、第１外部電極１２０のＮｉめっき層１２４の上に、さらにＳｎめっき層１２６を形成することにより、第１外部電極１２０のはんだ濡れ性が向上する。同様に、第２外部電極１３０のＮｉめっき層１３４の上に、さらにＳｎめっき層１３６を形成することにより、第２外部電極１３０のはんだ濡れ性が向上する。その結果、積層セラミックコンデンサ１００の実装が容易になる。
第１有機層１４０は、第１下地電極層１２２を覆うように配置され、そこから延長されて、積層体１１０の表面を覆うように配置される。すなわち、第１有機層１４０は、第１下地電極層１２２の端部２２０を覆うように配置される。第１有機層１４０は、積層体１１０に接触する部分が、積層体１１０の第１端面１０５寄りの位置にあって、積層体１１０の表面を周回するように、第１主面１０１、第２主面１０２、第１側面１０３および第２側面１０４に配置されている。第１有機層１４０のうち、積層体１１０に接触する部分の一方の端部１４０ａは、第１外部電極１２０の第１下地電極層１２２の端部２２０を覆うように接触している。第１有機層１４０のうち、積層体１１０に接触する部分は、第１下地電極層１２２の端部２２０から積層体１１０の少なくとも一部の表面にまで延在するように配置されて、その他方の端部１４０ｂは、第１めっき層１２３の端部２３０よりも第２端面１０６側に位置して露出している。さらに、第１外部電極１２０の第１めっき層１２３の端部２３０は、第１有機層１４０のうち、積層体１１０に接触する部分の一方の端部１４０ａの表面に接触していることが好ましい。
第２有機層１５０は、第２下地電極層１３２を覆うように配置され、そこから延長されて、積層体１１０の表面を覆うように配置される。すなわち、第２有機層１５０は、第２下地電極層１３２の端部３２０を覆うように配置される。第２有機層１５０は、積層体１１０に接触する部分が、積層体１１０の第２端面１０６寄りの位置にあって、積層体１１０の表面を周回するように、第１主面１０１、第２主面１０２、第１側面１０３および第２側面１０４に配置されている。第２有機層１５０のうち、積層体１１０に接触する部分の一方の端部１５０ａは、第２外部電極１３０の第２下地電極層１３２の端部３２０を覆うように接触している。第２有機層１５０のうち、積層体１１０に接触する部分は、第２下地電極層１３２の端部３２０から積層体１１０の少なくとも一部の表面にまで延在するように配置されて、その他方の端部１５０ｂは、第２めっき層１３３の端部３３０よりも第１端面１０５側に位置して露出している。さらに、第２外部電極１３０の第２めっき層１３３の端部３３０は、第２有機層１５０のうち、積層体１１０に接触する部分の一方の端部１５０ａの表面に接触していることが好ましい。
以上の構成により、積層セラミックコンデンサ１００が基板に実装された状態において、仮に、熱衝撃等により基板に撓みが生じれば、この撓みに基づく応力によって第１外部電極１２０の第１下地電極層１２２と第１めっき層１２３との間を剥離させたり、第２外部電極１３０の第２下地電極層１３２と第２めっき層１３３との間を剥離させたりすることができる。そのため、前記応力が分散され、積層セラミックコンデンサ１００のセラミック部や内部電極部にクラックや変形等が発生することを抑制することができる。その結果、積層セラミックコンデンサ１００の信頼性を向上させることができる。ここで、クラックとは、外部電極端部を起点として、外層部から内部電極層部に向かって進展する亀裂と定義する。
図３に示すように、第１有機層１４０のうち、積層体１１０に接触した部分の長さ方向Ｌにおける寸法ｄ1（すなわち、第１下地電極層１２２の先端２２２から、第１有機層１４０の第２端面１０６側の先端１４２までの長さ方向Ｌにおける寸法）は、５μｍ以上１００μｍ以下であることが好ましい。なお、第２有機層１５０の場合も同様である。これにより、はんだ付き性不良などの不具合が生じることなく、下地電極層とめっき層との間を確実に剥離させることができる。
第１主面１０１上に位置する第１下地電極層１２２上に配置される第１有機層１４０を有機層主面側部１４４とし、第１端面１０５上に位置する第１下地電極層１２２上に配置される第１有機層１４０を有機層端面側部１４６としたとき、有機層主面側部１４４の表面粗さよりも有機層端面側部１４６の表面粗さの方が大きい。なお、第２有機層１５０の場合も同様である。
また、第１有機層１４０において、有機層主面側部１４４の表面粗さＲａは、０．１μｍ以上０．５μｍ以下であり、有機層端面側部１４６の表面粗さＲａは、０．６μｍ以上２．０μｍ以下であることが好ましい。なお、第２有機層１５０の場合も同様である。
なお、有機層主面側部および有機層端面側部の表面粗さの測定方法は以下の通りである。
（１）めっき層を形成する前に表面粗さを測定する場合
有機層主面側部は、積層体１１０の両主面または両側面に位置する第１有機層または第２有機層の中央部において、レーザー顕微鏡を用いて形状測定を行う。基準長さ（測定範囲）は５０μｍとして、算術平均粗さＲａが算出される。
有機層端面側部は、積層体１１０の両端面に位置する第１有機層または第２有機層の中央部において、レーザー顕微鏡を用いて形状測定を行う。基準長さ（測定範囲）は５０μｍとして、算術平均粗さＲａが算出される。
（２）めっき層を形成した積層セラミックコンデンサにおいて表面粗さを測定する場合
基板実装面と直交する方向の面、即ち、第１側面または第２側面から積層セラミックコンデンサの中央部（幅Ｗの半分の位置）まで断面研磨が行われ、研磨された断面の画像が、ＳＥＭ（電子顕微鏡）によって取得される。その後、取得された画像より、有機層とめっき層間の形状の曲線を抜き出し、基準長さ（測定範囲）５０μｍとして算術平均粗さＲａが算出される。
積層体１１０上に配置される部分の第１有機層１４０の厚みは、第１下地電極層１２２上に配置される部分の第１有機層１４０の厚みよりも厚いことが好ましい。これにより、第１下地電極層１２２と第１めっき層１２３とを確実に剥離させることができる。同様に、積層体１１０上に配置される部分の第２有機層１５０の厚みは、第２下地電極層１３２上に配置される部分の第２有機層１５０の厚みよりも厚いことが好ましい。これにより、第２下地電極層１３２と第２めっき層１３３とを確実に剥離させることができる。第１有機層１４０および第２有機層１５０のうち、積層体１１０の第１主面１０１および第２主面１０２上に配置される部分の厚みは、５ｎｍ以上１００ｎｍ以下であることが好ましい。また、第１有機層１４０のうちの第１下地電極層１２２の端部２２０（先端位置における部分）の厚み、および第２有機層１５０のうちの第２下地電極層１３２の端部３２０（先端位置における部分）の厚みは、５ｎｍ以上５００ｎｍ以下であることが好ましい。これにより、積層体１１０のクラックが効果的に抑制されるだけでなく、めっき不良や積層セラミックコンデンサ１００の外れが抑制される。
第１有機層１４０および第２有機層１５０は、有機ケイ素化合物を含む。有機ケイ素化合物としては、例えば、デシルトリメトキシシラン、ｎ−プロピルトリメトキシシラン、オクチルトリエトキシシラン等が用いられる。特に、第１有機層１４０および第２有機層１５０として、単官能アルコキシシラン構造と多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3の構造の２種類を用いることで、第１下地電極層１２２の先端位置における部分の第１有機層１４０の厚みおよび第２下地電極層１３２の先端位置における部分の第２有機層１５０の厚みと、第１下地電極層１２２の先端位置における部分以外の部分および第２下地電極層１３２の先端位置における部分以外の部分の厚みを変えることができる。なお、第１有機層１４０および第２有機層１５０は、多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3の構造を有し、かつ、Ｎ元素を含有する有機ケイ素化合物を用いてもよい。
これにより、積層セラミックコンデンサ１００が基板に実装された状態において、仮に、熱衝撃等により基板に撓みが生じれば、この撓みに基づく応力によって第１外部電極１２０の第１下地電極層１２２と第１めっき層１２３との間を剥離させたり、同様に、第２外部電極１３０の第２下地電極層１３２と第２めっき層１３３との間を剥離させたりすることができる。そのため、前記応力が分散され、積層セラミックコンデンサ１００のセラミック部や内部電極部にクラックや変形等が発生することを抑制することができる。その結果、積層セラミックコンデンサ１００の信頼性を向上させることができる。
また、積層セラミックコンデンサ１００の第１外部電極１２０と第２外部電極１３０との間には、有機層が存在していない部分がある。これにより、積層体１１０の表面が露出するため、実装時に用いられる導電性接着剤との固着力が向上し、実装信頼性の低下を抑制することができる。
また、第１外部電極１２０の第１下地電極層１２２と積層体１１０との間の密着強度が、第１有機層１４０と第１外部電極１２０の第１めっき層１２３との間の密着強度より大きいことが好ましい。同様に、第２外部電極１３０の第２下地電極層１３２と積層体１１０との間の密着強度が、第２有機層１５０と第２外部電極１３０の第２めっき層１３３との間の密着強度より大きいことが好ましい。
また、積層体１１０と第１有機層１４０と間の密着強度が、第１有機層１４０と第１めっき層１２３との間の密着強度より大きいことが好ましい。同様に、積層体１１０と第２有機層１５０との間の密着強度が、第２有機層１５０と第２めっき層１３３と間の密着強度より大きいことが好ましい。
また、第１有機層１４０および第２有機層１５０の表面のＣｕに対するＳｉの原子濃度比が１％以上５％以下であることが好ましい。これにより、積層セラミックコンデンサ１００のセラミック部や内部電極部にクラックや変形等が発生することを抑制することができるだけでなく、めっき不良や積層セラミックコンデンサ１００の外れを抑制することができる。
また、第１端面１０５上に位置する第１下地電極層１２２上に配置される第１有機層１４０のＣｕに対するＳｉの原子濃度比をＢとし、第１主面１０１上及び第２主面１０２上に位置する第１下地電極層１２２上に配置される第１有機層１４０のＣｕに対するＳｉの原子濃度比をＡとし、並びに、第１主面１０１上及び第２主面１０２上に直接に位置される第１有機層１４０のＣｕに対するＳｉの原子濃度比をＡとしたとき、関係式Ａ＞Ｂが満たされることが好ましい。同様に、第２端面１０６上に位置する第２下地電極層１３２上に配置される第２有機層１５０のＣｕに対するＳｉの原子濃度比をＢとし、第１主面１０１上及び第２主面１０２上に位置する第２下地電極層１３２上に配置される第２有機層１５０のＣｕに対するＳｉの原子濃度比をＡとし、並びに、第１主面１０１上及び第２主面１０２上に直接に位置される第２有機層１５０のＣｕに対するＳｉの原子濃度比をＡとしたとき、関係式Ａ＞Ｂが満たされることが好ましい。これにより、第１有機層１４０および第２有機層１５０の剥離は、第１側面１０３および第２側面１０４で止められ、信頼性の低下を回避することができる。
なお、第１側面１０３上及び第２側面１０４上に位置する第１下地電極層１２２上に配置される第１有機層１４０のＣｕに対するＳｉの原子濃度比、並びに、第１側面１０３上及び第２側面１０４上に直接に位置される第１有機層１４０のＣｕに対するＳｉの原子濃度比においても、Ａと同じ値であることが好ましく、関係式Ａ＞Ｂが満たされることが好ましい。
上記の原子濃度比の測定は、ＸＰＳ（Ｘ線光電子分光）で測定される。より具体的には、上記の原子濃度比は、チップ側面部および端面部の中央部に１５０μｍ角程度の切り溝を入れ、この部分の第１めっき層１２３又は第２めっき層１３３を剥がしてその表面をＸＰＳ（Ｘ線光電子分光）分析し、Ｃｕ２ｐ、Ｓｉ２ｐの各ピーク面積および測定装置の感度係数に基づいてその原子濃度比を算出することにより求めることができる。また、ＸＰＳによる詳細な測定条件は以下の通りである。
・装置名：ＵＬＶＡＣ−ＰＨＩ製ＶｅｒｓａＰｒｏｂｅ
・Ｘ線：単色化Ａｌ−Ｋα線
・Ｘ線径：ビーム半値幅で１００μm
・光電子の取り出し角：４５°
・測定したスペクトル：Ｓｉ２ｐ、Ｃｕ２ｐ
・測定時の帯電の補償方法：電子線とイオンビームを照射
この発明の一実施の形態に係る積層セラミックコンデンサ１００は、第１主面１０１上に位置する第１下地電極層１２２上に配置される第１有機層１４０を有機層主面側部１４４とし、第１端面１０５上に位置する第１下地電極層１２２上に配置される第１有機層１４０を有機層端面側部１４６としたとき、有機層主面側部１４４の表面粗さよりも有機層端面側部１４６の表面粗さの方が大きい。これにより、第１下地電極層１２２の先端２２２から積層体１１０の主面上に形成される第１下地電極層１２２付近では、第１有機層１４０との剥離が起こりやすく、第１外部電極１２０の第１端面１０５側においては、アンカー効果により第１下地電極層１２２と第１有機層１４０との密着力を高めることができる。なお、第２有機層１５０の場合も同様である。よって、端面上では、第１下地電極層１２２と第１有機層１４０および第２下地電極層１３２と第２有機層１５０とを剥離しにくい状態にすることができる。その結果、第１外部電極１２０および第２外部電極１３０の固着強度を確保することができ、実装後の積層セラミックコンデンサの脱落を防ぐことが可能となる。
また、この発明の一実施の形態に係る積層セラミックコンデンサ１００は、第１有機層１４０において、有機層主面側部１４４の表面粗さＲａが、０．１μｍ以上０．５μｍ以下であり、有機層端面側部１４６の表面粗さＲａが、０．６μｍ以上２．０μｍ以下であることが好ましい。なお、第２有機層１５０の場合も同様である。これにより、より確実に、積層体１１０の主面上に形成される第１下地電極層１２２と第１めっき層１２３および第２下地電極層１３２と第２めっき層１３３の密着性を下げつつ、積層体１１０の端面側に形成される第１外部電極１２０および第２外部電極１３０の固着強度の確保が可能となり、より信頼性の向上と積層セラミックコンデンサの脱落防止の効果を得ることができる。
さらに、この発明の一実施の形態に係る積層セラミックコンデンサ１００は、第１外部電極１２０の第１下地電極層１２２と積層体１１０との間の密着強度が、第１有機層１４０と第１外部電極１２０の第１めっき層１２３との間の密着強度より大きいことが好ましい。同様に、第２外部電極１３０の第２下地電極層１３２と積層体１１０との間の密着強度が、第２有機層１５０と第２外部電極１３０の第２めっき層１３３との間の密着強度より大きいことが好ましい。これにより、第１有機層１４０および第２有機層１５０と第１めっき層１２３および第２めっき層１３３との間で剥離させることができ、一方で、積層体１１０と第１有機層１４０および第２有機層１５０との間では密着を維持することができるため、水分等の浸入を確実に抑制することができる。よって、積層セラミックコンデンサ１００の信頼性などの不具合がより一層抑制される。
また、この発明の一実施の形態に係る積層セラミックコンデンサ１００は、積層体１１０と第１有機層１４０と間の密着強度が、第１有機層１４０と第１めっき層１２３との間の密着強度より大きいことが好ましい。同様に、積層体１１０と第２有機層１５０との間の密着強度が、第２有機層１５０と第２めっき層１３３と間の密着強度より大きいことが好ましい。これにより、積層セラミックコンデンサ１００が基板に実装された状態において、仮に、熱衝撃等により基板に撓みが生じれば、この撓みに基づく応力によって第１外部電極１２０の第１下地電極層１２２と第１めっき層１２３との間を剥離させたり、同様に、第２外部電極１３０の第２下地電極層１３２と第２めっき層１３３との間を剥離させたりすることをより一層合理的に行うことができる。そのため、前記応力がより一層分散され、積層セラミックコンデンサ１００のセラミック部や内部電極部にクラックや変形等が発生することをより一層抑制することができる。その結果、積層セラミックコンデンサ１００の信頼性をより一層向上させることができる。
さらに、この発明の一実施の形態に係る積層セラミックコンデンサ１００は、第１有機層１４０および第２有機層１５０として、多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3の構造を有し、かつ、Ｎ元素を含有する有機ケイ素化合物が用いられることが好ましい。これにより、積層体１１０や第１外部電極１２０の第１下地電極層１２２などの表面に確実に形成されるため、第１有機層１４０および第２有機層１５０の作用によって積層体１１０のクラックが効果的に抑制され、信頼性が向上する。
（製造方法）
次に、本発明の一実施の形態に係る積層セラミックコンデンサ１００の製造方法について説明する。
先ず、第１内部電極２１１および第２内部電極２１２を有する積層体１１０が準備される。具体的には、セラミック粉末を含むセラミックペーストが、例えばスクリーン印刷法などによりシート状に塗布され、乾燥させることにより、マザーセラミックグリーンシートが作製される。
次に、マザーセラミックグリーンシート上に、例えば、スクリーン印刷などにより所定のパターンで内部電極形成用導電性ペーストが印刷され、第１内部電極２１１の内部電極形成用導電パターンが形成される。同様に、別のマザーセラミックグリーンシート上に、例えば、スクリーン印刷などにより所定のパターンで内部電極形成用導電性ペーストが印刷され、第２内部電極２１２の内部電極形成用導電パターンが形成される。
こうして、第１内部電極２１１の内部電極形成用導電パターンが形成されたマザーセラミックグリーンシートと、第２内部電極２１２の内部電極形成用導電パターンが形成されたマザーセラミックグリーンシートと、内部電極形成用導電パターンが形成されていないマザーセラミックグリーンシートとが用意される。なお、セラミックペーストや、内部電極形成用導電性ペーストには、例えば周知のバインダーや溶媒が含まれていてもよい。
次に、マザー積層体が作製される。マザー積層体は、下記のように作製される。内部電極形成用導電パターンが印刷されていない外層用マザーセラミックグリーンシートが所定枚数積層され、その上に第１内部電極２１１の内部電極形成用導電パターンが印刷されたマザーセラミックグリーンシートと第２内部電極２１２の内部電極形成用導電パターンが印刷されたマザーセラミックグリーンシートとが交互に順次積層される。さらにその上に、内部電極形成用導電パターンが印刷されていない外層用マザーセラミックグリーンシートが所定枚数積層され、マザー積層体が作製される。マザー積層体は、必要に応じて、静水圧プレスなどの手段により積層方向にプレスされてもよい。
次に、マザー積層体が所定の位置でカットされ、所定サイズの生の積層体１１０が複数個切り出される。このとき、バレル研磨などによって生の積層体１１０の角部や稜線部に丸みがつけられてもよい。
次に、生の積層体１１０が焼成されることにより、第１内部電極２１１および第２内部電極２１２が内部に配設され、かつ、第１内部電極２１１の第１引出し部２１１ｂが第１端面１０５に露出し、第２内部電極２１２の第２引出し部２１２ｂが第２端面１０６に露出した積層体１１０が得られる。焼成温度は、セラミック材料および導電材料の種類に応じて適宜設定され、たとえば、９００℃以上１３００℃以下の範囲内で設定される。
次に、焼成後の積層体１１０の両端部に外部電極の下地電極層が形成される。焼成後の積層体１１０の両端部に外部電極用導電性ペーストが塗布され、焼き付けられて、第１外部電極１２０の第１下地電極層１２２と第２外部電極１３０の第２下地電極層１３２とが形成される。焼き付け温度は、７００℃以上９００℃以下であることが好ましい。
次に、有機層主面側部１４４の表面粗さＲａが０．１μｍ以上０．５μｍ以下の範囲となるように、第１外部電極１２０の第１下地電極層１２２の有機層主面側部１４４に対応する第１下地電極層１２２の表面を研磨する。また、有機層端面側部１４６の表面粗さが０．６μｍ以上２．０μｍ以下の範囲となるように、第１外部電極１２０の第１下地電極層１２２の有機層端面側部１４６に対応する第１下地電極層１２３の表面を研磨する。同様に、第２外部電極１３０の第２下地電極層１３２に対しても行う。
研磨にはブラストを使用し、狙いの表面粗さを得るためにブラスト材の粒径・吐出圧・ブラスト時間などを調整する。なお、有機層主面側部のみを研磨する方法としては、下地電極層が形成された積層体を主面または側面が上面になるように並べ、上面側よりブラスト研磨を行う。研磨後にチップの向きを変え、主面および側面の４面すべて研磨できるようにする。また、有機層端面側部をマスキングしたうえで、研磨する方法で行ってもよい。また、有機層端面側部のみを研磨する方法としては、下地電極層が形成された積層体の端面が上面となるように並べ、上面側よりブラスト研磨を行う。また、有機層主面側部をマスキングしたうえで、研磨する方法で行ってもよい。
また、研磨方法は、ブラスト以外にレーザー照射、バレル研磨、研磨紙，研磨剤，砥石，バフなどによる研磨、化学研磨でもよい。
以上のように、有機層主面側部および有機層端面側部の表面粗さは、それぞれの有機層が配置される第１下地電極層１２２および第２下地電極層１３２の表面を粗らすことで、有機層主面側部および有機層端面側部の表面粗さを制御している。
次に、第１有機層１４０および第２有機層１５０が形成される。第１有機層１４０および第２有機層１５０は、下記のように作製される。
第１外部電極１２０の第１下地電極層１２２、第２外部電極１３０の第２下地電極層１３２および積層体１１０の所定の表面を覆うように、有機処理液が塗布または浸漬されて、第１有機層１４０および第２有機層１５０が形成される。第１有機層１４０および第２有機層１５０が形成される工程は、２回に分けて有機処理液が塗布される。
具体的には、第１外部電極１２０の第１下地電極層１２２および第２外部電極１３０の第２下地電極層１３２を焼き付けた積層体１１０は、長手方向に並べられ、第１有機層１４０が覆う端部２２０および第２有機層１５０が覆う端部３２０を残して第１外部電極１２０および第２外部電極１３０の表面が１回目の有機処理液に浸漬される。その後、積層体１１０は、１００℃以上２００℃以下の温度で乾燥され、第１外部電極１２０および第２外部電極１３０の表面に、第１有機層１４０が覆う端部２２０および第２有機層１５０が覆う端部３２０を残して、第１有機層１４０のうち第１下地電極層１２２上を覆う部分が形成され、且つ第２有機層１５０のうち第２下地電極層１３２上を覆う部分が形成される。１回目の有機処理液は、単官能のシランカップリング材からなり、具体的には、デシルトリメトキシシラン、ｎ−プロピルトリメトキシシラン、オクチルトリエトキシシラン等が用いられ、アルコール溶媒に有機処理液が３重量％以下に希釈されたものである。
次に、積層体１１０は、第１外部電極１２０の第１下地電極層１２２、第２外部電極１３０の第２下地電極層１３２、および積層体１１０の所定の表面が２回目の有機処理液に浸漬される。このとき、２回目の有機処理液によって形成される有機膜は、１回目の有機処理液によって形成された有機膜の上には形成され難いため、第１下地電極層１２２の端部２２０と第２下地電極層１３２の端部３２０と積層体１１０の所定の表面とに形成される。その後、積層体１１０は、１００℃以上２００℃以下の温度で乾燥され、第１下地電極層１２２の端部２２０および第２下地電極層１３２の端部３２０を覆うように第１有機層１４０および第２有機層１５０が形成される。２回目の有機処理液は、多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3が用いられ、アルコール溶媒に有機処理液が１重量％以上１０％以下に希釈されたものである。１回目の有機処理液と２回目の有機処理液とは、有機ケイ素化合物であることが好ましい。
１回目の有機処理液と２回目の有機処理液が異なることにより、１回目は端部２２０および端部３２０を残して第１下地電極層１２２および第２下地電極層１３２の表面に第１有機層１４０および第２有機層１５０が形成される。そして、２回目は、１回目に形成された第１有機層１４０および第２有機層１５０上に付着し難く、第１有機層１４０および第２有機層１５０の厚みが厚くなるように形成することが可能となる。その結果、クラックの起点となる第１外部電極１２０の第１下地電極層１２２の端部２２０に第１有機層１４０を十分に形成することが可能となり、同様に、クラックの起点となる第２外部電極１３０の第２下地電極層１３２の端部３２０に第２有機層１５０を十分に形成することが可能となるため、本発明のクラック抑制の効果をより顕著なものとすることができる。
次に、積層体１１０の両端部の外部電極のめっき層が形成される。第１外部電極１２０の第１めっき層１２３は、第１外部電極１２０の第１下地電極層１２２の表面を殆んど覆い、かつ、第１めっき層１２３の端部２３０の端面は、第１有機層１４０の一方の端部１４０ａの表面を覆うように形成される。同様に、第２外部電極１３０の第２めっき層１３３は、第２外部電極１３０の第２下地電極層１３２の表面を殆んど覆い、かつ、第２めっき層１３３の端部３３０の端面は、第２有機層１５０の一方の端部１５０ａの表面を覆うように形成される。
次に、形成された第１有機層１４０の一部および第２有機層１５０の一部は、必要に応じて除去してもよい。
以上の方法によって、積層体１１０のセラミック部や内部電極部にクラックや変形等が発生することを抑制することができ、性能や信頼性を向上させることができる積層セラミックコンデンサ１００を容易に製造できる。
（実験例）
以下、この発明の効果を確認するために発明者らが行った実験例について説明する。
本実験例では、前記一実施の形態の製造方法によって、積層セラミックコンデンサ１００が作製され、熱ストレス後のクラックの発生率、固着強度、積層セラミックコンデンサの外れの発生数、はんだ付き不良の発生数が確認された。
本実験例は、有機層端面側部の表面粗さＲａを一定とし、有機層主面側部の表面粗さＲａを変化させた場合と、有機層主面側部の表面粗さＲａを一定とし、有機層端面側部の表面粗さＲａを変化させた場合とで行った。
積層セラミックコンデンサ１００の仕様は以下の通りである。
・サイズ：長さＬが１．０ｍｍ、幅Ｗが０．５ｍｍ、高さＨが０．５ｍｍ
・セラミック材料：ＢａＴｉＯ3
・容量：１００ｎＦ
・定格電圧：１６Ｖ
第１外部電極１２０および第２外部電極１３０の仕様は以下の通りである。
・下地電極層材料：導電性金属（Ｃｕ）とガラス成分を含む材料
・下地電極層の厚み：端面中央部で３０μｍ
・有機層
下地電極層の表面に形成される部分：デシルトリメトキシシランからなる単官能シランカップリング膜、厚み３０ｎｍ
下地電極層の端部および積層体の表面に形成される部分：トリス−（トリメトキシシルプロピル）イソシアヌレートからなる多官能アルコキシシランＳｉ−（ＣｎＨ2n+1）3
・有機層主面側部の表面粗さＲａ：表１および表２を参照
・有機層端面側部の表面粗さＲａ：表１および表２を参照
・めっき層：Ｎｉめっき層（３μｍ）＋Ｓｎめっき層（３μｍ）の２層
本実験例において、有機層主面側部および有機層端面側部の表面粗さの測定方法は以下の通りとした。
めっき層を形成した積層セラミックコンデンサにおいて表面粗さを測定した。基板実装面と直交する方向の面、即ち、第１側面または第２側面から積層セラミックコンデンサの中央部（幅Ｗの半分の位置）まで断面研磨が行われ、研磨された断面の画像が、ＳＥＭ（電子顕微鏡）によって取得された。その後、取得された画像より、有機層とめっき層間の形状の曲線を抜き出し、基準長さ（測定範囲）５０μｍとして算術粗さを算出した。なお、有機層主面側部の表面粗さＲａの測定場所は、積層体１１０の両主面または両側面に位置する第１有機層または第２有機層の中央部とし、有機層端面側部の表面粗さＲａの測定場所は、積層体１１０の両端面に位置する第１有機層または第２有機層の中央部とした。
有機層主面側部および有機層単面側部の表面粗さＲａは、ブラスト材の中心粒子径、サンドブラストの加工時間のそれぞれを表１および表２に示すように変化させることにより変化させた。
試験方法は以下の通りである。
ＬＦソルダーペーストが１．６ｍｍ厚みのＪＥＩＴＡランドＦＲ４基板に厚さ１５０μｍで塗布された後、積層セラミックコンデンサ１００が載置され、２４０℃のリフロー炉を５回通すことにより、積層セラミックコンデンサ１００が実装された。このとき、基板からの積層セラミックコンデンサに対する脱落の有無の確認を行った。実装した積層セラミックコンデンサは種類毎に１００個である。
クラック発生率の測定方法は以下の通りである。
実装後の積層セラミックコンデンサが２４０℃のホットプレートに載せられてはんだが溶かされ、積層セラミックコンデンサが基板から取り外された。次に、断面研磨が、基板の実装面と直行する方向の面、即ち、第１側面または第２側面から積層セラミックコンデンサの中央部（幅Ｗの半分の位置）まで行われ、その後、研磨された断面が、ＳＥＭ（電子顕微鏡）によって、外部電極端部を起点として外層部から内部電極層部に向かって進展するクラックに着目して観察された。
固着強度の評価方法は以下の通りである。
ＬＦソルダーペーストを用いて、１．６ｍｍ厚みのＪＥＩＴＡランドＦＲ４基板に積層セラミックコンデンサを実装後、基板を固定した状態で積層セラミックコンデンサの側面中央部に加工治具を押し当て、基板に対して水平となるように両側面を結ぶ方向に向かって荷重を加え、破壊に至るまでの最大荷重値を取得して評価した。
なお、積層セラミックコンデンサの固着強度も種類毎に１００個である。
はんだ付き不良の評価方法は以下の通りである。
２４５℃に加熱したＬＦはんだのはんだ槽にフラックスを塗布した積層セラミックコンデンサを２秒浸漬して引き上げた。引き上げた後、積層セラミックコンデンサの端面側を実体顕微鏡で観察を行い、下地電極層が露出しているものは不良を判定し、露出していない積層セラミックコンデンサに関しては、９５％がはんだで下地電極層が覆われている積層セラミックコンデンサを良品と判定し、９５％未満の積層セラミックコンデンサを不良と判定した。
有機層端面側部の表面粗さＲａを一定とし、有機層主面側部の表面粗さＲａを変化させた場合を表１に示し、有機層主面側部の表面粗さＲａを一定とし、有機層端面側部の表面粗さＲａを変化させた場合を表２に示した。
Figure 2018049883
Figure 2018049883
表１は、有機層端面側部の表面粗さＲａを０．６５μｍで一定とし、有機層主面側部の表面粗さＲａを０．０５μｍ、０．１μｍ、０．３μｍ、０．５μｍおよび０．６５μｍと変化させた場合についての結果である。この場合、有機層主面側部の表面粗さＲａが０．６５μｍのときは、クラックの発生が７２％認められ、０．５μｍ以下では、クラックの発生は認められなかった。ただし、有機層主面側部の表面粗さＲａが０．０５μｍのときは、実装後に、積層セラミックコンデンサの脱落が生じた。以上より、有機層主面側部の表面粗さＲａは、０．１μｍ以上０．５μｍ以下とした積層セラミックコンデンサが良好であることが確認された。なお、固着強度は、有機層主面側部の表面粗さＲａが大きくなるほど強くなることが確認された。
表２は、有機層主面部の表面粗さＲａを０．３μｍで一定とし、有機層端面側部の表面粗さＲａを０．５μｍ、０．６μｍ、１．０μｍ、１．５μｍ、２．０μｍおよび２．５μｍと変化させた場合についての結果である。この場合、いずれの条件でもクラック発生は認められなかった。しかし、有機層端面側部の表面粗さＲａが０．５μｍのときは、実装後に、積層セラミックコンデンサの脱落が発生した。また、有機層端面側部の表面粗さＲａが２．５μｍのときは、はんだ付き不良が発生した。以上より、有機層端面側部の表面粗さＲａは、０．６μｍ以上２．０μｍ以下とした積層セラミックコンデンサが良好であることが確認された。なお、固着強度は、有機層端面側部の表面粗さＲａを変化させても大きく変化することは認められなかった。
以上の結果から、本発明が奏する効果を確認することができた。
上述した実施の形態の説明において、組み合わせ可能な構成を相互に組み合わせてもよい。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
例えば、一実施の形態の場合において、積層セラミックコンデンサ１００の第１外部電極１２０と第２外部電極１３０との間には、有機層が存在していない部分がある。しかし、図４に示すように、第１有機層１４０の他方の端部１４０ｂが積層体１１０の中央部まで延在し、かつ、第２有機層１５０の他方の端部１５０ｂが積層体１１０の中央部まで延在して、両者が中央部で接し、第１外部電極１２０と第２外部電極１３０との間の積層体１１０の露出面全体に有機層が配置されるように構成されていてもよい。
１００ 積層セラミックコンデンサ
１０１ 第１主面
１０２ 第２主面
１０３ 第１側面
１０４ 第２側面
１０５ 第１端面
１０６ 第２端面
１１０ 積層体
１２０ 第１外部電極
１３０ 第２外部電極
１２２ 第１下地電極層
１２３ 第１めっき層
１２４，１３４ Ｎｉめっき層
１２６，１３６ Ｓｎめっき層
１３２ 第２下地電極層
１３３ 第２めっき層
１４０ 第１有機層
１４２ 第１有機層の延長端部
１４４ 有機層主面側部
１４６ 有機層端面側部
１５０ 第２有機層
２００ 誘電体層
２１１ 第１内部電極
２１１ａ 第１対向部
２１１ｂ 第１引出し部
２１２ 第２内部電極
２１２ａ 第２対向部
２１２ｂ 第２引出し部
２２０ 第１下地電極層の端部
２２２ 第１下地電極層の先端
２３０ 第１めっき層の端部
３２０ 第２下地電極層の端部
３３０ 第２めっき層の端部
Ｈ 積層方向
Ｌ 長さ方向
Ｗ 幅方向

Claims (7)

  1. 積層された複数の誘電体層と積層された複数の内部電極とを含み、積層方向に相対する第１主面および第２主面と、前記積層方向に直交する幅方向に相対する第１側面および第２側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第１端面および第２端面と、を有している積層体と、
    前記内部電極に接続され、前記第１端面上に配置されて、端部が前記第１主面、前記第２主面、前記第１側面および前記第２側面に延在している第１外部電極と、
    前記内部電極に接続され、前記第２端面上に配置されて、端部が前記第１主面、前記第２主面、前記第１側面および前記第２側面に延在している第２外部電極と、を備え、
    前記第１外部電極は、導電性金属およびガラス成分を含む第１下地電極層と、前記第１下地電極層を覆うように配置される有機ケイ素化合物を含む第１有機層と、前記第１有機層上に配置される第１めっき層と、を有し、
    前記第２外部電極は、導電性金属およびガラス成分を含む第２下地電極層と、前記第２下地電極層を覆うように配置される有機ケイ素化合物を含む第２有機層と、前記第２有機層上に配置される第２めっき層と、を有し、
    前記第１有機層は、前記第１下地電極層上から前記積層体の少なくとも一部の表面を覆うように配置されており、且つ前記第２有機層は、前記第２下地電極層上から前記積層体の少なくとも一部の表面を覆うように配置されており、
    前記第１めっき層の先端部は、前記第１有機層に接触しており、且つ前記第２めっき層の先端部は、前記第２有機層に接触しており、
    前記第１主面または前記第２主面上に位置する前記第１下地電極層上に配置される前記第１有機層または前記第２下地電極層上に配置される前記第２有機層を有機層主面側部、前記第１端面または前記第２端面上に位置する前記第１下地電極層上に配置される第１有機層または前記第２下地電極層上に配置される前記第２有機層を有機層端面側部としたとき、前記有機層主面側部の表面粗さよりも前記有機層端面側部の表面粗さの方が大きいこと、
    を特徴とする積層セラミック電子部品。
  2. 前記有機層主面側部の表面粗さＲａは、０．１μｍ以上０．５μｍ以下であり、前記有機層端面側部の表面粗さＲａは、０．６μｍ以上２．０μｍ以下である、請求項１に記載の積層セラミック電子部品。
  3. 前記積層体と前記第１下地電極層との密着強度が、前記第１有機層と前記第１めっき層との密着強度よりも大きく、且つ前記積層体と前記第２下地電極層との密着強度が、前記第２有機層と前記第２めっき層との密着強度よりも大きい、請求項１または請求項２に記載の積層セラミック電子部品。
  4. 前記積層体と前記第１有機層との密着強度が、前記第１有機層と前記第１めっき層との密着強度よりも大きく、且つ前記積層体と前記第２有機層との密着強度が、前記第２有機層と前記第２めっき層との密着強度よりも大きい、請求項１ないし請求項３のいずれかに記載の積層セラミック電子部品。
  5. 前記第１有機層および前記第２有機層は、多官能アルコキシシランＳｉ−（ＣnＨ2n+1）3の構造を有し、且つＮ元素を含有する有機ケイ素化合物である、請求項１ないし請求項４のいずれかに記載の積層セラミック電子部品。
  6. 前記第１有機層および前記第２有機層の表面のＣｕ濃度およびＳｉ濃度において、Ｃｕに対するＳｉの原子濃度比が１％以上５％以下である、請求項１ないし請求項５のいずれかに記載の積層セラミック電子部品。
  7. 前記積層セラミック電子部品は、積層セラミックコンデンサである、請求項１ないし請求項６のいずれかに記載の積層セラミック電子部品。
JP2016183318A 2016-09-20 2016-09-20 積層セラミック電子部品 Pending JP2018049883A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016183318A JP2018049883A (ja) 2016-09-20 2016-09-20 積層セラミック電子部品
US15/708,469 US10121595B2 (en) 2016-09-20 2017-09-19 Multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016183318A JP2018049883A (ja) 2016-09-20 2016-09-20 積層セラミック電子部品

Publications (1)

Publication Number Publication Date
JP2018049883A true JP2018049883A (ja) 2018-03-29

Family

ID=61621252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016183318A Pending JP2018049883A (ja) 2016-09-20 2016-09-20 積層セラミック電子部品

Country Status (2)

Country Link
US (1) US10121595B2 (ja)
JP (1) JP2018049883A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7432470B2 (ja) 2020-08-27 2024-02-16 太陽誘電株式会社 電子部品、回路基板および電子部品の製造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107615421B (zh) * 2015-05-21 2020-06-16 株式会社村田制作所 电子部件
JP6852327B2 (ja) * 2016-09-20 2021-03-31 株式会社村田製作所 積層セラミック電子部品
JP2018049882A (ja) * 2016-09-20 2018-03-29 株式会社村田製作所 積層セラミック電子部品
KR102080653B1 (ko) * 2018-05-23 2020-02-24 삼성전기주식회사 코일 부품
CN108962594A (zh) * 2018-06-28 2018-12-07 史宝林 一种微型化高可靠性贴片型安规瓷介电容器及其加工方法
KR102101704B1 (ko) * 2018-09-05 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품
KR102144766B1 (ko) * 2018-11-12 2020-08-14 삼성전기주식회사 적층형 커패시터
JP6939762B2 (ja) * 2018-12-25 2021-09-22 株式会社村田製作所 積層セラミック電子部品およびその実装構造
JP7176453B2 (ja) * 2019-03-27 2022-11-22 株式会社村田製作所 多層金属膜およびインダクタ部品
JP7243487B2 (ja) * 2019-06-27 2023-03-22 株式会社村田製作所 積層セラミックコンデンサの製造方法
KR20190116121A (ko) * 2019-07-02 2019-10-14 삼성전기주식회사 커패시터 부품
US11309131B2 (en) * 2019-07-05 2022-04-19 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
JP7379899B2 (ja) * 2019-07-22 2023-11-15 Tdk株式会社 セラミック電子部品
KR20190116158A (ko) * 2019-08-23 2019-10-14 삼성전기주식회사 적층형 전자 부품
KR20190116162A (ko) 2019-08-28 2019-10-14 삼성전기주식회사 적층형 전자 부품
KR102276514B1 (ko) 2019-08-28 2021-07-14 삼성전기주식회사 적층형 전자 부품
KR102281451B1 (ko) 2019-10-16 2021-07-27 삼성전기주식회사 전고체 전지
KR20210148736A (ko) * 2020-06-01 2021-12-08 삼성전기주식회사 전자 부품 및 그 제조방법
JP7444006B2 (ja) * 2020-09-19 2024-03-06 株式会社村田製作所 セラミック電子部品
JP2022085502A (ja) * 2020-11-27 2022-06-08 株式会社村田製作所 積層セラミックコンデンサ
JP7400758B2 (ja) * 2021-03-16 2023-12-19 株式会社村田製作所 積層セラミックコンデンサ
KR20230091622A (ko) * 2021-12-16 2023-06-23 삼성전기주식회사 세라믹 전자부품
KR20230097509A (ko) * 2021-12-24 2023-07-03 삼성전기주식회사 적층형 커패시터
JP2023153569A (ja) * 2022-04-05 2023-10-18 株式会社村田製作所 ３端子型積層セラミックコンデンサ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205005A (ja) * 1996-01-24 1997-08-05 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JP4739864B2 (ja) * 2005-08-30 2011-08-03 三洋電機株式会社 コンデンサおよびその製造方法
JP5532581B2 (ja) 2008-10-31 2014-06-25 株式会社村田製作所 セラミック電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7432470B2 (ja) 2020-08-27 2024-02-16 太陽誘電株式会社 電子部品、回路基板および電子部品の製造方法

Also Published As

Publication number Publication date
US20180082787A1 (en) 2018-03-22
US10121595B2 (en) 2018-11-06

Similar Documents

Publication Publication Date Title
JP2018049883A (ja) 積層セラミック電子部品
JP6852326B2 (ja) 積層セラミック電子部品
JP6852327B2 (ja) 積層セラミック電子部品
JP2018049881A (ja) 積層セラミック電子部品およびその製造方法
JP2018049882A (ja) 積層セラミック電子部品
KR102105345B1 (ko) 적층 세라믹 콘덴서
US10418191B2 (en) Electronic component with outer electrode including sintered layers, glass layer, and metal layers and method for producing the same
JP6623574B2 (ja) 積層セラミックコンデンサ
JP6939762B2 (ja) 積層セラミック電子部品およびその実装構造
JP2017034010A (ja) 積層セラミックコンデンサおよびその製造方法
KR102077617B1 (ko) 적층 세라믹 콘덴서
JP4844487B2 (ja) 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法
JP2018101724A (ja) 積層セラミックコンデンサ
JP5777179B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2017098542A (ja) キャパシタ及びその製造方法
KR102203372B1 (ko) 적층 세라믹 콘덴서
TWI713059B (zh) 電子零件、以及電子零件之製造方法
KR102567209B1 (ko) 세라믹 전자 부품 및 그 제조 방법, 및 전자 부품 실장 기판
JP2021034440A (ja) 積層セラミック電子部品
JP2017191880A (ja) 積層セラミック電子部品及びその製造方法
JP2019040943A (ja) 積層セラミックコンデンサ
JP7040534B2 (ja) 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造体および電子部品連
JP6776684B2 (ja) 積層セラミック電子部品の製造方法
TW201933393A (zh) 陶瓷電子零件及其製造方法
JP2002359140A (ja) 積層セラミック電子部品及びその製造方法