Nothing Special   »   [go: up one dir, main page]

JP2017212464A - 記憶素子、記憶装置、磁気ヘッド - Google Patents

記憶素子、記憶装置、磁気ヘッド Download PDF

Info

Publication number
JP2017212464A
JP2017212464A JP2017154321A JP2017154321A JP2017212464A JP 2017212464 A JP2017212464 A JP 2017212464A JP 2017154321 A JP2017154321 A JP 2017154321A JP 2017154321 A JP2017154321 A JP 2017154321A JP 2017212464 A JP2017212464 A JP 2017212464A
Authority
JP
Japan
Prior art keywords
layer
magnetization
storage
magnetic
magnetization fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017154321A
Other languages
English (en)
Inventor
一陽 山根
Kazuaki Yamane
一陽 山根
細見 政功
Masakatsu Hosomi
政功 細見
大森 広之
Hiroyuki Omori
広之 大森
別所 和宏
Kazuhiro Bessho
和宏 別所
肥後 豊
Yutaka Higo
豊 肥後
裕行 内田
Hiroyuki Uchida
裕行 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2017154321A priority Critical patent/JP2017212464A/ja
Publication of JP2017212464A publication Critical patent/JP2017212464A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】素子サイズの小型化を図る上で動作の安定性を高める。
【解決手段】記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、記憶層と前記磁化固定層の間に設けられる非磁性体による中間層とを有する層構造を備える。そして層構造の積層方向にスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して情報の記憶が行われる。この場合に磁化固定層が少なくとも2層の強磁性層と非磁性層とから成る積層フェリ構造を有しており、この磁化固定層内における磁性材料として、PtとCoとを用いた合金又は積層構造であってYを含む磁性材料が用いられているものとする。
【選択図】図5

Description

本技術は、複数の磁性層を有し、スピントルク磁化反転を利用して記憶を行う記憶素子及び記憶装置に関する。また、磁気記録媒体からの磁気信号を検出する磁気ヘッドに関する。
特開2003−17782号公報 米国特許第6256223号明細書 特開2008−227388号公報 特開2010−80746号公報
Phys. Rev. B, 54, 9353(1996) J. Magn. Mat., 159, L1(1996) Nature Materials., 5, 210(2006) Phys. Rev. Lett., 67, 3598(1991)
モバイル端末から大容量サーバに至るまで、各種情報機器の飛躍的な発展に伴い、これを構成するメモリやロジック等の素子においても、高集積化、高速化、低消費電力化等、さらなる高性能化が追求されている。特に、半導体不揮発性メモリの進歩は著しく、中でも大容量ファイルメモリとしてのフラッシュメモリはハードディスクドライブを駆逐する勢いで普及が進んでいる。
一方、コードストレージ用さらにはワーキングメモリへの展開を睨み、現在一般に用いられているNORフラッシュメモリ、DRAM等を置き換えるべく、半導体不揮発性メモリの開発が進められている。例えば、FeRAM(Ferroelectric Random Access Memory)、MRAM(Magnetic Random Access Memory)、PCRAM(相変化RAM)等が挙げられる。これらのうち、一部はすでに実用化されている。
これらの不揮発性メモリの中でも、MRAMは、磁性体の磁化方向によりデータ記憶を行うために、高速の書き換え、かつ、ほぼ無限(1015回以上)の書き換えが可能であり、既に産業オートメーションや航空機等の分野で使用されている。
MRAMは、その高速動作と信頼性から、今後、コードストレージやワーキングメモリへの展開が期待されている。
しかしながら、MRAMは、低消費電力化や大容量化に課題を有している。
これは、MRAMの記憶原理、すなわち、配線から発生する電流磁界によって磁化を反転させる、という方式に起因する本質的な課題である。
この問題を解決するための一つの方法として、電流磁界によらない記憶(すなわち、磁化反転)方式が検討されており、中でもスピントルク磁化反転に関する研究は活発である(例えば、特許文献1、2、3、非特許文献1、2参照)。
以下、スピントルク磁化反転を利用したMRAMを、STT−MRAM(Spin Torque Transfer based Magnetic Random Access Memory)と呼ぶ。なお、スピントルク磁化反転は、またスピン注入磁化反転と呼ばれることもある。
STT−MRAMには面内、垂直磁化の2つの種類がある。その中で、近年は、よりスケーリングに適した垂直磁化型のSTT−MRAMが積極的に開発されている。
例えば非特許文献3によれば、Co/Ni多層膜などの垂直磁化膜を記憶層に用いることにより、反転電流の低減と熱安定性の確保を両立できる可能性が示唆されている。
STT−MRAMにおける記憶素子は、従来のMRAMと比較して、スケーリングにおいて有利である。すなわち記憶層の体積を小さくすることが可能である。しかしながら、体積が小さくなることは、一般的に磁性体の熱安定性を低下させ、これはメモリ動作不良に繋がる。
そのため素子サイズの小型化(ひいてはメモリ容量の拡大化)を図る上で、微細デバイスにおけるメモリ動作の安定性を高めることが重要となる。
そこで本技術は、STT−MRAMとしての記憶素子において、スピントルク揺らぎ起因の書き込みエラーを低減させ、微細デバイスにおけるメモリの情報書き込み動作の安定性を高めることを目的とする。
第1に、本技術に係る記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、を有する層構造を備え、前記層構造の積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記憶が行われる。そして前記磁化固定層が少なくとも2層の強磁性層と、非磁性層とから成る積層フェリ構造を有しており、前記磁化固定層における磁性材料として、PtとCoとを用いた合金又は積層構造であってYを含む磁性材料が用いられているものである。
つまり、STT−MRAM記憶素子において大きな結合磁界を有する積層フェリ構造の磁化固定層を用いることにより、スピントルク揺らぎ起因の書き込みエラーを低減させる。Yの添加により、Co−Pt単体を用いた場合よりも積層フェリ構造の結合磁界が高められる理由としては、例えば、YがCo−Yとなり、Co−Yに起因した垂直磁気異方性が発現したことが考えられる。
第2に、上記した本技術に係る記憶素子においては、前記磁化固定層内において前記中間層とは接しない磁性材料として、PtとCoとを用いた合金又は積層構造とされ且つYを含むが磁性材料が用いられている。
第3に、上記した本技術に係る記憶素子においては、前記Y元素の添加量が12at%(アトミックパーセント)以下であることが望ましい。
上記の積層フェリピン構造ではY添加量が12at%以下の範囲で、Yを添加しない場合よりも高い結合磁界が得られる。
第4に、上記した本技術に係る記憶素子においては、前記Y元素の添加量が1at%以上10at%以下であることが望ましい。
上記の積層フェリピン構造ではY添加量が1〜10at%の範囲でより高い結合磁界や好適な抵抗変化率が得られる。
第5に、上記した本技術に係る記憶素子においては、前記磁化固定層内における、前記中間層と接する磁性材料がCoFeB磁性層で構成されていることが望ましい。
また本技術に係る記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、を有する層構造を備え、前記層構造の積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記憶が行われるとともに、前記磁化固定層における磁性材料として、PtとCoとを用いた合金又は積層構造であってYを含む磁性材料が用いられている。
この場合も、前記Y元素の添加量が12at%以下であることが望ましく、さらに前記Y元素の添加量が1at%以上10at%以下であることがより望ましい。
本技術に係る記憶装置は、情報を磁性体の磁化状態により保持する記憶素子と、互いに交差する2種類の配線とを備える。そして前記記憶素子は、上述の構成であり、前記2種類の配線の間に前記記憶素子が配置され、前記2種類の配線を通じて、前記記憶素子に上記積層方向の電流が流れ、スピン偏極した電子が注入されるものである。
本技術に係る磁気ヘッドは、上述の記憶素子と同様の構成を備えた磁気ヘッドである。
本技術によれば、磁化固定層の積層フェリピン構造の結合磁界を高めることにより、抵抗変化率を犠牲にすることなくスピントルク揺らぎ起因の書き込みエラーを低減させることにより、微細デバイスにおけるメモリの情報書き込み動作の安定性を高めることができる。
また、本技術の記憶素子の構造を適用した本技術の磁気ヘッドによれば、熱安定性に優れた信頼性の高い磁気ヘッドを実現できる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
実施の形態の記憶装置の概略斜視図である。 実施の形態の記憶装置の断面図である。 実施の形態の記憶装置の平面図である。 実施の形態の記憶素子の構成の説明図である。 実験1で用いた試料の構成の説明図である。 実験2で用いた試料の構成の説明図である。 実験1,2の各試料についてのVSM測定結果から得られた積層フェリピン構造の結合磁界および抵抗変化率の説明図である。 変形例としての実施の形態の記憶素子の磁化固定層の構成の説明図である。 実施の形態の複合型磁気ヘッドへの適用例の説明図である。 変形例としての実施の形態の記憶素子の構成の説明図である。
以下、実施の形態を次の順序で説明する。
<1.実施の形態の記憶装置の構成>
<2.実施の形態の記憶素子の構成>
<3.実験結果>
<4.変形例>
<1.実施の形態の記憶装置の構成>
まず、記憶装置の概略構成について説明する。
記憶装置の模式図を図1、図2及び図3に示す。図1は斜視図、図2は断面図、図3は平面図である。
図1に示すように、実施の形態の記憶装置は、互いに直交する2種類のアドレス配線(例えばワード線とビット線)の交点付近に、磁化の状態で情報を保持することができるSTT−MRAM(Spin Transfer Torque based Magnetic Random Access Memory)による記憶素子3が配置されて成る。
すなわち、シリコン基板等の半導体基体10の素子分離層2により分離された部分に、各記憶素子3を選択するための選択用トランジスタを構成する、ドレイン領域8、ソース領域7、並びにゲート電極1が、それぞれ形成されている。このうち、ゲート電極1は、図中前後方向に延びる一方のアドレス配線(ワード線)を兼ねている。
ドレイン領域8は、図1中左右の選択用トランジスタに共通して形成されており、このドレイン領域8には、配線9が接続されている。
そして、ソース領域7と、上方に配置された、図1中左右方向に延びるビット線6との間に、スピントルク磁化反転により磁化の向きが反転する記憶層を有する記憶素子3が配置されている。この記憶素子3は、例えば磁気トンネル接合素子(MTJ素子)により構成される。
本実施の形態のMTJ素子を用いたSTT−MRAMとしての記憶素子3は、ある方向に固定された磁性層を通過するスピン偏極電子が、他の自由な(方向を固定されない)磁性層に進入する際にその磁性層にトルクを与えること(これをスピントルクとも呼ぶ)を利用したもので、ある閾値以上の電流を流せば自由磁性層が反転する。0/1の書換えは電流の極性を変えることにより行う。
この反転のための電流の絶対値は0.1μm程度のスケールの素子で1mA以下である。しかもこの電流値が素子体積に比例して減少するため、スケーリングが可能である。さらに、MRAMで必要であった記憶用電流磁界発生用のワード線が不要であるため、セル構造が単純になるという利点もある。
このようなSTT−MRAMは、高速かつ書換え回数がほぼ無限大であるというMRAMの利点を保ったまま、低消費電力化、大容量化を可能とする不揮発メモリとして適している。
図2に示すように、記憶素子3は2つの磁性層12、14を有する。この2層の磁性層12、14のうち、一方の磁性層を磁化M12の向きが固定された磁化固定層12とし、他方の磁性層を磁化M14の向きが変化する自由磁化層すなわち記憶層14とする。
また、記憶素子3は、ビット線6とソース領域7とに、それぞれ上下のコンタクト層4を介して接続されている。
これにより、2種類のアドレス配線1、6を通じて、記憶素子3に上下方向(積層方向)の電流を流して、スピントルク磁化反転により記憶層14の磁化M14の向きを反転させることができる。
図3に示すように、記憶装置はマトリクス状に直交配置させたそれぞれ多数の第1の配線(ワード線)1及び第2の配線(ビット線)6の交点に、記憶素子3を配置して構成されている。
記憶素子3は、その平面形状が、一例として円形状とされ、図2に示した断面構造を有する。
また、記憶素子3は、図2に示したように磁化固定層12と記憶層14とを有している。
そして、各記憶素子3によって、記憶装置のメモリセルが構成される。
ここで、このような記憶装置では、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、トランジスタの飽和電流は微細化に伴って低下することが知られているため、記憶装置の微細化のためには、スピントルクの伝達効率を改善して、記憶素子3に流す電流を低減させることが好適である。
また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには上述のようなMTJ構造を採用すること、すなわち2層の磁性層12、14の間に中間層をトンネル絶縁層(トンネルバリア層)とした記憶素子3の構成とすることが効果的である。
MTJ構造を採用するメリットは、大きな磁気抵抗変化率を確保して、読み出し信号を大きくできる点にある。
このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子3に流す電流量に制限が生じる。すなわち記憶素子3の繰り返し書き込みに対する信頼性の確保の観点からも、スピントルク磁化反転に必要な電流を抑制することが好ましい。なお、スピントルク磁化反転に必要な電流は、反転電流、記憶電流などとも呼ばれる。
また、STT−MRAMには面内、垂直磁化の2つの種類があるが、本実施の形態では、よりスケーリングに適した垂直磁化型のSTT−MRAMを用いる。垂直磁化膜を記憶層14に用いることにより、反転電流の低減と熱安定性の確保の両立に有利である。
本記憶装置における記憶素子3(STT−MRAM)は、従来のMRAMと比較して、スケーリングにおいて有利、すなわち体積を小さくすることは可能であるが、体積が小さくなることは、磁化の熱安定性を低下させる方向にある。
STT−MRAMの大容量化を進めた場合、記憶素子3の体積は一層小さくなるので、メモリ動作の安定性の確保は重要な課題となる。
<2.実施の形態の記憶素子の構成>
続いて、実施の形態の記憶素子3の構成を図4を参照して説明する。
図4Aに示すように、記憶素子3は、下地層11の上に、磁化M12の向きが固定された磁化固定層(参照層とも呼ばれる)12、中間層(非磁性層:トンネル絶縁層)13、磁化M14の向きが可変である記憶層(自由磁化層)14、キャップ層15が同順に積層されている。
記憶層14は、膜面に垂直な磁化M14を有し、情報に対応して磁化の向きが変化される。
磁化固定層12は、記憶層14に記憶された情報の基準となる、膜面に垂直な磁化M12を有する。磁化固定層12は、高い保磁力等によって、磁化M12の向きが固定されている。
中間層13は、非磁性体であって、記憶層14と磁化固定層12の間に設けられる。
そして記憶層14、中間層13、磁化固定層12を有する層構造の積層方向にスピン偏極した電子を注入することにより、記憶層14の磁化の向きが変化して、記憶層14に対して情報の記憶が行われる。
下地層11、キャップ層15は電極として用いられ、又、保護層としても機能する。
ここでスピントルク磁化反転について簡単に説明しておく。
電子は2種類のスピン角運動量をもつ。仮にこれを上向き、下向きと定義する。非磁性体内部では両者が同数であり、強磁性体内部では両者の数に差がある。STT−MRAMを構成する2層の強磁性体である磁化固定層12及び記憶層14において、互いの磁気モーメントの向きが反方向(反平行)状態のときに、電子を磁化固定層12から記憶層14への移動させた場合について考える。
磁化固定層12は、高い保磁力のために磁気モーメントの向きが固定された固定磁性層である。
磁化固定層12を通過した電子はスピン偏極、すなわち上向きと下向きの数に差が生じる。非磁性層である中間層13の厚さが充分に薄く構成されていると、磁化固定層12の通過によるスピン偏極が緩和して通常の非磁性体における非偏極(上向きと下向きが同数)状態になる前に他方の磁性体、すなわち記憶層14に電子が達する。
記憶層14では、スピン偏極度の符号が逆になっていることにより、系のエネルギーを下げるために一部の電子は反転、すなわちスピン角運動量の向きを変えさせられる。このとき、系の全角運動量は保存されなくてはならないため、向きを変えた電子による角運動量変化の合計と等価な反作用が記憶層14の磁気モーメントにも与えられる。
電流、すなわち単位時間に通過する電子の数が少ない場合には、向きを変える電子の総数も少ないために記憶層14の磁気モーメントに発生する角運動量変化も小さいが、電流が増えると多くの角運動量変化を単位時間内に与えることができる。
角運動量の時間変化はトルクであり、トルクがあるしきい値を超えると記憶層14の磁気モーメントは歳差運動を開始し、その一軸異方性により180度回転したところで安定となる。すなわち反方向状態から同方向(平行)状態への反転が起こる。
磁化が同方向状態にあるとき、電流を逆に記憶層14から磁化固定層12へ電子を送る向きに流すと、今度は磁化固定層12で反射される際にスピン反転した電子が記憶層14に進入する際にトルクを与え、反方向状態へと磁気モーメントを反転させることができる。ただしこの際、反転を起こすのに必要な電流量は、反方向状態から同方向状態へと反転させる場合よりも多くなる。
磁気モーメントの同方向状態から反方向状態への反転は直感的な理解が困難であるが、磁化固定層12が固定されているために磁気モーメントが反転できず、系全体の角運動量を保存するために記憶層14が反転する、と考えてもよい。
このように、0/1の記憶は、磁化固定層12から記憶層14の方向またはその逆向きに、それぞれの極性に対応する、あるしきい値以上の電流を流すことによって行われる。
一方で、情報の読み出しは、従来型のMRAMと同様、磁気抵抗効果を用いて行われる。すなわち上述の記憶の場合と同様に膜面垂直方向に電流を流す。そして、記憶層14の磁気モーメントが、磁化固定層12の磁気モーメントに対して同方向であるか反方向であるかに従い、素子の示す電気抵抗が変化する現象を利用する。
磁化固定層12と記憶層14の間の中間層13として用いる材料は、金属でも絶縁体でも構わないが、より高い読み出し信号(抵抗の変化率)が得られ、かつより低い電流によって記憶が可能とされるのは、中間層として絶縁体を用いた場合である。このときの素子を強磁性トンネル接合(Magnetic Tunnel Junction:MTJ)と呼ぶ。
垂直磁化型の記憶素子の場合、スピントルク磁化反転によって、磁性層の磁化の向きを反転させるときに、必要となる電流の閾値Icは、下記[数1]により表されるものである。
Figure 2017212464
ただし、eは電子の電荷、ηはスピン注入効率、バー付きのhは変換プランク定数、αはダンピング定数、kBはボルツマン定数、Tは温度である。
ここで、メモリとして存在し得るためには、記憶層14にて書き込まれた情報を保持することができなければならない。情報を保持する能力は、熱安定性の指標Δ(=KV/kBT)の値で判断される。このΔは、下記[数2]により表される。
Figure 2017212464
ここで、K:異方性エネルギー、Hk:実効的な異方性磁界、kB:ボルツマン定数、T:温度、Ms:飽和磁化量、V:記憶層の体積である。
実効的な異方性磁界Hkには、形状磁気異方性、誘導磁気異方性、結晶磁気異方性等の影響が取り込まれており、単磁区の一斉回転モデルを仮定した場合、これは保磁力と同等となる。
熱安定性の指標Δと電流の閾値Icとは、基本的にはトレードオフの関係になることが多い。そのため、メモリ特性を維持するには、これらの両立が課題となる。
ここで、スピントルク磁化反転を行う場合には、記憶素子3に直接電流を流して情報の書き込み(記憶)を行うことから、書き込みを行うメモリセルを選択するために、記憶素子3を選択トランジスタと接続してメモリセルを構成する。
この場合、記憶素子3に流れる電流は、選択トランジスタで流すことが可能な電流(選択トランジスタの飽和電流)の大きさによって制限される。
記憶電流を低減させるためには、上述のように垂直磁化型を採用することが望ましい。また垂直磁化膜は一般に面内磁化膜よりも高い磁気異方性を持たせることが可能であるため、上述のΔを大きく保つ点でも好ましい。
垂直磁化磁性材料としては希土類−遷移金属合金(TbCoFeなど)、金属多層膜(Co/Pd多層膜など)、規則合金(FePtなど)、酸化物と磁性金属の間の界面異方性の利用(Co/MgOなど)等いくつかの種類がある。しかし、希土類−遷移金属合金は加熱により拡散、結晶化すると垂直磁気異方性を失うため、STT−MRAM用材料としては好ましくない。また金属多層膜も加熱により拡散し、垂直磁気異方性が劣化することが知られており、さらに垂直磁気異方性が発現するのは面心立方の(111)配向となっている場合であるため、MgOやそれに隣接して配置するFe、CoFe、CoFeBなどの高分極率層に要求される(001)配向を実現させることが困難となる。L10規則合金は高温でも安定であり、かつ(001)配向時に垂直磁気異方性を示すことから、上述のような問題は起こらないものの、製造時に500℃以上の十分に高い温度で加熱する、あるいは製造後に500℃以上の高温で熱処理を行うことで原子を規則配列させる必要があり、トンネルバリア等積層膜の他の部分における好ましくない拡散や界面粗さの増大を引き起こす可能性がある。
これに対し、界面磁気異方性を利用した材料、すなわちトンネルバリアであるMgO上にCo系あるいはFe系材料を積層させたものは上記いずれの問題も起こり難く、そのため、STT−MRAMの記憶層材料として有望視されている。
一方で、界面磁気異方性を有する垂直磁化磁性材料は磁化固定層12に用いることも有望である。特に、大きな読み出し信号を与えるために、トンネルバリアであるMgO下にCo若しくはFeを含む磁性材料を積層させたものが有望である。
本実施の形態では、記憶層14はCoFeBの垂直磁化膜である。
さらに、選択トランジスタの飽和電流値を考慮して、記憶層14と磁化固定層12との間の非磁性の中間層13として、絶縁体から成るトンネル絶縁層を用いて磁気トンネル接合(MTJ)素子を構成する。
トンネル絶縁層を用いて磁気トンネル接合(MTJ)素子を構成することにより、非磁性導電層を用いて巨大磁気抵抗効果(GMR)素子を構成した場合と比較して、磁気抵抗変化率(MR比)を大きくすることができ、読み出し信号強度を大きくすることができる。
そして、特に、このトンネル絶縁層としての中間層13の材料として、酸化マグネシウム(MgO)を用いることにより、磁気抵抗変化率(MR比)を大きくすることができる。
また、一般に、スピントルクの伝達効率はMR比に依存し、MR比が大きいほど、スピントルクの伝達効率が向上し、磁化反転電流密度を低減できる。
従って、トンネル絶縁層の材料として酸化マグネシウムを用い、同時に上記の記憶層14を用いることにより、スピントルク磁化反転による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み(記憶)を行うことができる。また、読み出し信号強度を大きくすることができる。
これにより、MR比(TMR比)を確保して、スピントルク磁化反転による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み(記憶)を行うことができる。また、読み出し信号強度を大きくすることができる。
このようにトンネル絶縁層を酸化マグネシウム(MgO)膜により形成する場合には、MgO膜が結晶化していて、(001)方向に結晶配向性を維持していることがより望ましい。
なお、本実施の形態において、記憶層14と磁化固定層12との間の中間層13は、上述のように酸化マグネシウムから成る構成とする他にも、例えば酸化アルミニウム、窒化アルミニウム、SiO2、Bi23、MgF2、CaF、SrTiO2、AlLaO3、Al−N−O等の各種の絶縁体、誘電体、半導体を用いて構成することもできる。
中間層(トンネル絶縁層)13の面積抵抗値は、スピントルク磁化反転により記憶層14の磁化の向きを反転させるために必要な電流密度を得る観点から、数十Ωμm2程度以下に制御することが望ましい。
そして、MgO膜から成るトンネル絶縁層では、面積抵抗値を上述の範囲とするために、MgO膜の膜厚を1.5nm以下に設定することが望ましい。
また、本実施の形態の記憶素子3においては、記憶層14に隣接してキャップ層15が配置される。
このキャップ層15は酸化物で構成される。
キャップ層15の酸化物としては、例えばMgO、酸化アルミニウム、TiO2、SiO2、Bi23、SrTiO2、AlLaO3、Al−N−O等を用いる。
ここで、記憶素子3において、磁化固定層12の構造としては単層構造を採ることも考えられるが、2層以上の強磁性層と非磁性層から成る積層フェリピン構造を採用することが有効である。磁化固定層12を積層フェリピン構造とすることで、熱安定性の情報書き込み方向に対する非対称性を容易にキャンセルでき、スピントルクに対する安定性を向上できるためである。
このため本実施の形態としても、磁化固定層12を積層フェリピン構造とする。すなわち、例えば図4Bのように、磁化固定層12は、少なくとも2層の強磁性層12a,12cと、非磁性層12bとから成る積層フェリピン構造である。
そして実施の形態では、磁化固定層12中の磁性材料のうち、中間層13と接しない強磁性層12cとしての磁性材料を、Pt(白金)とCo(コバルト)とを用いた合金又は積層構造とし、且つY(イットリウム)が添加されたものとする。
これにより強磁性層12cとしてCo−Pt単体を用いた場合よりも積層フェリピン構造の結合磁界が高められ、抵抗変化率を損なうことなくメモリの情報書き込み動作を安定させることができる。
ここで、Co−Ptへの添加材料としてYに着目した理由は以下の通りである。
本実施の形態において磁化固定層12中で中間層13と接しない強磁性層12cの磁性材料としてCo−Ptを選定した理由の1つとして、比較的容易に高い垂直磁気異方性エネルギーを有する薄膜が作成可能であることが挙げられる。
一方で、高い垂直磁気異方性エネルギーを有する材料としてCo−希土類系[Y,ランタノイド]が存在する。
Co−PtとCo−希土類系材料において高い垂直磁気異方性エネルギーが発現する起源は異なると考えられるが、希土類系材料の中で、周期律表の観点からCoと最も近い存在であるYであれば、Co−Pt中で高い垂直磁気異方性を発現させているCoの状態を乱すことなく、Co−希土類系に起因した高い垂直磁気異方性が付与できると推定され得る。
この点より、本実施の形態の記憶素子3では、磁化固定層12を以下のように構成する。
すなわち、磁化固定層12は、少なくとも2層の強磁性層12a,12cと、非磁性層12bとから成る積層フェリピン構造を有している。
この磁化固定層12中の磁性材料のうち、中間層13と接する強磁性層12aの磁性材料はCoFeBとされる。
また中間層13と接しない強磁性層12cの磁性材料は、PtとCoとを用いた合金又は積層構造とされ、且つYが添加されているものとする。つまりCo−Pt単体を用いた場合よりも積層フェリピン構造の結合磁界が高められるようにする。
Yの添加により積層フェリピン構造の結合磁界が高められた理由としては、例えば上述のように、YがCo−Yとなり、Co−Yに起因した垂直磁気異方性が発現した、といったことが推定し得る。
ここで、磁化固定層12中の非磁性層12bにはRu,Os,Rh,Ir,Cu,Ag,Au,Re,V,Nb,Ta,Cr,Mo,Wの単体、2種類以上の元素の積層膜、もしくは合金を用いることが出来る。
このような構成により、磁化固定層12における積層フェリピン構造の結合磁界を高めることができ、抵抗変化率を犠牲にすることなくスピントルク揺らぎ起因の書き込みエラーを低減させることにより、微細デバイスにおけるメモリの情報書き込み動作の安定性を高めることができる。
従って、安定して動作する、信頼性の高い記憶装置を実現できる。
また、本実施の形態の記憶素子3は、記憶層14が垂直磁化膜であるため、記憶層14の磁化M14の向きを反転させるために必要となる、書き込み電流量を低減することができる。
このように書き込み電流の低減が図られることで、記憶素子3に書き込みを行う際の消費電力を低減することができる。
ここで、図4に示されるような本実施の形態の記憶素子3は、下地層11からキャップ層15までを真空装置内で連続的に形成して、その後エッチング等の加工により記憶素子3のパターンを形成することにより、製造することができる。
従って、記憶装置を製造する際に、一般の半導体MOS形成プロセスを適用できるという利点を有している。すなわち、本実施の形態の記憶装置を、汎用メモリとして適用することが可能になる。
なお、本実施の形態の記憶素子3において、記憶層14には、非磁性元素を添加することも可能である。
異種元素の添加により、拡散の防止による耐熱性の向上や磁気抵抗効果の増大、平坦化に伴う絶縁耐圧の増大などの効果が得られる。この場合の添加元素の材料としては、B、C、N、O、F、Li、Mg、Si、P、Ti、V、Cr、Mn、Ni、Cu、Ge、Nb、Ru、Rh、Pd、Ag、Ta、Ir、Pt、Au、Zr、Hf、W、Mo、Re、Os又はそれらの合金および酸化物を用いることができる。
また、記憶層14としては、組成の異なる他の強磁性層を直接積層させることも可能である。或いは、強磁性層と軟磁性層とを積層させたり、複数層の強磁性層を軟磁性層や非磁性層を介して積層させたりすることも可能である。このように積層させた場合でも、本技術の効果を奏するものとなる。
特に複数層の強磁性層を非磁性層を介して積層させた構成としたときには、強磁性層の層間の相互作用の強さを調整することが可能になるため、磁化反転電流が大きくならないように抑制することが可能になるという効果が得られる。この場合の非磁性層の材料としては、Ru,Os,Re,Ir,Au,Ag,Cu,Al,Bi,Si,B,C,Cr,Ta,Pd,Pt,Zr,Hf,W,Mo,Nb,V,又はそれらの合金を用いることができる。
磁化固定層12及び記憶層14のそれぞれの膜厚は、0.5nm〜30nmであることが望ましい。
記憶層14の磁化の向きを、小さい電流で容易に反転できるように、記憶素子3の寸法を小さくすることが望ましい。
例えば記憶素子3の面積は、0.01μm2以下とすることが望ましいものとなる。
記憶素子3のその他の構成は、スピントルク磁化反転により情報を記憶する記憶素子の一般的な構成と同様とすることができる。
例えば、磁性体に、Ag,Cu,Au,Al,Si,Bi,Ta,B,C,O,N,Pd,Pt,Zr,Ta,Hf,Ir,W,Mo,Nb,V,Ru,Rh等の非磁性元素を添加して、磁気特性を調整したり、その他の結晶構造や結晶性や物質の安定性等の各種物性を調整したりすることができる。
また、記憶素子3の膜構成(層構造)は、記憶層14が磁化固定層12の下側に配置される構成でも問題ない。
<3.実験結果>
[実験1]
本実施の形態の記憶素子3について、この実験1においては、磁化固定層12の磁化反転特性を調べる目的で、記憶素子3から記憶層14を除いた構成の試料のみ形成したウェハを用いて磁気特性を調べた。
具体的には、厚さ0.725mmのシリコン基板上に、厚さ300nmの熱酸化膜を形成し、その上に図5に示す構造による記憶素子3を形成した。
図5に示されているように、磁化固定層12を構成する各層の材料及び膜厚は以下のように選定した。
・磁化固定層12:Y添加CoPt:2nm/Ru:0.8nm/CoFeB:2nmの積層膜。
・磁化固定層12中の垂直磁化膜はYをxat%添加した膜厚2nmのCoPt膜であり、“x”は0から15at%の範囲に設定した。
磁化固定層12以外の各層の材料及び膜厚は以下のように選定した。
・下地層11:膜厚10nmのTa膜と膜厚25nmのRu膜の積層膜
・中間層(トンネル絶縁層)13:膜厚0.9nmの酸化マグネシウム膜
・キャップ層15:Ru:3nm/Ta:3nmの積層膜
本実験試料については、上記の全ての膜を成膜したのち、熱処理を行った。
磁化固定層12のCoFeB合金の組成は、CoFe80%(Co30%−Fe70%)−B20%(いずれもat%)とした。
酸化マグネシウム(MgO)膜から成る中間層13は、RFマグネトロンスパッタ法を用いて成膜し、その他の膜はDCマグネトロンスパッタ法を用いて成膜した。
[実験2]
本実施の形態の記憶素子3の全体構成について、この実験2においては、抵抗変化率を調べる目的で、記憶素子3のみを形成したウェハを用いて抵抗変化率、情報書き込みエラー率[Write Error Rate:WER]を調べた。
具体的には、厚さ0.725mmのシリコン基板上に、厚さ300nmの熱酸化膜を形成し、その上に図6に示す構造による記憶素子3を形成した。
図6に示されているように、磁化固定層12を構成する各層の材料及び膜厚は以下のように選定した。
・磁化固定層12:Y添加CoPt:2nm/Ru:0.8nm/CoFeB:2nmの積層膜。
・磁化固定層12中の垂直磁化膜はYをxat%添加した膜厚2nmのCoPt膜であり、“x”は0から15at%の範囲に設定した。
磁化固定層12以外の各層の材料及び膜厚は以下のように選定した。
・下地層11:膜厚10nmのTa膜と膜厚25nmのRu膜の積層膜
・中間層(トンネル絶縁層)13:膜厚0.9nmの酸化マグネシウム膜
・記憶層14:CoFeB:1.5nm
・キャップ層15:Ru:3nm/Ta:3nmの積層膜
上記の全ての膜を成膜したのち、本実験の試料には熱処理を行った。
本実験において、抵抗変化率の測定は、直径50nmΦの大きさの素子に加工した後に行った。抵抗変化率(%):TMRは、記憶層14と磁化固定層12の磁化が平行[P]と反平行[AP]状態の場合の抵抗差から、
TMR(%)=(RAP−RP)/RP×100
という式で算出した。(RPは平行状態の抵抗値、RAPは反平行状態の抵抗値)
上記の実験1、実験2で行ったVSM(Vibrating Sample Magnetometer:試料振動型磁力計)測定結果から求めた磁化固定層の積層フェリピン構造の結合磁界および抵抗変化率の測定結果を図7Aに示す。なお図7Bは、Yを無添加(x=0)の場合の結合磁界を示している。
まず最初に、実験1の結果について述べる。
図7によると、積層フェリピン構造の結合磁界はCo−Pt単体を用いた場合、6.5kOeである(図7B)。これに対して、図7Aに“●”及び左縦軸で示すように、YをCo−Ptに1at%添加することにより、積層フェリピン構造の結合磁界は8.85kOeになり、約35%増加することが確認出来た。さらに、Y添加濃度が10at%までの範囲では、大きな積層フェリピン構造の結合磁界が維持されることが分かった。
Yの添加により積層フェリピン構造の結合磁界が高められた理由としては、上述のように、YがCo−Yとなり、Co−Yに起因した垂直磁気異方性が発現したと推定し得る。
本実験により、Co−PtにYを加えることで、積層フェリピン構造の結合磁界を著しく高める効果があることが実証された。
さらに、図7Aによると、Yの添加量が10at%を超えると積層フェリピン構造の結合磁界は急激に低下する傾向も確認出来る。このような積層フェリピン構造の結合磁界のY添加濃度依存性は上述の推定メカニズムをサポートするものであり、Yが過剰に添加されると、Co−Pt中のCoの状態が変化してしまうために、Co−Ptとしての垂直磁気異方性が劣化してしまうと推定され得る。
以上の実験結果から、Co−PtへのY添加は磁化固定層の積層フェリピン構造の結合磁界を高めるのに好適な添加元素であることが示された。
次に、実験2の結果について述べる。
図7Aに■及び右縦軸で示すように、抵抗変化率(TMR)はY添加濃度が10at%以下の時に約135%程度で一定であるが、12at%まで添加されると100%以下まで大きく低下していることが分かる。
このようなTMRの低下はYの過剰添加による積層フェリピン構造の結合磁界の低下と対応している。
従って、実験1、実験2の結果から、Co−PtへのY添加は磁化固定層の積層フェリピン構造の結合磁界を高めるのに好適な添加元素であることが示され、さらに、Y添加濃度が1〜10at%であれば、大きな積層フェリピン構造の結合磁界と高い抵抗変化率が両立することが示された。
また、さらに実験2で作成した試料の中でY添加量=0,1,5,10,12at%のものについて、情報書き込みエラー率の測定を行った。情報書き込みエラー率[Write Error Rate:WER]の評価においては、15nsのパルス電圧を印加し、その際に発生する情報書き込みのエラーを測定した。
その結果、この積層フェリピン構造の結合磁界の大きさは、微小なデバイスにおいては情報書き込みエラー特性にも大きな影響を与え、大きな積層フェリピン構造の結合磁界が得られているY添加量=1〜10at%の範囲において、WERが10の−7乗となる反転電圧を小さく抑えられることが判明した。
実際のメモリ動作時に求められるWERは回路などにも依存するが10の−7乗以下が想定される。従って、低WERでの動作特性は極めて重要である。
大きな積層フェリピン構造の結合磁界を有するデバイスで低WERが実現出来た理由は以下のように推定され得る。
STT−MRAMでは情報の書き込み時にスピントルクを利用している。このトルクの影響は主として記憶層14で観測されるが、磁化固定層12にも影響を与える。ここで、デバイスサイズが大きい場合は、記憶層14、磁化固定層12の磁化は熱揺らぎに対して高い安定性を保っているために、磁化固定層12が受けるスピントルクの影響は無視出来る。
しかしながら、デバイスサイズが例えば50nm以下のような大きさになると熱揺らぎの影響とスピントルクの影響が重畳されるために磁化固定層12が受けるスピントルクの影響も無視出来なくなる。
特に、低WERの領域では磁化固定層12が受けるスピントルクの影響は顕在化し、磁化固定層12の積層フェリピン構造の結合磁界を十分に大きくしなければ、動作電圧の増加、すなわち消費電力の増加、メモリ動作の信頼性低下といった形で悪影響を受けることになる。
従って、Yを1〜10at%添加したCo−Ptを用いた磁化固定層を有し、積層フェリピン構造の結合磁界を高めたデバイスを用いた場合、磁化固定層12が受けるスピントルクの影響を軽微に止めることが可能となったため、低WERでのメモリ動作電圧を低く抑えることが出来たと推定され得る。
以上の実験結果から、磁化固定層12中の上記絶縁層と接しない磁性材料が、PtとCoとを用いた合金又は積層構造とされ、且つYが添加されており、Co−Pt単体を用いた場合よりも積層フェリピン構造の結合磁界が高められたメモリ素子において抵抗変化率を損なうことなく、情報書き込み動作を安定させられることが示された。
特には、Y元素の添加量が12at%(アトミックパーセント)以下であることが望ましい。図7Aに示した実験結果により、積層フェリピン構造ではY添加量が12at%以下の範囲で、Yを添加しない場合よりも高い結合磁界が得られるためである。
またさらにY元素の添加量が1at%以上10at%以下であることが望ましい。積層フェリピン構造ではY添加量が1〜10at%の範囲でより高い結合磁界が得られ、また望ましい抵抗変化率が得られるためである。WERについても好適である。
なお、これまでY添加CoPt/Ru/CoFeBという構成の磁化固定層12における実験結果を示してきたが、磁化固定層12は図8に示す構成を採ることもできる。
図8Aは、図4Aと同様の記憶素子3の構造を示している。この場合の磁化固定層12の他の構造を図8B〜図8Eに例示した。
図8Bは、中間層13側からみて順に強磁性層12A−1、12A−2、非磁性層12B、強磁性層12A−3を有する構成例である。
強磁性層12A−1はCoFeB、強磁性層12A−2はY添加CoPt、非磁性層12BはRu、強磁性層12A−3はCoPtとしている。
図8Cも図8Bと同じく、中間層13側からみて順に強磁性層12A−1、12A−2、非磁性層12B、強磁性層12A−3を有する構成例であり、この場合は強磁性層12A−2、12A−3の両方をY添加CoPtとした例である。
図8Dは、中間層13側からみて順に強磁性層12A−1、非磁性層12B−1、強磁性層12A−2、非磁性層12B−2、強磁性層12A−3というように強磁性層と非磁性層を交互に積層した構成例である。
強磁性層12A−1はCoFeB、強磁性層12A−2はY添加CoPt、非磁性層12BはRu、強磁性層12A−3はCoPtとしている。
図8Eも図8Dと同じく、中間層13側からみて順に強磁性層12A−1、非磁性層12B−1、強磁性層12A−2、非磁性層12B−2、強磁性層12A−3というように強磁性層と非磁性層を交互に積層した構成例である。この場合は強磁性層12A−2、12A−3の両方をY添加CoPtとした例である。
これらの例において非磁性層12B−1はTa,Nb,Cr,W,Mo,V,Hf,Zr,Tiなどの構成も取ることが出来る。
また、非磁性層12B、12B−2のRuに代えてOs,Rh,Ir,Cu,Ag,Au,Re,V,Nb,Ta,Cr,Mo,Wの単体、2種類以上の元素の積層膜、もしくは合金を用いることも出来る。
図8のいずれの例も、磁化固定層12が少なくとも2層の強磁性層と、非磁性層とから成る積層フェリピン構造を有し、磁化固定層12内における、中間層13とは接しない磁性材料が、PtとCoとを用いた合金又は積層構造にYが添加されているものである。これにより磁化固定層12の積層フェリピン構造の結合磁界を高め、抵抗変化率を犠牲にすることなくスピントルク揺らぎ起因の書き込みエラーを低減させる。結果、微細デバイスにおけるメモリの情報書き込み動作の安定性を高めることができる。
なお、以上の実施の形態では磁化固定層12内における、PtとCoとを用いた合金又は積層構造であってYを含む磁性材料の例を述べたが、これに該当する構造として、PtとCoとYが積層構造であってもよい。即ち図4の強磁性層12cや、図8B〜図8Eの強磁性層12A−2、12A−3等において、Pt層、Y層、Co層が積層された構造も考えられる。
さらにPtとCoとを用いた合金又は積層構造であってYを含む磁性材料を中間層13と接する磁性材料として用いることも考えられる。
<4.変形例>
以上、本技術に係る実施の形態について説明したが、本技術は上記により例示した具体例に限定されるべきものではない。
例えば、本技術に係る記憶素子の構造は、TMR素子等の磁気抵抗効果素子の構成となるが、このTMR素子としての磁気抵抗効果素子は、上述の記憶装置のみならず、磁気ヘッド及びこの磁気ヘッドを搭載したハードディスクドライブ、集積回路チップ、さらにはパーソナルコンピュータ、携帯端末、携帯電話、磁気センサ機器をはじめとする各種電子機器、電気機器等に適用することが可能である。
一例として図9A、図9Bに、上記記憶素子3の構造の磁気抵抗効果素子101を複合型磁気ヘッド100に適用した例を示す。なお、図9Aは、複合型磁気ヘッド100について、その内部構造が分かるように一部を切り欠いて示した斜視図であり、図9Bは複合型磁気ヘッド100の断面図である。
複合型磁気ヘッド100は、ハードディスク装置等に用いられる磁気ヘッドであり、基板122上に、本技術に係る磁気抵抗効果型磁気ヘッドが形成されてなるとともに、当該磁気抵抗効果型磁気ヘッド上にインダクティブ型磁気ヘッドが積層形成されてなる。ここで、磁気抵抗効果型磁気ヘッドは、再生用ヘッドとして動作するものであり、インダクティブ型磁気ヘッドは、記録用ヘッドとして動作する。すなわち、この複合型磁気ヘッド100は、再生用ヘッドと記録用ヘッドを複合して構成されている。
複合型磁気ヘッド100に搭載されている磁気抵抗効果型磁気ヘッドは、いわゆるシールド型MRヘッドであり、基板122上に絶縁層123を介して形成された第1の磁気シールド125と、第1の磁気シールド125上に絶縁層123を介して形成された磁気抵抗効果素子101と、磁気抵抗効果素子101上に絶縁層123を介して形成された第2の磁気シールド127とを備えている。絶縁層123は、Al23やSiO2等のような絶縁材料からなる。
第1の磁気シールド125は、磁気抵抗効果素子101の下層側を磁気的にシールドするためのものであり、Ni−Fe等のような軟磁性材からなる。この第1の磁気シールド125上に、絶縁層123を介して磁気抵抗効果素子101が形成されている。
磁気抵抗効果素子101は、この磁気抵抗効果型磁気ヘッドにおいて、磁気記録媒体からの磁気信号を検出する感磁素子として機能する。そして、この磁気抵抗効果素子101は、上述した記憶素子3と同様な膜構成(層構造)とされる。
この磁気抵抗効果素子101は、略矩形状に形成されてなり、その一側面が磁気記録媒体対向面に露呈するようになされている。そして、この磁気抵抗効果素子101の両端にはバイアス層128,129が配されている。またバイアス層128,129と接続されている接続端子130,131が形成されている。接続端子130,131を介して磁気抵抗効果素子101にセンス電流が供給される。
さらにバイアス層128,129の上部には、絶縁層123を介して第2の磁気シールド層127が設けられている。
以上のような磁気抵抗効果型磁気ヘッドの上に積層形成されたインダクティブ型磁気ヘッドは、第2の磁気シールド127及び上層コア132によって構成される磁気コアと、当該磁気コアを巻回するように形成された薄膜コイル133とを備えている。
上層コア132は、第2の磁気シールド127と共に閉磁路を形成して、このインダクティブ型磁気ヘッドの磁気コアとなるものであり、Ni−Fe等のような軟磁性材からなる。ここで、第2の磁気シールド127及び上層コア132は、それらの前端部が磁気記録媒体対向面に露呈し、且つ、それらの後端部において第2の磁気シールド127及び上層コア132が互いに接するように形成されている。ここで、第2の磁気シールド127及び上層コア132の前端部は、磁気記録媒体対向面において、第2の磁気シールド127及び上層コア132が所定の間隙gをもって離間するように形成されている。
すなわち、この複合型磁気ヘッド100において、第2の磁気シールド127は、磁気抵抗効果素子126の上層側を磁気的にシールドするだけでなく、インダクティブ型磁気ヘッドの磁気コアも兼ねており、第2の磁気シールド127と上層コア132によってインダクティブ型磁気ヘッドの磁気コアが構成されている。そして間隙が、インダクティブ型磁気ヘッドの記録用磁気ギャップとなる。
また、第2の磁気シールド127上には、絶縁層123に埋設された薄膜コイル133が形成されている。ここで、薄膜コイル133は、第2の磁気シールド127及び上層コア132からなる磁気コアを巻回するように形成されている。図示していないが、この薄膜コイル133の両端部は、外部に露呈するようになされ、薄膜コイル133の両端に形成された端子が、このインダクティブ型磁気ヘッドの外部接続用端子となる。すなわち、磁気記録媒体への磁気信号の記録時には、これらの外部接続用端子から薄膜コイル133に記録電流が供給されることとなる。
以上のように本技術の記憶素子としての積層構造体は、磁気記録媒体についての再生用ヘッド、すなわち磁気記録媒体からの磁気信号を検出する感磁素子としての適用が可能である。
このように本技術の記憶素子としての積層構造体を磁気ヘッドに適用することで、安定性に優れた信頼性の高い磁気ヘッドを実現できる。
また、これまでの説明では、下地層11/磁化固定層12/中間層13/記憶層14/キャップ層15による記憶素子3の構造を例示したが、本技術における記憶素子(及び磁気ヘッド)としては、図10に示されるように、下地層11/下部磁化固定層12L/下部中間層13L/記憶層14/上部中間層13U/上部磁化固定層12U/キャップ層15のような、磁化固定層12を記憶層14の下部と上部に分割配置した記憶素子3’としての構造を採ることもできる。
この図10では下部磁化固定層12Lの磁化M12Lの向き、及び上部磁化固定層12Uの磁化M12Uの向きも併せて示しているが、この場合はこれら磁化M12Lと磁化M12Uの向きを逆向きとすることになる。
またこの場合、下部中間層13L,上部中間層13Uは、中間層13と同様にMgO等の酸化膜で構成する。
このように磁化固定層12を下部/上部に分割配置する構成とした場合も、下部/上部の各磁化固定層12について、これまでで説明した磁化固定層12と同様の構造、すなわち、磁化固定層12中の磁性材料のうち、中間層(13U、13L)と接しない磁性材料が、PtとCoとを用いた合金又は積層構造とされ、且つYが添加されたものとし、Co−Pt単体を用いた場合よりも積層フェリピン構造の結合強度が高められたメモリ素子としての構造を採ることで、同様にメモリ動作安定性の向上効果を得ることができる。
また、これまでの説明では、記憶層14と磁化固定層12のCoFeBの組成を同一とする場合を例示したが、該組成については、本技術の要旨を逸脱しない範囲でその他様々な構成を採り得るものである。
また、これまでの説明では、磁化固定層12中の、中間層13に接する強磁性層12a、12A−1はCoFeBの単層としたが、結合磁界を著しく低下させない範囲で、元素や酸化物を添加することも可能である。
添加する元素の例としては、Ta、Hf、Nb、Zr、Cr、Ti、V、W、酸化物の例としてはMgO、AlO、SiO2を挙げることができる。
また磁化固定層12は積層フェリ構造に限定されない。
また、下地層11やキャップ層15は、単一材料でも複数材料の積層構造でも良い。
また本技術は、いわゆるトップ積層フェリ型のSTT−MRAMにも適用可能なものであり、その場合もY添加Co―Ptを用いることで同様にメモリ動作安定性の向上効果を得ることができる。
なお、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。
また本技術は以下のような構成も採ることができる。
(1)膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、
前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、
前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、
を有する層構造を備え、
前記層構造の積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記憶が行われるとともに、
前記磁化固定層が少なくとも2層の強磁性層と、非磁性層とから成る積層フェリ構造を有しており、
前記磁化固定層における磁性材料として、PtとCoとを用いた合金又は積層構造であってYを含む磁性材料が用いられている
記憶素子。
(2)前記磁化固定層内において前記中間層とは接しない磁性材料として、PtとCoとを用いた合金又は積層構造とされ且つYを含むが磁性材料が用いられている
上記(1)に記載の記憶素子。
(3)前記Y元素の添加量が12at%以下である
上記(2)に記載の記憶素子。
(4)前記Y元素の添加量が1at%以上10at%以下である
上記(2)又は(3)に記載の記憶素子。
(5) 前記磁化固定層内における、前記中間層と接する磁性材料がCoFeB磁性層で構成されている
上記(2)乃至(4)のいずれかに記載の記憶素子。
(6)膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、
前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、
前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、
を有する層構造を備え、
前記層構造の積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記憶が行われるとともに、
前記磁化固定層における磁性材料として、PtとCoとを用いた合金又は積層構造であってYを含む磁性材料が用いられている
記憶素子。
(7)前記Y元素の添加量が12at%以下である
上記(6)に記載の記憶素子。
(8)前記Y元素の添加量が1at%以上10at%以下である
上記(6)又は(7)に記載の記憶素子。
(9)情報を磁性体の磁化状態により保持する記憶素子と、
互いに交差する2種類の配線とを備え、
前記記憶素子は、
膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、
前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、
前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、
を有する層構造を備え、
前記層構造の積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記憶が行われるとともに、
前記磁化固定層が少なくとも2層の強磁性層と、非磁性層とから成る積層フェリ構造を有しており、
前記磁化固定層における磁性材料として、PtとCoとを用いた合金又は積層構造であってYを含む磁性材料が用いられており、
前記2種類の配線の間に前記記憶素子が配置され、
前記2種類の配線を通じて、前記記憶素子に上記積層方向の電流が流れ、スピン偏極した電子が注入される
記憶装置。
(10)膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、
前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、
前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、
を有する層構造を備え、
前記層構造の積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化するとともに、
前記磁化固定層が少なくとも2層の強磁性層と、非磁性層とから成る積層フェリ構造を有しており、
前記磁化固定層における磁性材料として、PtとCoとを用いた合金又は積層構造であってYを含む磁性材料が用いられている
磁気ヘッド。
1…ゲート電極、2…素子分離層、3,3’…記憶素子、4…コンタクト層、6…ビット線、7…ソース領域、8…ドレイン領域、9…配線、10…半導体基体、11…下地層、12…磁化固定層、12L…下部磁化固定層、12U…上部磁化固定層、13…中間層、13L…下部中間層、13U…上部中間層、14…記憶層、15…キャップ層
第1に、本技術に係る記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、を有する層構造を備え、前記層構造の積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記憶が行われる。そして前記磁化固定層が層の強磁性層と、非磁性層とから成る積層フェリ構造を有しており、前記磁化固定層内における前記中間層と接する一の強磁性層がCoFeBを有して構成されており、前記磁化固定層内における前記中間層と接しない他の強磁性層がいずれもPtとCoとを用いた合金又は積層構造とされており、前記磁化固定層内における前記中間層と接しない他の強磁性層の少なくともいずれか一方がYを含む合金又は積層構造とされており、前記非磁性層は、前記3層の強磁性層のうちのいずれか2層の強磁性層の間に位置しているものである。
つまり、STT−MRAM記憶素子において大きな結合磁界を有する積層フェリ構造の磁化固定層を用いることにより、スピントルク揺らぎ起因の書き込みエラーを低減させる。Yの添加により、Co−Pt単体を用いた場合よりも積層フェリ構造の結合磁界が高められる理由としては、例えば、YがCo−Yとなり、Co−Yに起因した垂直磁気異方性が発現したことが考えられる。
第2に、上記した本技術に係る記憶素子においては、前記磁化固定層内における前記中間層と接しない他の強磁性層のうち、前記中間層側の強磁性層がYを含む合金又は積層構造とされている
第3に、上記した本技術に係る記憶素子においては、前記Y元素の添加量が12at%(アトミックパーセント)以下であることが望ましい。
上記の積層フェリピン構造ではY添加量が12at%以下の範囲で、Yを添加しない場合よりも高い結合磁界が得られる。
第4に、上記した本技術に係る記憶素子においては、前記Y元素の添加量が1at%以上10at%以下であることが望ましい。
上記の積層フェリピン構造ではY添加量が1〜10at%の範囲でより高い結合磁界や好適な抵抗変化率が得られる

Claims (10)

  1. 膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、
    前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、
    前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、
    を有する層構造を備え、
    前記層構造の積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記憶が行われるとともに、
    前記磁化固定層が少なくとも2層の強磁性層と、非磁性層とから成る積層フェリ構造を有しており、
    前記磁化固定層における磁性材料として、PtとCoとを用いた合金又は積層構造であってYを含む磁性材料が用いられている
    記憶素子。
  2. 前記磁化固定層内において前記中間層とは接しない磁性材料として、PtとCoとを用いた合金又は積層構造とされ且つYを含むが磁性材料が用いられている
    請求項1に記載の記憶素子。
  3. 前記Y元素の添加量が12at%以下である
    請求項2に記載の記憶素子。
  4. 前記Y元素の添加量が1at%以上10at%以下である
    請求項2に記載の記憶素子。
  5. 前記磁化固定層内における、前記中間層と接する磁性材料がCoFeB磁性層で構成されている
    請求項2に記載の記憶素子。
  6. 膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、
    前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、
    前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、
    を有する層構造を備え、
    前記層構造の積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記憶が行われるとともに、
    前記磁化固定層における磁性材料として、PtとCoとを用いた合金又は積層構造であってYを含む磁性材料が用いられている
    記憶素子。
  7. 前記Y元素の添加量が12at%以下である
    請求項6に記載の記憶素子。
  8. 前記Y元素の添加量が1at%以上10at%以下である
    請求項6に記載の記憶素子。
  9. 情報を磁性体の磁化状態により保持する記憶素子と、
    互いに交差する2種類の配線とを備え、
    前記記憶素子は、
    膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、
    前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、
    前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、
    を有する層構造を備え、
    前記層構造の積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記憶が行われるとともに、
    前記磁化固定層が少なくとも2層の強磁性層と、非磁性層とから成る積層フェリ構造を有しており、
    前記磁化固定層における磁性材料として、PtとCoとを用いた合金又は積層構造であってYを含む磁性材料が用いられており、
    前記2種類の配線の間に前記記憶素子が配置され、
    前記2種類の配線を通じて、前記記憶素子に上記積層方向の電流が流れ、スピン偏極した電子が注入される
    記憶装置。
  10. 膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、
    前記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、
    前記記憶層と前記磁化固定層の間に設けられる非磁性体による中間層と、
    を有する層構造を備え、
    前記層構造の積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化するとともに、
    前記磁化固定層が少なくとも2層の強磁性層と、非磁性層とから成る積層フェリ構造を有しており、
    前記磁化固定層における磁性材料として、PtとCoとを用いた合金又は積層構造であってYを含む磁性材料が用いられている
    磁気ヘッド。
JP2017154321A 2017-08-09 2017-08-09 記憶素子、記憶装置、磁気ヘッド Pending JP2017212464A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017154321A JP2017212464A (ja) 2017-08-09 2017-08-09 記憶素子、記憶装置、磁気ヘッド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017154321A JP2017212464A (ja) 2017-08-09 2017-08-09 記憶素子、記憶装置、磁気ヘッド

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013223352A Division JP6194752B2 (ja) 2013-10-28 2013-10-28 記憶素子、記憶装置、磁気ヘッド

Publications (1)

Publication Number Publication Date
JP2017212464A true JP2017212464A (ja) 2017-11-30

Family

ID=60474967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017154321A Pending JP2017212464A (ja) 2017-08-09 2017-08-09 記憶素子、記憶装置、磁気ヘッド

Country Status (1)

Country Link
JP (1) JP2017212464A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113228208A (zh) * 2018-10-30 2021-08-06 田中贵金属工业株式会社 面内磁化膜、面内磁化膜多层结构、硬偏置层、磁阻效应元件和溅射靶

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028362A (ja) * 2006-06-22 2008-02-07 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2008252037A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2009239121A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP2012043967A (ja) * 2010-08-19 2012-03-01 Sony Corp 磁気メモリ素子
US8374025B1 (en) * 2007-02-12 2013-02-12 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory (STTMRAM) with laminated free layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028362A (ja) * 2006-06-22 2008-02-07 Toshiba Corp 磁気抵抗素子及び磁気メモリ
US8374025B1 (en) * 2007-02-12 2013-02-12 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory (STTMRAM) with laminated free layer
JP2008252037A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2009239121A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP2012043967A (ja) * 2010-08-19 2012-03-01 Sony Corp 磁気メモリ素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113228208A (zh) * 2018-10-30 2021-08-06 田中贵金属工业株式会社 面内磁化膜、面内磁化膜多层结构、硬偏置层、磁阻效应元件和溅射靶
CN113228208B (zh) * 2018-10-30 2023-06-02 田中贵金属工业株式会社 面内磁化膜、面内磁化膜多层结构、硬偏置层、磁阻效应元件和溅射靶

Similar Documents

Publication Publication Date Title
JP5867030B2 (ja) 記憶素子、記憶装置
JP6194752B2 (ja) 記憶素子、記憶装置、磁気ヘッド
US10692521B2 (en) Storage element
TWI530945B (zh) Memory elements and memory devices
CN106887247B (zh) 信息存储元件和存储装置
US9917248B2 (en) Memory element, memory apparatus
JP2013115413A (ja) 記憶素子、記憶装置
KR101943651B1 (ko) 저장 소자 및 저장 장치
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
WO2014050379A1 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2012235015A (ja) 記憶素子及び記憶装置
JP2012151213A (ja) 記憶素子、メモリ装置
JP2013115400A (ja) 記憶素子、記憶装置
JP2013115399A (ja) 記憶素子、記憶装置
JP2012160681A (ja) 記憶素子、メモリ装置
JP2012080058A (ja) 記憶素子、メモリ装置
JP2013115412A (ja) 記憶素子、記憶装置
TW201222546A (en) Memory element and memory device
JP2017212464A (ja) 記憶素子、記憶装置、磁気ヘッド
WO2013080437A1 (ja) 記憶素子、記憶装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170905

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180730

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181113