Nothing Special   »   [go: up one dir, main page]

JP2017208753A - Amplifier circuit and radio communication device - Google Patents

Amplifier circuit and radio communication device Download PDF

Info

Publication number
JP2017208753A
JP2017208753A JP2016101216A JP2016101216A JP2017208753A JP 2017208753 A JP2017208753 A JP 2017208753A JP 2016101216 A JP2016101216 A JP 2016101216A JP 2016101216 A JP2016101216 A JP 2016101216A JP 2017208753 A JP2017208753 A JP 2017208753A
Authority
JP
Japan
Prior art keywords
frequency
signal
distortion
input
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016101216A
Other languages
Japanese (ja)
Other versions
JP6642267B2 (en
Inventor
政彦 大西
Masahiko Onishi
政彦 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2016101216A priority Critical patent/JP6642267B2/en
Publication of JP2017208753A publication Critical patent/JP2017208753A/en
Application granted granted Critical
Publication of JP6642267B2 publication Critical patent/JP6642267B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To perform distortion compensation in consideration of a frequency difference between bands in a multiband.SOLUTION: An amplifier circuit includes: an arithmetic unit 110; a plurality of distortion compensators 210a, 210b which distortion-compensate a plurality of input signals x, xwhich are frequency converted into a plurality of different frequency bands f, f; a plurality of converters 250a, 250b which frequency-convert a plurality of distortion compensation signals, which are output from the plurality of distortion compensators 210a, 210b, into a plurality of different frequency bands; and an amplifier 130 which amplifies a composite signal obtained by composing the outputs of the plurality of converters 250a, 250b. The arithmetic unit 110 calculates an estimated envelope P of the composite signal from the plurality of input signals, using a frequency difference Δf among the plurality of frequency bands. The plurality of distortion compensators 210a, 210b respectively perform distortion compensation on the basis of the estimated envelope P.SELECTED DRAWING: Figure 1

Description

本発明は、増幅回路及び無線通信装置に関するものである。   The present invention relates to an amplifier circuit and a wireless communication device.

特許文献1に開示されているように、無線通信装置をマルチバンドに対応させることの要求が高まっている。マルチバンド対応の無線通信装置は、複数の周波数帯域の信号を、共通の増幅器によって増幅して送信する。   As disclosed in Patent Document 1, there is an increasing demand for making a wireless communication device compatible with multiband. A multiband wireless communication apparatus amplifies and transmits signals in a plurality of frequency bands using a common amplifier.

増幅器は、非線形特性を有するため、信号の歪を発生させる。そのような歪は、前置歪補償によって補償される。特許文献1は、複数の周波数帯域の信号それぞれに対して歪補償をする複数の歪補償演算部を開示している。   Since the amplifier has non-linear characteristics, it generates signal distortion. Such distortion is compensated by predistortion. Patent Document 1 discloses a plurality of distortion compensation calculation units that perform distortion compensation on signals in a plurality of frequency bands.

特許文献1において、複数の歪補償演算部から出力された歪補償信号それぞれは、別々の直交変調部によって変調される。直交変調部から出力された信号は合成され、合成された信号は増幅器によって増幅される。   In Patent Document 1, each of the distortion compensation signals output from a plurality of distortion compensation calculation units is modulated by separate orthogonal modulation units. The signals output from the quadrature modulation unit are combined, and the combined signal is amplified by an amplifier.

国際公開第2013/118367号International Publication No. 2013/118367

増幅器による歪は、増幅器に入力される電力の大きさに依存して変化するため、十分な歪補償性能を得るには、増幅器に入力される電力の大きさを考慮した歪補償が望まれる。この観点において、特許文献1の歪補償では、十分な歪補償性能が得られないことがある。特許文献1において、複数の歪補償器それぞれには、周波数帯毎の信号しか入力されない。このため、各歪補償器における歪補償は、周波数帯毎の入力電力しか考慮することができない。   Since distortion due to the amplifier changes depending on the magnitude of power input to the amplifier, in order to obtain sufficient distortion compensation performance, distortion compensation considering the magnitude of power input to the amplifier is desired. From this viewpoint, the distortion compensation disclosed in Patent Document 1 may not provide sufficient distortion compensation performance. In Patent Document 1, only a signal for each frequency band is input to each of the plurality of distortion compensators. For this reason, distortion compensation in each distortion compensator can only consider input power for each frequency band.

しかし、マルチバンド対応の増幅回路において、増幅器に入力される電力は、複数帯域の信号の合成電力である。複数帯域の信号の合成電力は、帯域間の周波数差によって変化する。このため、増幅器に入力される電力の大きさを正確に考慮するには、帯域間の周波数差を考慮することが望まれる。   However, in a multiband amplifier circuit, the power input to the amplifier is a combined power of signals in a plurality of bands. The combined power of signals in a plurality of bands varies depending on the frequency difference between the bands. For this reason, in order to accurately consider the magnitude of the power input to the amplifier, it is desirable to consider the frequency difference between the bands.

本発明の一の態様は、増幅器を備える増幅回路である。実施形態において、増幅回路は、異なる複数の周波数帯域に周波数変換される複数の入力信号を歪補償する複数の歪補償器と、複数の歪補償器から出力された複数の歪補償信号を異なる複数の周波数帯域に周波数変換する複数の変換器と、を備える。増幅器は、複数の変換器の出力を合成した合成信号を増幅する。   One embodiment of the present invention is an amplifier circuit including an amplifier. In the embodiment, the amplifier circuit includes a plurality of distortion compensators that perform distortion compensation on a plurality of input signals that are frequency-converted to a plurality of different frequency bands, and a plurality of distortion compensation signals that are output from the plurality of distortion compensators. And a plurality of converters that perform frequency conversion to the frequency band. The amplifier amplifies a combined signal obtained by combining the outputs of the plurality of converters.

前記演算器は、複数の前記周波数帯域間の周波数差を用いて、複数の前記入力信号から前記合成信号の推定エンベロープを演算する。複数の前記歪補償器は、それぞれ、前記推定エンベロープに基づいて歪補償する。   The computing unit computes an estimated envelope of the synthesized signal from a plurality of the input signals using frequency differences between the plurality of frequency bands. The plurality of distortion compensators each perform distortion compensation based on the estimated envelope.

本発明の他の態様は、前記信号処理装置を備えた通信装置である。   Another aspect of the present invention is a communication device including the signal processing device.

本発明によれば、帯域間の周波数差を考慮して歪補償をすることができる。   According to the present invention, distortion compensation can be performed in consideration of a frequency difference between bands.

増幅回路を備えた無線通信装置のブロック図である。It is a block diagram of the radio | wireless communication apparatus provided with the amplifier circuit. 2入力信号のための合成電力演算器の構成図である。It is a block diagram of the synthetic | combination power calculator for 2 input signals. 2つの周波数帯域の説明図である。It is explanatory drawing of two frequency bands. 3入力信号のための合成電力演算器の構成図である。It is a block diagram of the synthetic | combination power calculator for 3 input signals. 3つの周波数帯域の説明図である。It is explanatory drawing of three frequency bands. 推定エンベロープ演算の変形例の説明図である。It is explanatory drawing of the modification of an estimation envelope calculation. 2つの周波数帯域の説明図である。It is explanatory drawing of two frequency bands.

[1.実施形態の概要]
(1)実施形態に係る増幅回路は、演算器と、異なる複数の周波数帯域に周波数変換される複数の入力信号を歪補償する複数の歪補償器と、複数の前記歪補償器から出力された複数の歪補償信号を異なる複数の周波数帯域に周波数変換する複数の変換器と、複数の前記変換器の出力を合成した合成信号を増幅する増幅器と、を備える。前記演算器は、複数の前記周波数帯域間の周波数差を用いて、複数の前記入力信号から前記合成信号の推定エンベロープを演算する。複数の前記歪補償器は、それぞれ、前記推定エンベロープに基づいて歪補償する。この場合、複数の歪補償器は、それぞれ、複数の周波数帯域間の周波数差を用いて演算された推定エンベロープを演算に基づいて歪補償を行うため、周波数帯域間の周波数差を考慮した適切な歪補償が行われる。
[1. Outline of Embodiment]
(1) The amplifier circuit according to the embodiment is output from an arithmetic unit, a plurality of distortion compensators for compensating distortion of a plurality of input signals that are frequency-converted into a plurality of different frequency bands, and a plurality of the distortion compensators. A plurality of converters for frequency-converting a plurality of distortion compensation signals to a plurality of different frequency bands; and an amplifier for amplifying a combined signal obtained by combining the outputs of the plurality of converters. The computing unit computes an estimated envelope of the synthesized signal from a plurality of the input signals using frequency differences between the plurality of frequency bands. The plurality of distortion compensators each perform distortion compensation based on the estimated envelope. In this case, each of the plurality of distortion compensators performs distortion compensation based on the calculation of the estimated envelope calculated using the frequency difference between the plurality of frequency bands. Distortion compensation is performed.

(2)前記演算器は、複数の前記変換器の出力信号における位相差を更に用いて、前記推定エンベロープを演算するのが好ましい。位相差を考慮することより適切な歪補償となる。 (2) It is preferable that the computing unit computes the estimated envelope by further using phase differences in the output signals of the plurality of converters. Considering the phase difference, distortion compensation is more appropriate.

(3)前記推定エンベロープは、複数の周波数帯域の周波数差に対応したサンプリング周波数よりも低いサンプリング周波数の信号であるのが好ましい。この場合、サンプリング周波数の増大を抑制できる。 (3) The estimated envelope is preferably a signal having a sampling frequency lower than a sampling frequency corresponding to a frequency difference between a plurality of frequency bands. In this case, an increase in sampling frequency can be suppressed.

(4)前記演算器によって演算される前記推定エンベロープは、複数の歪補償器に入力される複数の前記入力信号のサンプリング周波数のうち、最も高いサンプリング周波数と同じサンプリング周波数の信号であるのが好ましい。この場合、サンプリング周波数が適正化される。 (4) The estimated envelope calculated by the calculator is preferably a signal having the same sampling frequency as the highest sampling frequency among the sampling frequencies of the plurality of input signals input to the plurality of distortion compensators. . In this case, the sampling frequency is optimized.

(5)複数の前記入力信号は、複数の歪補償器に入力される複数の前記入力信号のサンプリング周波数のうち最も高いサンプリング周波数である第1サンプリング周波数の第1入力信号と、第1サンプリング周波数よりも低い第2サンプリング周波数の第2信号と、を含み、前記演算器は、前記第1サンプリング周波数にアップサンプリングされた前記第2信号を含む複数の前記入力信号から、前記推定エンベロープを演算するのが好ましい。この場合、入力信号のサンプリング周波数が異なっていても、推定エンベロープを演算できる。 (5) The plurality of input signals include a first input signal having a first sampling frequency which is the highest sampling frequency among sampling frequencies of the plurality of input signals input to the plurality of distortion compensators, and a first sampling frequency. A second signal having a lower second sampling frequency, and the computing unit computes the estimated envelope from a plurality of the input signals including the second signal up-sampled to the first sampling frequency. Is preferred. In this case, the estimated envelope can be calculated even if the sampling frequency of the input signal is different.

(6)実施形態に係る無線通信装置は、(1)〜(5)のいずれか1項に記載の増幅回路を備える。 (6) A wireless communication device according to the embodiment includes the amplifier circuit according to any one of (1) to (5).

[2.実施形態の詳細]
図1は、無線通信装置10を示している。無線通信装置10は、例えば、無線基地局又は無線基地局との間で通信をする移動端末である。無線通信装置10は、増幅回路100を備える。増幅回路100によって増幅された信号はアンテナ300から無線送信される。
[2. Details of Embodiment]
FIG. 1 shows a wireless communication device 10. The radio communication device 10 is, for example, a mobile base station that communicates with a radio base station or a radio base station. The wireless communication device 10 includes an amplifier circuit 100. The signal amplified by the amplifier circuit 100 is wirelessly transmitted from the antenna 300.

増幅回路100は、マルチバンド対応であり、複数の入力信号x,xが入力される。入力信号x,xは、例えば、デジタルベースバンド信号であり、図示しないベースバンドプロセッサによって生成される。複数の入力信号x,xは、それぞれ、異なる周波数帯域用の信号である。 The amplifier circuit 100 is multiband compatible and receives a plurality of input signals x 1 and x 2 . The input signals x 1 and x 2 are digital baseband signals, for example, and are generated by a baseband processor (not shown). The plurality of input signals x 1 and x 2 are signals for different frequency bands, respectively.

実施形態において、入力信号xは、周波数帯域fの無線通信信号に周波数変換される複素ベースバンド信号であり、入力信号xは、周波数帯域fとは異なる周波数帯域fの無線通信信号に周波数変換される複素ベースバンド信号である。周波数周波数帯域fは、例えば、1GHz帯であり、周波数帯域fは、例えば、1.5GHz帯である。実施形態の入力信号x,xはデジタル信号である。この場合、両周波数帯域f,fには、0.5GHzの周波数差がある。 In the embodiment, the input signal x 1 is a complex baseband signal that is frequency-converted into a radio communication signal in the frequency band f 1 , and the input signal x 2 is a radio communication in a frequency band f 2 different from the frequency band f 1. It is a complex baseband signal that is frequency converted to a signal. Frequency frequency band f 1 is, for example, a 1GHz band, the frequency band f 2 is, for example, a 1.5GHz band. The input signals x 1 and x 2 in the embodiment are digital signals. In this case, both frequency bands f 1 and f 2 have a frequency difference of 0.5 GHz.

入力信号xは、入力信号x用の信号処理が行われる回路200aに与えられ、入力信号xは、入力信号x用の信号処理が行われる回路200bに与えられる。回路200aは、入力信号xに対する前置歪補償を行う歪補償器210a及び周波数変換器250aを備え、回路200bは、入力信号x対する前置歪補償を行う歪補償器210b及び周波数変換器250b備える。 Input signal x 1 is applied to the circuit 200a by the signal processing of the input signal x 1 is performed, the input signal x 2, the signal processing for the input signal x 2 is applied to the circuit 200b to be performed. Circuit 200a includes a distortion compensator 210a and a frequency converter 250a to perform a predistortion compensation for the input signal x 1, circuit 200b includes a distortion compensator 210b and a frequency converter that performs predistortion compensation before against the input signal x 2 250b is provided.

実施形態の歪補償器210aは、入力信号xに対してデジタル前置歪補償(Digital Pre-Distortion(DPD))をし、歪補償信号yを出力する。歪補償信号yは、デジタルの複素信号である。歪補償信号yは、デジタルアナログ変換器(DAC)230aを介して、周波数変換器250aに与えられる。実施形態の周波数変換器250aは、直交変調器である。直交変調器250aは、歪補償信号yに対して直交変調をし、周波数帯域fの直交変調信号を出力する。 Distortion compensator 210a embodiments, the digital pre-distortion compensation (Digital Pre-Distortion (DPD) ) for the input signals x 1, and outputs a distortion compensation signal y 1. Distortion compensation signal y 1 is a digital complex signal. Distortion compensation signal y 1 via the digital-to-analog converter (DAC) 230a, is provided to the frequency converter 250a. The frequency converter 250a of the embodiment is a quadrature modulator. Quadrature modulator 250a is to the orthogonal modulation with respect to the distortion compensation signal y 1, and outputs the quadrature-modulated signal of a frequency band f 1.

歪補償器210b及び周波数変換器250bは、歪補償器210a及び周波数変換器250aと同様の構成を有する。すなわち、歪補償器210bは、入力信号xに対してデジタル前置歪補償をし、歪補償信号yを出力する。歪補償信号yは、デジタルの複素信号である。歪補償信号yは、デジタルアナログ変換器(DAC)230bを介して、周波数変換器250bに与えられる。周波数変換器250bは、直交変調器である。直交変調器250bは、歪補償信号yに対して直交変調をし、周波数帯域fの直交変調信号を出力する。 The distortion compensator 210b and the frequency converter 250b have the same configuration as the distortion compensator 210a and the frequency converter 250a. In other words, the distortion compensator 210b is the digital predistortion compensation on the input signal x 2, and outputs a distortion compensation signal y 2. Compensation signal y 2 is a digital complex signal. Compensation signal y 2 is digital-to-analog converter (DAC) via 230b, is provided to the frequency converter 250b. The frequency converter 250b is a quadrature modulator. Quadrature modulator 250b is to the orthogonal modulation with respect to the distortion compensation signal y 2, and outputs a quadrature modulation signal of the frequency band f 2.

直交変調器250a,250bは、直交変調のためのローカル信号を周波数シンセサイザ500から取得する。周波数シンセサイザ500は、直交変調器250aのためのローカル信号(周波数fL1)及び直交変調器250bのためのローカル信号(周波数fL2)を生成する。周波数シンセサイザ500が生成するローカル信号の周波数は、制御器400によって制御される。 The quadrature modulators 250 a and 250 b obtain a local signal for quadrature modulation from the frequency synthesizer 500. The frequency synthesizer 500 generates a local signal (frequency f L1 ) for the quadrature modulator 250a and a local signal (frequency f L2 ) for the quadrature modulator 250b. The frequency of the local signal generated by the frequency synthesizer 500 is controlled by the controller 400.

周波数シンセサイザ500は、複数のローカル信号を共通の基準発振器510を用いて生成する。このため、複数のローカル信号間における位相差の経時的変化が防止される。この結果、複数の直交変調信号間における位相差の経時的変化も防止される。   The frequency synthesizer 500 generates a plurality of local signals using a common reference oscillator 510. For this reason, the temporal change of the phase difference between the plurality of local signals is prevented. As a result, the temporal change of the phase difference between the plurality of orthogonal modulation signals is also prevented.

複数の直交変調信号は、合成器120によって合成される。合成器120が出力した合成信号は、増幅器130によって増幅される。   The plurality of quadrature modulation signals are synthesized by the synthesizer 120. The combined signal output from the combiner 120 is amplified by the amplifier 130.

以下の式(1−1)は、歪補償器210aによる歪補償信号yの生成式の例を示し、式(1−2)は、歪補償器210bによる歪補償信号yの生成式の例を示している。
Of formula (1-1) below, shows an example of a generation equation of the distortion compensation signal y 1 by the distortion compensator 210a, formula (1-2), the distortion compensation signal y 2 by the distortion compensator 210b for generating formula An example is shown.

ここで、*[n]は、サンプリング間隔をT(秒)としたときの、時刻n×Tにおけるデジタル信号を示す。x[n],x[n]は、入力信号x,xのデジタル信号表現であり、y[n],y[n]は、歪補償信号y,yのデジタル信号表現である。 Here, * [n] represents a digital signal at time n × T when the sampling interval is T (seconds). x 1 [n] and x 2 [n] are digital signal representations of the input signals x 1 and x 2 , and y 1 [n] and y 2 [n] are digital signals of the distortion compensation signals y 1 and y 2 . Signal representation.

式(1−1)及び式(1−2)において、Δfは、周波数帯域f(fは当該帯域の中心周波数)と、周波数帯域f(fは当該帯域の中心周波数)の周波数差(f−f)を示す。Δθは、周波数帯域fの信号の位相θと、周波数帯域fの信号の位相θと、の差(θ−θ)を示す。 In Expression (1-1) and Expression (1-2), Δf is a frequency band f 2 (f 2 is a center frequency of the band) and a frequency band f 1 (f 1 is a center frequency of the band). The difference (f 2 −f 1 ) is shown. Δθ represents the phase theta 2 of the frequency band f 2 of the signal, the phase theta 1 of the frequency band f 1 of the signal, the difference a (θ 21).

式(1−1)中の記号の意味は以下のとおりである。
1,1:相対的な先行サンプル数の最大値
1,2:相対的な遅延サンプル数の最大値
1,m:増幅器130の特性の最大次数
1,k,m:歪補償係数
The meanings of symbols in formula (1-1) are as follows.
M 1,1 : Maximum value of relative number of preceding samples M 1,2 : Maximum value of relative number of delayed samples K 1, m : Maximum order of characteristics of amplifier 130 h 1, k, m : Distortion compensation coefficient

式(1−2)中の記号の意味は以下のとおりである。
2,1:相対的な先行サンプル数の最大値
2,2:相対的な遅延サンプル数の最大値
2,m:増幅器130の特性の最大次数
2,k,m:歪補償係数
The meanings of symbols in formula (1-2) are as follows.
M 2,1 : Maximum value of relative number of preceding samples M 2,2 : Maximum value of relative number of delayed samples K 2, m : Maximum order of characteristics of amplifier 130 h 2, k, m : Distortion compensation coefficient

式(1−1)に示すように、歪補償器210aは、入力信号x[n−m]に対して、歪補償係数h1,k,mを用いた歪補償をして歪補償信号y[n]を生成する。式(1−2)に示すように、歪補償器210bは、入力信号x[n−m]に対して、歪補償係数h2,k,mを用いた歪補償をして歪補償信号y[n]を生成する。 As shown in Expression (1-1), the distortion compensator 210a performs distortion compensation on the input signal x 1 [n−m] using the distortion compensation coefficients h 1, k, m, and performs the distortion compensation signal. Generate y 1 [n]. As shown in Expression (1-2), the distortion compensator 210b performs distortion compensation on the input signal x 2 [n−m] using the distortion compensation coefficients h 2, k, and m to obtain a distortion compensation signal. Generate y 2 [n].

式(1−1)及び式(1−2)において、”x[n−m]+x[n−m]・e−j(2πΔf・n+Δθ)”の部分Pは、増幅器130に入力される合成信号の推定エンベロープである。推定エンベロープPは、増幅器130に入力される電力の大きさを示す。増幅器130による信号の歪み方は、増幅器130に入力される電力の大きさによって決まる。式(1−1)及び式(1−2)から明らかなように、本実施形態の歪補償器210a,210bは、推定エンベロープPに基づいて歪補償をする。このため、歪補償の際に、推定エンベロープPが示す増幅器入力電力が考慮され、歪補償性能が向上する。 In Expression (1-1) and Expression (1-2), a portion P of “x 1 [nm] + x 2 [nm] · e− j (2πΔf · n + Δθ) ” is input to the amplifier 130. Is an estimated envelope of the synthesized signal. The estimated envelope P indicates the magnitude of power input to the amplifier 130. The way the signal is distorted by the amplifier 130 is determined by the amount of power input to the amplifier 130. As is clear from the equations (1-1) and (1-2), the distortion compensators 210a and 210b of this embodiment perform distortion compensation based on the estimated envelope P. For this reason, at the time of distortion compensation, the amplifier input power indicated by the estimated envelope P is considered, and the distortion compensation performance is improved.

歪補償器210a,210bは、推定エンベロープPに基づいて、h1,k,m|x[n−m]+x[n−m]・e−j(2πΔf・n+Δθ)k−1及びh2,k,m|x[n−m]+x[n−m]・e−j(2πΔf・n+Δθ)k−1をリアルタイムに演算する。歪補償器210a,210bは、ルックアップテーブルを参照して、h1,k,m|x[n−m]+x[n−m]・e−j(2πΔf・n+Δθ)k−1及びh2,k,m|x[n−m]+x[n−m]・e−j(2πΔf・n+Δθ)k−1を求めても良い。ルックアップテーブルは、推定エンベロープPと、h1,k,m|x[n−m]+x[n−m]・e−j(2πΔf・n+Δθ)k−1及びh2,k,m|x[n−m]+x[n−m]・e−j(2πΔf・n+Δθ)k−1と、の値を対応付けたものとする。歪補償器210a,210bは、推定エンベロープPに基づいて、ルックアップテーブルを参照することで、h1,k,m|x[n−m]+x[n−m]・e−j(2πΔf・n+Δθ)k−1及びh2,k,m|x[n−m]+x[n−m]・e−j(2πΔf・n+Δθ)k−1を求めることができる。 Based on the estimated envelope P, the distortion compensators 210a and 210b are h 1, k, m | x 1 [n−m] + x 2 [n−m] · e− j (2πΔf · n + Δθ) | k−1 and h 2, k, m | x 1 [n-m] + x 2 [n-m] · e -j (2πΔf · n + Δθ) | computes the k-1 in real time. Distortion compensator 210a, 210b refers to the lookup table, h 1, k, m | x 1 [n-m] + x 2 [n-m] · e -j (2πΔf · n + Δθ) | k-1 and h 2, k, m | x 1 [n-m] + x 2 [n-m] · e -j (2πΔf · n + Δθ) | k-1 may be obtained. Lookup table, the estimated envelope P, h 1, k, m | x 1 [n-m] + x 2 [n-m] · e -j (2πΔf · n + Δθ) | k-1 and h 2, k, Assume that the values m | x 1 [n−m] + x 2 [n−m] · e− j (2πΔf · n + Δθ) | k−1 are associated with each other. Distortion compensator 210a, 210b, based on the estimated envelope P, by referring to the look-up table, h 1, k, m | x 1 [n-m] + x 2 [n-m] · e -j ( 2πΔf · n + Δθ) | k−1 and h 2, k, m | x 1 [n−m] + x 2 [n−m] · e− j (2πΔf · n + Δθ) | k−1 .

推定エンベロープPは、演算器110によって演算される。演算器110は、複数の入力信号x[n−m],x[n−m]から、増幅器130に入力される合成信号の推定エンベロープを推定する。図2Aに示すように、演算器110は、加算器112と乗算器114とを有する。乗算器114は、入力信号x[n−m]にe−j(2πΔf・n+Δθ)を乗じる。加算器112は、入力信号x[n−m]に、乗算器114の出力x[n−m]・e−j(2πΔf・n+Δθ)を加算する。加算器112の出力が推定エンベロープである。 The estimated envelope P is calculated by the calculator 110. The computing unit 110 estimates the estimated envelope of the combined signal input to the amplifier 130 from the plurality of input signals x 1 [nm], x 2 [nm]. As illustrated in FIG. 2A, the arithmetic unit 110 includes an adder 112 and a multiplier 114. The multiplier 114 multiplies the input signal x 2 [n−m] by e −j (2πΔf · n + Δθ) . The adder 112 adds the output x 2 [n−m] · e− j (2πΔf · n + Δθ) of the multiplier 114 to the input signal x 1 [n−m]. The output of the adder 112 is an estimated envelope.

実施形態において、推定エンベロープPは、入力信号x[n−m]とx[n−m]とが単に加算されて生成されるのではなく、入力信号x[n−m],x[n−m]が周波数変換されたときの周波数差Δf(図2B参照)が反映されるように生成される。周波数変換された合成信号の電力は、周波数差Δfによって変化するが、e−j(2πΔf・n)を入力信号x[n−m]に乗じる演算によって、周波数差Δfが反映された推定エンベロープPが生成される。演算器110は、周波数差Δfを制御器400から取得する。なお、e−j(2πΔf・n)を乗じる演算は、入力信号x[n−m]ではなく、入力信号x[n−m]に対して行われても良い。 In the embodiment, the estimated envelope P is not generated by simply adding the input signals x 1 [n−m] and x 2 [n−m], but the input signals x 1 [n−m], x 2 [nm] is generated so as to reflect the frequency difference Δf (see FIG. 2B) when the frequency is converted. The power of the frequency-converted composite signal changes depending on the frequency difference Δf, but the estimated envelope in which the frequency difference Δf is reflected by the operation of multiplying the input signal x 2 [n−m] by e −j (2πΔf · n). P is generated. The calculator 110 acquires the frequency difference Δf from the controller 400. Incidentally, calculation of multiplying a e -j (2πΔf · n) is the input signal x 2 [n-m] rather, may be performed on the input signal x 1 [n-m].

実施形態においては、推定エンベロープPは、直交変調器250a,250bから出力された直交変調信号の位相差Δθをも用いて生成される。すなわち、乗算器114は、入力信号x[n−m]にe−j(2πΔf・n+Δθ)を乗じる。位相差Δθも増幅器130に入力される電力の大きさに影響するため、位相差Δθをも考慮することで、歪補償性能をより向上させることができる。 In the embodiment, the estimated envelope P is generated also using the phase difference Δθ of the quadrature modulation signals output from the quadrature modulators 250a and 250b. That is, the multiplier 114 multiplies the input signal x 2 [n−m] by e −j (2πΔf · n + Δθ) . Since the phase difference Δθ also affects the magnitude of power input to the amplifier 130, the distortion compensation performance can be further improved by taking the phase difference Δθ into consideration.

複数の直交変調信号の位相差Δθは、例えば、一方の直交変調信号の位相を第1位相θに固定しておき、他方の直交変調信号の位相θを360°回転させたときに、増幅器130による歪が最小となるときのθ−θとして求めることができる。位相差Δθを求める演算は、例えば、制御器400によって行われる。この場合、演算器110は、位相差Δθを制御器400から取得する。 The phase difference Δθ between the plurality of orthogonal modulation signals is, for example, when the phase of one orthogonal modulation signal is fixed to the first phase θ 1 and the phase θ 2 of the other orthogonal modulation signal is rotated 360 °, It can be obtained as θ 2 −θ 1 when the distortion due to the amplifier 130 is minimized. The calculation for obtaining the phase difference Δθ is performed by the controller 400, for example. In this case, the arithmetic unit 110 acquires the phase difference Δθ from the controller 400.

なお、本実施形態は、共通の基準発振器510の採用により、複数の直交変調信号間における位相差Δθの経時的変化が防止されているため、位相差Δθは初期位相差でよい。   In the present embodiment, the adoption of the common reference oscillator 510 prevents the temporal change in the phase difference Δθ between a plurality of quadrature modulation signals, so the phase difference Δθ may be an initial phase difference.

[3.変形例] [3. Modified example]

[3.1 歪補償信号生成式]
以下の式(2−1)は、式(1−1)変形例を示し、式(2−2)は、式(1−2)の変形例を示している。式(2−1)(2−2)は、増幅器130がエンベロープトラッキング増幅器(ET増幅器)である場合に適した式である。式(2−1)(2−2)を用いると、増幅器の入力ポートから出力ポートに至る経路で発生するメモリ効果だけでなく、増幅器の電源ポートから出力ポートに至る経路で発生するメモリ効果も補償することができる。
[3.1 Distortion compensation signal generation formula]
The following formula (2-1) shows a modification of formula (1-1), and formula (2-2) shows a modification of formula (1-2). Expressions (2-1) and (2-2) are expressions suitable when the amplifier 130 is an envelope tracking amplifier (ET amplifier). Using the equations (2-1) and (2-2), not only the memory effect that occurs in the path from the amplifier input port to the output port, but also the memory effect that occurs in the path from the power supply port of the amplifier to the output port. Can be compensated.

式(2−1)中の記号の意味は以下のとおりである。
1,1:増幅器の入力ポートから出力ポートに至る経路で発生するメモリ効果を考慮するための、相対的な先行サンプル数の最大値
1,2:増幅器の入力ポートから出力ポートに至る経路で発生するメモリ効果を考慮するための、相対的な遅延サンプル数の最大値
1,m,1:増幅器の電源ポートから出力ポートに至る経路で発生するメモリ効果を考慮するための、相対的な先行サンプル数の最大値
1,m,2:増幅器の電源ポートから出力ポートに至る経路で発生するメモリ効果を考慮するための、相対的な遅延サンプル数の最大値
1,m,l:増幅器130の特性の最大次数
1,k,l,m:歪補償係数
The meanings of symbols in the formula (2-1) are as follows.
M 1,1 : Maximum value of the relative number of preceding samples for considering the memory effect generated in the path from the amplifier input port to the output port M 1,2 : Path from the amplifier input port to the output port Maximum value of relative delay samples for taking into account the memory effect occurring in L 1, m, 1 : Relative for taking into account the memory effect occurring in the path from the power supply port of the amplifier to the output port Maximum number of preceding samples L 1, m, 2 : Maximum relative number of delayed samples K 1, m, l to take into account the memory effect occurring in the path from the power supply port to the output port of the amplifier : Maximum order of characteristics of amplifier 130 h 1, k, l, m : Distortion compensation coefficient

式(2−2)中の記号の意味は以下のとおりである。
2,1:増幅器の入力ポートから出力ポートに至る経路で発生するメモリ効果を考慮するための、相対的な先行サンプル数の最大値
2,2:増幅器の入力ポートから出力ポートに至る経路で発生するメモリ効果を考慮するための、相対的な遅延サンプル数の最大値
2,m,1:増幅器の電源ポートから出力ポートに至る経路で発生するメモリ効果を考慮するための、相対的な先行サンプル数の最大値
2,m,2:増幅器の電源ポートから出力ポートに至る経路で発生するメモリ効果を考慮するための、相対的な遅延サンプル数の最大値
2,m,l:増幅器130の特性の最大次数
2,k,l,m:歪補償係数
The meanings of the symbols in the formula (2-2) are as follows.
M 2,1 : Maximum value of the relative number of preceding samples for considering the memory effect generated in the path from the input port to the output port of the amplifier M 2,2 : Path from the input port to the output port of the amplifier Relative maximum number of delay samples for considering the memory effect occurring in L 2, m, 1 : Relative for considering the memory effect occurring in the path from the power supply port of the amplifier to the output port Maximum number of preceding samples L 2, m, 2 : Maximum relative number of delayed samples K 2, m, l to take into account the memory effect that occurs in the path from the power supply port to the output port of the amplifier : Maximum order of characteristics of amplifier 130 h 2, k, l, m : Distortion compensation coefficient

[3.2 3つの周波数帯域]
図1,2は、2つの周波数帯域f,fに対応したものであるが、対応可能な周波数帯域の数は、2つに限られず、3又は3以上であってもよい。図3Aは、3つの周波数帯域f,f,f(図3B参照)に対応した演算器110を示している。図3Aの演算器110は、図2Aに示す加算器112及び乗算器114に加えて、加算器116及び乗算器118を備えている。
[3.2 Three frequency bands]
1 and 2 correspond to the two frequency bands f 1 and f 2 , but the number of frequency bands that can be supported is not limited to two, and may be three or three or more. FIG. 3A shows an arithmetic unit 110 corresponding to three frequency bands f 1 , f 2 , and f 3 (see FIG. 3B). 3A includes an adder 116 and a multiplier 118 in addition to the adder 112 and the multiplier 114 shown in FIG. 2A.

乗算器114は、入力信号x[n−m]にe−j(2πΔfa・n+Δθa)を乗じる。図3Bに示すように、Δfは、周波数帯域fと周波数帯域fとの周波数差である。Δθは、周波数帯域fの信号の位相θと、周波数帯域fの信号の位相θと、の差(θ−θ)である。加算器112は、入力信号x[n−m]に、乗算器114の出力x[n−m]・e−j(2πΔfa・n+Δθa)を加算する。 The multiplier 114 multiplies the input signal x 2 [n−m] by e −j (2πΔfa · n + Δθa) . As shown in FIG. 3B, Δf a is a frequency difference between the frequency band f 2 and the frequency band f 1 . [Delta] [theta] a is a phase theta 2 of the frequency band f 2 of the signal, the phase theta 1 of the frequency band f 1 of the signal, which is the difference (θ 21). The adder 112 adds the output x 2 [n−m] · e− j (2πΔfa · n + Δθa) of the multiplier 114 to the input signal x 1 [n−m].

乗算器118は、入力信号x[n−m]にe−j(2πΔfb・n+Δθb)を乗じる。図3Bに示すように、Δfは、周波数帯域fと周波数帯域fとの周波数差である。Δθは、周波数帯域fの信号の位相θと、周波数帯域fの信号の位相θと、の差(θ−θ)である。加算器116は、加算器112の出力に、乗算器118の出力を加算する。加算器116の出力が推定エンベロープPである。 The multiplier 118 multiplies the input signal x 3 [n−m] by e −j (2πΔfb · n + Δθb) . As shown in FIG. 3B, Δf b is a frequency difference between the frequency band f 3 and the frequency band f 1 . [Delta] [theta] b is the phase theta 3 of the signal of the frequency band f 3, the phase theta 1 of the frequency band f 1 of the signal, which is the difference between (θ 31). The adder 116 adds the output of the multiplier 118 to the output of the adder 112. The output of the adder 116 is an estimated envelope P.

なお、3つの周波数帯域に対応すべく、増幅回路100においては、周波数帯域fの入力信号x用の信号処理(歪補償及び周波数変換)が行われる回路が設けられる。合成器120は、入力信号x用の信号処理が行われる回路からの出力信号(周波数帯域fの直交変調信号)もあわせて合成する。 Incidentally, in order to correspond to three frequency bands, in the amplifier circuit 100, a circuit signal processing for the input signal x 3 frequency bands f 3 (distortion compensation and frequency conversion) is performed is provided. The synthesizer 120 also synthesizes the output signal (orthogonal modulation signal in the frequency band f 3 ) from the circuit that performs signal processing for the input signal x 3 .

[3.3 サンプリング周波数変換]
複数の周波数帯域f,fの帯域幅は異なることがある。図4Aは、複数の周波数帯域f,fの帯域幅が異なる場合に適した増幅回路100(の一部)を示している。ここでは、一例として、図4Bに示すように、周波数帯域fの帯域幅BW1は20MHzであり、周波数帯域fの帯域幅BW2は10MHzであるものとする。この場合、周波数帯域fに周波数変換される入力信号xの帯域幅BW1は20MHzであり、周波数帯域fに周波数変換される入力信号xの帯域幅BW2は10MHzである。
[3.3 Sampling frequency conversion]
The bandwidths of the plurality of frequency bands f 1 and f 2 may be different. FIG. 4A shows (a part of) an amplifier circuit 100 suitable for cases where the bandwidths of the plurality of frequency bands f 1 and f 2 are different. Here, as an example, as shown in FIG. 4B, the bandwidth BW1 of the frequency band f 1 is 20 MHz, it is assumed the bandwidth BW2 of the frequency band f 2 is 10 MHz. In this case, the bandwidth BW1 of the input signals x 1 to be frequency-converted into a frequency band f 1 is 20 MHz, the bandwidth BW2 of the input signal x 2 that is frequency-converted to a frequency band f 2 is 10 MHz.

歪補償器210a,210bは、歪補償を適切に行うため、入力信号x,xの帯域幅BW1,BW2の数倍の帯域幅で処理を行う。ここでは、歪補償器210a,210bは、入力信号x,xの帯域幅BW1,BW2の5倍の帯域幅で動作するものとする。この場合、歪補償器210aは20MHz×5=100MHzで動作し、歪補償器210bは10MHz×5=50MHzで動作することになる。したがって、歪補償器210aに入力される入力信号xのサンプリング周波数は100MHzとなり、歪補償器210bに入力される入力信号xのサンプリング周波数は50MHzとなる。 The distortion compensators 210a and 210b perform processing with a bandwidth several times the bandwidths BW1 and BW2 of the input signals x 1 and x 2 in order to appropriately perform distortion compensation. Here, it is assumed that the distortion compensators 210a and 210b operate with a bandwidth five times the bandwidths BW1 and BW2 of the input signals x 1 and x 2 . In this case, the distortion compensator 210a operates at 20 MHz × 5 = 100 MHz, and the distortion compensator 210b operates at 10 MHz × 5 = 50 MHz. Thus, the sampling frequency of the input signal x 1 that is input to the distortion compensator 210a is the sampling frequency of the input signal x 2 input 100MHz, and the distortion compensation unit 210b becomes 50 MHz.

演算器110が、異なるサンプリング周波数の入力信号x,xを扱えるように、入力信号x2は、アップサンプラ150によって100MHzにアップサンプリングされる。アップサンプリングにより、複数の入力信号x,xのサンプリング周波数が揃う。 Calculator 110, to handle input signals x 1, x 2 of different sampling frequencies, the input signal x2 is up-sampled to 100MHz by upsampler 150. By the upsampling, the sampling frequencies of the plurality of input signals x 1 and x 2 are aligned.

演算器110は、推定エンベロープPを100MHzの信号として出力する。100MHzの推定エンベロープPは、100MHzで動作する歪補償器210aにとっては適切であるが、50MHzで動作する歪補償器210bにとっては適切ではない。そこで、推定エンベロープPは、歪補償器210bに入力される手前で、ダウンサンプラ160によって50MHzにダウンサンプリングされる。推定エンベロープPがダウンサンプリングされることで、歪補償器210bは低いサンプリング周波数で動作できる。歪補償器210bが低いサンプリング周波数で動作できるため、歪補償器210bの後段のDAC230bも低速でよくコスト低減が可能である。   The calculator 110 outputs the estimated envelope P as a 100 MHz signal. The estimated envelope P of 100 MHz is appropriate for the distortion compensator 210a operating at 100 MHz, but not appropriate for the distortion compensator 210b operating at 50 MHz. Therefore, the estimated envelope P is downsampled to 50 MHz by the downsampler 160 before being input to the distortion compensator 210b. Since the estimated envelope P is downsampled, the distortion compensator 210b can operate at a low sampling frequency. Since the distortion compensator 210b can operate at a low sampling frequency, the DAC 230b in the subsequent stage of the distortion compensator 210b can be low in speed and can reduce the cost.

図4Aでは、演算器110が出力する推定エンベロープPは、複数の歪補償器210a,210bに入力される複数の入力信号x,xのサンプリング周波数のうち、最も高いサンプリング周波数と同じサンプリング周波数(100MHz)の信号であるが、これに限られない。例えば、推定エンベロープPは、複数の周波数帯域f,fの周波数差Δf(例えば、500MHz)に対応したサンプリング周波数よりも低いサンプリング周波数の信号であってもよい。推定エンベロープPが、周波数差Δfに対応したサンプリング周波数よりも高いサンプリング周波数の信号であると、歪補償器210a,210b及びそれらの後段のDAC230a,230bの動作速度も、それに合わせて高速で動作する必要がありコスト高を招く。特に、DAC230a,230bを、周波数差Δfに対応したサンプリング周波数よりも高いサンプリング周波数で動作させると、複数の回路200a,200bに分けたメリットが失われ易いので、サンプリング周波数は可能な範囲で低いのが好ましい。 In FIG. 4A, the estimated envelope P output from the computing unit 110 is the same sampling frequency as the highest sampling frequency among the sampling frequencies of the plurality of input signals x 1 and x 2 input to the plurality of distortion compensators 210a and 210b. Although it is a (100 MHz) signal, it is not restricted to this. For example, the estimated envelope P may be a signal having a sampling frequency lower than the sampling frequency corresponding to the frequency difference Δf (for example, 500 MHz) between the plurality of frequency bands f 1 and f 2 . When the estimated envelope P is a signal having a sampling frequency higher than the sampling frequency corresponding to the frequency difference Δf, the operation speeds of the distortion compensators 210a and 210b and the subsequent DACs 230a and 230b operate at a high speed accordingly. It is necessary and incurs high cost. In particular, when the DACs 230a and 230b are operated at a sampling frequency higher than the sampling frequency corresponding to the frequency difference Δf, the merit divided into the plurality of circuits 200a and 200b is easily lost, so the sampling frequency is as low as possible. Is preferred.

[4.付記]
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
[4. Addendum]
The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the meanings described above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

10 無線通信装置
100 増幅回路
110 演算器
112 加算器
114 乗算器
116 加算器
118 乗算器
120 合成器
130 増幅器
150 アップサンプラ
160 ダウンサンプラ
200a 回路
200b 回路
210a 歪補償器
210b 歪補償器
230a DAC
230b DAC
250a 直交変調器(周波数変換器)
250b 直交変調器(周波数変換器)
300 アンテナ
400 制御器
500 周波数シンセサイザ
510 基準発振器
DESCRIPTION OF SYMBOLS 10 Radio | wireless communication apparatus 100 Amplifier circuit 110 Operation unit 112 Adder 114 Multiplier 116 Adder 118 Multiplier 120 Synthesizer 130 Amplifier 150 Upsampler 160 Downsampler 200a Circuit 200b Circuit 210a Distortion compensator 210b Distortion compensator 230a DAC
230b DAC
250a Quadrature modulator (frequency converter)
250b Quadrature modulator (frequency converter)
300 Antenna 400 Controller 500 Frequency Synthesizer 510 Reference Oscillator

Claims (6)

演算器と、
異なる複数の周波数帯域に周波数変換される複数の入力信号を歪補償する複数の歪補償器と、
複数の前記歪補償器から出力された複数の歪補償信号を異なる複数の周波数帯域に周波数変換する複数の変換器と、
複数の前記変換器の出力を合成した合成信号を増幅する増幅器と、
を備え、
前記演算器は、複数の前記周波数帯域間の周波数差を用いて、複数の前記入力信号から前記合成信号の推定エンベロープを演算し、
複数の前記歪補償器は、それぞれ、前記推定エンベロープに基づいて歪補償する
増幅回路。
An arithmetic unit;
A plurality of distortion compensators for compensating distortion of a plurality of input signals that are frequency-converted into different frequency bands;
A plurality of converters for frequency-converting a plurality of distortion compensation signals output from the plurality of distortion compensators into different frequency bands;
An amplifier for amplifying a combined signal obtained by combining the outputs of the plurality of converters;
With
The computing unit computes an estimated envelope of the synthesized signal from a plurality of the input signals using a frequency difference between the plurality of frequency bands,
The plurality of distortion compensators each perform distortion compensation based on the estimated envelope.
前記演算器は、複数の前記変換器の出力信号における位相差を更に用いて、前記推定エンベロープを演算する
請求項1記載の増幅回路。
The amplifying circuit according to claim 1, wherein the computing unit computes the estimated envelope by further using phase differences in output signals of the plurality of converters.
前記推定エンベロープは、複数の周波数帯域の周波数差に対応したサンプリング周波数よりも低いサンプリング周波数の信号である
請求項1又は2記載の増幅回路。
The amplifier circuit according to claim 1, wherein the estimated envelope is a signal having a sampling frequency lower than a sampling frequency corresponding to a frequency difference between a plurality of frequency bands.
前記演算器によって演算される前記推定エンベロープは、複数の歪補償器に入力される複数の前記入力信号のサンプリング周波数のうち、最も高いサンプリング周波数と同じサンプリング周波数の信号である
請求項1〜3のいずれか1項に記載の増幅回路。
The estimated envelope calculated by the calculator is a signal having the same sampling frequency as the highest sampling frequency among the sampling frequencies of the plurality of input signals input to the plurality of distortion compensators. The amplifier circuit according to any one of the above.
複数の前記入力信号は、複数の歪補償器に入力される複数の前記入力信号のサンプリング周波数のうち最も高いサンプリング周波数である第1サンプリング周波数の第1入力信号と、第1サンプリング周波数よりも低い第2サンプリング周波数の第2信号と、を含み、
前記演算器は、前記第1サンプリング周波数にアップサンプリングされた前記第2信号を含む複数の前記入力信号から、前記推定エンベロープを演算する
請求項4に記載の増幅回路。
The plurality of input signals are lower than the first input signal having the first sampling frequency which is the highest sampling frequency among the sampling frequencies of the plurality of input signals input to the plurality of distortion compensators, and the first sampling frequency. A second signal of a second sampling frequency,
The amplifier circuit according to claim 4, wherein the computing unit computes the estimated envelope from a plurality of the input signals including the second signal upsampled to the first sampling frequency.
請求項1〜5のいずれか1項に記載の増幅回路を備えた無線通信装置。   A wireless communication device comprising the amplifier circuit according to claim 1.
JP2016101216A 2016-05-20 2016-05-20 Amplifier circuit and wireless communication device Active JP6642267B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016101216A JP6642267B2 (en) 2016-05-20 2016-05-20 Amplifier circuit and wireless communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016101216A JP6642267B2 (en) 2016-05-20 2016-05-20 Amplifier circuit and wireless communication device

Publications (2)

Publication Number Publication Date
JP2017208753A true JP2017208753A (en) 2017-11-24
JP6642267B2 JP6642267B2 (en) 2020-02-05

Family

ID=60415686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016101216A Active JP6642267B2 (en) 2016-05-20 2016-05-20 Amplifier circuit and wireless communication device

Country Status (1)

Country Link
JP (1) JP6642267B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019080655A (en) * 2017-10-30 2019-05-30 株式会社三共 Game machine
JP2019080653A (en) * 2017-10-30 2019-05-30 株式会社三共 Game machine

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019080655A (en) * 2017-10-30 2019-05-30 株式会社三共 Game machine
JP2019080653A (en) * 2017-10-30 2019-05-30 株式会社三共 Game machine

Also Published As

Publication number Publication date
JP6642267B2 (en) 2020-02-05

Similar Documents

Publication Publication Date Title
JP6583096B2 (en) Distortion compensation apparatus and distortion compensation method
US9258156B2 (en) Baseband envelope predistorter
JPWO2006051776A1 (en) Amplifier circuit, wireless communication circuit, wireless base station device, and wireless terminal device
US9596120B2 (en) Signal transmission apparatus, distortion compensation apparatus, and signal transmission method
US10128800B2 (en) Distortion compensation apparatus and distortion compensation method
US10382073B2 (en) Analog RF pre-distorter and non-linear splitter
US20190222179A1 (en) Distortion compensation apparatus and distortion compensation method
JP3537228B2 (en) Wireless communication base station
TW201421943A (en) Transmitter with pre-distortion module and a method thereof
JP2009171460A (en) Communication device, oscillator and frequency synthesizer
Nopchinda et al. 8-PSK Upconverting Transmitter Using $ E $-Band Frequency Sextupler
JPWO2018199233A1 (en) Transmitter, communication system, transmitter control method and program
WO2013118367A1 (en) Transmitter and transmission method
JP6642267B2 (en) Amplifier circuit and wireless communication device
CN111052691B (en) Polar transmitter with integrated modulator
JP5731325B2 (en) Modulator and amplifier using the same
JP2006157256A (en) Transmission circuit, wireless communication circuit, wireless base station apparatus, and wireless terminal
US20120214432A1 (en) Amplifier circuit, transmitter, and method of controlling amplifier circuit
JP2006211112A (en) Broadband d/a converter and broadband power amplifier
JP6769544B2 (en) Amplification device and amplification method
US20150155837A1 (en) Amplifier, transmitter, and amplification method
US11777543B2 (en) Distortion compensation apparatus and distortion compensation method
JP6444572B1 (en) Power amplification circuit and wireless transmission device
JP2006121408A (en) Modulation signal transmitting circuit and radio communication equipment
JP6407483B2 (en) Transmitter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191216

R150 Certificate of patent or registration of utility model

Ref document number: 6642267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250