JP2017138911A - Simulation device - Google Patents
Simulation device Download PDFInfo
- Publication number
- JP2017138911A JP2017138911A JP2016021018A JP2016021018A JP2017138911A JP 2017138911 A JP2017138911 A JP 2017138911A JP 2016021018 A JP2016021018 A JP 2016021018A JP 2016021018 A JP2016021018 A JP 2016021018A JP 2017138911 A JP2017138911 A JP 2017138911A
- Authority
- JP
- Japan
- Prior art keywords
- verification result
- control software
- simulation
- scenario
- inspection scenario
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
本発明は、シミュレーション装置に関する。 The present invention relates to a simulation apparatus.
仮想ECU(Virtual ECU)を構成するSILS(Software In the Loop Simulator)と、HILS(Hardware In the Loop Simulator)とを用いて制御ソフトウェアの検証を行う技術が知られている(例えば、特許文献1参照)。 A technique for verifying control software using SILS (Software In the Loop Simulator) and HILS (Hardware In the Loop Simulator) constituting a virtual ECU (Virtual ECU) is known (see, for example, Patent Document 1). ).
しかしながら、上記の特許文献1に記載されるような従来の技術では、SILSによる検証結果に何らかの問題があるときに、SILS(仮想ECUの環境)に問題があるのか制御ソフトウェアに問題があるのかを自動的に判別しないため、該問題の発生原因を効率的に特定することが難しい。
However, in the conventional technique as described in
そこで、本発明は、検証結果に問題があるときに、問題の発生原因を効率的に特定し易くできるシミュレーション装置の提供を目的とする。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a simulation apparatus that can easily identify the cause of the problem when there is a problem in the verification result.
上記目的を達成するため、本発明によれば、制御ソフトウェアの動作を、前記制御ソフトウェアが実装されたハードウェアを用いずにソフトウェアを用いてシミュレートする第1シミュレーション装置と、
前記制御ソフトウェアの動作を、前記制御ソフトウェアが実装されたハードウェアを用いてシミュレートする第2シミュレーション装置と、
検査シナリオに従って前記第1シミュレーション装置で前記制御ソフトウェアの動作をシミュレートすることで得られる第1検証結果を取得する第1検証結果取得部と、
前記第1検証結果が、予め用意された期待値に対して所定の許容範囲内でない場合に、前記検査シナリオから前記第2シミュレーション装置でのシミュレーション用の第2検査シナリオを生成するシナリオ生成部と、
前記第2検査シナリオを前記第2シミュレーション装置でシミュレートすることで得られる第2検証結果を取得する第2検証結果取得部と、
前記第2検証結果に基づいて、前記第1シミュレーション装置の環境及び前記制御ソフトウェアのいずれに問題があるかを判定する判定部とを含む、シミュレーション装置が提供される。
In order to achieve the above object, according to the present invention, a first simulation device that simulates the operation of control software using software without using hardware in which the control software is installed;
A second simulation device that simulates the operation of the control software using hardware in which the control software is installed;
A first verification result acquisition unit for acquiring a first verification result obtained by simulating the operation of the control software in the first simulation device according to an inspection scenario;
A scenario generation unit that generates a second inspection scenario for simulation in the second simulation device from the inspection scenario when the first verification result is not within a predetermined allowable range with respect to an expected value prepared in advance; ,
A second verification result acquisition unit for acquiring a second verification result obtained by simulating the second inspection scenario with the second simulation device;
A simulation device is provided that includes a determination unit that determines which of the environment of the first simulation device and the control software has a problem based on the second verification result.
本発明によれば、検証結果に問題があるときに、問題の発生原因を効率的に特定し易くできるシミュレーション装置が得られる。 According to the present invention, when there is a problem in the verification result, it is possible to obtain a simulation apparatus that can easily identify the cause of the problem efficiently.
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。 The best mode for carrying out the present invention will be described below with reference to the drawings.
図1は、一実施例によるシミュレーション装置1の構成と共に機能ブロックを示す図である。図1において、データについては、参照符号40〜52が付されたブロックで示されている。
FIG. 1 is a diagram illustrating a functional block together with a configuration of a
シミュレーション装置1は、第1シミュレーション装置10と、第2シミュレーション装置20と、処理装置30とを含む。
The
第1シミュレーション装置10は、制御ソフトウェアの検証を行うSILSである。第1シミュレーション装置10は、制御ソフトウェアを形成する装置モデルを含む。SILSは、仮想ECU(Virtual ECU)を構成する。SILSにより構成される仮想ECUの環境を「VECU環境」と称する。
The
第2シミュレーション装置20は、HILSを用いて制御ソフトウェアの検証を行うHILSである。HILSは、実装されたECUを用いて検証を行う。
The
処理装置30は、コンピューター等により形成される。処理装置30は、図1に示すように、第1判定部32と、第2判定部34と、実機向け検査シナリオ生成部36とを含む。処理装置30は、対話型のユーザインターフェースを備える。
The
図2は、シミュレーション装置1の処理の流れとデータの流れを示すフローチャートである。図2において、実線の矢印は、処理フローであり、点線の矢印はデータフローである。尚、以下の各種処理は、一部についての設計者の動作は、処理装置30のユーザインターフェースを用いて実現できる。但し、設計者の動作は、処理装置30等が自動的に実現することもできる。
FIG. 2 is a flowchart showing the processing flow and data flow of the
ステップS1では、設計者は、SILSでの検証用の検査シナリオ40を生成する(点線の矢印800参照)。
In step S1, the designer generates an
ステップS2では、設計者は、検査シナリオに対して、確認ポイントとなる変数及び端子名(例えば制御対象に接続する端子)に対して期待値を付与する(点線の矢印820参照)。この際、設計者は、許容する誤差も指定する(点線の矢印820参照)。これにより、動作許容設定データ46(図1参照)が生成される。 In step S <b> 2, the designer assigns an expected value to a variable and a terminal name (for example, a terminal connected to the control target) as a confirmation point with respect to the inspection scenario (see a dotted arrow 820). At this time, the designer also specifies an allowable error (see dotted arrow 820). Thereby, the operation allowable setting data 46 (see FIG. 1) is generated.
ステップS3では、設計者は、第1シミュレーション装置10に検査シナリオ40を与える(点線の矢印84参照)。第1シミュレーション装置10は、VECU環境下で(点線の矢印86参照)、検査シナリオ40に従い制御ソフトウェア(制御SW)80を動作させる(点線の矢印86参照)。この結果、シミュレーション結果42(図1参照)が得られる。
In step S3, the designer gives the
ステップS4では、設計者は、ステップS3で得られるシミュレーション結果42及び動作許容設定データ46(図1参照)を処理装置30に与え、処理装置30の第1判定部32(図1)は、シミュレーション結果42が、ステップS2で設定した期待値に対して、指定した誤差範囲内であるか否かを判定する。判定結果が"YES"の場合、第1判定部32が第1結果レポートを出力して図2の処理が終了し、判定結果が"NO"の場合、図2の処理がステップS5に進む。第1結果レポートは、シミュレーション結果42が、ステップS2で設定した期待値に対して、指定した誤差範囲内であることを示すレポートである。
In step S4, the designer gives the
ステップS5では、処理装置30の実機向け検査シナリオ生成部36は、検査シナリオ40を取得し、検査シナリオ40に基づいて、実機向けの検査シナリオ44を生成する。実機向けの検査シナリオ44は、検査シナリオ40を実機向けに変換したものである。実機とは、第2シミュレーション装置20の環境を指す。処理装置30の実機向け検査シナリオ生成部36は、生成した実機向けの検査シナリオ44を第2シミュレーション装置20に与える。
In step S <b> 5, the
ステップS6では、第2シミュレーション装置20は、実機向けの検査シナリオ44に従いシミュレーションを行う。尚、第2シミュレーション装置20は、制御ソフトウェア80が実装されたECUを備えている。この結果、実機動作結果48(図1参照)が得られる。第2シミュレーション装置20は、実機動作結果48を処理装置30に与える。
In step S6, the
ステップS7では、処理装置30の第2判定部34は、実機動作結果48が、ステップS2で設定した期待値に対して、指定した誤差範囲内であるか否かを判定する。判定結果が"YES"の場合、ステップS9に進み、判定結果が"NO"の場合、ステップS8に進む。
In step S7, the
ステップS8では、処理装置30の第2判定部34は、VECU環境に問題が無いと判断して、制御ソフトウェア80に問題があることを示唆する出力を生成する。この際、処理装置30の第2判定部34は、シミュレーション結果42との間の差分(差分が発生した箇所、及びその差分の値等)を表す第2結果レポート52(図1参照)を生成する。これを受けて、設計者は、制御ソフトウェア80を修正できる。
In step S8, the
ステップS9では、処理装置30の第2判定部34は、制御ソフトウェア80に問題が無いと判断して、VECU環境に問題があることを示唆する出力を生成する。これを受けて、設計者は、VECU環境を修正できる。
In step S9, the
尚、上述した実施例においては、第1判定部32が、特許請求の範囲における「第1検証結果取得部」を形成し、実機向け検査シナリオ生成部36が、特許請求の範囲における「シナリオ生成部」を形成し、第2判定部34が、特許請求の範囲における「第2検証結果取得部」及び「判定部」を形成する。
In the above-described embodiment, the
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。 The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the above-described embodiments, and various modifications and substitutions can be made to the above-described embodiments without departing from the scope of the present invention. Can be added.
1 シミュレーション装置
10 第1シミュレーション装置
20 第2シミュレーション装置
32 第1判定部
34 第2判定部
36 実機向け検査シナリオ生成部
1 Simulation device
DESCRIPTION OF
Claims (1)
前記制御ソフトウェアの動作を、前記制御ソフトウェアが実装されたハードウェアを用いてシミュレートする第2シミュレーション装置と、
検査シナリオに従って前記第1シミュレーション装置で前記制御ソフトウェアの動作をシミュレートすることで得られる第1検証結果を取得する第1検証結果取得部と、
前記第1検証結果が、予め用意された期待値に対して所定の許容範囲内でない場合に、前記検査シナリオから前記第2シミュレーション装置でのシミュレーション用の第2検査シナリオを生成するシナリオ生成部と、
前記第2検査シナリオを前記第2シミュレーション装置でシミュレートすることで得られる第2検証結果を取得する第2検証結果取得部と、
前記第2検証結果に基づいて、前記第1シミュレーション装置の環境及び前記制御ソフトウェアのいずれに問題があるかを判定する判定部とを含む、シミュレーション装置。 A first simulation device that simulates the operation of the control software using software without using the hardware in which the control software is installed;
A second simulation device that simulates the operation of the control software using hardware in which the control software is installed;
A first verification result acquisition unit for acquiring a first verification result obtained by simulating the operation of the control software in the first simulation device according to an inspection scenario;
A scenario generation unit that generates a second inspection scenario for simulation in the second simulation device from the inspection scenario when the first verification result is not within a predetermined allowable range with respect to an expected value prepared in advance; ,
A second verification result acquisition unit for acquiring a second verification result obtained by simulating the second inspection scenario with the second simulation device;
A simulation apparatus comprising: a determination unit that determines which of the environment of the first simulation apparatus and the control software has a problem based on the second verification result.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016021018A JP2017138911A (en) | 2016-02-05 | 2016-02-05 | Simulation device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016021018A JP2017138911A (en) | 2016-02-05 | 2016-02-05 | Simulation device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017138911A true JP2017138911A (en) | 2017-08-10 |
Family
ID=59565987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016021018A Pending JP2017138911A (en) | 2016-02-05 | 2016-02-05 | Simulation device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017138911A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020087311A (en) * | 2018-11-30 | 2020-06-04 | 三菱重工業株式会社 | Simulation system and simulation method |
-
2016
- 2016-02-05 JP JP2016021018A patent/JP2017138911A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020087311A (en) * | 2018-11-30 | 2020-06-04 | 三菱重工業株式会社 | Simulation system and simulation method |
JP7228374B2 (en) | 2018-11-30 | 2023-02-24 | 三菱重工業株式会社 | Simulation system and simulation method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013511152A5 (en) | ||
US8868976B2 (en) | System-level testcase generation | |
CN106445800A (en) | Chip verification method and device | |
KR101548160B1 (en) | Interacting system and method for wargame model | |
JP2017138911A (en) | Simulation device | |
PH12018502592A1 (en) | Method and designing system for designing an interlocking control system | |
JP2023535138A (en) | Verification of electronic signals using transformed simulated waveforms | |
JP6362637B2 (en) | Dimensional tolerance analysis system, dimensional tolerance analysis method, three-dimensional model generation program, and recording medium | |
US11799724B2 (en) | Internet-of-things model-based virtual internet-of-things device generation method and apparatus | |
JP2016050826A (en) | Simulation test device and simulation signal generation program | |
JP2007172444A (en) | Verification work support system and method therefor | |
JP2005091730A5 (en) | ||
WO2012049816A1 (en) | Model checking device, method, and program | |
JP6366811B2 (en) | Inspection device, inspection method, and program | |
Sondermann et al. | Simulation-based engineering with hybrid testbeds | |
JP2019192001A5 (en) | Display arbitration control evaluation device, rule definition file generation device | |
JP2015146701A (en) | inverter test system | |
KR102279268B1 (en) | Apparatus and method for verifying electronic apparatus | |
JP5321624B2 (en) | Logic circuit verification device, logic circuit verification method, and program | |
JP2010282593A (en) | Equivalence verification program, computer readable recording medium recording equivalence verification program, equivalence verification device and equivalence verification method | |
JP2012150740A (en) | Program generating device and method | |
Ferreira et al. | Using genetic algorithm in functional verification to reach high level functional coverage | |
JP6949440B2 (en) | Vector generator and vector generator program | |
JP2009193513A (en) | Method of generating model for verification and method of verifying electronic circuit | |
US20130289947A1 (en) | Test system and method for generating industrial design of electronic device |