JP2017116820A - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- JP2017116820A JP2017116820A JP2015254121A JP2015254121A JP2017116820A JP 2017116820 A JP2017116820 A JP 2017116820A JP 2015254121 A JP2015254121 A JP 2015254121A JP 2015254121 A JP2015254121 A JP 2015254121A JP 2017116820 A JP2017116820 A JP 2017116820A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- voltage
- liquid crystal
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本発明の実施形態は、液晶表示装置に関する。 Embodiments described herein relate generally to a liquid crystal display device.
画素電極及び共通電極が1つの基板に配置されたIPS(In-Plane-Switching)モードの液晶表示装置が知られている。IPSモードの一種であるFFS(Fringe Field Switching)モードの液晶表示装置においては、画素電極及び共通電極が絶縁層を介して対向している。また、FFSモードの液晶表示装置において、画素電極に交流の信号を供給する交流駆動方式がある。 An IPS (In-Plane-Switching) mode liquid crystal display device in which a pixel electrode and a common electrode are arranged on one substrate is known. In a FFS (Fringe Field Switching) mode liquid crystal display device which is a kind of IPS mode, a pixel electrode and a common electrode are opposed to each other with an insulating layer interposed therebetween. In addition, in an FFS mode liquid crystal display device, there is an AC driving method for supplying an AC signal to a pixel electrode.
交流駆動方式を採用した場合、表示画像が明滅するフリッカが発生することがある。一般に、このフリッカは、液晶表示装置に電源が供給されてからの時間経過とともに顕著となる。また、フリッカは、表示領域の縁部と中央部とで発生の程度が異なる傾向にある。 When the AC driving method is employed, flicker that causes the display image to flicker may occur. In general, the flicker becomes conspicuous with the passage of time after power is supplied to the liquid crystal display device. Further, flicker tends to be generated at the edge and the center of the display area.
本開示の一態様における目的は、フリッカの発生を抑制し、表示品位を高めることが可能な液晶表示装置を提供することである。 An object of one embodiment of the present disclosure is to provide a liquid crystal display device that can suppress generation of flicker and improve display quality.
一実施形態に係る液晶表示装置は、表示領域に配列された画素ごとに設けられた画素電極及び上記画素電極に対向する共通電極を含む第1基板と、上記第1基板に対向する第2基板と、上記第1基板及び上記第2基板の間に封入された液晶層と、上記共通電極に電圧を供給するドライバと、を備える。上記共通電極は、第1電極と、上記第1電極よりも上記表示領域の縁部に近い第2電極とを含む。上記ドライバは、上記表示領域への画像表示に際して、上記第1電極に時間経過とともに変化する第1電圧を供給し、上記第2電極に上記第1電圧と異なる第2電圧を供給する。 A liquid crystal display device according to an embodiment includes a first substrate including a pixel electrode provided for each pixel arranged in a display region and a common electrode facing the pixel electrode, and a second substrate facing the first substrate. And a liquid crystal layer sealed between the first substrate and the second substrate, and a driver for supplying a voltage to the common electrode. The common electrode includes a first electrode and a second electrode closer to the edge of the display region than the first electrode. The driver supplies a first voltage that changes over time to the first electrode, and supplies a second voltage different from the first voltage to the second electrode when displaying an image in the display area.
いくつかの実施形態につき、図面を参照しながら説明する。
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有される。また、図面は、説明をより明確にするため、実際の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一又は類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。
Several embodiments will be described with reference to the drawings.
It should be noted that the disclosure is merely an example, and those skilled in the art can easily conceive of appropriate changes while maintaining the gist of the invention are naturally included in the scope of the present invention. In addition, the drawings may be schematically represented in comparison with actual modes in order to clarify the description, but are merely examples, and do not limit the interpretation of the present invention. In each drawing, the reference numerals may be omitted for the same or similar elements arranged in succession. In addition, in the present specification and each drawing, components that perform the same or similar functions as those described above with reference to the previous drawings are denoted by the same reference numerals, and redundant detailed description may be omitted.
各実施形態においては、液晶表示装置の一例として、バックライトを備える透過型の液晶表示装置を開示する。ただし、各実施形態は、他種の表示装置に対する、各実施形態にて開示される個々の技術的思想の適用を妨げるものではない。他種の表示装置としては、例えば、外光を反射してこの反射光を表示に利用する反射型の機能を備えた液晶表示装置などが想定される。 In each embodiment, a transmissive liquid crystal display device including a backlight is disclosed as an example of a liquid crystal display device. However, each embodiment does not preclude the application of the individual technical ideas disclosed in each embodiment to other types of display devices. As another type of display device, for example, a liquid crystal display device having a reflective function of reflecting external light and using the reflected light for display is assumed.
(第1実施形態)
図1は、第1実施形態に係る液晶表示装置1の概略的な構成を示す斜視図である。液晶表示装置1は、例えば、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器、ウェアラブル端末等の種々の装置に用いることができる。
(First embodiment)
FIG. 1 is a perspective view showing a schematic configuration of a liquid
液晶表示装置1は、表示パネル2と、バックライト3と、表示パネル2を駆動するドライバIC4と、表示パネル2及びバックライト3の動作を制御する制御モジュール5と、表示パネル2及びバックライト3へ制御信号を伝達するフレキシブル回路基板FPC1,FPC2とを備えている。
The liquid
本実施形態においては、図1に示すように、第1方向X及び第2方向Yを定義する。第1方向Xは、例えば表示パネル2の短辺に沿う方向である。第2方向Yは、例えば表示パネル2の長辺に沿う方向である。図示した例において、各方向X,Yは互いに垂直に交わるが、各方向,X,Yは他の角度で交わっても良い。
In the present embodiment, a first direction X and a second direction Y are defined as shown in FIG. The first direction X is a direction along the short side of the
表示パネル2は、第1基板SUB1と、第1基板SUB1に対向する第2基板SUB2と、第1基板SUB1及び第2基板SUB2の間に配置された液晶層(後述する液晶層LC)とを備えている。表示パネル2は、画像を表示する表示領域DA(アクティブエリア)を有している。表示パネル2は、例えば、表示領域DAにおいて、第1方向X及び第2方向Yにマトリクス状に並ぶ複数の画素PXを備えている。
The
バックライト3は、第1基板SUB1と対向している。ドライバIC4は、例えば第1基板SUB1に実装されている。但し、ドライバIC4は、制御モジュール5などに実装されても良い。フレキシブル回路基板FPC1は、第1基板SUB1と制御モジュール5とを接続している。フレキシブル回路基板FPC2は、バックライト3と制御モジュール5とを接続している。
The
図2は、液晶表示装置1の概略的な等価回路を示す図である。液晶表示装置1は、ゲートドライバGDと、ソースドライバSDと、走査線Gと、信号線Sとを備えている。走査線Gは、ゲートドライバGDに接続されている。信号線Sは、ソースドライバSDに接続され、各走査線Gと交差している。
FIG. 2 is a diagram showing a schematic equivalent circuit of the liquid
各走査線Gは、表示領域DAにおいて第1方向Xに延びるとともに第2方向Yに並んでいる。各信号線Sは、表示領域DAにおいて第2方向Yに延びるとともに第1方向Xに並んでいる。各走査線G及び各信号線Sは、第1基板SUB1に形成されている。 Each scanning line G extends in the first direction X and is arranged in the second direction Y in the display area DA. Each signal line S extends in the second direction Y and is aligned in the first direction X in the display area DA. Each scanning line G and each signal line S are formed on the first substrate SUB1.
図2の例においては、各走査線G及び各信号線Sによって区画された領域が1つの副画素SPXに相当する。例えば、1つの画素PXは、赤色(R)、緑色(G)、青色(B)を表示する副画素SPXで構成されている。画素PXは、白色を表示する副画素などをさらに含んでも良いし、同一の色に対応する複数の副画素を含んでも良い。なお、本開示においては、副画素SPXを単に画素と呼ぶこともある。 In the example of FIG. 2, a region defined by each scanning line G and each signal line S corresponds to one subpixel SPX. For example, one pixel PX includes sub-pixels SPX that display red (R), green (G), and blue (B). The pixel PX may further include a subpixel that displays white, or may include a plurality of subpixels corresponding to the same color. In the present disclosure, the subpixel SPX may be simply referred to as a pixel.
各副画素SPXは、スイッチング素子SWと、画素電極PEと、共通電極CEとを備えている。これらスイッチング素子SW、画素電極PE及び共通電極CEも、走査線G及び信号線Sと同じく第1基板SUB1に形成されている。スイッチング素子SW及び画素電極PEは、画素PXごとに設けられている。スイッチング素子SWは、例えば薄膜トランジスタであり、走査線G、信号線S、及び画素電極PEと電気的に接続されている。共通電極CEは、複数の副画素SPXに亘って形成され、これら副画素SPXの画素電極PEと対向している。 Each subpixel SPX includes a switching element SW, a pixel electrode PE, and a common electrode CE. The switching element SW, the pixel electrode PE, and the common electrode CE are also formed on the first substrate SUB1 like the scanning line G and the signal line S. The switching element SW and the pixel electrode PE are provided for each pixel PX. The switching element SW is a thin film transistor, for example, and is electrically connected to the scanning line G, the signal line S, and the pixel electrode PE. The common electrode CE is formed over the plurality of subpixels SPX and is opposed to the pixel electrodes PE of these subpixels SPX.
ドライバIC4は、共通電極CEに電圧を供給する共通電極ドライバ40を備えている。本実施形態においては、共通電極ドライバ40は、カウンタ50のカウント値に応じて、共通電極CEに供給する電圧を変化させる。カウンタ50は、例えば、液晶表示装置1への電源供給が停止されてから再開されるまでの時間をカウントする。他の例として、カウンタ50は、バックライト3が消灯してから次に点灯するまでの時間をカウントしても良い。カウンタ50は、例えば液晶表示装置1に設けられるとともにバッテリを備えており、液晶表示装置1への電源供給が停止している間も動作することが可能である。但し、カウンタ50は、液晶表示装置1が搭載される電子機器に設けられても良い。この場合においては、当該電子機器から電源供給を受けることで、液晶表示装置1への電源供給の有無にかかわらずにカウンタ50を動作させることができる。
The
ゲートドライバGDは、各走査線Gに対して走査信号を順次供給する。ソースドライバSDは、各信号線Sに対して映像信号を選択的に供給する。あるスイッチング素子SWに接続された走査線Gに走査信号が供給され、かつこのスイッチング素子SWに接続された信号線Sに映像信号が供給されると、この映像信号に応じた電圧が画素電極PEに印加される。このとき画素電極PEと共通電極CEとの間に生じる電界によって、液晶層LCの液晶分子の配向が電圧の印加されていない初期配向状態から変化する。このような動作により、表示領域DAに画像が表示される。 The gate driver GD sequentially supplies a scanning signal to each scanning line G. The source driver SD selectively supplies a video signal to each signal line S. When a scanning signal is supplied to the scanning line G connected to a certain switching element SW and a video signal is supplied to the signal line S connected to the switching element SW, a voltage corresponding to the video signal is applied to the pixel electrode PE. To be applied. At this time, due to the electric field generated between the pixel electrode PE and the common electrode CE, the alignment of the liquid crystal molecules in the liquid crystal layer LC changes from the initial alignment state where no voltage is applied. By such an operation, an image is displayed in the display area DA.
図3は、表示領域DAにおける液晶表示装置1の断面の一例を模式的に示す図である。この図に示す断面は、1つの副画素SPXに着目したものである。図3の例において、第1基板SUB1は、第1絶縁基板10と、第1絶縁層11と、第2絶縁層12と、第3絶縁層13と、第1配向膜14と、画素電極PEと、共通電極CEと、信号線Sとを備えている。
FIG. 3 is a diagram schematically showing an example of a cross section of the liquid
第1絶縁基板10は、第2基板SUB2と対向する第1面10Aと、上述のバックライト3と対向する第2面10Bとを有している。第1絶縁層11は、第1面10Aの上に形成されている。信号線Sは、第1絶縁層11の上に形成されている。第2絶縁層12は、第1絶縁層11及び信号線Sを覆っている。共通電極CEは、第2絶縁層12の上に形成されている。第3絶縁層13は、共通電極CEを覆っている。画素電極PEは、第3絶縁層13の上に形成されている。第1配向膜14は、画素電極PE及び第3絶縁層13を覆っている。
The first insulating
画素電極PEは、スリットSTを有している。画素電極PE及び共通電極CEは、例えばインジウム・ティン・オキサイド(ITO)などの透明導電材料で形成されている。画素電極PEと共通電極CEの間には、電荷を保持する保持容量が形成される。 The pixel electrode PE has a slit ST. The pixel electrode PE and the common electrode CE are formed of a transparent conductive material such as indium tin oxide (ITO), for example. A storage capacitor for holding charges is formed between the pixel electrode PE and the common electrode CE.
第2基板SUB2は、第2絶縁基板20と、遮光層21と、カラーフィルタ22と、オーバーコート層23と、第2配向膜24とを備えている。第2絶縁基板20は、第1基板SUB1と対向する第1面20Aと、第1面20Aの反対側の第2面20Bとを有している。遮光層21は、第1面20Aの上に形成され、副画素SPXを区画している。カラーフィルタ22も第1面20Aの上に形成され、副画素SPXに対応する色に着色されている。オーバーコート層23は、カラーフィルタ22を覆っている。第2配向膜24は、オーバーコート層23を覆っている。第1配向膜14と第2配向膜24との間には、液晶分子を含む液晶層LCが形成されている。
The second substrate SUB2 includes a second insulating
第1絶縁基板10の第2面10Bには、第1偏光板PL1を含む第1光学素子OD1が配置されている。第2絶縁基板20の第2面20Bには、第2偏光板PL2を含む第2光学素子OD2が配置されている。第1偏光板PL1と第2偏光板PL2の偏光軸(或いは吸収軸)は互いに直交している。
A first optical element OD1 including a first polarizing plate PL1 is disposed on the second surface 10B of the first insulating
なお、図3に示した構造は、IPSモードの一種であるFFSモードに係る液晶表示装置に適用可能な構造である。このモードにおいては、画素電極PEと共通電極CEとの間に生じるいわゆる横電界(基板主面と略平行な電界、或いはフリンジ電界)を主に利用して液晶層LCが駆動される。 Note that the structure shown in FIG. 3 is applicable to a liquid crystal display device according to an FFS mode, which is a kind of IPS mode. In this mode, the liquid crystal layer LC is driven mainly using a so-called lateral electric field (an electric field substantially parallel to the main surface of the substrate or a fringe electric field) generated between the pixel electrode PE and the common electrode CE.
続いて、共通電極CEについて説明する。図4は、本実施形態に係る共通電極CEの形状を概略的に示す平面図である。この図に示すように、共通電極CEは、表示領域DAの全面に亘って形成されている。これら共通電極CE及び表示領域DAは、シール材SLによって囲われている。シール材SLは、第1基板SUB1及び第2基板SUB2の間に配置され、第1基板SUB1及び第2基板SUB2を互いに貼り合せている。上述の液晶層LCは、シール材SLによって第1基板SUB1及び第2基板SUB2の間に封入されている。 Subsequently, the common electrode CE will be described. FIG. 4 is a plan view schematically showing the shape of the common electrode CE according to the present embodiment. As shown in this figure, the common electrode CE is formed over the entire surface of the display area DA. The common electrode CE and the display area DA are surrounded by the seal material SL. The sealing material SL is disposed between the first substrate SUB1 and the second substrate SUB2, and bonds the first substrate SUB1 and the second substrate SUB2 together. The above-described liquid crystal layer LC is sealed between the first substrate SUB1 and the second substrate SUB2 by the sealing material SL.
共通電極CEは、第1電極E1と、第2電極E2とを備えている。図4の例において、第1電極E1は矩形状であり、第2電極E2は第1電極E1を囲う矩形枠状である。したがって、第2電極E2は、第1電極E1よりも表示領域DAの縁部やシール材SLに近い位置に所在する。例えば、第2電極E2の幅Wは全周に亘って一定である。但し、幅Wは位置によって異なっていても良い。一例として、幅Wは1mm以上であり、好ましくは5mm以上である。 The common electrode CE includes a first electrode E1 and a second electrode E2. In the example of FIG. 4, the first electrode E1 has a rectangular shape, and the second electrode E2 has a rectangular frame shape surrounding the first electrode E1. Therefore, the second electrode E2 is located closer to the edge of the display area DA and the seal material SL than the first electrode E1. For example, the width W of the second electrode E2 is constant over the entire circumference. However, the width W may be different depending on the position. As an example, the width W is 1 mm or more, preferably 5 mm or more.
なお、第1電極E1は矩形状に限られず、少なくとも一部が曲線状であっても良い。また、第2電極E2も矩形枠状に限られず、内周及び外周の少なくとも一部が曲線状であっても良い。 The first electrode E1 is not limited to a rectangular shape, and at least a part thereof may be a curved shape. The second electrode E2 is not limited to the rectangular frame shape, and at least a part of the inner periphery and the outer periphery may be curved.
第1電極E1及び第2電極E2は、共通電極ドライバ40と電気的に接続されている。共通電極ドライバ40は、第1電極E1及び第2電極E2に共通電圧Vcomを供給する。以下の説明においては、第1電極E1に供給される共通電圧Vcomを第1電圧V1、第2電極E2に供給される共通電圧Vcomを第2電圧V2と呼ぶ。
The first electrode E1 and the second electrode E2 are electrically connected to the
図4においては、第1電極E1及び第2電極E2のそれぞれを、一様に拡がる連続した電極として表している。しかしながら、第1電極E1及び第2電極E2は、所定サイズの複数のセグメントの集合であっても良い。 In FIG. 4, each of the 1st electrode E1 and the 2nd electrode E2 is represented as a continuous electrode which spreads uniformly. However, the first electrode E1 and the second electrode E2 may be a set of a plurality of segments having a predetermined size.
図5は、セグメントにより構成される共通電極CEの一部を例示する平面図である。この例においては、矩形状のセグメントSGにより第1電極E1及び第2電極E2が構成されている。第1電極E1を構成するセグメントSGは、互いに電気的に接続されている。第2電極E2を構成するセグメントSGは、互いに電気的に接続されている。第1電極E1を構成するセグメントSGと、第2電極E2を構成するセグメントSGとは、電気的に接続されていない。 FIG. 5 is a plan view illustrating a part of the common electrode CE configured by segments. In this example, the first electrode E1 and the second electrode E2 are configured by a rectangular segment SG. The segments SG constituting the first electrode E1 are electrically connected to each other. The segments SG constituting the second electrode E2 are electrically connected to each other. The segment SG constituting the first electrode E1 and the segment SG constituting the second electrode E2 are not electrically connected.
セグメントSGは、例えば第1方向X及び第2方向Yに沿ってマトリクス状に並んでいる。セグメントSGは矩形状に限られず、平行四辺形などの他の形状であっても良い。セグメントSGは、ITOなどの透明導電材料で形成することができる。 The segments SG are arranged in a matrix along the first direction X and the second direction Y, for example. The segment SG is not limited to a rectangular shape, and may be another shape such as a parallelogram. The segment SG can be formed of a transparent conductive material such as ITO.
図6は、図4に示した共通電極CEにおいて、第1電極E1及び第2電極E2の境界を拡大して示す図である。第1電極E1及び第2電極E2の間には、スリット状の隙間GPが形成されている。すなわち、第1電極E1及び第2電極E2は、物理的かつ電気的に非接続である。隙間GPは、例えば図示したように遮光層21と平面視で重畳している。
FIG. 6 is an enlarged view showing the boundary between the first electrode E1 and the second electrode E2 in the common electrode CE shown in FIG. A slit-shaped gap GP is formed between the first electrode E1 and the second electrode E2. That is, the first electrode E1 and the second electrode E2 are physically and electrically disconnected. For example, the gap GP overlaps the
図7は、図6におけるVII−VII線に沿った表示パネル2の断面の一部を模式的に示す図である。第1電極E1及び第2電極E2は、いずれも第2絶縁層12の上に形成されている。隙間GPは、第1方向X或いは第2方向Yに隣り合う2つの副画素SPXの間(2つの画素電極PEの間)を通っている。
FIG. 7 is a diagram schematically showing a part of a cross section of the
例えば、ソースドライバSDが交流の映像信号を信号線Sに供給する場合、表示領域DAの表示画像が明滅するフリッカが発生し得る。図8は、本実施形態と同じくFFSモードの液晶表示装置において、フリッカの程度を測定したグラフである。横軸は液晶表示装置への電源供給開始からの経過時間[min]であり、縦軸はフリッカ値[%,FMA]である。なお、FMAは、Flicker Modulation Amplitudeの略であり、フリッカの程度を表す。バックライトは電源供給開始時に点灯したため、横軸はバックライト点灯からの経過時間でもある。 For example, when the source driver SD supplies an AC video signal to the signal line S, flicker that causes the display image in the display area DA to blink may occur. FIG. 8 is a graph obtained by measuring the degree of flicker in the FFS mode liquid crystal display device as in the present embodiment. The horizontal axis is the elapsed time [min] from the start of power supply to the liquid crystal display device, and the vertical axis is the flicker value [%, FMA]. FMA is an abbreviation for Flicker Modulation Amplitude and represents the degree of flicker. Since the backlight is turned on at the start of power supply, the horizontal axis is also the elapsed time since the backlight is turned on.
測定は、表示領域DAの中央付近と周縁付近を対象とした。図8中のR1が中央付近の測定結果であり、R2が周縁付近の測定結果である。表示領域DAの中央付近は液晶層LCの抵抗が高い領域であり、表示領域DAの周縁付近は液晶層LCの抵抗が(中央付近よりも)低い領域である。 The measurement was performed near the center and the periphery of the display area DA. R1 in FIG. 8 is a measurement result near the center, and R2 is a measurement result near the periphery. The vicinity of the center of the display area DA is an area where the resistance of the liquid crystal layer LC is high, and the vicinity of the periphery of the display area DA is an area where the resistance of the liquid crystal layer LC is lower (than the vicinity of the center).
測定結果R1,R2から判るように、中央付近及び周縁付近のいずれにおいても、フリッカ値は時間経過とともに増加する。測定開始当初においては、中央付近及び周縁付近それぞれのフリッカ値に大きな差は無いが、時間が経過するに連れて差が大きくなった。電源供給開始から十分に時間が経過すると、これらフリッカ値は一定の差分を有して、所定値で安定した。 As can be seen from the measurement results R1 and R2, the flicker value increases with time in both the vicinity of the center and the vicinity of the periphery. At the beginning of the measurement, there was no significant difference between the flicker values near the center and the periphery, but the difference became larger as time passed. When a sufficient amount of time has elapsed from the start of power supply, these flicker values have a certain difference and stabilized at a predetermined value.
このようなフリッカの発生原因の一考察につき、図9を用いて説明する。図中左側の波形はフリッカが発生していない状態において画素電極に供給される交流電圧Vsigと共通電極に供給される共通電圧Vcomの関係を示し、右側の波形はフリッカが発生している状態における交流電圧Vsigと共通電圧Vcomの関係を示す。ここでは共通電圧Vcomが一定である場合を想定する。 One consideration of the cause of such flicker will be described with reference to FIG. The left waveform in the figure shows the relationship between the AC voltage Vsig supplied to the pixel electrode and the common voltage Vcom supplied to the common electrode in a state where flicker is not generated, and the right waveform is in the state where flicker is generated. The relationship between AC voltage Vsig and common voltage Vcom is shown. Here, it is assumed that the common voltage Vcom is constant.
液晶表示装置への電源供給開始から間もない間は、左側の波形のように交流電圧Vsigの振幅中心Cと共通電圧Vcomとが一致している。一方で、電源供給開始からある程度の時間が経過すると、右側の波形のように交流電圧Vsigの振幅中心Cと共通電圧Vcomとにずれが生じることが判っている。 As soon as power supply to the liquid crystal display device is started, the amplitude center C of the AC voltage Vsig and the common voltage Vcom coincide with each other as shown on the left waveform. On the other hand, when a certain amount of time has elapsed since the start of power supply, it has been found that the amplitude center C of the AC voltage Vsig and the common voltage Vcom are shifted as shown in the waveform on the right side.
このずれが生じた状態は、振幅中心Cと共通電圧Vcomの差分ΔVに相当する直流成分が画素電極と共通電極の間に印加された状態に相当する。画素電極と共通電極の電位差は、交流電圧Vsigの極性が正の場合と負の場合とで変わってしまうので、交流の周波数に応じたフリッカが発生する。なお、図9では振幅中心Cが共通電圧Vcomよりも正の方向にずれる例を示したが、負の方向にずれた場合でも同様にフリッカが発生する。 The state in which this deviation occurs corresponds to a state in which a DC component corresponding to the difference ΔV between the amplitude center C and the common voltage Vcom is applied between the pixel electrode and the common electrode. Since the potential difference between the pixel electrode and the common electrode changes depending on whether the polarity of the AC voltage Vsig is positive or negative, flicker is generated according to the AC frequency. Although FIG. 9 shows an example in which the amplitude center C is shifted in the positive direction with respect to the common voltage Vcom, flicker occurs in the same manner even when the amplitude center C is shifted in the negative direction.
本実施形態では、共通電極CEに供給する共通電圧Vcomを時間経過とともに変化させることで、フリッカを抑制する。さらに、第1電極E1に供給する第1電圧V1と第2電極E2に供給する第2電圧V2を異ならせることで、位置に応じたフリッカの程度の違いを吸収し、表示領域DA全体で好適にフリッカを抑制する。 In the present embodiment, flicker is suppressed by changing the common voltage Vcom supplied to the common electrode CE over time. Further, by making the first voltage V1 supplied to the first electrode E1 different from the second voltage V2 supplied to the second electrode E2, the difference in the degree of flicker according to the position is absorbed, which is suitable for the entire display area DA. To suppress flicker.
具体的には、第1電極E1と対向する画素電極PEの交流電圧Vsigの振幅中心と第1電圧V1とが一致するように、第1電圧V1を時間経過とともに変化させる。さらに、第2電極E2と対向する画素電極PEの交流電圧Vsigの振幅中心と第2電圧V2とが一致するように、第2電圧V2を時間経過とともに変化させる。 Specifically, the first voltage V1 is changed over time so that the amplitude center of the alternating voltage Vsig of the pixel electrode PE facing the first electrode E1 matches the first voltage V1. Further, the second voltage V2 is changed over time so that the amplitude center of the alternating voltage Vsig of the pixel electrode PE facing the second electrode E2 matches the second voltage V2.
なお、第1電圧V1及び第2電圧V2は、交流電圧Vsigの振幅中心と一致させなくても良い。この場合であっても、少なくともこの振幅中心に近づくように第1電圧V1及び第2電圧V2を変化させればフリッカを低減することができる。また、第1電極E1と対向する各画素電極PEの交流電圧Vsigの振幅中心は表示領域DAにおける位置によって異なり得る。そこで、第1電極E1と重畳する領域全体においてフリッカが好適に抑制される電圧を実験やシミュレーションにより特定し、この特定した電圧に第1電圧V1が制御されても良い。第2電圧V2についても同様に制御することができる。 The first voltage V1 and the second voltage V2 do not have to coincide with the amplitude center of the AC voltage Vsig. Even in this case, flicker can be reduced by changing the first voltage V1 and the second voltage V2 so as to approach at least the amplitude center. Further, the amplitude center of the AC voltage Vsig of each pixel electrode PE facing the first electrode E1 may vary depending on the position in the display area DA. Therefore, a voltage at which flicker is preferably suppressed in the entire region overlapping with the first electrode E1 may be specified by experiment or simulation, and the first voltage V1 may be controlled to the specified voltage. The second voltage V2 can be similarly controlled.
以下、第1電圧V1及び第2電圧V2の制御例につき、図10乃至図12を用いて説明する。
図10は、第1電圧V1及び第2電圧V2の一制御例を示す波形図である。従来例においては、共通電圧VcomはV0で一定である。図10の例においては、第1電圧V1及び第2電圧V2がいずれも時間経過に応じて低下している。
Hereinafter, control examples of the first voltage V1 and the second voltage V2 will be described with reference to FIGS.
FIG. 10 is a waveform diagram showing one control example of the first voltage V1 and the second voltage V2. In the conventional example, the common voltage Vcom is constant at V0. In the example of FIG. 10, both the first voltage V1 and the second voltage V2 decrease with time.
具体的には、第1電圧V1は、液晶表示装置1への電源供給開始時には第1初期値Vi1であり、時間経過とともに線形に下降し、やがて第1収束値Vs1で安定する。また、第2電圧V2は、液晶表示装置1への電源供給開始時には第2初期値Vi2であり、時間経過とともに線形に下降し、やがて第2収束値Vs2で安定する。
Specifically, the first voltage V1 is the first initial value Vi1 at the start of power supply to the liquid
図10の例においては、各初期値Vi1,Vi2は同一である。各収束値Vs1,Vs2は異なる値であって、Vs1<Vs2である。第1電圧V1は、電源供給開始の当初を除き、いずれの時間においても第2電圧V2より小さい(V1<V2)。また、第2電圧V2が下降する勾配は、第1電圧V1が下降する勾配よりも小さい。このような第1電圧V1及び第2電圧V2の波形は、例えば予め共通電極ドライバ40がアクセス可能なメモリに設定されている。第1電圧V1及び第2電圧V2の具体的な波形は、各時相におけるフリッカが好適に抑制されるように適宜に定めれば良い。
In the example of FIG. 10, the initial values Vi1 and Vi2 are the same. The convergence values Vs1 and Vs2 are different values, and Vs1 <Vs2. The first voltage V1 is smaller than the second voltage V2 at any time except for the beginning of power supply (V1 <V2). Further, the gradient at which the second voltage V2 decreases is smaller than the gradient at which the first voltage V1 decreases. Such waveforms of the first voltage V1 and the second voltage V2 are set in advance in a memory accessible by the
なお、図10においては第1電圧V1及び第2電圧V2を時間経過とともに下降させる例を示したが、第1電圧V1及び第2電圧V2は時間経過とともに上昇しても良い。この場合においては、Vs1>Vs2となり、かつ電源供給開始の当初を除きV1>V2となる。これら電圧の上昇及び下降は、上述した振幅中心が時間経過とともに正方向と負方向のいずれにずれるかに応じて決定される。 Although FIG. 10 shows an example in which the first voltage V1 and the second voltage V2 are decreased with the passage of time, the first voltage V1 and the second voltage V2 may be increased with the passage of time. In this case, Vs1> Vs2, and V1> V2 except at the beginning of power supply. The rise and fall of these voltages are determined according to whether the amplitude center described above shifts in the positive direction or the negative direction with time.
なお、第1電圧V1及び第2電圧V2が上昇する場合及び下降する場合のいずれであっても、|Vs1|>|Vs2|かつ|V1|>|V2|の関係が成り立つ。また、第2電圧V2が変化する勾配は、第1電圧V1が変化する勾配よりも小さい。 Note that the relationship of | Vs1 |> | Vs2 | and | V1 |> | V2 | holds true regardless of whether the first voltage V1 and the second voltage V2 rise or fall. The gradient at which the second voltage V2 changes is smaller than the gradient at which the first voltage V1 changes.
図11は、第1電圧V1及び第2電圧V2の他の制御例を示す波形図である。この例においては、第1電圧V1及び第2電圧V2が曲線状に変化している点で、図10に示した例と相違する。図8に示したようにフリッカ値が曲線状に変化する場合、これに合せて第1電圧V1及び第2電圧V2を曲線状に変化させれば、より好適にフリッカを抑制することができる。図10の例と同じく、第1電圧V1及び第2電圧V2は時間経過とともに上昇しても良い。 FIG. 11 is a waveform diagram showing another control example of the first voltage V1 and the second voltage V2. This example is different from the example shown in FIG. 10 in that the first voltage V1 and the second voltage V2 change in a curved shape. When the flicker value changes in a curved line as shown in FIG. 8, flicker can be more suitably suppressed by changing the first voltage V1 and the second voltage V2 in a curved line in accordance with this. As in the example of FIG. 10, the first voltage V1 and the second voltage V2 may increase with time.
図12は、第1電圧V1及び第2電圧V2のさらに他の制御例を示す波形図である。この例においては、液晶表示装置1への電源供給(或いはバックライト点灯)と停止とを繰り返した場合の波形を示している。具体的には、液晶表示装置1への電源供給は、タイミングT1で開始され、タイミングT2で停止され、タイミングT3で再開され、タイミングT4で停止され、タイミングT5で再開されている。
FIG. 12 is a waveform diagram showing still another control example of the first voltage V1 and the second voltage V2. In this example, waveforms are shown in the case where power supply (or backlight lighting) and stop to the liquid
第1電圧V1及び第2電圧V2は、液晶表示装置1に電源が供給されている期間(T1〜T2、T3〜T4、T5〜)は図10の例と同様に下降する。電源供給の停止時間が短ければ、前回の電源供給時の影響が十分に解消されずに、電源供給の再開時から大きなフリッカが生じる可能性がある。そこで、図12の例においては、直前の電源供給の停止時間に応じて第1初期値Vi1及び第2初期値Vi2を動的に定めている。
The first voltage V1 and the second voltage V2 are lowered in the period (T1-T2, T3-T4, T5-) during which the power is supplied to the liquid
タイミングT2〜T3の期間P1が十分に長く、一方でタイミングT4〜T5の期間P2が短い場合を想定する。この場合、共通電極ドライバ40は、図12に示すように、タイミングT3における第1初期値Vi1及び第2初期値Vi2を図10の例と同じく予め定められた値に設定(リセット)する。一方で、共通電極ドライバ40は、タイミングT5における第1初期値Vi1及び第2初期値Vi2を、図10の例よりも小さい値(絶対値が大きい値)に設定する。第1初期値Vi1及び第2初期値Vi2は、例えば予め定められた計算式やテーブルと、上述のカウンタ50のカウント値とを用いて決めることができる。
Assume that the period P1 from timing T2 to T3 is sufficiently long, while the period P2 from timing T4 to T5 is short. In this case, as shown in FIG. 12, the
また、第1初期値Vi1及び第2初期値Vi2は、直前の電源供給の停止時間だけでなく、前回の電源供給時間をさらに考慮して定めても良い。例えば、前回の電源供給時間が短いほど第1初期値Vi1及び第2初期値Vi2を大きく(絶対値を小さく)しても良い。また、第1初期値Vi1及び第2初期値Vi2の一方のみ、直前の電源供給の停止時間や前回の電源供給時間に応じて決定しても良い。 Further, the first initial value Vi1 and the second initial value Vi2 may be determined in consideration of not only the previous power supply stop time but also the previous power supply time. For example, the first initial value Vi1 and the second initial value Vi2 may be increased (the absolute value is decreased) as the previous power supply time is shorter. Further, only one of the first initial value Vi1 and the second initial value Vi2 may be determined according to the previous power supply stop time or the previous power supply time.
以上説明したように、本実施形態では、共通電極CEを第1電極E1と第2電極E2に分割し、これら電極E1,E2に異なる電圧を供給する。これにより、表示領域DAの位置に応じた適切な電圧を共通電極CEに供給することが可能となり、フリッカの発生を表示領域DAの全体に亘って好適に抑制することができる。 As described above, in the present embodiment, the common electrode CE is divided into the first electrode E1 and the second electrode E2, and different voltages are supplied to the electrodes E1 and E2. Accordingly, it is possible to supply an appropriate voltage according to the position of the display area DA to the common electrode CE, and it is possible to suitably suppress the occurrence of flicker over the entire display area DA.
具体的には、第1電極E1に供給する第1電圧V1及び第2電極E2に供給する第2電圧V2を時間経過とともに変化させる。これにより、時間経過とともに大きくなるフリッカを一層好適に抑制することができる。 Specifically, the first voltage V1 supplied to the first electrode E1 and the second voltage V2 supplied to the second electrode E2 are changed over time. Thereby, the flicker which becomes large with progress of time can be suppressed more suitably.
第1電圧V1及び第2電圧V2を異ならせると、第1電極E1及び第2電極E2の間に電界が発生する。この電界が液晶層LCに作用すると表示に影響し得る。しかしながら、本実施形態では、図6に示すように遮光層21が第1電極E1及び第2電極E2の間の隙間GPと重畳している。したがって、上記電界が液晶層LCに作用したとしても、これによる表示への影響を防止或いは低減することができる。
これらの他にも、本実施形態からは種々の好適な効果を得ることができる。
When the first voltage V1 and the second voltage V2 are made different, an electric field is generated between the first electrode E1 and the second electrode E2. When this electric field acts on the liquid crystal layer LC, the display can be affected. However, in the present embodiment, as shown in FIG. 6, the
In addition to these, various suitable effects can be obtained from this embodiment.
(第2実施形態)
第2実施形態について説明する。本実施形態では、共通電極CEに適用し得る他の構成を開示する。特に言及しない構成は第1実施形態と同様である。
(Second Embodiment)
A second embodiment will be described. In the present embodiment, another configuration that can be applied to the common electrode CE is disclosed. Structures not particularly mentioned are the same as those in the first embodiment.
図13は、本実施形態に係る共通電極CEの形状を概略的に示す平面図である。共通電極CEは、第1電極E1及び第2電極E2に加え、第3電極E3を備えている。第3電極E3は、第1電極E1と第2電極E2の間に配置されている。図13の例においては、第1電極E1が矩形状であり、第3電極E3が第1電極E1を囲う矩形枠状であり、第2電極E2が第3電極E3を囲う矩形枠状である。例えば、第2電極E2の幅及び第3電極E3の幅は全周に亘って一定である。但し、これらの幅は位置によって異なっていても良い。一例として、第2電極E2及び第3電極E3を合せた幅Wは1mm以上であり、好ましくは5mm以上である。 FIG. 13 is a plan view schematically showing the shape of the common electrode CE according to the present embodiment. The common electrode CE includes a third electrode E3 in addition to the first electrode E1 and the second electrode E2. The third electrode E3 is disposed between the first electrode E1 and the second electrode E2. In the example of FIG. 13, the first electrode E1 has a rectangular shape, the third electrode E3 has a rectangular frame shape surrounding the first electrode E1, and the second electrode E2 has a rectangular frame shape surrounding the third electrode E3. . For example, the width of the second electrode E2 and the width of the third electrode E3 are constant over the entire circumference. However, these widths may differ depending on the position. As an example, the combined width W of the second electrode E2 and the third electrode E3 is 1 mm or more, preferably 5 mm or more.
なお、第1電極E1は矩形状に限られず、少なくとも一部が曲線状であっても良い。また、第2電極E2及び第3電極E3も矩形枠状に限られず、内周及び外周の少なくとも一部が曲線状であっても良い。 The first electrode E1 is not limited to a rectangular shape, and at least a part thereof may be a curved shape. Further, the second electrode E2 and the third electrode E3 are not limited to the rectangular frame shape, and at least a part of the inner periphery and the outer periphery may be curved.
図13においては、各電極E1〜E3のそれぞれを、一様に拡がる連続した電極として表している。しかしながら、各電極E1〜E3は、例えば図5に示したように所定サイズの複数のセグメントの集合であっても良い。 In FIG. 13, each of the electrodes E <b> 1 to E <b> 3 is represented as a continuous electrode that extends uniformly. However, each of the electrodes E1 to E3 may be a set of a plurality of segments having a predetermined size, for example, as shown in FIG.
各電極E1〜E3は、共通電極ドライバ40と電気的に接続されている。共通電極ドライバ40は、第1電極E1に第1電圧V1を供給し、第2電極E2に第2電圧V2を供給し、第3電極E3に第3電圧V3を供給する。
Each of the electrodes E1 to E3 is electrically connected to the
図14は、第1電圧V1、第2電圧V2、及び第3電圧V3の一制御例を示す波形図である。第1電圧V1及び第2電圧V2は、図10の例と同様である。第3電圧V3は、液晶表示装置1への電源供給開始時には第3初期値Vi3であり、時間経過とともに線形に下降し、やがて第3収束値Vs3で安定する。
FIG. 14 is a waveform diagram illustrating an example of control of the first voltage V1, the second voltage V2, and the third voltage V3. The first voltage V1 and the second voltage V2 are the same as in the example of FIG. The third voltage V3 is the third initial value Vi3 at the start of power supply to the liquid
図14の例においては、各初期値Vi1,Vi2,Vi3は同一である。各収束値Vs1,Vs2,Vs3は異なる値であって、Vs1<Vs3<Vs2である。第3電圧V3は、電源供給開始の当初を除き、いずれの時間においても第1電圧V1より大きく(V3>V1)、かつ第2電圧V2より小さい(V3<V2)。このような各電圧V1〜V3の波形は、例えば予め共通電極ドライバ40がアクセス可能なメモリに設定されている。各電圧V1〜V3の具体的な波形は、各時相におけるフリッカが好適に抑制されるように適宜に定めれば良い。
In the example of FIG. 14, the initial values Vi1, Vi2, Vi3 are the same. The convergence values Vs1, Vs2, and Vs3 are different values, and Vs1 <Vs3 <Vs2. The third voltage V3 is greater than the first voltage V1 (V3> V1) and smaller than the second voltage V2 (V3 <V2) at any time except for the beginning of power supply. Such waveforms of the voltages V1 to V3 are set in advance in a memory accessible by the
なお、図14においては各電圧V1〜V3を時間経過とともに下降させる例を示したが、各電圧V1〜V3は時間経過とともに上昇しても良い。各電圧V1〜V3が上昇する場合及び下降する場合のいずれであっても、|Vs1|>|Vs3|>|Vs2|かつ|V1|>|V3|>|V2|の関係が成り立つ。また、各電圧V1〜V3が下降或いは上昇する勾配は、第1電圧V1が最も大きく、第3電圧V3が次いで大きく、第2電圧V2が最も小さい。 Although FIG. 14 shows an example in which the voltages V1 to V3 are decreased with the passage of time, the voltages V1 to V3 may be increased with the passage of time. The relationship of | Vs1 |> | Vs3 |> | Vs2 | and | V1 |> | V3 |> | V2 | is established regardless of whether the voltages V1 to V3 rise or fall. In addition, the gradient in which each of the voltages V1 to V3 decreases or increases is the largest at the first voltage V1, the second largest at the third voltage V3, and the smallest at the second voltage V2.
各電圧V1〜V3は、図11の例と同じく曲線状に変化しても良い。また、各初期値Vi1〜Vi3は、図12の例と同じく直前の電源供給の停止時間や前回の電源供給時間に基づいて動的に定めても良い。 Each of the voltages V1 to V3 may change in a curved line as in the example of FIG. The initial values Vi1 to Vi3 may be determined dynamically based on the previous power supply stop time or the previous power supply time, as in the example of FIG.
本実施形態のように、共通電極CEを3つに分割すれば、一層正確にフリッカを抑制することができる。なお、3つに限らず、4つ以上に共通電極CEを分割すれば、さらに正確にフリッカを抑制することができる。 If the common electrode CE is divided into three as in the present embodiment, flicker can be suppressed more accurately. If the common electrode CE is divided into four or more, not limited to three, flicker can be more accurately suppressed.
(第3実施形態)
第3実施形態について説明する。本実施形態では、共通電極CEに適用し得るさらに他の構成を開示する。特に言及しない構成は上述の各実施形態と同様である。
(Third embodiment)
A third embodiment will be described. In the present embodiment, still another configuration that can be applied to the common electrode CE is disclosed. Structures not particularly mentioned are the same as those in the above-described embodiments.
図15は、本実施形態に係る共通電極CEの形状を概略的に示す平面図である。共通電極CEは、図13と同じく、第1電極E1、第2電極E2、及び第3電極E3を備えている。第1電極E1は、矩形状である。第3電極E3は、第1電極E1の3辺を囲っているが、図中下方の辺ESを囲っていない。また、第2電極E2は、第3電極E3の3辺を囲っているが、第3電極E2の図中下方の端部、及び、第1電極E1の辺ESを囲っていない。 FIG. 15 is a plan view schematically showing the shape of the common electrode CE according to the present embodiment. Similar to FIG. 13, the common electrode CE includes a first electrode E1, a second electrode E2, and a third electrode E3. The first electrode E1 has a rectangular shape. The third electrode E3 surrounds the three sides of the first electrode E1, but does not surround the lower side ES in the drawing. The second electrode E2 surrounds the three sides of the third electrode E3, but does not surround the lower end of the third electrode E2 in the drawing and the side ES of the first electrode E1.
辺ESは、例えば第1基板SUB1においてドライバIC4が実装された領域に隣接する。この領域は、第1基板SUB1と第2基板SUB2とが対向しない非対向領域(配線領域)である。
The side ES is adjacent to, for example, a region where the
本実施形態の構成であれば、共通電極ドライバ40と各電極E1〜E3との接続が容易となる。すなわち、図13の構成であれば、第1電極E1と共通電極ドライバ40との接続のための配線を、第2電極E2及び第3電極E3と接触しないように引き回すための工夫が必要となる。これに対し、図15の構成においては、共通電極ドライバ40と辺ESとを特別な工夫を要することなく接続できる。第3電極E3についても同様に、図13の構成に比べ、共通電極ドライバ40との接続が容易である。
なお、図4に示したように第3電極E3を備えない共通電極CEにおいて、第1電極E1の1辺が第2電極E2で囲わないようにしても良い。
With the configuration of the present embodiment, the
As shown in FIG. 4, in the common electrode CE that does not include the third electrode E3, one side of the first electrode E1 may not be surrounded by the second electrode E2.
(第4実施形態)
第4実施形態について説明する。本実施形態では、共通電極CEに適用し得るさらに他の構成を開示する。特に言及しない構成は第1実施形態と同様である。
(Fourth embodiment)
A fourth embodiment will be described. In the present embodiment, still another configuration that can be applied to the common electrode CE is disclosed. Structures not particularly mentioned are the same as those in the first embodiment.
図16は、本実施形態に係る共通電極CEの形状を概略的に示す平面図である。この図の共通電極CEは、第2方向Yに延びる複数の第1電極E1と、第2方向Yに延びる複数の第2電極E2とを備えている。これら第1電極E1及び第2電極E2は、第1方向Xに並んでいる。 FIG. 16 is a plan view schematically showing the shape of the common electrode CE according to the present embodiment. The common electrode CE in this figure includes a plurality of first electrodes E1 extending in the second direction Y and a plurality of second electrodes E2 extending in the second direction Y. The first electrode E1 and the second electrode E2 are arranged in the first direction X.
具体的には、図中左端と右端に第2電極E2が1つずつ配置され、これら第2電極E2の間に各第1電極E1が並んでいる。各第1電極E1及び各第2電極E2は、共通電極ドライバ40に接続されている。但し、図示した第1電極E1及び第2電極E2の数は一例であり、これらは適宜に増減させても良い。
Specifically, one second electrode E2 is arranged at the left end and the right end in the drawing, and the first electrodes E1 are arranged between the second electrodes E2. Each first electrode E1 and each second electrode E2 are connected to a
以上のような構成の共通電極CEは、例えばタッチパネル機能を備えた液晶表示装置に利用することができる。すなわち、共通電極CEと対向する検出電極を第2基板SUB2の外面や別途の基板に形成すれば、これら共通電極CEと検出電極との間に形成される容量の変化に基づいて、表示領域DAに近接するユーザの指などの物体を検出することができる。 The common electrode CE configured as described above can be used for a liquid crystal display device having a touch panel function, for example. That is, if the detection electrode facing the common electrode CE is formed on the outer surface of the second substrate SUB2 or a separate substrate, the display area DA is based on the change in capacitance formed between the common electrode CE and the detection electrode. It is possible to detect an object such as a user's finger that is close to the object.
なお、図16においては第1電極E1及び第2電極E2が第2方向Yに延びるとともに第1方向Xに並ぶ例を示したが、これら電極は第1方向Xに延びるとともに第2方向Yに並んでいても良い。 FIG. 16 shows an example in which the first electrode E1 and the second electrode E2 extend in the second direction Y and are aligned in the first direction X. However, these electrodes extend in the first direction X and extend in the second direction Y. You may line up.
(第5実施形態)
第5実施形態について説明する。第1実施形態にて上述したように、図4及び図16に示した共通電極CEにおいては、第1電圧V1及び第2電圧V2が異なると第1電極E1及び第2電極E2の間に電界が発生し、この電界が液晶層LCに作用すると表示に影響し得る。図13及び図15に示した共通電極CEにおいても、第1電極E1と第3電極E3の間、及び、第2電極E2と第3電極E3の間で同様の電界が生じる。本実施形態では、このような電界の表示への影響を好適に防止するための構成を開示する。
(Fifth embodiment)
A fifth embodiment will be described. As described above in the first embodiment, in the common electrode CE shown in FIGS. 4 and 16, when the first voltage V1 and the second voltage V2 are different, an electric field is generated between the first electrode E1 and the second electrode E2. When this electric field acts on the liquid crystal layer LC, the display can be affected. In the common electrode CE shown in FIGS. 13 and 15, similar electric fields are generated between the first electrode E1 and the third electrode E3 and between the second electrode E2 and the third electrode E3. In the present embodiment, a configuration for suitably preventing the influence of such an electric field on display is disclosed.
図4或いは図16に示した共通電極CEに本実施形態を適用する場合を想定する。図17は、第1電極E1及び第2電極E2の境界を拡大して示す図である。図17は、隙間GPと平面視で重畳するシールド電極SEを設けた点で、図6と相違している。 Assume that the present embodiment is applied to the common electrode CE shown in FIG. 4 or FIG. FIG. 17 is an enlarged view showing the boundary between the first electrode E1 and the second electrode E2. FIG. 17 differs from FIG. 6 in that a shield electrode SE that overlaps the gap GP in plan view is provided.
図18は、図17におけるXVII−XVII線に沿った表示パネル2の断面の一部を模式的に示す図である。シールド電極SEは、画素電極PEと同層、すなわち第3絶縁層13の上に形成されている。図18には示していないが、シールド電極SEは、第1配向膜14で覆われている。例えば、シールド電極SEは、画素電極PEと同じ透明導電材料で形成されている。図17及び図18の例において、遮光層21の幅はシールド電極SEの幅よりも大きく、平面視においてシールド電極SEは遮光層21と完全に重畳している。
FIG. 18 is a diagram schematically showing a part of a cross section of the
シールド電極SEは、例えばドライバIC4と電気的に接続されている。ドライバIC4は、シールド電極SEに電圧Vseを供給する。例えば液晶表示装置1がノーマリブラックモードであるとすると、電圧Vseは、画素電極PEに印加される黒表示時の電圧と同じにしても良い。また、電圧Vseは、第1電圧V1、第2電圧V2、或いは第1電圧V1と第2電圧V2の中間値としても良い。
The shield electrode SE is electrically connected to, for example, the
第1電極E1及び第2電極E2の間に形成される電界は、シールド電極SEによって防がれるため、液晶層LCへの影響を緩和ないしは防止できる。また、シールド電極SEによって電界を防ぎきれない場合でも、遮光層21によって表示への影響が防がれる。このように、本実施形態の構成であれば、第1電圧V1及び第2電圧V2の電位差に起因した表示品位の低下を防ぐことができる。
Since the electric field formed between the first electrode E1 and the second electrode E2 is prevented by the shield electrode SE, the influence on the liquid crystal layer LC can be reduced or prevented. Even when the shield electrode SE cannot completely prevent the electric field, the
なお、図17及び図18では、図4或いは図16に示した共通電極CEを対象として本実施形態を説明したが、図13及び図14に示した第1電極E1と第3電極E3の間、及び、第2電極E2と第3電極E3の間にシールド電極SEを設けても良い。 17 and 18, the present embodiment has been described with respect to the common electrode CE shown in FIG. 4 or FIG. 16, but between the first electrode E1 and the third electrode E3 shown in FIGS. 13 and 14. A shield electrode SE may be provided between the second electrode E2 and the third electrode E3.
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
例えば、第1実施形態では、第1電圧V1と第2電圧V2を時間経過とともに変化させる例を示した。しかしながら、第1電圧V1のみ変化させて第2電圧V2を変化させなくても良い。また、第2実施形態や第3実施形態において、第1電圧V1及び第3電圧V3のみ変化させて第2電圧V2を変化させなくても良い。
各実施形態にて開示した構成は、適宜に組み合わせることができる。
For example, in the first embodiment, an example in which the first voltage V1 and the second voltage V2 are changed over time has been described. However, it is not necessary to change only the first voltage V1 and change the second voltage V2. In the second embodiment and the third embodiment, it is not necessary to change only the first voltage V1 and the third voltage V3 and change the second voltage V2.
The configurations disclosed in the embodiments can be combined as appropriate.
1…液晶表示装置、2…表示パネル、3…バックライト、4…ドライバIC、21…遮光層、40…共通電極ドライバ、50…カウンタ、SUB1…第1基板、SUB2…第2基板、LC…液晶層、DA…表示領域、PX…画素、PE…画素電極、CE…共通電極、SL…シール材、E1…第1電極、E2…第2電極、E3…第3電極、V1…第1電圧、V2…第2電圧、V3…第3電圧。
DESCRIPTION OF
Claims (10)
前記第1基板に対向する第2基板と、
前記第1基板及び前記第2基板の間に封入された液晶層と、
前記共通電極に電圧を供給するドライバと、
を備え、
前記共通電極は、第1電極と、前記第1電極よりも前記表示領域の縁部に近い第2電極とを含み、
前記ドライバは、前記表示領域への画像表示に際して、前記第1電極に時間経過とともに変化する第1電圧を供給し、前記第2電極に前記第1電圧と異なる第2電圧を供給する、
液晶表示装置。 A first substrate comprising a pixel electrode provided for each pixel arranged in the display area, and a common electrode facing the pixel electrode;
A second substrate facing the first substrate;
A liquid crystal layer sealed between the first substrate and the second substrate;
A driver for supplying a voltage to the common electrode;
With
The common electrode includes a first electrode and a second electrode closer to the edge of the display area than the first electrode,
The driver supplies a first voltage that changes over time to the first electrode and displays a second voltage different from the first voltage to the second electrode when displaying an image in the display area.
Liquid crystal display device.
請求項1に記載の液晶表示装置。 The driver lowers or raises the first voltage from a first initial value over time;
The liquid crystal display device according to claim 1.
請求項2に記載の液晶表示装置。 The driver lowers or raises the second voltage from a second initial value over time with a slope smaller than the first voltage;
The liquid crystal display device according to claim 2.
請求項3に記載の液晶表示装置。 The driver resets the first voltage to the first initial value and resets the second voltage to the second initial value when restarted after power supply to the liquid crystal display device is stopped;
The liquid crystal display device according to claim 3.
請求項4に記載の液晶表示装置。 The driver determines at least one of the first initial value and the second initial value according to a time during which power supply to the liquid crystal display device is stopped;
The liquid crystal display device according to claim 4.
請求項1乃至5のうちいずれか1項に記載の液晶表示装置。 The second electrode surrounds the first electrode;
The liquid crystal display device according to claim 1.
前記第2電極は、前記第1電極の少なくとも1辺を除いて前記第1電極を囲っている、
請求項1乃至5のうちいずれか1項に記載の液晶表示装置。 The first electrode has a rectangular shape,
The second electrode surrounds the first electrode except at least one side of the first electrode;
The liquid crystal display device according to claim 1.
前記ドライバは、前記表示領域への画像表示に際して、前記第3電極に前記第1電圧及び前記第2電圧と異なる第3電圧を供給する、
請求項6又は7に記載の液晶表示装置。 The common electrode further includes a third electrode disposed between the first electrode and the second electrode,
The driver supplies a third voltage different from the first voltage and the second voltage to the third electrode when displaying an image in the display region.
The liquid crystal display device according to claim 6 or 7.
請求項1乃至7のうちいずれか1項に記載の液晶表示装置。 The second substrate includes a light shielding layer that overlaps with a gap between the first electrode and the second electrode in plan view.
The liquid crystal display device according to claim 1.
前記第1基板は、前記画素電極と同層に配置されたシールド電極をさらに備え、
前記シールド電極は、前記第1電極及び前記第2電極の間の隙間と平面視で重畳する、
請求項1乃至7のうちいずれか1項に記載の液晶表示装置。 The pixel electrode is disposed between the common electrode and the liquid crystal layer,
The first substrate further includes a shield electrode disposed in the same layer as the pixel electrode,
The shield electrode overlaps with the gap between the first electrode and the second electrode in a plan view;
The liquid crystal display device according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015254121A JP2017116820A (en) | 2015-12-25 | 2015-12-25 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015254121A JP2017116820A (en) | 2015-12-25 | 2015-12-25 | Liquid crystal display |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017116820A true JP2017116820A (en) | 2017-06-29 |
Family
ID=59234074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015254121A Pending JP2017116820A (en) | 2015-12-25 | 2015-12-25 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017116820A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108922484A (en) * | 2018-07-17 | 2018-11-30 | 上海摩软通讯技术有限公司 | Display screen display optimization method, system and terminal |
CN111381410A (en) * | 2018-12-31 | 2020-07-07 | 乐金显示有限公司 | Liquid crystal display device having a plurality of pixel electrodes |
WO2020166201A1 (en) * | 2019-02-12 | 2020-08-20 | コニカミノルタ株式会社 | Flicker measuring device, flicker measuring method, and flicker measuring program |
-
2015
- 2015-12-25 JP JP2015254121A patent/JP2017116820A/en active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108922484A (en) * | 2018-07-17 | 2018-11-30 | 上海摩软通讯技术有限公司 | Display screen display optimization method, system and terminal |
CN111381410A (en) * | 2018-12-31 | 2020-07-07 | 乐金显示有限公司 | Liquid crystal display device having a plurality of pixel electrodes |
JP2020109503A (en) * | 2018-12-31 | 2020-07-16 | エルジー ディスプレイ カンパニー リミテッド | Liquid crystal display device |
US10935855B2 (en) | 2018-12-31 | 2021-03-02 | Lg Display Co., Ltd. | Liquid crystal display device |
JP7097346B2 (en) | 2018-12-31 | 2022-07-07 | エルジー ディスプレイ カンパニー リミテッド | Liquid crystal display device |
WO2020166201A1 (en) * | 2019-02-12 | 2020-08-20 | コニカミノルタ株式会社 | Flicker measuring device, flicker measuring method, and flicker measuring program |
KR20210109032A (en) * | 2019-02-12 | 2021-09-03 | 코니카 미놀타 가부시키가이샤 | Flicker measuring device, flicker measuring method and flicker measuring program |
CN113396581A (en) * | 2019-02-12 | 2021-09-14 | 柯尼卡美能达株式会社 | Scintillation measurement device, scintillation measurement method, and scintillation measurement program |
JPWO2020166201A1 (en) * | 2019-02-12 | 2021-12-16 | コニカミノルタ株式会社 | Flicker measuring device, flicker measuring method and flicker measuring program |
KR102459747B1 (en) | 2019-02-12 | 2022-10-26 | 코니카 미놀타 가부시키가이샤 | Flicker measuring device, flicker measuring method and flicker measuring program |
JP7447819B2 (en) | 2019-02-12 | 2024-03-12 | コニカミノルタ株式会社 | Flicker measurement device, flicker measurement method, and flicker measurement program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11953773B2 (en) | Display device | |
US8884922B2 (en) | Display device including touch panel and parallax barrier sharing single board | |
US9612702B2 (en) | Electromagnetic-type touch substrate and electromagnetic-type touch display apparatus | |
US9429780B2 (en) | Liquid crystal display device comprising a plurality of vertical and horizontal gate lines that directly contact a same upper surface of a same layer | |
US10866449B2 (en) | Liquid crystal display apparatus with touch sensor and method for driving same | |
JP6376989B2 (en) | Display device | |
US10338717B2 (en) | Liquid crystal display device | |
US20140132534A1 (en) | Display Device Integrated with Touch Screen | |
JP5906043B2 (en) | Liquid crystal display | |
JPWO2016181524A1 (en) | Liquid crystal display | |
US20130050628A1 (en) | Liquid crystal display apparatus | |
JP2018136490A (en) | Display device | |
JP2017151206A (en) | Liquid crystal display device | |
JP2016164619A (en) | Display device and display device with sensor | |
US10281776B2 (en) | Liquid crystal display device | |
JP2017116820A (en) | Liquid crystal display | |
JP2019191364A (en) | Liquid crystal display device | |
US7576823B2 (en) | In-plane switching mode liquid crystal display device | |
US7884910B2 (en) | In-plane switching mode liquid crystal display device | |
WO2019021924A1 (en) | Display panel | |
JP2017116819A (en) | Liquid crystal display | |
KR20160047680A (en) | Horizontal electric field type liquid crystal display device |