JP2017175108A - 光センサおよび撮像装置 - Google Patents

Abstract

【課題】新規な構成を有する光センサを提供する。
【解決手段】本開示の光センサは、第１電極１２ａ、第１電極に対向する第２電極１２ｃ、および第１電極と第２電極との間に挟まれた光電変換層１２ｂを含む光電変換部と、第１ゲート、第１ソース、および第１ドレインを有する第１のトランジスタ１３と、第１電極と第１ゲートとを電気的に接続する接続部４２と、第１のトランジスタと光電変換部との間に位置し、接続部の一部を含む配線層３２と、を備え、第１のトランジスタは、光電変換層への光の入射によって生じる、第１電極と第２電極の間の誘電率の変化に対応した電気信号を、第１ソースおよび第１ドレインの一方から出力し、配線層は、第１ソースおよび第１ドレインの一方に接続された第１の配線と、動作時の所定期間において電位が固定される第２の配線と、を含み、第１の配線と接続部との距離は、第２の配線と接続部との距離よりも小さい。
【選択図】図２

Description

本開示は、光センサに関する。本開示は、撮像装置にも関する。

従来、光検出装置、イメージセンサなどに光検出素子が用いられている。光検出素子の典型例は、フォトダイオード、フォトトランジスタなどの光電変換素子である。よく知られているように、光の照射によって光電変換素子に生じる光電流を検出することにより、光を検出することができる。

下記の特許文献１は、図２に、所定の化合物が有機重合体中に分散された有機膜をゲート絶縁膜として有する薄膜トランジスタ（ＴＦＴ）を開示している。有機膜を構成する所定の化合物としては、光の照射によって分極の状態が変化する化合物が選ばれる。特許文献１の薄膜トランジスタでは、ゲート絶縁膜に光が照射されると、ゲート絶縁膜の誘電率が変化する。そのため、ゲート絶縁膜への光の照射によって、ソース−ドレイン間を流れる電流が変化する。特許文献１には、このような薄膜トランジスタを光センサに用いることが可能であると記載されている。

特開２０１１−６０８３０号公報

新規な構成を有する光センサを提供する。

本開示の限定的ではないある例示的な実施形態によれば、以下が提供される。

第１電極、第１電極に対向する第２電極、および第１電極と第２電極との間に挟まれた光電変換層を含む光電変換部と、第１ゲート、第１ソース、および第１ドレインを有する第１のトランジスタと、第１電極と第１ゲートとを電気的に接続する接続部と、第１のトランジスタと光電変換部との間に位置し、接続部の一部を含む配線層と、を備え、第１のトランジスタは、光電変換層への光の入射によって生じる、第１電極と第２電極の間の誘電率の変化に対応した電気信号を、第１ソースおよび第１ドレインの一方から出力し、配線層は、第１ソースおよび第１ドレインの一方に接続された第１の配線と、動作時の所定期間において電位が固定される第２の配線と、を含み、第１の配線と接続部との距離は、第２の配線と接続部との距離よりも小さい、光センサ。

包括的または具体的な態様は、素子、デバイス、装置、システム、集積回路または方法で実現されてもよい。また、包括的または具体的な態様は、素子、デバイス、装置、システム、集積回路および方法の任意の組み合わせによって実現されてもよい。

開示された実施形態の追加的な効果および利点は、明細書および図面から明らかになる。効果および／または利点は、明細書および図面に開示の様々な実施形態または特徴によって個々に提供され、これらの１つ以上を得るために全てを必要とはしない。

本開示の一態様によれば、新規な構成を有する光センサが提供される。

図１は、本開示の第１の実施形態による光センサの概略を示す模式的な回路図である。 図２は、光センサ１０のデバイス構造の典型例を示す模式的な断面図である。 図３は、比較例の光センサにおけるデバイス構造を示す模式的な断面図である。 図４は、図３に示す光センサ１０Ｃの等価回路図である。 図５は、光電変換部１２の容量値Ｃｐの変化に対する、比較例の光センサ１０Ｃにおいて光電変換部１２および信号検出トランジスタ１３の組を単一の電界効果トランジスタとみなしたときのゲート容量値Ｃｃの変化の計算結果の例を示すグラフである。 図６は、図２に示す光センサ１０の等価回路図である。 図７は、光電変換部１２の容量値Ｃｐの変化に対する、光センサ１０において光電変換部１２および信号検出トランジスタ１３の組を単一の電界効果トランジスタとみなしたときのゲート容量値Ｃの変化の計算結果の例を示すグラフである。 図８は、光センサ１０における各配線のレイアウトの一例を示す平面図である。 図９は、接続部４２の周囲に配置される配線のレイアウトの他の一例を示す平面図である。 図１０は、接続部４２の周囲に配置される配線のレイアウトのさらに他の一例を示す平面図である。 図１１は、本開示の第２の実施形態による撮像装置の例示的な回路構成の概略を示す図である。 図１２は、画素セル２０の等価回路図である。 図１３は、画素セル２０のデバイス構造の典型例を示す模式的な断面図である。 図１４は、第２の実施形態の第１の変形例による画素セル２０Ａのデバイス構造を示す模式的な断面図である。 図１５は、第２の実施形態の第２の変形例による画素セル２０Ｂのデバイス構造を示す模式的な断面図である。 図１６は、スズナフタロシアニンを含む材料から形成された光電変換層における吸収スペクトルの一例を示す図である。 図１７は、一般式（１）で表されるスズナフタロシアニンを含む有機半導体材料を用いて形成した光電変換構造１２０ｓを有する光電変換層の模式的な断面図である。 図１８は、光電変換層１２ｂにおける光電流特性の典型例を示すグラフである。 図１９は、撮像装置１００の画素セルの変形例を示す模式的な断面図である。 図２０は、カメラシステムの例示的な構成を示すブロック図である。

本開示の一態様の概要は以下のとおりである。

［項目１］
第１電極、第１電極に対向する第２電極、および第１電極と第２電極との間に挟まれた光電変換層を含む光電変換部と、
第１ゲート、第１ソース、および第１ドレインを有する第１のトランジスタと、
第１電極と第１ゲートとを電気的に接続する接続部と、
第１のトランジスタと光電変換部との間に位置し、接続部の一部を含む配線層と、
を備え、
第１のトランジスタは、光電変換層への光の入射によって生じる、第１電極と第２電極の間の誘電率の変化に対応した電気信号を、第１ソースおよび第１ドレインの一方から出力し、
配線層は、第１ソースおよび第１ドレインの一方に接続された第１の配線と、動作時の所定期間において電位が固定される第２の配線と、を含み、
第１の配線と接続部との距離は、第２の配線と接続部との距離よりも小さい、光センサ。

［項目２］
第２の配線は、第１のトランジスタの第１ソースおよび第１ドレインの他方に接続されている、項目１に記載の光センサ。

［項目３］
第２ゲート、第２ソースおよび第２ドレインを有する第２のトランジスタをさらに含み、
第２ソースおよび第２ドレインの一方は、第１ソースおよび第１ドレインの一方に接続されており、
第２ソースおよび第２ドレインの他方は、第１の配線に接続されており、
第１の配線は、第２のトランジスタを介して、第１ソースおよび第１ドレインの一方に接続されている、項目１に記載の光センサ。

［項目４］
第２の配線は、第１のトランジスタの第１ソースおよび第１ドレインの他方に接続されている、項目３に記載の光センサ。

［項目５］
第２の配線は、第２のトランジスタの第２ゲートに接続されている、項目３に記載の光センサ。

［項目６］
配線層は、動作時の所定期間において電位が固定される第３の配線をさらに備え、
第３の配線は、第２のトランジスタの第２ゲートに接続され、
第１の配線と接続部との距離は、第３の配線と接続部との距離よりも小さい、項目４に記載の光センサ。

［項目７］
第２ゲート、第２ソースおよび第２ドレインを有する第２のトランジスタをさらに含み、
第２ソースおよび第２ドレインの一方は、第１ソースおよび第１ドレインの一方に接続されており、
第２ソースおよび第２ドレインの他方は、第１の配線に接続されており、
第１の配線は、第１のトランジスタおよび第２のトランジスタの間に接続され、
第２の配線は、第２ゲートに接続されている、項目１に記載の光センサ。

［項目８］
第２ゲート、第２ソースおよび第２ドレインを有する第２のトランジスタをさらに含み、
第２ソースおよび第２ドレインの一方は、第１ソースおよび第１ドレインの他方に接続されている、項目１に記載の光センサ。

［項目９］
第２の配線は、第２のトランジスタの第２ソースおよび第２ドレインの他方に接続されている、項目８に記載の光センサ。

［項目１０］
第２の配線は、第２のトランジスタの第２ゲートに接続されている、項目８に記載の光センサ。

［項目１１］
配線層は、動作時の所定期間において電位が固定される第３の配線をさらに備え、
第３の配線は、第２のトランジスタの第２ゲートに接続され、
第１の配線と接続部との距離は、第３の配線と接続部との距離よりも小さい、項目９に記載の光センサ。

［項目１２］
第１の配線は、接続部の一部と第２の配線との間に位置する、項目１から１１のいずれか１項に記載の光センサ。

［項目１３］
第１の配線は、接続部の一部と第３の配線との間に位置する、項目６または１１に記載の光センサ。

［項目１４］
平面視において、第１の配線は接続部の一部を取り囲んでいる、項目１から１３のいずれか１項に記載の光センサ。

［項目１５］
光電変換層は、逆方向のバイアス電圧の増大に従って出力電流密度の絶対値が増大する第１電圧範囲と、順方向のバイアス電圧の増大に従って出力電流密度が増大する第２電圧範囲と、第１電圧範囲と第２電圧範囲との間であって、バイアス電圧に対する出力電流密度の変化率の絶対値が第１電圧範囲および第２電圧範囲よりも小さい第３電圧範囲と、を有する光電流特性を有し、
第１のトランジスタは、光電変換層に印加されるバイアス電圧が第３電圧範囲内に維持された状態で電気信号を出力する、項目１から１４のいずれか１項に記載の光センサ。

［項目１６］
各々が項目１から１５のいずれか１項に記載の光センサを含む、複数の画素セルを備え、
複数の画素セルは、１次元または２次元に配列されている、撮像装置。

［項目１７］
第１電極、透光性の第２電極、および、第１電極と第２電極との間に配置された光電変換層を含む光電変換部と、
ゲート電極を有する第１電界効果トランジスタと、
第１電極およびゲート電極を電気的に接続する接続部と、
第１電極とゲート電極との間に配置された配線層であって、第１電界効果トランジスタのソースおよびドレインの一方に電気的に接続された出力信号線、ならびに、動作時に電位が固定される第１固定電圧線を含む配線層と、
を備え、
配線層は、接続部の一部を含み、
出力信号線の少なくとも一部は、接続部の一部と第１固定電圧線との間に配置されており、
第１電界効果トランジスタは、第２電極を介した光電変換層への光の入射によって生じる、第１電極および第２電極の間の誘電率の変化に対応した電気信号を出力信号線に出力する、光センサ。

項目１の構成によれば、接続部と、動作時に電位が固定される電圧線との間の電気的なカップリングに起因する感度の低下を抑制し得る。

［項目１８］
第１固定電圧線は、第１電界効果トランジスタのソースおよびドレインの他方に電気的に接続されている、項目１７に記載の光センサ。

［項目１９］
第１電極、透光性の第２電極、および、第１電極と第２電極との間に配置された光電変換層を含む光電変換部と、
ゲート電極を有する第１電界効果トランジスタと、
第１電極およびゲート電極を電気的に接続する接続部と、
動作時に電位が固定される第１固定電圧線と、
第１電極とゲート電極との間に配置された配線層であって、第１電界効果トランジスタのソースおよびドレインの一方に電気的に接続された出力信号線、ならびに、第１固定電圧線と同電位の第２固定電圧線を含む配線層と、
を備え、
第１固定電圧線は、第１電界効果トランジスタのソースおよびドレインの他方に電気的に接続されており、
配線層は、接続部の一部を含み、
出力信号線の少なくとも一部は、接続部の一部と第２固定電圧線との間に配置されており、
第１電界効果トランジスタは、第２電極を介した光電変換層への光の入射によって生じる、第１電極および第２電極の間の誘電率の変化に対応した電気信号を出力信号線に出力する、光センサ。

項目１９の構成によれば、項目１７の構成と同様の効果が得られる。

［項目２０］
配線層は、第１固定電圧線を含み、
出力信号線の少なくとも一部は、接続部の一部と第１固定電圧線および第２固定電圧線との間に配置されている、項目１９に記載の光センサ。

項目２０の構成によれば、接続部と第１電圧線との間の電気的なカップリング、および、接続部と第２固定電圧線との間の電気的なカップリングに起因する感度の低下を抑制し得る。

［項目２１］
第１電極、透光性の第２電極、および、第１電極と第２電極との間に配置された光電変換層を含む光電変換部と、
第１ゲート電極を有する第１電界効果トランジスタと、
第２ゲート電極を有する第２電界効果トランジスタと、
第１電極および第１ゲート電極を電気的に接続する接続部と、
第１電極と第１ゲート電極との間に配置された配線層であって、第２電界効果トランジスタを介して第１電界効果トランジスタのソースおよびドレインの一方に電気的に接続された出力信号線、ならびに、第２電界効果トランジスタの第２ゲート電極に電気的に接続されたアドレス信号線を含む配線層と、
を備え、
第２電界効果トランジスタは、第１電界効果トランジスタのソースおよびドレインの一方と出力信号線との間に接続されており、
配線層は、接続部の一部を含み、
出力信号線の少なくとも一部は、接続部の一部とアドレス信号線との間に配置されており、
第１電界効果トランジスタは、第２電極を介した光電変換層への光の入射によって生じる、第１電極および第２電極の間の誘電率の変化に対応した電気信号を第２電界効果トランジスタを介して出力信号線に出力する、光センサ。

項目２１の構成によれば、接続部と、アドレス信号線との間の電気的なカップリングに起因する感度の低下を抑制し得る。

［項目２２］
第１電界効果トランジスタのソースおよびドレインの他方に電気的に接続された固定電圧線であって、動作時に電位が固定される固定電圧線を有する、項目２１に記載の光センサ。

［項目２３］
配線層は、固定電圧線を含み、
出力信号線の少なくとも一部は、接続部の一部とアドレス信号線および固定電圧線との間に配置されている、項目２２に記載の光センサ。

項目２３の構成によれば、より効果的に感度の低減を抑制し得る。

［項目２４］
出力信号線の一部は、接続部の一部とアドレス信号線との間に配置されており、出力信号線の他の一部は、接続部の一部と固定電圧線との間に配置されている、項目２２に記載の光センサ。

項目２４の構成によれば、接続部とアドレス信号線との間の電気的なカップリング、および、接続部と固定電圧線との間の電気的なカップリングに起因する感度の低下を抑制し得る。

［項目２５］
光電変換層は、逆方向バイアス電圧の増大に従って出力電流密度の絶対値が増大する第１電圧範囲、順方向バイアス電圧の増大に従って出力電流密度が増大する第２電圧範囲、および、第１電圧範囲と第２電圧範囲との間の第３電圧範囲において、バイアス電圧に対する出力電流密度の変化率が互いに異なる光電流特性を有し、
第３電圧範囲における変化率は、第１電圧範囲における変化率および第２電圧範囲における変化率よりも小さく、
第１電界効果トランジスタのソースおよびドレインの他方と第２電極との間の電位差が第３電圧範囲内に維持された状態で、第２電極を介して光電変換層に入射する光を、誘電率の変化に対応した、第１電界効果トランジスタのソースおよびドレインの一方からの電気信号として検出する、項目１７から２４のいずれかに記載の光センサ。

［項目２６］
各々が、項目１７から２５のいずれかに記載の光センサを含む複数の画素セルを有する、撮像装置。

項目２６の構成によれば、個々の画素セルにおいて、接続部と、動作時に電位が固定される電圧線との間の電気的なカップリングに起因する感度の低下が抑制された撮像装置が提供される。

以下、図面を参照しながら、本開示の実施形態を詳細に説明する。なお、以下で説明する実施形態は、いずれも包括的または具体的な例を示す。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。

（第１の実施形態）
図１は、本開示の第１の実施形態による光センサの概略を示す。図１において模式的に示すように、本開示の第１の実施形態による光センサ１０は、概略的には、光電変換部１２と、信号検出トランジスタ１３とを有する。信号検出トランジスタ１３は、典型的には、電界効果トランジスタ（ＦＥＴ）であり、ここでは、信号検出トランジスタ１３としてＮチャンネルＭＯＳを例示する。以下においては、特に断りの無い限り、他のトランジスタについてもＮチャンネルＭＯＳであるとして説明する。光電変換部１２は、信号検出トランジスタ１３のゲートに電気的に接続されている。以下では、光電変換部１２と信号検出トランジスタ１３との間のノードを「ノードＮｄ」と呼ぶことがある。

図１に例示する構成において、信号検出トランジスタ１３のソースおよびドレインの一方（ここではドレイン）は、第１電圧線５１に接続されている。第１電圧線５１は、光センサ１０の動作時、信号検出トランジスタ１３（ここではそのドレイン）に一定の電圧（第１のバイアス電圧Ｖ１）を供給する。信号検出トランジスタ１３のソースおよびドレインの他方（ここではソース）は、定電流源５３が接続された出力信号線５４に接続される。

後に図面を参照して詳しく説明するように、光電変換部１２は、２つの電極と、これらの電極の間に配置された光電変換層とを含む。光電変換層を挟む２つの電極のうちの一方は、信号検出トランジスタ１３のゲートに電気的に接続される。他方の電極は、光センサ１０の動作時に所定の電圧（第２のバイアス電圧Ｖ２）を供給する第２電圧線５２に接続される。後述するように、光の検出は、光電変換部１２の光電変換層の主面間に所定のバイアスが印加された状態で実行される。

光電変換部１２中の光電変換層は、光が照射されることによって正および負の電荷を発生する。後述するように、光電変換層の２つの主面間の電位差が所定の範囲内である場合には、光電変換層と、光電変換層を挟む電極との間において、電荷の移動はほとんど起こらない。したがって、光電変換層へのバイアスが所定の範囲内である場合には、光電変換部１２を容量素子とみなし得る。後に詳しく説明するように、主面間に所定のバイアスが印加された状態にある光電変換層への光の照射によって光電変換層中に正および負の電荷の対が発生すると、光電変換層を挟む２つの電極間の誘電率が変化する。すなわち、光電変換部１２の容量値Ｃｐは、光センサ１０の照度に応じた変化を示す。光センサ１０の照度に応じて容量値Ｃｐが変化することから、図１では、可変コンデンサと同様の回路記号を用いて光電変換部１２を表現している。

ここで、光電変換部１２を信号検出トランジスタ１３のゲートの一部とみなすと、信号検出トランジスタ１３のゲートは、ゲート絶縁層によって形成される容量および光電変換部１２によって形成される容量の直列接続を含んでいるということができる。すなわち、光電変換部１２および信号検出トランジスタ１３の組を単一の電界効果トランジスタとみなしたとき、この単一の電界効果トランジスタのゲート容量の値Ｃは、Ｃ＝（Ｃｐ・Ｃｎ／（Ｃｐ＋Ｃｎ））と表される。ここで、上記式中のＣｎは、信号検出トランジスタ１３のゲート絶縁層の容量値である。

電界効果トランジスタにおけるしきい値電圧は、ゲート容量の値に反比例することが知られている。ここでは、光電変換部１２の容量値Ｃｐが光センサ１０の照度に応じて変化するので、上述の容量値Ｃも光センサ１０の照度に応じた変化を示す。つまり、光電変換部１２への光の照射により、電界効果トランジスタにおけるゲート容量の変化と同様の効果が生じ、信号検出トランジスタ１３におけるしきい値電圧の大きさが照度に応じて変化する。この変化を利用して光を検出することが可能である。

この例では、出力信号線５４に定電流源５３が接続されているので、光センサ１０に光が照射されることに起因する、信号検出トランジスタ１３におけるソース電圧の変化を、出力信号線５４の電圧の変化の形で検出することができる。換言すれば、出力信号線５４の電圧の変化に基づいて、光を検出することができる。このとき、第１電圧線５１は、ソースフォロア電源として機能する。電圧に代えて、信号検出トランジスタ１３から出力される電流を検出することによって光を検出してもよい。例えば、出力信号線５４に定電圧源を接続して、出力信号線５４における電流の変化を検出してもよい。ただし、電圧の変化を検出する方が、シリコンのフォトダイオードを用いた光センサと同様のプロセスおよび回路を適用でき、高いＳ／Ｎ比を得る観点からも有利である。

（光センサ１０のデバイス構造）
図２は、光センサ１０のデバイス構造の典型例を模式的に示す。なお、図２は、光センサ１０を構成する各部の配置をあくまでも模式的に示しており、図２に示す各部の寸法は、必ずしも現実のデバイスにおける寸法を厳密に反映しない。このことは、本開示の他の図面においても同様である。

図２に例示する構成において、光センサ１０は、信号検出トランジスタ１３が形成された半導体基板２２を含んでいる。ここでは、半導体基板２２としてｐ型シリコン（Ｓｉ）基板を例示する。半導体基板２２は、半導体基板２２上の他の回路から信号検出トランジスタ１３を電気的に分離する素子分離領域２２ｔを有し得る。なお、本明細書における「半導体基板」は、その全体が半導体である基板に限定されず、光が照射される側の表面に半導体層が設けられた絶縁基板などであってもよい。

図２に例示する構成では、半導体基板２２を覆う層間絶縁層３０が半導体基板２２上に形成されており、この層間絶縁層３０上に光電変換部１２が配置されている。光電変換部１２は、層間絶縁層３０上に配置された画素電極１２ａと、透明電極１２ｃと、画素電極１２ａおよび透明電極１２ｃの間に配置された光電変換層１２ｂとを有する。

画素電極１２ａは、典型的には、金属電極または金属窒化物電極である。画素電極１２ａを形成するための材料の例は、Ａｌ、Ｃｕ、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｍｏ、ＲｕおよびＰｔである。画素電極１２ａは、不純物がドープされることにより導電性が付与されたポリシリコンなどから形成されてもよい。ここでは、画素電極１２ａとしてＴｉＮ電極を用いる。画素電極１２ａを遮光性の電極として形成すれば、半導体基板２２に形成されたトランジスタ（例えば信号検出トランジスタ１３）のチャネル領域への迷光の入射が抑制される。

透明電極１２ｃは、光電変換部１２において、光電変換層１２ｂの２つの主面のうち光が入射する側に配置される。したがって、光センサ１０に入射した光のうち、透明電極１２ｃを透過した光が光電変換層１２ｂに入射する。なお、光センサ１０によって検出される光は、可視光の波長範囲（例えば、３８０ｎｍ以上７８０ｎｍ以下）内の光に限定されない。本明細書では、赤外線および紫外線を含めた電磁波全般を、便宜上「光」と表現する。本明細書における「透明」および「透光性」は、検出しようとする波長範囲の光の少なくとも一部を透過することを意味し、可視光の波長範囲全体にわたって光を透過することは必須ではない。

光センサ１０を例えば赤外線センサとして利用する場合、透明電極１２ｃの材料として、近赤外線に対する透過率が高く、抵抗値が小さい透明導電性酸化物（Transparent Conducting Oxide（ＴＣＯ））が用いられる。ＴＣＯとして、例えば、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＦＴＯ、ＳｎＯ₂、ＴｉＯ₂、ＺｎＯ₂などを用いることができる。透明電極１２ｃとして、Ａｕなどの金属薄膜を用いてもよい。

透明電極１２ｃは、第２電圧線５２（図２において不図示）との接続を有しており、光センサ１０の動作時に所定の電圧（第２のバイアス電圧）を印加可能に構成されている。図２に示すように、照射された光を集光して光電変換層１２ｂに入射させるマイクロレンズ１８を透明電極１２ｃに対向して配置してもよい。マイクロレンズ１８と透明電極１２ｃとの間には、赤外線透過フィルタ、保護層などが配置され得る。

透明電極１２ｃおよび画素電極１２ａの間に配置された光電変換層１２ｂは、例えば２００ｎｍ程度の厚さ（半導体基板２２の法線方向に沿って測った長さ）を有する。光電変換層１２ｂを構成する材料としては、典型的には、半導体材料が用いられる。ここでは、光電変換層１２ｂを構成する材料として有機半導体材料を用いる。光電変換層１２ｂの構成の典型例は、後述する。光電変換層１２ｂは、透明電極１２ｃを介して入射した光を受けて内部に正および負の電荷（典型的には電子−正孔対）を生成する。

図２に例示する構成において、光電変換部１２を支持する層間絶縁層３０は、複数の絶縁層（典型的にはシリコン酸化膜）を含む積層構造を有しており、層間絶縁層３０中に、多層配線３２が配置されている。図２に示す例では、層間絶縁層３０は４層の絶縁層を含み、多層配線３２は３層の配線層（ここでは配線層３２ａ、３２ｂおよび３２ｃ）を含む。層間絶縁層３０中の絶縁層の層数および多層配線３２中の配線層の層数は、この例に限定されない。

多層配線３２中の配線層３２ａ〜３２ｃのうち、半導体基板２２から最も遠くに配置された配線層３２ａは、画素電極１２ａに接続されている。配線層３２ａは、プラグＰ１を介して配線層３２ｂに接続されており、配線層３２ｂは、プラグＰ２を介して、半導体基板２２の最も近くに配置された配線層３２ｃに接続されている。多層配線３２ならびにプラグＰ１およびＰ２は、例えば銅などの金属によって形成される。多層配線３２中の配線層（例えば配線層３２ａ〜３２ｃのうちの少なくとも１つ）により、遮光膜を形成してもよい。

配線層３２ｃは、コンタクトプラグ４０によって信号検出トランジスタ１３のゲート電極１３ｅに接続される。配線層３２ａ〜３２ｃ、プラグＰ１およびＰ２、ならびに、コンタクトプラグ４０は、画素電極１２ａとゲート電極１３ｅとを電気的に接続する接続部４２を構成する。

信号検出トランジスタ１３は、ゲート電極１３ｅと、ゲート電極１３ｅおよび半導体基板２２の間に配置されたゲート絶縁層１３ｇと、半導体基板２２に形成された不純物領域（ここではｎ型領域）２２ａｄおよび２２ａｓとを含む。典型的には、ゲート電極１３ｅは、ポリシリコン電極であり、ゲート絶縁層１３ｇは、シリコンの熱酸化膜（二酸化シリコン膜）である。ゲート絶縁層１３ｇは、例えば４．６ｎｍ程度の厚さを有する。ゲート絶縁層１３ｇとして、ＨｆＯ₂膜などの高誘電率膜（Ｈｉｇｈ−ｋ膜）を適用してもよい。ゲート絶縁層１３ｇの厚さは、ゲート絶縁層１３ｇを構成する材料に応じて適宜設定されればよい。

不純物領域２２ａｓは、信号検出トランジスタ１３のソース領域として機能する。この例では、コンタクトプラグ４４を介して不純物領域２２ａｓに配線５５が接続されている。ここでは、配線５５は、多層配線３２中の配線層３２ｂの一部である。すなわち、配線５５は、配線層３２ｂと同層である。

図２に例示する構成において、配線層３２ｂは、出力信号線５４を含む。出力信号線５４は、例えば、紙面に垂直な方向に沿って延びており、不図示の配線により、不純物領域２２ａｓに接続された配線５５に電気的に接続されている。したがって、ここでは、出力信号線５４および配線５５は、同電位かつ同層である。

他方、半導体基板２２に形成された不純物領域２２ａｄは、信号検出トランジスタ１３のドレイン領域として機能する。この例では、コンタクトプラグ４１を介して、第１電圧線５１と不純物領域２２ａｄとが電気的に接続されている。第１電圧線５１を介して不純物領域２２ａｄに供給される第１のバイアス電圧Ｖ１としては、例えば、電源電圧ＶＤＤ（例えば２．４Ｖ程度）を用い得る。

信号検出トランジスタ１３のドレインの電位を基準としたときに所定の範囲内にある電圧を透明電極１２ｃに印加することにより、光電変換層１２ｂの画素電極１２ａ側の主面と、透明電極１２ｃ側の主面との間に所定のバイアスをかけることが可能である。光の検出時、第２電圧線５２を介して透明電極１２ｃに供給される第２のバイアス電圧Ｖ２の値は、例えば、２．５Ｖである。つまり、ここで説明する例では、光の検出時、光電変換層１２ｂの２つの主面間に、およそ０．１Ｖの電位差が与えられる。

適当なバイアスがかけられた状態にある光電変換層１２ｂに光が照射されると、画素電極１２ａおよび透明電極１２ｃの間の誘電率に変化が生じる。光照射による、画素電極１２ａおよび透明電極１２ｃの間の誘電率の変化により、画素電極１２ａに電気的に接続されたゲート電極１３ｅを有する信号検出トランジスタ１３における実効的なゲート電圧が変化する。信号検出トランジスタ１３は、光電変換部１２への光の照射によって生じる、画素電極１２ａおよび透明電極１２ｃの間の誘電率の変化に対応した電気信号を出力信号線５４に出力する。

図２に示す例では、出力信号線５４および第１電圧線５１は、ともに、多層配線３２中の配線層３２ｂの一部、換言すれば、同層である。図２に例示する構成において、出力信号線５４の少なくとも一部は、配線層３２ｂのうちプラグＰ１およびＰ２を接続する部分５６と、第１電圧線５１との間に配置されている。以下に説明するように、出力信号線５４を第１電圧線５１よりも接続部４２の近くに配置することにより、出力信号線５４を、光センサ１０の動作時に一定の電圧が供給される第１電圧線５１よりも、より強く接続部４２に電気的にカップリングさせ得る。これにより、光電変換部１２と信号検出トランジスタ１３との間のノードＮｄの寄生容量を実質的に低減させたときと同様の効果が得られる。したがって、光の照射による、画素電極１２ａと透明電極１２ｃとの間の誘電率の変調をより効率的に信号検出トランジスタ１３におけるしきい値電圧の変調に変換し得る。

（接続部４２および出力信号線５４のカップリング）
以下、図面を参照しながら、接続部４２と出力信号線５４とを電気的にカップリングさせることによる、感度低下の抑制効果を説明する。

図３は、比較例の光センサにおけるデバイス構造を模式的に示す。図４は、図３に示す光センサ１０Ｃの等価回路を示す。図３に示す比較例の光センサ１０Ｃにおける多層配線３２Ｃは、配線層３２ａ、３２ｂｂおよび３２ｃを含んでいる。

光電変換部１２と信号検出トランジスタ１３との間のノードＮｄは、光センサ１０Ｃ中の電極、多層配線３２Ｃ中の配線などとの間の電気的カップリングによる寄生容量を有する。図３に示す例では、配線層３２ｂｂは、接続部４２のうちプラグＰ１およびＰ２を接続する部分５６と、部分５６と同層に配置された出力信号線５４および第１電圧線５１とを含んでいる。また、この例では、第１電圧線５１と、接続部４２のうち第１電圧線５１と同層の部分５６との間に、出力信号線５４は配置されていない。したがって、ノードＮｄの寄生容量は、接続部４２の一部を構成する部分５６と、第１電圧線５１との間の電気的なカップリングに起因する容量を含む。図４では、この容量を仮想的な容量素子１７として図示している。

光センサ１０ＣにおけるノードＮｄの寄生容量の大きさをＣ３とすると、光電変換部１２および信号検出トランジスタ１３の組を単一の電界効果トランジスタとみなしたときのゲート容量の値Ｃｃは、Ｃｃ＝（（Ｃｐ＋Ｃ３）・Ｃｎ／（Ｃ３＋Ｃｐ＋Ｃｎ））と表され得る（図４参照）。本発明者の検討によると、容量値Ｃ３は、光電変換部１２の容量値Ｃｐおよび信号検出トランジスタ１３のゲート絶縁層１３ｇの容量値Ｃｎと比較して大きな値を有し得る。特に、光センサ１０Ｃの受光領域のサイズが小さくなるほど、容量値Ｃｃに対する寄生容量の影響が強くなる傾向があり、容量値Ｃ３が容量値ＣｐおよびＣｎと比較して１桁程度大きな値となることもある。ノードＮｄが、光電変換部１２の容量およびゲート絶縁層１３ｇの容量と比較して大きな寄生容量を有すると、照度の変化による、光電変換部１２の容量値Ｃｐの変化が、容量値Ｃｃにほとんど表れなくなってしまう。すなわち、感度が劣化してしまう。

図５は、光電変換部１２の容量値Ｃｐの変化に対する、比較例における容量値Ｃｃの変化の計算結果の例を示す。図５のグラフにおける横軸は、光センサ１０Ｃに対する照度を変化させたときの容量値Ｃｐの変化率ΔＣｐを示す。照度を変化させることにより、ある照度における容量値に対して例えば２倍の容量値が得られたときの変化率を１００％と表現している。図５のグラフにおける縦軸は、容量値Ｃｐの変化に対する容量値Ｃｃの変化率ΔＣｃを示す。容量値Ｃｐの変化に対して容量値Ｃｃが例えば２倍になったときを１００％と表現している。

図５中、白丸（○）によるプロットは、Ｃ３＝０としたときのグラフであり、白い三角（△）によるプロットは、Ｃ３＝０．１５ｆＦとしたときのグラフである。図５に示すように、Ｃ３＝０．１５ｆＦのとき、光電変換部１２の容量値Ｃｐが変化しても、容量値Ｃｃには大きな変化が表れないことがわかる。すなわち、比較例の光センサ１０Ｃにおいては、電位が固定された第１電圧線５１と、接続部４２のうち第１電圧線５１と同層の部分５６との間の電気的なカップリングによって感度が大幅に低下していることがわかる。

図６は、図２に示す光センサ１０の等価回路を示す。図２に示すように、光センサ１０では、出力信号線５４が第１電圧線５１よりも接続部４２の近くに配置されている。そのため、出力信号線５４が、光センサ１０の動作時に一定の電圧が供給される第１電圧線５１よりもより強く接続部４２に電気的にカップリングされる。図６では、光センサ１０のノードＮｄと出力信号線５４との間の電気的なカップリングを、ノードＮｄおよび出力信号線５４の間に接続された仮想的な容量素子１４として図示している。なお、光センサ１０のノードＮｄの寄生容量の大きさである、容量素子１４の容量値Ｃ４は、上述の容量値Ｃ３と同様の値であり得る。

図４において模式的に示されるように、比較例の光センサ１０Ｃにおいては、第１電圧線５１の電位が固定されている。そのため、接続部４２の一部を構成する部分５６と、第１電圧線５１との間の電気的なカップリングによって形成される寄生容量（容量素子１７）の一端は、定電位であるといってよい。このような構成において、光の照射によってノードＮｄの電位が変化したとする。このとき、容量素子１７における極板間の電位差は、光の照射によるノードＮｄの電位の変化分と同じ大きさの変化を示す。すなわち、比較例の光センサ１０Ｃでは、照度の変化に起因するノードＮｄの電位の変化に、比較的大きな容量値を有する寄生容量の影響がそのまま反映されてしまう。換言すれば、寄生容量が比較的大きな容量値を有するために、照度の変化によって光電変換部１２の容量値Ｃｐが変化しても、ゲート容量全体としての容量値Ｃｃにおいて十分に大きな変化が得られないことがある。

これに対し、上述の実施形態では、第１電圧線５１と、接続部４２のうち第１電圧線５１と同層の部分５６との間に出力信号線５４を配置することによって、接続部４２の部分５６と、出力信号線５４との間において電気的なカップリングを積極的に形成している。そのため、図６において模式的に示す容量素子１４の出力信号線５４側の電位は、ノードＮｄの電位の変化に連動して変化するといってよい。

ここで、信号検出トランジスタ１３のゲート電極１３ｅへの入力電圧（ノードＮｄの電圧といってもよい）をＶｉｎとし、出力信号線５４の電圧をＶｏｕｔとし、ソースフォロアの電圧利得をＡ（Ａ＝（Ｖｏｕｔ／Ｖｉｎ））とする。光センサ１０におけるソースフォロアの電圧利得Ａは、例えば０．８５程度であり得る。このとき、容量素子１４の極板間の電位差は、（Ｖｉｎ−Ｖｏｕｔ）＝（１−Ａ）・Ｖｉｎであり、Ａ＝０．８５とすれば、Ｖｉｎの（１／７）倍程度に過ぎない。つまり、仮に容量値Ｃ４が上述の容量値Ｃ３と同じ値であったとしても、接続部４２と出力信号線５４との間の電気的なカップリングを形成しない場合と比較して、寄生容量がゲート容量に与える影響が実質的に（１／７）倍に低減される。換言すれば、実効的な寄生容量の大きさを（１／７）倍程度に低減したときと同様の効果が得られ、ゲート容量全体としての容量値Ｃにおいて十分に大きな変化を得ることが可能である。

図７は、光電変換部１２の容量値Ｃｐの変化に対する、光センサ１０における容量値Ｃの変化の計算結果の例を示す。図７のグラフにおける横軸は、光センサ１０に対する照度を変化させたときの容量値Ｃｐの変化率ΔＣｐを示す。図７のグラフにおける縦軸は、容量値Ｃｐの変化に対する容量値Ｃの変化率ΔＣを示す。

図７中、白い三角（△）によるプロットは、Ｃ４＝０．１５ｆＦとしたときの変化率ΔＣのグラフであり、図５に示すΔＣｃのグラフと同じ曲線が得られている。白い矩形（□）によるプロットは、接続部４２と第１電圧線５１との間に出力信号線５４を配置したときの変化率ΔＣのグラフである。接続部４２と第１電圧線５１との間に出力信号線５４を配置することにより、図７に示すように、接続部４２と出力信号線５４との間に出力信号線５４を配置しない場合と比較して、変化率ΔＣが上昇している。つまり、接続部４２と出力信号線５４との間の電気的なカップリングの形成によって、感度を改善する効果が得られることがわかる。

このように、動作時に電位が固定される電圧線（例えば第１電圧線５１、第２電圧線５２）と接続部４２との間の電気的なカップリングよりも強いカップリングを、出力信号線５４と接続部４２との間に形成する。これにより、ノードＮｄの寄生容量に起因する感度の低下を抑制し得る。なお、出力信号線５４を、動作時に電位が固定される電圧線よりも接続部４２の近くに配置すれば、感度の低下を抑制する効果が得られる。したがって、出力信号線５４は、動作時に電位が固定される電圧線と必ずしも同層である必要はない。少なくとも、出力信号線５４と接続部４２との距離が、動作時に電位が固定される電圧線と接続部４２との間の距離よりも小さければよい。ただし、動作時に電位が固定される電圧線と接続部４２とを結ぶ線分上に出力信号線５４を配置することにより、動作時に電位が固定される電圧線と接続部４２との間の電場を出力信号線５４によってシールドし得るので、このような配置の方がより有利である。

図８は、光センサ１０における各配線のレイアウトの一例を示す。図８は、半導体基板２２の法線方向から見たときにおける、第１電圧線５１、出力信号線５４および接続部４２のうち配線層３２ｂに属する部分５６の配置の一例を示している。

図８に例示する構成では、第１電圧線５１と接続部４２の一部である部分５６との間に配置された出力信号線５４が、第１電圧線５１に平行に延びている。もちろん、図８は、配線のレイアウトのあくまでも一例に過ぎず、出力信号線５４が第１電圧線５１と平行でありかつ同じ長さを有している必要はない。第１電圧線５１と接続部４２との間の電気的なカップリングを出力信号線５４によってシールドする観点からは、出力信号線５４の少なくとも一部が、第１電圧線５１と接続部４２との間に配置されていればよい。

図８に示す例では、接続部４２の一部を構成する部分５６の形状は、紙面の上下方向に長い矩形状である。第１電圧線５１と接続部４２との間の電気的なカップリングを出力信号線５４によってシールドする観点からは、部分５６の矩形状の短辺に沿って出力信号線５４の少なくとも一部を配置するよりも、部分５６の長辺に沿って出力信号線５４の少なくとも一部を配置するとより効果的である。さらに、この例では、配線５５および出力信号線５４が、接続部４２の部分５６を取り囲んでいる。このように、出力信号線５４と、出力信号線５４と同電位の配線によって接続部４２を取り囲むことにより、動作時に電位が固定される配線（または電極）と、接続部４２との間の電気的なカップリングをより効果的に抑制し得る。出力信号線５４と他の配線層とを接続するプラグを、接続部４２を取り囲むように接続部４２の周囲に形成してもよい。

図９は、接続部４２の周囲に配置される配線のレイアウトの他の一例を示す。接続部４２との間において出力信号線５４の少なくとも一部を介在させるべき配線は、上述の第１電圧線５１または第２電圧線５２に限定されない。これらのいずれか一方と同電位の配線、または、動作時に電位が固定されるその他の配線であり得る。図９に示す例では、接続部４２の部分５６、出力信号線５４および第１電圧線５１を含む配線層３２ｂｄが、光センサ１０の動作時において定電位の配線５９を含んでいる。この例では、この配線５９と接続部４２における部分５６との間に、出力信号線５４が配置されている。また、出力信号線５４は、第１電圧線５１と部分５６との間にも位置している。したがって、配線５９および部分５６の間の電気的なカップリングの影響と、第１電圧線５１および部分５６の間の電気的なカップリングの影響とを低減し得る。このように、動作時に電位が固定される配線と接続部４２との間に出力信号線５４の少なくとも一部を介在させることにより、寄生容量に起因する感度低下を抑制する効果が得られる。

第１電圧線５１および配線５９が異なる配線層に属する場合、接続部４２のうち第１電圧線５１に同層の部分と第１電圧線５１との間、および、接続部４２のうち配線５９に同層の部分と配線５９との間の少なくとも一方に、出力信号線５４または出力信号線５４と同電位の配線の少なくとも一部を配置すればよい。なお、図９に例示するように、出力信号線５４は、直線状の配線に限定されず、屈曲、分岐などを有し得る。

図１０は、接続部４２の周囲に配置される配線のレイアウトのさらに他の一例を示す。図９に示す例では、紙面において接続部４２の左側に第１電圧線５１および配線５９が配置されており、出力信号線５４は、これらと接続部４２との間に配置されている。図１０に示すように、接続部４２が第１電圧線５１と配線５９との間に位置している場合には、第１電圧線５１と接続部４２との間、および、配線５９と接続部４２との間の両方に、出力信号線５４の少なくとも一部を配置してもよい。

（第２の実施形態）
図１１は、本開示の第２の実施形態による撮像装置の例示的な回路構成の概略を示す。図１１に示す撮像装置１００は、複数の画素セル２０が配列された画素アレイＰＡを有する。図１１において模式的に示すように、複数の画素セル２０の各々は、光電変換部１２と、光電変換部１２にゲートが電気的に接続された信号検出トランジスタ１３を有する。すなわち、複数の画素セル２０の各々は、上述の光センサ１０と同様の構成をその一部に含んでいる。

複数の画素セル２０は、１次元または２次元に配列されることにより、撮像領域（感光領域）を形成する。各画素セル２０の信号検出トランジスタ１３は、共通の半導体基板２２に形成され得る。画素セル２０の各々は、半導体基板２２に形成された素子分離領域２２ｔ（図２参照）によって、他の画素セル２０から電気的に分離される。

図１１は、複数の画素セル２０がマトリクス状に配列された例を示している。ただし、ここでは、図面が過度に複雑となることを避けるために、複数の画素セル２０のうち、２行２列のマトリクス状に配列された４つの画素セル２０を取り出して示している。行方向または列方向における、互いに隣接する２つの画素セル間の距離（画素ピッチ）は、例えば２μｍ程度であり得る。なお、本明細書における行方向および列方向は、それぞれ、行および列が延びる方向を意味する。例えば、図１１の紙面における水平方向が行方向であり、紙面における上下方向が列方向である。言うまでもないが、撮像装置１００における画素セル２０の数および配置は、図１１に示す例に限定されない。例えば画素セル２０の配列は、１次元であってもよい。この場合、撮像装置１００をラインセンサとして利用することができる。また、複数の画素セル２０が、行方向および列方向に沿って厳密に直線状に並んでいる必要もない。

図１１に模式的に示すように、ここでは、信号検出トランジスタ１３のソースおよびドレインの一方（ここではソース）と、出力信号線５４との間に、アドレストランジスタ１６が接続されている。後述するように、アドレストランジスタ１６は、典型的には、信号検出トランジスタ１３と同様に半導体基板２２に形成される。図示するように、出力信号線５４は、複数の画素セル２０の各列ごとに設けられる。

アドレストランジスタ１６のゲートには、アドレス信号線５８が接続されている。アドレス信号線５８は、複数の画素セル２０の行ごとに設けられており、各行のアドレス信号線５８は、垂直走査回路（「行走査回路」と呼んでもよい）６０に接続されている。垂直走査回路６０は、アドレス信号線５８の電位を制御することにより、画素セル２０を行単位で選択し、選択された行に属する画素セル２０の出力を出力信号線５４に読み出すことができる。

この例では、出力信号線５４と同様に、第１電圧線５１が、複数の画素セル２０の列ごとに設けられている。信号検出トランジスタ１３のソースおよびドレインの他方（ここではドレイン）は、複数の画素セル２０の列ごとに設けられた複数の第１電圧線５１のうちの対応する１つに接続される。なお、アドレストランジスタ１６は、第１電圧線５１と信号検出トランジスタ１３との間に接続されていてもよい。

各第１電圧線５１は、電圧供給回路５０に接続されている。この例では、第２電圧線５２も、電圧供給回路５０に接続されている。第２電圧線５２は、各画素セル２０の光電変換部１２の透明電極１２ｃとの電気的な接続を有する。

電圧供給回路５０は、撮像装置１００の動作時、第１電圧線５１を介して、信号検出トランジスタ１３（ここではそのドレイン）に第１のバイアス電圧を供給する。また、電圧供給回路５０は、撮像装置１００の動作時、第２電圧線５２を介して、各画素セル２０の光電変換部１２に第２のバイアス電圧を供給する。換言すれば、電圧供給回路５０は、撮像装置１００の動作時、信号検出トランジスタ１３のドレインの電位を基準としたときに所定の範囲内にある電圧を各画素セル２０の透明電極１２ｃに印加する。電圧供給回路５０は、特定の電源回路に限定されず、所定の電圧を生成する回路であってもよいし、他の電源から供給された電圧を所定の電圧に変換する回路であってもよい。電圧供給回路５０が、第１電圧線５１に接続された第１の電圧供給回路と、第２電圧線５２に接続された第２の電圧供給回路とを含んでいてもよい。第１電圧線５１に第１のバイアス電圧を供給する回路および第２電圧線５２に第２のバイアス電圧を供給する回路の少なくとも一方が、垂直走査回路６０の一部であってもよい。

図１２は、画素セル２０の等価回路を示す。第１の実施形態における光センサ１０と同様に、画素アレイＰＡ中の各画素セル２０の信号検出トランジスタ１３は、透明電極１２ｃを介した光電変換層１２ｂへの光の入射によって生じる、画素電極１２ａおよび透明電極１２ｃの間の誘電率の変化に対応した電気信号を出力する。図１２において模式的に示すように、各画素セル２０においてノードＮｄと出力信号線５４との間の電気的なカップリングを積極的に形成することによって、図４〜図７を参照して説明した原理と同様の原理により、各画素セル２０において十分な感度を確保することが可能である。

（画素セル２０のデバイス構造）
図１３は、画素セル２０のデバイス構造の典型例を模式的に示す。上述の光センサ１０と同様に、光電変換部１２は、典型的には、半導体基板２２を覆う層間絶縁層３０上に配置される。光電変換部１２における画素電極１２ａは、隣接する他の画素セル２０の画素電極１２ａから空間的に分離されることにより、他の画素セル２０における画素電極１２ａから電気的に分離される。光電変換層１２ｂは、典型的には、複数の画素セル２０にわたって形成される。複数の画素セル２０の間で連続する単一の層として光電変換層１２ｂを形成することにより、製造工程の複雑化を回避し得る。同様に、透明電極１２ｃも、複数の画素セル２０にわたって形成され得る。複数の画素セル２０の間で連続する単一の電極として透明電極１２ｃを形成することにより、製造工程の複雑化を回避し得る。撮像装置１００の動作時に、透明電極１２ｃと不純物領域２２ａｄの間とに所定の電位差を印加することが可能であれば、画素セル２０ごとに分離して透明電極１２ｃを形成しても構わない。

図１３に例示する構成において、アドレストランジスタ１６は、半導体基板２２に形成された不純物領域２２ａｓおよび２２ａｔ（ここではｎ型領域）と、半導体基板２２上のゲート絶縁層１６ｇと、ゲート絶縁層１６ｇ上のゲート電極１６ｅとを含む。典型的には、アドレストランジスタ１６のゲート絶縁層１６ｇおよびゲート電極１６ｅは、それぞれ、信号検出トランジスタ１３のゲート絶縁層１３ｇおよびゲート電極１３ｅと同層である。

不純物領域２２ａｓおよび２２ａｔは、アドレストランジスタ１６のドレイン領域およびソース領域としてそれぞれ機能する。この例では、アドレストランジスタ１６および信号検出トランジスタ１３は、不純物領域２２ａｓを共有することにより、互いに電気的に接続されている。この例では、コンタクトプラグ４６および配線５５を介して出力信号線５４が不純物領域２２ａｔに電気的に接続されており、コンタクトプラグ４５を介してアドレス信号線５８がアドレストランジスタ１６のゲート電極１６ｅに電気的に接続されている。アドレス信号線５８を介してゲート電極１６ｅの電位を制御し、アドレストランジスタ１６をオン状態とすることにより、アドレストランジスタ１６を介して、信号検出トランジスタ１３の出力を出力信号線５４に選択的に読み出すことができる。信号検出トランジスタ１３およびアドレストランジスタ１６は、光電変換部１２の信号を検出する信号検出回路を構成する。

図１３に例示する構成において、アドレス信号線５８および出力信号線５４は、多層配線３２中の配線層３２ｃｄの一部であり、したがって、同層に配置されている。また、この例では、配線層３２ｃｄは、接続部４２のうちプラグＰ２とコンタクトプラグ４０とを接続する部分５７を含む。つまり、この例では、アドレス信号線５８と、出力信号線５４と、接続部４２の一部を構成する部分５７とが、同層に配置されている。図１３において模式的に示すように、ここでは、アドレス信号線５８と、部分５７との間に、出力信号線５４が配置されている。

撮像装置１００の動作時、アドレス信号線５８には、ハイレベルおよびローレベルの信号のいずれかが選択的に印加される。具体的には、選択の対象となる画素セル２０のアドレストランジスタ１６のオン時、アドレス信号線５８の電位はハイレベルに固定され、アドレストランジスタ１６のオフ時、アドレス信号線５８の電位はローレベルに固定される。つまり、ハイレベルおよびローレベルの間の切り替えはあるものの、基本的にアドレス信号線５８の電位は、動作時の所定期間において固定である。そのため、アドレス信号線５８と接続部４２との間の電気的なカップリングが強いと、例えば第１電圧線５１と接続部４２との間の電気的なカップリングが強い場合と同様の理由により、画素セル２０の感度が低下するおそれがある。図１３に例示する構成では、出力信号線５４がアドレス信号線５８よりも部分５７の近くに配置されているので、出力信号線５４と接続部４２との間の電気的なカップリングがより強く形成される。したがって、アドレス信号線５８と接続部４２との間の電気的なカップリングの影響が低減され、接続部４２における実効的な寄生容量を低減したときと同様の効果が得られる。つまり、第１の実施形態と同様に、感度の低下が抑制される。

もちろん、第１の実施形態と同様に、出力信号線５４（または出力信号線５４と同電位の配線）の少なくとも一部を、第１電圧線５１と接続部４２との間に配置してもよい。さらに、アドレス信号線５８と接続部４２との間だけでなく、撮像装置１００の動作時の所定期間において電位が固定される配線（例えば第１電圧線５１）と接続部４２との間にも出力信号線５４の少なくとも一部を配置すれば、より効果的に感度の低減を抑制し得る。

図１４は、第２の実施形態の第１の変形例を示す。図１４に示す画素セル２０Ａは、配線層３２ｃｅを含む多層配線３２を有する。この例では、配線層３２ｃｅが、第１電圧線５１、配線５４ａおよび５４ｂ、接続部４２の一部を構成する部分５７、ならびに、アドレス信号線５８を含んでいる。図１４において模式的に示すように、配線５４ａは、配線５５およびコンタクトプラグ４６を介して不純物領域２２ａｔに電気的に接続されている。したがって、配線５４ａは、出力信号線５４の一部を構成するといってよい。また、ここでは、配線５４ｂは、配線５４ａとの電気的な接続を有し、配線５４ａと同様に出力信号線５４の一部を構成する。

図１４に例示するように、配線５４ａおよび配線５４ｂを、それぞれ、アドレス信号線５８と接続部４２（ここでは配線層３２ｃｅ中の部分５７）との間、および、第１電圧線５１と接続部４２との間に配置してもよい。これにより、第１電圧線５１と接続部４２との間の電気的なカップリング、および、アドレス信号線５８と接続部４２との間の電気的なカップリングに起因する感度の低下を抑制し得る。なお、半導体基板２２の主面に垂直な断面において、部分５７の右側または左側に第１電圧線５１およびアドレス信号線５８の両方が位置している場合には、出力信号線５４の少なくとも一部を、これらと部分５７との間に配置すればよい。少なくとも、接続部４２と第１電圧線５１との間の距離、および、接続部４２とアドレス信号線５８との間の距離と比較して、接続部４２と出力信号線５４との間の距離の方が小さければ、感度の低下を抑制する効果が得られる。

図１５は、第２の実施形態の第２の変形例を示す。図１５に示す画素セル２０Ｂにおける多層配線３２は、配線５４ｄを含む配線層３２ｃｆを有する。配線５４ｄは、コンタクトプラグ４７を介して、信号検出トランジスタ１３のソース領域としての不純物領域２２ａｓに電気的に接続されている。

図１５に例示する構成において、配線層３２ｃｆは、配線５４ｄの他に、接続部４２の一部を構成する部分５７、アドレス信号線５８および出力信号線５４を含んでいる。この例では、部分５７とアドレス信号線５８との間に、不純物領域２２ａｓに電気的に接続された配線５４ｄが配置されている。したがって、配線５４ｄと接続部４２との間に、アドレス信号線５８と接続部４２との間のカップリングよりも強いカップリングが形成される。

アドレストランジスタ１６のオン時、出力信号線５４の電位は、配線５４ｄの電位と基本的に同じである。そのため、アドレス信号線５８と接続部４２との間に配線５４ｄを配置することによって、アドレス信号線５８と接続部４２との間に出力信号線５４を配置したときと同様に寄生容量の影響を低減することができる。撮像装置１００の動作時の所定期間において電位が固定される配線（例えば第１電圧線５１）と接続部４２との間に、不純物領域２２ａｓに電気的に接続された配線５４ｄを配置してもよい。

このように、信号検出トランジスタ１３およびアドレストランジスタ１６の間のノードと、接続部４２との間の電気的なカップリングを形成してもよい。なお、アドレストランジスタ１６を介在させないことから、信号検出トランジスタ１３およびアドレストランジスタ１６の間のノードと、接続部４２との間の電気的なカップリングの形成は、出力信号線５４と接続部４２との間における電気的なカップリングの形成よりもさらに効果的である。以上に説明したように、本開示の第２の実施形態によれば、各画素セルにおいて、接続部４２と、動作時の所定期間において電位が固定される電圧線との間の電気的なカップリングに起因する感度の低下が抑制された撮像装置を提供し得る。

（光電変換層および光検出の原理）
以下、光電変換層１２ｂの構成の典型例および光検出の原理を説明する。

図１３〜図１５に例示するデバイス構造は、一見すると、半導体基板上に光電変換層が配置された、積層型のイメージセンサにおける画素セルのデバイス構造に似ている。ただし、積層型のイメージセンサでは、光電変換層の一方の主面に対向する画素電極と、他方の主面に対向する透明電極との間に比較的高いバイアス電圧が印加され、光電変換によって生成された正および負の電荷の一方が、信号電荷として画素電極に収集される。これに対し、上述の撮像装置１００および光センサ１０では、光の検出時、光電変換層１２ｂの２つの主面間の電位差（バイアス）が、ある特定の範囲内に維持される。後述するように、光電変換層１２ｂの２つの主面間の電位差が所定の範囲内であると、光電変換層１２ｂからの電極（画素電極１２ａおよび透明電極１２ｃ）への電荷の移動、および、電極（画素電極１２ａおよび透明電極１２ｃ）からの光電変換層１２ｂへの電荷の移動がほとんど起こらない。すなわち、本開示の実施形態では、光電変換によって生じる電荷は、光電変換層１２ｂの外部に取り出されず、光電変換層１２ｂ内に留められる。光電変換によって生じる電荷を光電変換層１２ｂ内に留めることにより、光電変換層１２ｂにおける照度の変化を、画素電極１２ａおよび透明電極１２ｃの間の誘電率の変化として検出することが可能である。

（光電変換層）
以下、光電変換層１２ｂの構成の典型例を詳細に説明する。

光電変換層１２ｂは、例えば、下記一般式（１）で表されるスズナフタロシアニン（以下、単に「スズナフタロシアニン」と呼ぶことがある）を含む。

一般式（１）中、Ｒ¹〜Ｒ²⁴は、独立して、水素原子または置換基を表す。置換基は、特定の置換基に限定されない。置換基は、重水素原子、ハロゲン原子、アルキル基（シクロアルキル基、ビシクロアルキル基、トリシクロアルキル基を含む）、アルケニル基（シクロアルケニル基、ビシクロアルケニル基を含む）、アルキニル基、アリール基、複素環基（ヘテロ環基といってもよい）、シアノ基、ヒドロキシ基、ニトロ基、カルボキシ基、アルコキシ基、アリールオキシ基、シリルオキシ基、ヘテロ環オキシ基、アシルオキシ基、カルバモイルオキシ基、アルコキシカルボニルオキシ基、アリールオキシカルボニルオキシ基、アミノ基（アニリノ基を含む）、アンモニオ基、アシルアミノ基、アミノカルボニルアミノ基、アルコキシカルボニルアミノ基、アリールオキシカルボニルアミノ基、スルファモイルアミノ基、アルキルスルホニルアミノ基、アリールスルホニルアミノ基、メルカプト基、アルキルチオ基、アリールチオ基、ヘテロ環チオ基、スルファモイル基、スルホ基、アルキルスルフィニル基、アリールスルフィニル基、アルキルスルホニル基、アリールスルホニル基、アシル基、アリールオキシカルボニル基、アルコキシカルボニル基、カルバモイル基、アリールアゾ基、ヘテロ環アゾ基、イミド基、ホスフィノ基、ホスフィニル基、ホスフィニルオキシ基、ホスフィニルアミノ基、ホスホノ基、シリル基、ヒドラジノ基、ウレイド基、ボロン酸基（−Ｂ（ＯＨ）₂）、ホスファト基（−ＯＰＯ（ＯＨ）₂）、スルファト基（−ＯＳＯ₃Ｈ）、または、その他の公知の置換基であり得る。

上述の一般式（１）で表されるスズナフタロシアニンとしては、市販されている製品を用いることができる。あるいは、上述の一般式（１）で表されるスズナフタロシアニンは、例えば特開２０１０−２３２４１０号公報に示されているように、下記の一般式（２）で表されるナフタレン誘導体を出発原料として合成することができる。一般式（２）中のＲ²⁵〜Ｒ³⁰は、一般式（１）におけるＲ¹〜Ｒ²⁴と同様の置換基であり得る。

上述の一般式（１）で表されるスズナフタロシアニンにおいて、分子の凝集状態の制御のし易さの観点から、Ｒ¹〜Ｒ²⁴のうち、８個以上が水素原子または重水素原子であると有益であり、Ｒ¹〜Ｒ²⁴のうち、１６個以上が水素原子または重水素原子であるとより有益であり、全てが水素原子または重水素原子であるとさらに有益である。さらに、以下の式（３）で表されるスズナフタロシアニンは、合成の容易さの観点で有利である。

上述の一般式（１）で表されるスズナフタロシアニンは、概ね２００ｎｍ以上１１００ｎｍ以下の波長帯域に吸収を有する。例えば、上述の式（３）で表されるスズナフタロシアニンは、図１６に示すように、波長が概ね８７０ｎｍの位置に吸収ピークを有する。図１６は、上述の式（３）で表されるスズナフタロシアニンを含む光電変換層における吸収スペクトルの一例である。なお、吸収スペクトルの測定においては、石英基板上に光電変換層（厚さ：３０ｎｍ）が積層されたサンプルを用いている。

図１６からわかるように、スズナフタロシアニンを含む材料から形成された光電変換層は、近赤外領域に吸収を有する。すなわち、光電変換層１２ｂを構成する材料として、スズナフタロシアニンを含む材料を選択することにより、近赤外線を検出可能な撮像装置を実現し得る。

図１７は、光電変換層１２ｂの構成の一例を模式的に示す。図１７に例示する構成において、光電変換層１２ｂは、正孔ブロッキング層１２０ｈと、上述の一般式（１）で表されるスズナフタロシアニンを含む有機半導体材料を用いて形成された光電変換構造１２０ｓと、電子ブロッキング層１２０ｅとを有する。正孔ブロッキング層１２０ｈは、光電変換構造１２０ｓおよび透明電極１２ｃの間に配置されており、電子ブロッキング層１２０ｅは、光電変換構造１２０ｓおよび画素電極１２ａの間に配置されている。

図１７に示す光電変換構造１２０ｓは、ｐ型半導体およびｎ型半導体の少なくとも一方を含む。図１７に例示する構成では、光電変換構造１２０ｓは、ｐ型半導体層１２２ｐと、ｎ型半導体層１２２ｎと、ｐ型半導体層１２２ｐおよびｎ型半導体層１２２ｎの間に挟まれた混合層１２２ｍとを有する。ｐ型半導体層１２２ｐは、電子ブロッキング層１２０ｅと混合層１２２ｍとの間に配置されており、光電変換および／または正孔輸送の機能を有する。ｎ型半導体層１２２ｎは、正孔ブロッキング層１２０ｈと混合層１２２ｍとの間に配置されており、光電変換および／または電子輸送の機能を有する。後述するように、混合層１２２ｍがｐ型半導体およびｎ型半導体の少なくとも一方を含んでいてもよい。

ｐ型半導体層１２２ｐおよびｎ型半導体層１２２ｎは、それぞれ、有機ｐ型半導体および有機ｎ型半導体を含む。すなわち、光電変換構造１２０ｓは、上述の一般式（１）で表されるスズナフタロシアニンを含む有機光電変換材料と、有機ｐ型半導体および有機ｎ型半導体の少なくとも一方とを含む。

有機ｐ型半導体（化合物）は、ドナー性有機半導体（化合物）であり、主に正孔輸送性有機化合物に代表され、電子を供与しやすい性質がある有機化合物をいう。さらに詳しくは、有機ｐ型半導体（化合物）は、２つの有機材料を接触させて用いたときにイオン化ポテンシャルの小さい方の有機化合物をいう。したがって、ドナー性有機化合物としては、電子供与性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、トリアリールアミン化合物、ベンジジン化合物、ピラゾリン化合物、スチリルアミン化合物、ヒドラゾン化合物、トリフェニルメタン化合物、カルバゾール化合物、ポリシラン化合物、Ｐ３ＨＴなどのチオフェン化合物、銅フタロシアニンなどのフタロシアニン化合物、シアニン化合物、メロシアニン化合物、オキソノール化合物、ポリアミン化合物、インドール化合物、ピロール化合物、ピラゾール化合物、ポリアリーレン化合物、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、含窒素ヘテロ環化合物を配位子として有する金属錯体などを用いることができる。なお、ドナー性有機半導体は、これらに限らず、上述したように、ｎ型（アクセプター性）化合物として用いた有機化合物よりもイオン化ポテンシャルの小さい有機化合物であればドナー性有機半導体として用い得る。上述のスズナフタロシアニンは、有機ｐ型半導体材料の一例である。

有機ｎ型半導体（化合物）は、アクセプター性有機半導体（化合物）であり、主に電子輸送性有機化合物に代表され、電子を受容しやすい性質がある有機化合物をいう。さらに詳しくは、有機ｎ型半導体（化合物）は、２つの有機化合物を接触させて用いたときに電子親和力の大きい方の有機化合物をいう。したがって、アクセプター性有機化合物としては、電子受容性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、フラーレン、フェニルＣ₆₁酪酸メチルエステル（ＰＣＢＭ）などのフラーレン誘導体、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、窒素原子、酸素原子、硫黄原子を含有する５ないし７員のヘテロ環化合物（例えばピリジン、ピラジン、ピリミジン、ピリダジン、トリアジン、キノリン、キノキサリン、キナゾリン、フタラジン、シンノリン、イソキノリン、プテリジン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、インダゾール、ベンズイミダゾール、ベンゾトリアゾール、ベンゾオキサゾール、ベンゾチアゾール、カルバゾール、プリン、トリアゾロピリダジン、トリアゾロピリミジン、テトラザインデン、オキサジアゾール、イミダゾピリジン、ピラリジン、ピロロピリジン、チアジアゾロピリジン、ジベンズアゼピン、トリベンズアゼピンなど）、ポリアリーレン化合物、フルオレン化合物、シクロペンタジエン化合物、シリル化合物、ペリレンテトラカルボキシルジイミド化合物（ＰＴＣＤＩ）、含窒素ヘテロ環化合物を配位子として有する金属錯体などを用いることができる。なお、これらに限らず、上述したように、ｐ型（ドナー性）有機化合物として用いた有機化合物よりも電子親和力の大きな有機化合物であればアクセプター性有機半導体として用い得る。

混合層１２２ｍは、例えば、ｐ型半導体およびｎ型半導体を含むバルクヘテロ接合構造層であり得る。バルクへテロ接合構造を有する層として混合層１２２ｍを形成する場合、上述の一般式（１）で表されるスズナフタロシアニンをｐ型半導体材料として用い得る。ｎ型半導体材料としては、例えば、フラーレンおよび／またはフラーレン誘導体を用いることができる。ｐ型半導体層１２２ｐを構成する材料が、混合層１２２ｍに含まれるｐ型半導体材料と同じであると有益である。同様に、ｎ型半導体層１２２ｎを構成する材料が、混合層１２２ｍに含まれるｎ型半導体材料と同じであると有益である。バルクへテロ接合構造は、特許第５５５３７２７号公報において詳細に説明されている。参考のため、特許第５５５３７２７号公報の開示内容の全てを本明細書に援用する。

検出を行いたい波長域に応じて適切な材料を用いることにより、所望の波長域に感度を有する撮像装置を実現し得る。光電変換層１２ｂは、アモルファスシリコンなどの無機半導体材料を含んでいてもよい。光電変換層１２ｂは、有機材料から構成される層と無機材料から構成される層とを含んでいてもよい。以下では、スズナフタロシアニンとＣ₆₀とを共蒸着することによって得られたバルクヘテロ接合構造を光電変換層１２ｂに適用した例を説明する。

（光電変換層における光電流特性）
図１８は、光電変換層１２ｂにおける光電流特性の典型例を示す。図１８中、太い実線のグラフは、光が照射された状態における、光電変換層１２ｂの例示的なＩ−Ｖ特性を示している。なお、図１８には、光が照射されていない状態におけるＩ−Ｖ特性の一例も、太い破線によってあわせて示されている。

図１８は、一定の照度のもとで、光電変換層１２ｂの２つの主面の間に印加するバイアス電圧を変化させたときの主面間の電流密度の変化を示している。本明細書において、バイアス電圧における順方向および逆方向は、以下のように定義される。光電変換層が、層状のｐ型半導体および層状のｎ型半導体の接合構造を有する場合には、ｎ型半導体の層よりもｐ型半導体の層の電位が高くなるようなバイアス電圧を順方向のバイアス電圧と定義する。他方、ｎ型半導体の層よりもｐ型半導体の層の電位が低くなるようなバイアス電圧を逆方向のバイアス電圧と定義する。有機半導体材料を用いた場合も、無機半導体材料を用いた場合と同様に、順方向および逆方向を定義することができる。光電変換層がバルクヘテロ接合構造を有する場合、上述の特許第５５５３７２７号公報の図１に模式的に示されるように、光電変換層の２つの主面のうちの一方の表面には、ｎ型半導体よりもｐ型半導体が多く現れ、他方の表面には、ｐ型半導体よりもｎ型半導体が多く現れる。したがって、ｎ型半導体よりもｐ型半導体が多く現れた主面側の電位が、ｐ型半導体よりもｎ型半導体が多く現れた主面側の電位よりも高くなるようなバイアス電圧を順方向のバイアス電圧と定義する。

図１８に示すように、本開示の実施形態による光電変換層１２ｂの光電流特性は、概略的には、第１〜第３の３つの電圧範囲によって特徴づけられる。第１電圧範囲は、逆バイアスの電圧範囲であって、逆方向バイアス電圧の増大に従って出力電流密度の絶対値が増大する電圧範囲である。第１電圧範囲は、光電変換層の主面間に印加されるバイアス電圧の増大に従って光電流が増大する電圧範囲といってもよい。第２電圧範囲は、順バイアスの電圧範囲であって、順方向バイアス電圧の増大に従って出力電流密度が増大する電圧範囲である。つまり、第２電圧範囲は、光電変換層の主面間に印加されるバイアス電圧の増大に従って順方向電流が増大する電圧範囲である。第３電圧範囲は、第１電圧範囲と第２電圧範囲の間の電圧範囲である。

第１〜第３の電圧範囲は、リニアな縦軸および横軸を用いたときにおける光電流特性のグラフの傾きによって区別され得る。参考のため、図１８では、第１電圧範囲および第２電圧範囲のそれぞれにおけるグラフの平均的な傾きを、それぞれ、破線Ｌ１および破線Ｌ２によって示している。図１８に例示されるように、第１電圧範囲、第２電圧範囲および第３電圧範囲における、バイアス電圧の増加に対する出力電流密度の変化率は、互いに異なっている。第３電圧範囲は、バイアス電圧に対する出力電流密度の変化率が、第１電圧範囲における変化率および第２電圧範囲における変化率よりも小さい電圧範囲として定義される。あるいは、電流−電圧特性（Ｉ−Ｖ特性）を示すグラフにおける立ち上がり（立ち下り）の位置に基づいて、第３電圧範囲が決定されてもよい。第３電圧範囲は、典型的には、−１Ｖよりも大きく、かつ、＋１Ｖよりも小さい。第３電圧範囲では、バイアス電圧を変化させても、光電変換層の主面間の電流密度は、ほとんど変化しない。図１８に例示されるように、第３電圧範囲では、電流密度の絶対値は、典型的には１００μＡ／ｃｍ²以下である。

後に詳しく述べるように、この第３電圧範囲では、光の照射によって生じた正孔−電子対は、光の照射をやめれば速やかに再結合して消滅する。そのため、動作時に光電変換層１２ｂの２つの主面の間に印加するバイアス電圧を第３電圧範囲の電圧に調整することによって、高速な応答を実現することが可能となる。第３電圧範囲では、光の照射によって生じた正孔−電子対が、光の照射をやめれば速やかに再結合する。そのため、信号検出トランジスタ１３の出力は、積算光量には依存せず、光照射時の照度の変化に応じた変動を示す。したがって、光電変換層１２ｂの２つの主面間に与えられる電位差を上述の第３電圧範囲の電位差とした場合には、基本的には、露光のタイミングおよび信号の読み出しのタイミングは、一致している。

本開示の典型的な実施形態では、動作時、信号検出トランジスタ１３が有する２つの不純物領域のうち第１電圧線５１に接続された側と、透明電極１２ｃとの間の電位差が、上述の第３電圧範囲に維持された状態で、光の検出が実行される。例えば、図１１および図１３を参照する。図１１および図１３を参照して説明した構成では、不純物領域２２ａｄを基準としたときに第３電圧範囲内にあるバイアス電圧が、電圧供給回路５０から透明電極１２ｃに供給される。したがって、光の検出動作においては、光電変換層１２ｂは、画素電極１２ａ側の主面と透明電極１２ｃ側の主面との間に、第３電圧範囲のバイアス電圧が印加された状態にある。なお、この点は、第１の実施形態による光センサ１０においても同様である。

光電変換層１２ｂに光が入射すると、光電変換層１２ｂの内部に正孔−電子対が発生する。このとき、光電変換層１２ｂに所定のバイアス電圧が印加されているので、複数の正孔−電子対の各々における双極子モーメントは、ほぼ同じ方向に揃う。そのため、正孔−電子対に伴って光電変換層１２ｂの誘電率が増大する。所定のバイアス電圧が印加され、光が照射された状態にある光電変換層１２ｂ内の電場の大きさをＥとすれば、ガウスの法則により、Ｅ＝（（σ_f−σ_p）／ε₀）およびＥ＝（σ_f／ε）が成り立つ。ここで、σ_fは、電極（例えば透明電極１２ｃ）における電荷密度であり、σ_pは、分極により、光電変換層１２ｂにおいて電極に対向する表面に生じた電荷の密度である。ε₀およびεは、それぞれ、真空の誘電率および光電変換層１２ｂの誘電率である。Ｅ＝（（σ_f−σ_p）／ε₀）およびＥ＝（σ_f／ε）から、ε＝ε₀（σ_f／（σ_f−σ_p））が得られ、分極に寄与する電荷（正孔−電子対）の増加により光電変換層１２ｂの誘電率が増大することがわかる。つまり、光電変換層１２ｂへの光の照射により、画素電極１２ａおよび透明電極１２ｃの間の誘電率が増大する。

光電変換部１２および信号検出トランジスタ１３の組を１つの電界効果トランジスタとみなせば、画素電極１２ａおよび透明電極１２ｃの間の誘電率の増大に伴い、その電界効果トランジスタにおけるしきい値電圧が低下された状態と同様の状態となる（その電界効果トランジスタにおける実効的なゲート電圧が増大するといってもよい）。つまり、不純物領域２２ａｓの電圧が、画素電極１２ａおよび透明電極１２ｃの間の誘電率の変化に伴って変化する。換言すれば、信号検出トランジスタ１３におけるソース電圧の大きさが、画素セル２０（または光センサ１０）の照度の変化に応じた変化を示す。したがって、このソース電圧の大きさの変化を適当な検出回路によって検出することにより、光を検出することが可能である。

ここで注目すべき点は、光の検出時に、光電変換層１２ｂに第３電圧範囲のバイアス電圧を印加している点である。フォトダイオード（または光電変換膜）を利用した従来の光センサでは、一般に、図１８に示す第１電圧範囲に対応する、逆バイアスのもとで光検出の動作が実行される。そのため、光電変換によって生じた正孔および電子は、それぞれ、フォトダイオードのカソードおよびアノードに向かって移動する。フォトダイオード（または光電変換膜）を利用した、従来の光センサの光検出においては、光電変換によって生じた電荷が、信号として外部回路に取り出される。

これに対し、本開示の撮像装置１００および光センサ１０では、典型的には、光の検出時、光電変換層１２ｂに第３電圧範囲のバイアス電圧が印加される。第３電圧範囲のバイアス電圧が印加された状態で光電変換層１２ｂに光が照射されると、光電変換層１２ｂに正孔−電子対が生成される。第３電圧範囲のバイアス電圧が印加された状態においては、生成された正孔および電子は、分離して電極に移動することなく、双極子を形成する。すなわち、生成された正孔および電子自体が光電変換層１２ｂの外部に取り出されることはない。

光電変換層からの電荷の排出および光電変換層への電荷の流入は、その速度が遅い（数十ミリ秒程度）。そのため、イメージセンサへの応用においては、光電変換層からの電荷の排出または光電変換層への電荷の流入を伴う構成では、撮像開始時の光電変換層への電圧の印加、光照射などに伴ってノイズ、残像などが発生するおそれがある。これに対し、光の検出時に光電変換層１２ｂに印加するバイアス電圧を第３電圧範囲の電圧とする、本開示の典型的な構成では、光電変換層１２ｂからの電荷の排出または光電変換層１２ｂへの電荷の流入を伴わないので、ノイズ、残像などの発生を抑制し得る。

また、第３電圧範囲のバイアス電圧が印加された状態においては、光電変換層１２ｂに光が入射しなくなると、正孔−電子対は、速やか（数十マイクロ秒以下）に再結合して消滅する。したがって、本開示の典型的な実施形態によれば、高速な応答を実現することが可能である。高速な応答を実現し得るので、本開示の実施形態による撮像装置１００および光センサ１０は、飛行時間法（Time-of-flight method）を利用した距離計測、超高速撮影などへの適用に有利である。

さらに、積層型のイメージセンサでは、信号電荷として正孔および電子の一方しか利用できないことに対して、本開示の実施形態による撮像装置１００および光センサ１０では、正孔および電子をペアの形でソース電圧の変化に利用している。そのため、より高い感度を実現し得る。また、光電変換層１２ｂの２つの主面間に与えられる電位差を上述の第３電圧範囲の電位差としているので、光の照射をやめれば、生成された正孔および電子のペアは、速やかに再結合する。すなわち、積層型のイメージセンサとは異なり、画素電極１２ａの電位のリセット動作が基本的に不要である。なお、本開示の実施形態による撮像装置１００および光センサ１０は、光電変換層１２ｂで生成された正孔または電子をフローティングディフュージョンに信号電荷として蓄積する動作を行わない。そのため、積層型のイメージセンサとは異なり、半導体基板２２は、信号電荷を蓄積するための電荷蓄積領域を有しない。

（変形例）
上述の第３電圧範囲を利用する場合、光の検出時に光電変換層１２ｂの２つの主面間に印加される電圧は、例えば０．１Ｖ程度と比較的小さい。そのため、光電変換層１２ｂの材料として、狭バンドギャップの材料を用いやすいという利点が得られる。また、第３電圧範囲を利用する場合、不純物領域２２ａｄと透明電極１２ｃとの間に与えられる電位差は、比較的小さい。そのため、ゲート絶縁層１３ｇとして比較的薄い絶縁膜を用いることができ、照度に関する情報をソース電圧の変化の形で取得しやすい。ただし、以下に説明するように、光電変換層１２ｂに第１電圧範囲のバイアス電圧を印加して光の検出を実行することも可能である。

図１９は、画素セルの他の変形例を示す。図１９に示す画素セル２０Ｃと、図１３に示す画素セル２０との間の相違点は、画素セル２０Ｃの光電変換部１２Ｃが、光電変換層１２ｂと電極（ここでは画素電極１２ａおよび／または透明電極１２ｃ）との間に配置された絶縁層を含む点である。図１９に例示する構成では、画素電極１２ａと光電変換層１２ｂとの間に絶縁層２３ａが配置され、光電変換層１２ｂと透明電極１２ｃとの間に絶縁層２３ｂが配置されている。なお、第１の実施形態による光センサ１０の光電変換部１２に代えて、ここで説明する光電変換部１２Ｃを用い得ることは、当業者であれば容易に理解される。

絶縁層２３ａおよび絶縁層２３ｂを構成する材料としては、例えば、光電変換層１２ｂを構成する材料よりもリーク電流の小さい材料を選択することができる。例えば、絶縁層２３ａおよび絶縁層２３ｂとして、厚さが５．４ｎｍのシリコン酸化膜を用いることができる。シリコン酸化膜は、例えばＣＶＤにより形成することができる。

図１９に例示する構成では、画素電極１２ａと光電変換層１２ｂとの間に、絶縁層２３ａが配置され、光電変換層１２ｂと透明電極１２ｃとの間に、絶縁層２３ｂが配置されているので、より大きなバイアス電圧を信号検出トランジスタ１３のドレイン領域（またはソース領域）と透明電極１２ｃとの間に印加することが可能である。例えば、第１のバイアス電圧として１．２Ｖの電圧を、不純物領域２２ａｄに印加し、第２のバイアス電圧として３．７Ｖの電圧を、透明電極１２ｃに印加し得る。つまり、ここでは、不純物領域２２ａｄおよび透明電極１２ｃの間に、およそ２．５Ｖの電位差が与えられる。

図１９に例示する構成においては、ゲート絶縁層１３ｇ、絶縁層２３ａ、絶縁層２３ｂおよび光電変換層１２ｂのそれぞれが、キャパシタを構成するので、不純物領域２２ａｄおよび透明電極１２ｃの間に印加される電圧は、ゲート絶縁層１３ｇ、絶縁層２３ａ、絶縁層２３ｂおよび光電変換層１２ｂの間で分圧される。したがって、実際には、ゲート絶縁層１３ｇ、絶縁層２３ａおよび絶縁層２３ｂの各々に印加される電圧は、およそ０．８Ｖ程度である。シリコン酸化膜の厚さが５．４ｎｍ以上であるとき、印加電圧が２．５Ｖ程度であっても、シリコン酸化膜におけるリーク電流は、十分に低い。したがって、不純物領域２２ａｄおよび透明電極１２ｃの間におよそ２．５Ｖの電位差を印加しても、光の非照射時における特性を十分に確保し得る。

このように、光電変換層１２ｂと電極との間に絶縁層（ここでは絶縁層２３ａ、２３ｂ）を配置することにより、信号検出トランジスタ１３のドレイン領域（またはソース領域）と透明電極１２ｃとの間に、より大きなバイアス電圧を印加することが可能である。例えば、光電変換層１２ｂの２つの主面間に与えられる電位差が上述の第１電圧範囲となるようなバイアス電圧が、信号検出トランジスタ１３のドレイン領域（またはソース領域）と透明電極１２ｃとの間に印加されてもよい。

光電変換層１２ｂに第１電圧範囲（図１８参照）のバイアス電圧が印加された状態で光が光電変換層１２ｂに照射されると、光電変換によって生成された正孔および電子の一方は、透明電極１２ｃに向かって移動し、他方は、画素電極１２ａに向かって移動する。このように、光電変換層１２ｂに第１電圧範囲のバイアス電圧を印加する場合には、光電変換によって生じた正の電荷および負の電荷が分離され得るので、光の照射をやめてから正孔および電子のペアが再結合するまでの時間は、光電変換層１２ｂに第３電圧範囲のバイアス電圧を印加する場合と比較して長い。したがって、露光のタイミングと信号の読み出しのタイミングとを必ずしも一致させる必要はない。露光のタイミングと信号の読み出しのタイミングとを異ならせることが比較的容易であるので、ある側面では、光電変換層１２ｂへの第１電圧範囲のバイアス電圧の印加は、イメージセンサへの適用に有利である。

光電変換層１２ｂに第１電圧範囲のバイアス電圧が印加された状態では、光電変換層１２ｂと画素電極１２ａとの間の絶縁層２３ａは、光電変換によって生成された正孔および電子の一方を蓄積するキャパシタとして機能し得る。このキャパシタへの電荷の蓄積に伴い、画素電極１２ａとゲート電極１３ｅとを接続する接続部４２において静電誘導が起こり、信号検出トランジスタ１３における実効的なゲート電圧が変化する。したがって、信号検出トランジスタ１３のソース電圧の大きさが変化する。出力信号の読み出しが終了した後は、例えば、第２のバイアス電圧とは逆極性の電圧が透明電極１２ｃに印加されることにより、キャパシタとしての絶縁層２３ａに蓄積された電荷をリセットするためのリセット動作が実行される。もちろん、上述の第３電圧範囲のバイアス電圧が光電変換層１２ｂに印加された状態で、光の検出動作が行われてもよい。この場合は、リセット動作は不要である。

光電変換層１２ｂと画素電極１２ａとの間、および、光電変換層１２ｂと透明電極１２ｃとの間の少なくとも一方に絶縁層を配置してもよい。これにより、不純物領域２２ａｄおよび透明電極１２ｃの間の電位差を大きくした場合であっても、光電変換によって生じた電荷の、光電変換層１２ｂの外部への移動を抑制し得る。したがって、残像の発生を抑制し得る。絶縁層２３ａおよび／または絶縁層２３ｂとして、シリコン酸化膜に代えて、シリコン窒化物の膜、酸化アルミニウムの膜、高誘電率膜（Ｈｉｇｈ−ｋ膜（例えばＨｆＯ₂膜））などを用いてもよい。

上述の各実施形態では、信号検出トランジスタ１３およびアドレストランジスタ１６の各々がＮチャンネルＭＯＳである例を説明した。しかしながら、本開示の実施形態におけるトランジスタは、ＮチャンネルＭＯＳに限定されない。信号検出トランジスタ１３およびアドレストランジスタ１６は、ＰチャンネルＭＯＳであってもよい。また、これらがＮチャンネルＭＯＳまたはＰチャンネルＭＯＳのいずれかに統一されている必要もない。アドレストランジスタ１６として、ＦＥＴのほか、バイポーラトランジスタも用い得る。

上述の光センサ１０、および、撮像装置１００における画素アレイＰＡは、一般的な半導体製造プロセスを用いて製造することができる。特に、半導体基板２２としてシリコン基板を用いる場合には、種々のシリコン半導体プロセスを利用することによって光センサ１０および撮像装置１００を製造することができる。

（カメラシステム）
図２０は、カメラシステムの例示的な構成を模式的に示す。図２０に示すカメラシステム３００は、レンズ光学系３１０と、上述の撮像装置１００と、システムコントローラ３３０と、カメラ信号処理回路３２０とを有する。カメラシステム３００は、ユーザからの入力を受け付けるための、各種のボタン、タッチスクリーンなどを含む入力インターフェースを有し得る。

レンズ光学系３１０は、例えばオートフォーカス用レンズ、ズーム用レンズおよび絞りを含む。レンズ光学系３１０は、撮像装置１００の撮像面に光を集光する。光電変換層１２ｂが、可視光の波長範囲に吸収を有する材料を用いて形成されている場合、撮像装置１００の撮像面上にカラーフィルタが配置され得る。

システムコントローラ３３０は、カメラシステム３００全体を制御する。システムコントローラ３３０は、例えばマイクロコントローラによって実現され得る。システムコントローラ３３０は、１以上のメモリを含み得る。システムコントローラ３３０は、例えば、垂直走査回路６０、電圧供給回路５０などにおける駆動を制御する。

カメラ信号処理回路３２０は、撮像装置１００からの出力信号を処理する信号処理回路として機能する。カメラ信号処理回路３２０は、例えばガンマ補正、色補間処理、空間補間処理、およびオートホワイトバランスなどの処理を行う。カメラ信号処理回路３２０は、例えばＤＳＰ（Digital Signal Processor）、ＩＳＰ（Image Signal Processor）、ＦＰＧＡ（field-programmable gate array）などによって実現され得る。カメラ信号処理回路３２０が１以上のメモリを含んでいてもよい。

システムコントローラ３３０およびカメラ信号処理回路３２０の少なくとも一方が、画素セル（例えば図１３を参照して説明した画素セル２０）の形成された半導体基板２２上に形成されてもよい。システムコントローラ３３０およびカメラ信号処理回路３２０の少なくとも一方と、撮像装置１００とを単一の半導体装置として製造することにより、カメラシステム３００を小型化し得る。

本開示の光センサおよび撮像装置は、光検出装置、イメージセンサなどに適用可能である。光電変換層の材料を適切に選択することにより、赤外線を利用した画像の取得も可能である。赤外線を利用した撮像を行う撮像装置は、例えば、セキュリティカメラ、車両に搭載されて使用されるカメラなどに用いることができる。車両搭載用カメラは、例えば、車両が安全に走行するための、制御装置に対する入力として利用され得る。あるいは、車両が安全に走行するための、オペレータの支援に利用され得る。

１０ 光センサ
１２ 光電変換部
１２ａ 画素電極
１２ｂ 光電変換層
１２ｃ 透明電極
１３ 信号検出トランジスタ
１３ｅ 信号検出トランジスタのゲート電極
１６ アドレストランジスタ
１６ｅ アドレストランジスタのゲート電極
２０、２０Ａ、２０Ｂ、２０Ｃ 画素セル
２２ 半導体基板
２２ａｄ、２２ａｓ、２２ａｔ 不純物領域
３２ 多層配線
３２ａ〜３２ｃ、３２ｂｄ、３２ｃｄ〜３２ｃｆ 配線層
４０、４１、４４〜４７ コンタクトプラグ
４２ 接続部
５０ 電圧供給回路
５１ 第１電圧線
５２ 第２電圧線
５４ 出力信号線
５６、５７ 接続部の一部
５８ アドレス信号線
６０ 垂直走査回路
１００ 撮像装置
Ｐ１、Ｐ２ プラグ

Claims (16)

1. 第１電極、前記第１電極に対向する第２電極、および前記第１電極と前記第２電極との間に挟まれた光電変換層を含む光電変換部と、
   第１ゲート、第１ソース、および第１ドレインを有する第１のトランジスタと、
   前記第１電極と前記第１ゲートとを電気的に接続する接続部と、
   前記第１のトランジスタと前記光電変換部との間に位置し、前記接続部の一部を含む配線層と、
   を備え、
   前記第１のトランジスタは、前記光電変換層への光の入射によって生じる、前記第１電極と前記第２電極の間の誘電率の変化に対応した電気信号を、前記第１ソースおよび前記第１ドレインの一方から出力し、
   前記配線層は、前記第１ソースおよび前記第１ドレインの前記一方に接続された第１の配線と、動作時の所定期間において電位が固定される第２の配線と、を含み、
   前記第１の配線と前記接続部との距離は、前記第２の配線と前記接続部との距離よりも小さい、光センサ。
2. 前記第２の配線は、前記第１のトランジスタの前記第１ソースおよび前記第１ドレインの他方に接続されている、請求項１に記載の光センサ。
3. 第２ゲート、第２ソースおよび第２ドレインを有する第２のトランジスタをさらに含み、
   前記第２ソースおよび前記第２ドレインの一方は、前記第１ソースおよび前記第１ドレインの前記一方に接続されており、
   前記第２ソースおよび前記第２ドレインの他方は、前記第１の配線に接続されており、
   前記第１の配線は、前記第２のトランジスタを介して、前記第１ソースおよび前記第１ドレインの一方に接続されている、請求項１に記載の光センサ。
4. 前記第２の配線は、前記第１のトランジスタの前記第１ソースおよび前記第１ドレインの他方に接続されている、請求項３に記載の光センサ。
5. 前記第２の配線は、前記第２のトランジスタの前記第２ゲートに接続されている、請求項３に記載の光センサ。
6. 前記配線層は、動作時の所定期間において電位が固定される第３の配線をさらに備え、
   前記第３の配線は、前記第２のトランジスタの前記第２ゲートに接続され、
   前記第１の配線と前記接続部との距離は、前記第３の配線と前記接続部との距離よりも小さい、請求項４に記載の光センサ。
7. 第２ゲート、第２ソースおよび第２ドレインを有する第２のトランジスタをさらに含み、
   前記第２ソースおよび前記第２ドレインの一方は、前記第１ソースおよび前記第１ドレインの前記一方に接続されており、
   前記第２ソースおよび前記第２ドレインの他方は、前記第１の配線に接続されており、
   前記第１の配線は、前記第１のトランジスタおよび前記第２のトランジスタの間に接続され、
   前記第２の配線は、前記第２ゲートに接続されている、請求項１に記載の光センサ。
8. 第２ゲート、第２ソースおよび第２ドレインを有する第２のトランジスタをさらに含み、
   前記第２ソースおよび前記第２ドレインの一方は、前記第１ソースおよび前記第１ドレインの他方に接続されている、請求項１に記載の光センサ。
9. 前記第２の配線は、前記第２のトランジスタの前記第２ソースおよび前記第２ドレインの他方に接続されている、請求項８に記載の光センサ。
10. 前記第２の配線は、前記第２のトランジスタの前記第２ゲートに接続されている、請求項８に記載の光センサ。
11. 前記配線層は、動作時の所定期間において電位が固定される第３の配線をさらに備え、
    前記第３の配線は、前記第２のトランジスタの前記第２ゲートに接続され、
    前記第１の配線と前記接続部との距離は、前記第３の配線と前記接続部との距離よりも小さい、請求項９に記載の光センサ。
12. 前記第１の配線は、前記接続部の前記一部と前記第２の配線との間に位置する、請求項１から１１のいずれか１項に記載の光センサ。
13. 前記第１の配線は、前記接続部の前記一部と前記第３の配線との間に位置する、請求項６または１１に記載の光センサ。
14. 平面視において、前記第１の配線は前記接続部の前記一部を取り囲んでいる、請求項１から１３のいずれか１項に記載の光センサ。
15. 前記光電変換層は、逆方向のバイアス電圧の増大に従って出力電流密度の絶対値が増大する第１電圧範囲と、順方向のバイアス電圧の増大に従って出力電流密度が増大する第２電圧範囲と、前記第１電圧範囲と前記第２電圧範囲との間であって、バイアス電圧に対する出力電流密度の変化率の絶対値が前記第１電圧範囲および前記第２電圧範囲よりも小さい第３電圧範囲と、を有する光電流特性を有し、
    前記第１のトランジスタは、前記光電変換層に印加されるバイアス電圧が前記第３電圧範囲内に維持された状態で前記電気信号を出力する、請求項１から１４のいずれか１項に記載の光センサ。
16. 各々が請求項１から１５のいずれか１項に記載の光センサを含む、複数の画素セルを備え、
    前記複数の画素セルは、１次元または２次元に配列されている、撮像装置。

Images