Nothing Special   »   [go: up one dir, main page]

JP2017005205A - Wiring board and manufacturing method of the same - Google Patents

Wiring board and manufacturing method of the same Download PDF

Info

Publication number
JP2017005205A
JP2017005205A JP2015120470A JP2015120470A JP2017005205A JP 2017005205 A JP2017005205 A JP 2017005205A JP 2015120470 A JP2015120470 A JP 2015120470A JP 2015120470 A JP2015120470 A JP 2015120470A JP 2017005205 A JP2017005205 A JP 2017005205A
Authority
JP
Japan
Prior art keywords
glass substrate
hole
electrode
wiring
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015120470A
Other languages
Japanese (ja)
Inventor
富士夫 吾郷
Fujio Ago
富士夫 吾郷
裕二 渡辺
Yuji Watanabe
裕二 渡辺
肇 小田
Hajime Oda
肇 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2015120470A priority Critical patent/JP2017005205A/en
Publication of JP2017005205A publication Critical patent/JP2017005205A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To effectively suppress generation of cracks or the like on a glass substrate caused by heat stress.SOLUTION: A wiring board (1) comprises: a glass substrate (2); a through-hole (5) whose inner diameter gradually reduces from a front surface (21) of the glass substrate (2) toward a back surface (22) thereof; and a through electrode (6) provided at the through-hole (5). The through electrode (6) includes a recess (61) having an opening on the side of the front surface (21) of the glass substrate (2).SELECTED DRAWING: Figure 1

Description

本発明は、配線基板および配線基板の製造方法に関する。   The present invention relates to a wiring board and a manufacturing method of the wiring board.

近年、電子部品の高密度化などに伴い、配線基板に対して高密度化、大電流化への対応が求められている。ガラスを基材とした配線基板では、配線金属の熱膨張率(例えば、銅の場合17ppm/℃)が、ガラスの熱膨張率(例えば、3ppm/℃)よりも著しく大きい。このため、銅などの金属からなる貫通電極をガラス基板に設けた場合、温度変化によりガラス基板のスルーホール内に熱応力が生じ、隙間やクラックなどが発生する原因となる。このため、ガラスを基材とした配線基板における熱応力の影響を低減するための技術が提案されている。   In recent years, with the increase in the density of electronic components, etc., it has been demanded that the wiring board be compatible with higher density and higher current. In a wiring substrate using glass as a base material, the thermal expansion coefficient of wiring metal (for example, 17 ppm / ° C. in the case of copper) is significantly larger than the thermal expansion coefficient of glass (for example, 3 ppm / ° C.). For this reason, when a through electrode made of a metal such as copper is provided on a glass substrate, a thermal stress is generated in the through hole of the glass substrate due to a temperature change, which causes a gap or a crack. For this reason, a technique for reducing the influence of thermal stress on a wiring board based on glass has been proposed.

図6は、ガラスを基材とした配線基板の従来例を示す断面図である。図6に示すように、特許文献1では、ガラス基板101に形成する貫通孔102の形状を鼓状にすることにより、熱応力を緩和するとともに、貫通孔102に設けられるビア電極103の脱落を防止する技術が提案されている。   FIG. 6 is a cross-sectional view showing a conventional example of a wiring board using glass as a base material. As shown in FIG. 6, in Patent Document 1, the shape of the through hole 102 formed in the glass substrate 101 is made to be a drum shape, thereby relieving thermal stress and removing the via electrode 103 provided in the through hole 102. Techniques to prevent it have been proposed.

図7は、ガラスを基材とした配線基板の他の従来例を示す断面図である。図7で示すように、特許文献2では、ガラス基板201のビア202内に設けられたアンカー金属膜203と金属心材204との間などに低熱膨張率のろう材205を充填することにより、ガラス基板201の破損やビア202内に隙間が発生することを防止する技術が提案されている。   FIG. 7 is a cross-sectional view showing another conventional example of a wiring board based on glass. As shown in FIG. 7, in Patent Document 2, glass material is filled by filling a brazing material 205 having a low thermal expansion coefficient between an anchor metal film 203 and a metal core material 204 provided in a via 202 of a glass substrate 201. Techniques have been proposed for preventing damage to the substrate 201 and the occurrence of a gap in the via 202.

特開2003−218525号公報(2003年7月31日公開)JP 2003-218525 A (released July 31, 2003) 特開2006−60119号公報(2006年3月2日公開)JP 2006-60119 A (published March 2, 2006)

しかしながら、上述のような従来の配線基板では、より大きな電流を流すことができる貫通電極をガラス基板に設けた場合、ガラス基板と貫通電極との熱膨張率の差に起因した熱応力の影響を十分に抑えることができない。このため、熱応力の影響によりスルーホール内にクラックなどが発生するという課題が依然としてある。   However, in the conventional wiring board as described above, when the through electrode capable of flowing a larger current is provided on the glass substrate, the influence of the thermal stress due to the difference in the thermal expansion coefficient between the glass substrate and the through electrode is reduced. It cannot be suppressed sufficiently. For this reason, the subject that a crack etc. generate | occur | produce in a through hole by the influence of a thermal stress still exists.

本発明は、上記従来の課題に鑑みてなされたものであって、その目的は、ガラス基板と貫通電極との熱膨張率の差に起因した熱応力の影響を緩和し、ガラス基板のスルーホールにクラックなどが発生することを効果的に抑制可能な配線基板およびその製造方法を提供することにある。   The present invention has been made in view of the above-described conventional problems, and its purpose is to alleviate the influence of thermal stress caused by the difference in thermal expansion coefficient between the glass substrate and the through electrode, and to prevent through-holes in the glass substrate. An object of the present invention is to provide a wiring board capable of effectively suppressing the occurrence of cracks and the like and a manufacturing method thereof.

上記の課題を解決するために、本発明の一態様に係る配線基板は、ガラス基板と、前記ガラス基板の第1面および当該第1面に対向する前記ガラス基板の第2面のそれぞれに形成された配線パターンと、前記ガラス基板を貫通し、前記第1面から前記第2面へ向かって内径が徐々に小さくなった貫通孔と、前記貫通孔に設けられ、前記第1面に形成された前記配線パターンと前記第2面に形成された前記配線パターンとを電気的に接続する貫通電極とを備え、前記貫通電極は、前記第1面側で開口した凹部形状であることを特徴としている。   In order to solve the above-described problem, a wiring board according to one embodiment of the present invention is formed on each of a glass substrate, a first surface of the glass substrate, and a second surface of the glass substrate facing the first surface. A wiring pattern, a through hole that penetrates the glass substrate and has an inner diameter that gradually decreases from the first surface toward the second surface, and is formed in the first surface. A through-electrode that electrically connects the wiring pattern and the wiring pattern formed on the second surface, wherein the through-electrode has a concave shape opened on the first surface side. Yes.

上記の課題を解決するために、本発明の一態様に係る配線基板の製造方法は、ガラス基板の第2面に配線パターンを形成する工程と、前記第2面に対向する前記ガラス基板の第1面から前記配線パターンに到達するまで、内径が徐々に小さくなった貫通孔を前記ガラス基板に形成する工程と、前記第1面側から前記貫通孔内をめっき処理することにより、前記第1面側で開口した凹部形状の貫通電極を前記貫通孔に形成する工程と、を含むことを特徴としている。   In order to solve the above problems, a method for manufacturing a wiring board according to one aspect of the present invention includes a step of forming a wiring pattern on a second surface of a glass substrate, and a first step of the glass substrate facing the second surface. By forming a through hole with a gradually decreasing inner diameter in the glass substrate from one surface until reaching the wiring pattern, and plating the inside of the through hole from the first surface side, the first And a step of forming a recessed through electrode opened on the surface side in the through hole.

本発明の一態様によれば、ガラス基板と貫通電極との熱膨張率の差に起因した熱応力の影響を緩和し、ガラス基板のスルーホールにクラックなどが発生することを効果的に抑制可能な配線基板およびその製造方法を提供することができるという効果を奏する。   According to one aspect of the present invention, the influence of thermal stress due to the difference in thermal expansion coefficient between the glass substrate and the through electrode can be alleviated, and cracks and the like can be effectively suppressed from occurring in the through hole of the glass substrate. An effect is provided that a simple wiring board and a method for manufacturing the same can be provided.

本発明の実施形態1に係る配線基板を示す断面図である。It is sectional drawing which shows the wiring board which concerns on Embodiment 1 of this invention. (a)〜(m)は、図1に示される配線基板の製造方法の各工程を示す断面図である。(A)-(m) is sectional drawing which shows each process of the manufacturing method of the wiring board shown by FIG. 本発明の実施形態2に係る配線基板を示す断面図である。It is sectional drawing which shows the wiring board which concerns on Embodiment 2 of this invention. (a)〜(m)は、図3に示される配線基板の製造方法の各工程を示す断面図である。(A)-(m) is sectional drawing which shows each process of the manufacturing method of the wiring board shown by FIG. 本発明の実施形態3に係る配線基板を示す断面図である。It is sectional drawing which shows the wiring board which concerns on Embodiment 3 of this invention. ガラスを基材とした配線基板の従来例を示す断面図である。It is sectional drawing which shows the prior art example of the wiring board which used glass as the base material. ガラスを基材とした配線基板の他の従来例を示す断面図である。It is sectional drawing which shows the other conventional example of the wiring board which used glass as the base material.

〔実施形態1〕
以下、本発明の実施の形態について、図1および図2に基づいて説明すれば、以下のとおりである。
Embodiment 1
Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 and 2 as follows.

<配線基板1の構成>
図1は、本実施形態に係る配線基板1の構成を示す断面図である。図1に示すように、配線基板1は、ガラス基板2、第1配線パターン(配線パターン)3、第2配線パターン(配線パターン)4、スルーホール(貫通孔)5、貫通電極6、および充填材7を備える。
<Configuration of wiring board 1>
FIG. 1 is a cross-sectional view showing a configuration of a wiring board 1 according to the present embodiment. As shown in FIG. 1, the wiring substrate 1 includes a glass substrate 2, a first wiring pattern (wiring pattern) 3, a second wiring pattern (wiring pattern) 4, a through hole (through hole) 5, a through electrode 6, and a filling A material 7 is provided.

(ガラス基板2)
ガラス基板2は、配線基板1の基材となる板状部材である。ガラス基板2は、表面(第1面)21、および表面21に対向する面である裏面(第2面)22を有している。ガラス基板2の表面21には、第1配線パターン3が形成されている。また、ガラス基板2の裏面22には、第2配線パターン4が形成されている。
(Glass substrate 2)
The glass substrate 2 is a plate-like member that becomes a base material of the wiring substrate 1. The glass substrate 2 has a front surface (first surface) 21 and a back surface (second surface) 22 that is a surface facing the front surface 21. A first wiring pattern 3 is formed on the surface 21 of the glass substrate 2. A second wiring pattern 4 is formed on the back surface 22 of the glass substrate 2.

配線基板1の基材となるガラス基板2の形状および寸法は、配線基板1の用途などに応じて適宜変更可能である。一例として、ガラス基板2の厚みは、例えば0.1mm以上1mm以下であり、好ましくは0.3mm以上0.6mm以下である。   The shape and dimensions of the glass substrate 2 serving as the base material of the wiring board 1 can be appropriately changed according to the use of the wiring board 1 and the like. As an example, the thickness of the glass substrate 2 is 0.1 mm or more and 1 mm or less, for example, Preferably it is 0.3 mm or more and 0.6 mm or less.

(第1配線パターン3)
第1配線パターン3は、ガラス基板2の表面21に形成された導電パターンである。第1配線パターン3は、ガラス基板2の表面21に形成された、第1シードメタル層31および第1めっき層32を含んでいる。
(First wiring pattern 3)
The first wiring pattern 3 is a conductive pattern formed on the surface 21 of the glass substrate 2. The first wiring pattern 3 includes a first seed metal layer 31 and a first plating layer 32 formed on the surface 21 of the glass substrate 2.

第1シードメタル層31は、ガラス基板2の表面21に、電解(電気)めっき法によって第1めっき層32を成膜するための薄膜である。第1シードメタル層31は、例えば貴金属または高融点金属をスパッタリング、CVD法などによって、ガラス基板2の表面21に形成される。   The first seed metal layer 31 is a thin film for forming the first plating layer 32 on the surface 21 of the glass substrate 2 by electrolytic (electric) plating. The first seed metal layer 31 is formed on the surface 21 of the glass substrate 2 by sputtering, CVD or the like of a noble metal or a refractory metal, for example.

この第1シードメタル層31は、2層構造の積層膜であることが好ましい。例えば、第1めっき層32として銅めっき層を成膜する場合、ガラス基板2の表面21からチタン薄膜(厚み0.2μm程度)および銅薄膜(厚み0.3μm程度)の順番で積層された第1シードメタル層31を形成することが好ましい。   The first seed metal layer 31 is preferably a laminated film having a two-layer structure. For example, when a copper plating layer is formed as the first plating layer 32, the first thin film (thickness: about 0.2 μm) and the copper thin film (thickness: about 0.3 μm) stacked in this order from the surface 21 of the glass substrate 2. It is preferable to form one seed metal layer 31.

これにより、第1シードメタル層31をガラス基板2の表面21に密着させることができるとともに、電解めっき法によって、ガラス基板2の表面21に形成された第1シードメタル層31に、銅からなる第1めっき層32を成膜することができる。   Thereby, the first seed metal layer 31 can be brought into close contact with the surface 21 of the glass substrate 2, and the first seed metal layer 31 formed on the surface 21 of the glass substrate 2 is made of copper by electrolytic plating. The first plating layer 32 can be formed.

第1めっき層32は、第1シードメタル層31に形成された導電層である。第1めっき層32を構成する金属としては銅を好適に用いることができる。第1めっき層32を銅で構成した場合、第1めっき層32の厚みは30μm以上100μm以下であることが好ましい。   The first plating layer 32 is a conductive layer formed on the first seed metal layer 31. As the metal constituting the first plating layer 32, copper can be suitably used. When the 1st plating layer 32 is comprised with copper, it is preferable that the thickness of the 1st plating layer 32 is 30 micrometers or more and 100 micrometers or less.

ただし、必要に応じて銅以外の金属(例えば、クロム、鉛、ニッケル、金、銀、すず、亜鉛など)を、第1めっき層32として使用または併用してもよい。   However, a metal other than copper (for example, chromium, lead, nickel, gold, silver, tin, zinc, etc.) may be used or used in combination as the first plating layer 32 as necessary.

(第2配線パターン4)
第2配線パターン4は、ガラス基板2の裏面22に形成された導電パターンである。第2配線パターン4は、ガラス基板2の裏面22に形成された、第2シードメタル層41および第2めっき層42を含んでいる。
(Second wiring pattern 4)
The second wiring pattern 4 is a conductive pattern formed on the back surface 22 of the glass substrate 2. The second wiring pattern 4 includes a second seed metal layer 41 and a second plating layer 42 formed on the back surface 22 of the glass substrate 2.

第2シードメタル層41は、ガラス基板2の裏面22に、電解(電気)めっき法によって第2めっき層42を成膜するための薄膜である。第2シードメタル層41は、例えば貴金属または高融点金属をスパッタリング、CVD法などによって、ガラス基板2の裏面22に形成される。   The second seed metal layer 41 is a thin film for forming the second plating layer 42 on the back surface 22 of the glass substrate 2 by an electrolytic (electric) plating method. The second seed metal layer 41 is formed on the back surface 22 of the glass substrate 2 by sputtering, CVD, or the like using a noble metal or a refractory metal, for example.

この第2シードメタル層41は、上述した第1シードメタル層31と同様に、2層構造の積層膜であることが好ましい。すなわち、第2めっき層42として銅めっき層を形成する場合、ガラス基板2の裏面22からチタン薄膜(厚み0.2μm程度)および銅薄膜(厚み0.3μm程度)の順番で積層された第2シードメタル層41を形成することが好ましい。   The second seed metal layer 41 is preferably a laminated film having a two-layer structure, like the first seed metal layer 31 described above. That is, when a copper plating layer is formed as the second plating layer 42, the second layer is laminated in the order of a titanium thin film (thickness of about 0.2 μm) and a copper thin film (thickness of about 0.3 μm) from the back surface 22 of the glass substrate 2. It is preferable to form the seed metal layer 41.

これにより、第2シードメタル層41をガラス基板2の裏面22に密着させることができるとともに、電解めっき法によって、ガラス基板2の裏面22に形成された第2シードメタル層41に銅からなる第2めっき層42を成膜することができる。   Thus, the second seed metal layer 41 can be brought into close contact with the back surface 22 of the glass substrate 2, and the second seed metal layer 41 formed on the back surface 22 of the glass substrate 2 is made of copper by electrolytic plating. Two plating layers 42 can be formed.

第2めっき層42は、第2シードメタル層41に形成された導電層である。第2めっき層42を構成する金属としては銅を好適に用いることができる。第2めっき層42を銅で構成した場合、第2めっき層32の厚みは30μm以上100μm以下であることが好ましい。   The second plating layer 42 is a conductive layer formed on the second seed metal layer 41. Copper can be suitably used as the metal constituting the second plating layer 42. When the 2nd plating layer 42 is comprised with copper, it is preferable that the thickness of the 2nd plating layer 32 is 30 micrometers or more and 100 micrometers or less.

ただし、必要に応じて銅以外の金属(例えば、クロム、鉛、ニッケル、金、銀、すず、亜鉛など)を、第2めっき層42として使用または併用してもよい。   However, a metal other than copper (for example, chromium, lead, nickel, gold, silver, tin, zinc, etc.) may be used or used together as the second plating layer 42 as necessary.

この第2配線パターン4は、第2配線パターン4の一部(端部)が、ガラス基板2の裏面22側で開口したスルーホール5の第2開口部(開口部)52を覆う(塞ぐ)ように設けられている。   In the second wiring pattern 4, a part (end portion) of the second wiring pattern 4 covers (closes) the second opening (opening) 52 of the through hole 5 opened on the back surface 22 side of the glass substrate 2. It is provided as follows.

(スルーホール5)
スルーホール5は、ガラス基板2の面外方向に形成された貫通孔である。スルーホール5は、ガラス基板2の表面21から裏面22にわたって貫設されており、ガラス基板2の表面21側に第1開口部51を有し、ガラス基板2の裏面22側に第2開口部52を有している。
(Through hole 5)
The through hole 5 is a through hole formed in the out-of-plane direction of the glass substrate 2. The through hole 5 extends from the front surface 21 to the rear surface 22 of the glass substrate 2, has a first opening 51 on the front surface 21 side of the glass substrate 2, and a second opening on the rear surface 22 side of the glass substrate 2. 52.

スルーホール5は、ガラス基板2の表面21から裏面22へ向かって内径(直径)が徐々に小さくなったテーパー形状である。このため、スルーホール5は、第1開口部51の内径が最大となり、第2開口部52の内径が最小となっている。   The through hole 5 has a tapered shape in which the inner diameter (diameter) gradually decreases from the front surface 21 to the rear surface 22 of the glass substrate 2. For this reason, the through hole 5 has the maximum inner diameter of the first opening 51 and the minimum inner diameter of the second opening 52.

スルーホール5を上述のようなテーパー形状とすることにより、ガラス基板2と貫通電極6との熱膨張率の差に起因してスルーホール5内に生じた熱応力が、ガラス基板2の面内方向へ集中することを抑制することが可能となる。   By making the through-hole 5 have a tapered shape as described above, the thermal stress generated in the through-hole 5 due to the difference in thermal expansion coefficient between the glass substrate 2 and the through electrode 6 is caused in the plane of the glass substrate 2. It is possible to suppress concentration in the direction.

スルーホール5の寸法は、貫通電極6を流れる電流の大きさなどに応じて適宜変更可能である。ただし、配線基板1の大電流化に対応するためには、少なくとも第2開口部52の直径が300μm以上であることが好ましい。   The dimension of the through hole 5 can be appropriately changed according to the magnitude of the current flowing through the through electrode 6. However, in order to cope with an increase in current of the wiring board 1, it is preferable that at least the diameter of the second opening 52 is 300 μm or more.

(貫通電極6)
貫通電極6は、ガラス基板2の表面21に設けられた第1配線パターン3と、ガラス基板2の裏面22に設けられた第2配線パターン4とを電気的に接続する電極である。貫通電極6は、ガラス基板2に形成されたテーパー形状のスルーホール5に設けられている。
(Penetration electrode 6)
The through electrode 6 is an electrode that electrically connects the first wiring pattern 3 provided on the front surface 21 of the glass substrate 2 and the second wiring pattern 4 provided on the back surface 22 of the glass substrate 2. The through electrode 6 is provided in a tapered through hole 5 formed in the glass substrate 2.

貫通電極6は、第1シードメタル層31および第1めっき層32を含んでおり、第1配線パターン3と一体的に構成されている。すなわち、配線基板1では、第1シードメタル層31および第1めっき層32のうち、ガラス基板2の表面21に位置する部分が第1配線パターン3として機能し、スルーホール5に位置する部分が貫通電極6として機能する。   The through electrode 6 includes a first seed metal layer 31 and a first plating layer 32, and is configured integrally with the first wiring pattern 3. That is, in the wiring substrate 1, the portion located on the surface 21 of the glass substrate 2 of the first seed metal layer 31 and the first plating layer 32 functions as the first wiring pattern 3, and the portion located in the through hole 5. It functions as the through electrode 6.

本実施形態では、貫通電極6は、スルーホール5の内周面およびスルーホール5の第2開口部52を覆う第2配線パターン4の内面(すなわち、第2シードメタル層41のスルーホール5側の面)にわたって、第1シードメタル層31および第1めっき層32がこの順番で積層された被覆膜であり、ガラス基板2の表面21側で開口した凹部形状である。   In the present embodiment, the through electrode 6 has the inner surface of the second wiring pattern 4 that covers the inner peripheral surface of the through hole 5 and the second opening 52 of the through hole 5 (that is, the through hole 5 side of the second seed metal layer 41). The first seed metal layer 31 and the first plating layer 32 are laminated in this order, and have a concave shape opened on the surface 21 side of the glass substrate 2.

貫通電極6を上述のような凹部61を有する形状とすることにより、ガラス基板2と貫通電極6との熱膨張率の差に起因して生じた熱応力の影響を好適に緩和することが可能となる。   By making the through electrode 6 into the shape having the recess 61 as described above, it is possible to suitably reduce the influence of the thermal stress caused by the difference in thermal expansion coefficient between the glass substrate 2 and the through electrode 6. It becomes.

(充填材7)
充填材7は、貫通電極6の凹部61に充填される物質である。充填材7は、ガラス基板2および貫通電極6よりも弾性率が低い材料から構成されていることが好ましい。これにより、温度変化に伴う貫通電極6の歪みなどを抑制して、貫通電極6の高い信頼性を確保することができる。
(Filler 7)
The filler 7 is a substance that fills the recess 61 of the through electrode 6. The filler 7 is preferably made of a material having a lower elastic modulus than the glass substrate 2 and the through electrode 6. Thereby, distortion of the penetration electrode 6 accompanying a temperature change, etc. can be suppressed, and the high reliability of the penetration electrode 6 can be ensured.

充填材7の材料は、ガラス基板2および貫通電極6よりも弾性率が低いものであれば特に限定されないが、例えばエポキシ樹脂などを好適に用いることができる。   The material of the filler 7 is not particularly limited as long as it has an elastic modulus lower than that of the glass substrate 2 and the through electrode 6. For example, an epoxy resin can be suitably used.

なお、充填材7は必須の構成ではなく、必要に応じて充填材7を適宜省略することも可能である。   Note that the filler 7 is not an essential component, and the filler 7 may be omitted as appropriate.

<配線基板1の製造方法>
次に、配線基板1の製造方法について説明する。図2の(a)〜(m)は、配線基板1の製造方法の各工程を示す断面図である。
<Method for Manufacturing Wiring Board 1>
Next, a method for manufacturing the wiring board 1 will be described. 2A to 2M are cross-sectional views showing the respective steps of the method for manufacturing the wiring board 1.

まず、図2の(a)に示すように、任意の形状および寸法のガラス基板2を成形する。配線基板1の基材となるガラス基板2の形状および寸法は、配線基板1の用途などに応じて適宜変更可能である。   First, as shown to (a) of FIG. 2, the glass substrate 2 of arbitrary shapes and dimensions is shape | molded. The shape and dimensions of the glass substrate 2 serving as the base material of the wiring board 1 can be appropriately changed according to the use of the wiring board 1 and the like.

次に、図2の(b)に示すように、ガラス基板2の裏面22全体に、第2シードメタル層41を形成する。具体的には、貴金属または高融点金属などを、スパッタリング、CVD法などによってガラス基板2の裏面22に成膜することによって、第2シードメタル層41を形成する。   Next, as shown in FIG. 2B, a second seed metal layer 41 is formed on the entire back surface 22 of the glass substrate 2. Specifically, the second seed metal layer 41 is formed by depositing a noble metal or a refractory metal on the back surface 22 of the glass substrate 2 by sputtering, CVD, or the like.

次に、図2の(c)に示すように、フォトレジスト18のパターンを第2シードメタル層41に形成する。具体的には、ガラス基板2の裏面22に形成された第2シードメタル層41にフォトレジスト18を塗布し、露光・現像などの通常のフォトリソグラフィによって、厚み150μm程度のフォトレジスト18のパターンを形成する。フォトレジスト18のパターンは、次工程にて第2めっき層42を形成する際のマスクとなる。   Next, as shown in FIG. 2C, a pattern of the photoresist 18 is formed on the second seed metal layer 41. Specifically, a photoresist 18 is applied to the second seed metal layer 41 formed on the back surface 22 of the glass substrate 2, and a pattern of the photoresist 18 having a thickness of about 150 μm is formed by ordinary photolithography such as exposure and development. Form. The pattern of the photoresist 18 serves as a mask when forming the second plating layer 42 in the next step.

次に、図2の(d)に示すように、第2シードメタル層41に第2めっき層42を形成する。具体的には、フォトレジスト18の開口部分に位置する第2シードメタル層41に、電解めっき法によって第2めっき層42を形成する。   Next, as shown in FIG. 2D, a second plating layer 42 is formed on the second seed metal layer 41. Specifically, the second plating layer 42 is formed on the second seed metal layer 41 located in the opening portion of the photoresist 18 by an electrolytic plating method.

次に、図2の(e)に示すように、フォトレジスト18を除去する。これにより、フォトレジスト18で覆われていた第2シードメタル層41を露出させる。   Next, as shown in FIG. 2E, the photoresist 18 is removed. Thereby, the second seed metal layer 41 covered with the photoresist 18 is exposed.

次に、図2の(f)に示すように、露出させた第2シードメタル層41をエッチングする。これにより、ガラス基板2の裏面22から不要な第2シードメタル層41が除去されて、ガラス基板2の裏面22に第2配線パターン4が形成される。   Next, as shown in FIG. 2F, the exposed second seed metal layer 41 is etched. Thereby, the unnecessary second seed metal layer 41 is removed from the back surface 22 of the glass substrate 2, and the second wiring pattern 4 is formed on the back surface 22 of the glass substrate 2.

次に、図2の(g)に示すように、ガラス基板2にテーパー形状のスルーホール5を形成する。具体的には、ガラス基板2の表面21から第2配線パターン4へ向かって内径が徐々に小さくなったテーパー形状のスルーホール5を、第2配線パターン4の内面(すなわち、ガラス基板2の裏面22側の第2シードメタル層41の面)に到達するまで形成する。これにより、第2配線パターン4によって第2開口部52が覆われたスルーホール5が形成される。   Next, as shown in FIG. 2G, tapered through holes 5 are formed in the glass substrate 2. Specifically, the tapered through hole 5 whose inner diameter gradually decreases from the front surface 21 of the glass substrate 2 toward the second wiring pattern 4 is formed on the inner surface of the second wiring pattern 4 (that is, the back surface of the glass substrate 2). It is formed until it reaches the surface of the second seed metal layer 41 on the 22 side. Thereby, the through hole 5 in which the second opening 52 is covered with the second wiring pattern 4 is formed.

テーパー形状のスルーホール5をガラス基板2に形成する方法としては、研磨材(金属粉など)を吹き付けることによりガラス基板2を切削するサンドブラスト装置を用いたサンドブラスト法が好適である。サンドブラスト法を用いる場合、ガラス基板2を切削する切削速度に比べて、第2シードメタル層41を切削する切削速度は低下する。このため、スルーホール5が第2シードメタル層41に到達した後、切削速度が低下したタイミングでサンドブラスト装置が停止するように、サンドブラスト装置の加工時間を調整することによって、第2シードメタル層41が残った状態でスルーホール5をガラス基板2に形成することが可能となる。これにより、ガラス基板2を選択的に切削して、第2シードメタル層41に到達するスルーホール5を容易かつ効率的に形成することができる。   As a method for forming the tapered through hole 5 on the glass substrate 2, a sand blasting method using a sand blasting apparatus for cutting the glass substrate 2 by spraying an abrasive (metal powder or the like) is suitable. When using the sandblasting method, the cutting speed for cutting the second seed metal layer 41 is lower than the cutting speed for cutting the glass substrate 2. For this reason, after the through-hole 5 reaches the second seed metal layer 41, the second seed metal layer 41 is adjusted by adjusting the processing time of the sand blasting device so that the sand blasting device stops at the timing when the cutting speed decreases. It is possible to form the through hole 5 in the glass substrate 2 in a state where the is left. Thereby, the glass substrate 2 can be selectively cut, and the through hole 5 reaching the second seed metal layer 41 can be easily and efficiently formed.

ただし、テーパー形状のスルーホール5をガラス基板2に形成する方法は、サンドブラスト法に限定されない。スルーホール5をガラス基板2に形成する他の方法として、例えば、第2シードメタル層41をエッチングせずにガラス基板2のみを選択的にエッチングし、かつテーパー形状のスルーホール5を形成可能なウェットエッチング法またはプラズマエッチング法を用いてもよい。この場合、スルーホール5の形成時(すなわち、ガラス基板2のエッチング時)にエッチングされない金属で第2シードメタル層41を構成することにより、ガラス基板2のみを選択的にエッチングすることができる。これにより、第2シードメタル層41に到達するスルーホール5を容易かつ効率的に形成することができる。   However, the method of forming the tapered through hole 5 in the glass substrate 2 is not limited to the sandblast method. As another method for forming the through hole 5 in the glass substrate 2, for example, only the glass substrate 2 can be selectively etched without etching the second seed metal layer 41, and the tapered through hole 5 can be formed. A wet etching method or a plasma etching method may be used. In this case, only the glass substrate 2 can be selectively etched by forming the second seed metal layer 41 with a metal that is not etched when the through hole 5 is formed (that is, when the glass substrate 2 is etched). Thereby, the through hole 5 reaching the second seed metal layer 41 can be easily and efficiently formed.

次に、図2の(h)に示すように、ガラス基板2の表面21全体に、第1シードメタル層31を形成する。具体的には、貴金属または高融点金属などを、スパッタリング、CVD法などによってガラス基板2の表面21に成膜することによって、第1シードメタル層31を形成する。この際、ガラス基板2の表面21全体に第1シードメタル層31を形成すると同時に、スルーホール5の内壁およびスルーホール5の第2開口部52を覆う第2シードメタル層41の内面にわたって第1シードメタル層31を形成する。   Next, as shown in FIG. 2H, a first seed metal layer 31 is formed on the entire surface 21 of the glass substrate 2. Specifically, the first seed metal layer 31 is formed by depositing a noble metal or a refractory metal on the surface 21 of the glass substrate 2 by sputtering, CVD, or the like. At this time, the first seed metal layer 31 is formed on the entire surface 21 of the glass substrate 2, and at the same time, the first seed metal layer 41 covering the inner wall of the through hole 5 and the second opening 52 of the through hole 5 is covered with the first seed metal layer 41. A seed metal layer 31 is formed.

次に、図2の(i)に示すように、フォトレジスト18のパターンを第1シードメタル層31に形成する。具体的には、ガラス基板2の表面21に形成された第1シードメタル層31にフォトレジスト18を塗布し、露光・現像などのフォトリソグラフィによりフォトレジスト18のパターンを形成する。フォトレジスト18のパターンは、次工程にて第1めっき層32を形成する際のマスクとなる。   Next, as shown in FIG. 2I, a pattern of the photoresist 18 is formed on the first seed metal layer 31. Specifically, the photoresist 18 is applied to the first seed metal layer 31 formed on the surface 21 of the glass substrate 2, and the pattern of the photoresist 18 is formed by photolithography such as exposure and development. The pattern of the photoresist 18 serves as a mask when the first plating layer 32 is formed in the next step.

次に、図2の(j)に示すように、第1シードメタル層31に第1めっき層32を形成する。具体的には、フォトレジスト18の開口部分に位置するガラス基板2の表面21に形成された第1シードメタル層31、並びに、スルーホール5内の第1シードメタル層31に、電解めっき法によって第1めっき層32を形成する。これにより、スルーホール5内に、ガラス基板2の表面21側で開口した凹部61を有する形状の貫通電極6が形成される。   Next, as shown in (j) of FIG. 2, a first plating layer 32 is formed on the first seed metal layer 31. Specifically, the first seed metal layer 31 formed on the surface 21 of the glass substrate 2 located in the opening portion of the photoresist 18 and the first seed metal layer 31 in the through hole 5 are electroplated. A first plating layer 32 is formed. Thereby, the through electrode 6 having a shape having the recess 61 opened on the surface 21 side of the glass substrate 2 is formed in the through hole 5.

なお、貫通電極6の膜厚(第1シードメタル層31の厚みと第1めっき層32の厚みとの総和)は、スルーホール5の第2開口部52の直径の1/2未満であることが好ましい。これにより、凹部61を有する形状の貫通電極6を好適に形成することができる。   Note that the thickness of the through electrode 6 (the sum of the thickness of the first seed metal layer 31 and the thickness of the first plating layer 32) is less than ½ of the diameter of the second opening 52 of the through hole 5. Is preferred. Thereby, the penetration electrode 6 having the shape having the recess 61 can be suitably formed.

次に、図2の(k)に示すように、フォトレジスト18を除去する。これにより、フォトレジスト18で覆われていた第1シードメタル層31を露出させる。   Next, as shown in FIG. 2K, the photoresist 18 is removed. As a result, the first seed metal layer 31 covered with the photoresist 18 is exposed.

次に、図2の(l)に示すように、露出させた第1シードメタル層31をエッチングする。これにより、ガラス基板2の表面21から不要な第1シードメタル層31が除去されて、ガラス基板2の表面21に第1配線パターン3が形成される。   Next, as shown in FIG. 2L, the exposed first seed metal layer 31 is etched. Thereby, the unnecessary first seed metal layer 31 is removed from the surface 21 of the glass substrate 2, and the first wiring pattern 3 is formed on the surface 21 of the glass substrate 2.

最後に、図2の(m)に示すように、貫通電極6の凹部61内に充填材7を充填することにより、配線基板1を製造することができる。ただし、貫通電極6の凹部61内に充填材7を充填しない場合、図2の(m)に示す工程を省略すればよい。   Finally, as shown in (m) of FIG. 2, the wiring substrate 1 can be manufactured by filling the filling material 7 in the concave portion 61 of the through electrode 6. However, when the filler 7 is not filled in the recess 61 of the through electrode 6, the step shown in FIG.

なお、上述の説明は、第1配線パターン3、第2配線パターン4、および貫通電極6を、電解めっき法によって形成する場合の一例である。したがって、第1配線パターン3、第2配線パターン4、および貫通電極6は電解めっき法以外の公知の方法によって、第1配線パターン3、第2配線パターン4、および貫通電極6を形成してもよい。   The above description is an example in which the first wiring pattern 3, the second wiring pattern 4, and the through electrode 6 are formed by an electrolytic plating method. Therefore, even if the 1st wiring pattern 3, the 2nd wiring pattern 4, and the penetration electrode 6 form the 1st wiring pattern 3, the 2nd wiring pattern 4, and the penetration electrode 6 by well-known methods other than the electroplating method, it is. Good.

<配線基板1の効果>
以上のように、配線基板1は、ガラス基板2と、ガラス基板2の表面21に設けられた第1配線パターン3およびガラス基板2の裏面22に設けられた第2配線パターン4と、ガラス基板2を貫通し、表面21から裏面22へ向かって内径が徐々に小さくなったスルーホール5と、スルーホール5に設けられ、第1配線パターン3と第2配線パターン4とを電気的に接続する貫通電極6とを備え、貫通電極6は、表面21側で開口した凹部61を有する形状である。
<Effect of wiring board 1>
As described above, the wiring substrate 1 includes the glass substrate 2, the first wiring pattern 3 provided on the front surface 21 of the glass substrate 2, the second wiring pattern 4 provided on the back surface 22 of the glass substrate 2, and the glass substrate. 2, the through hole 5 having an inner diameter that gradually decreases from the front surface 21 toward the back surface 22, and the first wiring pattern 3 and the second wiring pattern 4 are electrically connected to each other. The through electrode 6 has a shape having a recess 61 that is open on the surface 21 side.

配線基板1では、スルーホール5が、ガラス基板2の表面21から裏面22へ向かって内径が徐々に小さくなったテーパー形状であるため、ガラス基板2と貫通電極6との熱膨張率の差に起因してスルーホール5内に生じた熱応力がガラス基板2の面内方向へ集中することを抑制することが可能となる。また、配線基板1では、貫通電極6がガラス基板2の表面21側で開口した凹部61を有する形状であるため、スルーホール5内に生じた熱応力の影響を好適に緩和することが可能となる。   In the wiring substrate 1, the through hole 5 has a tapered shape with an inner diameter gradually decreasing from the front surface 21 to the back surface 22 of the glass substrate 2, so that the difference in thermal expansion coefficient between the glass substrate 2 and the through electrode 6 is caused. This makes it possible to suppress the thermal stress generated in the through hole 5 from being concentrated in the in-plane direction of the glass substrate 2. Further, in the wiring board 1, the through electrode 6 has a shape having the concave portion 61 opened on the surface 21 side of the glass substrate 2, so that the influence of the thermal stress generated in the through hole 5 can be suitably reduced. Become.

したがって、本実施形態によれば、ガラス基板2のスルーホール5にクラックなどが発生することを効果的に抑制可能な配線基板1を実現することができる。   Therefore, according to the present embodiment, it is possible to realize the wiring substrate 1 that can effectively suppress the occurrence of cracks or the like in the through holes 5 of the glass substrate 2.

〔実施形態2〕
本発明の他の実施形態について、図3および図4に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
[Embodiment 2]
The following will describe another embodiment of the present invention with reference to FIGS. For convenience of explanation, members having the same functions as those described in the embodiment are given the same reference numerals, and descriptions thereof are omitted.

本実施形態に係る配線基板10は、貫通電極が設けられないスルーホールをさらに備える点において、上述した実施形態1に係る配線基板1と主に異なっている。   The wiring board 10 according to the present embodiment is mainly different from the wiring board 1 according to the first embodiment described above in that it further includes a through hole in which no through electrode is provided.

<配線基板10の構成>
図3は、本実施形態に係る配線基板10を示す断面図である。図3に示すように、配線基板10は、ガラス基板2、第1配線パターン3、第2配線パターン4、スルーホール5、貫通電極6、充填材7、および第2スルーホール(貫通孔)8を備える。
<Configuration of Wiring Board 10>
FIG. 3 is a cross-sectional view showing the wiring board 10 according to the present embodiment. As shown in FIG. 3, the wiring substrate 10 includes a glass substrate 2, a first wiring pattern 3, a second wiring pattern 4, a through hole 5, a through electrode 6, a filler 7, and a second through hole (through hole) 8. Is provided.

(第2スルーホール8)
第2スルーホール8は、ガラス基板2に形成された貫通孔である。第2スルーホール8は、ガラス基板2の表面21から裏面22にわたって貫設されており、ガラス基板2の表面21側に第1開口部81を有し、ガラス基板2の裏面22側に第2開口部82を有している。
(Second through hole 8)
The second through hole 8 is a through hole formed in the glass substrate 2. The second through hole 8 extends from the front surface 21 to the back surface 22 of the glass substrate 2, has a first opening 81 on the front surface 21 side of the glass substrate 2, and a second on the back surface 22 side of the glass substrate 2. An opening 82 is provided.

第2スルーホール8は、ガラス基板2の表面21から裏面22へ向かって内径(直径)が徐々に小さくなったテーパー形状である。すなわち、第2スルーホール8は、第1開口部81の内径が最大となり、第2開口部82の内径が最小となっている。   The second through hole 8 has a tapered shape in which the inner diameter (diameter) gradually decreases from the front surface 21 to the rear surface 22 of the glass substrate 2. That is, in the second through hole 8, the inner diameter of the first opening 81 is the maximum, and the inner diameter of the second opening 82 is the minimum.

このように、貫通電極6が設けられていない第2スルーホール8を配線基板10がさらに備えることにより、多層基板間の層間接続または電子部品のスルーホール実装などに第2スルーホール8を利用することができる。   As described above, the wiring substrate 10 further includes the second through hole 8 in which the through electrode 6 is not provided, so that the second through hole 8 is used for interlayer connection between multilayer substrates or mounting of a through hole of an electronic component. be able to.

<配線基板10の製造方法>
次に、配線基板10の製造方法について説明する。配線基板10は、実施形態1に係る配線基板1のガラス基板2に、第2スルーホール8を追加することにより製造可能である。
<Method for Manufacturing Wiring Board 10>
Next, a method for manufacturing the wiring board 10 will be described. The wiring board 10 can be manufactured by adding the second through hole 8 to the glass substrate 2 of the wiring board 1 according to the first embodiment.

図4の(a)〜(m)は、配線基板10の製造方法の各工程を示す断面図である。なお、図4の(a)〜(f)に示す各工程は、図2の(a)〜(f)に示す各工程と同一である。   4A to 4M are cross-sectional views showing respective steps of the method for manufacturing the wiring substrate 10. In addition, each process shown to (a)-(f) of FIG. 4 is the same as each process shown to (a)-(f) of FIG.

配線基板10の製造方法としては、例えば、図4の(g)に示すように、ガラス基板2にスルーホールを形成する工程にて、スルーホール5とともに第2スルーホール8をさらに形成し、図4の(i)で示すように、フォトレジスト18を形成する工程にて、第2スルーホール8内を埋めるようにフォトレジスト18を形成すればよい。これにより、図4の(j)で示すように、第1シードメタル層31に第1めっき層32を形成する工程にて、フォトレジスト18がマスクとなり、第2スルーホール8内への第1めっき層32の形成が抑制される。   As a method for manufacturing the wiring substrate 10, for example, as shown in FIG. 4G, in the step of forming a through hole in the glass substrate 2, a second through hole 8 is further formed together with the through hole 5. As shown in (i) of FIG. 4, in the step of forming the photoresist 18, the photoresist 18 may be formed so as to fill the second through hole 8. As a result, as shown in FIG. 4J, in the step of forming the first plating layer 32 on the first seed metal layer 31, the photoresist 18 serves as a mask, and the first into the second through hole 8 is formed. Formation of the plating layer 32 is suppressed.

その後、図4の(k)に示す工程にて、第2スルーホール8に形成されたフォトレジスト18を除去し、さらに図4の(l)に示す工程にて、第2スルーホール8に形成された第1シードメタル層31を除去することにより、貫通電極6が設けられていない第2スルーホール8をガラス基板2に形成することができる。   Thereafter, the photoresist 18 formed in the second through hole 8 is removed in the step shown in FIG. 4K, and further formed in the second through hole 8 in the step shown in FIG. By removing the first seed metal layer 31 formed, the second through hole 8 in which the through electrode 6 is not provided can be formed in the glass substrate 2.

<配線基板10の効果>
以上のように、配線基板10は、貫通電極6が設けられていない第2スルーホール8をさらに備えているため、第2スルーホール8を、多層基板間の層間接続または電子部品のスルーホール実装などに第2スルーホール8を利用することができる。
<Effect of the wiring board 10>
As described above, since the wiring board 10 further includes the second through hole 8 in which the through electrode 6 is not provided, the second through hole 8 is connected to the interlayer connection between the multilayer boards or the through hole mounting of the electronic component. For example, the second through hole 8 can be used.

したがって、本実施形態によれば、ガラス基板2のスルーホール5にクラックなどが発生すること効果的に抑制しつつ、電子部品の高密度実装に対応した配線基板10を実現することができる。   Therefore, according to the present embodiment, it is possible to realize the wiring substrate 10 corresponding to high-density mounting of electronic components while effectively suppressing the occurrence of cracks or the like in the through holes 5 of the glass substrate 2.

〔実施形態3〕
本発明の他の実施形態について、図5に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
[Embodiment 3]
The following will describe another embodiment of the present invention with reference to FIG. For convenience of explanation, members having the same functions as those described in the embodiment are given the same reference numerals, and descriptions thereof are omitted.

本実施形態に係る配線基板11は、同一基板内で部分的に厚みが異なるガラス基板を備える点、並びに、ガラス基板の厚みが異なる領域のそれぞれに貫通電極が設けられている点において、上述した実施形態1に係る配線基板1と主に異なっている。   The wiring board 11 according to the present embodiment is described above in that a glass substrate having a partially different thickness is provided in the same substrate and that a through electrode is provided in each of the regions having different thicknesses of the glass substrate. It is mainly different from the wiring board 1 according to the first embodiment.

<配線基板11の構成>
図5は、本実施形態に係る配線基板11を示す断面図である。図5に示すように、配線基板11は、ガラス基板20、第1配線パターン3、第2配線パターン4、スルーホール5、貫通電極6、充填材7、第2スルーホール8、および第2貫通電極(貫通電極)9を備える。
<Configuration of wiring board 11>
FIG. 5 is a cross-sectional view showing the wiring board 11 according to the present embodiment. As shown in FIG. 5, the wiring substrate 11 includes a glass substrate 20, a first wiring pattern 3, a second wiring pattern 4, a through hole 5, a through electrode 6, a filler 7, a second through hole 8, and a second through hole. An electrode (through electrode) 9 is provided.

(ガラス基板20)
ガラス基板20は、配線基板11の基材となる板状部材であり、部分的に厚みが異なる2つの領域を含んでいる。具体的には、ガラス基板20は、所定の厚みを有する第1領域20aと、第1領域20aよりも厚みが小さい第2領域20bとを含んでいる。
(Glass substrate 20)
The glass substrate 20 is a plate-like member serving as a base material for the wiring substrate 11 and includes two regions having partially different thicknesses. Specifically, the glass substrate 20 includes a first region 20a having a predetermined thickness and a second region 20b having a smaller thickness than the first region 20a.

ガラス基板20の第1領域20aには、スルーホール5が形成されている。また、スルーホール5には、貫通電極6が設けられている。一方、ガラス基板20の第2領域20bには、第2スルーホール8が形成されている。また、第2スルーホール8には第2貫通電極9が設けられている。   A through hole 5 is formed in the first region 20 a of the glass substrate 20. A through electrode 6 is provided in the through hole 5. On the other hand, the second through hole 8 is formed in the second region 20 b of the glass substrate 20. A second through electrode 9 is provided in the second through hole 8.

(第2貫通電極9)
第2貫通電極9は、ガラス基板20の第2領域20bの表面21に設けられた第1配線パターン3と、ガラス基板20の第2領域20bの裏面22に設けられた第2配線パターン4とを電気的に接続する電極である。第2貫通電極9は、ガラス基板20の第2領域20bに形成されたテーパー形状の第2スルーホール8に設けられている。
(Second through electrode 9)
The second through electrode 9 includes a first wiring pattern 3 provided on the front surface 21 of the second region 20b of the glass substrate 20, and a second wiring pattern 4 provided on the back surface 22 of the second region 20b of the glass substrate 20. Is an electrode for electrically connecting the two. The second through electrode 9 is provided in the tapered second through hole 8 formed in the second region 20 b of the glass substrate 20.

第2貫通電極9は、第2スルーホール8の内周面、および第2スルーホール8の第2開口部82を覆う第2配線パターン4の内面にわたって、第1シードメタル層31および第1めっき層32がこの順番で積層された被覆膜であり、ガラス基板20の第2領域20bの表面21側で開口した凹部形状である。   The second through electrode 9 includes the first seed metal layer 31 and the first plating over the inner peripheral surface of the second through hole 8 and the inner surface of the second wiring pattern 4 covering the second opening 82 of the second through hole 8. The layer 32 is a coating film laminated in this order, and has a concave shape opened on the surface 21 side of the second region 20 b of the glass substrate 20.

第2貫通電極9を上述のような凹部91を有する形状とすることにより、ガラス基板2と第2貫通電極9との熱膨張率の差に起因して生じた熱応力の影響を好適に緩和することが可能となる。   By making the 2nd penetration electrode 9 into the shape which has the above recessed parts 91, the influence of the thermal stress which arose due to the difference in the thermal expansion coefficient of the glass substrate 2 and the 2nd penetration electrode 9 is reduced suitably. It becomes possible to do.

<配線基板11の製造方法>
次に、配線基板11の製造方法について説明する。配線基板11が備えるガラス基板20の第2領域20bに、第2スルーホール8および第2貫通電極9を形成する方法は、実施形態1で説明した、ガラス基板2にスルーホール5および貫通電極6を形成する方法を用いることができる。
<Method for Manufacturing Wiring Board 11>
Next, a method for manufacturing the wiring board 11 will be described. The method of forming the second through hole 8 and the second through electrode 9 in the second region 20b of the glass substrate 20 included in the wiring substrate 11 is the same as that of the first embodiment described in the first embodiment. The method of forming can be used.

ただし、配線基板11では、ガラス基板20の第1領域20aに形成される第1めっき層32の膜厚に比べて、ガラス基板20の第2領域20bに形成される第1めっき層32の膜厚を大きくしてもよい。例えば、ガラス基板20の第2領域20bに形成される第1めっき層32の膜厚を、ガラス基板20の第1領域20aの厚みと、ガラス基板20の第2領域20bの厚みとの差分に相当する厚みとしてもよい。   However, in the wiring substrate 11, the film of the first plating layer 32 formed in the second region 20 b of the glass substrate 20 is larger than the film thickness of the first plating layer 32 formed in the first region 20 a of the glass substrate 20. The thickness may be increased. For example, the film thickness of the first plating layer 32 formed in the second region 20b of the glass substrate 20 is set to a difference between the thickness of the first region 20a of the glass substrate 20 and the thickness of the second region 20b of the glass substrate 20. It may be a corresponding thickness.

このような膜厚の第1めっき層32は、ガラス基板20の第1領域20aの厚みと、ガラス基板20の第2領域20bの厚みとの差分に相当する十分な厚みを有するフォトレジスト18を用いて第1めっき層32を形成することにより容易に得ることができる。   The first plating layer 32 having such a thickness is formed of the photoresist 18 having a sufficient thickness corresponding to the difference between the thickness of the first region 20a of the glass substrate 20 and the thickness of the second region 20b of the glass substrate 20. It can obtain easily by forming the 1st plating layer 32 using it.

<配線基板11の効果>
以上のように、配線基板11では、ガラス基板20は、所定の厚みを有する第1領域20aと、第1領域20aよりも厚みが小さい第2領域20bとを含み、ガラス基板20の第1領域20aにテーパー形状のスルーホール5および凹部61を有する形状の貫通電極6が設けられており、ガラス基板20の第2領域20bにテーパー形状の第2スルーホール8および凹部91を有する形状の第2貫通電極9が設けられている。
<Effect of the wiring board 11>
As described above, in the wiring substrate 11, the glass substrate 20 includes the first region 20 a having a predetermined thickness and the second region 20 b having a smaller thickness than the first region 20 a, and the first region of the glass substrate 20. A through electrode 6 having a shape having a tapered through hole 5 and a recessed portion 61 is provided in 20a, and a second shape having a tapered second through hole 8 and a recessed portion 91 in the second region 20b of the glass substrate 20 is provided. A through electrode 9 is provided.

したがって、本実施形態によれば、ガラス基板20の厚みが異なる領域(第1領域20aおよび第2領域20b)に、第1配線パターン3および第2配線パターン4がそれぞれ形成されているため、ガラス基板20を挟んだ配線間静電容量が異なる配線パターンを備える配線基板11を実現することができる。   Therefore, according to the present embodiment, the first wiring pattern 3 and the second wiring pattern 4 are formed in the regions (first region 20a and second region 20b) having different thicknesses of the glass substrate 20, respectively. It is possible to realize the wiring board 11 including wiring patterns having different inter-wiring capacitances across the board 20.

〔まとめ〕
本発明の態様1に係る配線基板は、ガラス基板と、前記ガラス基板の第1面(表面21)および当該第1面に対向する前記ガラス基板の第2面(裏面22)のそれぞれに形成された配線パターン(第1配線パターン3,第2配線パターン4)と、前記ガラス基板を貫通し、前記第1面から前記第2面へ向かって内径が徐々に小さくなった貫通孔(スルーホール5)と、前記貫通孔に設けられ、前記第1面に形成された前記配線パターンと前記第2面に形成された前記配線パターンとを電気的に接続する貫通電極とを備え、前記貫通電極は、前記第1面側で開口した凹部形状であることを特徴としている。
[Summary]
The wiring board according to the first aspect of the present invention is formed on each of the glass substrate, the first surface (front surface 21) of the glass substrate, and the second surface (back surface 22) of the glass substrate facing the first surface. Through-holes (through-holes 5) that penetrate the wiring substrate (first wiring pattern 3, second wiring pattern 4) and the glass substrate and gradually decrease in inner diameter from the first surface toward the second surface. ) And a through electrode that is provided in the through hole and electrically connects the wiring pattern formed on the first surface and the wiring pattern formed on the second surface, The concave shape is open on the first surface side.

上記の構成では、貫通孔が、ガラス基板の第1面から前記第2面へ向かって内径が徐々に小さくなったテーパー形状であるため、ガラス基板と貫通電極との熱膨張率の差に起因して貫通孔内に生じた熱応力がガラス基板の面内方向へ集中することを抑制することが可能となる。また、上記の構成では、貫通電極がガラス基板の第1面側で開口した凹部(空洞・中空)形状であるため、貫通孔内に生じた上記熱応力の影響を好適に緩和することが可能となる。   In the above configuration, the through hole has a tapered shape in which the inner diameter is gradually reduced from the first surface of the glass substrate toward the second surface, and thus is caused by a difference in thermal expansion coefficient between the glass substrate and the through electrode. Thus, it is possible to suppress the thermal stress generated in the through hole from being concentrated in the in-plane direction of the glass substrate. Further, in the above configuration, since the through electrode has a recess (hollow / hollow) shape opened on the first surface side of the glass substrate, the influence of the thermal stress generated in the through hole can be suitably mitigated. It becomes.

したがって、上記の構成によれば、ガラス基板と貫通電極との熱膨張率の差に起因した熱応力の影響を緩和し、ガラス基板の貫通孔にクラックなどが発生することを効果的に抑制可能な配線基板を実現することができる。   Therefore, according to said structure, the influence of the thermal stress resulting from the difference in the thermal expansion coefficient of a glass substrate and a penetration electrode can be relieve | moderated, and it can suppress effectively that a crack etc. generate | occur | produce in the through-hole of a glass substrate. A simple wiring board can be realized.

本発明の態様2に係る配線基板では、上記態様1において、前記第2面に形成された前記配線パターンの一部は、前記貫通孔の前記第2面側の開口部を覆っており、前記貫通電極は、前記貫通孔の内周面、および前記開口部を覆う前記配線パターンの前記貫通孔側の面にわたって設けられた被覆膜であってもよい。   In the wiring board according to the second aspect of the present invention, in the first aspect, a part of the wiring pattern formed on the second surface covers an opening on the second surface side of the through hole, The through electrode may be a coating film provided over an inner peripheral surface of the through hole and a surface on the through hole side of the wiring pattern that covers the opening.

上記の構成によれば、ガラス基板の第2面側における貫通孔の開口部が配線パターンによって覆われている。このため、貫通孔の内周面、および開口部を覆う配線パターンの貫通孔側の面にわたって被覆膜を設けることにより、ガラス基板の第1面側で開口した凹部形状の貫通電極を容易に形成することができる。   According to said structure, the opening part of the through-hole in the 2nd surface side of a glass substrate is covered with the wiring pattern. For this reason, by providing a coating film over the inner peripheral surface of the through-hole and the surface on the through-hole side of the wiring pattern covering the opening, it is possible to easily form the concave-shaped through-electrode opened on the first surface side of the glass substrate. Can be formed.

本発明の態様3に係る配線基板では、上記態様2において、前記被覆膜は、めっき層を含んでいてもよい。   In the wiring board according to aspect 3 of the present invention, in the above aspect 2, the coating film may include a plating layer.

上記の構成によれば、例えば電解(電気)めっき法などによって貫通電極を好適に形成することができる。   According to said structure, a penetration electrode can be formed suitably by the electrolytic (electro) plating method etc., for example.

本発明の態様4に係る配線基板では、上記態様1〜3において、前記貫通電極の凹部内に充填される充填材をさらに備え、前記充填材は、前記ガラス基板および前記貫通電極よりも弾性率が低い材料から構成されていることが好ましい。   In the wiring board which concerns on aspect 4 of this invention, in the said aspects 1-3, it further comprises the filler with which it fills in the recessed part of the said through-electrode, The said filler has an elastic modulus rather than the said glass substrate and the said through-electrode. Is preferably made of a low material.

上記の構成によれば、温度変化に伴う貫通電極の歪みなどを抑制して、貫通電極の高い信頼性を確保することができる。   According to said structure, the distortion of the penetration electrode accompanying a temperature change, etc. can be suppressed and the high reliability of a penetration electrode can be ensured.

本発明の態様5に係る配線基板では、上記態様1〜4において、複数の前記貫通孔を備え、複数の前記貫通孔のうちの一部の前記貫通孔に、前記貫通電極が設けられていてもよい。   In the wiring board which concerns on aspect 5 of this invention, in the said aspects 1-4, it has several said through-holes, The said through-electrode is provided in the said some through-holes among several said through-holes. Also good.

上記の構成によれば、配線基板は、貫通電極が設けられていない貫通孔を備えることになるため、貫通電極が設けられていない貫通孔を多層基板間の層間接続または電子部品のスルーホール実装などに利用することができる。   According to the above configuration, since the wiring board is provided with a through hole in which no through electrode is provided, a through hole in which no through electrode is provided is connected to an interlayer connection between multilayer boards or through hole mounting of an electronic component. It can be used for

本発明の態様6に係る配線基板の製造方法は、ガラス基板の第2面に配線パターンを形成する工程と、前記第2面に対向する前記ガラス基板の第1面から前記配線パターンに到達するまで、内径が徐々に小さくなった貫通孔を前記ガラス基板に形成する工程と、前記第1面側から前記貫通孔内をめっき処理することにより、前記第1面側で開口した凹部形状の貫通電極を前記貫通孔に形成する工程と、を含むことを特徴としている。   In the method for manufacturing a wiring board according to aspect 6 of the present invention, the wiring pattern is formed on the second surface of the glass substrate, and the wiring pattern is reached from the first surface of the glass substrate facing the second surface. And forming a through hole having a gradually reduced inner diameter in the glass substrate, and forming a concave shape through the first surface side by plating the inside of the through hole from the first surface side. And a step of forming an electrode in the through hole.

上記の方法によれば、ガラス基板と貫通電極との熱膨張率の差に起因した熱応力の影響を緩和し、ガラス基板の貫通孔にクラックなどが発生することを効果的に抑制可能な配線基板の製造方法を実現することができる。   According to the above method, the wiring that can reduce the influence of thermal stress caused by the difference in thermal expansion coefficient between the glass substrate and the through electrode and effectively suppress the occurrence of cracks in the through hole of the glass substrate. A substrate manufacturing method can be realized.

本発明の態様7に係る配線基板の製造方法では、上記態様6において、前記貫通孔を形成する工程にて、前記ガラス基板を選択的に切削またはエッチングすることにより、前記貫通孔を形成してもよい。   In the method for manufacturing a wiring board according to aspect 7 of the present invention, in the above aspect 6, the through hole is formed by selectively cutting or etching the glass substrate in the step of forming the through hole. Also good.

上記の方法によれば、ガラス基板の第1面からガラス基板の第2面に形成された配線パターンに到達する貫通孔を容易かつ効率的に形成することができる。   According to said method, the through-hole which reaches | attains the wiring pattern formed in the 2nd surface of the glass substrate from the 1st surface of a glass substrate can be formed easily and efficiently.

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。   The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention. Furthermore, a new technical feature can be formed by combining the technical means disclosed in each embodiment.

〔補足〕
なお、以下のように表現することも可能である。すなわち、本発明に係る配線基板は、ガラス板を母材とする基板(ガラス基板2)と、前記基板に形成したスルーホールと、スルーホールに電解銅めっきによって形成された貫通電極と、前記基板の両面に銅めっき配線を備える配線基板であって、前記スルーホールは、第2銅めっき配線(第2めっき層42)側で小さく、第1銅めっき配線(第1めっき層32)側で大きい形状であり、前記スルーホールは中空、または前記中空を低弾性率の物質(充填材7)で充填されていることを特徴としている。
[Supplement]
It can also be expressed as follows. That is, the wiring board according to the present invention includes a substrate (glass substrate 2) having a glass plate as a base material, a through hole formed in the substrate, a through electrode formed in the through hole by electrolytic copper plating, and the substrate. The through-hole is small on the second copper plating wiring (second plating layer 42) side and large on the first copper plating wiring (first plating layer 32) side. The through hole is hollow, or the hollow is filled with a low elastic modulus substance (filler 7).

また、本発明に係る配線基板の製造方法は、前記ガラス板の片面(裏面22)に第2銅めっき配線を形成し、反対の面(表面21)より深くなるほど小さくなり、第2シードメタル層まで到達するテーパー形状のスルーホールを形成し、次に形成した第1シードメタル層を用いて、スルーホール内も同時に第1銅めっき配線を形成し、スルーホール内の貫通電極は中空となることを特徴としている。   In the method for manufacturing a wiring board according to the present invention, a second copper plating wiring is formed on one surface (back surface 22) of the glass plate, and the second seed metal layer becomes smaller as it becomes deeper than the opposite surface (front surface 21). A tapered through-hole reaching up to 1 mm is formed, and then the first seed metal layer formed is used to simultaneously form the first copper-plated wiring in the through-hole, and the through electrode in the through-hole becomes hollow It is characterized by.

また、本発明に係る配線基板の製造方法では、前記スルーホールの加工が第2シードメタル層で自動的に停止することを特徴としている。   The wiring board manufacturing method according to the present invention is characterized in that the processing of the through hole is automatically stopped at the second seed metal layer.

本発明は、貫通電極が設けられた、ガラスを基材とする配線基板に好適に利用することができ、貫通電極の信頼性を高めることができる。   INDUSTRIAL APPLICABILITY The present invention can be suitably used for a wiring substrate having a through electrode provided with glass as a base material, and can improve the reliability of the through electrode.

1,10,11:配線基板
2,20:ガラス基板
3:第1配線パターン(配線パターン)
4:第2配線パターン(配線パターン)
5:スルーホール(貫通孔)
6:貫通電極
7:充填材
8:第2スルーホール(貫通孔)
9:第2貫通電極(貫通電極)
21:表面(第1面)
22:裏面(第2面)
52,82:第2開口部(開口部)
61,91:凹部
1, 10, 11: Wiring substrate 2, 20: Glass substrate 3: First wiring pattern (wiring pattern)
4: Second wiring pattern (wiring pattern)
5: Through hole (through hole)
6: Through electrode 7: Filler 8: Second through hole (through hole)
9: Second through electrode (through electrode)
21: Surface (first surface)
22: Back side (second side)
52, 82: second opening (opening)
61, 91: recess

Claims (5)

ガラス基板と、
前記ガラス基板の第1面および当該第1面に対向する前記ガラス基板の第2面のそれぞれに形成された配線パターンと、
前記ガラス基板を貫通し、前記第1面から前記第2面へ向かって内径が徐々に小さくなった貫通孔と、
前記貫通孔に設けられ、前記第1面に形成された前記配線パターンと前記第2面に形成された前記配線パターンとを電気的に接続する貫通電極とを備え、
前記貫通電極は、前記第1面側で開口した凹部形状であることを特徴とする配線基板。
A glass substrate;
A wiring pattern formed on each of the first surface of the glass substrate and the second surface of the glass substrate facing the first surface;
A through-hole penetrating the glass substrate and having an inner diameter gradually decreasing from the first surface toward the second surface;
A through electrode provided in the through hole and electrically connecting the wiring pattern formed on the first surface and the wiring pattern formed on the second surface;
The wiring substrate according to claim 1, wherein the through electrode has a concave shape opened on the first surface side.
前記第2面に形成された前記配線パターンの一部は、前記貫通孔の前記第2面側の開口部を覆っており、
前記貫通電極は、前記貫通孔の内周面、および前記開口部を覆う前記配線パターンの前記貫通孔側の面にわたって設けられた被覆膜であることを特徴とする請求項1に記載の配線基板。
A part of the wiring pattern formed on the second surface covers the opening on the second surface side of the through hole,
2. The wiring according to claim 1, wherein the through electrode is a coating film provided over an inner peripheral surface of the through hole and a surface on the through hole side of the wiring pattern that covers the opening. substrate.
前記貫通電極の凹部内に充填される充填材をさらに備え、
前記充填材は、前記ガラス基板および前記貫通電極よりも弾性率が低い材料から構成されていることを特徴とする請求項1または2に記載の配線基板。
Further comprising a filler filled in the recess of the through electrode,
The wiring board according to claim 1, wherein the filler is made of a material having a lower elastic modulus than the glass substrate and the through electrode.
ガラス基板の第2面に配線パターンを形成する工程と、
前記第2面に対向する前記ガラス基板の第1面から前記配線パターンに到達するまで、内径が徐々に小さくなった貫通孔を前記ガラス基板に形成する工程と、
前記第1面側から前記貫通孔内をめっき処理することにより、前記第1面側で開口した凹部形状の貫通電極を前記貫通孔に形成する工程と、を含むことを特徴とする配線基板の製造方法。
Forming a wiring pattern on the second surface of the glass substrate;
Forming a through hole with a gradually decreasing inner diameter in the glass substrate from the first surface of the glass substrate facing the second surface until reaching the wiring pattern;
Forming a recess-shaped through electrode that opens on the first surface side by plating the inside of the through hole from the first surface side. Production method.
前記貫通孔を形成する工程にて、前記ガラス基板を選択的に切削またはエッチングすることにより、前記貫通孔を形成することを特徴とする請求項4に記載の配線基板の製造方法。   The method for manufacturing a wiring board according to claim 4, wherein in the step of forming the through hole, the through hole is formed by selectively cutting or etching the glass substrate.
JP2015120470A 2015-06-15 2015-06-15 Wiring board and manufacturing method of the same Pending JP2017005205A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015120470A JP2017005205A (en) 2015-06-15 2015-06-15 Wiring board and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015120470A JP2017005205A (en) 2015-06-15 2015-06-15 Wiring board and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2017005205A true JP2017005205A (en) 2017-01-05

Family

ID=57752870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015120470A Pending JP2017005205A (en) 2015-06-15 2015-06-15 Wiring board and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2017005205A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022065184A1 (en) * 2020-09-28 2022-03-31 凸版印刷株式会社 Wiring board
CN114731761A (en) * 2019-11-18 2022-07-08 凸版印刷株式会社 Glass core multilayer wiring board and method for manufacturing same
EP4134992A4 (en) * 2020-04-07 2023-09-27 Toppan Inc. Glass core wiring substrate with built-in high-frequency filter, high-frequency module in which said glass core wiring substrate with built-in high-frequency filter is used, and method for manufacturing glass core wiring substrate with built-in high-frequency filter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359446A (en) * 2001-05-31 2002-12-13 Hitachi Ltd Wiring board and manufacturing method therefor
JP2007192587A (en) * 2006-01-17 2007-08-02 Seiko Instruments Inc Wiring board for dynamic quantity sensor, manufacturing method of the wiring board for dynamic quantity sensor, and dynamic quantity sensor
JP2014029893A (en) * 2012-07-06 2014-02-13 Sharp Corp Structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359446A (en) * 2001-05-31 2002-12-13 Hitachi Ltd Wiring board and manufacturing method therefor
JP2007192587A (en) * 2006-01-17 2007-08-02 Seiko Instruments Inc Wiring board for dynamic quantity sensor, manufacturing method of the wiring board for dynamic quantity sensor, and dynamic quantity sensor
JP2014029893A (en) * 2012-07-06 2014-02-13 Sharp Corp Structure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114731761A (en) * 2019-11-18 2022-07-08 凸版印刷株式会社 Glass core multilayer wiring board and method for manufacturing same
US11877394B2 (en) 2019-11-18 2024-01-16 Toppan Inc. Glass core multilayer wiring board and method of producing the same
EP4134992A4 (en) * 2020-04-07 2023-09-27 Toppan Inc. Glass core wiring substrate with built-in high-frequency filter, high-frequency module in which said glass core wiring substrate with built-in high-frequency filter is used, and method for manufacturing glass core wiring substrate with built-in high-frequency filter
WO2022065184A1 (en) * 2020-09-28 2022-03-31 凸版印刷株式会社 Wiring board
EP4221471A4 (en) * 2020-09-28 2024-03-20 Toppan Inc. Wiring board

Similar Documents

Publication Publication Date Title
US9247644B2 (en) Wiring board and method for manufacturing the same
JP2015233085A (en) Wiring board, semiconductor device and wiring board manufacturing method
JP2009088469A (en) Printed circuit board and manufacturing method of same
JP6840935B2 (en) Wiring circuit board manufacturing method
US20110283535A1 (en) Wiring board and method of manufacturing the same
JP2015041773A (en) Interposer substrate and method of manufacturing the same
US20120247818A1 (en) Printed wiring board
KR20140020114A (en) Metal heat-radiation substrate and manufacturing method thereof
JP2017005205A (en) Wiring board and manufacturing method of the same
TWI677268B (en) Circuit board manufacturing method and circuit board
US20160353576A1 (en) Electronic component built-in substrate and electronic device
JP2020188209A (en) Printed wiring board and manufacturing method thereof
JP2015170769A (en) Printed wiring board and manufacturing method of the same
JP2015156424A (en) Printed circuit board, semiconductor device, and manufacturing method therefor
TWI528880B (en) Method for forming conductive through via at glass substrate
JP5660462B2 (en) Printed wiring board
JP2012160559A (en) Method for manufacturing wiring board
JP2005244104A (en) Manufacturing method of wiring board
JP2017073533A (en) Printed circuit board and manufacturing method of the same
JP2013080823A (en) Printed wiring board and manufacturing method of the same
JP5935186B2 (en) Wiring board
JP2017143099A (en) Wiring structure, circuit board, and method of manufacturing wiring structure
JP2008124124A (en) Core board manufacturing method, and wiring board manufacturing method
TWI558290B (en) Manufacturing method of circuit board
JP6927271B2 (en) Electronic components and manufacturing methods for electronic components

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190702