JP2017005205A - Wiring board and manufacturing method of the same - Google Patents
Wiring board and manufacturing method of the same Download PDFInfo
- Publication number
- JP2017005205A JP2017005205A JP2015120470A JP2015120470A JP2017005205A JP 2017005205 A JP2017005205 A JP 2017005205A JP 2015120470 A JP2015120470 A JP 2015120470A JP 2015120470 A JP2015120470 A JP 2015120470A JP 2017005205 A JP2017005205 A JP 2017005205A
- Authority
- JP
- Japan
- Prior art keywords
- glass substrate
- hole
- electrode
- wiring
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本発明は、配線基板および配線基板の製造方法に関する。 The present invention relates to a wiring board and a manufacturing method of the wiring board.
近年、電子部品の高密度化などに伴い、配線基板に対して高密度化、大電流化への対応が求められている。ガラスを基材とした配線基板では、配線金属の熱膨張率(例えば、銅の場合17ppm/℃)が、ガラスの熱膨張率(例えば、3ppm/℃)よりも著しく大きい。このため、銅などの金属からなる貫通電極をガラス基板に設けた場合、温度変化によりガラス基板のスルーホール内に熱応力が生じ、隙間やクラックなどが発生する原因となる。このため、ガラスを基材とした配線基板における熱応力の影響を低減するための技術が提案されている。 In recent years, with the increase in the density of electronic components, etc., it has been demanded that the wiring board be compatible with higher density and higher current. In a wiring substrate using glass as a base material, the thermal expansion coefficient of wiring metal (for example, 17 ppm / ° C. in the case of copper) is significantly larger than the thermal expansion coefficient of glass (for example, 3 ppm / ° C.). For this reason, when a through electrode made of a metal such as copper is provided on a glass substrate, a thermal stress is generated in the through hole of the glass substrate due to a temperature change, which causes a gap or a crack. For this reason, a technique for reducing the influence of thermal stress on a wiring board based on glass has been proposed.
図6は、ガラスを基材とした配線基板の従来例を示す断面図である。図6に示すように、特許文献1では、ガラス基板101に形成する貫通孔102の形状を鼓状にすることにより、熱応力を緩和するとともに、貫通孔102に設けられるビア電極103の脱落を防止する技術が提案されている。
FIG. 6 is a cross-sectional view showing a conventional example of a wiring board using glass as a base material. As shown in FIG. 6, in
図7は、ガラスを基材とした配線基板の他の従来例を示す断面図である。図7で示すように、特許文献2では、ガラス基板201のビア202内に設けられたアンカー金属膜203と金属心材204との間などに低熱膨張率のろう材205を充填することにより、ガラス基板201の破損やビア202内に隙間が発生することを防止する技術が提案されている。
FIG. 7 is a cross-sectional view showing another conventional example of a wiring board based on glass. As shown in FIG. 7, in
しかしながら、上述のような従来の配線基板では、より大きな電流を流すことができる貫通電極をガラス基板に設けた場合、ガラス基板と貫通電極との熱膨張率の差に起因した熱応力の影響を十分に抑えることができない。このため、熱応力の影響によりスルーホール内にクラックなどが発生するという課題が依然としてある。 However, in the conventional wiring board as described above, when the through electrode capable of flowing a larger current is provided on the glass substrate, the influence of the thermal stress due to the difference in the thermal expansion coefficient between the glass substrate and the through electrode is reduced. It cannot be suppressed sufficiently. For this reason, the subject that a crack etc. generate | occur | produce in a through hole by the influence of a thermal stress still exists.
本発明は、上記従来の課題に鑑みてなされたものであって、その目的は、ガラス基板と貫通電極との熱膨張率の差に起因した熱応力の影響を緩和し、ガラス基板のスルーホールにクラックなどが発生することを効果的に抑制可能な配線基板およびその製造方法を提供することにある。 The present invention has been made in view of the above-described conventional problems, and its purpose is to alleviate the influence of thermal stress caused by the difference in thermal expansion coefficient between the glass substrate and the through electrode, and to prevent through-holes in the glass substrate. An object of the present invention is to provide a wiring board capable of effectively suppressing the occurrence of cracks and the like and a manufacturing method thereof.
上記の課題を解決するために、本発明の一態様に係る配線基板は、ガラス基板と、前記ガラス基板の第1面および当該第1面に対向する前記ガラス基板の第2面のそれぞれに形成された配線パターンと、前記ガラス基板を貫通し、前記第1面から前記第2面へ向かって内径が徐々に小さくなった貫通孔と、前記貫通孔に設けられ、前記第1面に形成された前記配線パターンと前記第2面に形成された前記配線パターンとを電気的に接続する貫通電極とを備え、前記貫通電極は、前記第1面側で開口した凹部形状であることを特徴としている。 In order to solve the above-described problem, a wiring board according to one embodiment of the present invention is formed on each of a glass substrate, a first surface of the glass substrate, and a second surface of the glass substrate facing the first surface. A wiring pattern, a through hole that penetrates the glass substrate and has an inner diameter that gradually decreases from the first surface toward the second surface, and is formed in the first surface. A through-electrode that electrically connects the wiring pattern and the wiring pattern formed on the second surface, wherein the through-electrode has a concave shape opened on the first surface side. Yes.
上記の課題を解決するために、本発明の一態様に係る配線基板の製造方法は、ガラス基板の第2面に配線パターンを形成する工程と、前記第2面に対向する前記ガラス基板の第1面から前記配線パターンに到達するまで、内径が徐々に小さくなった貫通孔を前記ガラス基板に形成する工程と、前記第1面側から前記貫通孔内をめっき処理することにより、前記第1面側で開口した凹部形状の貫通電極を前記貫通孔に形成する工程と、を含むことを特徴としている。 In order to solve the above problems, a method for manufacturing a wiring board according to one aspect of the present invention includes a step of forming a wiring pattern on a second surface of a glass substrate, and a first step of the glass substrate facing the second surface. By forming a through hole with a gradually decreasing inner diameter in the glass substrate from one surface until reaching the wiring pattern, and plating the inside of the through hole from the first surface side, the first And a step of forming a recessed through electrode opened on the surface side in the through hole.
本発明の一態様によれば、ガラス基板と貫通電極との熱膨張率の差に起因した熱応力の影響を緩和し、ガラス基板のスルーホールにクラックなどが発生することを効果的に抑制可能な配線基板およびその製造方法を提供することができるという効果を奏する。 According to one aspect of the present invention, the influence of thermal stress due to the difference in thermal expansion coefficient between the glass substrate and the through electrode can be alleviated, and cracks and the like can be effectively suppressed from occurring in the through hole of the glass substrate. An effect is provided that a simple wiring board and a method for manufacturing the same can be provided.
〔実施形態1〕
以下、本発明の実施の形態について、図1および図2に基づいて説明すれば、以下のとおりである。
Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 and 2 as follows.
<配線基板1の構成>
図1は、本実施形態に係る配線基板1の構成を示す断面図である。図1に示すように、配線基板1は、ガラス基板2、第1配線パターン(配線パターン)3、第2配線パターン(配線パターン)4、スルーホール(貫通孔)5、貫通電極6、および充填材7を備える。
<Configuration of
FIG. 1 is a cross-sectional view showing a configuration of a
(ガラス基板2)
ガラス基板2は、配線基板1の基材となる板状部材である。ガラス基板2は、表面(第1面)21、および表面21に対向する面である裏面(第2面)22を有している。ガラス基板2の表面21には、第1配線パターン3が形成されている。また、ガラス基板2の裏面22には、第2配線パターン4が形成されている。
(Glass substrate 2)
The
配線基板1の基材となるガラス基板2の形状および寸法は、配線基板1の用途などに応じて適宜変更可能である。一例として、ガラス基板2の厚みは、例えば0.1mm以上1mm以下であり、好ましくは0.3mm以上0.6mm以下である。
The shape and dimensions of the
(第1配線パターン3)
第1配線パターン3は、ガラス基板2の表面21に形成された導電パターンである。第1配線パターン3は、ガラス基板2の表面21に形成された、第1シードメタル層31および第1めっき層32を含んでいる。
(First wiring pattern 3)
The
第1シードメタル層31は、ガラス基板2の表面21に、電解(電気)めっき法によって第1めっき層32を成膜するための薄膜である。第1シードメタル層31は、例えば貴金属または高融点金属をスパッタリング、CVD法などによって、ガラス基板2の表面21に形成される。
The first
この第1シードメタル層31は、2層構造の積層膜であることが好ましい。例えば、第1めっき層32として銅めっき層を成膜する場合、ガラス基板2の表面21からチタン薄膜(厚み0.2μm程度)および銅薄膜(厚み0.3μm程度)の順番で積層された第1シードメタル層31を形成することが好ましい。
The first
これにより、第1シードメタル層31をガラス基板2の表面21に密着させることができるとともに、電解めっき法によって、ガラス基板2の表面21に形成された第1シードメタル層31に、銅からなる第1めっき層32を成膜することができる。
Thereby, the first
第1めっき層32は、第1シードメタル層31に形成された導電層である。第1めっき層32を構成する金属としては銅を好適に用いることができる。第1めっき層32を銅で構成した場合、第1めっき層32の厚みは30μm以上100μm以下であることが好ましい。
The
ただし、必要に応じて銅以外の金属(例えば、クロム、鉛、ニッケル、金、銀、すず、亜鉛など)を、第1めっき層32として使用または併用してもよい。
However, a metal other than copper (for example, chromium, lead, nickel, gold, silver, tin, zinc, etc.) may be used or used in combination as the
(第2配線パターン4)
第2配線パターン4は、ガラス基板2の裏面22に形成された導電パターンである。第2配線パターン4は、ガラス基板2の裏面22に形成された、第2シードメタル層41および第2めっき層42を含んでいる。
(Second wiring pattern 4)
The
第2シードメタル層41は、ガラス基板2の裏面22に、電解(電気)めっき法によって第2めっき層42を成膜するための薄膜である。第2シードメタル層41は、例えば貴金属または高融点金属をスパッタリング、CVD法などによって、ガラス基板2の裏面22に形成される。
The second
この第2シードメタル層41は、上述した第1シードメタル層31と同様に、2層構造の積層膜であることが好ましい。すなわち、第2めっき層42として銅めっき層を形成する場合、ガラス基板2の裏面22からチタン薄膜(厚み0.2μm程度)および銅薄膜(厚み0.3μm程度)の順番で積層された第2シードメタル層41を形成することが好ましい。
The second
これにより、第2シードメタル層41をガラス基板2の裏面22に密着させることができるとともに、電解めっき法によって、ガラス基板2の裏面22に形成された第2シードメタル層41に銅からなる第2めっき層42を成膜することができる。
Thus, the second
第2めっき層42は、第2シードメタル層41に形成された導電層である。第2めっき層42を構成する金属としては銅を好適に用いることができる。第2めっき層42を銅で構成した場合、第2めっき層32の厚みは30μm以上100μm以下であることが好ましい。
The
ただし、必要に応じて銅以外の金属(例えば、クロム、鉛、ニッケル、金、銀、すず、亜鉛など)を、第2めっき層42として使用または併用してもよい。
However, a metal other than copper (for example, chromium, lead, nickel, gold, silver, tin, zinc, etc.) may be used or used together as the
この第2配線パターン4は、第2配線パターン4の一部(端部)が、ガラス基板2の裏面22側で開口したスルーホール5の第2開口部(開口部)52を覆う(塞ぐ)ように設けられている。
In the
(スルーホール5)
スルーホール5は、ガラス基板2の面外方向に形成された貫通孔である。スルーホール5は、ガラス基板2の表面21から裏面22にわたって貫設されており、ガラス基板2の表面21側に第1開口部51を有し、ガラス基板2の裏面22側に第2開口部52を有している。
(Through hole 5)
The through
スルーホール5は、ガラス基板2の表面21から裏面22へ向かって内径(直径)が徐々に小さくなったテーパー形状である。このため、スルーホール5は、第1開口部51の内径が最大となり、第2開口部52の内径が最小となっている。
The through
スルーホール5を上述のようなテーパー形状とすることにより、ガラス基板2と貫通電極6との熱膨張率の差に起因してスルーホール5内に生じた熱応力が、ガラス基板2の面内方向へ集中することを抑制することが可能となる。
By making the through-
スルーホール5の寸法は、貫通電極6を流れる電流の大きさなどに応じて適宜変更可能である。ただし、配線基板1の大電流化に対応するためには、少なくとも第2開口部52の直径が300μm以上であることが好ましい。
The dimension of the through
(貫通電極6)
貫通電極6は、ガラス基板2の表面21に設けられた第1配線パターン3と、ガラス基板2の裏面22に設けられた第2配線パターン4とを電気的に接続する電極である。貫通電極6は、ガラス基板2に形成されたテーパー形状のスルーホール5に設けられている。
(Penetration electrode 6)
The through
貫通電極6は、第1シードメタル層31および第1めっき層32を含んでおり、第1配線パターン3と一体的に構成されている。すなわち、配線基板1では、第1シードメタル層31および第1めっき層32のうち、ガラス基板2の表面21に位置する部分が第1配線パターン3として機能し、スルーホール5に位置する部分が貫通電極6として機能する。
The through
本実施形態では、貫通電極6は、スルーホール5の内周面およびスルーホール5の第2開口部52を覆う第2配線パターン4の内面(すなわち、第2シードメタル層41のスルーホール5側の面)にわたって、第1シードメタル層31および第1めっき層32がこの順番で積層された被覆膜であり、ガラス基板2の表面21側で開口した凹部形状である。
In the present embodiment, the through
貫通電極6を上述のような凹部61を有する形状とすることにより、ガラス基板2と貫通電極6との熱膨張率の差に起因して生じた熱応力の影響を好適に緩和することが可能となる。
By making the through
(充填材7)
充填材7は、貫通電極6の凹部61に充填される物質である。充填材7は、ガラス基板2および貫通電極6よりも弾性率が低い材料から構成されていることが好ましい。これにより、温度変化に伴う貫通電極6の歪みなどを抑制して、貫通電極6の高い信頼性を確保することができる。
(Filler 7)
The
充填材7の材料は、ガラス基板2および貫通電極6よりも弾性率が低いものであれば特に限定されないが、例えばエポキシ樹脂などを好適に用いることができる。
The material of the
なお、充填材7は必須の構成ではなく、必要に応じて充填材7を適宜省略することも可能である。
Note that the
<配線基板1の製造方法>
次に、配線基板1の製造方法について説明する。図2の(a)〜(m)は、配線基板1の製造方法の各工程を示す断面図である。
<Method for
Next, a method for manufacturing the
まず、図2の(a)に示すように、任意の形状および寸法のガラス基板2を成形する。配線基板1の基材となるガラス基板2の形状および寸法は、配線基板1の用途などに応じて適宜変更可能である。
First, as shown to (a) of FIG. 2, the
次に、図2の(b)に示すように、ガラス基板2の裏面22全体に、第2シードメタル層41を形成する。具体的には、貴金属または高融点金属などを、スパッタリング、CVD法などによってガラス基板2の裏面22に成膜することによって、第2シードメタル層41を形成する。
Next, as shown in FIG. 2B, a second
次に、図2の(c)に示すように、フォトレジスト18のパターンを第2シードメタル層41に形成する。具体的には、ガラス基板2の裏面22に形成された第2シードメタル層41にフォトレジスト18を塗布し、露光・現像などの通常のフォトリソグラフィによって、厚み150μm程度のフォトレジスト18のパターンを形成する。フォトレジスト18のパターンは、次工程にて第2めっき層42を形成する際のマスクとなる。
Next, as shown in FIG. 2C, a pattern of the
次に、図2の(d)に示すように、第2シードメタル層41に第2めっき層42を形成する。具体的には、フォトレジスト18の開口部分に位置する第2シードメタル層41に、電解めっき法によって第2めっき層42を形成する。
Next, as shown in FIG. 2D, a
次に、図2の(e)に示すように、フォトレジスト18を除去する。これにより、フォトレジスト18で覆われていた第2シードメタル層41を露出させる。
Next, as shown in FIG. 2E, the
次に、図2の(f)に示すように、露出させた第2シードメタル層41をエッチングする。これにより、ガラス基板2の裏面22から不要な第2シードメタル層41が除去されて、ガラス基板2の裏面22に第2配線パターン4が形成される。
Next, as shown in FIG. 2F, the exposed second
次に、図2の(g)に示すように、ガラス基板2にテーパー形状のスルーホール5を形成する。具体的には、ガラス基板2の表面21から第2配線パターン4へ向かって内径が徐々に小さくなったテーパー形状のスルーホール5を、第2配線パターン4の内面(すなわち、ガラス基板2の裏面22側の第2シードメタル層41の面)に到達するまで形成する。これにより、第2配線パターン4によって第2開口部52が覆われたスルーホール5が形成される。
Next, as shown in FIG. 2G, tapered through
テーパー形状のスルーホール5をガラス基板2に形成する方法としては、研磨材(金属粉など)を吹き付けることによりガラス基板2を切削するサンドブラスト装置を用いたサンドブラスト法が好適である。サンドブラスト法を用いる場合、ガラス基板2を切削する切削速度に比べて、第2シードメタル層41を切削する切削速度は低下する。このため、スルーホール5が第2シードメタル層41に到達した後、切削速度が低下したタイミングでサンドブラスト装置が停止するように、サンドブラスト装置の加工時間を調整することによって、第2シードメタル層41が残った状態でスルーホール5をガラス基板2に形成することが可能となる。これにより、ガラス基板2を選択的に切削して、第2シードメタル層41に到達するスルーホール5を容易かつ効率的に形成することができる。
As a method for forming the tapered through
ただし、テーパー形状のスルーホール5をガラス基板2に形成する方法は、サンドブラスト法に限定されない。スルーホール5をガラス基板2に形成する他の方法として、例えば、第2シードメタル層41をエッチングせずにガラス基板2のみを選択的にエッチングし、かつテーパー形状のスルーホール5を形成可能なウェットエッチング法またはプラズマエッチング法を用いてもよい。この場合、スルーホール5の形成時(すなわち、ガラス基板2のエッチング時)にエッチングされない金属で第2シードメタル層41を構成することにより、ガラス基板2のみを選択的にエッチングすることができる。これにより、第2シードメタル層41に到達するスルーホール5を容易かつ効率的に形成することができる。
However, the method of forming the tapered through
次に、図2の(h)に示すように、ガラス基板2の表面21全体に、第1シードメタル層31を形成する。具体的には、貴金属または高融点金属などを、スパッタリング、CVD法などによってガラス基板2の表面21に成膜することによって、第1シードメタル層31を形成する。この際、ガラス基板2の表面21全体に第1シードメタル層31を形成すると同時に、スルーホール5の内壁およびスルーホール5の第2開口部52を覆う第2シードメタル層41の内面にわたって第1シードメタル層31を形成する。
Next, as shown in FIG. 2H, a first
次に、図2の(i)に示すように、フォトレジスト18のパターンを第1シードメタル層31に形成する。具体的には、ガラス基板2の表面21に形成された第1シードメタル層31にフォトレジスト18を塗布し、露光・現像などのフォトリソグラフィによりフォトレジスト18のパターンを形成する。フォトレジスト18のパターンは、次工程にて第1めっき層32を形成する際のマスクとなる。
Next, as shown in FIG. 2I, a pattern of the
次に、図2の(j)に示すように、第1シードメタル層31に第1めっき層32を形成する。具体的には、フォトレジスト18の開口部分に位置するガラス基板2の表面21に形成された第1シードメタル層31、並びに、スルーホール5内の第1シードメタル層31に、電解めっき法によって第1めっき層32を形成する。これにより、スルーホール5内に、ガラス基板2の表面21側で開口した凹部61を有する形状の貫通電極6が形成される。
Next, as shown in (j) of FIG. 2, a
なお、貫通電極6の膜厚(第1シードメタル層31の厚みと第1めっき層32の厚みとの総和)は、スルーホール5の第2開口部52の直径の1/2未満であることが好ましい。これにより、凹部61を有する形状の貫通電極6を好適に形成することができる。
Note that the thickness of the through electrode 6 (the sum of the thickness of the first
次に、図2の(k)に示すように、フォトレジスト18を除去する。これにより、フォトレジスト18で覆われていた第1シードメタル層31を露出させる。
Next, as shown in FIG. 2K, the
次に、図2の(l)に示すように、露出させた第1シードメタル層31をエッチングする。これにより、ガラス基板2の表面21から不要な第1シードメタル層31が除去されて、ガラス基板2の表面21に第1配線パターン3が形成される。
Next, as shown in FIG. 2L, the exposed first
最後に、図2の(m)に示すように、貫通電極6の凹部61内に充填材7を充填することにより、配線基板1を製造することができる。ただし、貫通電極6の凹部61内に充填材7を充填しない場合、図2の(m)に示す工程を省略すればよい。
Finally, as shown in (m) of FIG. 2, the
なお、上述の説明は、第1配線パターン3、第2配線パターン4、および貫通電極6を、電解めっき法によって形成する場合の一例である。したがって、第1配線パターン3、第2配線パターン4、および貫通電極6は電解めっき法以外の公知の方法によって、第1配線パターン3、第2配線パターン4、および貫通電極6を形成してもよい。
The above description is an example in which the
<配線基板1の効果>
以上のように、配線基板1は、ガラス基板2と、ガラス基板2の表面21に設けられた第1配線パターン3およびガラス基板2の裏面22に設けられた第2配線パターン4と、ガラス基板2を貫通し、表面21から裏面22へ向かって内径が徐々に小さくなったスルーホール5と、スルーホール5に設けられ、第1配線パターン3と第2配線パターン4とを電気的に接続する貫通電極6とを備え、貫通電極6は、表面21側で開口した凹部61を有する形状である。
<Effect of
As described above, the
配線基板1では、スルーホール5が、ガラス基板2の表面21から裏面22へ向かって内径が徐々に小さくなったテーパー形状であるため、ガラス基板2と貫通電極6との熱膨張率の差に起因してスルーホール5内に生じた熱応力がガラス基板2の面内方向へ集中することを抑制することが可能となる。また、配線基板1では、貫通電極6がガラス基板2の表面21側で開口した凹部61を有する形状であるため、スルーホール5内に生じた熱応力の影響を好適に緩和することが可能となる。
In the
したがって、本実施形態によれば、ガラス基板2のスルーホール5にクラックなどが発生することを効果的に抑制可能な配線基板1を実現することができる。
Therefore, according to the present embodiment, it is possible to realize the
〔実施形態2〕
本発明の他の実施形態について、図3および図4に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
[Embodiment 2]
The following will describe another embodiment of the present invention with reference to FIGS. For convenience of explanation, members having the same functions as those described in the embodiment are given the same reference numerals, and descriptions thereof are omitted.
本実施形態に係る配線基板10は、貫通電極が設けられないスルーホールをさらに備える点において、上述した実施形態1に係る配線基板1と主に異なっている。
The
<配線基板10の構成>
図3は、本実施形態に係る配線基板10を示す断面図である。図3に示すように、配線基板10は、ガラス基板2、第1配線パターン3、第2配線パターン4、スルーホール5、貫通電極6、充填材7、および第2スルーホール(貫通孔)8を備える。
<Configuration of
FIG. 3 is a cross-sectional view showing the
(第2スルーホール8)
第2スルーホール8は、ガラス基板2に形成された貫通孔である。第2スルーホール8は、ガラス基板2の表面21から裏面22にわたって貫設されており、ガラス基板2の表面21側に第1開口部81を有し、ガラス基板2の裏面22側に第2開口部82を有している。
(Second through hole 8)
The second through
第2スルーホール8は、ガラス基板2の表面21から裏面22へ向かって内径(直径)が徐々に小さくなったテーパー形状である。すなわち、第2スルーホール8は、第1開口部81の内径が最大となり、第2開口部82の内径が最小となっている。
The second through
このように、貫通電極6が設けられていない第2スルーホール8を配線基板10がさらに備えることにより、多層基板間の層間接続または電子部品のスルーホール実装などに第2スルーホール8を利用することができる。
As described above, the
<配線基板10の製造方法>
次に、配線基板10の製造方法について説明する。配線基板10は、実施形態1に係る配線基板1のガラス基板2に、第2スルーホール8を追加することにより製造可能である。
<Method for
Next, a method for manufacturing the
図4の(a)〜(m)は、配線基板10の製造方法の各工程を示す断面図である。なお、図4の(a)〜(f)に示す各工程は、図2の(a)〜(f)に示す各工程と同一である。
4A to 4M are cross-sectional views showing respective steps of the method for manufacturing the
配線基板10の製造方法としては、例えば、図4の(g)に示すように、ガラス基板2にスルーホールを形成する工程にて、スルーホール5とともに第2スルーホール8をさらに形成し、図4の(i)で示すように、フォトレジスト18を形成する工程にて、第2スルーホール8内を埋めるようにフォトレジスト18を形成すればよい。これにより、図4の(j)で示すように、第1シードメタル層31に第1めっき層32を形成する工程にて、フォトレジスト18がマスクとなり、第2スルーホール8内への第1めっき層32の形成が抑制される。
As a method for manufacturing the
その後、図4の(k)に示す工程にて、第2スルーホール8に形成されたフォトレジスト18を除去し、さらに図4の(l)に示す工程にて、第2スルーホール8に形成された第1シードメタル層31を除去することにより、貫通電極6が設けられていない第2スルーホール8をガラス基板2に形成することができる。
Thereafter, the
<配線基板10の効果>
以上のように、配線基板10は、貫通電極6が設けられていない第2スルーホール8をさらに備えているため、第2スルーホール8を、多層基板間の層間接続または電子部品のスルーホール実装などに第2スルーホール8を利用することができる。
<Effect of the
As described above, since the
したがって、本実施形態によれば、ガラス基板2のスルーホール5にクラックなどが発生すること効果的に抑制しつつ、電子部品の高密度実装に対応した配線基板10を実現することができる。
Therefore, according to the present embodiment, it is possible to realize the
〔実施形態3〕
本発明の他の実施形態について、図5に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
[Embodiment 3]
The following will describe another embodiment of the present invention with reference to FIG. For convenience of explanation, members having the same functions as those described in the embodiment are given the same reference numerals, and descriptions thereof are omitted.
本実施形態に係る配線基板11は、同一基板内で部分的に厚みが異なるガラス基板を備える点、並びに、ガラス基板の厚みが異なる領域のそれぞれに貫通電極が設けられている点において、上述した実施形態1に係る配線基板1と主に異なっている。
The
<配線基板11の構成>
図5は、本実施形態に係る配線基板11を示す断面図である。図5に示すように、配線基板11は、ガラス基板20、第1配線パターン3、第2配線パターン4、スルーホール5、貫通電極6、充填材7、第2スルーホール8、および第2貫通電極(貫通電極)9を備える。
<Configuration of
FIG. 5 is a cross-sectional view showing the
(ガラス基板20)
ガラス基板20は、配線基板11の基材となる板状部材であり、部分的に厚みが異なる2つの領域を含んでいる。具体的には、ガラス基板20は、所定の厚みを有する第1領域20aと、第1領域20aよりも厚みが小さい第2領域20bとを含んでいる。
(Glass substrate 20)
The
ガラス基板20の第1領域20aには、スルーホール5が形成されている。また、スルーホール5には、貫通電極6が設けられている。一方、ガラス基板20の第2領域20bには、第2スルーホール8が形成されている。また、第2スルーホール8には第2貫通電極9が設けられている。
A through
(第2貫通電極9)
第2貫通電極9は、ガラス基板20の第2領域20bの表面21に設けられた第1配線パターン3と、ガラス基板20の第2領域20bの裏面22に設けられた第2配線パターン4とを電気的に接続する電極である。第2貫通電極9は、ガラス基板20の第2領域20bに形成されたテーパー形状の第2スルーホール8に設けられている。
(Second through electrode 9)
The second through
第2貫通電極9は、第2スルーホール8の内周面、および第2スルーホール8の第2開口部82を覆う第2配線パターン4の内面にわたって、第1シードメタル層31および第1めっき層32がこの順番で積層された被覆膜であり、ガラス基板20の第2領域20bの表面21側で開口した凹部形状である。
The second through
第2貫通電極9を上述のような凹部91を有する形状とすることにより、ガラス基板2と第2貫通電極9との熱膨張率の差に起因して生じた熱応力の影響を好適に緩和することが可能となる。
By making the
<配線基板11の製造方法>
次に、配線基板11の製造方法について説明する。配線基板11が備えるガラス基板20の第2領域20bに、第2スルーホール8および第2貫通電極9を形成する方法は、実施形態1で説明した、ガラス基板2にスルーホール5および貫通電極6を形成する方法を用いることができる。
<Method for
Next, a method for manufacturing the
ただし、配線基板11では、ガラス基板20の第1領域20aに形成される第1めっき層32の膜厚に比べて、ガラス基板20の第2領域20bに形成される第1めっき層32の膜厚を大きくしてもよい。例えば、ガラス基板20の第2領域20bに形成される第1めっき層32の膜厚を、ガラス基板20の第1領域20aの厚みと、ガラス基板20の第2領域20bの厚みとの差分に相当する厚みとしてもよい。
However, in the
このような膜厚の第1めっき層32は、ガラス基板20の第1領域20aの厚みと、ガラス基板20の第2領域20bの厚みとの差分に相当する十分な厚みを有するフォトレジスト18を用いて第1めっき層32を形成することにより容易に得ることができる。
The
<配線基板11の効果>
以上のように、配線基板11では、ガラス基板20は、所定の厚みを有する第1領域20aと、第1領域20aよりも厚みが小さい第2領域20bとを含み、ガラス基板20の第1領域20aにテーパー形状のスルーホール5および凹部61を有する形状の貫通電極6が設けられており、ガラス基板20の第2領域20bにテーパー形状の第2スルーホール8および凹部91を有する形状の第2貫通電極9が設けられている。
<Effect of the
As described above, in the
したがって、本実施形態によれば、ガラス基板20の厚みが異なる領域(第1領域20aおよび第2領域20b)に、第1配線パターン3および第2配線パターン4がそれぞれ形成されているため、ガラス基板20を挟んだ配線間静電容量が異なる配線パターンを備える配線基板11を実現することができる。
Therefore, according to the present embodiment, the
〔まとめ〕
本発明の態様1に係る配線基板は、ガラス基板と、前記ガラス基板の第1面(表面21)および当該第1面に対向する前記ガラス基板の第2面(裏面22)のそれぞれに形成された配線パターン(第1配線パターン3,第2配線パターン4)と、前記ガラス基板を貫通し、前記第1面から前記第2面へ向かって内径が徐々に小さくなった貫通孔(スルーホール5)と、前記貫通孔に設けられ、前記第1面に形成された前記配線パターンと前記第2面に形成された前記配線パターンとを電気的に接続する貫通電極とを備え、前記貫通電極は、前記第1面側で開口した凹部形状であることを特徴としている。
[Summary]
The wiring board according to the first aspect of the present invention is formed on each of the glass substrate, the first surface (front surface 21) of the glass substrate, and the second surface (back surface 22) of the glass substrate facing the first surface. Through-holes (through-holes 5) that penetrate the wiring substrate (
上記の構成では、貫通孔が、ガラス基板の第1面から前記第2面へ向かって内径が徐々に小さくなったテーパー形状であるため、ガラス基板と貫通電極との熱膨張率の差に起因して貫通孔内に生じた熱応力がガラス基板の面内方向へ集中することを抑制することが可能となる。また、上記の構成では、貫通電極がガラス基板の第1面側で開口した凹部(空洞・中空)形状であるため、貫通孔内に生じた上記熱応力の影響を好適に緩和することが可能となる。 In the above configuration, the through hole has a tapered shape in which the inner diameter is gradually reduced from the first surface of the glass substrate toward the second surface, and thus is caused by a difference in thermal expansion coefficient between the glass substrate and the through electrode. Thus, it is possible to suppress the thermal stress generated in the through hole from being concentrated in the in-plane direction of the glass substrate. Further, in the above configuration, since the through electrode has a recess (hollow / hollow) shape opened on the first surface side of the glass substrate, the influence of the thermal stress generated in the through hole can be suitably mitigated. It becomes.
したがって、上記の構成によれば、ガラス基板と貫通電極との熱膨張率の差に起因した熱応力の影響を緩和し、ガラス基板の貫通孔にクラックなどが発生することを効果的に抑制可能な配線基板を実現することができる。 Therefore, according to said structure, the influence of the thermal stress resulting from the difference in the thermal expansion coefficient of a glass substrate and a penetration electrode can be relieve | moderated, and it can suppress effectively that a crack etc. generate | occur | produce in the through-hole of a glass substrate. A simple wiring board can be realized.
本発明の態様2に係る配線基板では、上記態様1において、前記第2面に形成された前記配線パターンの一部は、前記貫通孔の前記第2面側の開口部を覆っており、前記貫通電極は、前記貫通孔の内周面、および前記開口部を覆う前記配線パターンの前記貫通孔側の面にわたって設けられた被覆膜であってもよい。 In the wiring board according to the second aspect of the present invention, in the first aspect, a part of the wiring pattern formed on the second surface covers an opening on the second surface side of the through hole, The through electrode may be a coating film provided over an inner peripheral surface of the through hole and a surface on the through hole side of the wiring pattern that covers the opening.
上記の構成によれば、ガラス基板の第2面側における貫通孔の開口部が配線パターンによって覆われている。このため、貫通孔の内周面、および開口部を覆う配線パターンの貫通孔側の面にわたって被覆膜を設けることにより、ガラス基板の第1面側で開口した凹部形状の貫通電極を容易に形成することができる。 According to said structure, the opening part of the through-hole in the 2nd surface side of a glass substrate is covered with the wiring pattern. For this reason, by providing a coating film over the inner peripheral surface of the through-hole and the surface on the through-hole side of the wiring pattern covering the opening, it is possible to easily form the concave-shaped through-electrode opened on the first surface side of the glass substrate. Can be formed.
本発明の態様3に係る配線基板では、上記態様2において、前記被覆膜は、めっき層を含んでいてもよい。
In the wiring board according to
上記の構成によれば、例えば電解(電気)めっき法などによって貫通電極を好適に形成することができる。 According to said structure, a penetration electrode can be formed suitably by the electrolytic (electro) plating method etc., for example.
本発明の態様4に係る配線基板では、上記態様1〜3において、前記貫通電極の凹部内に充填される充填材をさらに備え、前記充填材は、前記ガラス基板および前記貫通電極よりも弾性率が低い材料から構成されていることが好ましい。
In the wiring board which concerns on
上記の構成によれば、温度変化に伴う貫通電極の歪みなどを抑制して、貫通電極の高い信頼性を確保することができる。 According to said structure, the distortion of the penetration electrode accompanying a temperature change, etc. can be suppressed and the high reliability of a penetration electrode can be ensured.
本発明の態様5に係る配線基板では、上記態様1〜4において、複数の前記貫通孔を備え、複数の前記貫通孔のうちの一部の前記貫通孔に、前記貫通電極が設けられていてもよい。
In the wiring board which concerns on
上記の構成によれば、配線基板は、貫通電極が設けられていない貫通孔を備えることになるため、貫通電極が設けられていない貫通孔を多層基板間の層間接続または電子部品のスルーホール実装などに利用することができる。 According to the above configuration, since the wiring board is provided with a through hole in which no through electrode is provided, a through hole in which no through electrode is provided is connected to an interlayer connection between multilayer boards or through hole mounting of an electronic component. It can be used for
本発明の態様6に係る配線基板の製造方法は、ガラス基板の第2面に配線パターンを形成する工程と、前記第2面に対向する前記ガラス基板の第1面から前記配線パターンに到達するまで、内径が徐々に小さくなった貫通孔を前記ガラス基板に形成する工程と、前記第1面側から前記貫通孔内をめっき処理することにより、前記第1面側で開口した凹部形状の貫通電極を前記貫通孔に形成する工程と、を含むことを特徴としている。
In the method for manufacturing a wiring board according to
上記の方法によれば、ガラス基板と貫通電極との熱膨張率の差に起因した熱応力の影響を緩和し、ガラス基板の貫通孔にクラックなどが発生することを効果的に抑制可能な配線基板の製造方法を実現することができる。 According to the above method, the wiring that can reduce the influence of thermal stress caused by the difference in thermal expansion coefficient between the glass substrate and the through electrode and effectively suppress the occurrence of cracks in the through hole of the glass substrate. A substrate manufacturing method can be realized.
本発明の態様7に係る配線基板の製造方法では、上記態様6において、前記貫通孔を形成する工程にて、前記ガラス基板を選択的に切削またはエッチングすることにより、前記貫通孔を形成してもよい。
In the method for manufacturing a wiring board according to
上記の方法によれば、ガラス基板の第1面からガラス基板の第2面に形成された配線パターンに到達する貫通孔を容易かつ効率的に形成することができる。 According to said method, the through-hole which reaches | attains the wiring pattern formed in the 2nd surface of the glass substrate from the 1st surface of a glass substrate can be formed easily and efficiently.
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。 The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention. Furthermore, a new technical feature can be formed by combining the technical means disclosed in each embodiment.
〔補足〕
なお、以下のように表現することも可能である。すなわち、本発明に係る配線基板は、ガラス板を母材とする基板(ガラス基板2)と、前記基板に形成したスルーホールと、スルーホールに電解銅めっきによって形成された貫通電極と、前記基板の両面に銅めっき配線を備える配線基板であって、前記スルーホールは、第2銅めっき配線(第2めっき層42)側で小さく、第1銅めっき配線(第1めっき層32)側で大きい形状であり、前記スルーホールは中空、または前記中空を低弾性率の物質(充填材7)で充填されていることを特徴としている。
[Supplement]
It can also be expressed as follows. That is, the wiring board according to the present invention includes a substrate (glass substrate 2) having a glass plate as a base material, a through hole formed in the substrate, a through electrode formed in the through hole by electrolytic copper plating, and the substrate. The through-hole is small on the second copper plating wiring (second plating layer 42) side and large on the first copper plating wiring (first plating layer 32) side. The through hole is hollow, or the hollow is filled with a low elastic modulus substance (filler 7).
また、本発明に係る配線基板の製造方法は、前記ガラス板の片面(裏面22)に第2銅めっき配線を形成し、反対の面(表面21)より深くなるほど小さくなり、第2シードメタル層まで到達するテーパー形状のスルーホールを形成し、次に形成した第1シードメタル層を用いて、スルーホール内も同時に第1銅めっき配線を形成し、スルーホール内の貫通電極は中空となることを特徴としている。 In the method for manufacturing a wiring board according to the present invention, a second copper plating wiring is formed on one surface (back surface 22) of the glass plate, and the second seed metal layer becomes smaller as it becomes deeper than the opposite surface (front surface 21). A tapered through-hole reaching up to 1 mm is formed, and then the first seed metal layer formed is used to simultaneously form the first copper-plated wiring in the through-hole, and the through electrode in the through-hole becomes hollow It is characterized by.
また、本発明に係る配線基板の製造方法では、前記スルーホールの加工が第2シードメタル層で自動的に停止することを特徴としている。 The wiring board manufacturing method according to the present invention is characterized in that the processing of the through hole is automatically stopped at the second seed metal layer.
本発明は、貫通電極が設けられた、ガラスを基材とする配線基板に好適に利用することができ、貫通電極の信頼性を高めることができる。 INDUSTRIAL APPLICABILITY The present invention can be suitably used for a wiring substrate having a through electrode provided with glass as a base material, and can improve the reliability of the through electrode.
1,10,11:配線基板
2,20:ガラス基板
3:第1配線パターン(配線パターン)
4:第2配線パターン(配線パターン)
5:スルーホール(貫通孔)
6:貫通電極
7:充填材
8:第2スルーホール(貫通孔)
9:第2貫通電極(貫通電極)
21:表面(第1面)
22:裏面(第2面)
52,82:第2開口部(開口部)
61,91:凹部
1, 10, 11:
4: Second wiring pattern (wiring pattern)
5: Through hole (through hole)
6: Through electrode 7: Filler 8: Second through hole (through hole)
9: Second through electrode (through electrode)
21: Surface (first surface)
22: Back side (second side)
52, 82: second opening (opening)
61, 91: recess
Claims (5)
前記ガラス基板の第1面および当該第1面に対向する前記ガラス基板の第2面のそれぞれに形成された配線パターンと、
前記ガラス基板を貫通し、前記第1面から前記第2面へ向かって内径が徐々に小さくなった貫通孔と、
前記貫通孔に設けられ、前記第1面に形成された前記配線パターンと前記第2面に形成された前記配線パターンとを電気的に接続する貫通電極とを備え、
前記貫通電極は、前記第1面側で開口した凹部形状であることを特徴とする配線基板。 A glass substrate;
A wiring pattern formed on each of the first surface of the glass substrate and the second surface of the glass substrate facing the first surface;
A through-hole penetrating the glass substrate and having an inner diameter gradually decreasing from the first surface toward the second surface;
A through electrode provided in the through hole and electrically connecting the wiring pattern formed on the first surface and the wiring pattern formed on the second surface;
The wiring substrate according to claim 1, wherein the through electrode has a concave shape opened on the first surface side.
前記貫通電極は、前記貫通孔の内周面、および前記開口部を覆う前記配線パターンの前記貫通孔側の面にわたって設けられた被覆膜であることを特徴とする請求項1に記載の配線基板。 A part of the wiring pattern formed on the second surface covers the opening on the second surface side of the through hole,
2. The wiring according to claim 1, wherein the through electrode is a coating film provided over an inner peripheral surface of the through hole and a surface on the through hole side of the wiring pattern that covers the opening. substrate.
前記充填材は、前記ガラス基板および前記貫通電極よりも弾性率が低い材料から構成されていることを特徴とする請求項1または2に記載の配線基板。 Further comprising a filler filled in the recess of the through electrode,
The wiring board according to claim 1, wherein the filler is made of a material having a lower elastic modulus than the glass substrate and the through electrode.
前記第2面に対向する前記ガラス基板の第1面から前記配線パターンに到達するまで、内径が徐々に小さくなった貫通孔を前記ガラス基板に形成する工程と、
前記第1面側から前記貫通孔内をめっき処理することにより、前記第1面側で開口した凹部形状の貫通電極を前記貫通孔に形成する工程と、を含むことを特徴とする配線基板の製造方法。 Forming a wiring pattern on the second surface of the glass substrate;
Forming a through hole with a gradually decreasing inner diameter in the glass substrate from the first surface of the glass substrate facing the second surface until reaching the wiring pattern;
Forming a recess-shaped through electrode that opens on the first surface side by plating the inside of the through hole from the first surface side. Production method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015120470A JP2017005205A (en) | 2015-06-15 | 2015-06-15 | Wiring board and manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015120470A JP2017005205A (en) | 2015-06-15 | 2015-06-15 | Wiring board and manufacturing method of the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017005205A true JP2017005205A (en) | 2017-01-05 |
Family
ID=57752870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015120470A Pending JP2017005205A (en) | 2015-06-15 | 2015-06-15 | Wiring board and manufacturing method of the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017005205A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022065184A1 (en) * | 2020-09-28 | 2022-03-31 | 凸版印刷株式会社 | Wiring board |
CN114731761A (en) * | 2019-11-18 | 2022-07-08 | 凸版印刷株式会社 | Glass core multilayer wiring board and method for manufacturing same |
EP4134992A4 (en) * | 2020-04-07 | 2023-09-27 | Toppan Inc. | Glass core wiring substrate with built-in high-frequency filter, high-frequency module in which said glass core wiring substrate with built-in high-frequency filter is used, and method for manufacturing glass core wiring substrate with built-in high-frequency filter |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002359446A (en) * | 2001-05-31 | 2002-12-13 | Hitachi Ltd | Wiring board and manufacturing method therefor |
JP2007192587A (en) * | 2006-01-17 | 2007-08-02 | Seiko Instruments Inc | Wiring board for dynamic quantity sensor, manufacturing method of the wiring board for dynamic quantity sensor, and dynamic quantity sensor |
JP2014029893A (en) * | 2012-07-06 | 2014-02-13 | Sharp Corp | Structure |
-
2015
- 2015-06-15 JP JP2015120470A patent/JP2017005205A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002359446A (en) * | 2001-05-31 | 2002-12-13 | Hitachi Ltd | Wiring board and manufacturing method therefor |
JP2007192587A (en) * | 2006-01-17 | 2007-08-02 | Seiko Instruments Inc | Wiring board for dynamic quantity sensor, manufacturing method of the wiring board for dynamic quantity sensor, and dynamic quantity sensor |
JP2014029893A (en) * | 2012-07-06 | 2014-02-13 | Sharp Corp | Structure |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114731761A (en) * | 2019-11-18 | 2022-07-08 | 凸版印刷株式会社 | Glass core multilayer wiring board and method for manufacturing same |
US11877394B2 (en) | 2019-11-18 | 2024-01-16 | Toppan Inc. | Glass core multilayer wiring board and method of producing the same |
EP4134992A4 (en) * | 2020-04-07 | 2023-09-27 | Toppan Inc. | Glass core wiring substrate with built-in high-frequency filter, high-frequency module in which said glass core wiring substrate with built-in high-frequency filter is used, and method for manufacturing glass core wiring substrate with built-in high-frequency filter |
WO2022065184A1 (en) * | 2020-09-28 | 2022-03-31 | 凸版印刷株式会社 | Wiring board |
EP4221471A4 (en) * | 2020-09-28 | 2024-03-20 | Toppan Inc. | Wiring board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9247644B2 (en) | Wiring board and method for manufacturing the same | |
JP2015233085A (en) | Wiring board, semiconductor device and wiring board manufacturing method | |
JP2009088469A (en) | Printed circuit board and manufacturing method of same | |
JP6840935B2 (en) | Wiring circuit board manufacturing method | |
US20110283535A1 (en) | Wiring board and method of manufacturing the same | |
JP2015041773A (en) | Interposer substrate and method of manufacturing the same | |
US20120247818A1 (en) | Printed wiring board | |
KR20140020114A (en) | Metal heat-radiation substrate and manufacturing method thereof | |
JP2017005205A (en) | Wiring board and manufacturing method of the same | |
TWI677268B (en) | Circuit board manufacturing method and circuit board | |
US20160353576A1 (en) | Electronic component built-in substrate and electronic device | |
JP2020188209A (en) | Printed wiring board and manufacturing method thereof | |
JP2015170769A (en) | Printed wiring board and manufacturing method of the same | |
JP2015156424A (en) | Printed circuit board, semiconductor device, and manufacturing method therefor | |
TWI528880B (en) | Method for forming conductive through via at glass substrate | |
JP5660462B2 (en) | Printed wiring board | |
JP2012160559A (en) | Method for manufacturing wiring board | |
JP2005244104A (en) | Manufacturing method of wiring board | |
JP2017073533A (en) | Printed circuit board and manufacturing method of the same | |
JP2013080823A (en) | Printed wiring board and manufacturing method of the same | |
JP5935186B2 (en) | Wiring board | |
JP2017143099A (en) | Wiring structure, circuit board, and method of manufacturing wiring structure | |
JP2008124124A (en) | Core board manufacturing method, and wiring board manufacturing method | |
TWI558290B (en) | Manufacturing method of circuit board | |
JP6927271B2 (en) | Electronic components and manufacturing methods for electronic components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190702 |