Nothing Special   »   [go: up one dir, main page]

JP2017092376A - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP2017092376A
JP2017092376A JP2015223867A JP2015223867A JP2017092376A JP 2017092376 A JP2017092376 A JP 2017092376A JP 2015223867 A JP2015223867 A JP 2015223867A JP 2015223867 A JP2015223867 A JP 2015223867A JP 2017092376 A JP2017092376 A JP 2017092376A
Authority
JP
Japan
Prior art keywords
etching
gas
silicon
plasma
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015223867A
Other languages
English (en)
Inventor
光 渡邉
Hikaru Watanabe
光 渡邉
晃弘 辻
Akihiro Tsuji
晃弘 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015223867A priority Critical patent/JP2017092376A/ja
Priority to KR1020160151007A priority patent/KR20170057146A/ko
Priority to TW105136988A priority patent/TWI703414B/zh
Priority to US15/352,076 priority patent/US10224211B2/en
Publication of JP2017092376A publication Critical patent/JP2017092376A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G03F1/24—Reflection masks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0752—Silicon-containing compounds in non photosensitive layers or as additives, e.g. for dry lithography
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

【課題】選択比を向上させながら、被エッチング対象膜のエッチング形状を垂直にする。
【解決手段】被処理体に対するプラズマ処理によって、シリコン含有反射防止膜をレジスト膜のパターンにエッチングするエッチング方法であって、被処理体は、エッチング対象層と、前記エッチング対象層の上に積層された前記シリコン含有反射防止膜と、前記シリコン含有反射防止膜の上に積層された前記レジスト膜とを有し、被処理体を収容した処理容器内においてフルオロカーボンガスを含む処理ガスのプラズマを生成する第１工程と、被処理体を収容した前記処理容器内において不活性ガスを含む処理ガスのプラズマを生成する第２工程と、を有し、前記第１工程及び前記第２工程を繰り返して実行する、エッチング方法が提供される。
【選択図】図５

Description

本発明は、エッチング方法に関する。
被処理体に対するプラズマ処理によって、反射防止膜をレジスト膜のパターンにエッチングし、エッチング後のレジスト膜及び反射防止膜をマスクにして反射防止膜の下層の被エッチング対象膜をエッチングする方法が提案されている（例えば、特許文献１を参照）。
特開２００９−１６４６２６号公報 特開２０１１−１３４８９６号公報
しかしながら、反射防止膜がシリコン含有反射防止膜であり、レジスト膜がＡｒＦレジスト膜等の所定のレジスト膜である場合、レジスト膜に対するシリコン含有反射防止膜の選択比が例えば１〜２と低いという課題を有する。選択比が低く、反射防止膜がレジスト膜に対して選択的にエッチングされないと、反射防止膜のエッチング中にレジスト膜が削れ、消失してしまう。その結果、反射防止膜の下層の被エッチング対象膜のエッチングが困難になったり、被エッチング対象膜を垂直にエッチングできない等の支障が出る場合がある。
特に、波長１３〜１４ｎｍの極端紫外線露光（ＥＵＶ：Extreme Ultra Violet）を用いて形成されるＥＵＶレジスト膜と反射防止膜との選択比は、ＡｒＦレジスト膜と反射防止膜との選択比よりも更に低い。このため、ＥＵＶレジスト膜をマスクに用いる場合、更に被エッチング対象膜のエッチングに支障が出る可能性がある。
上記課題に対して、一側面では、本発明は、選択比を向上させながら、被エッチング対象膜のエッチング形状を垂直にすることを目的とする。
上記課題を解決するために、一の態様によれば、被処理体に対するプラズマ処理によって、シリコン含有反射防止膜をレジスト膜のパターンにエッチングするエッチング方法であって、被処理体は、エッチング対象層と、前記エッチング対象層の上に積層された前記シリコン含有反射防止膜と、前記シリコン含有反射防止膜の上に積層された前記レジスト膜とを有し、被処理体を収容した処理容器内においてフルオロカーボンガスを含む処理ガスのプラズマを生成する第１工程と、被処理体を収容した前記処理容器内において不活性ガスを含む処理ガスのプラズマを生成する第２工程と、を有し、前記第１工程及び前記第２工程を繰り返して実行する、エッチング方法が提供される。
一の側面によれば、選択比を向上させながら、被エッチング対象膜のエッチング形状を垂直にすることができる。
一実施形態にかかるプラズマ処理装置の縦断面の一例を示す図。 反射防止膜のエッチング時のガス流量と選択比及び疎密パターンとの関係の一例を示す図。 第１実施形態にかかるエッチング処理の一例を示すフローチャート。 第１実施形態にかかるエッチングを説明するための図。 第１実施形態にかかるエッチングの結果の一例を示す図。 第２実施形態にかかるエッチング処理の一例を示すフローチャート。 第２実施形態にかかるエッチングを説明するための図。 第２実施形態にかかるエッチングの結果の一例を示す図。
以下、本発明を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
［プラズマ処理装置の全体構成］
まず、本発明の一実施形態にかかるエッチング方法により半導体ウェハ（以下、単に「ウェハ」という。）にプラズマエッチングを実行するプラズマ処理装置１について、図１を参照して説明する。図１は、本実施形態にかかるプラズマ処理装置１の縦断面の一例を示す。本実施形態にかかるプラズマ処理装置１は、処理容器１０内に載置台２０とガスシャワーヘッド２５とを対向配置した平行平板型のプラズマ処理装置（容量結合型プラズマ処理装置）である。載置台２０は下部電極としても機能し、ガスシャワーヘッド２５は上部電極としても機能する。
プラズマ処理装置１は、例えば表面がアルマイト処理（陽極酸化処理）されたアルミニウムからなる円筒形の処理容器１０を有している。処理容器１０は、電気的に接地されている。載置台２０は、処理容器１０の底部に設置され、ウェハＷを載置する。ウェハＷは、被処理体の一例である。載置台２０は、たとえばアルミニウム（Ａｌ）やチタン（Ｔｉ）、炭化ケイ素（ＳｉＣ）等から形成されている。載置台２０の上面には、ウェハＷを静電吸着するための静電チャック１０６が設けられている。静電チャック１０６は、絶縁体１０６ｂの間にチャック電極１０６ａを挟み込んだ構造になっている。チャック電極１０６ａには直流電圧源１１２が接続され、直流電圧源１１２からチャック電極１０６ａに直流電圧ＨＶが印加されることにより、クーロン力によってウェハＷが静電チャック１０６に吸着される。
載置台２０は、支持体１０４により支持されている。支持体１０４の内部には、冷媒流路１０４ａが形成されている。冷媒流路１０４ａには、冷媒入口配管１０４ｂ及び冷媒出口配管１０４ｃが接続されている。チラー１０７から出力された例えば冷却水やブライン等の冷却媒体（以下、「冷媒」ともいう。）は、冷媒入口配管１０４ｂ、冷媒流路１０４ａ及び冷媒出口配管１０４ｃを循環する。冷媒により、載置台２０及び静電チャック１０６は抜熱され、冷却される。
伝熱ガス供給源８５は、ヘリウムガス（Ｈｅ）やアルゴンガス（Ａｒ）等の伝熱ガスをガス供給ライン１３０に通して静電チャック１０６上のウエハＷの裏面に供給する。かかる構成により、静電チャック１０６は、冷媒流路１０４ａに循環させる冷媒と、ウエハＷの裏面に供給する伝熱ガスとによって温度制御される。この結果、ウェハを所定の温度に制御することができる。
載置台２０には、２周波重畳電力を供給する電力供給装置３０が接続されている。電力供給装置３０は、第１周波数の第１高周波電力（プラズマ生成用の高周波電力）を供給する第１高周波電源３２と、第１周波数よりも低い第２周波数の第２高周波電力（バイアス電圧発生用の高周波電力）を供給する第２高周波電源３４とを有する。第１高周波電源３２は、第１整合器３３を介して載置台２０に電気的に接続される。第２高周波電源３４は、第２整合器３５を介して載置台２０に電気的に接続される。第１高周波電源３２は、例えば、６０ＭＨｚの第１高周波電力を載置台２０に印加する。第２高周波電源３４は、例えば、１３．５６ＭＨｚの第２高周波電力を載置台２０に印加する。なお、本実施形態では、第１高周波電力は載置台２０に印加されるが、ガスシャワーヘッド２５に印加されてもよい。
第１整合器３３は、第１高周波電源３２の内部（または出力）インピーダンスに負荷インピーダンスを整合させる。第２整合器３５は、第２高周波電源３４の内部（または出力）インピーダンスに負荷インピーダンスを整合させる。第１整合器３３は、処理容器１０内にプラズマが生成されているときに第１高周波電源３２の内部インピーダンスと負荷インピーダンスとが見かけ上一致するように機能する。第２整合器３５は、処理容器１０内にプラズマが生成されているときに第２高周波電源３４の内部インピーダンスと負荷インピーダンスとが見かけ上一致するように機能する。
ガスシャワーヘッド２５は、その周縁部を被覆するシールドリング４０を介して処理容器１０の天井部の開口を閉塞するように取り付けられている。ガスシャワーヘッド２５には、可変直流電源７０が接続され、可変直流電源７０から所定の直流（ＤＣ）電圧が印加される。ガスシャワーヘッド２５は、シリコンから形成されてもよい。
ガスシャワーヘッド２５には、ガスを導入するガス導入口４５が形成されている。ガスシャワーヘッド２５の内部にはガス導入口４５から分岐したセンター部の拡散室５０ａ及びエッジ部の拡散室５０ｂが設けられている。ガス供給源１５から出力されたガスは、ガス導入口４５を介して拡散室５０ａ、５０ｂに供給され、拡散室５０ａ、５０ｂにて拡散されて多数のガス供給孔５５から載置台２０に向けて導入される。
処理容器１０の底面には排気口６０が形成されており、排気口６０に接続された排気装置６５によって処理容器１０内が排気される。これにより、処理容器１０内を所定の真空度に維持することができる。処理容器１０の側壁にはゲートバルブＧが設けられている。ゲートバルブＧは、処理容器１０からウェハＷの搬入及び搬出を行う際に搬出入口を開閉する。
プラズマ処理装置１には、装置全体の動作を制御する制御部１００が設けられている。制御部１００は、ＣＰＵ（Central Processing Unit）１０５、ＲＯＭ（Read Only Memory）１１０及びＲＡＭ（Random Access Memory）１１５を有している。ＣＰＵ１０５は、これらの記憶領域に格納された各種レシピに従って、後述されるエッチング等の所望の処理を実行する。レシピにはエッチング条件等の処理条件に対する装置の制御情報であるプロセス時間、圧力（ガスの排気）、高周波電力や電圧、各種ガス流量、処理容器内温度（上部電極温度、処理容器の側壁温度、ウェハＷ温度、静電チャック温度等）、チラー１０７から出力される冷媒の温度などが記載されている。なお、これらのプログラムや処理条件を示すレシピは、ハードディスクや半導体メモリに記憶されてもよい。また、レシピは、ＣＤ−ＲＯＭ、ＤＶＤ等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で所定位置にセットされ、読み出されるようにしてもよい。
エッチング時には、ゲートバルブＧの開閉が制御され、ウェハＷが処理容器１０に搬入され、載置台２０に載置される。直流電圧源１１２からチャック電極１０６ａに直流電圧ＨＶが印加されることにより、クーロン力によってウェハＷが静電チャック１０６に吸着され、保持される。
次いで、エッチング用の処理ガス、高周波電力が処理容器１０内に供給され、プラズマが生成される。生成されたプラズマによりウェハＷにプラズマエッチングが施される。エッチング後、直流電圧源１１２からチャック電極１０６ａにウェハＷの吸着時とは正負が逆の直流電圧ＨＶを印加してウェハＷの電荷を除電し、ウェハＷを静電チャック１０６から剥がす。ゲートバルブＧの開閉が制御され、ウェハＷが処理容器１０から搬出される。
［エッチング］
図２を参照して、ＡｒＦレジスト膜をマスクにしてシリコン反射防止膜（Ｓｉ−ＡＲＣ）をＣＨＦ３ガス及びＣＦ４ガスを用いてエッチングしたときの、選択比及び疎密パターンとの関係について説明する。ＡｒＦレジスト膜２には、ラインアンドスペースのパターンが形成されている。なお、以下、レジスト膜に対する反射防止膜の選択比を「マスク選択比」ともいう。
図２（ａ）は、ウェハＷ上の積層膜のエッチング前の初期状態の一例を示す。積層膜は、エッチング対象層である有機層４（ＯＤＬ）と、有機層４上に積層されたシリコン反射防止膜３（Ｓｉ−ＡＲＣ）と、シリコン反射防止膜３上に積層されたＡｒＦレジスト膜２とを有する。
図２（ｂ）は、エッチング結果の一例を示す。図２（ｂ）の左側は、四フッ化炭素（ＣＦ４）ガス及びフルオロホルム（ＣＨＦ３）ガスの混合ガスから生成したプラズマによりシリコン反射防止膜３をエッチングした結果の一例を示す。図２（ｂ）の右側は、シリコン反射防止膜３をエッチングした後、窒素（Ｎ２）ガス及び水素（Ｈ２）ガスの混合ガスから生成したプラズマにより有機層４をエッチングした結果の一例を示す。
図２（ｂ）の左側に示すシリコン反射防止膜３のエッチング結果の例では、ＣＦ４ガスに対するＣＨＦ３ガスの流量比を変化させている。具体的には上段のエッチング結果、中央のエッチング結果、下段のエッチング結果では、上段のエッチング結果が最もＣＦ４ガスに対するＣＨＦ３ガスの流量比が低く、下段のエッチング結果が最もＣＦ４ガスに対するＣＨＦ３ガスの流量比が高い。この結果、下段のエッチング結果が最もマスク選択比が高く、上段に示すエッチング結果が最もマスク選択比が低くなる。これにより、ＣＦ４ガスに対するＣＨＦ３ガスの流量比を高める程、マスク選択比を向上させることができることがわかる。
ところが、この方法では、エッチング時にＡｒＦレジスト膜２に付着する付着物の量が、ＡｒＦレジスト膜２が密のパターンの場合と疎のパターンの場合とで異なる。具体的には、疎のパターンの場合には密のパターンの場合よりも、ＡｒＦレジスト膜２に付着する付着物の量が多いことがわかる。ボトムＣＤ（Ｂｔｍ．ＣＤ）は、所定膜のエッチングが完了した際のエッチングの底部のパターン間の長さ（幅）を示す。ＣＤ Ｂｉａｓの差分（以下、「ＣＤ ＢｉａｓΔ」ともいう。）は、疎のパターンのエッチング後のボトムＣＤの初期状態からの差分（１）から、密のパターンのエッチング後のボトムＣＤの初期状態からの差分（２）を引いた値（＝差分（１）−差分（２））で示される。ＣＤ ＢｉａｓΔが「０」に近づく程、エッチング形状が垂直であり、エッチング中のローディングの発生が抑えられていることを示す。
図２（ｂ）の結果から、ＣＤ ＢｉａｓΔは、ＣＦ４ガスに対するＣＨＦ３ガスの流量比を高める程、大きな値となり、エッチング形状の垂直性が担保できずにエッチング形状が悪化させることがわかる。
シリコン反射防止膜３のエッチング結果は、シリコン反射防止膜３の下層の有機層４のエッチングに影響を与える。つまり、図２（ｂ）の右側に示す有機層４のエッチングでは、シリコン反射防止膜３のエッチングにおいてＣＤ ＢｉａｓΔの値が大きいほど、有機層４のエッチング結果においてもエッチング形状の垂直性を担保できないことがわかる。つまり、下段のエッチング結果において最もエッチング形状が垂直に形成されていない。これは、ＣＦ４ガスに対するＣＨＦ３ガスの流量比が高い程、マスク選択比を向上させることができるが、エッチング形状を垂直にすることが困難になることを示す。
そこで、以下では、ＡｒＦレジスト膜２をマスクにしたシリコン反射防止膜３のエッチングにおいて、マスク選択比とエッチング形状の垂直性とを両立させることが可能な、第１及び第２実施形態にかかるエッチング方法について説明する。
＜第１実施形態＞
第１実施形態にかかるエッチング方法は、例えば、図１に示すプラズマ処理装置１の処理容器１０内において、載置台２０に載置されたウェハＷに対して行われてもよい。第１実施形態にかかるエッチング方法の一例について、図３を参照しながら説明する。図３は、第１実施形態にかかるエッチング処理の一例を示すフローチャートである。
第１実施形態にかかるエッチング方法は、図３のステップＳ１２〜Ｓ１８に示す第１工程と、ステップＳ２０〜Ｓ２６に示す第２工程とを予め定められた回数繰り返して実行するサイクルエッチングが行われる。サイクル数は、例えば２４回、又はそれ以外の回数であってもよい。
図３のサイクルエッチングが開始されると、制御部１００は、サイクル数Ｃｙｃｌｅに「０」を代入し、初期化する（ステップＳ１０）。次に、制御部１００は、ＣＦ４ガス及びＡｒガスの混合ガスを処理容器１０内に供給する（ステップＳ１２）。ただし、第１工程において供給するガスは、ＣＦ４ガス及びＡｒガスに限らず、フルオロカーボンガスを含む処理ガスであればよい。また、Ａｒガスは、第１工程にて供給するガスに含まれていなくてもよい。
次に、制御部１００は、第１高周波電源３２から出力される第１周波数の第１高周波電力ＨＦ（プラズマ生起用高周波電力）を印加する（ステップＳ１４）。また、制御部１００は、第２高周波電源３４から出力される第２周波数の第２高周波電力ＬＦ（バイアス電圧発生用の高周波電力）の出力値を０Ｗにする（ステップＳ１４）。次に、制御部１００は、可変直流電源７０から出力される直流電圧（ＤＣ）を印加する（ステップＳ１６）。以上のステップＳ１２〜Ｓ１６に示すエッチング条件の下、ＡｒＦレジスト膜２をマスクにしてシリコン反射防止膜３がエッチングされる（ステップＳ１８）。
以上の第１工程を行った結果の膜の状態を図４の（ｂ−１）に示す。また、図４の（ｂ−１）に示す第１工程のエッチング前の、ウェハＷ上の積層膜の構造の一例を図４の（ａ）に示す。上から順に、ＡｒＦレジスト膜２、シリコン反射防止膜３、有機層４、シリコン酸化膜５、シリコン基板６の積層構造を示す。ＡｒＦレジスト膜２は、レジスト膜の一例である。シリコン反射防止膜３は、シリコン含有反射防止膜の一例である。有機層４は、被エッチング対象膜の一例である。
第１工程では、ＣＦ４ガスを含む処理ガスが供給され、第２高周波電力ＬＦの出力値は０Ｗに制御される。これにより、プラズマ中のイオンのウェハＷ側への積極的な引き込みは生じない。このため、第１工程で生成されるプラズマ中の主にＣＦラジカルが、ＡｒＦレジスト膜２及びＡｒＦレジスト膜２のパターンにより開口されたシリコン反射防止膜３の上に供給され、それらの膜の表面に吸着する。ＡｒＦレジスト膜２上にＣＦラジカルが吸着すると、ＡｒＦレジスト膜２の表面には、炭素（Ｃ）間の共有結合により保護膜７が生成される。一方、ＡｒＦレジスト膜２のパターンにより露出したシリコン反射防止膜３の表層では、ＳｉとＣＦラジカルとが反応してＳｉＣＦが形成される。シリコン反射防止膜３の表層がＳｉＣＦに改質されることにより、シリコン反射防止膜３は脆くなり、エッチングが促進され易い状態になる。
以上、第１工程について説明したが、ステップＳ１４において第２周波数の第２高周波電力ＬＦの出力値は必ず０Ｗにする必要はなく、０に近い数値であればよい。また、ステップＳ１６において可変直流電源７０から出力される直流電圧（ＤＣ）の印加は、印加されなくてもよい。
図３に戻り、次に、上記状態の膜に対して第２工程（ステップＳ２０〜Ｓ２６）が実行される。具体的には、制御部１００は、Ａｒガスの供給を続け、ＣＦ４ガスの供給を停止する（ステップＳ２０）。次に、制御部１００は、第１高周波電力ＨＦを引き続き印加するとともに、第２高周波電力ＬＦを印加する（ステップＳ２２）。次に、制御部１００は、直流電圧（ＤＣ）の印加を停止する（ステップＳ２４）。以上のステップＳ２０〜Ｓ２６に示すエッチング条件の下、ＡｒＦレジスト膜２をマスクにしてシリコン反射防止膜３がさらにエッチングされる（ステップＳ２６）。
以上の第２工程を行った結果の膜の状態を図４の（ｂ−２）に示す。第２工程では、ＣＦ４ガスの供給が停止され、Ａｒガスのみが供給される。また、第１高周波電力ＨＦだけでなく第２高周波電力ＬＦが印加される。これにより、第１工程では主にＣＦラジカルにより化学的なエッチングが促進されたのに対して、第２工程ではプラズマ中の主にＡｒイオンが、ウェハＷ側に引き込まれることで、物理的なエッチングが促進される。加えて、第１工程において、シリコン反射防止膜３の表層はＳｉＣＦに改質され、脆くなった状態になっている。このため、第２工程におけるＡｒイオンの叩き込みにより更にエッチングが促進され、シリコン反射防止膜３を垂直にエッチングすることができる。
また、第１工程にて、ＡｒＦレジスト膜２には炭素間の共有結合により保護膜７が形成されている。よって、第２工程におけるＡｒイオンの叩き込みに対して、ＡｒＦレジスト膜２は保護膜７により保護される。これにより、ＡｒＦレジスト膜２に対するシリコン反射防止膜３のマスク選択比を高めることができる。
図３に戻り、次に、制御部１００は、サイクル数Ｃｙｃｌｅに「１」を加算し（ステップＳ２８）、サイクル数Ｃｙｃｌｅが所定回数を上回るかを判定する（ステップＳ３０）。例えば、所定回数を２４回にすると、この時点でサイクル数Ｃｙｃｌｅは「１」であるため、制御部１００は、ステップＳ３０にて「Ｎｏ」と判定し、ステップＳ１２に戻り、２サイクル目の第１工程及び第２工程のエッチングを実行する。第１工程及び第２工程のエッチングを所定回数繰り返して実行した後、制御部１００は、本処理を終了する。なお、図４の（ｃ）に示すように、本処理の終了後、Ｎ２ガス及びＨ２ガスが処理容器１０内に供給され、シリコン反射防止膜３の下層の有機層４がエッチングされる。
以上に説明したように、第１実施形態にかかるエッチング方法では、第１工程及び第２工程を繰り返して実行するサイクルエッチングを行うことで、マスク選択比を高め、かつ、シリコン反射防止膜３を垂直にエッチングすることができる。これにより、シリコン反射防止膜３の下層の有機層４を垂直にエッチングすることができる。
さらに、本実施形態では、第１工程において可変直流電源７０から直流電圧（ＤＣ）を印加することで、上部電極であるガスシャワーヘッド２５にＣＦイオンが引き込まれる。この結果、ガスシャワーヘッド２５を構成するシリコンが叩き出されてＡｒＦレジスト膜２に形成される保護膜７内に混入される。これにより、ＡｒＦレジスト膜２の保護膜７によるプラズマ耐性を高め、マスク選択比の向上とエッチングの垂直性を更に高める効果が期待できる。
なお、図５に、第１実施形態にかかるエッチング処理の結果の一例を示す。図５の左側は、比較例にかかるエッチング結果の一例を示し、図５の右側は、第１実施形態にかかるエッチング結果の一例を示す。比較例にかかるエッチングの条件について、第１実施形態にかかるエッチングの条件と比較して以下に示す。
（第１実施形態のエッチング条件）
・サイクルエッチング（サイクル数 ２４回）
・第１工程
ＨＦ １００Ｗ
ＬＦ ０Ｗ
ＤＣ 印加する
ガス ＣＦ４，Ａｒ
・第２工程
ＨＦ １００Ｗ
ＬＦ ３０Ｗ
ＤＣ 印加しない
ガス Ａｒ
（比較例のエッチング条件）
・サイクルエッチングでない
ＨＦ ４００Ｗ
ＬＦ １００Ｗ
ＤＣ 印加しない
ガス ＣＦ４
図５には、ＡｒＦレジスト膜２のパターンがラインアンドスペース（密パターン１：１、疎パターン１：５）の場合のエッチング結果について、シリコン反射防止膜３をエッチングした後（上段）と、有機層４をエッチングした後（下段）の結果を示す。
まず、シリコン反射防止膜３をエッチングした後の結果について考察する。図５の上段に示す結果から、第１実施形態にかかるエッチング結果（右側）は、比較例にかかるエッチング結果（左側）と比較して、密パターン及び疎パターンのいずれにおいても、ＡｒＦレジスト膜２の残膜が３〜４倍になっている。つまり、第１実施形態にかかるエッチング方法により、マスク選択比が向上していることがわかる。
次に、有機層４をエッチングした後の結果について考察する。図５の下段に示す結果から、第１実施形態にかかるエッチング結果（右側）は、比較例にかかるエッチング結果（左側）と比較して、ＣＤ ＢｉａｓΔが「０」に近づき、エッチング形状の垂直性が向上していることがわかる。
この結果から、第１実施形態にかかるエッチング方法では、上記エッチング条件下の第１工程及び第２工程をサイクリックに実行することで、マスク選択比を向上させながら、被エッチング対象膜のエッチング形状を垂直にすることができることが実証された。
＜第２実施形態＞
次に、第２実施形態にかかるエッチング方法について説明する。第２実施形態にかかるエッチング方法は、第２実施形態にかかるエッチング方法と同様に、例えば、図１に示すプラズマ処理装置１の処理容器１０内において、載置台２０に載置されたウェハＷに対して行われてもよい。
第２実施形態にかかるエッチング方法の一例について、図６を参照しながら説明する。図６は、第２実施形態にかかるエッチング処理の一例を示すフローチャートである。第２実施形態にかかるエッチング方法の第１工程（ステップＳ１２〜Ｓ１８）は、第１実施形態にかかるエッチング方法（図３）の第１工程のステップＳ１２〜Ｓ１８と同じステップであるため、ここでは説明を省略する。また、第２実施形態にかかるエッチング方法の第３工程（ステップＳ２０〜Ｓ２６）は、第１実施形態にかかるエッチング方法の第２工程ステップＳ２０〜Ｓ２６と同じステップであるため、ここでは説明を省略する。また、ステップＳ１０、Ｓ２８、Ｓ３０に示すサイクル回数の判定処理も第１実施形態と同様であり、本実施形態にかかるエッチング処理は、複数工程のエッチングが繰り返して実行されるサイクルエッチングである。
第２実施形態にかかるエッチング処理が、第１実施形態にかかるエッチング処理と異なる点は、第２実施形態にかかるエッチング処理では、第１工程と第３工程との間に第２工程が設けられている点である。制御部１００は、第２工程において、ＣＦ４ガスの供給を停止し、窒素（Ｎ２）ガス及びＡｒガスを供給する（ステップＳ４０）。この状態で、シリコン反射防止膜３がエッチングされる（ステップＳ４２）。これにより、プラズマ中の主にＮ２ラジカルによりＡｒＦレジスト膜２の表面を窒素（Ｎ）でトリートメントすることで、更にマスク選択比を向上させながら、被エッチング対象膜のエッチング形状を垂直にすることができる。
例えば、図７に示すように、第２実施形態にかかるエッチング方法では、図７の（ｂ−１：第１工程）と図７の（ｂ−３：第３工程）とが、第１実施形態にかかるエッチング方法を説明するための図５の（ｂ−１）と図５の（ｂ−２）とに該当する。
さらに第２実施形態にかかるエッチング方法では、図７の（ｂ−１：第１工程）と図７の（ｂ−３：第３工程）との間に、図７の（ｂ−２）にて示す第２工程が実行される。第２工程では、プラズマ中の主にＮ２ラジカルによりＡｒＦレジスト膜２の表面が窒素（Ｎ）でトリートメントされる。これにより、図７の（ｂ−３）の第３工程において、Ａｒイオンの引き込みによりエッチングを促進させる際に、ＡｒＦレジスト膜２のエッチングを抑止でき、エッチング形状の垂直性とマスク選択比の向上とを更に高めることができる。
図８に、第２実施形態にかかるエッチング処理の結果の一例を示す。図８の左側は、第１実施形態にかかるエッチング結果の一例を示し、図８の右側は、第２実施形態にかかるエッチング結果の一例を示す。第２実施形態にかかるエッチングの条件について、第１実施形態にかかるエッチングの条件と比較して以下に示す。
（第２実施形態のエッチング条件）
・サイクルエッチング（サイクル数 ２４回）
・第１工程
ＨＦ １００Ｗ
ＬＦ ０Ｗ
ＤＣ 印加する
ガス ＣＦ４，Ａｒ
・第２工程
ＨＦ １００Ｗ
ＬＦ ０Ｗ
ＤＣ 印加する
ガス Ｎ２，Ａｒ
・第３工程
ＨＦ １００Ｗ
ＬＦ ３０Ｗ
ＤＣ 印加しない
ガス Ａｒ
（第１実施形態のエッチング条件）
・サイクルエッチング（サイクル数 ２４回）
・第１工程
ＨＦ １００Ｗ
ＬＦ ０Ｗ
ＤＣ 印加する
ガス ＣＦ４，Ａｒ
・第２工程
ＨＦ １００Ｗ
ＬＦ ３０Ｗ
ＤＣ 印加しない
ガス Ａｒ
図８には、ＡｒＦレジスト膜２のパターンがラインアンドスペース（密パターン１：１及び疎パターン１：５）の場合のエッチング結果について、有機層４をエッチングした後の結果を示す。
これによれば、第２実施形態にかかるエッチング結果（右側）は、第１実施形態にかかるエッチング結果（左側）と比較して、更にＣＤ ＢｉａｓΔが「０」に近づき、エッチング形状の垂直性の更なる向上が図られていることがわかる。
この結果から、第２実施形態にかかるエッチング方法では、第１実施形態にかかるエッチング方法の第１工程と第２工程（本実施形態では第１工程と第３工程）にＮプラズマによりトリートメントする第２工程を挿入することで、被エッチング対象膜のエッチング形状の垂直性を更に向上させることができる。
以上に説明したように、上記各実施形態のエッチング方法によれば、マスク選択比の向上と、被エッチング対象膜のエッチング形状の垂直性を両立可能なエッチングを提供できる。
加えて、第２実施形態にかかるエッチング方法によれば、第２工程においてＮプラズマによるトリートメントの効果によって、ＡｒＦレジスト膜２が疎密のパターンのいずれにおいても、ＡｒＦレジスト膜２に付着する付着物を同等の量に制御できる。これにより、ＣＤ ＢｉａｓΔを「０」に近づけ、エッチング形状の垂直性を向上させることができる。この結果、さらにマスク選択比と被エッチング対象膜のエッチング形状の垂直性を高めることができる。
なお、第１実施形態及び第２実施形態では、エッチングガスの一例としてＣＦ４ガスを用いたが、ＣＦ４ガスと同等の酸化膜エッチング特性を有するフルオロカーボンガスであってもよい。
また、第１実施形態及び第２実施形態では、不活性ガスの一例としてＡｒガスが供給された。しかしながら、不活性ガスは、Ａｒガスに限らず、ヘリウム（Ｈｅ）ガスであってもよい。
また、第２実施形態の第２工程では、窒素（Ｎ２）ガスが供給されたが、Ｎ２ガスに限らず、窒素含有ガスを含む処理ガスを供給すればよい。窒素含有ガスを含む処理ガスの他の例としては、アンモニウム（ＮＨ３）ガスが挙げられる。
また、シリコン含有反射防止膜は、シリコン反射防止膜３に限らず、シリコンを含有する反射防止膜であればよい。
また、レジスト膜は、ＡｒＦレジスト膜２に限らず、ＥＵＶレジスト膜であってもよい。
以上、エッチング方法を上記実施形態により説明したが、本発明にかかるエッチング方法は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で組み合わせることができる。
例えば、本発明にかかるエッチング方法は、図１に示す容量結合型プラズマ（ＣＣＰ:Capacitively Coupled Plasma)装置だけでなく、その他のプラズマ処理装置に適用可能である。その他のプラズマ処理装置としては、誘導結合型プラズマ(ＩＣＰ:Inductively Coupled Plasma)、ラジアルラインスロットアンテナを用いたプラズマ処理装置、ヘリコン波励起型プラズマ（ＨＷＰ：Helicon Wave Plasma）装置、電子サイクロトロン共鳴プラズマ（ＥＣＲ：Electron Cyclotron Ｒesonance Plasma）装置等であってもよい。
本明細書では、被処理体の一例として半導体ウェハＷについて説明したが、ＬＣＤ（Liquid Crystal Display）、ＦＰＤ（Flat Panel Display）等に用いられる各種基板や、フォトマスク、ＣＤ基板、プリント基板等であっても良い。
１ プラズマ処理装置
２ ＡｒＦレジスト膜
３ シリコン反射防止膜
４ 有機層
７ 保護膜
１０ 処理容器
２０ 載置台（下部電極）
２５ ガスシャワーヘッド（上部電極）
３０ 電力供給装置
３２ 第１高周波電源
３４ 第２高周波電源
７０ 可変直流電源
１００ 制御部
１０６ 静電チャック

Claims (10)

  1. 被処理体に対するプラズマ処理によって、シリコン含有反射防止膜をレジスト膜のパターンにエッチングするエッチング方法であって、
    被処理体は、エッチング対象層と、前記エッチング対象層の上に積層された前記シリコン含有反射防止膜と、前記シリコン含有反射防止膜の上に積層された前記レジスト膜とを有し、
    被処理体を収容した処理容器内においてフルオロカーボンガスを含む処理ガスのプラズマを生成する第１工程と、
    被処理体を収容した前記処理容器内において不活性ガスを含む処理ガスのプラズマを生成する第２工程と、を有し、
    前記第１工程及び前記第２工程を繰り返して実行する、エッチング方法。
  2. 被処理体に対するプラズマ処理によって、シリコン含有反射防止膜をレジスト膜のパターンにエッチングするエッチング方法であって、
    被処理体は、エッチング対象層と、前記エッチング対象層の上に積層された前記シリコン含有反射防止膜と、前記シリコン含有反射防止膜の上に積層された前記レジスト膜とを有し、
    被処理体を収容した処理容器内においてフルオロカーボンガスを含む処理ガスのプラズマを生成する第１工程と、
    被処理体を収容した前記処理容器内において窒素含有ガスを含む処理ガスのプラズマを生成する第２工程と、
    被処理体を収容した前記処理容器内において不活性ガスを含む処理ガスのプラズマを生成する第３工程と、を有し、
    前記第１工程、前記第２工程及び前記第３工程を繰り返して実行する、エッチング方法。
  3. 前記第１工程は、バイアス電圧発生用の高周波電力を印加せずに実行される、
    請求項１に記載のエッチング方法。
  4. 前記第１工程は、直流電圧を印加して実行される、
    請求項１又は３のいずれか一項に記載のエッチング方法。
  5. 前記１工程及び前記第２工程は、バイアス電圧発生用の高周波電力を印加せずに実行される、
    請求項２に記載のエッチング方法。
  6. 前記第１工程及び前記第２工程は、直流電圧を印加して実行される、
    請求項２又は５のいずれか一項に記載のエッチング方法。
  7. 前記レジスト膜は、ＥＵＶレジスト膜又はＡｒＦレジスト膜である、
    請求項１〜６のいずれか一項に記載のエッチング方法。
  8. 前記不活性ガスを含む処理ガスは、Ｈｅガス又はＡｒガスを含む、
    請求項１〜７のいずれか一項に記載のエッチング方法。
  9. 前記フルオロカーボンガスを含む処理ガスは、ＣＦ４ガスを含む、
    請求項１〜８のいずれか一項に記載のエッチング方法。
  10. 前記窒素含有ガスを含む処理ガスは、Ｎ２ガス又はＮＨ３ガスを含む、
    請求項２、５、６のいずれか一項に記載のエッチング方法。
JP2015223867A 2015-11-16 2015-11-16 エッチング方法 Pending JP2017092376A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015223867A JP2017092376A (ja) 2015-11-16 2015-11-16 エッチング方法
KR1020160151007A KR20170057146A (ko) 2015-11-16 2016-11-14 에칭 방법
TW105136988A TWI703414B (zh) 2015-11-16 2016-11-14 蝕刻方法
US15/352,076 US10224211B2 (en) 2015-11-16 2016-11-15 Etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015223867A JP2017092376A (ja) 2015-11-16 2015-11-16 エッチング方法

Publications (1)

Publication Number Publication Date
JP2017092376A true JP2017092376A (ja) 2017-05-25

Family

ID=58691353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015223867A Pending JP2017092376A (ja) 2015-11-16 2015-11-16 エッチング方法

Country Status (4)

Country Link
US (1) US10224211B2 (ja)
JP (1) JP2017092376A (ja)
KR (1) KR20170057146A (ja)
TW (1) TWI703414B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017103403A (ja) * 2015-12-04 2017-06-08 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP2019046853A (ja) * 2017-08-30 2019-03-22 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JPWO2021161368A1 (ja) * 2020-02-10 2021-08-19
JP2022161940A (ja) * 2020-09-18 2022-10-21 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102487054B1 (ko) * 2017-11-28 2023-01-13 삼성전자주식회사 식각 방법 및 반도체 장치의 제조 방법
JP7321059B2 (ja) * 2019-11-06 2023-08-04 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004003988A1 (ja) 2002-06-27 2004-01-08 Tokyo Electron Limited プラズマ処理方法
US20090191711A1 (en) * 2008-01-30 2009-07-30 Ying Rui Hardmask open process with enhanced cd space shrink and reduction
JP5606060B2 (ja) 2009-12-24 2014-10-15 東京エレクトロン株式会社 エッチング方法及びエッチング処理装置
US8263496B1 (en) * 2011-04-12 2012-09-11 Tokyo Electron Limited Etching method for preparing a stepped structure

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017103403A (ja) * 2015-12-04 2017-06-08 株式会社日立ハイテクノロジーズ ドライエッチング方法
US10192749B2 (en) 2015-12-04 2019-01-29 Hitachi High-Technologies Corporation Dry-etching method
JP2019046853A (ja) * 2017-08-30 2019-03-22 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JPWO2021161368A1 (ja) * 2020-02-10 2021-08-19
WO2021161368A1 (ja) * 2020-02-10 2021-08-19 株式会社日立ハイテク プラズマ処理方法
JP7075537B2 (ja) 2020-02-10 2022-05-25 株式会社日立ハイテク プラズマ処理方法
TWI783362B (zh) * 2020-02-10 2022-11-11 日商日立全球先端科技股份有限公司 電漿處理方法
US11887814B2 (en) 2020-02-10 2024-01-30 Hitachi High-Tech Corporation Plasma processing method
JP2022161940A (ja) * 2020-09-18 2022-10-21 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Also Published As

Publication number Publication date
KR20170057146A (ko) 2017-05-24
US10224211B2 (en) 2019-03-05
TW201729015A (zh) 2017-08-16
TWI703414B (zh) 2020-09-01
US20170140923A1 (en) 2017-05-18

Similar Documents

Publication Publication Date Title
TWI743072B (zh) 蝕刻方法及蝕刻裝置
JP6604911B2 (ja) エッチング処理方法
US11658036B2 (en) Apparatus for processing substrate
TWI703414B (zh) 蝕刻方法
JP6438831B2 (ja) 有機膜をエッチングする方法
JP6587580B2 (ja) エッチング処理方法
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP7045883B2 (ja) プラズマ処理方法及びプラズマ処理装置
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
US20200168468A1 (en) Etching method and substrate processing apparatus
TWI713486B (zh) 蝕刻方法（二）
JP6329839B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP6441994B2 (ja) 多孔質膜をエッチングする方法
KR102662180B1 (ko) 에칭 방법
JP2023053351A (ja) プラズマ処理装置
TWI697048B (zh) 蝕刻方法
JP2019179889A (ja) エッチング方法及びプラズマ処理装置
TW202018806A (zh) 蝕刻方法及基板處理裝置
JP2015106587A (ja) 静電チャックのコーティング方法及びプラズマ処理装置