JP2017085074A - Printed circuit board and manufacturing method of the same - Google Patents
Printed circuit board and manufacturing method of the same Download PDFInfo
- Publication number
- JP2017085074A JP2017085074A JP2016058028A JP2016058028A JP2017085074A JP 2017085074 A JP2017085074 A JP 2017085074A JP 2016058028 A JP2016058028 A JP 2016058028A JP 2016058028 A JP2016058028 A JP 2016058028A JP 2017085074 A JP2017085074 A JP 2017085074A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit board
- printed circuit
- forming
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 31
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 30
- 239000003575 carbonaceous material Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 55
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 9
- 239000012811 non-conductive material Substances 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 239000011810 insulating material Substances 0.000 description 6
- 229920000049 Carbon (fiber) Polymers 0.000 description 4
- 239000004917 carbon fiber Substances 0.000 description 4
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000004696 Poly ether ether ketone Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920002530 polyetherether ketone Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、プリント回路基板及びその製造方法に関する。 The present invention relates to a printed circuit board and a method for manufacturing the same.
近年、技術の発展によって電子機器に高機能化が要求されており、これに伴って小型化、軽量化が求められている。 2. Description of the Related Art In recent years, electronic devices have been required to have higher functions due to technological development, and accordingly, downsizing and weight reduction have been demanded.
これにより、電子機器に装着されるプリント回路基板は多層化されており、回路はますます複雑になっている。 As a result, printed circuit boards mounted on electronic devices are multi-layered, and circuits are becoming more complex.
プリント回路基板の高密度小型化のために、効率的な多層化工程及び微細ホールの加工に関する技術が要求されている。 In order to reduce the density and size of a printed circuit board, techniques relating to an efficient multilayering process and processing of fine holes are required.
本発明の一側面によれば、コアを含むプリント回路基板において、コアは、炭素材及び炭素材の周辺に形成された絶縁層を含む炭素補強層と、炭素補強層上に積層される第1感光性絶縁層と、を含む。 According to one aspect of the present invention, in a printed circuit board including a core, the core is a carbon reinforcing layer including a carbon material and an insulating layer formed around the carbon material, and a first laminated on the carbon reinforcing layer. A photosensitive insulating layer.
本発明の他の側面によれば、炭素補強層上に第1感光性絶縁層を積層してコアを形成するステップと、コア上にビルドアップ層を形成するステップと、を含むプリント回路基板の製造方法が提供される。 According to another aspect of the present invention, there is provided a printed circuit board including the steps of: laminating a first photosensitive insulating layer on a carbon reinforcing layer to form a core; and forming a buildup layer on the core. A manufacturing method is provided.
本発明によるプリント回路基板及びその製造方法の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面番号を付し、これに対する重複説明は省略する。 Embodiments of a printed circuit board and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. In the description with reference to the accompanying drawings, the same or corresponding components are denoted by the same drawing numbers. This is not described repeatedly.
また、本明細書において、第1、第2などの用語は、同一または相応する構成要素を区別するための識別記号に過ぎず、同一または相応する構成要素が第1、第2などの用語により限定されない。 Further, in this specification, terms such as “first” and “second” are merely identification symbols for distinguishing the same or corresponding components, and the same or corresponding components are defined by terms such as “first” and “second”. It is not limited.
また、結合とは、各構成要素間の接触関係において、各構成要素の間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。 In addition, the term “coupled” does not mean that the components are in direct contact with each other in the contact relationship between the components, but other configurations are interposed between the components. It is used as a concept encompassing even when components are in contact with each other.
<プリント回路基板>
図1は、本発明の一実施例に係るプリント回路基板1000を示す図である。
<Printed circuit board>
FIG. 1 is a diagram illustrating a printed
図1を参照すると、本発明の一実施例に係るプリント回路基板1000は、コア100と、コア100上にビルドアップ層200と、を含む。
Referring to FIG. 1, a printed
図2は、本発明の一実施例に係るプリント回路基板1000のコア100を示す図である。
FIG. 2 is a diagram illustrating the
図2を参照すると、本発明の一実施例に係るコア100は、炭素補強層110と、第1感光性絶縁層150と、を含み、炭素補強層110は、炭素材111と、絶縁層112と、を含む。
Referring to FIG. 2, the
炭素補強層110は、炭素材111の上下に絶縁層112が積層されて基板の剛性(stiffness)を高めることができる。
The
炭素材111とは、炭素繊維(carbon fiber)、グラファイトシート(graphite sheet)等を含む概念である。
The
炭素材111は、引張強度(tensile strength)と引張弾性率(Tensile modulus、引張に対する弾性係数)が高くて基板の剛性(stiffness)を高めることができる。
The
炭素材111の引張弾性率は、400Gpa以上であり、好ましくは500Gpa以上であることができる。
The tensile elastic modulus of the
炭素材111の高い引張弾性率によりプリント回路基板1000の引張弾性率を50Gpa以上改善することができる。
The tensile elastic modulus of the printed
さらに、炭素材111は耐熱性に優れて、プリント回路基板の加工工程中の基板の変形を最小化することができる。
Furthermore, the
炭素材111は、モジュラスの高いPAN系炭素繊維、耐変形性の高いピッチ(Pitch)系の炭素繊維のうちのいずれか1つ以上を含むことができる。
The
炭素材111は、プリント回路基板の最適の引張強度(high tensile strength)及び引張弾性率を導出するために、炭素補強層110に含有される含有量、種類、及び配置形態を異ならせることができる。
The
絶縁層112は、炭素材111上に形成可能である。
The
絶縁層112は、樹脂材であってもよく、エポキシ樹脂等の熱硬化性樹脂、ポリイミド(PI)等の熱可塑性樹脂を含むことができ、本発明の一実施例に係る絶縁層112としては、感光性絶縁物質を用いることが好ましい。
The
具体的には、絶縁層112がPID、ソルダーレジストなどの感光性絶縁物質で形成されることにより、レーザ、ドリルなどを使用せずに貫通ホールまたはビアホールを形成することができる。
Specifically, when the
絶縁層112を貫通するビアを形成する方法は、プリント回路基板の製造方法でより詳細に説明する。
A method of forming a via penetrating the
プリント回路基板1000は、炭素補強層110を貫通する第1ビア121をさらに含むことができる。
The printed
第1ビア121は、伝導性物質123で形成可能であり、伝導性ペーストのような伝導性物質123で充填されることができる。
The
第1ビア121を伝導性ペーストで充填すると、伝導性ペーストの高い接着特性により電気伝導度を高めることができる。
When the
非伝導性物質122は、炭素補強層110と第1ビア121との間の電気的な絶縁のために第1ビア121と炭素補強層110との間に介在できる。
The
プリント回路基板1000は、炭素補強層110上に形成される第1回路パターン131をさらに含むことができる。
The printed
第1回路パターン131が形成された炭素補強層110の上には、第1感光性絶縁層150を積層することができる。
A first
第1感光性絶縁層150は、感光性絶縁物質で形成可能である。
The first
感光性絶縁物質は、PID(photo−imageable dielectric)、ソルダーレジスト(solder−resist)等を含む。 The photosensitive insulating material includes PID (photo-imageable dielectric), solder resist, and the like.
PIDは、絶縁特性、遮光特性及び耐化学特性を有し、内部に微細なビアホール(30μm以下)を形成するに有利な物質である。 PID has an insulating property, a light shielding property, and a chemical resistance property, and is an advantageous material for forming a fine via hole (30 μm or less) inside.
第2ビア151は、第1感光性絶縁層150を貫通して形成することができ、第1回路パターン131に電気的に接続するように、第1回路パターン131上に形成することができる。
The second via 151 may be formed through the first photosensitive insulating
第2ビア151に接続する第1回路パターン131は、パッドである。
The
第2ビア151は、第1感光性絶縁層150の露光、現像工程によりビアホールを形成した後に、ビアホールに伝導性ペーストを充填することで形成可能である。
The second via 151 can be formed by filling the via hole with a conductive paste after forming the via hole by the exposure and development process of the first photosensitive insulating
図3は、本発明の一実施例に係るプリント回路基板1000のビルドアップ層200を示す図である。
FIG. 3 is a diagram illustrating the build-
図3を参照すると、本発明の一実施例に係るビルドアップ層200は、コア100上に積層され、第2感光性絶縁層250を含むことができる。
Referring to FIG. 3, the
ビルドアップ層200は、第2感光性絶縁層250が内部に形成される第2回路パターン231または第2感光性絶縁層250を貫通する第3ビア221を含むことができる。
The build-
第2感光性絶縁層250は、第1感光性絶縁層150と同じ物質で形成することができ、第3ビア221は、第2ビア151と同様の工程により形成することができる。
The second photosensitive insulating
<プリント回路基板の製造方法>
図4は、本発明の一実施例に係るプリント回路基板の製造方法を示すフローチャートである。
<Method for manufacturing printed circuit board>
FIG. 4 is a flowchart illustrating a method for manufacturing a printed circuit board according to an embodiment of the present invention.
図5から図21は、本発明の一実施例に係るプリント回路基板の製造方法を示す工程図である。 5 to 21 are process diagrams illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.
図4から図21を参照すると、本発明の一実施例に係るプリント回路基板1000の製造方法は、コア100を形成するステップS100と、コア100上にビルドアップ層200を形成するステップS200と、ビルドアップ層200を一括積層するステップS300と、を含む。
4 to 21, the method of manufacturing the printed
図5から図13は、本発明の一実施例に係るコア100を形成する製造方法を示す工程図であり、図5から図13を参照すると、コア100を形成するステップS100は、炭素材111上に絶縁層112を積層して炭素補強層110を形成するステップS110を含むことができる。
FIGS. 5 to 13 are process diagrams illustrating a manufacturing method for forming the core 100 according to an embodiment of the present invention. Referring to FIGS. 5 to 13, step S <b> 100 for forming the
次に、コア100を形成するステップS100は、炭素補強層110を貫通する第1ビア121を形成するステップS120をさらに含むことができる。
Next, step S <b> 100 for forming the
第1ビア121を形成するステップS120は、炭素補強層110を貫通する第1貫通ホール10を形成するステップと、第1貫通ホール10の内部に非伝導性物質122を充填するステップと、非伝導性物質122の内部に第2貫通ホール20を形成するステップと、第2貫通ホール20の内部に伝導性物質123を充填するステップと、を含むことができる。
The step S120 for forming the first via 121 includes the step of forming the first through
第1貫通ホール10または第2貫通ホール20は、CNCドリルなどにより形成可能である。また、第1貫通ホール10は、絶縁層112が感光性絶縁物質で形成された場合は、露光及び現像工程により形成可能である。
The first through
コア100と第1ビア121との絶縁のために、第1貫通ホール10の内部に非伝導性物質122を充填することができる。
In order to insulate between the core 100 and the first via 121, the inside of the first through
一方、本発明の実施例に係るコア100を形成するステップS100は、炭素補強層110上に第1回路パターン131を形成するステップS130をさらに含むことができる。第1回路パターン131は、回路及びパッドを含む概念である。
Meanwhile, the step S100 of forming the core 100 according to the embodiment of the present invention may further include a step S130 of forming the
炭素補強層110に第1ビア121または第1回路パターン131を形成した後に、第1ビア121または第1回路パターン131が形成された炭素補強層110上に第1感光性絶縁層150を形成することができる(S140)。
After forming the first via 121 or the
その後、本発明の実施例に係るコア100を形成するステップS100は、第1感光性絶縁層150を貫通する第2ビア151を形成するステップS150をさらに含むことができる。
Thereafter, the step S100 of forming the core 100 according to the embodiment of the present invention may further include a step S150 of forming the second via 151 penetrating the first photosensitive insulating
第2ビア151は、第1感光性絶縁層150を貫通するビアホールを形成した後に、ビアホールに伝導性物質を充填して形成することができる。
The second via 151 may be formed by forming a via hole penetrating the first photosensitive insulating
ビアホールは、レーザ、ドリルなどを用いたホールの加工なしで、第1感光性絶縁層150の露光、現像工程により形成可能である。
The via hole can be formed by exposing and developing the first photosensitive insulating
また、第2ビア151は、伝導性ペーストを充填することで形成可能であり、ビアホールにメッキ層が形成されることを排除することではない。 The second via 151 can be formed by filling a conductive paste, and does not exclude the formation of a plating layer in the via hole.
図14から図21は、本発明の一実施例に係るビルドアップ層200を形成する製造方法を示す工程図である。図14から図21を参照すると、ビルドアップ層200を形成するステップS200は、一面にキャリア層222が形成された金属層211を準備するステップS210と、金属層211をエッチングして第2回路パターン231を形成するステップS220と、第2回路パターン231上に第2感光性絶縁層250を形成するステップS230と、第2感光性絶縁層250を貫通する第3ビア221を形成するステップS240と、キャリア層222を除去するステップS250と、を含むことができる。
14 to 21 are process diagrams showing a manufacturing method for forming the
一面にキャリア層222が形成された金属層211を準備するステップS210において、キャリア層222は、金属層211を支持する手段であり、金属層211に回路の形成の際に歪み(warpage)などの発生を最小化するために金属層211の一面に形成される。
In step S210, in which the
キャリア層222には、ポリエチレンテレフタレート(Polyethylene terephthalate)、ポリエチレンナプタレート(Polyethylene naphthalate)、ポリイミド(Polyimide)、ポリエチレン(Polyethylene)、ポリプロピレン(Polypropylene)、及びポリエーテルエーテルケトン(Poly ether ether ketone)のうちのいずれか一つ以上が含まれることができる。
The
金属層211は、銅箔であってもよく、厚さは、2μmから36μm範囲であってもよい。
The
金属層211をエッチングして第2回路パターン231を形成するステップS220では、金属層211上にメッキを施し、エッチング工程を経て第2回路パターン231を形成することができる。
In step S220 in which the
第2回路パターン231は、サブトラックティブ(Substractive)工法、セミアディティブ(Semi−additive)工法、及びアディティブ(addive)工法のうちのいずれか一つの工法を用いて形成することができる。
The
第2回路パターン231は、回路及びパッドを含む概念である。
The
次に、第2回路パターン231上に第2感光性絶縁層250を形成するステップS230を行うことができる。
Next, step S230 of forming the second photosensitive insulating
第2感光性絶縁層250は、第1感光性絶縁層150と同じ感光性絶縁物質で形成することができる。
The second photosensitive insulating
次に、第2感光性絶縁層250を貫通する第3ビア221を形成するステップS240を行うことができる。
Next, step S240 of forming a third via 221 that penetrates the second photosensitive insulating
第3ビア221を形成するステップS240は、第2感光性絶縁層250に第3貫通ホール30を形成するステップと、第3貫通ホール30に伝導性物質を充填するステップと、を含み、第2ビア151を形成するステップと同様に行われることができる。
The step S240 of forming the third via 221 includes a step of forming the third through
第3ビア221または第2回路パターン231が形成された第2感光性絶縁層250からキャリア層222を除去する(S250参照)ことにより、ビルドアップ層200を形成することができる。
The build-
本発明の一実施例に係るプリント回路基板の製造方法は、ビルドアップ層200を複数形成するステップS300をさらに含むことができる。 The method for manufacturing a printed circuit board according to an embodiment of the present invention may further include step S300 of forming a plurality of buildup layers 200.
本発明の一実施例に係るプリント回路基板の製造方法は、複数のビルドアップ層200をコア100上に一括積層するステップS300をさらに含むことができる。
The method for manufacturing a printed circuit board according to an embodiment of the present invention may further include a step S300 of collectively stacking a plurality of buildup layers 200 on the
ビルドアップ層をコアに順次積層する製造方法は、ビアホールの加工、積層、メッキ工程、検査及び表面処理工程を順次繰り返さなければならないので、製造工程の時間が長くなり、製造費用も増加することになる。 In the manufacturing method in which the build-up layer is sequentially laminated on the core, the processing of the via hole, the lamination, the plating process, the inspection, and the surface treatment process must be sequentially repeated. Become.
したがって、複数のビルドアップ層200を一括的にコア100上に積層する製造方法は、ビルドアップ層200を順次にコア100上に積層する製造工程に比べて製造時間及びコスト面で有利である。
Therefore, the manufacturing method in which the plurality of buildup layers 200 are collectively stacked on the
本発明の一実施例に係るプリント回路基板の製造方法は、ビルドアップ層200の最外郭層にソルダーレジスト層270を形成するステップをさらに含むことができる。
The method for manufacturing a printed circuit board according to an embodiment of the present invention may further include forming a solder resist
ソルダーレジスト層270がビルドアップ層200の最外郭層に形成されることにより、ビルドアップ層200に形成された回路パターンを保護することができる。
By forming the solder resist
本発明の一実施例に係るプリント回路基板は、コアに、high strengthとhigh modulus特性を有する炭素繊維のような炭素材が含まれることにより、剛性(stiffness)を改善することができる。 In the printed circuit board according to an embodiment of the present invention, the core includes a carbon material such as carbon fiber having high strength and high modulus characteristics, so that the stiffness can be improved.
さらに、本発明の一実施例に係るプリント回路基板の製造方法は、一括積層により形成されるので、多層プリント回路基板の製造の際に製造時間及び製造費用を低減することができる。 Furthermore, since the method for manufacturing a printed circuit board according to an embodiment of the present invention is formed by batch lamination, manufacturing time and manufacturing cost can be reduced when manufacturing a multilayer printed circuit board.
以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加などにより本発明を様々に修正及び変更することができ、これも本発明の範囲内に含まれるといえよう。 Although one embodiment of the present invention has been described above, addition and modification of constituent elements are within the scope not departing from the spirit of the present invention described in the scope of claims for those skilled in the art. Various modifications and changes can be made to the present invention by deletion, addition, and the like, and these are also included in the scope of the present invention.
100 コア
110 炭素補強層
111 炭素材
112 絶縁層
121 第1ビア
123 伝導性物質
122 非伝導性物質
131 第1回路パターン
150 第1感光性絶縁層
151 第2ビア
200 ビルドアップ層
211 金属層
222 キャリア層
221 第3ビア
231 第2回路パターン
250 第2感光性絶縁層
270 ソルダーレジスト層
DESCRIPTION OF
Claims (17)
前記コアは、
炭素材及び前記炭素材上に形成された絶縁層を含む炭素補強層と、
前記炭素補強層上に積層される第1感光性絶縁層と、
を含むプリント回路基板。 In a printed circuit board including a core,
The core is
A carbon reinforcing layer including a carbon material and an insulating layer formed on the carbon material;
A first photosensitive insulating layer laminated on the carbon reinforcing layer;
Including printed circuit board.
前記コア上にビルドアップ層を形成するステップと、を含み、
前記炭素補強層は、炭素材及び絶縁層を含むプリント回路基板の製造方法。 Laminating a first photosensitive insulating layer on the carbon reinforcing layer to form a core;
Forming a build-up layer on the core,
The carbon reinforcing layer includes a carbon material and an insulating layer.
一面にキャリア層が形成された金属層を準備するステップと、
前記金属層をエッチングして第2回路パターンを形成するステップと、
前記第2回路パターン上に第2感光性絶縁層を形成するステップと、
前記第2感光性絶縁層を貫通する第3ビアを形成するステップと、
前記キャリア層を除去するステップと、を含む請求項8に記載のプリント回路基板の製造方法。 Forming the build-up layer comprises:
Providing a metal layer having a carrier layer formed on one side;
Etching the metal layer to form a second circuit pattern;
Forming a second photosensitive insulating layer on the second circuit pattern;
Forming a third via penetrating the second photosensitive insulating layer;
The method for manufacturing a printed circuit board according to claim 8, comprising: removing the carrier layer.
前記第2感光性絶縁層を貫通する第3貫通ホールを形成するステップと、
前記第3貫通ホールに伝導性物質を充填するステップと、を含む請求項9に記載のプリント回路基板の製造方法。 The step of forming the third via includes
Forming a third through hole penetrating the second photosensitive insulating layer;
The method of manufacturing a printed circuit board according to claim 9, comprising filling the third through hole with a conductive material.
前記ビルドアップ層を複数形成するステップを含む請求項8または請求項9に記載のプリント回路基板の製造方法。 Forming the build-up layer comprises:
The method for manufacturing a printed circuit board according to claim 8, comprising a step of forming a plurality of the buildup layers.
複数の前記ビルドアップ層を前記コア上に一括積層するステップを含む請求項8から請求項11のいずれか1項に記載のプリント回路基板の製造方法。 Forming the build-up layer comprises:
The method for manufacturing a printed circuit board according to claim 8, comprising a step of collectively laminating a plurality of the buildup layers on the core.
前記炭素補強層を貫通する第1貫通ホールを形成するステップと、
前記第1貫通ホールの内部に非伝導性物質を充填するステップと、
前記非伝導性物質の内部に第2貫通ホールするステップと、
前記第2貫通ホールの内部に伝導性物質を充填するステップと、を含む請求項14に記載のプリント回路基板の製造方法。 Forming the first via includes:
Forming a first through hole penetrating the carbon reinforcing layer;
Filling the first through hole with a nonconductive material;
Forming a second through hole in the non-conductive material;
The method of manufacturing a printed circuit board according to claim 14, further comprising: filling a conductive material into the second through hole.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150148077A KR102473406B1 (en) | 2015-10-23 | 2015-10-23 | Printed circuit board and method for manufacturing the same |
KR10-2015-0148077 | 2015-10-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017085074A true JP2017085074A (en) | 2017-05-18 |
JP6911242B2 JP6911242B2 (en) | 2021-07-28 |
Family
ID=58711254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016058028A Active JP6911242B2 (en) | 2015-10-23 | 2016-03-23 | Printed circuit board and its manufacturing method |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6911242B2 (en) |
KR (1) | KR102473406B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102163059B1 (en) * | 2018-09-07 | 2020-10-08 | 삼성전기주식회사 | Printed circuit board with embedded interconnect structure |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1140902A (en) * | 1997-07-18 | 1999-02-12 | Cmk Corp | Printed wiring board and manufacture thereof |
JP2004363325A (en) * | 2003-06-04 | 2004-12-24 | Fujikura Ltd | Multilayer wiring board and its manufacturing method |
JP2006108211A (en) * | 2004-10-01 | 2006-04-20 | North:Kk | Wiring board, multilayered wiring circuit board using the board, and method of manufacturing the multilayered wiring circuit board |
JP2006114606A (en) * | 2004-10-13 | 2006-04-27 | Mitsubishi Electric Corp | Printed wiring board, substrate therefor and method of manufacturing substrate for printed wiring board |
JP2008066375A (en) * | 2006-09-05 | 2008-03-21 | Mitsubishi Electric Corp | Excellent heat radiating substrate and method for manufacturing the same |
WO2010074121A1 (en) * | 2008-12-25 | 2010-07-01 | 三菱電機株式会社 | Method for manufacturing printed wiring board |
JP2013093614A (en) * | 2010-05-25 | 2013-05-16 | Samsung Electro-Mechanics Co Ltd | Embedded printed circuit board and method of manufacturing the same |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001068855A (en) * | 1999-08-25 | 2001-03-16 | Matsushita Electric Works Ltd | Multi-layered printed wiring board and its manufacture |
KR100847003B1 (en) * | 2006-11-21 | 2008-07-17 | 대덕전자 주식회사 | Carbon fiber stiffener for printed circuit board |
KR101975450B1 (en) | 2014-03-06 | 2019-05-07 | 삼성전기주식회사 | Manufacturing method of multilayer printed circuit board comprising surface-treated insulating film |
-
2015
- 2015-10-23 KR KR1020150148077A patent/KR102473406B1/en active IP Right Grant
-
2016
- 2016-03-23 JP JP2016058028A patent/JP6911242B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1140902A (en) * | 1997-07-18 | 1999-02-12 | Cmk Corp | Printed wiring board and manufacture thereof |
JP2004363325A (en) * | 2003-06-04 | 2004-12-24 | Fujikura Ltd | Multilayer wiring board and its manufacturing method |
JP2006108211A (en) * | 2004-10-01 | 2006-04-20 | North:Kk | Wiring board, multilayered wiring circuit board using the board, and method of manufacturing the multilayered wiring circuit board |
JP2006114606A (en) * | 2004-10-13 | 2006-04-27 | Mitsubishi Electric Corp | Printed wiring board, substrate therefor and method of manufacturing substrate for printed wiring board |
JP2008066375A (en) * | 2006-09-05 | 2008-03-21 | Mitsubishi Electric Corp | Excellent heat radiating substrate and method for manufacturing the same |
WO2010074121A1 (en) * | 2008-12-25 | 2010-07-01 | 三菱電機株式会社 | Method for manufacturing printed wiring board |
JP2013093614A (en) * | 2010-05-25 | 2013-05-16 | Samsung Electro-Mechanics Co Ltd | Embedded printed circuit board and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP6911242B2 (en) | 2021-07-28 |
KR20170047688A (en) | 2017-05-08 |
KR102473406B1 (en) | 2022-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9532466B2 (en) | Method of manufacturing multi-layer circuit board and multi-layer circuit board manufactured by using the method | |
US11812556B2 (en) | Printed circuit board and manufacturing method thereof | |
JP2009099619A (en) | Core substrate and its manufacturing method | |
JP2016134624A (en) | Electronic element built-in printed circuit board and manufacturing method therefor | |
JP2015185828A (en) | Electronic component built-in multilayer wiring board and method for manufacturing the same | |
JP2015159153A (en) | electronic component built-in multilayer wiring board | |
US9402318B2 (en) | Printed wiring board | |
JPWO2014125567A1 (en) | Component built-in substrate and manufacturing method thereof | |
JP2020057767A (en) | Printed wiring board | |
US9253873B2 (en) | Printed circuit board and method of manufacturing the same | |
JP2017085074A (en) | Printed circuit board and manufacturing method of the same | |
KR101089923B1 (en) | Manufacturing method of printed circuit board | |
CN102196673B (en) | Method for manufacturing circuit structure | |
KR101061243B1 (en) | Printed circuit board and manufacturing method thereof | |
JP2020004930A (en) | Printed-wiring board | |
JP5549853B2 (en) | Multi-wire wiring board and manufacturing method thereof | |
KR101397303B1 (en) | Printed circuit board and method for manufacturing the same | |
US20130146337A1 (en) | Multi-layered printed circuit board and manufacturing method thereof | |
US20160088742A1 (en) | Printed circuit board and method of manufacturing printed circuit board | |
JP2023084015A (en) | wiring board | |
KR20130008332A (en) | Printed circuit board and method for manufacturing the same | |
US20120298412A1 (en) | Printed circuit board and method of manufacturing the same | |
JP2017224743A (en) | Wiring board and method for manufacturing the same | |
JP2017224745A (en) | Wiring board and method for manufacturing the same | |
JP2017224742A (en) | Wiring board and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210608 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210610 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6911242 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |