Nothing Special   »   [go: up one dir, main page]

JP2017085074A - Printed circuit board and manufacturing method of the same - Google Patents

Printed circuit board and manufacturing method of the same Download PDF

Info

Publication number
JP2017085074A
JP2017085074A JP2016058028A JP2016058028A JP2017085074A JP 2017085074 A JP2017085074 A JP 2017085074A JP 2016058028 A JP2016058028 A JP 2016058028A JP 2016058028 A JP2016058028 A JP 2016058028A JP 2017085074 A JP2017085074 A JP 2017085074A
Authority
JP
Japan
Prior art keywords
layer
circuit board
printed circuit
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016058028A
Other languages
Japanese (ja)
Other versions
JP6911242B2 (en
Inventor
ムーン ジン−セオク
Jinseok Moon
ムーン ジン−セオク
アン セオク−ファン
Seok-Hwan Ahn
アン セオク−ファン
カン ミュン−サム
Myung-Sam Kang
カン ミュン−サム
ジェオン ドー−ヨン
Doyoung Jeong
ジェオン ドー−ヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2017085074A publication Critical patent/JP2017085074A/en
Application granted granted Critical
Publication of JP6911242B2 publication Critical patent/JP6911242B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a printed circuit board with improved rigidity and a method of manufacturing the same.SOLUTION: A printed circuit board 1000 includes a core. The core includes a carbon reinforcing layer 110 including a carbon material 111 and an insulating layer 112 formed around the carbon material and a first light-sensitive insulating layer 150 laminated on the carbon reinforcing layer.SELECTED DRAWING: Figure 1

Description

本発明は、プリント回路基板及びその製造方法に関する。   The present invention relates to a printed circuit board and a method for manufacturing the same.

近年、技術の発展によって電子機器に高機能化が要求されており、これに伴って小型化、軽量化が求められている。   2. Description of the Related Art In recent years, electronic devices have been required to have higher functions due to technological development, and accordingly, downsizing and weight reduction have been demanded.

これにより、電子機器に装着されるプリント回路基板は多層化されており、回路はますます複雑になっている。   As a result, printed circuit boards mounted on electronic devices are multi-layered, and circuits are becoming more complex.

プリント回路基板の高密度小型化のために、効率的な多層化工程及び微細ホールの加工に関する技術が要求されている。   In order to reduce the density and size of a printed circuit board, techniques relating to an efficient multilayering process and processing of fine holes are required.

韓国公開特許第2015−0104828号公報Korean Published Patent No. 2015-0104828

本発明の一側面によれば、コアを含むプリント回路基板において、コアは、炭素材及び炭素材の周辺に形成された絶縁層を含む炭素補強層と、炭素補強層上に積層される第1感光性絶縁層と、を含む。   According to one aspect of the present invention, in a printed circuit board including a core, the core is a carbon reinforcing layer including a carbon material and an insulating layer formed around the carbon material, and a first laminated on the carbon reinforcing layer. A photosensitive insulating layer.

本発明の他の側面によれば、炭素補強層上に第1感光性絶縁層を積層してコアを形成するステップと、コア上にビルドアップ層を形成するステップと、を含むプリント回路基板の製造方法が提供される。   According to another aspect of the present invention, there is provided a printed circuit board including the steps of: laminating a first photosensitive insulating layer on a carbon reinforcing layer to form a core; and forming a buildup layer on the core. A manufacturing method is provided.

本発明の一実施例に係るプリント回路基板を示す図である。It is a figure which shows the printed circuit board which concerns on one Example of this invention. 本発明の一実施例に係るプリント回路基板のコアを示す図である。It is a figure which shows the core of the printed circuit board which concerns on one Example of this invention. 本発明の一実施例に係るプリント回路基板のビルドアップ層を示す図である。It is a figure which shows the buildup layer of the printed circuit board which concerns on one Example of this invention. 本発明の一実施例に係るプリント回路基板の製造方法を示すフローチャートである。3 is a flowchart illustrating a method for manufacturing a printed circuit board according to an embodiment of the present invention. 本発明の一実施例に係るプリント回路基板の製造方法において、コアを形成する一工程を示す図である。It is a figure which shows one process of forming a core in the manufacturing method of the printed circuit board which concerns on one Example of this invention. 図5の工程の次の工程を示す図である。It is a figure which shows the next process of the process of FIG. 図6の工程の次の工程を示す図である。It is a figure which shows the next process of the process of FIG. 図7の工程の次の工程を示す図である。It is a figure which shows the next process of the process of FIG. 図8の工程の次の工程を示す図である。It is a figure which shows the next process of the process of FIG. 図9の工程の次の工程を示す図である。It is a figure which shows the next process of the process of FIG. 図10の工程の次の工程を示す図である。It is a figure which shows the next process of the process of FIG. 図11の工程の次の工程を示す図である。FIG. 12 is a diagram showing a step subsequent to the step of FIG. 11. 図12の工程の次の工程を示す図である。It is a figure which shows the next process of the process of FIG. 本発明の一実施例に係るプリント回路基板の製造方法において、ビルドアップ層を形成する一工程を示す図である。It is a figure which shows one process of forming a buildup layer in the manufacturing method of the printed circuit board which concerns on one Example of this invention. 図14の工程の次の工程を示す図である。It is a figure which shows the next process of the process of FIG. 図15の工程の次の工程を示す図である。FIG. 16 is a diagram showing a step subsequent to the step of FIG. 15. 図16の工程の次の工程を示す図である。It is a figure which shows the next process of the process of FIG. 図17の工程の次の工程を示す図である。FIG. 18 is a diagram showing a step subsequent to the step of FIG. 17. 図18の工程の次の工程を示す図である。It is a figure which shows the next process of the process of FIG. 図19の工程の次の工程を示す図である。It is a figure which shows the next process of the process of FIG. 図20の工程の次の工程を示す図である。It is a figure which shows the next process of the process of FIG.

本発明によるプリント回路基板及びその製造方法の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面番号を付し、これに対する重複説明は省略する。   Embodiments of a printed circuit board and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. In the description with reference to the accompanying drawings, the same or corresponding components are denoted by the same drawing numbers. This is not described repeatedly.

また、本明細書において、第1、第2などの用語は、同一または相応する構成要素を区別するための識別記号に過ぎず、同一または相応する構成要素が第1、第2などの用語により限定されない。   Further, in this specification, terms such as “first” and “second” are merely identification symbols for distinguishing the same or corresponding components, and the same or corresponding components are defined by terms such as “first” and “second”. It is not limited.

また、結合とは、各構成要素間の接触関係において、各構成要素の間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。   In addition, the term “coupled” does not mean that the components are in direct contact with each other in the contact relationship between the components, but other configurations are interposed between the components. It is used as a concept encompassing even when components are in contact with each other.

<プリント回路基板>
図1は、本発明の一実施例に係るプリント回路基板1000を示す図である。
<Printed circuit board>
FIG. 1 is a diagram illustrating a printed circuit board 1000 according to an embodiment of the present invention.

図1を参照すると、本発明の一実施例に係るプリント回路基板1000は、コア100と、コア100上にビルドアップ層200と、を含む。   Referring to FIG. 1, a printed circuit board 1000 according to an embodiment of the present invention includes a core 100 and a buildup layer 200 on the core 100.

図2は、本発明の一実施例に係るプリント回路基板1000のコア100を示す図である。   FIG. 2 is a diagram illustrating the core 100 of the printed circuit board 1000 according to an embodiment of the present invention.

図2を参照すると、本発明の一実施例に係るコア100は、炭素補強層110と、第1感光性絶縁層150と、を含み、炭素補強層110は、炭素材111と、絶縁層112と、を含む。   Referring to FIG. 2, the core 100 according to an embodiment of the present invention includes a carbon reinforcing layer 110 and a first photosensitive insulating layer 150, and the carbon reinforcing layer 110 includes a carbon material 111 and an insulating layer 112. And including.

炭素補強層110は、炭素材111の上下に絶縁層112が積層されて基板の剛性(stiffness)を高めることができる。   The carbon reinforcing layer 110 may be formed by stacking insulating layers 112 on and under the carbon material 111 to increase the stiffness of the substrate.

炭素材111とは、炭素繊維(carbon fiber)、グラファイトシート(graphite sheet)等を含む概念である。   The carbon material 111 is a concept including a carbon fiber, a graphite sheet, and the like.

炭素材111は、引張強度(tensile strength)と引張弾性率(Tensile modulus、引張に対する弾性係数)が高くて基板の剛性(stiffness)を高めることができる。   The carbon material 111 has a high tensile strength and a high tensile modulus (tensile modulus), and can increase the stiffness of the substrate.

炭素材111の引張弾性率は、400Gpa以上であり、好ましくは500Gpa以上であることができる。   The tensile elastic modulus of the carbon material 111 is 400 Gpa or more, preferably 500 Gpa or more.

炭素材111の高い引張弾性率によりプリント回路基板1000の引張弾性率を50Gpa以上改善することができる。   The tensile elastic modulus of the printed circuit board 1000 can be improved by 50 Gpa or more due to the high tensile elastic modulus of the carbon material 111.

さらに、炭素材111は耐熱性に優れて、プリント回路基板の加工工程中の基板の変形を最小化することができる。   Furthermore, the carbon material 111 is excellent in heat resistance and can minimize the deformation of the substrate during the process of processing the printed circuit board.

炭素材111は、モジュラスの高いPAN系炭素繊維、耐変形性の高いピッチ(Pitch)系の炭素繊維のうちのいずれか1つ以上を含むことができる。   The carbon material 111 may include any one or more of a PAN-based carbon fiber having a high modulus and a pitch-based carbon fiber having a high deformation resistance.

炭素材111は、プリント回路基板の最適の引張強度(high tensile strength)及び引張弾性率を導出するために、炭素補強層110に含有される含有量、種類、及び配置形態を異ならせることができる。   The carbon material 111 may have different contents, types, and arrangement forms contained in the carbon reinforcing layer 110 in order to derive the optimum tensile strength and tensile modulus of the printed circuit board. .

絶縁層112は、炭素材111上に形成可能である。   The insulating layer 112 can be formed on the carbon material 111.

絶縁層112は、樹脂材であってもよく、エポキシ樹脂等の熱硬化性樹脂、ポリイミド(PI)等の熱可塑性樹脂を含むことができ、本発明の一実施例に係る絶縁層112としては、感光性絶縁物質を用いることが好ましい。   The insulating layer 112 may be a resin material, and may include a thermosetting resin such as an epoxy resin, or a thermoplastic resin such as polyimide (PI). As the insulating layer 112 according to an embodiment of the present invention, It is preferable to use a photosensitive insulating material.

具体的には、絶縁層112がPID、ソルダーレジストなどの感光性絶縁物質で形成されることにより、レーザ、ドリルなどを使用せずに貫通ホールまたはビアホールを形成することができる。   Specifically, when the insulating layer 112 is formed of a photosensitive insulating material such as PID or solder resist, a through hole or a via hole can be formed without using a laser, a drill, or the like.

絶縁層112を貫通するビアを形成する方法は、プリント回路基板の製造方法でより詳細に説明する。   A method of forming a via penetrating the insulating layer 112 will be described in more detail in a printed circuit board manufacturing method.

プリント回路基板1000は、炭素補強層110を貫通する第1ビア121をさらに含むことができる。   The printed circuit board 1000 may further include a first via 121 that penetrates the carbon reinforcing layer 110.

第1ビア121は、伝導性物質123で形成可能であり、伝導性ペーストのような伝導性物質123で充填されることができる。   The first via 121 may be formed of a conductive material 123 and may be filled with a conductive material 123 such as a conductive paste.

第1ビア121を伝導性ペーストで充填すると、伝導性ペーストの高い接着特性により電気伝導度を高めることができる。   When the first via 121 is filled with a conductive paste, the electrical conductivity can be increased due to the high adhesive properties of the conductive paste.

非伝導性物質122は、炭素補強層110と第1ビア121との間の電気的な絶縁のために第1ビア121と炭素補強層110との間に介在できる。   The non-conductive material 122 may be interposed between the first via 121 and the carbon reinforcing layer 110 for electrical insulation between the carbon reinforcing layer 110 and the first via 121.

プリント回路基板1000は、炭素補強層110上に形成される第1回路パターン131をさらに含むことができる。   The printed circuit board 1000 may further include a first circuit pattern 131 formed on the carbon reinforcing layer 110.

第1回路パターン131が形成された炭素補強層110の上には、第1感光性絶縁層150を積層することができる。   A first photosensitive insulating layer 150 may be stacked on the carbon reinforcing layer 110 on which the first circuit pattern 131 is formed.

第1感光性絶縁層150は、感光性絶縁物質で形成可能である。   The first photosensitive insulating layer 150 can be formed of a photosensitive insulating material.

感光性絶縁物質は、PID(photo−imageable dielectric)、ソルダーレジスト(solder−resist)等を含む。   The photosensitive insulating material includes PID (photo-imageable dielectric), solder resist, and the like.

PIDは、絶縁特性、遮光特性及び耐化学特性を有し、内部に微細なビアホール(30μm以下)を形成するに有利な物質である。   PID has an insulating property, a light shielding property, and a chemical resistance property, and is an advantageous material for forming a fine via hole (30 μm or less) inside.

第2ビア151は、第1感光性絶縁層150を貫通して形成することができ、第1回路パターン131に電気的に接続するように、第1回路パターン131上に形成することができる。   The second via 151 may be formed through the first photosensitive insulating layer 150 and may be formed on the first circuit pattern 131 so as to be electrically connected to the first circuit pattern 131.

第2ビア151に接続する第1回路パターン131は、パッドである。   The first circuit pattern 131 connected to the second via 151 is a pad.

第2ビア151は、第1感光性絶縁層150の露光、現像工程によりビアホールを形成した後に、ビアホールに伝導性ペーストを充填することで形成可能である。   The second via 151 can be formed by filling the via hole with a conductive paste after forming the via hole by the exposure and development process of the first photosensitive insulating layer 150.

図3は、本発明の一実施例に係るプリント回路基板1000のビルドアップ層200を示す図である。   FIG. 3 is a diagram illustrating the build-up layer 200 of the printed circuit board 1000 according to an embodiment of the present invention.

図3を参照すると、本発明の一実施例に係るビルドアップ層200は、コア100上に積層され、第2感光性絶縁層250を含むことができる。   Referring to FIG. 3, the buildup layer 200 according to an embodiment of the present invention may be stacked on the core 100 and may include a second photosensitive insulating layer 250.

ビルドアップ層200は、第2感光性絶縁層250が内部に形成される第2回路パターン231または第2感光性絶縁層250を貫通する第3ビア221を含むことができる。   The build-up layer 200 may include a second circuit pattern 231 in which the second photosensitive insulating layer 250 is formed or a third via 221 that penetrates the second photosensitive insulating layer 250.

第2感光性絶縁層250は、第1感光性絶縁層150と同じ物質で形成することができ、第3ビア221は、第2ビア151と同様の工程により形成することができる。   The second photosensitive insulating layer 250 can be formed of the same material as the first photosensitive insulating layer 150, and the third via 221 can be formed by the same process as the second via 151.

<プリント回路基板の製造方法>
図4は、本発明の一実施例に係るプリント回路基板の製造方法を示すフローチャートである。
<Method for manufacturing printed circuit board>
FIG. 4 is a flowchart illustrating a method for manufacturing a printed circuit board according to an embodiment of the present invention.

図5から図21は、本発明の一実施例に係るプリント回路基板の製造方法を示す工程図である。   5 to 21 are process diagrams illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.

図4から図21を参照すると、本発明の一実施例に係るプリント回路基板1000の製造方法は、コア100を形成するステップS100と、コア100上にビルドアップ層200を形成するステップS200と、ビルドアップ層200を一括積層するステップS300と、を含む。   4 to 21, the method of manufacturing the printed circuit board 1000 according to an embodiment of the present invention includes a step S100 of forming the core 100, a step S200 of forming the buildup layer 200 on the core 100, Step S300 of laminating the build-up layer 200 at once.

図5から図13は、本発明の一実施例に係るコア100を形成する製造方法を示す工程図であり、図5から図13を参照すると、コア100を形成するステップS100は、炭素材111上に絶縁層112を積層して炭素補強層110を形成するステップS110を含むことができる。   FIGS. 5 to 13 are process diagrams illustrating a manufacturing method for forming the core 100 according to an embodiment of the present invention. Referring to FIGS. 5 to 13, step S <b> 100 for forming the core 100 includes a carbon material 111. Step S110 may be included in which the carbon reinforcing layer 110 is formed by laminating the insulating layer 112 thereon.

次に、コア100を形成するステップS100は、炭素補強層110を貫通する第1ビア121を形成するステップS120をさらに含むことができる。   Next, step S <b> 100 for forming the core 100 may further include step S <b> 120 for forming the first via 121 that penetrates the carbon reinforcing layer 110.

第1ビア121を形成するステップS120は、炭素補強層110を貫通する第1貫通ホール10を形成するステップと、第1貫通ホール10の内部に非伝導性物質122を充填するステップと、非伝導性物質122の内部に第2貫通ホール20を形成するステップと、第2貫通ホール20の内部に伝導性物質123を充填するステップと、を含むことができる。   The step S120 for forming the first via 121 includes the step of forming the first through hole 10 penetrating the carbon reinforcing layer 110, the step of filling the inside of the first through hole 10 with the nonconductive material 122, and the nonconductive state. A step of forming the second through hole 20 in the conductive material 122 and a step of filling the conductive material 123 in the second through hole 20 may be included.

第1貫通ホール10または第2貫通ホール20は、CNCドリルなどにより形成可能である。また、第1貫通ホール10は、絶縁層112が感光性絶縁物質で形成された場合は、露光及び現像工程により形成可能である。   The first through hole 10 or the second through hole 20 can be formed by a CNC drill or the like. In addition, the first through hole 10 can be formed by an exposure and development process when the insulating layer 112 is formed of a photosensitive insulating material.

コア100と第1ビア121との絶縁のために、第1貫通ホール10の内部に非伝導性物質122を充填することができる。   In order to insulate between the core 100 and the first via 121, the inside of the first through hole 10 can be filled with a nonconductive material 122.

一方、本発明の実施例に係るコア100を形成するステップS100は、炭素補強層110上に第1回路パターン131を形成するステップS130をさらに含むことができる。第1回路パターン131は、回路及びパッドを含む概念である。   Meanwhile, the step S100 of forming the core 100 according to the embodiment of the present invention may further include a step S130 of forming the first circuit pattern 131 on the carbon reinforcing layer 110. The first circuit pattern 131 is a concept including a circuit and a pad.

炭素補強層110に第1ビア121または第1回路パターン131を形成した後に、第1ビア121または第1回路パターン131が形成された炭素補強層110上に第1感光性絶縁層150を形成することができる(S140)。   After forming the first via 121 or the first circuit pattern 131 in the carbon reinforcing layer 110, the first photosensitive insulating layer 150 is formed on the carbon reinforcing layer 110 on which the first via 121 or the first circuit pattern 131 is formed. (S140).

その後、本発明の実施例に係るコア100を形成するステップS100は、第1感光性絶縁層150を貫通する第2ビア151を形成するステップS150をさらに含むことができる。   Thereafter, the step S100 of forming the core 100 according to the embodiment of the present invention may further include a step S150 of forming the second via 151 penetrating the first photosensitive insulating layer 150.

第2ビア151は、第1感光性絶縁層150を貫通するビアホールを形成した後に、ビアホールに伝導性物質を充填して形成することができる。   The second via 151 may be formed by forming a via hole penetrating the first photosensitive insulating layer 150 and then filling the via hole with a conductive material.

ビアホールは、レーザ、ドリルなどを用いたホールの加工なしで、第1感光性絶縁層150の露光、現像工程により形成可能である。   The via hole can be formed by exposing and developing the first photosensitive insulating layer 150 without processing the hole using a laser, a drill, or the like.

また、第2ビア151は、伝導性ペーストを充填することで形成可能であり、ビアホールにメッキ層が形成されることを排除することではない。   The second via 151 can be formed by filling a conductive paste, and does not exclude the formation of a plating layer in the via hole.

図14から図21は、本発明の一実施例に係るビルドアップ層200を形成する製造方法を示す工程図である。図14から図21を参照すると、ビルドアップ層200を形成するステップS200は、一面にキャリア層222が形成された金属層211を準備するステップS210と、金属層211をエッチングして第2回路パターン231を形成するステップS220と、第2回路パターン231上に第2感光性絶縁層250を形成するステップS230と、第2感光性絶縁層250を貫通する第3ビア221を形成するステップS240と、キャリア層222を除去するステップS250と、を含むことができる。   14 to 21 are process diagrams showing a manufacturing method for forming the buildup layer 200 according to one embodiment of the present invention. Referring to FIGS. 14 to 21, step S200 for forming build-up layer 200 includes step S210 for preparing metal layer 211 having a carrier layer 222 formed on one surface, and second circuit pattern by etching metal layer 211. Step S220 for forming 231; Step S230 for forming the second photosensitive insulating layer 250 on the second circuit pattern 231; Step S240 for forming the third via 221 penetrating the second photosensitive insulating layer 250; Step S250 for removing the carrier layer 222 may be included.

一面にキャリア層222が形成された金属層211を準備するステップS210において、キャリア層222は、金属層211を支持する手段であり、金属層211に回路の形成の際に歪み(warpage)などの発生を最小化するために金属層211の一面に形成される。   In step S210, in which the metal layer 211 having the carrier layer 222 formed on one surface is prepared, the carrier layer 222 is a means for supporting the metal layer 211, such as warpage when the circuit is formed on the metal layer 211. In order to minimize generation, the metal layer 211 is formed on one surface.

キャリア層222には、ポリエチレンテレフタレート(Polyethylene terephthalate)、ポリエチレンナプタレート(Polyethylene naphthalate)、ポリイミド(Polyimide)、ポリエチレン(Polyethylene)、ポリプロピレン(Polypropylene)、及びポリエーテルエーテルケトン(Poly ether ether ketone)のうちのいずれか一つ以上が含まれることができる。   The carrier layer 222 includes a polyethylene terephthalate, a polyethylene naphthalate, a polyimide, a polyethylene, a polyetheretherketone, and a polyetheretherketone. Any one or more of the above may be included.

金属層211は、銅箔であってもよく、厚さは、2μmから36μm範囲であってもよい。   The metal layer 211 may be a copper foil and may have a thickness in the range of 2 μm to 36 μm.

金属層211をエッチングして第2回路パターン231を形成するステップS220では、金属層211上にメッキを施し、エッチング工程を経て第2回路パターン231を形成することができる。   In step S220 in which the metal layer 211 is etched to form the second circuit pattern 231, the metal layer 211 can be plated and the second circuit pattern 231 can be formed through an etching process.

第2回路パターン231は、サブトラックティブ(Substractive)工法、セミアディティブ(Semi−additive)工法、及びアディティブ(addive)工法のうちのいずれか一つの工法を用いて形成することができる。   The second circuit pattern 231 can be formed by using any one of a sub-trackive method, a semi-additive method, and an additive method.

第2回路パターン231は、回路及びパッドを含む概念である。   The second circuit pattern 231 is a concept including a circuit and a pad.

次に、第2回路パターン231上に第2感光性絶縁層250を形成するステップS230を行うことができる。   Next, step S230 of forming the second photosensitive insulating layer 250 on the second circuit pattern 231 can be performed.

第2感光性絶縁層250は、第1感光性絶縁層150と同じ感光性絶縁物質で形成することができる。   The second photosensitive insulating layer 250 can be formed of the same photosensitive insulating material as the first photosensitive insulating layer 150.

次に、第2感光性絶縁層250を貫通する第3ビア221を形成するステップS240を行うことができる。   Next, step S240 of forming a third via 221 that penetrates the second photosensitive insulating layer 250 may be performed.

第3ビア221を形成するステップS240は、第2感光性絶縁層250に第3貫通ホール30を形成するステップと、第3貫通ホール30に伝導性物質を充填するステップと、を含み、第2ビア151を形成するステップと同様に行われることができる。   The step S240 of forming the third via 221 includes a step of forming the third through hole 30 in the second photosensitive insulating layer 250 and a step of filling the third through hole 30 with a conductive material. It can be performed in the same manner as the step of forming the via 151.

第3ビア221または第2回路パターン231が形成された第2感光性絶縁層250からキャリア層222を除去する(S250参照)ことにより、ビルドアップ層200を形成することができる。   The build-up layer 200 can be formed by removing the carrier layer 222 from the second photosensitive insulating layer 250 in which the third via 221 or the second circuit pattern 231 is formed (see S250).

本発明の一実施例に係るプリント回路基板の製造方法は、ビルドアップ層200を複数形成するステップS300をさらに含むことができる。   The method for manufacturing a printed circuit board according to an embodiment of the present invention may further include step S300 of forming a plurality of buildup layers 200.

本発明の一実施例に係るプリント回路基板の製造方法は、複数のビルドアップ層200をコア100上に一括積層するステップS300をさらに含むことができる。   The method for manufacturing a printed circuit board according to an embodiment of the present invention may further include a step S300 of collectively stacking a plurality of buildup layers 200 on the core 100.

ビルドアップ層をコアに順次積層する製造方法は、ビアホールの加工、積層、メッキ工程、検査及び表面処理工程を順次繰り返さなければならないので、製造工程の時間が長くなり、製造費用も増加することになる。   In the manufacturing method in which the build-up layer is sequentially laminated on the core, the processing of the via hole, the lamination, the plating process, the inspection, and the surface treatment process must be sequentially repeated. Become.

したがって、複数のビルドアップ層200を一括的にコア100上に積層する製造方法は、ビルドアップ層200を順次にコア100上に積層する製造工程に比べて製造時間及びコスト面で有利である。   Therefore, the manufacturing method in which the plurality of buildup layers 200 are collectively stacked on the core 100 is more advantageous in terms of manufacturing time and cost than the manufacturing process in which the buildup layers 200 are sequentially stacked on the core 100.

本発明の一実施例に係るプリント回路基板の製造方法は、ビルドアップ層200の最外郭層にソルダーレジスト層270を形成するステップをさらに含むことができる。   The method for manufacturing a printed circuit board according to an embodiment of the present invention may further include forming a solder resist layer 270 on the outermost layer of the buildup layer 200.

ソルダーレジスト層270がビルドアップ層200の最外郭層に形成されることにより、ビルドアップ層200に形成された回路パターンを保護することができる。   By forming the solder resist layer 270 in the outermost layer of the buildup layer 200, the circuit pattern formed in the buildup layer 200 can be protected.

本発明の一実施例に係るプリント回路基板は、コアに、high strengthとhigh modulus特性を有する炭素繊維のような炭素材が含まれることにより、剛性(stiffness)を改善することができる。   In the printed circuit board according to an embodiment of the present invention, the core includes a carbon material such as carbon fiber having high strength and high modulus characteristics, so that the stiffness can be improved.

さらに、本発明の一実施例に係るプリント回路基板の製造方法は、一括積層により形成されるので、多層プリント回路基板の製造の際に製造時間及び製造費用を低減することができる。   Furthermore, since the method for manufacturing a printed circuit board according to an embodiment of the present invention is formed by batch lamination, manufacturing time and manufacturing cost can be reduced when manufacturing a multilayer printed circuit board.

以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加などにより本発明を様々に修正及び変更することができ、これも本発明の範囲内に含まれるといえよう。   Although one embodiment of the present invention has been described above, addition and modification of constituent elements are within the scope not departing from the spirit of the present invention described in the scope of claims for those skilled in the art. Various modifications and changes can be made to the present invention by deletion, addition, and the like, and these are also included in the scope of the present invention.

100 コア
110 炭素補強層
111 炭素材
112 絶縁層
121 第1ビア
123 伝導性物質
122 非伝導性物質
131 第1回路パターン
150 第1感光性絶縁層
151 第2ビア
200 ビルドアップ層
211 金属層
222 キャリア層
221 第3ビア
231 第2回路パターン
250 第2感光性絶縁層
270 ソルダーレジスト層
DESCRIPTION OF SYMBOLS 100 Core 110 Carbon reinforcement layer 111 Carbon material 112 Insulating layer 121 1st via | veer 123 Conductive substance 122 Nonconductive substance 131 1st circuit pattern 150 1st photosensitive insulating layer 151 2nd via | veer 200 Build-up layer 211 Metal layer 222 Carrier Layer 221 Third via 231 Second circuit pattern 250 Second photosensitive insulating layer 270 Solder resist layer

Claims (17)

コアを含むプリント回路基板において、
前記コアは、
炭素材及び前記炭素材上に形成された絶縁層を含む炭素補強層と、
前記炭素補強層上に積層される第1感光性絶縁層と、
を含むプリント回路基板。
In a printed circuit board including a core,
The core is
A carbon reinforcing layer including a carbon material and an insulating layer formed on the carbon material;
A first photosensitive insulating layer laminated on the carbon reinforcing layer;
Including printed circuit board.
前記炭素補強層を貫通する第1ビアをさらに含む請求項1に記載のプリント回路基板。   The printed circuit board according to claim 1, further comprising a first via penetrating the carbon reinforcing layer. 前記第1ビアは、伝導性物質で充填される請求項2に記載のプリント回路基板。   The printed circuit board of claim 2, wherein the first via is filled with a conductive material. 前記第1ビアと前記炭素補強層との間に介在される非伝導性物質をさらに含む請求項2または請求項3に記載のプリント回路基板。   The printed circuit board according to claim 2, further comprising a nonconductive material interposed between the first via and the carbon reinforcing layer. 前記炭素補強層上に形成される第1回路パターンをさらに含む請求項1から請求項4のいずれか1項に記載のプリント回路基板。   The printed circuit board according to claim 1, further comprising a first circuit pattern formed on the carbon reinforcing layer. 前記第1回路パターンに電気的に接続するように、前記第1感光性絶縁層を貫通する第2ビアをさらに含む請求項5に記載のプリント回路基板。   The printed circuit board according to claim 5, further comprising a second via penetrating the first photosensitive insulating layer so as to be electrically connected to the first circuit pattern. 前記コア上に積層され、第2感光性絶縁層を含むビルドアップ層をさらに含む請求項1から請求項6のいずれか1項に記載のプリント回路基板。   The printed circuit board according to claim 1, further comprising a buildup layer that is laminated on the core and includes a second photosensitive insulating layer. 炭素補強層上に第1感光性絶縁層を積層してコアを形成するステップと、
前記コア上にビルドアップ層を形成するステップと、を含み、
前記炭素補強層は、炭素材及び絶縁層を含むプリント回路基板の製造方法。
Laminating a first photosensitive insulating layer on the carbon reinforcing layer to form a core;
Forming a build-up layer on the core,
The carbon reinforcing layer includes a carbon material and an insulating layer.
前記ビルドアップ層を形成するステップは、
一面にキャリア層が形成された金属層を準備するステップと、
前記金属層をエッチングして第2回路パターンを形成するステップと、
前記第2回路パターン上に第2感光性絶縁層を形成するステップと、
前記第2感光性絶縁層を貫通する第3ビアを形成するステップと、
前記キャリア層を除去するステップと、を含む請求項8に記載のプリント回路基板の製造方法。
Forming the build-up layer comprises:
Providing a metal layer having a carrier layer formed on one side;
Etching the metal layer to form a second circuit pattern;
Forming a second photosensitive insulating layer on the second circuit pattern;
Forming a third via penetrating the second photosensitive insulating layer;
The method for manufacturing a printed circuit board according to claim 8, comprising: removing the carrier layer.
第3ビアを形成するステップは、
前記第2感光性絶縁層を貫通する第3貫通ホールを形成するステップと、
前記第3貫通ホールに伝導性物質を充填するステップと、を含む請求項9に記載のプリント回路基板の製造方法。
The step of forming the third via includes
Forming a third through hole penetrating the second photosensitive insulating layer;
The method of manufacturing a printed circuit board according to claim 9, comprising filling the third through hole with a conductive material.
前記ビルドアップ層を形成するステップは、
前記ビルドアップ層を複数形成するステップを含む請求項8または請求項9に記載のプリント回路基板の製造方法。
Forming the build-up layer comprises:
The method for manufacturing a printed circuit board according to claim 8, comprising a step of forming a plurality of the buildup layers.
前記ビルドアップ層を形成するステップは、
複数の前記ビルドアップ層を前記コア上に一括積層するステップを含む請求項8から請求項11のいずれか1項に記載のプリント回路基板の製造方法。
Forming the build-up layer comprises:
The method for manufacturing a printed circuit board according to claim 8, comprising a step of collectively laminating a plurality of the buildup layers on the core.
前記ビルドアップ層の最外郭層にソルダーレジスト層を形成するステップをさらに含む請求項8から請求項12のいずれか1項に記載のプリント回路基板の製造方法。   The method for manufacturing a printed circuit board according to claim 8, further comprising a step of forming a solder resist layer on an outermost layer of the buildup layer. 前記炭素補強層を貫通する第1ビアを形成するステップをさらに含む請求項8から請求項13のいずれか1項に記載のプリント回路基板の製造方法。   The method of manufacturing a printed circuit board according to claim 8, further comprising forming a first via that penetrates the carbon reinforcing layer. 前記第1ビアを形成するステップは、
前記炭素補強層を貫通する第1貫通ホールを形成するステップと、
前記第1貫通ホールの内部に非伝導性物質を充填するステップと、
前記非伝導性物質の内部に第2貫通ホールするステップと、
前記第2貫通ホールの内部に伝導性物質を充填するステップと、を含む請求項14に記載のプリント回路基板の製造方法。
Forming the first via includes:
Forming a first through hole penetrating the carbon reinforcing layer;
Filling the first through hole with a nonconductive material;
Forming a second through hole in the non-conductive material;
The method of manufacturing a printed circuit board according to claim 14, further comprising: filling a conductive material into the second through hole.
前記炭素補強層上に第1回路パターンを形成するステップをさらに含む請求項8から請求項15のいずれか1項に記載のプリント回路基板の製造方法。   The method for manufacturing a printed circuit board according to claim 8, further comprising forming a first circuit pattern on the carbon reinforcing layer. 前記第1感光性絶縁層を貫通する第2ビアを形成するステップをさらに含む請求項8から請求項16のいずれか1項に記載のプリント回路基板の製造方法。   The method of manufacturing a printed circuit board according to any one of claims 8 to 16, further comprising forming a second via that penetrates the first photosensitive insulating layer.
JP2016058028A 2015-10-23 2016-03-23 Printed circuit board and its manufacturing method Active JP6911242B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150148077A KR102473406B1 (en) 2015-10-23 2015-10-23 Printed circuit board and method for manufacturing the same
KR10-2015-0148077 2015-10-23

Publications (2)

Publication Number Publication Date
JP2017085074A true JP2017085074A (en) 2017-05-18
JP6911242B2 JP6911242B2 (en) 2021-07-28

Family

ID=58711254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016058028A Active JP6911242B2 (en) 2015-10-23 2016-03-23 Printed circuit board and its manufacturing method

Country Status (2)

Country Link
JP (1) JP6911242B2 (en)
KR (1) KR102473406B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102163059B1 (en) * 2018-09-07 2020-10-08 삼성전기주식회사 Printed circuit board with embedded interconnect structure

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140902A (en) * 1997-07-18 1999-02-12 Cmk Corp Printed wiring board and manufacture thereof
JP2004363325A (en) * 2003-06-04 2004-12-24 Fujikura Ltd Multilayer wiring board and its manufacturing method
JP2006108211A (en) * 2004-10-01 2006-04-20 North:Kk Wiring board, multilayered wiring circuit board using the board, and method of manufacturing the multilayered wiring circuit board
JP2006114606A (en) * 2004-10-13 2006-04-27 Mitsubishi Electric Corp Printed wiring board, substrate therefor and method of manufacturing substrate for printed wiring board
JP2008066375A (en) * 2006-09-05 2008-03-21 Mitsubishi Electric Corp Excellent heat radiating substrate and method for manufacturing the same
WO2010074121A1 (en) * 2008-12-25 2010-07-01 三菱電機株式会社 Method for manufacturing printed wiring board
JP2013093614A (en) * 2010-05-25 2013-05-16 Samsung Electro-Mechanics Co Ltd Embedded printed circuit board and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068855A (en) * 1999-08-25 2001-03-16 Matsushita Electric Works Ltd Multi-layered printed wiring board and its manufacture
KR100847003B1 (en) * 2006-11-21 2008-07-17 대덕전자 주식회사 Carbon fiber stiffener for printed circuit board
KR101975450B1 (en) 2014-03-06 2019-05-07 삼성전기주식회사 Manufacturing method of multilayer printed circuit board comprising surface-treated insulating film

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140902A (en) * 1997-07-18 1999-02-12 Cmk Corp Printed wiring board and manufacture thereof
JP2004363325A (en) * 2003-06-04 2004-12-24 Fujikura Ltd Multilayer wiring board and its manufacturing method
JP2006108211A (en) * 2004-10-01 2006-04-20 North:Kk Wiring board, multilayered wiring circuit board using the board, and method of manufacturing the multilayered wiring circuit board
JP2006114606A (en) * 2004-10-13 2006-04-27 Mitsubishi Electric Corp Printed wiring board, substrate therefor and method of manufacturing substrate for printed wiring board
JP2008066375A (en) * 2006-09-05 2008-03-21 Mitsubishi Electric Corp Excellent heat radiating substrate and method for manufacturing the same
WO2010074121A1 (en) * 2008-12-25 2010-07-01 三菱電機株式会社 Method for manufacturing printed wiring board
JP2013093614A (en) * 2010-05-25 2013-05-16 Samsung Electro-Mechanics Co Ltd Embedded printed circuit board and method of manufacturing the same

Also Published As

Publication number Publication date
JP6911242B2 (en) 2021-07-28
KR20170047688A (en) 2017-05-08
KR102473406B1 (en) 2022-12-02

Similar Documents

Publication Publication Date Title
US9532466B2 (en) Method of manufacturing multi-layer circuit board and multi-layer circuit board manufactured by using the method
US11812556B2 (en) Printed circuit board and manufacturing method thereof
JP2009099619A (en) Core substrate and its manufacturing method
JP2016134624A (en) Electronic element built-in printed circuit board and manufacturing method therefor
JP2015185828A (en) Electronic component built-in multilayer wiring board and method for manufacturing the same
JP2015159153A (en) electronic component built-in multilayer wiring board
US9402318B2 (en) Printed wiring board
JPWO2014125567A1 (en) Component built-in substrate and manufacturing method thereof
JP2020057767A (en) Printed wiring board
US9253873B2 (en) Printed circuit board and method of manufacturing the same
JP2017085074A (en) Printed circuit board and manufacturing method of the same
KR101089923B1 (en) Manufacturing method of printed circuit board
CN102196673B (en) Method for manufacturing circuit structure
KR101061243B1 (en) Printed circuit board and manufacturing method thereof
JP2020004930A (en) Printed-wiring board
JP5549853B2 (en) Multi-wire wiring board and manufacturing method thereof
KR101397303B1 (en) Printed circuit board and method for manufacturing the same
US20130146337A1 (en) Multi-layered printed circuit board and manufacturing method thereof
US20160088742A1 (en) Printed circuit board and method of manufacturing printed circuit board
JP2023084015A (en) wiring board
KR20130008332A (en) Printed circuit board and method for manufacturing the same
US20120298412A1 (en) Printed circuit board and method of manufacturing the same
JP2017224743A (en) Wiring board and method for manufacturing the same
JP2017224745A (en) Wiring board and method for manufacturing the same
JP2017224742A (en) Wiring board and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210610

R150 Certificate of patent or registration of utility model

Ref document number: 6911242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250