Nothing Special   »   [go: up one dir, main page]

JP2017059723A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2017059723A
JP2017059723A JP2015184338A JP2015184338A JP2017059723A JP 2017059723 A JP2017059723 A JP 2017059723A JP 2015184338 A JP2015184338 A JP 2015184338A JP 2015184338 A JP2015184338 A JP 2015184338A JP 2017059723 A JP2017059723 A JP 2017059723A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor
semiconductor device
groove
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015184338A
Other languages
Japanese (ja)
Inventor
淳二 田中
Junji Tanaka
淳二 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2015184338A priority Critical patent/JP2017059723A/en
Publication of JP2017059723A publication Critical patent/JP2017059723A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Dicing (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 半導体モジュールに用いられる半導体装置の製造方法において、半導体装置の裏面及び側面から効率良く放熱することができる技術を開示する。【解決手段】 本発明に係る製造方法は、半導体基板をダイシングラインに沿って切削することによって、半導体基板の裏面に溝を形成する工程と、裏面及び溝の内面を被膜する電極層を形成する工程と、電極層を形成した後に、溝の内面に電極層が残存するようにダイシングラインに沿って半導体基板を切削することによって半導体基板を複数の半導体装置に分割する工程を備えている。【選択図】図4PROBLEM TO BE SOLVED: To disclose a technique capable of efficiently dissipating heat from a back surface and a side surface of a semiconductor device in a method for manufacturing a semiconductor device used for a semiconductor module. In the manufacturing method according to the present invention, a semiconductor substrate is cut along a dicing line to form a groove on the back surface of the semiconductor substrate and an electrode layer covering the back surface and the inner surface of the groove. After forming the electrode layer, the semiconductor substrate is divided into a plurality of semiconductor devices by cutting the semiconductor substrate along the dicing line so that the electrode layer remains on the inner surface of the groove. [Selection diagram] Fig. 4

Description

本明細書は、半導体装置の製造方法を開示する。   The present specification discloses a method for manufacturing a semiconductor device.

特許文献1には、放熱板に凹部を形成し、凹部内に半導体装置をはんだ付けした半導体モジュールが開示されている。この構造によれば、はんだ付け時に、半導体装置の側面と凹部の側面の間の空間内にはんだが進入する。このため、半導体装置の側面とはんだが接触する。この構造によれば、半導体装置の側面からも放熱することができるため、半導体装置の放熱機能を改善することができると説明されている。   Patent Document 1 discloses a semiconductor module in which a recess is formed in a heat sink and a semiconductor device is soldered in the recess. According to this structure, the solder enters the space between the side surface of the semiconductor device and the side surface of the recess during soldering. For this reason, the side surface of the semiconductor device is in contact with the solder. According to this structure, it is described that the heat dissipation function of the semiconductor device can be improved because the heat can be radiated from the side surface of the semiconductor device.

特開2006−324540号公報JP 2006-324540 A

しかしながら、特許文献1の半導体モジュールでは、半導体装置の側面が半導体基板により構成されている。このため、半導体装置の側面がはんだを弾きやすく、実際には期待されるほどの放熱効率を得ることができない。本明細書は、裏面及び側面からの放熱を効率良く行うことができる半導体装置の製造方法を開示する。   However, in the semiconductor module of Patent Document 1, the side surface of the semiconductor device is configured by a semiconductor substrate. For this reason, the side surface of the semiconductor device tends to play the solder, and the heat radiation efficiency as expected in practice cannot be obtained. The present specification discloses a method of manufacturing a semiconductor device that can efficiently dissipate heat from the back surface and side surfaces.

本明細書が開示する半導体装置の製造方法は、半導体基板をダイシングラインに沿って切削することによって、半導体基板の裏面に溝を形成する工程と、裏面及び溝の内面を被膜する電極層を形成する工程と、電極層を形成した後に、溝の内面に電極層が残存するようにダイシングラインに沿って半導体基板を切削することによって半導体基板を複数の半導体装置に分割する工程を備えている。   In the method for manufacturing a semiconductor device disclosed in this specification, a semiconductor substrate is cut along a dicing line to form a groove on the back surface of the semiconductor substrate, and an electrode layer that coats the back surface and the inner surface of the groove is formed. And a step of dividing the semiconductor substrate into a plurality of semiconductor devices by cutting the semiconductor substrate along the dicing line so that the electrode layer remains on the inner surface of the groove after the electrode layer is formed.

この製造方法では、半導体基板の裏面にダイシングラインに沿った溝を形成した後に、裏面及び溝の内面に電極層を被膜する。その後、溝の内面に電極層が残存するようにダイシングラインに沿って半導体基板を切削することにより複数の半導体装置に分割するため、半導体装置の裏面だけでなく、側面(溝であった部分)も覆うように電極層を形成することができる。このため、半導体装置の側面をはんだと好適に密着させることができる。したがって、半導体装置の側面からも効率良く放熱を行うことができる。   In this manufacturing method, after forming a groove along the dicing line on the back surface of the semiconductor substrate, an electrode layer is coated on the back surface and the inner surface of the groove. After that, the semiconductor substrate is cut along the dicing line so that the electrode layer remains on the inner surface of the groove, so that the semiconductor substrate is divided into a plurality of semiconductor devices. An electrode layer can be formed so as to cover the surface. For this reason, the side surface of the semiconductor device can be suitably adhered to the solder. Therefore, heat can be efficiently radiated from the side surface of the semiconductor device.

半導体モジュール100の縦断面図。1 is a longitudinal sectional view of a semiconductor module 100. FIG. 製造工程における半導体基板50の下面を厚み方向から平面視した平面図。The top view which planarly viewed the lower surface of the semiconductor substrate 50 in a manufacturing process from the thickness direction. 製造工程における半導体基板50の縦断面図。The longitudinal cross-sectional view of the semiconductor substrate 50 in a manufacturing process. 製造工程における半導体基板50の縦断面図。The longitudinal cross-sectional view of the semiconductor substrate 50 in a manufacturing process. 製造工程における半導体基板50の縦断面図。The longitudinal cross-sectional view of the semiconductor substrate 50 in a manufacturing process. 製造される半導体装置10の縦断面図。1 is a longitudinal sectional view of a semiconductor device 10 to be manufactured. 変形例の半導体モジュールの縦断面図。The longitudinal cross-sectional view of the semiconductor module of a modification. 変形例の半導体モジュールの縦断面図。The longitudinal cross-sectional view of the semiconductor module of a modification. 変形例の半導体モジュールの縦断面図。The longitudinal cross-sectional view of the semiconductor module of a modification.

本明細書が開示する半導体装置の製造方法の一実施例について、図面を参照して説明する。まず、本実施例に係る製造方法によって製造される半導体装置10を搭載する半導体モジュール100について説明する。図1に示すように、半導体モジュール100は、半導体装置10と、金属ブロック12と、放熱板14,16を備えている。説明の便宜上、半導体装置10と、金属ブロック12と、放熱板14,16の積層方向において、放熱板14から放熱板16に向かう方向を「上」と称し、その反対方向を「下」と称する。   One embodiment of a method for manufacturing a semiconductor device disclosed in this specification will be described with reference to the drawings. First, the semiconductor module 100 on which the semiconductor device 10 manufactured by the manufacturing method according to the present embodiment is mounted will be described. As shown in FIG. 1, the semiconductor module 100 includes a semiconductor device 10, a metal block 12, and heat sinks 14 and 16. For convenience of explanation, in the stacking direction of the semiconductor device 10, the metal block 12, and the heat sinks 14 and 16, the direction from the heat sink 14 toward the heat sink 16 is referred to as “up” and the opposite direction is referred to as “lower”. .

半導体装置10には、MOSFETやショットキーバリアダイオード等のパワー半導体素子が用いられる。半導体装置10は、半導体基板50と、電極20と、電極54を有している。半導体基板50は、SiC等の半導体によって構成された基板である。半導体基板50は、その厚み方向から平面視すると矩形状に形成されている。半導体基板50の側面には、凹部18が形成されている。凹部18は、半導体基板50の下面側に形成されている。つまり、半導体基板50の側面において、上面側の領域よりも半導体基板50の幅方向中心側に凹んでいる領域が、凹部18である。凹部18は、半導体基板50の周囲を一巡するように伸びている。電極54は、半導体基板50の凹部18及び下面を被膜している。電極20は、半導体基板50の上面の中央部に配置されている。   For the semiconductor device 10, a power semiconductor element such as a MOSFET or a Schottky barrier diode is used. The semiconductor device 10 includes a semiconductor substrate 50, an electrode 20, and an electrode 54. The semiconductor substrate 50 is a substrate made of a semiconductor such as SiC. The semiconductor substrate 50 is formed in a rectangular shape when viewed from the thickness direction. A recess 18 is formed on the side surface of the semiconductor substrate 50. The recess 18 is formed on the lower surface side of the semiconductor substrate 50. That is, on the side surface of the semiconductor substrate 50, the region that is recessed toward the center in the width direction of the semiconductor substrate 50 relative to the region on the upper surface side is the recess 18. The recess 18 extends so as to make a round around the semiconductor substrate 50. The electrode 54 coats the recess 18 and the lower surface of the semiconductor substrate 50. The electrode 20 is disposed at the center of the upper surface of the semiconductor substrate 50.

電極20には、はんだ材32を介して金属ブロック12が接続されている。金属ブロック12は、例えば、Cuにより構成されている。金属ブロック12の上面には、はんだ材36を介して放熱板16が接続されている。電極54には、はんだ材34を介して放熱板14が接続されている。はんだ材34は、半導体基板50の下面及び凹部18内の電極54に接続されている。   The metal block 12 is connected to the electrode 20 via a solder material 32. The metal block 12 is made of Cu, for example. A heat sink 16 is connected to the upper surface of the metal block 12 via a solder material 36. The heat sink 14 is connected to the electrode 54 via the solder material 34. The solder material 34 is connected to the lower surface of the semiconductor substrate 50 and the electrode 54 in the recess 18.

放熱板14,16は、半導体装置10に通電するための電極として機能するとともに、半導体装置10から放熱するための放熱板として機能する。上述したように、放熱板14と半導体装置10とを接続するはんだ材34は、半導体基板50の下面だけでなく半導体基板50の側面の凹部18内でも電極54に接続されている。このため、半導体装置10が発熱したときに、半導体基板50の下面だけでなく側面(すなわち、凹部18内の側面)からもはんだ材34を介して放熱板14に熱が伝わる。このため、この半導体モジュール100では、放熱板14によって効率的に半導体装置10から放熱することができる。   The radiator plates 14 and 16 function as electrodes for energizing the semiconductor device 10 and function as radiator plates for radiating heat from the semiconductor device 10. As described above, the solder material 34 that connects the heat sink 14 and the semiconductor device 10 is connected to the electrode 54 not only on the lower surface of the semiconductor substrate 50 but also in the recess 18 on the side surface of the semiconductor substrate 50. For this reason, when the semiconductor device 10 generates heat, heat is transmitted not only from the lower surface of the semiconductor substrate 50 but also from the side surface (that is, the side surface in the recess 18) to the heat radiating plate 14 through the solder material 34. For this reason, in this semiconductor module 100, the heat radiation plate 14 can efficiently radiate heat from the semiconductor device 10.

次に、半導体装置10の製造方法の一例について説明する。半導体装置10は、図2に示す半導体基板50(加工前の半導体基板50)から製造される。図2の半導体基板50から、複数の半導体装置10が製造される。なお、図2には、後述する溝52の位置が示されているが、加工前の段階では半導体基板50に溝52は形成されていない。   Next, an example of a method for manufacturing the semiconductor device 10 will be described. The semiconductor device 10 is manufactured from the semiconductor substrate 50 (semiconductor substrate 50 before processing) shown in FIG. A plurality of semiconductor devices 10 are manufactured from the semiconductor substrate 50 of FIG. 2 shows the position of a groove 52 to be described later, but the groove 52 is not formed in the semiconductor substrate 50 at a stage before processing.

まず、図2の半導体基板50の上面に、複数の電極20を形成する。各電極20は、図2のダイシングライン40と重ならないように形成される。   First, the plurality of electrodes 20 are formed on the upper surface of the semiconductor substrate 50 of FIG. Each electrode 20 is formed so as not to overlap the dicing line 40 of FIG.

次に、ダイシングライン40に沿って、図3に示すようにダイシングブレード41で半導体基板50の下面50bを切削する。これによって、半導体基板50の下面に溝52を形成する。具体的には、図2に示すように、半導体基板50の下面50bを複数の矩形領域に分割するように溝52を形成する。溝52の深さ(半導体基板50の下面50bからの距離)は、特に限定されず、半導体基板50を貫通しない深さであればどのような深さであってもよい。なお、以下では便宜のため、本工程における「切削」を「ハーフダイシング」と称する。   Next, along the dicing line 40, the lower surface 50b of the semiconductor substrate 50 is cut with a dicing blade 41 as shown in FIG. Thereby, a groove 52 is formed on the lower surface of the semiconductor substrate 50. Specifically, as shown in FIG. 2, the groove 52 is formed so as to divide the lower surface 50b of the semiconductor substrate 50 into a plurality of rectangular regions. The depth of the groove 52 (distance from the lower surface 50b of the semiconductor substrate 50) is not particularly limited, and may be any depth as long as it does not penetrate the semiconductor substrate 50. Hereinafter, for convenience, “cutting” in this step is referred to as “half dicing”.

次に、図4に示すように、半導体基板50の下面50b及び溝52の内面を被膜するように電極54を形成する。電極54の形成には、例えば、めっき法やスパッタリングが用いられる。   Next, as shown in FIG. 4, an electrode 54 is formed so as to coat the lower surface 50 b of the semiconductor substrate 50 and the inner surface of the groove 52. For example, plating or sputtering is used to form the electrode 54.

次に、図5に示すように、ダイシングライン40に沿って、ダイシングブレード42で半導体基板50の上面50aを切削する。すなわち、溝52に沿って、半導体基板50の上面50aを切削する。ダイシングブレード42で形成される溝が溝52に達するように切削する。これによって、半導体基板50を複数の半導体装置10に分割する。なお、ここで切削される幅は、ハーフダイシングにより形成された溝52の幅よりも狭い。これによって、図6に示すように、溝52の内面に形成された電極54を削り取ることなく半導体基板50を複数の半導体装置10に分割することができる。なお、以下では便宜のため、本工程における「切削」を「ダイシング」と称する。   Next, as shown in FIG. 5, along the dicing line 40, the upper surface 50 a of the semiconductor substrate 50 is cut with a dicing blade 42. That is, the upper surface 50 a of the semiconductor substrate 50 is cut along the groove 52. Cutting is performed so that the groove formed by the dicing blade 42 reaches the groove 52. As a result, the semiconductor substrate 50 is divided into a plurality of semiconductor devices 10. Note that the width to be cut here is narrower than the width of the groove 52 formed by half dicing. As a result, as shown in FIG. 6, the semiconductor substrate 50 can be divided into a plurality of semiconductor devices 10 without scraping off the electrode 54 formed on the inner surface of the groove 52. Hereinafter, for convenience, “cutting” in this step is referred to as “dicing”.

上記の説明から明らかなように、本実施例の半導体装置10の製造方法では、半導体基板50をダイシングする前に、半導体基板50をハーフダイシングすることにより溝52を形成し、溝52の内面に電極54を形成している。このため、電極54が形成された半導体基板50を溝52に沿ってダイシングすると、分割された半導体基板50の下面50b及び側面の一部(凹部18)には、電極54が残存することとなる。したがって、上記の方法によれば、図6に示すように、下面50b側の側面が電極54に被覆された半導体装置10を製造することができる。このような電極54に放熱板14をはんだ付けすると、図1に示すように、半導体装置10と放熱板14を接合するはんだ材34が、半導体装置10の下面だけでなく、側面(凹部18)にも好適に密着することができる。このため、半導体装置10は、その下面及び側面から効率良く放熱を行うことができる。   As apparent from the above description, in the method of manufacturing the semiconductor device 10 of this embodiment, before the semiconductor substrate 50 is diced, the semiconductor substrate 50 is half-diced to form the grooves 52, and the grooves 52 are formed on the inner surface of the grooves 52. An electrode 54 is formed. Therefore, when the semiconductor substrate 50 on which the electrode 54 is formed is diced along the groove 52, the electrode 54 remains on the lower surface 50 b and a part of the side surface (recessed portion 18) of the divided semiconductor substrate 50. . Therefore, according to the above method, as shown in FIG. 6, the semiconductor device 10 in which the side surface on the lower surface 50 b side is covered with the electrode 54 can be manufactured. When the heat radiating plate 14 is soldered to such an electrode 54, as shown in FIG. 1, the solder material 34 for joining the semiconductor device 10 and the heat radiating plate 14 is not only the lower surface of the semiconductor device 10, but also the side surface (recessed portion 18). Moreover, it can adhere | attach suitably. For this reason, the semiconductor device 10 can efficiently dissipate heat from the lower surface and side surfaces thereof.

なお、半導体モジュールの構成は、上述した構成に限られない。例えば、図7に示すように、放熱板の14上面に導電部材24を配置してキャビティを形成し、キャビティの内部にはんだ材34により半導体装置10を接合してもよい。導電部材24には例えばCuが用いられるが、これに限られず、熱伝導性の高い材料であればよい。この構成によると、導電部材24の側面と半導体装置の凹部18の間の空間ではんだ材34が盛り上がるため、凹部18とはんだ材34をより好適に密着させることができる。したがって、半導体装置10の放熱効率をより向上させることができる。   The configuration of the semiconductor module is not limited to the configuration described above. For example, as shown in FIG. 7, a conductive member 24 may be disposed on the upper surface of the heat sink 14 to form a cavity, and the semiconductor device 10 may be joined to the inside of the cavity with a solder material 34. For example, Cu is used for the conductive member 24, but the conductive member 24 is not limited thereto, and any material having high thermal conductivity may be used. According to this configuration, since the solder material 34 swells in the space between the side surface of the conductive member 24 and the recess 18 of the semiconductor device, the recess 18 and the solder material 34 can be more suitably brought into close contact with each other. Therefore, the heat dissipation efficiency of the semiconductor device 10 can be further improved.

また、図8及び図9に示すように、放熱板14を加工することによってキャビティを形成し、キャビティの内部にはんだ材34により半導体装置10を接合してもよい。この構成によっても、凹部18とはんだ材34をより好適に密着させることができる。   Further, as shown in FIGS. 8 and 9, a cavity may be formed by processing the heat sink 14, and the semiconductor device 10 may be joined to the inside of the cavity by a solder material 34. Also with this configuration, the recess 18 and the solder material 34 can be more closely adhered.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。   Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は、複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.

2:パワー半導体素子
10:半導体装置
12:金属ブロック
14:放熱板
16:放熱板
18:凹部
20:電極
24:導電部材
32,34,36:はんだ材
40:ダイシングライン
50:半導体基板
52:溝
54:電極層
100:半導体モジュール



2: Power semiconductor element 10: Semiconductor device 12: Metal block 14: Heat sink 16: Heat sink 18: Recess 20: Electrode 24: Conductive members 32, 34, 36: Solder material 40: Dicing line 50: Semiconductor substrate 52: Groove 54: Electrode layer 100: Semiconductor module



Claims (1)

半導体基板をダイシングラインに沿って切削することによって、前記半導体基板の裏面に溝を形成する工程と、
前記裏面及び前記溝の内面を被膜する電極層を形成する工程と、
前記電極層を形成した後に、前記溝の内面に前記電極層が残存するように前記ダイシングラインに沿って前記半導体基板を切削することによって前記半導体基板を複数の半導体装置に分割する工程、
を備える半導体装置の製造方法。
Forming a groove on the back surface of the semiconductor substrate by cutting the semiconductor substrate along a dicing line; and
Forming an electrode layer covering the back surface and the inner surface of the groove;
Dividing the semiconductor substrate into a plurality of semiconductor devices by cutting the semiconductor substrate along the dicing line so that the electrode layer remains on the inner surface of the groove after forming the electrode layer;
A method for manufacturing a semiconductor device comprising:
JP2015184338A 2015-09-17 2015-09-17 Manufacturing method of semiconductor device Pending JP2017059723A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015184338A JP2017059723A (en) 2015-09-17 2015-09-17 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015184338A JP2017059723A (en) 2015-09-17 2015-09-17 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2017059723A true JP2017059723A (en) 2017-03-23

Family

ID=58390444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015184338A Pending JP2017059723A (en) 2015-09-17 2015-09-17 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2017059723A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023072445A (en) * 2021-11-12 2023-05-24 株式会社デンソー Silicon carbide semiconductor device and manufacturing method thereof
JP2023110631A (en) * 2022-01-28 2023-08-09 ラピスセミコンダクタ株式会社 Semiconductor wafer and method for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023072445A (en) * 2021-11-12 2023-05-24 株式会社デンソー Silicon carbide semiconductor device and manufacturing method thereof
JP2023110631A (en) * 2022-01-28 2023-08-09 ラピスセミコンダクタ株式会社 Semiconductor wafer and method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP2015211221A (en) Chip level heat dissipation using silicon
RU2012134375A (en) RIB UNITED SUPPORT AND METHOD FOR MANUFACTURING RIB UNITED SUBS
WO2016079921A1 (en) Semiconductor device and electronic component using same
JP2010219524A (en) Millichannel substrate, cooling device using the same, and method of manufacturing device
CN109637983B (en) Chip packaging
CN104465535A (en) Substrate, chip arrangement, and method for manufacturing the same
JP5910653B2 (en) Lead frame with heat sink, method of manufacturing lead frame with heat sink, semiconductor device, and method of manufacturing semiconductor device
JP2014216459A (en) Semiconductor device
CN105185882A (en) Light emitting diode chip, light emitting device and wafer level structure of light emitting diode
JP2019016738A (en) Semiconductor device
WO2016019720A1 (en) Wide bandgap semiconductor device and method of manufacturing same
JP2018085495A (en) Substrate for light-emitting device, light-emitting device module, and light-emitting apparatus
JP2017059723A (en) Manufacturing method of semiconductor device
JP2016149450A (en) Semiconductor module
JP6617655B2 (en) Semiconductor device
JP2019016686A (en) Semiconductor module
JP2018093114A (en) Semiconductor device
JP2013165117A (en) Semiconductor device
WO2019003725A1 (en) Power module substrate and power module
JP7130928B2 (en) semiconductor equipment
JP6271867B2 (en) Electronic component mounting board
JP7029778B2 (en) Semiconductor devices and their manufacturing methods
JP5626087B2 (en) Semiconductor device
JP6316221B2 (en) Semiconductor device
JP2007299817A (en) Semiconductor device