Nothing Special   »   [go: up one dir, main page]

JP2017059517A - Electronic apparatus, and printer - Google Patents

Electronic apparatus, and printer Download PDF

Info

Publication number
JP2017059517A
JP2017059517A JP2016035319A JP2016035319A JP2017059517A JP 2017059517 A JP2017059517 A JP 2017059517A JP 2016035319 A JP2016035319 A JP 2016035319A JP 2016035319 A JP2016035319 A JP 2016035319A JP 2017059517 A JP2017059517 A JP 2017059517A
Authority
JP
Japan
Prior art keywords
signal line
line
ffc
differential signal
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2016035319A
Other languages
Japanese (ja)
Inventor
林 克彦
Katsuhiko Hayashi
克彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of JP2017059517A publication Critical patent/JP2017059517A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Insulated Conductors (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic apparatus that has fastness to a radiative radio frequency electromagnetic field with a simple structure, and reduces unnecessary radiation noise.SOLUTION: The present invention provides a printer 80 that is an electronic apparatus comprising a main substrate 10, a sub substrate 50, and an FFC 20 electrically connecting between the substrates, where a pair of differential signal lines 2,4 in the FFC 20 are disposed across a ground line 3.SELECTED DRAWING: Figure 2A

Description

本発明は、電子機器、およびプリンターに関する。   The present invention relates to an electronic device and a printer.

電子機器を構成する複数の回路基板間で、デジタル信号を高速に伝送する方式として、例えばLVDS(Low Voltage Differential Signaling)やUSB(Universal Serial Bus)が知られており、伝送路としては差動信号ライン対を使用する。この差動信号ライン対としては回路基板上では2本の信号ラインの対とグランドパターンとにより、特定の伝送路インピーダンスとなるように構成して伝送される。一方、回路基板間の伝送については、2本の信号ラインの対をリード線として引き出し、ツイスト構造のケーブルにして伝送させる。   For example, LVDS (Low Voltage Differential Signaling) and USB (Universal Serial Bus) are known as methods for transmitting digital signals at high speed between a plurality of circuit boards constituting an electronic device. Use line pairs. The differential signal line pair is transmitted on the circuit board by being configured to have a specific transmission line impedance by two signal line pairs and a ground pattern. On the other hand, for transmission between circuit boards, a pair of two signal lines is drawn out as a lead wire and transmitted as a twisted cable.

このツイスト構造のケーブルにして使用する目的は、差動信号ラインからのノイズ放射を低減できるという特長があるためである。それらの機能を高めるために、ツイスト構造のライン対の外周部を編組線構造の電極で覆い、且つグランド電位(グランド電極)とする、所謂シールドケーブルと呼ばれる構造とする。更にこのグランド電極の内部側に、回路基板間を接続するための電源ラインや他の信号ラインを加えることで、ケーブルの持つ柔軟性も活かして、電子機器内の基板間を電気的に接続するケーブルとして従来多く使用されていた。   The purpose of using this twisted structure cable is because it has a feature that noise emission from the differential signal line can be reduced. In order to enhance these functions, a so-called shielded cable structure in which the outer peripheral portion of a twisted line pair is covered with an electrode having a braided wire structure and used as a ground potential (ground electrode) is adopted. Furthermore, by adding a power supply line and other signal lines for connecting the circuit boards to the inside of the ground electrode, the flexibility of the cable is also utilized to electrically connect the boards in the electronic device. Traditionally used as a cable.

また、回路基板間を接続するケーブルの廉価な部材として、例えば、絶縁材料で複数の伝導ラインを支持した構造のFFC(Flexible Flat Cable)を使って、特許文献1や特許文献2に開示されているように、差動信号ライン対をそのままFFCに形成して差動信号の送受信を行う方式も考えられた。   In addition, as an inexpensive member for a cable connecting circuit boards, for example, an FFC (Flexible Flat Cable) having a structure in which a plurality of conductive lines are supported by an insulating material is used and disclosed in Patent Document 1 and Patent Document 2. As shown, a differential signal line pair is formed in the FFC as it is to transmit / receive differential signals.

特開2010−143154号公報JP 2010-143154 A 特開2013−4506号公報JP 2013-4506 A

しかしながら、上記のような差動信号ラインをツイスト構造とした従来のシールドケーブルを使用する場合、該シールドケーブルの両端及び、該ケーブルと各回路基板とを電気的に接続するためにそれぞれ雄雌のコネクターを用意する必要があり、製造する電子機器の商品構成上、高価な部材となっていた。   However, when using a conventional shielded cable with a twisted differential signal line as described above, both ends of the shielded cable and male and female are used to electrically connect the cable and each circuit board. It is necessary to prepare a connector, which is an expensive member due to the product configuration of the electronic device to be manufactured.

また、従来のシールドケーブル自体にも、ツイストケーブルに加えて回路基板間に必要な電源ライン、その他の信号ライン等を内蔵させるとなると、製造する電子機器に合わせた特別仕様のケーブルとなり、高価な部品となり易かった。   In addition to the twisted cable, the conventional shielded cable itself has a power cable and other signal lines that are necessary between the circuit boards. It was easy to become a part.

更に、シールドケーブル内に多くのラインを入れることによって、ケーブル径が太くなりケーブルの柔軟性が悪化する。このため、製造する電子機器内の狭い所、特にケーブルの曲げ角度が鋭角になる所では、製造する電子機器内に収納が困難となる場合があった。そもそも編組線を使ったケーブルは鋭角の曲げに対して編組線が切れやすくなるため、鋭角に曲げることは禁物である。   Furthermore, by putting many lines in the shielded cable, the cable diameter becomes thick and the flexibility of the cable deteriorates. For this reason, in the narrow place in the electronic device to manufacture, especially in the place where the bending angle of a cable becomes an acute angle, storage in the electronic device to manufacture may become difficult. In the first place, a cable using a braided wire is not allowed to bend at an acute angle because the braided wire easily breaks against an acute angle bend.

一方、単に廉価を目的としてFFCを使用する差動信号の伝送では、差動信号ライン対のライン同士がFFCの誘電体上でスペースを介して隣り合って配置された構造となるため、外界からの放射無線周波数電磁界(80MHz〜1000MHz)による妨害に対して脆弱であり、製品に対するイミュニティ試験(国際規格:IEC61000−4−3等)に合格させることが困難であった。またFFC上の差動信号ラインからのノイズ放射が増大する傾向もあり、VCCI協会(Voluntary Control Council for Information Technology Equipment)等の不要輻射の規格を満足することも困難であった。そのため製造した電子機器がEMC(Electro Magnetic Compatibility)の上記規格を満足できず、商品として出荷することができないという問題を生じていた。   On the other hand, in the transmission of differential signals using FFC simply for the purpose of low cost, the lines of the differential signal line pair are arranged adjacent to each other via a space on the dielectric of the FFC, so that from the outside world It is vulnerable to interference caused by radiated radio frequency electromagnetic fields (80 MHz to 1000 MHz), and it is difficult to pass an immunity test (international standard: IEC61000-4-3, etc.) for products. In addition, noise radiation from the differential signal line on the FFC tends to increase, and it is difficult to satisfy the standards of unnecessary radiation such as VCCI Association (Voluntary Control Council for Information Technology Equipment). For this reason, the manufactured electronic equipment cannot satisfy the above-mentioned standard of EMC (Electro Magnetic Compatibility) and cannot be shipped as a product.

本発明は、このような課題を鑑みてなされたものであって、その目的とするところは、簡易な構成で柔軟性を有し、折り曲げ、貼り付け等をして電子機器の筐体内に実装が可能で、且つ安価なフレキシブルケーブルで電子機器内の回路基板間の差動信号の伝送品質を確保でき、一方で該フレキシブルケーブルは外界からの放射無線周波数電磁界に対して堅牢性を有し、且つ不要輻射ノイズも低減させる、EMC性能の高い電子機器を提供することである。   The present invention has been made in view of such problems, and the object of the present invention is to have flexibility with a simple configuration, and to be bent, pasted, etc. and mounted in a casing of an electronic device. It is possible to ensure the transmission quality of differential signals between circuit boards in electronic equipment with an inexpensive flexible cable, while the flexible cable is robust against radiated radio frequency electromagnetic fields from the outside It is another object of the present invention to provide an electronic device with high EMC performance that can reduce unnecessary radiation noise.

[適用例1]
本適用例に係る電子機器は、第1の回路基板と、第2の回路基板と、第1の回路基板上の回路と第2の回路基板上の回路とを電気的に接続する、導電ラインが複数並列配置されたフレキシブルケーブルと、を有し、フレキシブルケーブルは、第1の信号ラインと第2の信号ラインとにより、差動信号を伝送する差動信号ライン対を有し、第1の信号ラインと第2の信号ラインの間に前記第1の信号ラインと前記第2の信号ラインに対するグランド電位を供給するグランドラインを配置すると共に、第1の回路基板と、第2の回路基板との基板間で、電源を共有するための電源ラインを有したことを特徴とする。
[Application Example 1]
The electronic apparatus according to this application example includes a first circuit board, a second circuit board, and a conductive line that electrically connects the circuit on the first circuit board and the circuit on the second circuit board. Are arranged in parallel, and the flexible cable has a differential signal line pair for transmitting a differential signal by a first signal line and a second signal line, A ground line for supplying a ground potential to the first signal line and the second signal line is disposed between the signal line and the second signal line, and the first circuit board, the second circuit board, The power supply line for sharing the power supply is provided between the substrates.

この構成により、該電子機器の差動信号ライン対は外界からの放射無線周波数電磁界に対して堅牢性を有し、また不要輻射ノイズを低減でき、且つ廉価な電子機器を提供できる。   With this configuration, the differential signal line pair of the electronic device has robustness against the radiated radio frequency electromagnetic field from the outside, can reduce unnecessary radiation noise, and can provide an inexpensive electronic device.

[適用例2]
グランドラインの少なくとも一本は、電源ラインの活線を兼ねることが好ましい。
[Application Example 2]
It is preferable that at least one of the ground lines also serves as a live line of the power supply line.

この構成により、該電子機器の回路基板間を電気的に接続する配線を安価に、且つ柔軟性を有したフレキシブルケーブルで接続できる。   With this configuration, the wiring for electrically connecting the circuit boards of the electronic devices can be connected at low cost with a flexible cable having flexibility.

[適用例3]
第1の信号ラインは、第1のコンデンサーを介して接地し、第2の信号ラインは、第2のコンデンサーを介して接地していることが好ましい。
[Application Example 3]
Preferably, the first signal line is grounded via a first capacitor, and the second signal line is grounded via a second capacitor.

この構成により、該電子機器の差動信号ライン対は更に外界からの放射無線周波数電磁界に対して堅牢性を有し、また不要輻射ノイズの放射を低減でき、且つ廉価な電子機器を提供できる。   With this configuration, the differential signal line pair of the electronic device is further robust against the radiated radio frequency electromagnetic field from the outside, can reduce the radiation of unnecessary radiation noise, and can provide an inexpensive electronic device. .

[適用例4]
フレキシブルケーブルは、グランドライン、第1の信号ライン、グランドライン、第2の信号ライン、グランドラインの順で並列配置した導電ラインを有することが好ましい。
[Application Example 4]
The flexible cable preferably has conductive lines arranged in parallel in the order of the ground line, the first signal line, the ground line, the second signal line, and the ground line.

この構成により、該電子機器の差動信号ライン対は外界からの放射無線周波数電磁界に対して堅牢性を有し、また不要輻射ノイズを低減でき、且つ差動信号ライン対で伝送する信号品質を向上させ、該電子機器の動作を安定化させることができる。   With this configuration, the differential signal line pair of the electronic device has robustness against the radiated radio frequency electromagnetic field from the outside, can reduce unnecessary radiation noise, and the signal quality transmitted through the differential signal line pair And the operation of the electronic device can be stabilized.

[適用例5]
第1の信号ラインと、第2の信号ラインとは、第1の回路基板上で第1の抵抗体、及び第2の回路基板上で第2の抵抗体をそれぞれ介して互いに電気的に接続することが好ましい。
[Application Example 5]
The first signal line and the second signal line are electrically connected to each other via the first resistor on the first circuit board and the second resistor on the second circuit board, respectively. It is preferable to do.

この構成により、該電子機器の差動信号ラインにおいて、伝送する信号波形の品質を維持すると共に、不要輻射ノイズを低減できる。   With this configuration, it is possible to maintain the quality of the signal waveform to be transmitted and reduce unnecessary radiation noise in the differential signal line of the electronic device.

[適用例6]
フレキシブルケーブルは、各ラインの幅が0.3mm以上、0.7mm以下であり、各ライン間のスペースの幅が0.2mm以上、0.3mm以下であることが好ましい。
[Application Example 6]
In the flexible cable, the width of each line is preferably 0.3 mm or more and 0.7 mm or less, and the width of the space between each line is preferably 0.2 mm or more and 0.3 mm or less.

この構成により、一般的に入手可能な市販部品が使用できると共に、EMC特性をより高めることができる。   With this configuration, commercially available parts can be used, and EMC characteristics can be further enhanced.

[適用例7]
第1の抵抗体と、第2の抵抗体は、それぞれ200±50Ωであることが好ましい。
[Application Example 7]
The first resistor and the second resistor are each preferably 200 ± 50Ω.

この構成により、インピーダンス不整合を解消し、伝送する信号波形の品質を、安定、維持することができる。   With this configuration, impedance mismatch can be eliminated and the quality of the signal waveform to be transmitted can be stabilized and maintained.

[適用例8]
差動信号ライン対において、第1の回路基板側が信号の送信側で第2の回路基板側が該信号の受信側となるとき、第1の回路基板側の差動信号出力素子の差動出力インピーダンス値(R1)と、第2の抵抗体(抵抗値R2)に関しては、R2はR1より大きい関係となることが好ましい。
[Application Example 8]
In the differential signal line pair, when the first circuit board side is the signal transmission side and the second circuit board side is the signal reception side, the differential output impedance of the differential signal output element on the first circuit board side With respect to the value (R1) and the second resistor (resistance value R2), it is preferable that R2 has a larger relationship than R1.

この構成により、受信側における差動信号の電圧振幅を大きくすることができ、回路基板間の通信が安定する。   With this configuration, the voltage amplitude of the differential signal on the receiving side can be increased, and communication between circuit boards is stabilized.

[適用例9]
フレキシブルケーブルは、第3の信号ラインと第4の信号ラインとを有し、第1の信号ラインと第2の信号ラインとは、クロック信号を伝送する差動信号ライン対を形成し、第3の信号ラインと第4の信号ラインとは隣り合って配置され、データ信号を伝送する差動信号ライン対を形成し、データ信号を伝送する差動信号ライン対の両隣には、グランドラインが配置されていることが好ましい。
[Application Example 9]
The flexible cable has a third signal line and a fourth signal line, and the first signal line and the second signal line form a differential signal line pair for transmitting a clock signal, and a third signal line is formed. The signal line and the fourth signal line are arranged adjacent to each other to form a differential signal line pair for transmitting a data signal, and ground lines are arranged on both sides of the differential signal line pair for transmitting a data signal. It is preferable that

この構成により、フレキシブルケーブルにおけるグランドラインの本数の増加を抑えられるため、フレキシブルケーブル及びそのコネクターの部材に係る費用を削減できる。また、回路基板上に実装されるコネクターも小型化が可能になり、回路基板上の実装面積を削減することができる。   With this configuration, it is possible to suppress an increase in the number of ground lines in the flexible cable, and thus it is possible to reduce the costs associated with the flexible cable and its connector members. Also, the connector mounted on the circuit board can be miniaturized, and the mounting area on the circuit board can be reduced.

[適用例10]
上記電子機器は、プリンターであることが好ましい。
[Application Example 10]
The electronic device is preferably a printer.

プリンターに適用することにより、放射無線周波数電磁界に対する堅牢性の確保、不要輻射ノイズの低減を安価に実現することができる。   By applying it to a printer, it is possible to ensure the robustness against radiated radio frequency electromagnetic fields and reduce unnecessary radiation noise at low cost.

実施形態1に係るプリンターの概略構成図。1 is a schematic configuration diagram of a printer according to Embodiment 1. FIG. FFC内における、差動信号ライン対の構成図。The block diagram of the differential signal line pair in FFC. FFCを用いて接続した、基板間の構成図。The block diagram between the boards connected using FFC. 放射無線周波数電磁界の影響をシミュレーションするためのモデル図。The model figure for simulating the influence of a radiation | emission radio frequency electromagnetic field. 受信側LVDSのIC入力端子の電圧変化(妨害電圧)を示した図。The figure which showed the voltage change (interference voltage) of the IC input terminal of the receiving side LVDS. 受信側LVDSのIC入力端子の電圧変化(妨害電圧)を示した図。The figure which showed the voltage change (interference voltage) of the IC input terminal of the receiving side LVDS. FFCについて不要輻射の傾向を示した図。The figure which showed the tendency of the unnecessary radiation about FFC. ESD試験による影響をシミュレーションするためのモデル図。The model figure for simulating the influence by an ESD test. ESD試験の放電電流の波形を示した図。The figure which showed the waveform of the discharge current of an ESD test. FFCのESD試験による妨害電圧を示した図。The figure which showed the disturbance voltage by the ESD test of FFC. FFCのESD試験による妨害電圧を示した図。The figure which showed the disturbance voltage by the ESD test of FFC. 実施形態2に係るプリンターの構成図。FIG. 3 is a configuration diagram of a printer according to a second embodiment. 変形例2に係るFFCの構成図。The block diagram of FFC which concerns on the modification 2. FIG. FFCを用いたプリンターの構成図。FIG. 2 is a configuration diagram of a printer using FFC. LVDS出力のクロック信号32MHzの周波数分布の図。The figure of the frequency distribution of the clock signal 32MHz of LVDS output. LVDS出力のデータ信号64Mbpsの周波数分布の図。The figure of the frequency distribution of the data signal 64Mbps of LVDS output. FFCを実装した、プリンターのモデル図。The model figure of the printer which mounted FFC. FFCの屈曲(折り畳み)の状態を示す部分拡大図。The elements on larger scale which show the state of bending (folding) of FFC. FCCのアイパターンを示す図。The figure which shows the eye pattern of FCC. 従来のFFCのアイパターンを示す図。The figure which shows the eye pattern of the conventional FFC.

以下、本発明の電子機器について、好適な実施形態を例に図面を参照して説明する。尚、以下の各図においては、各部材を認識可能な程度の大きさとするため、各部材の尺度を実際とは異ならせしめている。   Hereinafter, an electronic device of the present invention will be described with reference to the drawings, taking a preferred embodiment as an example. In the following drawings, the scale of each member is made different from the actual scale so that each member can be recognized.

(実施形態1)
《電子機器の概略構成》
図1に、本発明の第1実施形態に係る電子機器としてプリンターを例にその構成を示す。本実施形態に係る電子機器としてのプリンター80は、第1の回路基板となるメイン基板10、第2の回路基板となるサブ基板50を含み、更に他の第3の回路基板となるサブ基板60を有している。
(Embodiment 1)
<< Schematic configuration of electronic equipment >>
FIG. 1 shows the configuration of a printer as an example of the electronic apparatus according to the first embodiment of the present invention. A printer 80 as an electronic apparatus according to the present embodiment includes a main board 10 serving as a first circuit board, a sub board 50 serving as a second circuit board, and a sub board 60 serving as another third circuit board. have.

メイン基板10にはプリンターの機能を実現する回路及び電源部回路部13等が含まれている。グランドライン15はメイン基板10に固定されると共に、印刷のための主たる部材であるプリンターヘッドや紙送り装置等を収納する金属フレーム40と電気的に接続されている。一般的な電気的な構成としては、金属フレーム40はプリンター80の外部で接地される。
次に、サブ基板50は例えばLCD(Liquid Crystal Display)等の表示体を実装した基板であり、サブ基板60は例えば外部メモリー媒体を装着するためのスロット等を実装した基板である。サブ基板50,60は、ユーザーにとって使い勝手がよい表示部及びメモリー装着部となるように、プリンター外装で最適な場所に配置されるため、メイン基板10から離れたところに配置される。
The main board 10 includes a circuit that realizes the function of the printer, a power supply circuit unit 13, and the like. The ground line 15 is fixed to the main substrate 10 and is electrically connected to a metal frame 40 that houses a printer head, a paper feeding device, and the like, which are main members for printing. As a general electrical configuration, the metal frame 40 is grounded outside the printer 80.
Next, the sub board 50 is a board on which a display body such as an LCD (Liquid Crystal Display) is mounted, and the sub board 60 is a board on which, for example, a slot for mounting an external memory medium is mounted. The sub-boards 50 and 60 are arranged at a position away from the main board 10 because they are arranged at an optimal location on the exterior of the printer so as to be a display unit and a memory mounting unit that are convenient for the user.

また、メイン基板10とサブ基板50,60とは、それぞれFFC20,30(フレキシブルケーブル)により電気的に接続される。サブ基板50,60に供給される電源及びグランドは、メイン基板10内の電源ライン11及びグランドライン15にそれぞれ接続され、FFC20,30内の電源ライン21、グランドライン25、及び電源ライン31、グランドライン35を介して電気的に接続される。
実際の構成では、サブ基板50,60が金属フレーム40に直接接着できない構成の場合に、電源、及び信号の対となるグランド電位の接続はFFC内のラインを介して行われる。
The main board 10 and the sub boards 50 and 60 are electrically connected by FFCs 20 and 30 (flexible cables), respectively. The power supply and ground supplied to the sub-boards 50 and 60 are connected to the power supply line 11 and the ground line 15 in the main board 10, respectively, and the power supply line 21, the ground line 25, the power supply line 31, and the ground in the FFCs 20 and 30 Electrical connection is made via line 35.
In an actual configuration, when the sub-boards 50 and 60 cannot be directly bonded to the metal frame 40, the power supply and the ground potential as a signal pair are connected via a line in the FFC.

更に、基板間の各信号伝送に関しては、データの高速伝送性を重要視する場合、メイン基板10と表示機能のサブ基板50とではLVDS、メイン基板10とメモリー機能のサブ基板60とではUSBといった、差動信号を利用した高速伝送線路が使用される。FFC20,30内にある信号線22,32が差動信号伝送路となる。   Further, regarding each signal transmission between boards, when importance is attached to high-speed data transmission, the main board 10 and the display function sub-board 50 are LVDS, and the main board 10 and the memory function sub-board 60 are USB. High-speed transmission lines using differential signals are used. The signal lines 22 and 32 in the FFCs 20 and 30 become differential signal transmission paths.

《FFCの構成》
ここで本実施形態に係るFFC内における、差動信号伝送路の差動信号ライン対の構成を図2Aに示す。図2AにおいてFFC20は、絶縁材料7により、ライン状の電極1から電極5(導電ライン)が複数並列配置で支持されており、電極1,3,5はグランドラインであり、電極2,4が差動信号ライン(差動対をなす第1の信号ライン、及び第2の信号ライン)である。
<Configuration of FFC>
Here, FIG. 2A shows the configuration of the differential signal line pair of the differential signal transmission path in the FFC according to the present embodiment. In FIG. 2A, the FFC 20 has a plurality of line-shaped electrodes 1 to 5 (conductive lines) supported by an insulating material 7 in parallel arrangement, the electrodes 1, 3, and 5 are ground lines, and the electrodes 2, 4 are It is a differential signal line (a first signal line and a second signal line forming a differential pair).

従来における差動線路の考え方は、アナログ高周波信号の扱い方が根底にあり、2本の導体による差動信号を、アナログの高周波におけるバランス信号のように扱われていた。このバランス信号の扱いとは、基本的にはグランド電位に依存しない、2本の導線による伝送であるので、該2本の導線ではそれぞれ高周波電流が相反する方向に流れるような電磁気的結合が信号伝送上重要となるため、FFC等でもできるだけ近づけた設計にする必要があった。
一方、デジタルの差動線路ではむしろグランド電位が重要である。例えばクロック信号を差動対で送信する場合、差動対をなす2本の信号線(信号ライン)はそれぞれグランド電位に対するクロック信号(パルス波)の振幅電圧を、該2本の信号線間でHigh側電圧とLow側電圧とを同期して送り出す関係になる。そのため、アナログの差動信号とは異なり、差動対をなす2本の信号線間は電磁気的な結合の度合いはさほど重要ではなく、図2Aの構成のように、差動対をなす2本の信号線(電極2,4)間にグランド電極(電極1,3,5)を配置しても目的の差動信号を伝送することができる。
The conventional concept of differential lines is based on how to handle analog high-frequency signals, and differential signals by two conductors are treated like balanced signals at analog high frequencies. Since the handling of the balance signal is basically transmission by two conductors that do not depend on the ground potential, the two conductors have electromagnetic coupling such that high-frequency currents flow in opposite directions. Since it becomes important in transmission, it was necessary to make the design as close as possible even with FFC or the like.
On the other hand, the ground potential is more important for digital differential lines. For example, when a clock signal is transmitted as a differential pair, the two signal lines (signal lines) forming the differential pair each set the amplitude voltage of the clock signal (pulse wave) with respect to the ground potential between the two signal lines. The high side voltage and the low side voltage are sent in synchronization. Therefore, unlike an analog differential signal, the degree of electromagnetic coupling between two signal lines forming a differential pair is not so important, and two differential lines are formed as shown in FIG. 2A. Even if a ground electrode (electrodes 1, 3, 5) is disposed between the signal lines (electrodes 2, 4), a desired differential signal can be transmitted.

但し、前述した差動対をなす2本の信号線間は、それぞれ信号線のグランド電極(電位)に対する伝送ラインのインピーダンスが等しいことが必要である。即ち、図2Aに示すように、差動信号ライン(電極)2はグランドライン(電極)1,3に、また差動信号ライン(電極)4はグランドライン(電極)3,5に挟まれた構成で、且つ差動信号ライン2,4はそれぞれ略同一のライン幅であり、ライン間のスペースも略同一である必要がある。これにより、グランドライン1,3,5に対する、差動信号ライン2,4の、それぞれの伝送ラインのインピーダンスを等しくすることができる。
このインピーダンスを等しくすることが極めて重要であって、差動信号ライン2,4のインピーダンスが等しくないと、差動信号ライン2,4におけるそれぞれの伝送する信号に電圧差を生じ、差動信号の伝送成分としての同相成分が増加するため、機器としての不要輻射ノイズを増大させる要因となる。
However, it is necessary that the impedance of the transmission line is equal to the ground electrode (potential) of the signal line between the two signal lines forming the differential pair. That is, as shown in FIG. 2A, the differential signal line (electrode) 2 is sandwiched between the ground lines (electrodes) 1 and 3, and the differential signal line (electrode) 4 is sandwiched between the ground lines (electrodes) 3 and 5. The differential signal lines 2 and 4 have substantially the same line width, and the space between the lines needs to be substantially the same. Thereby, the impedance of each transmission line of the differential signal lines 2 and 4 with respect to the ground lines 1, 3 and 5 can be equalized.
It is extremely important to make the impedances equal. If the impedances of the differential signal lines 2 and 4 are not equal, a voltage difference is generated between the signals transmitted in the differential signal lines 2 and 4, Since the in-phase component as a transmission component increases, it becomes a factor which increases the unnecessary radiation noise as an apparatus.

更に本実施形態に係るFFC20を用いて基板間を接続した際の構成を図2Bに示す。図2Bは、図1におけるFFC20を中心とした要部の詳細図である。図2Bにおいて、第1の回路基板であるメイン基板10と、第2の回路基板であるサブ基板50とをFFC20を用いて接続している。FFC20の差動信号ライン2,4の一方の端は、メイン基板10上の差動信号の送信側となるIC110の差動信号出力端102,103に、それぞれ電気的に接続すると共に、接地したコンデンサー112,113(第1のコンデンサー,第2のコンデンサー)にも電気的に接続している。コンデンサー112,113は略同一容量値のコンデンサーである。
また、差動信号ライン2,4の他方の端は、サブ基板50上の差動信号の受信側となる、IC210の差動信号の入力端202,203に、それぞれ電気的に接続すると共に、グランドライン1,3,5を介して接地されたコンデンサー212,213にも電気的に接続している。尚、IC110,210については、送受信の関係が上記の逆の関係でもよく、また、IC110,210のそれぞれが送受信を兼用しているものでもよい。
メイン基板10内のグランド電極105は、外部のグランド電位に接続している。サブ基板50内のグランド電極は、FFC20内のグランドライン1,3,5により接続されている。または、該FFC20以外の別の接続線(図示せず)を使ってメイン基板10のグランド電極とサブ基板50内のグランド電極と、を電気的に接続するハーネス及びリード線が付加されていてもよい。
Furthermore, the structure at the time of connecting between board | substrates using FFC20 which concerns on this embodiment is shown to FIG. 2B. FIG. 2B is a detailed view of the main part centering on the FFC 20 in FIG. In FIG. 2B, the main board 10 that is the first circuit board and the sub board 50 that is the second circuit board are connected using the FFC 20. One end of the differential signal lines 2 and 4 of the FFC 20 is electrically connected to the differential signal output terminals 102 and 103 of the IC 110 serving as the differential signal transmission side on the main substrate 10 and grounded. Capacitors 112 and 113 (first capacitor and second capacitor) are also electrically connected. The capacitors 112 and 113 are capacitors having substantially the same capacitance value.
In addition, the other ends of the differential signal lines 2 and 4 are electrically connected to the differential signal input ends 202 and 203 of the IC 210, respectively, on the differential signal receiving side on the sub-board 50, and It is also electrically connected to capacitors 212 and 213 which are grounded via ground lines 1, 3 and 5. For the ICs 110 and 210, the transmission / reception relationship may be the reverse relationship described above, or each of the ICs 110 and 210 may be used for both transmission and reception.
The ground electrode 105 in the main substrate 10 is connected to an external ground potential. The ground electrodes in the sub-board 50 are connected by ground lines 1, 3, 5 in the FFC 20. Alternatively, a harness and a lead wire for electrically connecting the ground electrode of the main board 10 and the ground electrode of the sub board 50 using another connection line (not shown) other than the FFC 20 are added. Good.

《シミュレーションによる評価》
次に、本実施形態に係る電子機器であるプリンターに関して、放射無線周波数電磁界下において受ける影響について電磁界シミュレーションを使って検討を行った。以下、図3を用いてシミュレーションの詳細について説明する。
図3は、プリンター80を放射無線周波数電磁界下に暴露した時のシミュレーションモデルの概要を示した図である。プリンター80は主として電磁気的に影響がある金属部分を抽出したモデルとなっており、金属フレーム40と、メイン基板10と、LCD等の表示体を実装するサブ基板50と、を含む。メイン基板10とサブ基板50との間のデータ伝送を高速に行うため、LVDSを使って接続させるが、これにFFC20を用いている。
<< Evaluation by simulation >>
Next, regarding the printer which is the electronic device according to the present embodiment, the influence received under the radiation radio frequency electromagnetic field was examined using electromagnetic field simulation. The details of the simulation will be described below with reference to FIG.
FIG. 3 is a diagram showing an outline of a simulation model when the printer 80 is exposed to a radiated radio frequency electromagnetic field. The printer 80 is a model in which a metal portion that has an electromagnetic influence is mainly extracted, and includes a metal frame 40, a main board 10, and a sub board 50 on which a display body such as an LCD is mounted. In order to perform high-speed data transmission between the main board 10 and the sub board 50, connection is made using LVDS, and the FFC 20 is used for this.

FFC20については、図2Aで説明した構成(これを『GSGSG構成』と呼ぶ)であり、特許文献1に示されている構成(これを『GSSG構成』と呼ぶ)と比較して検討した。尚、FFC20の各電極は銅からなり、各ライン状の電極の幅方向の断面形状に関して、厚みは0.035mmであり、電極の幅及び電極間のスペースは以下の条件設定にてシミュレーションを行った。
条件[A]電極の幅0.7mm、電極間のスペース0.3mm。
条件[B]電極の幅0.3mm、電極間のスペース0.2mm。
従って、条件[A]の構成では各ライン状の電極は1mmピッチでFFC内に配置され、条件[B]の構成では各ライン状の電極は0.5mmピッチでFFC内に配置される。部品の実装の観点からは、条件[B]の構成の場合、条件[A]に比べFFCの幅方向の長さが略半分になるメリットがある。
FFC20の各ライン状の電極を支持する絶縁材料は比誘電率が3.5で、ライン状電極を厚み方向でそれぞれ0.05mm被覆している。
The FFC 20 has the configuration described in FIG. 2A (referred to as “GSSGSG configuration”), and was compared with the configuration illustrated in Patent Document 1 (referred to as “GSSG configuration”). Each electrode of the FFC 20 is made of copper, and with respect to the cross-sectional shape in the width direction of each line-shaped electrode, the thickness is 0.035 mm, and the width of the electrode and the space between the electrodes are simulated under the following condition settings. It was.
Condition [A] The electrode width is 0.7 mm, and the space between the electrodes is 0.3 mm.
Condition [B] The width of the electrode is 0.3 mm, and the space between the electrodes is 0.2 mm.
Accordingly, in the configuration of the condition [A], each line-shaped electrode is arranged in the FFC at a pitch of 1 mm, and in the configuration of the condition [B], each line-shaped electrode is arranged in the FFC at a pitch of 0.5 mm. From the viewpoint of component mounting, in the case of the configuration of the condition [B], there is an advantage that the length in the width direction of the FFC is substantially halved compared to the condition [A].
The insulating material that supports each line-shaped electrode of the FFC 20 has a relative dielectric constant of 3.5 and covers the line-shaped electrode by 0.05 mm in the thickness direction.

メイン基板10は概形でX方向141mm、Y方向64mm、Z方向1.2mmである。電気的には1つの導電性プレートと見なせることから、モデルの単純化のために銅単体で構成している。サブ基板50は概形でX方向186mm、Y方向55mm、Z方向1.6mmであり、上記と同じ理由により銅単体で構成している。メイン基板10は鋼板からなる金属フレーム40(概形:X方向380mm、Y方向74mm、Z方向112mm)に装着されており、ねじ止め301,302,303により電気的に接続されている。   The main board 10 has a general shape of 141 mm in the X direction, 64 mm in the Y direction, and 1.2 mm in the Z direction. Since it can be regarded electrically as one conductive plate, it is composed of copper alone for the sake of simplification of the model. The sub-board 50 has a general shape of 186 mm in the X direction, 55 mm in the Y direction, and 1.6 mm in the Z direction, and is composed of copper alone for the same reason as described above. The main board 10 is mounted on a metal frame 40 (general shape: 380 mm in the X direction, 74 mm in the Y direction, and 112 mm in the Z direction) made of a steel plate, and is electrically connected by screws 301, 302, and 303.

FFC20の長さは本シミュレーションでは236mmに設定した。FFC20の一方の端は、メイン基板10のコネクター部305で接続している。FFC20のラインのうち、3本のグランドラインはメイン基板10に直接接続し、2本の差動信号ラインはそれぞれ50Ωの抵抗(図示せず)を介してメイン基板10に接続している。50Ωの抵抗は、メイン基板10側の、LVDSの出力バッファーのインピーダンスを置き換えたものである。これに対しFFC20の他方の端は、サブ基板50とコネクター部605で接続している。FFC20の3本のグランドラインはサブ基板50に直接接続する。一方、FFC20の2本の差動信号ラインは、LVDSの受信側となる100Ωの終端抵抗(図示せず)を介して互いに接続すると共に、該終端抵抗の両端部はサブ基板50に対してはそれぞれ3pFの容量値を介して接続する。尚、この容量は、LVDSの受信側ICの入力端部の負荷容量値であり、コンデンサーを実装する訳ではない。
空間100は計算する直方体の領域であり、YZ面801のX方向の正側から電界強度6V/mの放射無線周波数電磁界(電界方向:Z方向)の入射を行った。
The length of the FFC 20 was set to 236 mm in this simulation. One end of the FFC 20 is connected by a connector portion 305 of the main board 10. Of the lines of the FFC 20, three ground lines are directly connected to the main board 10, and two differential signal lines are connected to the main board 10 through 50Ω resistors (not shown). The resistance of 50Ω replaces the impedance of the LVDS output buffer on the main board 10 side. On the other hand, the other end of the FFC 20 is connected to the sub board 50 by the connector portion 605. The three ground lines of the FFC 20 are directly connected to the sub board 50. On the other hand, the two differential signal lines of the FFC 20 are connected to each other via a 100Ω termination resistor (not shown) on the LVDS reception side, and both ends of the termination resistor are connected to the sub-board 50. Each is connected via a capacitance value of 3 pF. This capacity is the load capacity value at the input end of the LVDS receiving IC, and no capacitor is mounted.
The space 100 is a rectangular parallelepiped region to be calculated, and a radiation radio frequency electromagnetic field (electric field direction: Z direction) having an electric field strength of 6 V / m is incident from the positive side in the X direction of the YZ plane 801.

図4は入射した各放射無線周波数による、サブ基板50のグランド電位に対するLVDSの終端抵抗の一方の端子(即ち、受信側のLVDSのICの入力端子)における、電圧の変化を示したグラフ図である。横軸は入射させた放射無線周波数電磁界の周波数(30MHz〜1000MHz)であり、縦軸は発生した誘起(妨害)電圧(単位:V)である。図4の各グラフは、従来のGSSG構成でライン状電極のピッチが1mm(図中グラフE)に対して、上記条件[A](電極1mmピッチ)とした時(図中グラフ線A)と、上記条件[B](電極0.5mmピッチ)とした時(図中グラフ線B)との電圧を示している。
いずれの条件でも約150MHz帯の放射無線周波数電磁界を受けた際に、LVDSの受信側のIC入力端において妨害電圧が生じる状況を示している。詳しくは、妨害電圧の最大値はグラフ線Eが2Vを超えるのに対し、グラフ線A,B共に1V程度まで半減している。また、ピーク前後の周波数範囲(100MHzから250MHz)においても、グラフ線A,Bはグラフ線Eを大幅に下回っている。この妨害電圧の傾向と、LVDSに接続したLCDの表示部の不具合の傾向とに相関関係(該妨害電圧が高まるとLCDの表示状況が悪化)があることが実験的に確認されている。
よって、この妨害電圧を低減することにより、LCDの表示の不具合発生を低減することになる。つまり図4は、従来のGSSG構成に比べ、本実施形態のGSGSG構成は妨害電圧を半分以下に低減できることを示している。尚、図4のシミュレーション結果は、図2Bのコンデンサー112,113,212,213を実装しない状態での結果である。
FIG. 4 is a graph showing a change in voltage at one terminal of the terminating resistance of the LVDS with respect to the ground potential of the sub-board 50 (that is, the input terminal of the LVDS IC on the receiving side) according to each incident radio frequency. is there. The horizontal axis represents the frequency of the incident radio frequency electromagnetic field (30 MHz to 1000 MHz), and the vertical axis represents the induced (interference) voltage (unit: V). Each graph of FIG. 4 shows the above condition [A] (electrode 1 mm pitch) (graph line A in the figure) when the pitch of the line electrode is 1 mm (graph E in the figure) in the conventional GSSG configuration. The voltage with respect to the above condition [B] (electrode 0.5 mm pitch) (graph line B in the figure) is shown.
In either condition, when a radiation radio frequency electromagnetic field of about 150 MHz is received, a disturbance voltage is generated at the IC input terminal on the receiving side of the LVDS. Specifically, the maximum value of the disturbing voltage exceeds 2V on the graph line E, while the graph lines A and B are both halved to about 1V. Also, the graph lines A and B are significantly lower than the graph line E in the frequency range before and after the peak (from 100 MHz to 250 MHz). It has been experimentally confirmed that there is a correlation between the tendency of the disturbing voltage and the tendency of malfunction of the display unit of the LCD connected to the LVDS (the display state of the LCD deteriorates when the disturbing voltage increases).
Therefore, by reducing this disturbing voltage, the occurrence of LCD display defects can be reduced. That is, FIG. 4 shows that the interference voltage can be reduced to half or less in the GSSGSG configuration of the present embodiment compared to the conventional GSSG configuration. Note that the simulation results in FIG. 4 are results in a state where the capacitors 112, 113, 212, and 213 in FIG. 2B are not mounted.

更なる妨害電圧の低減をねらって、図2Bに示すように、FFC20の各差動信号ラインの一方の端は、メイン基板10上でそれぞれ一方の電極を接地したコンデンサーの他方の電極にそれぞれ接続させ、FFC20の各差動信号ラインの他方の端は、サブ基板50上でそれぞれ一方の電極を接地したコンデンサーの他方の電極にそれぞれ接続させる構成とした。尚、各コンデンサーの容量値は10pFとして、上記と同じ条件で放射無線周波数電磁界の入射を行うシミュレーションを行った。   In order to further reduce the interference voltage, as shown in FIG. 2B, one end of each differential signal line of the FFC 20 is connected to the other electrode of the capacitor with one electrode grounded on the main board 10, respectively. The other end of each differential signal line of the FFC 20 is connected to the other electrode of the capacitor with one electrode grounded on the sub-board 50. In addition, the simulation which performs the incidence | injection of a radiation | emission radio frequency electromagnetic field on the same conditions as the above was performed for the capacitance value of each capacitor | condenser as 10 pF.

図5はこの時の結果であり、比較として図4に示した従来のGSSG構成の時のデータ(図中グラフ線E)を付け加えた。図5において、横軸及び縦軸は図4と同一である。ここで、図5中のグラフ線Cは条件[A](電極1mmピッチ)の、グラフ線Dは条件[B](電極0.5mmピッチ)の、FFC20をそれぞれ適用した結果である。詳しくは、妨害電圧の発生傾向は図4と変わらないものの、約150MHz帯の妨害電圧のピーク値が、グラフ線C,D共に0.7V以下まで減少している。よって、上記コンデンサーの付加によって、図4の結果より更に妨害電圧の低減ができることが示された。   FIG. 5 shows the results at this time, and data (graph line E in the figure) for the conventional GSSG configuration shown in FIG. 4 is added for comparison. In FIG. 5, the horizontal axis and the vertical axis are the same as those in FIG. Here, the graph line C in FIG. 5 is the result of applying the FFC 20 under the condition [A] (electrode 1 mm pitch) and the graph line D is the condition [B] (electrode 0.5 mm pitch). Specifically, although the generation tendency of the disturbance voltage is not different from that in FIG. 4, the peak value of the disturbance voltage in the approximately 150 MHz band is reduced to 0.7 V or less for both the graph lines C and D. Therefore, it was shown that the interference voltage can be further reduced by adding the capacitor as compared with the result of FIG.

ここで、プリンター80の放射無線周波数電磁界に対するイミュニティについてまとめると、FFC20について以下の効果を得ることができる。
(1)本実施形態の構成であるGSGSG構成により、従来の構成よりも放射無線周波数電磁界に対してイミュニティが向上する。
(2)本実施形態の構成であるGSGSG構成のライン状電極のピッチを細くすることにより、更に放射無線周波数電磁界に対してイミュニティが向上する。
(3)本実施形態の構成であるGSGSG構成の各差動信号ラインの両端側で、一方の電極を接地したコンデンサーの他方の電極に電気的に接続させることにより、更に放射無線周波数電磁界に対してイミュニティが向上する。
上記の効果がシミュレーションから示され、この傾向は実際のプリンターの放射無線周波数電磁界に対するイミュニティ試験においても確認された。
Here, when the immunity with respect to the radiation | emission radio frequency electromagnetic field of the printer 80 is put together, the following effects can be acquired about FFC20.
(1) The GSSG configuration which is the configuration of the present embodiment improves the immunity with respect to the radiated radio frequency electromagnetic field as compared with the conventional configuration.
(2) By narrowing the pitch of the line-shaped electrodes having the GSSG configuration which is the configuration of the present embodiment, immunity is further improved with respect to the radiated radio frequency electromagnetic field.
(3) By electrically connecting one electrode to the other electrode of the grounded capacitor at both ends of each differential signal line of the GSSGSG configuration which is the configuration of the present embodiment, the radiated radio frequency electromagnetic field is further increased. On the other hand, immunity is improved.
The above effect was shown by simulation, and this tendency was confirmed in the immunity test for the radiated radio frequency electromagnetic field of an actual printer.

また、本実施形態の構成による不要輻射の状況についてもシミュレーションを行った。検討したシミュレーションモデルは図3と同じであるが、メイン基板10上のFFC20とのコネクター部305において、上記シミュレーションでは出力抵抗として接地した50Ωの抵抗を各差動信号ラインそれぞれに接続していたが、本シミュレーションでは、該50Ωの抵抗をノイズ源とする信号源に置き換えた。該信号源によって入力される各周波数により、プリンター80から放射される各周波数のレベルの最大値について、従来のGSSG構成(ライン状電極の間隔は1mmピッチ)を基準とし、以下の各条件([A]から[D])においてシミュレーションを行った。
条件[A]FFC20に関して本実施形態に係るGSGSG構成(ライン状電極の間隔は1mmピッチ)とした。
条件[B]FFC20に関して本実施形態に係るGSGSG構成(ライン状電極の間隔は0.5mmピッチ)とした。
尚、条件[A],[B]は前述の条件と同一である。
条件[C]FFC20に関して本実施形態に係るGSGSG構成(ライン状電極の間隔は1mmピッチ)の各差動信号ラインの両端側で、一方の電極を接地したコンデンサーの他方の電極に電気的に接続した。
条件[D]FFC20に関して本実施形態に係るGSGSG構成(ライン状電極の間隔は0.5mmピッチ)の各差動信号ラインの両端側で、一方の電極を接地したコンデンサーの他方の電極に電気的に接続した。
以上から、各構成条件について各周波数での最大値を比較することにより、不要輻射の改善の状況を解析した。その結果を図6に示す。
In addition, a simulation was performed for the situation of unnecessary radiation according to the configuration of the present embodiment. The simulation model examined is the same as that in FIG. 3, but in the above simulation, a 50 Ω resistor grounded as an output resistor is connected to each differential signal line in the connector portion 305 with the FFC 20 on the main board 10. In this simulation, the 50Ω resistor is replaced with a signal source that is a noise source. The maximum value of the level of each frequency radiated from the printer 80 by each frequency input by the signal source is based on the conventional GSSG configuration (the interval between the line electrodes is 1 mm pitch), and the following conditions ([ A) to [D]) were simulated.
Condition [A] Regarding the FFC 20, the GSSG configuration (the interval between the line electrodes is 1 mm pitch) according to the present embodiment was adopted.
Condition [B] Regarding the FFC 20, the GSSG configuration according to the present embodiment (the interval between the line electrodes is 0.5 mm pitch) is used.
The conditions [A] and [B] are the same as those described above.
Condition [C] Electrically connected to the other electrode of the capacitor with one electrode grounded at both ends of each differential signal line of the GSSG configuration (the interval between the line electrodes is 1 mm pitch) according to the present embodiment with respect to the FFC 20 did.
Condition [D] Electrically connected to the other electrode of the capacitor with one electrode grounded at both ends of each differential signal line of the GSSG configuration (the interval between the line electrodes is 0.5 mm pitch) according to the present embodiment with respect to the FFC 20 Connected to.
From the above, the situation of improvement of unwanted radiation was analyzed by comparing the maximum values at each frequency for each configuration condition. The result is shown in FIG.

図6において、横軸は入力した信号源の周波数(単位:MHz)である。縦軸は、信号源に起因してプリンター80から放射された、各条件の不要輻射の電界強度(単位:dBμV/m)に対して、従来のGSSG構成での不要輻射の電界強度を差し引いた電界強度の差(単位:dB)で表している。つまり、電界強度の差が0dBより低い値(負の値)では、不要輻射のレベルが改善(低減)されていることを示している。尚、グラフ中のアルファベットは、条件のアルファベットと対応している。詳しくは、上記[A],[B],[C],[D]の条件について、殆どの周波数において電界強度差は負の値を示している。また、コンデンサーに接続した構成であるグラフC,Dの値は、全測定周波数において負の値を示し、コンデンサーを適用しない構成であるグラフA,Bの値よりも更に数値が低くなっている。   In FIG. 6, the horizontal axis represents the frequency (unit: MHz) of the input signal source. The vertical axis represents the electric field intensity of unnecessary radiation in the conventional GSSG configuration subtracted from the electric field intensity (unit: dB μV / m) of unnecessary radiation radiated from the printer 80 due to the signal source. It is represented by a difference in electric field strength (unit: dB). That is, when the difference in electric field strength is lower than 0 dB (negative value), it indicates that the level of unnecessary radiation is improved (reduced). The alphabet in the graph corresponds to the condition alphabet. Specifically, regarding the conditions [A], [B], [C], and [D], the electric field strength difference shows a negative value at most frequencies. Further, the values of the graphs C and D that are the configurations connected to the capacitors show negative values at all the measurement frequencies, and the numerical values are lower than the values of the graphs A and B that are the configurations that do not apply the capacitors.

図6から、不要輻射について次のようにまとめられる。
(4)本実施形態の構成であるGSGSG構成によって、従来のGSSG構成よりも不要輻射のレベルが改善する。
(5)本実施形態の構成であるGSGSG構成のライン状電極のピッチを細くすることにより、更に不要輻射のレベルの改善傾向が見られる。
(6)本実施形態の構成であるGSGSG構成の各差動信号ラインの両端側で、一方の電極に接地したコンデンサーの他方の電極に電気的に接続させることにより、更に不要輻射のレベルの改善傾向が見られる。
上記の効果がシミュレーションから示され、この傾向は実際のプリンター不要輻射の測定においても確認された。
以上から、本実施形態に係るFFC20の構成により、放射無線周波数電磁界に対して堅牢性を有し、且つ不要輻射ノイズも低減させる、EMC性能の高い電子機器を提供することができる。
From FIG. 6, unnecessary radiation can be summarized as follows.
(4) The level of unnecessary radiation is improved by the GSSG configuration which is the configuration of the present embodiment, compared to the conventional GSSG configuration.
(5) By reducing the pitch of the line-shaped electrodes having the GSSG configuration which is the configuration of the present embodiment, a tendency to improve the level of unnecessary radiation can be further observed.
(6) Further improvement of the level of unnecessary radiation by electrically connecting to the other electrode of the capacitor grounded to one electrode at both ends of each differential signal line of the GSSG SG configuration which is the configuration of this embodiment. There is a trend.
The above effect was shown by simulation, and this tendency was confirmed in actual measurement of unnecessary printer radiation.
As described above, with the configuration of the FFC 20 according to the present embodiment, it is possible to provide an electronic device with high EMC performance that has robustness against a radiated radio frequency electromagnetic field and also reduces unnecessary radiation noise.

更なる効果として、本実施形態のFFC20の構成はESD(Electrostatic Discharge)による電子機器の性能劣化や誤動作の対策としても機能する。
図7はプリンター80のESD試験をシミュレーションするモデルの概要を示した図である。構成は図3に示したプリンター80のモデルと同一であるが、金属フレーム40上でESD印加個所91にESDガンの当接部を加え、且つ印加したESDによる電流の流出先としてアース90を追加したモデルである。
図8はESDガンにより金属フレーム40に印加するESDの電流波形を説明した図であり、国際規格IEC61000−4−2に準拠し、上昇時間を0.7nsとして、出力電流のピーク値は18A±10%としている。
このESDが印加された際の、サブ基板50上のLVDS受信側のIC入力端子における電圧の応答について、FFC20の上記[A],[B]の条件で従来の構成と比較した。結果を図9に示す。
図9において、横軸はESDガンの電流印加後の経過時間を、縦軸は印加した電流に対する応答電圧の減衰振動を、それぞれ示している。振幅が大きいほど受信側LVDSのICの入力部へのダメージが大きく、且つ大きな電圧振動が長く続くほど、LCD表示の不具合が生じやすい傾向がある。本実施形態に係るFFC20の構成である条件[A](図中グラフ線A),[B](図中グラフ線B)は、図9において、いずれも従来のFFCの構成(図中グラフ線E)に比べ、電圧の振幅が半分以下であり、減衰時間も短くなることが示されている。
よって図9により次の効果が言える。
(7)本実施形態の構成であるGSGSG構成によって、従来のGSSG構成よりもESD試験における不具合発生は改善する。
(8)本実施形態の構成であるGSGSG構成のライン状電極のピッチを細くすることにより、更にESD試験における不具合発生を改善する。
更にFFC20に関し、上記[C],[D]の条件を従来の構成と比較した結果を図10に示す。図10において、横軸及び縦軸は図9と同一であり、条件[C]はグラフ線Cに、条件[D]はグラフ線Dにそれぞれ対応する。図10において、明らかに従来の構成(図中グラフ線E)よりも応答する電圧は小さく、上記グラフ線A,Bと比較すると、ESD印加後の約30ns以降の電圧振幅がより小さくなっており、早くESDからの影響を小さくできることが示されている。
よって図10から次の効果が言える。
(9)本実施形態の構成であるGSGSG構成の各差動信号ラインの両端側で、一方の電極を接地したコンデンサーの他方の電極に電気的に接続することにより、更にESD試験による不具合発生を改善する。
この傾向は実際のプリンターのESD試験においても確認されている。
本実施形態では差動伝送を用いるLVDSについて説明したが、USB等、差動信号を用いる他の伝送システムでの基板間を電気的に接続するハーネスとして適用が可能である。
As a further effect, the configuration of the FFC 20 according to the present embodiment also functions as a measure against performance deterioration or malfunction of an electronic device due to ESD (Electrostatic Discharge).
FIG. 7 is a diagram showing an outline of a model for simulating an ESD test of the printer 80. The configuration is the same as the model of the printer 80 shown in FIG. 3, but an abutment portion of an ESD gun is added to the ESD application location 91 on the metal frame 40, and a ground 90 is added as a current flow destination by the applied ESD. Model.
FIG. 8 is a diagram for explaining the current waveform of ESD applied to the metal frame 40 by the ESD gun. According to the international standard IEC61000-4-2, the rise time is 0.7 ns, and the peak value of the output current is 18 A ±. 10%.
The voltage response at the IC input terminal on the LVDS reception side on the sub-board 50 when this ESD was applied was compared with the conventional configuration under the conditions [A] and [B] of the FFC 20. The results are shown in FIG.
In FIG. 9, the horizontal axis indicates the elapsed time after the current application of the ESD gun, and the vertical axis indicates the damped oscillation of the response voltage with respect to the applied current. The larger the amplitude, the greater the damage to the input part of the receiving LVDS IC, and the longer the large voltage oscillation lasts, the more likely the LCD display malfunctions. The conditions [A] (graph line A in the figure) and [B] (graph line B in the figure), which are the structures of the FFC 20 according to the present embodiment, are all the structures of the conventional FFC (graph lines in the figure) in FIG. Compared to E), the amplitude of the voltage is less than half and the decay time is also shortened.
Therefore, the following effect can be said by FIG.
(7) With the GSSG configuration that is the configuration of the present embodiment, the occurrence of defects in the ESD test is improved as compared with the conventional GSSG configuration.
(8) The occurrence of defects in the ESD test is further improved by narrowing the pitch of the line-shaped electrodes having the GSSG configuration which is the configuration of the present embodiment.
Furthermore, regarding the FFC 20, FIG. 10 shows the result of comparing the above conditions [C] and [D] with the conventional configuration. 10, the horizontal axis and the vertical axis are the same as those in FIG. 9, and the condition [C] corresponds to the graph line C, and the condition [D] corresponds to the graph line D. In FIG. 10, the voltage that responds clearly is smaller than that of the conventional configuration (graph line E in the figure), and the voltage amplitude after about 30 ns after ESD application is smaller than the graph lines A and B. It has been shown that the influence from ESD can be reduced quickly.
Therefore, the following effect can be said from FIG.
(9) By connecting one electrode to the other electrode of the grounded capacitor at both ends of each differential signal line of the GSSGSG configuration which is the configuration of the present embodiment, further occurrence of problems due to the ESD test Improve.
This tendency has also been confirmed in actual printer ESD tests.
In the present embodiment, LVDS using differential transmission has been described. However, the present invention can be applied as a harness for electrically connecting boards in other transmission systems using differential signals such as USB.

(実施形態2)
《インピーダンスに関する対応》
図11は、実施形態2に係るプリンターの構成図である。まず、実施形態2の具体的な構成の説明をする前に、インピーダンスの不整合による不具合について説明する。
実施形態1で説明したように、FFC20は、差動信号ライン2,4、グランドライン1,3,5による各ライン幅が、0.3mm以上、0.7mm以下であることが好ましく、より好ましくは0.3mm以上、0.5mm以下であり、各ライン間のスペースが0.2mm以上、0.3mm以下であることが好ましい。これは、発明者らのシミュレーション結果に基づくものである。各ラインの幅と各ライン間のスペースを、以上の範囲にすることにより、安価で、電子機器の筐体内に収納が容易なFFCを用いることが可能であり、且つ適用した電子機器のイミュニティを向上させることができる。この時、FFC20における差動信号ライン2,4のグランドラインに対する、各伝送路のシングルエンドインピーダンスは配線の断面構造から大凡100Ω程度となり、この差動信号ライン2,4で差動信号を伝送する場合、差動信号ライン2,4による差動インピーダンスは200Ω程度となる。一般的なLVDSでは差動のICの出力インピーダンスは100Ωとなっていることから、インピーダンス不整合による不具合が懸念される。
(Embodiment 2)
<Impedance-related>
FIG. 11 is a configuration diagram of a printer according to the second embodiment. First, before describing the specific configuration of the second embodiment, a problem due to impedance mismatch will be described.
As described in the first embodiment, in the FFC 20, the line widths of the differential signal lines 2 and 4 and the ground lines 1, 3 and 5 are preferably 0.3 mm or more and 0.7 mm or less, and more preferably. Is 0.3 mm or more and 0.5 mm or less, and the space between each line is preferably 0.2 mm or more and 0.3 mm or less. This is based on the simulation results of the inventors. By setting the width of each line and the space between each line in the above range, it is possible to use an FFC that is inexpensive and can be easily accommodated in the housing of the electronic device, and the immunity of the applied electronic device is increased. Can be improved. At this time, the single-ended impedance of each transmission path with respect to the ground lines of the differential signal lines 2 and 4 in the FFC 20 is about 100Ω due to the cross-sectional structure of the wiring, and the differential signals are transmitted through the differential signal lines 2 and 4. In this case, the differential impedance of the differential signal lines 2 and 4 is about 200Ω. In general LVDS, since the output impedance of a differential IC is 100Ω, there is a concern about a problem due to impedance mismatch.

但し、この信号源と伝送路のインピーダンス整合については、アナログに比べてデジタルではラフであり、特に扱う矩形波信号の繰り返し周波数帯が30MHz程度以下で該矩形波信号の立ち上がりの時間が10ns程度以上の場合は、送信側の出力インピーダンスと伝送路のインピーダンスに不整合があっても、電子機器内のハーネス配線長(500mm程度以下)においては受信側における終端抵抗のインピーダンスが上記出力インピーダンスにとっては支配的な値(即ち信号源インピーダンスと終端抵抗とによる整合)となるので、伝送路のインピーダンスは無視でき、実際の回路での動作では問題は生じない。
一方、扱う矩形波信号の繰り返し周波数帯が30MHz以上で、該矩形波信号の立ち上がりの時間が10ns程度以下になると該矩形波が含む高周波成分が増大することから、送信側の出力インピーダンスと伝送路のインピーダンス、終端抵抗の不整合は無視できなくなり、伝送する信号波形の品質が悪化し、信号波形のリンギング等により回路動作に支障をきたすと共に機器からの不要輻射ノイズを増加させる可能性がある。
However, the impedance matching between the signal source and the transmission line is rough in digital as compared with analog, and in particular, the repetitive frequency band of the rectangular wave signal to be handled is about 30 MHz or less, and the rise time of the rectangular wave signal is about 10 ns or more. In this case, even if there is a mismatch between the output impedance on the transmission side and the impedance of the transmission line, the impedance of the terminating resistor on the reception side is dominant for the output impedance in the harness wiring length (about 500 mm or less) in the electronic equipment. Therefore, the impedance of the transmission line can be ignored, and there is no problem in the operation in the actual circuit.
On the other hand, if the repetitive frequency band of the rectangular wave signal to be handled is 30 MHz or more and the rising time of the rectangular wave signal is about 10 ns or less, the high-frequency component included in the rectangular wave increases. The mismatch of impedance and termination resistance cannot be ignored, the quality of the signal waveform to be transmitted is deteriorated, ringing of the signal waveform or the like may cause trouble in circuit operation and increase unnecessary radiation noise from the device.

この課題の解決方法を、実施形態2として図11で説明する。図11では図2Bと同一の符号は同一の部材を示している。異なる点としては、メイン基板10上の差動信号の送信側となるIC110の出力部に第1の抵抗体としての抵抗150を付加し、サブ基板50上の差動信号の受信側となるICについて、第2の抵抗体としての終端抵抗250を外付けできる構成にしたIC210Aに変更している。この時、差動信号の送信側となるIC110の差動出力インピーダンスが100Ωの場合、抵抗150と終端抵抗250とをそれぞれ200Ωに設定することにより、差動信号の送信側となる差動信号出力素子としてのIC110の出力部から見たインピーダンスは100Ωとなり、前述したインピーダンス不整合を解消することができる。
即ち、200Ωに設定した抵抗150を付加することにより、差動信号出力端102,103でFFC20との接続部から見た負荷側(サブ基板50側)の差動インピーダンスを200Ωにすることができる。これに対し、本実施形態に係るFFC20においては前述したように、差動信号ライン2,4の差動インピーダンスは200Ω程度となるため、略インピーダンス整合の状態での接続が可能となる。更に、サブ基板50上で該差動信号を200Ωに設定した終端抵抗250で終端することにより、伝送された差動信号を略無反射の状態で受信することができる。
これにより、繰り返し周波数帯が30MHz以上で、立ち上がりの時間が10ns程度以下となる高速な矩形波の差動信号も本発明に係るFFCでは、信号波形の品質を維持して伝送させることが可能である。
A method for solving this problem will be described with reference to FIG. In FIG. 11, the same reference numerals as those in FIG. 2B denote the same members. The difference is that a resistor 150 as a first resistor is added to the output portion of the IC 110 on the main board 10 which is the transmission side of the differential signal, and the IC which is the reception side of the differential signal on the sub-board 50. Is changed to an IC 210A configured so that a terminal resistor 250 as a second resistor can be externally attached. At this time, when the differential output impedance of the IC 110 on the differential signal transmission side is 100Ω, the differential signal output on the differential signal transmission side is set by setting the resistance 150 and the termination resistor 250 to 200Ω respectively. The impedance viewed from the output part of the IC 110 as an element is 100Ω, and the impedance mismatch described above can be eliminated.
That is, by adding the resistor 150 set to 200Ω, the differential impedance on the load side (sub-board 50 side) viewed from the connection with the FFC 20 at the differential signal output terminals 102 and 103 can be set to 200Ω. . On the other hand, in the FFC 20 according to the present embodiment, as described above, the differential impedance of the differential signal lines 2 and 4 is about 200Ω, so that connection in a substantially impedance matching state is possible. Further, by terminating the differential signal on the sub-board 50 with a termination resistor 250 set to 200Ω, the transmitted differential signal can be received in a substantially non-reflecting state.
As a result, a high-speed rectangular wave differential signal having a repetition frequency band of 30 MHz or more and a rise time of about 10 ns or less can be transmitted while maintaining the quality of the signal waveform in the FFC according to the present invention. is there.

尚、抵抗150及び終端抵抗250の抵抗値は、差動信号の送信側となるIC110の出力インピーダンス及びFFC20の差動インピーダンスにより適宜決定されるが、好ましくは150Ω以上、250Ω以下であり、より好ましくは200Ω(有効数字1桁)である。これにより、本実施形態のFFC20のライン幅及びライン間スペースにおいて、インピーダンス不整合を低減または解消することができる。また、上記実施形態では抵抗150と終端抵抗250とは同一の抵抗値とした。実際の設計時における動作状況及びEMC等の課題に対して異なる値とすることも可能であるが、等しい値に設定することが部品調達の面からも好ましい。
尚この時、終端抵抗250の抵抗値(R2)は、IC110の出力インピーダンス値(R1)と比べた場合、必ずR2>R1の関係となる。これにより抵抗150が付加されても終端抵抗250における差動信号の電圧振幅を減少させることは無く、回路基板間の差動信号による伝送品質が安定する。
The resistance values of the resistor 150 and the termination resistor 250 are appropriately determined by the output impedance of the IC 110 on the differential signal transmission side and the differential impedance of the FFC 20, but are preferably 150Ω or more and 250Ω or less, more preferably. Is 200Ω (one significant digit). Thereby, impedance mismatch can be reduced or eliminated in the line width and inter-line space of the FFC 20 of the present embodiment. In the above embodiment, the resistor 150 and the terminating resistor 250 have the same resistance value. It is possible to set different values for problems such as actual operating conditions and EMC, but it is preferable to set the same values from the viewpoint of parts procurement.
At this time, the resistance value (R2) of the termination resistor 250 always has a relationship of R2> R1 when compared with the output impedance value (R1) of the IC 110. Thereby, even if the resistor 150 is added, the voltage amplitude of the differential signal in the termination resistor 250 is not reduced, and the transmission quality by the differential signal between the circuit boards is stabilized.

尚、本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。変形例を以下に述べる。   The present invention is not limited to the above-described embodiment, and various changes and improvements can be added to the above-described embodiment. A modification will be described below.

(変形例1)
図2Aを用いて説明する。上記実施形態では、図2AのFFC20では、一対の差動信号ライン2,4を配置したが、単一のFFC内に複数の差動信号ライン対を形成してもよい。つまり、差動信号ライン対を構成する各信号ラインが、グランドラインの間に配置されていれば良く、単一のFFC内に第2、第3、またはそれ以上の、複数の差動信号ライン対(差動線路)を配置してもよい。具体的には、図2Aの構成において、両サイドのグランドライン1または5の外側に、新たな第2の差動線路として、第2の差動線路の一方の差動信号ライン、グランドライン、第2の差動線路の他方の差動信号ライン、グランドラインを配置することができる。更に第3以降の差動線路についても、同様な配置で構成することが好ましい。
(Modification 1)
This will be described with reference to FIG. 2A. In the above embodiment, the pair of differential signal lines 2 and 4 are arranged in the FFC 20 of FIG. 2A, but a plurality of pairs of differential signal lines may be formed in a single FFC. That is, each signal line constituting the differential signal line pair only needs to be arranged between the ground lines, and a plurality of differential signal lines of the second, third, or more in a single FFC. A pair (differential line) may be arranged. Specifically, in the configuration of FIG. 2A, as a new second differential line outside the ground lines 1 or 5 on both sides, one differential signal line of the second differential line, the ground line, The other differential signal line and the ground line of the second differential line can be arranged. Further, the third and subsequent differential lines are preferably configured in a similar arrangement.

また、差動ではない他の信号ラインは、最外列のグランドラインの外側に配置することが可能である。更に電源ラインも同様に、最外列のグランドラインの外側に配置することが可能であるが、一般的に電源ラインはFFCが接続する基板上のコネクター付近で、所謂パスコン(一方の電極を接地した比較的容量が大きいコンデンサー)に接続した構成をとり、高周波帯のインピーダンスを下げる処理がされている。そのため、例えば図2Aを用いて説明すると、グランドライン1,3,5の少なくとも1本を電源ラインとして使用することも可能である。最外列のグランドライン1,5の内の1本を電源ラインとして使用することも可能であるが、信号ライン2,4のシングルエンドインピーダンスの対称性を考慮すると、グランドライン3を電源ラインとしたり、グランドライン1,5の2本を電源ラインとしたりすることも可能である。また、グランドライン1,3,5の内、複数本を電源ラインにすることは、FFCを介して電源供給される回路基板側で比較的大きな電流を必要とする部品が搭載されている場合に、複数本での電源供給が可能となり、FFCの電極の抵抗による電圧降下を軽減でき、電子機器の動作の安定を図れるためより好ましい。   Further, other signal lines that are not differential can be arranged outside the outermost ground line. Similarly, the power line can be arranged outside the ground line in the outermost row. Generally, the power line is a so-called bypass capacitor (one electrode is grounded) near the connector on the board to which the FFC is connected. The capacitor is connected to a capacitor having a relatively large capacity, and the impedance of the high frequency band is reduced. Therefore, for example, referring to FIG. 2A, it is possible to use at least one of the ground lines 1, 3, and 5 as a power supply line. Although it is possible to use one of the outermost ground lines 1 and 5 as a power supply line, considering the symmetry of the single-ended impedance of the signal lines 2 and 4, the ground line 3 is used as the power supply line. Alternatively, two ground lines 1 and 5 can be used as power supply lines. In addition, a plurality of ground lines 1, 3, and 5 are used as power lines when a component that requires a relatively large current is mounted on the circuit board side that is supplied with power through the FFC. More preferably, a plurality of power supplies can be supplied, the voltage drop due to the resistance of the FFC electrode can be reduced, and the operation of the electronic apparatus can be stabilized.

ここで、例えばFFCをLVDSに適用する場合には、実際の構成として、クロック信号伝送に一対の差動ラインを使用すると共に、データ信号に関しては、一対の差動ラインを1チャネルとして、多チャネルで伝送することにより、データの伝送幅(バンド幅)が設定される。よって、本発明の構成としてはライン状電極が細く且つライン状電極間のスペースも細い、所謂ライン状電極のピッチがより小さいものが好ましい。しかし、FFC両端が挿抜されるコネクターの実用性、耐久性、及び組立時の作業性、更には実際の製造方法の安定性から、必然的に狭ピッチのFFCの安定且つ低コストでの供給には限界があり、実施形態で示した0.5mmピッチのFFCが最も好ましい構成となる。   Here, for example, when FFC is applied to LVDS, as an actual configuration, a pair of differential lines are used for clock signal transmission, and for a data signal, a pair of differential lines is used as one channel and a multi-channel is used. The transmission width (bandwidth) of data is set by transmitting with. Therefore, the configuration of the present invention is preferably such that the line-shaped electrodes are thin and the space between the line-shaped electrodes is narrow, that is, the so-called line-shaped electrode pitch is smaller. However, due to the practicality, durability, workability during assembly, and stability of the actual manufacturing method of the connector in which both ends of the FFC are inserted / removed, inevitably, it is necessary to supply a narrow pitch FFC stably and at low cost. However, the 0.5 mm pitch FFC shown in the embodiment is the most preferable configuration.

以上に述べたように、本変形例によれば、上記実施形態での効果に加えて、以下の効果を得ることができる。
各差動信号ラインをグランドライン間に配置することにより、複数の差動信号ライン対を単一のFFCに配置した場合でも、放射無線周波数電磁界に対する堅牢性を備え、不要輻射ノイズを低減させた電子機器を提供することができる。また、グランドラインを電源ラインとして使用することにより、FFCのライン状電極の使用本数を減らすことができる。更にFFCの各ライン状電極は同一の幅で形成されているため、差動信号ラインのハーネスとしての目的以外にも当然のことながら使用でき、汎用性の高いハーネスとして使用できることから、供給が安定で且つ低コストで入手が可能である。
As described above, according to the present modification, in addition to the effects in the above embodiment, the following effects can be obtained.
By placing each differential signal line between ground lines, even if multiple differential signal line pairs are placed in a single FFC, they are robust against radiated radio frequency electromagnetic fields and reduce unwanted radiation noise. Electronic equipment can be provided. Further, by using the ground line as a power supply line, the number of FFC line electrodes used can be reduced. Furthermore, since each line electrode of FFC is formed with the same width, it can be used for purposes other than the purpose of a differential signal line harness, and can be used as a highly versatile harness. And can be obtained at low cost.

(変形例2)
本変形例に係るFFCの構成について、図12を参照して説明する。図12は、FFCの差動信号ライン対の構成を示す模式図である。なお、本変形例では、上記実施形態と同一の構成部位には同一の符号を使用し、重複する説明は省略する。
(Modification 2)
The configuration of the FFC according to this modification will be described with reference to FIG. FIG. 12 is a schematic diagram illustrating a configuration of an FFC differential signal line pair. In the present modification, the same reference numerals are used for the same components as those in the above embodiment, and duplicate descriptions are omitted.

図12に示したFFC120は、電源(Vcc)ライン121、クロック信号用の差動信号ライン対123、データ信号用の差動信号ライン対124,125,126、その他の制御信号(Cont)用ライン122を有している。クロック信号用の差動信号ライン対123は、上記実施形態と同様に、差動信号ライン(S)の両隣にグランドライン(G)を配置した、GSGSG構成としている。これに対して、データ信号用の差動信号ライン対124,125,126は、第3の信号ラインおよび第4の信号ラインとしての、差動信号ラインの間にグランドラインを配置せず、差動信号ライン同士が隣り合って並列配置されたGSSG構成としている。ここで、差動信号ライン対123,124,125,126のそれぞれの外側のグランドラインは、隣り合う他の差動信号ライン対の外側のグランドラインと共用される構成としている。   The FFC 120 shown in FIG. 12 includes a power supply (Vcc) line 121, a differential signal line pair 123 for clock signals, differential signal line pairs 124, 125, and 126 for data signals, and other control signal (Cont) lines. 122. The differential signal line pair 123 for the clock signal has a GSSG configuration in which ground lines (G) are arranged on both sides of the differential signal line (S) as in the above embodiment. On the other hand, the differential signal line pairs 124, 125, and 126 for data signals do not have a ground line between the differential signal lines as the third signal line and the fourth signal line, and thus the difference. The GSSG configuration is such that the motion signal lines are arranged next to each other in parallel. Here, the outer ground lines of the differential signal line pairs 123, 124, 125, and 126 are configured to be shared with the outer ground lines of other adjacent differential signal line pairs.

次に本変形例のFFCを用いた基板間の接続について、図13を参照して説明する。図13は、FFCを用いたプリンターの構成図である。図13は、図2B、図11と対応している。   Next, connection between substrates using the FFC of this modification will be described with reference to FIG. FIG. 13 is a configuration diagram of a printer using FFC. FIG. 13 corresponds to FIGS. 2B and 11.

図13に示したプリンター180は、メイン基板10、サブ基板50、FFC120を有している。メイン基板10上には、差動信号の送信側となるIC110(回路)が実装され、サブ基板50上には、差動信号の受信側となるIC210(回路)が実装されている。IC110とIC210とは、上述した図12のFFC120によって電気的に接続されている。   A printer 180 illustrated in FIG. 13 includes a main substrate 10, a sub substrate 50, and an FFC 120. An IC 110 (circuit) on the differential signal transmission side is mounted on the main substrate 10, and an IC 210 (circuit) on the differential signal reception side is mounted on the sub-substrate 50. The IC 110 and the IC 210 are electrically connected by the above-described FFC 120 in FIG.

クロック信号用の差動信号ライン対123の2本の差動信号ライン(S)は、IC110のクロック端子に接続されている。また、この2本の差動信号ラインは、サブ基板50まで延在し、受信側のIC210に接続されている。サブ基板50上において、2本の差動信号ライン間には、終端抵抗250が接続されている。そして、2本の差動信号ラインの間および両隣には、グランドライン(G)が配置されている。換言すれば、3本のグランドラインの間に2本の差動信号ラインが配置され、5本のラインが並走してGSGSG構成をなしている。   Two differential signal lines (S) of the differential signal line pair 123 for clock signals are connected to the clock terminal of the IC 110. The two differential signal lines extend to the sub-board 50 and are connected to the receiving-side IC 210. On the sub-board 50, a termination resistor 250 is connected between the two differential signal lines. A ground line (G) is disposed between and adjacent to the two differential signal lines. In other words, two differential signal lines are arranged between three ground lines, and five lines run in parallel to form a GSSG SG configuration.

次に、データ送信用の差動信号ライン対124,125,126について、代表として差動信号ライン対124を例に挙げて説明する。差動信号ライン対124の2本の差動信号ラインは、一端がIC110のデータ出力端子に接続され、他端がIC210の入力端子に接続されている。サブ基板50上において、2本の差動信号ライン間には、終端抵抗250が接続されている。そして、この一対の差動信号ラインの両脇には、グランドラインが配置されている。換言すれば、2本のグランドラインの間に一対の差動信号ラインが挟まれた状態で、4本のラインが並走してGSSG構成をなしている。ここで、上記の2本の差動信号ラインによって、IC110の出力端子から、データ131が送信される。   Next, the differential signal line pair 124, 125, 126 for data transmission will be described by taking the differential signal line pair 124 as an example. The two differential signal lines of the differential signal line pair 124 have one end connected to the data output terminal of the IC 110 and the other end connected to the input terminal of the IC 210. On the sub-board 50, a termination resistor 250 is connected between the two differential signal lines. A ground line is disposed on both sides of the pair of differential signal lines. In other words, with a pair of differential signal lines sandwiched between two ground lines, the four lines run in parallel to form a GSSG configuration. Here, the data 131 is transmitted from the output terminal of the IC 110 through the two differential signal lines.

また、差動信号ライン対125,126についても、差動信号ライン対125がデータ132を、差動信号ライン対126がデータ133を送信する他は、上述した差動信号ライン対124と同様なGSSG構成としている。   The differential signal line pairs 125 and 126 are the same as the differential signal line pair 124 described above except that the differential signal line pair 125 transmits data 132 and the differential signal line pair 126 transmits data 133. The GSSG configuration is used.

以上に説明したように、プリンター180に用いるFFC120は、クロック信号用の差動信号ライン対をGSGSG構成とし、データ信号用の差動信号ライン対をGSSG構成としている。これは、発明者らのシミュレーション結果に基づくものである。詳しくは、データ信号用の差動信号ライン対については、GSSG構成であっても所期の電磁環境適合性を確保できるというシミュレーション結果を得たからである。以下、シミュレーション結果について、データを説明する。   As described above, the FFC 120 used in the printer 180 has a differential signal line pair for clock signals in a GSSG configuration and a differential signal line pair for data signals in a GSSG configuration. This is based on the simulation results of the inventors. Specifically, for the differential signal line pair for data signals, a simulation result has been obtained that the intended electromagnetic environment compatibility can be ensured even with the GSSG configuration. Hereinafter, data on the simulation result will be described.

一般的なLDVSとしては、クロック信号を伝送する一対の差動信号ライン対と、データ信号を伝送する複数の差動信号ライン対とを組み合わせた構成となる。そのため、上記実施形態の図2Aの構成に対して、データ信号用の差動信号ライン対が複数形成され、グランドラインの本数がさらに増加した構成のFFCとなる。この場合、FFC及び、該FFCの嵌合相手となるコネクターは既成の部材を使用するため、導電ライン1本の増加に対応して、より多ピンのFFC及びコネクターを用意する必要が生じる。通常より多ピンのFFC及びコネクターは部材コストとしてより高価となり、且つ実装される回路基板側においてもコネクターによる実装面積が増大するため、回路基板の小型化設計上好ましくはない。   A typical LDVS has a configuration in which a pair of differential signal lines that transmit a clock signal and a plurality of differential signal line pairs that transmit a data signal are combined. Therefore, the FFC has a configuration in which a plurality of differential signal line pairs for data signals are formed and the number of ground lines is further increased compared to the configuration of FIG. 2A of the above embodiment. In this case, since an FFC and a connector to be mated with the FFC use an existing member, it is necessary to prepare a multi-pin FFC and a connector corresponding to the increase in one conductive line. The FFC and the connector having more pins than usual are more expensive as the member cost, and the mounting area by the connector is also increased on the circuit board side to be mounted.

そこで、クロック信号およびデータ信号の矩形波波形をシミュレーションによって比較し、データ信号用の差動信号ライン対124,125,126における、GSSG構成の特性について検証した。   Therefore, the rectangular waveforms of the clock signal and the data signal were compared by simulation, and the characteristics of the GSSG configuration in the data signal differential signal line pairs 124, 125, 126 were verified.

図14は、あるICの32MHzの差動クロック信号の波形から周波数成分を抽出した図である。図14において、横軸は周波数、縦軸は電力を示している。抽出にあたっては、ICの差動バッファーの回路モデルを用い、回路シミュレーションによって時間軸に対する矩形波を計算し、それをフーリエ変換により周波数軸に展開して、信号の周波数成分(スペクトル)の分布を表示させている。このスペクトルの特徴として、32MHzの奇数倍の高調波帯に鋭いピークが表れており、これらのスペクトル成分を有した信号がクロック信号用の差動信号ライン対を伝送されることになる。また該スペクトルが放射ノイズの原因となる。   FIG. 14 is a diagram in which frequency components are extracted from the waveform of a 32 MHz differential clock signal of an IC. In FIG. 14, the horizontal axis represents frequency and the vertical axis represents power. For extraction, a circuit model of the IC's differential buffer is used, a rectangular wave with respect to the time axis is calculated by circuit simulation, and this is expanded on the frequency axis by Fourier transform to display the distribution of the frequency component (spectrum) of the signal. I am letting. As a characteristic of this spectrum, a sharp peak appears in the harmonic band of an odd multiple of 32 MHz, and a signal having these spectral components is transmitted through a differential signal line pair for a clock signal. In addition, the spectrum causes radiation noise.

図15は、上記と同じICの差動バッファーの回路モデルを、64Mbpsの擬似ランダムビットシーケンスを入れてシミュレーションで動作させた場合の、周波数成分に対する分布を示した図である。図14と同様に、横軸は周波数、縦軸は電力を示している。即ち、データ信号用の差動信号ライン対では、図15に示したスペクトル成分を有した信号が伝送されることになる。詳しくは、データ信号用のラインにおいては、基本波となる32MHzの矩形波信号の0.5周期に1bitの信号を重畳させる変調(矩形波としてのHigh又はLowレベルへ変化)が行われる。そのため、データとなるbitの不規則性(ランダム性)により、32MHzのクロック信号のスペクトル(図14)に比べて、上記の鋭いピークが10dB以上抑制されたスペクトル分布となる。このとき、使用した64Mbpsの擬似ランダムビットシーケンスは、シミュレーション条件として生成bitの511個目で元に戻るパターンを使用したが、実際は、ランダム性が極めて高くなるため、データ信号のスペクトル分布は図15よりもさらにピークが低くなると考えられる。   FIG. 15 is a diagram showing a distribution with respect to frequency components when a circuit model of a differential buffer of the same IC as described above is operated by simulation with a pseudo-random bit sequence of 64 Mbps. Similarly to FIG. 14, the horizontal axis represents frequency and the vertical axis represents power. That is, a signal having the spectral component shown in FIG. 15 is transmitted through the differential signal line pair for data signals. Specifically, in the data signal line, modulation (change to High or Low level as a rectangular wave) is performed such that a 1-bit signal is superimposed on 0.5 period of a 32 MHz rectangular wave signal that is a fundamental wave. Therefore, due to the irregularity (randomness) of bits serving as data, a spectrum distribution in which the sharp peak is suppressed by 10 dB or more compared to the spectrum of the clock signal of 32 MHz (FIG. 14). At this time, the used pseudorandom bit sequence of 64 Mbps used a pattern that returns to the original at the 511th generation bit as a simulation condition. However, since the randomness is actually extremely high, the spectrum distribution of the data signal is as shown in FIG. It is thought that the peak becomes lower than that.

以上から、図14および図15の比較により、データ信号用の差動信号ライン対については、GSSG構成であっても、クロック信号用の差動信号ライン対のGSGSG構成と比べて、放射ノイズの発生は小さくなると言える。また、データ信号用の差動信号ライン対を複数配置する場合、例えばデータ信号用の差動信号ライン対を2本としても放射ノイズのレベルは3dB増となり、4本としても6dB増となると計算される。但し、これら増加分の3dB,6dBは同一パターンのデータ信号が各データ信号用の差動ラインに流れ続ける状況であって、現実的には起きえないデータ信号の組み合わせである。従って、実際の放射ノイズレベルの増加分は、3dB,6dBよりも小さな値となると考えられる。   14 and FIG. 15, the differential signal line pair for the data signal has a radiated noise compared with the GSSG configuration of the differential signal line pair for the clock signal even in the GSSG configuration. It can be said that the occurrence is small. In addition, when a plurality of differential signal line pairs for data signals are arranged, for example, even if two differential signal line pairs for data signals are used, the level of radiation noise is increased by 3 dB, and if the number of differential signal line pairs is increased by four, the calculation is also performed. Is done. However, these increased 3 dB and 6 dB are situations where data signals of the same pattern continue to flow through the differential lines for the respective data signals, and are combinations of data signals that cannot actually occur. Therefore, it is considered that the actual increase in the radiation noise level is a value smaller than 3 dB and 6 dB.

また、電子機器の放射無線周波数電磁界下において受ける影響に関しては、データ信号の一部が妨害されても基本的にクロック信号における堅牢性が高ければ、クロック信号によるデータの回復及び再生を図ることができる。よって、クロック信号用の差動信号ライン対をGSGSG構成とし、データ信号用の差動信号ライン対をGSSG構成とすることが可能である。   In addition, regarding the influence of electronic devices under the radiated radio frequency electromagnetic field, even if a part of the data signal is obstructed, if the clock signal is basically robust, the data can be recovered and reproduced by the clock signal. Can do. Therefore, the differential signal line pair for clock signals can have a GSSG configuration, and the differential signal line pair for data signals can have a GSSG configuration.

この構成により、データ信号用の差動信号ライン対のグランドラインの増加を抑えることが可能となる。これによって、より廉価なFFC、及びそのコネクターを選択することができる。また、該コネクターが実装される回路基板の小型化設計にも貢献することができる。なお、FFCの設計に余裕がある場合などにおいては、データ信号用の差動信号ライン対にGSGSG構成を採用することがより好ましい。
尚、本変形例のFFC120においても実施形態2(図11)で説明したように抵抗150及び終端抵抗250を接続させることにより、EMCの特性及び信号品質を向上させることが可能である。
With this configuration, it is possible to suppress an increase in the ground line of the differential signal line pair for data signals. Thereby, a cheaper FFC and its connector can be selected. Moreover, it can contribute to the miniaturization design of the circuit board on which the connector is mounted. When there is a margin in the FFC design, it is more preferable to adopt the GSSGSG configuration for the differential signal line pair for data signals.
Note that, in the FFC 120 of this modification as well, it is possible to improve EMC characteristics and signal quality by connecting the resistor 150 and the termination resistor 250 as described in the second embodiment (FIG. 11).

(変形例3)
上記実施形態の電子機器は、プリンターを例に説明したが、筐体内に複数の回路基板を有し、その基板間で差動信号を伝送する電子機器であればよい。従って、例えばスキャナー、プロジェクター、HMD(Head Mounted Display)等のウェアラブル端末、携帯電話、小型情報端末、ゲーム機、AV(Audio Visual)機器、撮影機器などにも、上記実施形態及び変形例のFFC構成を適用することができ、同様の作用効果を得ることができる。
以上により、本変形例によれば各実施形態での効果、即ち簡素、且つ安価な構成で、放射無線周波数電磁界に対する堅牢性を有し、不要輻射ノイズを低減する効果を備えた、多種多様な電子機器を提供することができる。
(Modification 3)
Although the electronic device of the above embodiment has been described by taking a printer as an example, it may be any electronic device that has a plurality of circuit boards in a housing and transmits a differential signal between the boards. Therefore, for example, the FFC configuration of the above embodiment and the modified example is also applied to a wearable terminal such as a scanner, a projector, an HMD (Head Mounted Display), a mobile phone, a small information terminal, a game machine, an AV (Audio Visual) device, and a photographing device. Can be applied, and similar effects can be obtained.
As described above, according to the present modification, the effects of the respective embodiments, that is, a simple and inexpensive configuration, robustness against a radiated radio frequency electromagnetic field, and an effect of reducing unnecessary radiation noise are various. Electronic devices can be provided.

(変形例4)
本変形例に係るFFCの折り曲げについて説明する。
上記実施形態(図3参照)では、メイン基板10とサブ基板50とを電気的に接続するFFC20を略直線状に配置した構成として説明したが、FFC20は屈曲や湾曲を有していても良く、本変形例では、屈曲部を有した状態のFFC1000として説明する。FFC1000はFFC20と同じ構成を有する。なお、図3と同一の構成部位については、同一の番号を附し、重複する説明は省略する。
(Modification 4)
The FFC bending according to this modification will be described.
In the above-described embodiment (see FIG. 3), the FFC 20 that electrically connects the main board 10 and the sub board 50 has been described as being configured in a substantially straight line. However, the FFC 20 may have a bend or a curve. In this modification, the FFC 1000 having a bent portion will be described. The FFC 1000 has the same configuration as the FFC 20. In addition, about the component same as FIG. 3, the same number is attached | subjected and the overlapping description is abbreviate | omitted.

図16は、FFC1000を実装した、プリンター1801のモデル図である。プリンター1801は、FFC1000によって、メイン基板10とサブ基板50とが電気的に接続されている。このプリンター1801は、FFC1000を用いている以外は、プリンター80と同様な構成としている。ここで、上述したプリンター80(図3)にて定義したXYZ方向を、プリンター1801にも適用して説明する。即ち、メイン基板10とサブ基板50とはZ方向において対向しており、その間をFFC1000が、略Z方向に延伸して実装されている。   FIG. 16 is a model diagram of the printer 1801 in which the FFC 1000 is mounted. In the printer 1801, the main board 10 and the sub board 50 are electrically connected by the FFC 1000. The printer 1801 has the same configuration as the printer 80 except that the FFC 1000 is used. Here, the XYZ directions defined in the printer 80 (FIG. 3) described above will be applied to the printer 1801 and will be described. That is, the main board 10 and the sub board 50 face each other in the Z direction, and the FFC 1000 is extended and mounted in the substantially Z direction therebetween.

図17は、FFC1000の屈曲(折り畳み)の状態を示すモデル図であり、図16のFFC1000の略中央付近部Aを拡大している。図17に示すように、FFC1000は図2Aと同様な構成(同一の番号を附し、重複する説明は省略する。)であり、4箇所の鉤の手状の折り畳み1010、1020、1030,1040を有している(配線の構造を分かり易くするため、絶縁材料7に部分は省略している。)。   FIG. 17 is a model diagram showing a bent (folded) state of the FFC 1000, and an enlarged portion A near the center of the FFC 1000 in FIG. As shown in FIG. 17, the FFC 1000 has the same configuration as that in FIG. 2A (the same reference numerals are given, and overlapping descriptions are omitted), and the hand-shaped foldings 1010, 1020, 1030, and 1040 at four points are provided. (In order to make the structure of the wiring easier to understand, the portion of the insulating material 7 is omitted).

この折り畳み1010、1020、1030,1040について、メイン基板10からサブ基板50に向って屈曲状態を説明する。ここでX方向(プリンター1801の幅方向)において、プリンター1801の外側に向う方向を右方、逆の方向を左方とする。
まず、FFC1000の略中央に折り畳み1010が設けられている。折り畳み1010は左方に約90度の屈曲を有している。この折り畳み1010により、FFC1000の延伸方向は、Z方向からX方向(プリンター1801の内部へ向かう方向)へ、一旦向きが変えられている。
次に、折り畳み1010から60mm進んだ位置に折り畳み1020が設けられている。折り畳み1020は、再びZ方向のサブ基板50に向かって約90度の屈曲を有している。この折り畳み1020により、FFC1000は、延伸方向がX方向から再びZ方向に向きを変えられる。
次に、折り畳み1020から87mm進んだ位置に折り畳み1030が設けられている。折り畳み1030は左方に約90度の屈曲を有している。この折り畳み1030により、FFC1000の延伸方向は、Z方向から再びX方向(プリンター1801の内部へ向かう方向)へ、向きが変えられている。
次に、折り畳み1030から60mm進んだ位置に折り畳み1040が設けられている。折り畳み1040は、再びZ方向のサブ基板50に向かって約90度の屈曲を有している。この折り畳み1040により、FFC1000は、延伸方向がX方向から再びZ方向に向きを変えられ、サブ基板50に到達して接続されている。なお、FFC1000は折り畳み1010、1020、1030,1040を有する以外に、実施形態2(図11)で説明したように抵抗150(抵抗値200Ω)及び終端抵抗250(抵抗値200Ω)を接続させた構成としている。
The bent state of the folds 1010, 1020, 1030, and 1040 will be described from the main board 10 toward the sub board 50. Here, in the X direction (the width direction of the printer 1801), the direction toward the outside of the printer 1801 is the right side, and the opposite direction is the left side.
First, a fold 1010 is provided in the approximate center of the FFC 1000. The fold 1010 has a bend of about 90 degrees to the left. By this folding 1010, the direction of the FFC 1000 is temporarily changed from the Z direction to the X direction (the direction toward the inside of the printer 1801).
Next, a fold 1020 is provided at a position advanced 60 mm from the fold 1010. The fold 1020 has a bend of about 90 degrees toward the sub-substrate 50 in the Z direction again. By this folding 1020, the FFC 1000 can change its direction from the X direction to the Z direction again.
Next, a fold 1030 is provided at a position advanced 87 mm from the fold 1020. The fold 1030 has a bend of about 90 degrees to the left. By this folding 1030, the extending direction of the FFC 1000 is changed from the Z direction to the X direction (the direction toward the inside of the printer 1801) again.
Next, a fold 1040 is provided at a position advanced 60 mm from the fold 1030. The fold 1040 has a bend of about 90 degrees toward the sub-substrate 50 in the Z direction again. By this folding 1040, the FFC 1000 is connected again by reaching the sub-board 50 by changing the extending direction from the X direction to the Z direction again. The FFC 1000 has a configuration in which a resistor 150 (resistance value 200Ω) and a termination resistor 250 (resistance value 200Ω) are connected as described in the second embodiment (FIG. 11), in addition to the folding 1010, 1020, 1030, and 1040. It is said.

上述した回路モデルの構成により、FFC1000に対する信号波形のシミュレーションを行った。扱う信号としては、図11を回路モデルとして、送信側のIC110より振幅±0.35Vの差動信号を500Mbpsで送信した。このときの受信側IC210Aの差動信号の入力端202,203における、差動電圧の状況を特定期間で電圧波形を重ね書きした結果、所謂アイパターンを図18に示す。FFC1000は実施形態1の中で説明したようにGSGSG構成である。比較のために、従来の構成として、FFC1000の部位を従来のGSSG構成のFFCで、FFC1000と同様な4個の折り畳みを有した場合で、受信端部における抵抗値を100Ωとしたときの、差動信号の入力端の差動電圧のアイパターンを図19に示す。ここで、図18および図19において、横軸は特定期間0nsから4ns(単位:ナノ秒)、縦軸は差動電圧(単位:V)としている。   A signal waveform simulation for the FFC 1000 was performed using the circuit model configuration described above. As a signal to be handled, a differential signal having an amplitude of ± 0.35 V was transmitted at 500 Mbps from the IC 110 on the transmission side using FIG. 11 as a circuit model. The so-called eye pattern is shown in FIG. 18 as a result of overwriting the voltage waveform in the specific period at the differential signal input terminals 202 and 203 of the receiving side IC 210A at this time. The FFC 1000 has a GSSG SG configuration as described in the first embodiment. For comparison, as a conventional configuration, when the FFC1000 portion is an FFC having a conventional GSSG configuration and has the same four folds as the FFC1000, the difference when the resistance value at the receiving end is set to 100Ω. FIG. 19 shows an eye pattern of the differential voltage at the input end of the motion signal. Here, in FIGS. 18 and 19, the horizontal axis represents a specific period of 0 ns to 4 ns (unit: nanosecond), and the vertical axis represents a differential voltage (unit: V).

このアイパターンでの検証は、さまざまなBit列に対する矩形波波形を重ね書き表示することにより、信号品質の良否を判定することが可能である。即ち、矩形波の重なり度合いが高く、且つ矩形波の最大(オーバーシュート)及び最小値(アンダーシュート)が受信端における許容入力電圧内であって、アイパターンの中央部の領域が広がり(アイが開く)がある状態は伝送される信号品質がよいことを意味し、逆に矩形波の重なり具合が低く、且つ矩形波のオーバーシュート及びアンダーシュートが受信端における許容入力電圧付近又は許容入力電圧超える場合や、アイパターンの中央部の領域が狭く(アイが閉じる)なった状態は、伝送される信号品質が悪いことを意味する。   In the verification with the eye pattern, it is possible to determine whether the signal quality is good or not by overlaying and displaying rectangular wave waveforms for various bit columns. That is, the overlapping degree of the rectangular waves is high, and the maximum (overshoot) and the minimum value (undershoot) of the rectangular waves are within the allowable input voltage at the receiving end, and the central area of the eye pattern widens (the eye Open state means that the signal quality to be transmitted is good. Conversely, the overlap of the rectangular waves is low, and the overshoot and undershoot of the rectangular waves are near or above the allowable input voltage at the receiving end. In other cases, the state where the central area of the eye pattern is narrow (the eye is closed) means that the quality of the transmitted signal is poor.

図18および図19を比較すると、FCC1000のアイパターン(図18)の方が電圧で±0.1V程度アイが開いている上に、オーバーシュート及びアンダーシュートが0.15V以上改善され、入力端側ICの許容入力電圧内に十分な許容幅を持たせることができている。即ち、FFCの折り畳みに関して、本発明に係るFFCの構成は、従来の構成に対して、伝送される信号波形品質の劣化が小さく、また受信側のオーバーシュート及びアンダーシュートの発生も抑制できることが分かる。
以上に述べたように、本変形例に係るFFC1000によれば、上記実施形態での効果に加えて以下の効果を得ることができる。
FFCを収容、設置する空間が限られ、FFCを屈曲または湾曲させて実装しても、伝送する信号波形の品質が維持可能な電子機器を提供することができる。
Comparing FIG. 18 and FIG. 19, the eye pattern (FIG. 18) of FCC1000 has an open eye of about ± 0.1V in voltage, and overshoot and undershoot are improved by 0.15V or more, and the input terminal A sufficient allowable range can be provided within the allowable input voltage of the side IC. In other words, regarding the FFC folding, it can be seen that the FFC configuration according to the present invention has less degradation in the quality of the transmitted signal waveform and can suppress the occurrence of overshoot and undershoot on the receiving side compared to the conventional configuration. .
As described above, according to the FFC 1000 according to the present modification, the following effects can be obtained in addition to the effects of the above embodiment.
A space in which the FFC is accommodated and installed is limited, and an electronic device that can maintain the quality of a signal waveform to be transmitted can be provided even when the FFC is bent or curved and mounted.

1,3,5,15,25,35…グランドライン、2,4…差動信号ライン、7…絶縁材料、10…メイン基板、11,21,31,121…電源ライン、13…電源部回路部、20,30,120…FFC、22,32…信号線、40…金属フレーム、50,60…サブ基板、80,180…プリンター、90…アース、91…ESD印加個所、100…空間、102,103…差動信号出力端、105…グランド電極、110,210,210A…IC、112,113,212,213…コンデンサー、123,124,125,126…差動信号ライン対、150…抵抗、202,203…差動信号の入力端、250…終端抵抗、301,302,303…ねじ止め、305,605…コネクター部、801…YZ面。   DESCRIPTION OF SYMBOLS 1, 3, 5, 15, 25, 35 ... Ground line, 2, 4 ... Differential signal line, 7 ... Insulating material, 10 ... Main board | substrate, 11, 21, 31, 121 ... Power supply line, 13 ... Power supply circuit 20, 30, 120 ... FFC, 22, 32 ... signal line, 40 ... metal frame, 50, 60 ... sub-board, 80, 180 ... printer, 90 ... ground, 91 ... ESD application location, 100 ... space, 102 , 103 ... Differential signal output terminal, 105 ... Ground electrode, 110, 210, 210A ... IC, 112, 113, 212, 213 ... Capacitor, 123, 124, 125, 126 ... Differential signal line pair, 150 ... Resistance, 202, 203 ... differential signal input ends, 250 ... termination resistance, 301, 302, 303 ... screwing, 305, 605 ... connector, 801 ... YZ plane.

Claims (10)

第1の回路基板と、
第2の回路基板と、
前記第1の回路基板上の回路と前記第2の回路基板上の回路とを電気的に接続する、導電ラインが複数並列配置されたフレキシブルケーブルと、を有し、
前記フレキシブルケーブルは、第1の信号ラインと第2の信号ラインとにより、差動信号を伝送する差動信号ライン対を有し、
前記第1の信号ラインと前記第2の信号ラインの間に前記第1の信号ラインと前記第2の信号ラインに対するグランド電位を供給するグランドラインを配置すると共に、
前記第1の回路基板と、前記第2の回路基板との基板間で、電源を共有するための電源ラインを有したことを特徴とする電子機器。
A first circuit board;
A second circuit board;
A flexible cable in which a plurality of conductive lines are arranged in parallel to electrically connect the circuit on the first circuit board and the circuit on the second circuit board;
The flexible cable has a differential signal line pair for transmitting a differential signal by a first signal line and a second signal line,
A ground line for supplying a ground potential to the first signal line and the second signal line is disposed between the first signal line and the second signal line;
An electronic apparatus comprising a power line for sharing a power source between the first circuit board and the second circuit board.
前記グランドラインの少なくとも一本は、前記電源ラインの活線を兼ねることを特徴とする、請求項1に記載の電子機器。   The electronic apparatus according to claim 1, wherein at least one of the ground lines also serves as a live line of the power supply line. 前記第1の信号ラインは、第1のコンデンサーを介して接地し、
前記第2の信号ラインは、第2のコンデンサーを介して接地していることを特徴とする、請求項1または請求項2に記載の電子機器。
The first signal line is grounded via a first capacitor;
The electronic apparatus according to claim 1, wherein the second signal line is grounded through a second capacitor.
前記フレキシブルケーブルは、前記グランドライン、前記第1の信号ライン、前記グランドライン、前記第2の信号ライン、前記グランドラインの順で並列配置した前記導電ラインを有することを特徴とする、請求項1から請求項3のいずれか一項に記載の電子機器。   The flexible cable includes the conductive lines arranged in parallel in the order of the ground line, the first signal line, the ground line, the second signal line, and the ground line. The electronic device according to claim 3. 前記第1の信号ラインと、前記第2の信号ラインとは、前記第1の回路基板上で第1の抵抗体、及び前記第2の回路基板上で第2の抵抗体をそれぞれ介して互いに電気的に接続することを特徴とする、請求項1から請求項4のいずれか一項に記載の電子機器。   The first signal line and the second signal line are connected to each other via a first resistor on the first circuit board and a second resistor on the second circuit board, respectively. The electronic apparatus according to claim 1, wherein the electronic apparatus is electrically connected. 前記フレキシブルケーブルは、各ラインの幅が0.3mm以上、0.7mm以下であり、各ライン間のスペースの幅が0.2mm以上、0.3mm以下であることを特徴とする、請求項1から請求項5のいずれか一項に記載の電子機器。   The width of each line of the flexible cable is 0.3 mm or more and 0.7 mm or less, and the width of the space between each line is 0.2 mm or more and 0.3 mm or less. The electronic device according to claim 5. 前記第1の抵抗体と、前記第2の抵抗体は、それぞれ200±50Ωであることを特徴とする、請求項6に記載の電子機器。   The electronic device according to claim 6, wherein the first resistor and the second resistor are each 200 ± 50Ω. 前記差動信号ライン対において、前記第1の回路基板側が信号の送信側で前記第2の回路基板側が該信号の受信側となるとき、前記第1の回路基板側の差動信号出力素子の差動出力インピーダンス値(R1)と、前記第2の抵抗体(抵抗値R2)に関しては、R2はR1より大きい関係となることを特徴とする、請求項1から請求項7に記載の電子機器。   In the differential signal line pair, when the first circuit board side is the signal transmission side and the second circuit board side is the signal reception side, the differential signal output element of the first circuit board side 8. The electronic apparatus according to claim 1, wherein the differential output impedance value (R 1) and the second resistor (resistance value R 2) have a relation that R 2 is larger than R 1. . 前記フレキシブルケーブルは、第3の信号ラインと第4の信号ラインとを有し、
前記第1の信号ラインと前記第2の信号ラインとは、クロック信号を伝送する差動信号ライン対を形成し、
前記第3の信号ラインと前記第4の信号ラインとは隣り合って並列配置され、データ信号を伝送する差動信号ライン対を形成し、
前記データ信号を伝送する差動信号ライン対の両隣には、前記グランドラインが配置されていることを特徴とする、請求項1または請求項2に記載の電子機器。
The flexible cable has a third signal line and a fourth signal line,
The first signal line and the second signal line form a differential signal line pair for transmitting a clock signal;
The third signal line and the fourth signal line are arranged next to each other in parallel to form a differential signal line pair for transmitting a data signal,
The electronic apparatus according to claim 1, wherein the ground line is disposed on both sides of the differential signal line pair that transmits the data signal.
請求項1から請求項9のいずれか一項に記載の電子機器は、プリンターであることを特徴とするプリンター。   The electronic device according to claim 1, wherein the electronic device is a printer.
JP2016035319A 2015-02-27 2016-02-26 Electronic apparatus, and printer Withdrawn JP2017059517A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015037891 2015-02-27
JP2015037891 2015-02-27
JP2015182620 2015-09-16
JP2015182620 2015-09-16

Publications (1)

Publication Number Publication Date
JP2017059517A true JP2017059517A (en) 2017-03-23

Family

ID=58390128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016035319A Withdrawn JP2017059517A (en) 2015-02-27 2016-02-26 Electronic apparatus, and printer

Country Status (1)

Country Link
JP (1) JP2017059517A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020053726A (en) * 2018-09-21 2020-04-02 キヤノン株式会社 Transmission circuit and electronic device
JP2020178151A (en) * 2019-04-15 2020-10-29 セイコーエプソン株式会社 Head-mounted display
JP2021141437A (en) * 2020-03-05 2021-09-16 本多通信工業株式会社 Electrical circuit, electrical connector, and electrical connector assembly
JP7227662B1 (en) 2022-05-27 2023-02-22 本多通信工業株式会社 Electromagnetic interference reduction device and electric circuit design method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004180111A (en) * 2002-11-28 2004-06-24 Alpine Electronics Inc Circuit for receiving differential signal, circuit for transmitting and receiving differential signal and driver device
JP2005150929A (en) * 2003-11-12 2005-06-09 Sharp Corp Signal transmitter and signal transmitting method
WO2010116684A1 (en) * 2009-03-30 2010-10-14 パナソニック株式会社 Flexible cable and transmission system
JP2011061303A (en) * 2009-09-07 2011-03-24 Nippon Telegr & Teleph Corp <Ntt> High-speed electricity line

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004180111A (en) * 2002-11-28 2004-06-24 Alpine Electronics Inc Circuit for receiving differential signal, circuit for transmitting and receiving differential signal and driver device
JP2005150929A (en) * 2003-11-12 2005-06-09 Sharp Corp Signal transmitter and signal transmitting method
WO2010116684A1 (en) * 2009-03-30 2010-10-14 パナソニック株式会社 Flexible cable and transmission system
JP2011061303A (en) * 2009-09-07 2011-03-24 Nippon Telegr & Teleph Corp <Ntt> High-speed electricity line

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020053726A (en) * 2018-09-21 2020-04-02 キヤノン株式会社 Transmission circuit and electronic device
US11043525B2 (en) 2018-09-21 2021-06-22 Canon Kabushiki Kaisha Transmission circuit and electronic device
US11610930B2 (en) 2018-09-21 2023-03-21 Canon Kabushiki Kaisha Transmission circuit and electronic device
JP2020178151A (en) * 2019-04-15 2020-10-29 セイコーエプソン株式会社 Head-mounted display
JP7318288B2 (en) 2019-04-15 2023-08-01 セイコーエプソン株式会社 head mounted display
JP2021141437A (en) * 2020-03-05 2021-09-16 本多通信工業株式会社 Electrical circuit, electrical connector, and electrical connector assembly
JP7212950B2 (en) 2020-03-05 2023-01-26 本多通信工業株式会社 electrical circuits, electrical connectors, electrical connector assemblies
JP7227662B1 (en) 2022-05-27 2023-02-22 本多通信工業株式会社 Electromagnetic interference reduction device and electric circuit design method
JP2023174100A (en) * 2022-05-27 2023-12-07 本多通信工業株式会社 Electromagnetic interference reduction device, and method of designing electric circuit

Similar Documents

Publication Publication Date Title
US8216001B2 (en) Connector assembly having adjacent differential signal pairs offset or of different polarity
US7916497B2 (en) Printed circuit board and differential signaling structure
US20140014409A1 (en) Differential mode signal transmission module
US20130194005A1 (en) Generation of differential signals
US8952250B2 (en) Connection structure and connection method for suprressing radiation of common noise in a superimposed wiring member
JP2017059517A (en) Electronic apparatus, and printer
JP2008028214A (en) Electrostatic countermeasure circuit
US8371877B2 (en) Electrical connector with printed circuit board subassembly
KR20110046339A (en) Coaxial cable harness
WO2011142079A1 (en) Differential signal transmission line, ic package, and method for testing said differential signal transmission line and ic package
TWI691129B (en) Plug device
JP2016018628A (en) Signal transmission cable
JP2011090959A (en) Differential signal harness
JP2010267484A (en) Signal equalizer
US10111317B2 (en) Printed circuit board for transmitting digital signals
US9270499B2 (en) Network signal enhancement circuit assembly
JP2013004506A (en) Flat cable
JP6551013B2 (en) Cable harness device and electronic device
CN201742638U (en) Printed circuit board
CN203675437U (en) Circuit board and electronic device comprising same
JP2020057956A (en) Circuit board, circuit device, and image processing apparatus
CN112351577B (en) Printed circuit board, printed wiring board, and electronic apparatus
JP7497232B2 (en) Printed circuit board, printed wiring board, and electronic device
EP4415487A1 (en) Transmission cable structure
US7990169B2 (en) Electrical testing device

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20180905

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191023

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20191223