JP2016141021A - Image forming device - Google Patents
Image forming device Download PDFInfo
- Publication number
- JP2016141021A JP2016141021A JP2015017929A JP2015017929A JP2016141021A JP 2016141021 A JP2016141021 A JP 2016141021A JP 2015017929 A JP2015017929 A JP 2015017929A JP 2015017929 A JP2015017929 A JP 2015017929A JP 2016141021 A JP2016141021 A JP 2016141021A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- image forming
- power supply
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Control Or Security For Electrophotography (AREA)
- Power Sources (AREA)
- Facsimiles In General (AREA)
- Dc-Dc Converters (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
Description
本発明は、画像形成装置に関し、例えば、通常時よりも消費電力の低い動作モード（以下、「低消費モード」とも呼ぶ）に対応したプリンタに適用し得る。 The present invention relates to an image forming apparatus and can be applied to, for example, a printer compatible with an operation mode (hereinafter also referred to as “low consumption mode”) that consumes less power than normal.
従来の電子写真式の画像形成装置では、低消費モードでの動作に対応するものがある。従来の低消費モードに対応した画像形成装置としては、例えば、特許文献１の記載技術がある。 Some conventional electrophotographic image forming apparatuses support operation in a low consumption mode. As a conventional image forming apparatus corresponding to the low consumption mode, for example, there is a technique described in Patent Document 1.
特許文献１に記載の画像形成装置では、低消費モードでの動作する際に、装置内部の制御部へ供給される電源出力電圧を遮断することにより、電源負荷を低負荷あるいは無負荷の状態とし、電源の効率アップを図っている。 In the image forming apparatus described in Patent Document 1, when operating in the low consumption mode, the power load is set to a low load or no load state by cutting off the power output voltage supplied to the control unit inside the apparatus. To improve power efficiency.
しかしながら、従来の画像形成装置において、低消費モードで動作する際、電源出力電圧を遮断しても、電源の通電は継続している為、電源の効率アップに限界がある。 However, when the conventional image forming apparatus operates in the low power consumption mode, even if the power supply output voltage is cut off, the power supply continues to be energized, and thus there is a limit to the efficiency of the power supply.
そのため、通常よりも低い消費電力で動作する際に、より電源効率を向上させることができる画像形成装置が望まれている。 Therefore, there is a demand for an image forming apparatus that can further improve power supply efficiency when operating with lower power consumption than usual.
本発明は、外部電源から電力の供給を受ける電源部と、前記電源部を電源として動作する制御部とを備える画像形成装置において、（１）前記外部電源からの電力の供給をオンオフするスイッチと、（２）前記電源部への入力電圧を検知する電圧検知手段と、（３）前記電圧検知手段による検知電圧結果に従ったタイミングで、前記スイッチをオン状態又はオフ状態に切替えるスイッチ切替手段とを有することを特徴とする。 The present invention provides an image forming apparatus including a power supply unit that receives power supply from an external power supply and a control unit that operates using the power supply unit as a power supply. (1) a switch that turns on / off power supply from the external power supply; (2) voltage detection means for detecting an input voltage to the power supply unit; and (3) switch switching means for switching the switch to an on state or an off state at a timing according to a detection voltage result by the voltage detection means. It is characterized by having.
本発明によれば、通常よりも低い消費電力で動作する際に、より電源効率を向上させることができる画像形成装置を提供することができる。 According to the present invention, it is possible to provide an image forming apparatus capable of further improving power supply efficiency when operating with lower power consumption than usual.
（Ａ）第１の実施形態
以下、本発明による画像形成装置の第１の実施形態を、図面を参照しながら詳述する。以下では、本発明の画像形成装置をプリンタに適用する例について説明する。
(A) First Embodiment Hereinafter, a first embodiment of an image forming apparatus according to the present invention will be described in detail with reference to the drawings. Hereinafter, an example in which the image forming apparatus of the present invention is applied to a printer will be described.
（Ａ−１）第１の実施形態の構成
図２は、この実施形態の画像形成装置１００の全体構成を示す概略断面図である。
(A-1) Configuration of First Embodiment FIG. 2 is a schematic cross-sectional view showing the overall configuration of the
図２に示すように、画像形成装置１００のハードウェア構成は、画像形成装置１００の構成を示す断面図であり、給紙部１、画像形成部２、定着部３、用紙排出部４に大別される。
As shown in FIG. 2, the hardware configuration of the
以下では、画像形成装置１００の構成について、印刷動作の順で説明を行う。
Hereinafter, the configuration of the
給紙部１は、用紙をセットする為の用紙カセット５、用紙を給紙するためのピックアップローラ６、７、８、用紙を画像形成部２へ搬送する為のレジストローラ９、１０を有している。
The paper feeding unit 1 has a paper cassette 5 for setting paper, pickup rollers 6, 7, 8 for feeding paper, and
画像形成部２は、カラー印刷装置の場合、プロセス色毎に画像形成ユニットを有している。画像形成部２では、ブラック（以下、「Ｋ」とも呼ぶ）、イエロー（以下「Ｙ」とも呼ぶ）、マゼンダ（以下、「Ｍ」とも呼ぶ）、シアン（以下、「Ｃ」とも呼ぶ）のそれぞれのトナー色ごとに、画像形成ユニット２０１（２０１Ｋ、２０１Ｙ、２０１Ｍ、２０１Ｃ）が配置されている。画像形成部２では、用紙搬送の上流方向（図２の右側）から、画像形成ユニット２０１Ｋ、２０１Ｙ、２０１Ｍ、２０１Ｃの順に配置されている。
In the case of a color printing apparatus, the
そして、各画像形成ユニット２０１は、静電潜像担持体である感光ドラム１１、感光ドラム１１に接触し感光ドラム１１表面に均一に高電圧を帯電させる帯電ローラ１２、感光ドラム１１に接触しトナー担持体である現像ローラ１３、現像ローラ１３に接触しトナーを現像ローラ１３へ供給するトナー供給ローラ１４を有している。また、画像形成部２には、各画像形成ユニット２０１に対して、それぞれ、露光部としてのＬＥＤヘッド１５及び脱着可能なトナーカートリッジ１６（対応する色のトナーが充填されたカートリッジ）が配置されている。さらに、画像形成部２には、感光ドラム１１に形成されたトナー像を用紙へ転写させる転写体である転写ベルト１７、転写ベルト１７を介して感光ドラム１１と当接されている転写ローラ１８が配置されている。
Each image forming unit 201 contacts the
定着部３は、用紙に転写されたトナーを定着させる定着ローラ１９、定着ローラ１９内部には、ハロゲンランプに代表されるヒータ２０、定着ローラ２０の表面温度を検出する為の温度検出センサ２１を有している。温度検出センサ２１は、例えば、サーミスタを適用することができる。
The fixing unit 3 includes a
用紙排出部４は、定着が完了した用紙を排出する為の排出ローラ２２を有している。
The
図１は、この実施形態の画像形成装置１００の制御及び電源の構成について示したブロック図である。
FIG. 1 is a block diagram showing the control and power supply configuration of the
図１に示すように、画像形成装置１００は、制御及び電源に係る構成要素として、電源部５００、メイン制御ブロック７００、サブ制御ブロック９００、各種センサ８００、及びアクチュエータ８０１等を有している。
As shown in FIG. 1, the
図３は、電源部５００の詳細構成を示すブロック図である。
FIG. 3 is a block diagram illustrating a detailed configuration of the
電源部５００は、一次スイッチ５０１、ヒータオンオフ回路５０２、ＡＣゼロクロス検出回路５００２、一次整流／平滑回路５０３、一次−二次変換部５０４、電圧フィードバック部２００６、ＤＣ２４Ｖオンオフスイッチ５０５、電圧検出回路５０６、スイッチオンオフ一次回路５０７、スイッチオンオフ二次回路５０８、ＤＣ−ＤＣコンバータ１００００、ブラウンインアウト回路９０００、及びＤＣ２４−５Ｖバイパス回路２００００を有している。この実施形態の例において、電源部５００は、商用電源１０００（交流電源）より出力されるＡＣ電圧にて動作するものとして説明するが、電源部５００の電源は交流電源に限定されないものである。
The
以下では、電源部５００から見て、メイン制御ブロック７００、サブ制御ブロック９００、アクチュエータ８０１等を含む制御系の構成要素（電力供給先の構成要素）を総称して「制御部」とも呼ぶものとする。また、以下では、電源部５００から見て、メイン制御ブロック７００及びサブ制御ブロック９００で制御処理（信号処理やデータ処理等）を行う構成要素を「ロジック部」とも呼ぶものとする。ロジック部としては、例えば、後述するメイン制御ブロック７００を構成するメイン制御ブロック７００や、後述するサブ制御ブロック９００を構成するサブ制御部９０２等が含まれる。
Hereinafter, when viewed from the
一次スイッチ５０１は電源部５００の入力側（商用電源１０００側）に配置されるものである。一次スイッチ５０１は、サブ制御部９０２から出力される制御信号（以下、「ＳＬＥＥＰ−Ｐ信号」と呼ぶ）、スイッチオンオフ一次回路５０７、スイッチオンオフ二次回路５０８によりオンオフする。
The
ヒータオンオフ回路５０２は、メイン制御部７０１から出力されるヒータオンオフ信号により、定着部３内部のヒータ２０をオンオフさせる回路である。
The heater on / off
ＡＣゼロクロス検出回路５００２は、商用電源１０００より出力されるＡＣ電圧のゼロクロス点を検出する回路である。ＡＣゼロクロス検出回路５００２は、例えば、整流ダイオード、抵抗、フォトカプラにより構成することができる。なお、ＡＣゼロクロス検出回路５００２において、フォトカプラはＡＣカプラに置き換えるようにしてもよい。
The AC zero
一次整流／平滑回路５０３は、商用電源１０００より供給されるＡＣ電圧を整流し、平滑する回路である。
The primary rectification /
一次−二次変換部５０４は、メイン制御ブロック７００へＤＣ電圧を供給する。一次−二次変換部５０４は、制御部側（二次側）に対して、ＤＣ２４Ｖを降圧してＤＣ５Ｖとし、ロジック部へ供給することもある。また、一次−二次変換部５０４は、二次側に複数の巻線出力があり、ＤＣ２４Ｖの他にＤＣ電圧を生成するようにしてもよい。
The primary-
ＤＣ−ＤＣコンバータ１００００は、一次−二次変換部より出力される電圧を降圧する回路であり、ＤＣ２４ＶをＤＣ５Ｖへ降圧している。ＤＣ−ＤＣコンバータ１００００は、ＩＣを使用して構成することができる。この実施形態では、ＤＣ−ＤＣコンバータ１００００の周辺回路を含めて「ＤＣ−ＤＣコンバータ」とも呼ぶものとする。電源部５００より出力されるＤＣ電圧の種類は制御部の構成で決定されることがあり、他にＤＣ３．３Ｖ出力が一般的である。この実施形態では、電源部５００より制御部へ出力される電圧は、ＤＣ２４Ｖ（第１の電圧）とＤＣ５Ｖ（第１の電圧よりも低い第２の電圧）であるものとする。ＤＣ２４Ｖは、アクチュエータ等のパワー部（例えば、後述するアクチュエータ駆動部７１０等を含む）へ出力する電圧であるものとする。また、ＤＣ５Ｖは、ロジック部へ出力する電圧であるものとする。
The DC-
電源部５００では、一次−二次変換部５０４及びその周辺回路により、主としてＤＣ２４Ｖ（第１の電圧）を出力する第１の電圧回路が構成されている。また、電源部５００では、ＤＣ−ＤＣコンバータ１００００及びその周辺回路により、ＤＣ５Ｖ（第２の電圧）を出力する第２の電圧回路が構成されている。
In the
ブラウンインアウト回路９０００は、ＤＣ−ＤＣコンバータ１００００の入力電圧（つまり、一次−二次変換部５０４の出力電圧）を検出し、所定の閾値にてＤＣ−ＤＣコンバータ１００００（ＤＣ−ＤＣコンバータ１００００のＩＣ）の機能を用いてオンオフさせる機能を担っているものである。
The brown-in / out
ＤＣ２４−５Ｖバイパス回路２００００は、ＤＣ−ＤＣコンバータ１００００の入出力と、ブラウンインアウト回路９０００との間を接続する回路である。
The DC24-
電圧フィードバック部２００６は、一次−二次変換部５０４より出力される電圧を検出し、一次−二次変換部５０４へ結果をフィードバックする回路である。
The
ＤＣ２４Ｖオンオフスイッチ５０５は、サブ制御部９０２から出力されるＳＬＥＥＰ−Ｐ信号に応じて、電源部５００から出力されるＤＣ２４Ｖをオンオフするスイッチである。ＤＣ２４Ｖオンオフスイッチ５０５は、例えば、リレーやＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等のスイッチング機能を備える部品を用いて構成することができる。
The DC24V on / off
電圧検出回路５０６は一次整流／平滑回路５０３出力の電圧を検出する電圧検知手段として機能する回路である。
The
スイッチオンオフ一次回路５０７、及びスイッチオンオフ二次回路５０８は、サブ制御部９０２から出力されるＳＬＥＥＰ−Ｐ信号によりオンオフする。また、スイッチオンオフ一次回路５０７、及びスイッチオンオフ二次回路５０８は、電圧検出回路５０６の検出結果によって強制的にオンオフする。
The switch on / off
次に、メイン制御ブロック７００の内部構成について説明する。
Next, the internal configuration of the
メイン制御ブロック７００は、メイン制御部７０１、ＲＯＭ７０２、ＲＡＭ７０３、温度検出部７０６、センサオンオフ回路７０７、高圧電源７０８、ヘッド制御部７０９、及びアクチュエータ駆動部７１０を有している。
The
メイン制御部７０１は、ＲＯＭ７０２（プログラムや設定データを保存している不揮発性の記憶部品）に書き込まれたプログラムによって動作する装置（コンピュータ）である。また、メイン制御部７０１は、時間計測を行うためのカウンタ７１１などを内蔵しているものとする。
The
ＲＡＭ７０３は、メイン制御部７０１によりデータ保管、読み出しが行われるメモリである。
A
温度検出部７０６は、定着部６００内部の温度検出センサ２１の出力を抵抗分圧し、メイン制御部７０１へ温度検出信号を出力するものである。
The
センサオンオフ回路７０７は、後述の各種センサ８００に供給する電源のオン／オフを制御するものである。センサオンオフ回路７０７は、各種センサ８００をオフに制御するセンサオフ信号又は、各種センサ８００をオンに制御するセンサオン信号を出力する。センサオンオフ回路７０７は、電源オン時の装置ウォームアップや、ホスト８０２などの指示により動作する印刷時以外は、基本的に、メイン制御部７０１よりセンサオフ信号が出力する。センサオンオフ回路７０７は、例えば、トランジスタで構成することができる。
The sensor on / off
高圧電源７０８は、上述の画像形成部２の感光ドラムや各種ローラへ高圧電圧を印加する電源である。ヘッド制御部７０９は、ＬＥＤヘッド１５のオンオフを制御する制御部である。
The high
アクチュエータ駆動部７１０は、メイン制御部７０１より出力されるロジック信号を元に、後述するアクチュエータ８０１へ駆動信号を出力する専用ドライバである。
The
各種センサ８００には、例えば用紙検出用の図示しない用紙走行路センサ（例えば、給紙部１、画像形成部２、定着部６００、及び用紙排出部４に配設された用紙走行路センサ）や画像濃度、色ずれ補正用のセンサ等が含まれる。
The
アクチュエータ８０１には、上述のアクチュエータ駆動部７１０により駆動する構成要素（例えば、給紙部１、画像形成部２、定着部６００、及び用紙排出部４等）に配設された図示しないモータ、クラッチ、ソレノイド、空冷用のＦＡＮ等が含まれる。
The
次に、サブ制御ブロック９００の内部構成について説明する。
Next, the internal configuration of the
サブ制御ブロック９００は、ＤＣ５Ｖオンオフスイッチ９０１、及びサブ制御部９０２を有している。
The
ＤＣ５Ｖオンオフスイッチ９０１は、サブ制御部９０２から制御部側に供給される制御信号（以下、「ＰＯＷＥＲＯＦＦ−Ｐ信号」と呼ぶ）に応じて、電源部５００から出力されるＤＣ５Ｖをオンオフするものである。ＤＣ５Ｖオンオフスイッチ９０１は、例えば、半導体であるＦＥＴ、トランジスタやリレー等を用いて構成することができる。
The DC5V on / off
サブ制御部９０２は、低消費モードでの動作時に制御処理を行うコンピュータ（例えば、メイン制御ブロック７００よりも小規模なマイクロコンピュータ）であり、低消費モードの１つであるスリープモードを示す信号としてＳＬＥＥＰ−Ｐ信号を出力する。サブ制御部９０２は、例えば、予め設定された時間経過後、または、ユーザが押下するメカスイッチ１００１のオンオフと連動して、低消費モードへの移行を行う。サブ制御部９０２は、例えば、メカスイッチ１００１オンオフにより、スリープモードよりもより低消費電力で動作するパワーオフモード（低消費モード）への移行、復旧が可能となっているものとする。
The
次に、電源部５００の詳細構成について図３を用いて説明する。
Next, a detailed configuration of the
図３に示すように電源部５００は、保護素子２０００、一次スイッチ５０１、フィルタ２００１、フィルタ２０００１、ヒータオンオフ回路５０２、突入防止回路２００２、一次整流／平滑回路５０３、一次−二次変換部５０４、二次整流／平滑回路２００３、ＤＣ５Ｖ保護回路３００００、ＤＣ２４Ｖオンオフスイッチ５０５、ＤＣ２４Ｖ保護回路２００４、二次フィルタ２００５、電圧フィードバック部２００６、ＤＣ−ＤＣコンパータ１００００、ブラウンインアウト回路９０００、ＤＣ２４Ｖ−５Ｖバイパス回路２００００、電圧検出回路５０６、スイッチオンオフ一次回路５０７、スイッチオンオフ二次回路５０８を有している。
As shown in FIG. 3, the
保護素子２０００は、商用電源１０００側から入力される過電流を抑制するものであり、例えば、過電流保護用のヒューズや雷サージ保護用のパリスタなどで構成することができる。
The
一次スイッチ５０１は、電源部５００の入力部に配置される。図３では、一次スイッチ５０１として、常閉接点タイプのリレーを適用した例について図示している。
The
フィルタ２００１は、一次スイッチ５０１の後段に配置されているフィルタである。
The
フィルタ２００１は、例えば、図示しないコモンあるいはノーマルチョークコイルとコンデンサで構成することができる。フィルタ２００１に適用するコンデンサとしては、例えばＬＩＮＥ、ＮＥＵＴＲＡＬ間に配置するＸコンと、ＬＩＮＥあるいはＮＥＵＴＲＡＬとＦＧ（フレームグラウンド）間に配置するＹコンで構成することができる。
The
フィルタ２０００１は、ヒータオンオフ回路５０２の後段に配置されているフィルタである。フィルタ２０００１は、フィルタ２００１と同様の方式により構成することができる。
The
ヒータオンオフ回路５０２は、定着部３内部のヒータ２０をオン／オフすることにより駆動（通電）し、定着部３内部の温度を所定の目標温度に保持する回路である。ヒータオンオフ回路５０２は、例えば、図示しないトライアックとフォトトライアックで構成することができる。また、ヒータオンオフ回路５０２には、保護用に図示しないリレーを搭載するようにしてもよい。ヒータオンオフ回路５０２は、メイン制御部７０１から出力されるヒータオンオフ信号により、例えば、上述のフォトトライアックをオンオフし、さらに上述のトライアックをオンオフすることにより、定着部３内部のヒータ２０を駆動（通電）することができる。
The heater on / off
突入防止回路２００２は、一次整流／平滑回路５０３の電解コンデンサ３００２充電時の突入電流を抑制する回路である。突入防止回路２００２は、例えば、サーミスタを用いることにより安価な構成とすることも可能であるが、その場合サーミスタ高温時に突入電流を抑制できない。そのため、突入防止回路２００２には、例えば、抵抗とスイッチ素子で構成されるトライアックやリレーを組み合わせた回路を適用するようにしてもよい。
The
一次整流／平滑回路５０３は、整流ダイオード３００１と電解コンデンサ３００２を有している。整流ダイオード３００１は４つのダイオードにより構成されたいわゆるブリッジダイオード（例えば、４素子入りのブリッジダイオード）で構成することができる。
The primary rectification /
一次−二次変換部５０４は、トランス４００１、メインＦＥＴ４００２、スナバ回路４００３、電源制御部４００４、補助巻線整流平滑回路４００５、及び電圧クランプ回路４００６を有している。
The primary-
トランス４００１は、一次側、二次側を電気的、物理的に絶縁させ、また、商用電源１０００より入力される電圧を変圧する機能を担っている。
The
メインＦＥＴ４００２は、トランス４００１の一次側の巻線に供給する電力をオンオフするもの（所謂スイッチングＦＥＴ）である。
The
スナバ回路４００３は、メインＦＥＴ４００２オフ時のスパイク電圧を抑制する回路である。スナバ回路４００３は、例えば、ファーストリカバリダイオード、抵抗、及びコンデンサを用いて構成することができる。また、スナバ回路４００３では、低消費を目的に、ツェナーダイオードを用いるようにしてもよい。
The
電源制御部４００４は、主に二次側のＤＣ出力電圧のフィードバック結果を元に、メインＦＥＴ４００２のゲート電圧オンデューティを決定するものである。この実施形態では、電源制御部４００４は、例えば、他励方式のＩＣを用いるものとして説明する。電源制御部４００４としては、例えば、補助巻線電圧を利用し、自励方式にすることも可能である。
The power
補助巻線整流平滑回路４００５は、電源制御部４００４の電源電圧となる補助巻線出力電圧を整流／平滑している。補助巻線整流平滑回路４００５は、例えば、整流ダイオード及び電解コンデンサを用いて構成することができる。
The auxiliary winding rectifying /
電圧クランプ回路４００６は、補助巻線出力電圧が電源制御の絶対最大定格を超える場合、電圧をクランプする回路である。電圧クランプ回路４００６は、例えば、ツェナーダイオード、整流ダイオード、トランジスタ、及び抵抗等を用いて構成することができる。
The
二次整流／平滑回路２００３は、トランス４００１の二次側巻線出力電圧を整流／平滑する。図３の例においてトランス４００１は、ＤＣ２４Ｖの１巻線出力、フライバック方式の構成で図示している。二次整流／平滑回路２００３は、例えば、整流ダイオードと電解コンデンサを用いることにより実現することができる。
The secondary rectification /
電圧フィードバック２００６は、二次整流／平滑回路２００３の出力に応じた信号を、電圧フィードバック２００６（電源制御部４００４）にフィードバックするものであり、シャントレギュレータ２１００、フォトカブラ２２００、及びＤＣ２４Ｖ設定電圧変換トランジスタ２３００を有している。
The
シャントレギュレータ２１００は、基準電圧を持っており、周辺の分圧抵抗により、ＤＣ出力電圧を設定するＩＣで構成することができる。また、シャントレギュレータ２１００は、設定電圧に対して、実際の電圧が上下した場合、フォトカブラ２２００をオンオフさせ、電源制御部４００４へ結果をフィードバックし、ＤＣ２４Ｖ電圧を安定化させている。
The
ＤＣ２４Ｖ設定電圧変換トランジスタ２３００は、サブ制御部９０２より出力されるＳＬＥＥＰ−Ｐ信号によりオンオフし、シャントレギュレータ２１００の周辺分圧抵抗値を変更することで、ＤＣ出力電圧を変更する。
The DC24V setting
ＤＣ２４Ｖ保護回路２００４は、ＤＣ２４Ｖとしての出力が所定以上とならないように保護するものである。ＤＣ２４Ｖ保護回路２００４としては、例えば、過電圧検出回路や過電流検出回路を用いて構成することができる。図３では、ＤＣ２４Ｖ保護回路２００４は、電圧フィードバック部２００６の後段に配置されているが、ＤＣ２４Ｖ保護回路２００４が過電圧又は過電流を検出する場合、一次側（例えば、電源制御部４００４）でも過電圧又は過電流を検出してスイッチング等により出力制御を行うことも可能である。ＤＣ２４Ｖ保護回路２００４として過電圧検出回路を適用する場合、当該過電圧保護回路は、例えば、ツェナーダイオードとフォトカプラで構成することができる。この場合、ＤＣ２４Ｖ保護回路２００４が、過電圧を検出すると、一次側の電源制御部４００４により、ラッチあるいは間欠でスイッチング停止させるようにしてもよい。また、ＤＣ２４Ｖ保護回路２００４として、過電流検出回路を適用する場合、当該過電流検出回路は、電流検出回路あるいはＤＣ出力電圧垂下検出回路、ヒューズ等を用いて構成することができる。
The
ＤＣ２４Ｖの二次側のフィルタ２００５は、例えばＬＣフィルタを用いて構成することができる。フィルタ２００５は、必ずしも搭載が必要ではない。
The
ＤＣ２４Ｖオンオフスイッチ５０５は、サブ制御部９０２から出力されるＳＬＥＥＰ−Ｐ信号により、ＤＣ２４の二次側の出力をオンオフするスイッチである。ＤＣ２４Ｖオンオフスイッチ５０５は、例えば、スイッチング機能に対応した半導体あるいはリレーで構成することができる。
The DC24V on / off
ＤＣ−ＤＣコンバータ１００００は、二次整流平滑回路２００３のＤＣ２４Ｖ電圧が入力されると、ＤＣ２４Ｖ電圧をＤＣ−ＤＣ変換して、ＤＣ５Ｖ電圧を出力するものである。ＤＣ−ＤＣコンバータ１００００は、例えば、負荷電流に応じた方式（例えば、ドロップタイプかスイッチングタイプのいずれかの方式）及びスイッチング周波数を適用することが望ましい。この実施形態では、ＤＣ−ＤＣコンバータ１００００は、スイッチングタイプであるものとする。また、ＤＣ−ＤＣコンバータ１００００としては、外部端子にオンオフ機能を備えたＤＣ−ＤＣコンバータＩＣを適用するものとする。以下では、ＤＣ−ＤＣコンバータ１００００を構成するＤＣ−ＤＣコンバータＩＣで、オンオフ機能に対応する外部端子を「ＥＮＡＢＬＥ端子」と呼ぶものとして説明する。また、以下では、ＤＣ−ＤＣコンバータ１００００の入力端子を「ＩＮ端子」、出力端子を「ＯＵＴ端子」と呼ぶものとする。
When the DC24V voltage of the secondary rectifying /
ブラウンインアウト回路９０００は、ブラウンインアウトツェナーダイオード２４００、前段トランジスタ２５００、後段トランジスタ２６００を有しており、後段トランジスタ２６００のコレクタ端子とＤＣ−ＤＣコンバータ１００００（ＥＮＡＢＬＥ端子）が接続される。
The brown-in / out
ＤＣ２４−５Ｖバイパス回路２００００は、バイパス回路ＦＥＴ２７００、及び整流ダイオード２８００を有している。
The DC24-
バイパス回路ＦＥＴ２７００のドレイン端子、ソース端子は、それぞれ、ＤＣ−ＤＣコンバータのＩＮ端子、ＯＵＴ端子に接続される。バイパス回路ＦＥＴ２７００のゲート端子は、ＤＣ−ＤＣコンバータ１００００のＥＮＡＢＬＥ端子に接続される。
The drain terminal and the source terminal of the
整流ダイオード２８００はバイパス回路ＦＥＴ２７００のドレイン、ソース端子に接続される。また、ＤＣ−ＤＣコンバータ１００００のＯＵＴ端子とバイパス回路ＦＥＴ２７００の間に整流ダイオードを接続する。整流ダイオード２８００としては、ショットキバリアダイオードを適用するようにしてもよい。
The
ＤＣ５Ｖ保護回路３００００は、ＤＣ５Ｖとしての出力が所定以上とならないように保護するものであり、ＤＣ２４Ｖ保護回路２００４と同様の構成を適用することができる。なお、ＤＣ２４Ｖ保護回路２００４及びＤＣ５Ｖ保護回路３００００を、電源制御部４００４に接続する場合は、図示しないフォトカプラを適用が必要となるが、ＤＣ２４Ｖ保護回路２００４とＤＣ５Ｖ保護回路２０００４の出力を共通で１つとして使用するようにしてもよい。
The
電圧検出回路５０６は、一次側の電圧を検出するものであり、一次整流／平滑回路５０３の後段に配置されている。電圧検出回路５０６は、ツェナーダイオード６００１及び抵抗６００２、６００３により構成されている。図３では、電圧検出回路５０６を構成するツェナーダイオード６００１を１個としているが、検出電圧に応じて、複数個用いるようにしてもよい。電圧検出回路５０６は、検出電圧に応じた電圧（抵抗分圧された電圧）を「電圧検出出力信号」として出力する。
The
スイッチオンオフ一次回路５０７は、一次側のスイッチオンオフ回路として機能するものであり、前段トランジスタ７００１、後段７００２、フォトダイオード７００３及び抵抗７００４、７００５を有している。前段トランジスタ７００１、及び後段７００２は、ＮＰＮトランジスタで構成することができる。フォトダイオード７００３は、スイッチオンオフ二次回路５０８のフォトトランジスタ８００２と一体型のフォトカプラとして構成されているものとする。トランジスタ７００２のベースと電圧検出回路５０６の抵抗分圧出力が接続される。
The switch-on / off
スイッチオンオフ二次回路５０８は、二次側のスイッチオンオフ回路として機能するものであり、トランジスタ８００１、フォトトランジスタ８００２、リレーコイル５１００、及び整流ダイオード５１０２を有している。
The switch-on / off
トランジスタ８００１は、サブ制御部９０２から出力されるＳＬＥＥＰ−Ｐ信号によりオンオフする。トランジスタ８００１はＮＰＮトランジスタで構成することができる。
The
リレーコイル５１００は一次スイッチ５０１のリレー接点をオンオフする駆動コイルであり、両端に逆起抑制用に整流ダイオード５１０２が接続されている。リレーコイル５１００はＤＣ５Ｖと接続している。スイッチオンオフ二次回路５０８のトランジスタ８００１のオンオフにより、リレーコイル５１００をオンオフする。また、図３では、一次スイッチ５０１にリレー（リレーコイル５１００により駆動するリレー）を適用するものとして図示しているが、半導体スイッチであるトライアックを適用するようにしてもよい。
The
一次スイッチ５０１の配置については、電源部５００の保護素子の後段に配置しているが、突入防止回路２００２の後段に配置も可能である。その場合、一次スイッチ５０１は、ピーク回路オンオフ回路の後段にもなる為、一次スイッチ５０１に電解コンデンサ３００２やピークの突入電流が流れず、小容量のスイッチを選択することができる。また、一次スイッチ５０１を一次整流／平滑回路５０３の後段とするようにしてもよい。その場合、一次スイッチ５０１は、リレーやトライアックだけでなく、ＦＥＴなどトランジスタを用いて構成するようにしてもよい。
The
以上のように、画像形成装置１００では、サブ制御部９０２が、低消費モード（スリープモード又はパワーオフモード）となるタイミングを判断する判断部として機能する。また、この実施形態の画像形成装置１００では、サブ制御部９０２の制御にしたがって低消費モードへの切替えに係る各動作（例えば、各回路やスイッチ等のオンオフ）が制御される構成となっている。以下では、サブ制御部９０２の制御に基づいて、低消費モードに切り替わる際に動作する各構成要素を「電力制御手段」とも呼ぶものとする。第１の実施形態において、スリープモードに移行する際の電力制御手段としては、例えば、一次−二次変換部５０４、電圧フィードバック部２００６、ＤＣ−ＤＣコンバータ１００００、ブラウンインアウト回路９０００、及びＤＣ２４−５Ｖバイパス回路２００００等が含まれる。また、画像形成装置１００がパワーオフモードとなる場合には、サブ制御ブロック９００のＤＣ５Ｖオンオフスイッチ９０１も電力制御手段の一部として機能する。
As described above, in the
また、第１の実施形態における画像形成装置１００では、スイッチオンオフ回路（スイッチオンオフ一次回路５０７、スイッチオンオフ二次回路５０８）及びその周辺回路により、電圧検出回路５０６（電圧検知手段）による検知電圧結果（電圧検出出力信号（Ｗ１０５））に従ったタイミングで、一次スイッチ５０１をオン状態又はオフ状態に切替えるスイッチ切替手段が構成されている。
In the
（Ａ−２）第１の実施形態の動作
次に、以上のような構成を有する第１の実施形態の画像形成装置１００の動作を説明する。
(A-2) Operation of the First Embodiment Next, the operation of the
以下では、画像形成装置１００について、図４、図５のタイミングチャートを用いて説明する。
Hereinafter, the
以下では、画像形成装置１００は、電源ケーブル接続、メカスイッチオン、ウォームアップ、待機、パワーセーブ、印刷時等の場合、通常モードで動作するものとして説明する。また、画像形成装置１００は、スリープ、パワーオフの各動作モード場合、通常モードよりも少ない消費電力で動作する低消費モード（省電力モード）となるものとして説明する。なお、パワーオフモードは、スリープモードよりもさらに消費電力の少ない動作モードであるものとする。
In the following description, it is assumed that the
図４は、画像形成装置１００が通常モードで起動（ウォームアップ）し、待機、パワーセーブ、印刷状態の順で動作した場合のタイミングチャートとなっている。図５は、画像形成装置１００が、パワーセーブ、スリープ、パワーオフの順で動作した場合のタイミングチャートとなっている。
FIG. 4 is a timing chart when the
図４、図５では、Ｗ１０１〜Ｗ１１３の１３種類の電圧あるいは電流の波形を示している。図４、図５では、縦軸は電圧、電流、又は対応する構成要素の状態（スイッチのオン／オフの状態や、信号のＨｉ又はＬｏ等）を示しており、横軸は時間を示している。
4 and 5
以下では波形Ｗ１０１〜Ｗ１１３のそれぞれの概要について説明する。 Hereinafter, the outline of each of the waveforms W101 to W113 will be described.
Ｗ１０１は、一次スイッチ５０１の出力電圧（以下、「一次スイッチ出力電圧」と呼ぶ）であり、商用電源１０００より出力されるＡＣ電圧を表している。一次スイッチ５０１は、常時閉状態である。そのため、通常動作時一次スイッチ５０１は、ショート状態となる。
W101 is an output voltage of the primary switch 501 (hereinafter referred to as “primary switch output voltage”), and represents an AC voltage output from the
Ｗ１０２は、リレー接点状態（一次スイッチ５０１の状態）を表している。図４、図５では、リレー接点（一次スイッチ５０１）のショート時をＬｏ、オープン時をＨｉで図示している。 W102 represents the relay contact state (the state of the primary switch 501). 4 and 5, the relay contact (primary switch 501) is illustrated as Lo when it is short and Hi when it is open.
Ｗ１０３は、整流／平滑回路の後段の整流／平滑後の出力電圧（以下、「一次整流／平滑出力電圧」と呼ぶ）を表している。一次整流／平滑出力電圧ＡＣ電圧としては、「（ｒｍｓ）Ｘ√２」のＤＣ電圧が出力されるものとする。 W103 represents the output voltage after rectification / smoothing at the subsequent stage of the rectification / smoothing circuit (hereinafter referred to as “primary rectification / smoothing output voltage”). It is assumed that a DC voltage of “(rms) X√2” is output as the primary rectified / smoothed output voltage AC voltage.
Ｗ１０４は、電源部５００の入力部の一次電流の実効値（以下、「一次電流（ｒｍｓ）」と呼ぶものとする）を表している。一次電流（ｒｍｓ）は、画像形成装置１００の動作モードにより、電流値の大小を示している。
W104 represents the effective value of the primary current of the input unit of the power supply unit 500 (hereinafter referred to as “primary current (rms)”). The primary current (rms) indicates the magnitude of the current value depending on the operation mode of the
Ｗ１０５は、電圧検出回路５０６で抵抗分圧されたトランジスタ７００１（スイッチオフ一次回路５０７）のベース電圧（電圧検出出力信号）を示している。電圧検出出力信号（Ｗ１０５）はＨｉレベル又はＬｏレベルの値に遷移する。
W105 indicates the base voltage (voltage detection output signal) of the transistor 7001 (switch-off primary circuit 507) that has been resistance-divided by the
Ｗ１０６は、スイッチオンオフ一次回路５０７のフォトダイオード７００３の電流（以下、「スイッチオンオフカプラ電流」と呼ぶ）を表している。スイッチオンオフカプラ電流（Ｗ１０６）は、Ｈｉレベル又はＬｏレベルの値に遷移する。
W106 represents the current of the
電圧検出出力信号（Ｗ１０５）がＨｉ、つまり、一次整流／平滑回路５０３の電解コンデンサ３００２が充電状態では、フォトダイオード７００３に電流は流れない為、スイッチオンオフカプラ電流（Ｗ１０６）はゼロ（Ｌｏレベル）となる。そして、電解コンデンサ３００２が放電状態となり、電圧検出出力信号（Ｗ１０５）が後述の電圧Ｖ１まで垂下した場合、スイッチオンオフカプラ電流（Ｗ１０６）はＨｉとなる。
When the voltage detection output signal (W105) is Hi, that is, when the
Ｗ１０７は、一次−二次変換部５０４の電源制御部４００４よりメインＦＥＴ４００２に出力（供給）される電圧（以下、「メインＦＥＴゲート電圧」と呼ぶ）を示している。電源制御部４００４は、低負荷時スイッチング動作が間欠動作になるように構成されている。そして、電源制御部４００４は、画像形成装置１００の動作モード（すなわち、一次電流（ｒｍｓ）（Ｗ１０４））が変化することにより、スイッチング間欠周期が変化するように構成されているものとする。
W107 indicates a voltage (hereinafter referred to as “main FET gate voltage”) output (supplied) from the power
Ｗ１０８は、サブ制御部９０２より出力されるＳＬＥＥＰ−Ｐ信号である。ＳＬＥＥＰ−Ｐ信号（Ｗ１０８）は、Ｈｉレベル又はＬｏレベルのいずれかの値に遷移する。サブ制御部９０２は、通常モード動作時はＬｏレベルを出力し、低消費モード（スリープモード又はパワーオフモード）時はＨｉレベルを出力する。
W108 is a SLEEP-P signal output from the
Ｗ１０９は、ＤＣ−ＤＣコンバータ１００００のＩＮ端子に入力される電圧、言い換えると、二次整流平滑回路２００３の出力電圧（以下、「ＤＣ−ＤＣ入力電圧」と呼ぶ）である。
W109 is a voltage input to the IN terminal of the DC-
Ｗ１１０は、ＤＣ−ＤＣコンバータ１００００のＥＮＡＢＬＥ端子に入力される電圧（以下、「ＤＣ−ＤＣ／ＥＮＡＢＬＥ端子電圧」と呼ぶ）である。 W110 is a voltage input to the ENABLE terminal of the DC-DC converter 10000 (hereinafter referred to as “DC-DC / ENABLE terminal voltage”).
Ｗ１１１は、バイパス回路ＦＥＴ２７００（ＤＣ２４−５Ｖバイパス回路２００００）のゲート電圧（以下、「バイパスＦＥＴゲート電圧」と呼ぶ）である。 W111 is a gate voltage of the bypass circuit FET2700 (DC24-5V bypass circuit 20000) (hereinafter referred to as “bypass FET gate voltage”).
Ｗ１１２は、電源部５００から制御部へのＤＣ５Ｖの電圧出力（以下、「ＤＣ５Ｖ出力」と呼ぶ）を示している。
W112 indicates a DC5V voltage output (hereinafter referred to as "DC5V output") from the
Ｗ１１３は、電源部５００から制御部へのＤＣ２４Ｖの電圧出力（以下、「ＤＣ２４Ｖ出力」と呼ぶ）を示している。
W113 represents a voltage output of 24V DC (hereinafter referred to as “DC24V output”) from the
次に、横軸のタイミング（ｔ１）〜（ｔ６）の順に動作説明を行う。 Next, the operation will be described in the order of timings (t1) to (t6) on the horizontal axis.
[タイミング（ｔ１）]
タイミング（ｔ１）の時点にて、商用電源１０００と電源部５００を接続する為の図示しない電源ケーブル接続等により、電源オン状態となったものとする。
[Timing (t1)]
It is assumed that the power supply is turned on at the timing (t1) due to connection of a power cable (not shown) for connecting the
この時点で、リレー接点（Ｗ１０２）は、ショート状態の為、一次整流／平滑出力電圧（Ｗ１０３）は商用ＡＣ電圧のピーク値（以下、当該電圧値を「Ｖ０」と呼ぶ）まで上昇し、電解コンデンサ３００２は充電状態となる。ここで、一次電流（ｒｍｓ）（Ｗ１０４）は、電解コンデンサ３００２が充電に至るまでの区間は、突入防止回路で抑制された電流が流れる。突入電流が流れる時間は、条件にもよるが、数ｍｓオーダーである。また、一次整流／平滑出力電圧（Ｗ１０３）がある閥値に達した場合、電圧検出出力信号（Ｗ１０５）は、Ｈｉレベルへ切り替わる。さらに、ＤＣ５Ｖ出力（Ｗ１１２）立上り前は、トランジスタ７００２のベース電流を決める補助巻線整流平滑回路４００５出力電圧がゼロであり、スイッチオンオフカプラ電流（Ｗ１０６）は流れない（ゼロとなる）。補助巻線電圧は、ＤＣ２４Ｖ二次巻線と一次補助巻線の巻線比率で決まる。ＤＣ５Ｖ出力（Ｗ１１２）の立上り後も電圧検出出力信号（Ｗ１０５）がＨｉレベルの為、スイッチオンオフカプラ電流（Ｗ１０６）は流れない。
At this time, since the relay contact (W102) is in a short state, the primary rectification / smoothing output voltage (W103) rises to the peak value of the commercial AC voltage (hereinafter, this voltage value is referred to as “V0”) The
メインＦＥＴゲート電圧（Ｗ１０７）は、電源制御部４００４起動後に、出力開始となる。このとき、電源制御部４００４は、スイッチング周波数やオンデューティを制限したソフトスタートで起動させることが望ましい。さらに、ＳＬＥＥＰ−Ｐ信号（Ｗ１０８）は、起動時はＬｏレベル出力とする。さらにまた、ＤＣ−ＤＣ入力電圧（Ｗ１０９）は、メインＦＥＴゲート電圧（Ｗ１０７）出力により、スイッチングを開始し、上昇し始める。また、電圧フィードバック部２００６のシャントレギュレータ２１００により電圧検出し、ＤＣ２４Ｖ設定電圧より上下した場合、フォトカブラ２２００をオンオフさせ、検出結果を電源制御部４００４ヘフィードバックさせ、ＤＣ２４Ｖ出力（Ｗ１１３）を安定化させている。
The main FET gate voltage (W107) starts to be output after the power
起動時はブラウンインアウトツェナーダイオード２４００のツェナー電圧に達するまでは前段トランジスタ２５００がオフであるため、ＤＣ−ＤＣ／ＥＮＡＢＬＥ端子電圧（Ｗ１１０）はＬｏレベルとなる。
At start-up, the
バイパス回路ＦＥＴ２７００では、ＤＣ−ＤＣ入力電圧（Ｗ１０９）とＤＣ−ＤＣ／ＥＮＡＢＬＥ端子電圧（Ｗ１１０）の電位差と、バイパス回路ＦＥＴ２７００周辺の分圧抵抗比により、ゲート閾値が決まる。起動時は、ＤＣ−ＤＣ入力電圧立ち上がり時間より、バイパス回路ＦＥＴ２７００の周辺抵抗、コンデンサで決定される時定数を遅くすることにより、バイパスＦＥＴゲート電圧（Ｗ１１１）が閾値を超えないように設定することが望ましい。よって、バイパスＦＥＴゲート電圧（Ｗ１１１）は、ＤＣ−ＤＣ入力電圧（Ｗ１０９）の上昇と共に、上昇するが、閾値には達しない。
In the
この時点では、ＤＣ−ＤＣ／ＥＮＡＢＬＥ端子電圧（Ｗ１１０）がＬｏレベルの為、ＤＣ−ＤＣコンバータが起動しない。そのため、この時点でＤＣ５Ｖ出力（Ｗ１１２）は０Ｖの状態となる。 At this time, since the DC-DC / ENABLE terminal voltage (W110) is at the Lo level, the DC-DC converter does not start. Therefore, at this time, the DC5V output (W112) becomes 0V.
[タイミング（ｔ２）]
その後、タイミング（ｔ２）の時点で、ＤＣ５Ｖ出力（Ｗ１１２）が定常状態まで達したものとする。ＤＣ５Ｖ出力（Ｗ１１２）が定常状態まで達すると、サブ制御部９０２は、ＳＬＥＥＰ−Ｐ信号としてＨｉレベルを出力する。例えば、制御部側に図示しないリセットＩＣを搭載し、当該リセットＩＣによるリセット機能を利用し切り替えるようにしてもよい。ＳＬＥＥＰ−Ｐ信号（Ｗ１０８）出力をＨｉレベルとすることにより、電圧フィードバック部２００６のシャントレギュレータ分圧抵抗を変更するＤＣ２４Ｖ設定電圧変換トランジスタ２３００がオンし、ＤＣ２４Ｖ設定電圧を変更する。当該設定電圧は任意で構わないが、この実施形態では例として、ＤＣ５．２５Ｖとする。ＤＣ２４Ｖ設定電圧をＤＣ５．２５Ｖ設定電圧へ変更することで、ＤＣ−ＤＣ入力電圧（Ｗ１０９）はＤＣ５．２５Ｖに保持される。ＤＣ−ＤＣ／ＥＮＡＢＬＥ端子電圧（Ｗ１１０）は、後述するブラウンインアウトツェナーダイオード２４００のツェナー電圧をＤＣ５．２５Ｖより上に設定している為、この時点ではＬｏレベルとなる。
[Timing (t2)]
Thereafter, it is assumed that the DC5V output (W112) reaches the steady state at the timing (t2). When the DC5V output (W112) reaches the steady state, the
バイパスＦＥＴゲート電圧（Ｗ１１１）は、ＤＣ−ＤＣ入力電圧（Ｗ１０９）の立ち上がり時間より長く設定している為、タイミング（ｔ２）の時点の後にＨｉレベルとなる。 Since the bypass FET gate voltage (W111) is set to be longer than the rising time of the DC-DC input voltage (W109), the bypass FET gate voltage (W111) becomes Hi level after the timing (t2).
バイパス回路ＦＥＴ２７００がオンすることで、ＤＣ５Ｖ出力（Ｗ１１２）として、ＤＣ−ＤＣ入力電圧（Ｗ１０９）であるＤＣ５．２５Ｖが出力される。 When the bypass circuit FET2700 is turned on, DC 5.25V that is the DC-DC input voltage (W109) is output as the DC5V output (W112).
スイッチオンオフ二次回路５０８のトランジスタ８００１がオンとなり、リレーコイル５１００に必要電流が流れ、リレー接点（Ｗ１０２）オープンとなる。リレーコイル５１００の抵抗値とリレーコイル５１００の両端電圧により、必要電流は決定される。
The
一次スイッチ出力電圧（Ｗ１０１）は、一次スイッチ５０１がオープンとなる為、ゼロとなる。
The primary switch output voltage (W101) becomes zero because the
一次整流／平滑出力電圧（Ｗ１０３）は、一次スイッチ５０１がオープンの為、垂下していく。なお、タイミング（ｔ２）からタイミング（ｔ３）までは、後述するパワーオフモードと同じ状態である。
The primary rectified / smoothed output voltage (W103) drops because the
[タイミング（ｔ３）]
タイミング（ｔ３）の時点にて、ユーザがメカスイッチ１００１を押下し、サブ制御部９０２は、ＳＬＥＥＰ−Ｐ信号としてＬｏレベルを出力する。そして、スイッチオンオフ二次回路５０８のトランジスタ８００１がオフとなり、リレーコイル５１００への電圧印加が遮断され、リレー接点（Ｗ１０２）がショート状態（Ｌｏ）となり、一次スイッチ出力電圧（Ｗ１０１）がオンとなる。
[Timing (t3)]
At timing (t3), the user presses the
タイミング（ｔ３）の時点にて、整流／平滑回路５０３の電解コンデンサ３００２が充電され、一次整流／平滑出力電圧（Ｗ１０３）がＶ０まで上昇する。一次電流（ｒｍｓ）（Ｗ１０４）は、ウォームアップ開始により、メイン制御部７０１よりヒータオンオフ信号が出力され、定着部３内部のピーク通電が開始、メイン制御部７０２よりアクチュエータ８０１が動作開始することで増加する。また、前述のタイミング（ｔ１）の時点の突入電流と同様に、タイミング（ｔ３）の時点でも突入電流が発生する。これは、定着部３の熱源がハロゲンで且つコールドスタートの場合の特性である。この場合、ハロゲンの抵抗特性上、抵抗値が低い為、突入電流が発生する。防止方法としては、例えば、商用電源１０００より出力されるＡＣゼロクロス信号をメイン制御部７０１へ出力する。そして、メイン制御部７０１によりヒータオンタイミングをＡＣ電圧位相角の９０〜１８０°の間に設定してオンオフし、突入電流を抑制するようにしてもよい。
At the timing (t3), the
電圧検出出力信号（Ｗ１０５）はＨｉレベルを保持し、スイッチオンオフカプラ電流（Ｗ１０６）は０Ａとなる。メインＦＥＴゲート電圧（Ｗ１０７）は、ゲート出力オフ期間がなくなり、且つスイッチングオンデューティが高い状態となる。 The voltage detection output signal (W105) maintains the Hi level, and the switch on / off coupler current (W106) becomes 0A. In the main FET gate voltage (W107), the gate output off period disappears and the switching on duty is high.
ＳＬＥＥＰ−Ｐ信号（Ｗ１０８）がＬｏレベルとなると、電圧フィードバック部２００６のシャントレギュレータ分圧抵抗を変更するＤＣ２４Ｖ設定電圧変換トランジスタ２３００がオフし、設定電圧がＤＣ５．２５ＶからＤＣ２４Ｖに変更されることになる。これにより、ＤＣ−ＤＣ入力電圧（Ｗ１０９）は、ＤＣ２４Ｖまで上昇し、保持されることになる。
When the SLEEP-P signal (W108) becomes the Lo level, the DC24V setting
ＤＣ−ＤＣ／ＥＮＡＢＬＥ端子電圧（Ｗ１１０）は、ＤＣ−ＤＣ入力電圧（Ｗ１０９）が５．５Ｖに達した時点で、Ｈｉレベルとなる。これは、ブラウンインアウトツェナーダイオード２４００のツェナー電圧を５．５Ｖとした場合である。すなわち、前段トランジスタ２５００がオン、後段トランジスタ２６００がオフとなり、ＤＣ−ＤＣ／ＥＮＡＢＬＥ端子電圧（Ｗ１１０）が、抵抗を介してＤＣ−ＤＣ入力電圧（Ｗ１０９）と同電位になることを示している。ツェナー電圧は任意であり、使用するＤＣ−ＤＣコンバータ１００００のＥＮＡＢＬＥ機能、周辺定数により決定することが望ましい。
The DC-DC / ENABLE terminal voltage (W110) becomes Hi level when the DC-DC input voltage (W109) reaches 5.5V. This is a case where the Zener voltage of the brown-in / out
ＤＣ−ＤＣ／ＥＮＡＢＬＥ端子電圧（Ｗ１１０）がＨｉレベルになることにより、電位差がゼロになる為、バイパスＦＥＴゲート電圧（Ｗ１１１）はＬｏレベルとなる。 Since the potential difference becomes zero when the DC-DC / ENABLE terminal voltage (W110) becomes Hi level, the bypass FET gate voltage (W111) becomes Lo level.
ＤＣ−ＤＣ／ＥＮＡＢＬＥ端子電圧（Ｗ１１０）がＨｉレベルになることで、ＤＣ−ＤＣコンバータ１００００が起動する。これにより、ＤＣ５Ｖ出力（Ｗ１１２）が起動開始し、ＤＣ５Ｖ出力（Ｗ１１２）の出力状態が保持される。
When the DC-DC / ENABLE terminal voltage (W110) becomes Hi level, the DC-
ＳＬＥＥＰ−Ｐ信号がＬｏレベルとなることにより、ＤＣ２４Ｖオンオフスイッチ５０５がオンし、ＤＣ２４Ｖ出力（Ｗ１１３）が出力される。
When the SLEEP-P signal becomes Lo level, the DC24V on / off
[タイミング（ｔ４）]
その後、タイミング（ｔ４）の時点にて、画像形成装置１００は、ウォームアップ動作を完了し、待機モードに移行することになる。待機モード移行により、一次電流（ｒｍｓ）（Ｗ１０４）が低下する。
[Timing (t4)]
Thereafter, at the timing (t4), the
具体的には、メイン制御部７０１にてアクチュエータ系を停止させ、且つ使用しないセンサ系を停止させる。定着部３については、印刷指示後のウォームアップ時間短縮後を考慮し、ピーク温度設定を変更し、ヒータオンオフ制御は継続する。そして、アクチュエータ系が停止し、大幅にＤＣ負荷電流（メインＦＥＴ４００２の出力電流）が低下となる為、ウォームアップ時に対して、メインＦＥＴゲート電圧（Ｗ１０７）のゲート出力オフ期間が長くなる。これは、フォトカブラ２２００（電圧フィードバック部２００６）の出力電圧値により、電源制御部４００４が連続発振から間欠発振に切り替わることを示している。
Specifically, the
[タイミング（ｔ５）]
その後、タイミング（ｔ５）の時点にて、画像形成装置１００は、メイン制御部７０１の制御やサブ制御部９０２等の制御によりパワーセーブモードに移行したものとする。画像形成装置１００において、待機モードからパワーセーブモードへ移行する時間は、例えば、図示しないオペレーションパネルにより任意に設定変更可能とするようにしてもよい。
[Timing (t5)]
After that, at the timing (t5), the
パワーセーブモード移行により、一次電流（ｒｍｓ）（Ｗ１０４）は、更に低下する。パワーセーブモード時の動作としては、待機モードに対して定着部３のヒータ２０をオフ（ヒータオフ）としている点が異なる。メインＦＥＴゲート電圧（Ｗ１０７）については、ヒータオフ以外の動作は同一の為、待機モード時と同様である。
The primary current (rms) (W104) further decreases due to the transition to the power save mode. The operation in the power save mode is different from the standby mode in that the
[タイミング（ｔ６）]
タイミング（ｔ６）の時点にて、ホスト８０２などから印刷指示が発生した場合、画像形成装置１００は、印刷モードに移行することになる。
[Timing (t6)]
When a print instruction is issued from the
一次電流（ｒｍｓ）（Ｗ１０４）は、各モードで最大値を示すことになる。 The primary current (rms) (W104) shows a maximum value in each mode.
図１１ではパワーセーブモード時に印刷指示としている為、前述のピークがコールドスタート状態となり、ピーク突入電流も発生する。 In FIG. 11, since the print instruction is used in the power save mode, the above-described peak is in a cold start state, and a peak inrush current is also generated.
メインＦＥＴゲート電圧（Ｗ１０７）は、ゲート出力オフ期間がなくなり、且つスイッチングオンデューティが高い状態となる。 In the main FET gate voltage (W107), the gate output off period disappears and the switching on duty is high.
次に、図５を用いて、画像形成装置１００が、パワーセーブモードからスリープモードとなり、さらにその後パワーオフモードとなる動作について説明する。図５は、画像形成装置１００において、図４のタイミング（ｔ６）で印刷が発生せず、パワーセーブモードが継続した状態から始まるタイミングチャートとなっている。
Next, an operation in which the
[タイミング（ｔ７）]
タイミング（ｔ７）の時点まで、前述のパワーセーブモードで印刷指示が発生しなかったため、画像形成装置１００は、スリープモードに移行を開始したものとする。画像形成装置１００において、パワーセーブモードからスリープモードへ移行する時間は限定されないものであるが、例えば、図示しないオペレーションパネルにより任意に設定変更可能とするようにしてもよい。
[Timing (t7)]
It is assumed that the
タイミング（ｔ７）で、電源部５００のスイッチオンオフ二次回路５０８のトランジスタ８００１がオンし、リレーコイル５１００が通電状態となり、一次スイッチ５０１がオープンとなる。よって、この時点で、リレー接点（Ｗ１０２）がオープン状態となり、一次スイッチ出力電圧（Ｗ１０１）が０Ｖ（つまり遮断状態）となり、一次電流（ｒｍｓ）（Ｗ１０４）が０Ａとなり、装置ＡＣ消費電力が０Ｗの状態となる。
At timing (t7), the
ＤＣ負荷電流がパワーセーブ時よりも更に下がり、それにともなって、メインＦＥＴゲート電圧（Ｗ１０７）も低下する。そして、ＤＣ負荷電流が低下すると、後述のＤＣ−ＤＣコンバータ１００００をオフとし、ＤＣ５Ｖ出力（Ｗ１１２）がＤＣ５．２５Ｖ電圧となる。
The DC load current is further lowered than that during power saving, and accordingly, the main FET gate voltage (W107) is also lowered. When the DC load current decreases, a later-described DC-
ＳＬＥＥＰ−Ｐ信号（Ｗ１０８）がＨｉレベルとなることによりＤＣ２４Ｖオンオフスイッチ５０５がオフとなり、メイン制御部７０１へのＤＣ２４Ｖ出力（Ｗ１１３）を遮断する。これにより、電源部５００の消費電力も下がり、ゲート電圧オフ期間（メインＦＥＴゲート電圧（Ｗ１０７）のオフ期間）が長くなる。
When the SLEEP-P signal (W108) becomes Hi level, the DC24V on / off
電圧フィードバック部２００６のシャントレギュレータ分圧抵抗を変更するＤＣ２４Ｖ設定電圧変換トランジスタ２３００がオンし、ＤＣ２４Ｖ設定電圧をＤＣ５．２５Ｖ設定電圧へ変更することで、ＤＣ−ＤＣ入力電圧（Ｗ１０９）は、ＤＣ５．５Ｖへ垂下し、保持状態となる。
The DC24V setting
「ブラウンインアウトツェナーダイオード２４００のツェナー電圧（＝５．５Ｖ）＞ＤＣ−ＤＣ入力電圧（Ｗ１０９）（＝５．２５Ｖ）」となることで、前段トランジスタ２５００がオフし、後段トランジスタ２６００がオンする。これにより、ＤＣ−ＤＣ／ＥＮＡＢＬＥ端子電圧（Ｗ１１０）は、Ｌｏレベルとなる。
When “Zener voltage of brown-in / out zener diode 2400 (= 5.5 V)> DC-DC input voltage (W109) (= 5.25 V)”, the front-
タイミング（ｔ７）以後、ＤＣ−ＤＣ／ＥＮＡＢＬＥ端子電圧（Ｗ１１０）がＬｏレベルになることで、バイパスＦＥＴゲート電圧（Ｗ１１１）は、ゲート閥値まで達する。 After the timing (t7), when the DC-DC / ENABLE terminal voltage (W110) becomes the Lo level, the bypass FET gate voltage (W111) reaches the gate threshold value.
また、タイミング（ｔ７）以後、バイパス回路ＦＥＴ２７００がオンすることで、ＤＣ５Ｖ出力（Ｗ１１２）として、ＤＣ−ＤＣ入力電圧（Ｗ１０９）であるＤＣ５．２５Ｖが出力される。 Further, after the timing (t7), the bypass circuit FET2700 is turned on, so that DC 5.25V that is the DC-DC input voltage (W109) is output as the DC5V output (W112).
さらにまた、タイミング（ｔ７）以後、ＳＬＥＥＰ−Ｐ信号がＨｉレベルを出力することにより、ＤＣ２４Ｖオンオフスイッチ５０５がオフする。これにより、ＤＣ２４Ｖ出力（Ｗ１１３）は、垂下していく。
Furthermore, after timing (t7), when the SLEEP-P signal outputs Hi level, the DC24V on / off
[タイミング（ｔ８）]
その後、タイミング（ｔ８）の時点で、一次整流／平滑出力電圧（Ｗ１０３）がＶ１に到達すると、電圧検出出力信号（Ｗ１０５）がＨｉレベルからＬｏレベルに切り替わる。ここで、Ｖ１については、電源制御部４００４のブラウンアウトあるいはＵＶＰ（下限電圧保護）より高い電圧値となるように設定することで、スイッチングが完全停止せず、かつ、ＤＣ出力電圧が垂下することなく、安定したＤＣ電圧を出力し続けることが可能となる。電圧検出回路５０６を構成するツェナーダイオード６００１のツェナー電圧＝Ｖ１となるようにツェナーダイオードを選択することが望ましい。前述の通り、図３に示す電圧検出回路５０６では、ツェナーダイオード６００１を一つ実装しているが、直列に複数実装するようにしてもよい。
[Timing (t8)]
Thereafter, when the primary rectified / smoothed output voltage (W103) reaches V1 at timing (t8), the voltage detection output signal (W105) switches from the Hi level to the Lo level. Here, V1 is set so as to have a voltage value higher than the brownout or UVP (lower limit voltage protection) of the power
電圧検出出力信号（Ｗ１０５）がＬｏレベルに切り替わり、スイッチオンオフ一次回路５０７のトランジスタ７００１がオフとなり、トランジスタ７００２がオンし、フォトダイオード７００３に電流が流れる。つまり、この時点で、スイッチオンオフカプラ電流（Ｗ１０６）がＨｉレベルとなる。フォトダイオード７００３がオンすることで、スイッチオンオフ二次回路５０８のフォトトランジスタ８００２がオンし、ＳＬＥＥＰ−Ｐ信号（Ｗ１０８）出力を強制的にＬｏレベルとし、リレーコイル５１００が非通電状態となり、一次スイッチ５０１がオンとなる。つまり、この時点で、リレー接点（Ｗ１０２）がショート状態となり、一次スイッチ出力電圧（Ｗ１０１）が復旧し、一次整流／平滑出力電圧（Ｗ１０３）が上昇する。そして、一次電流（ｒｍｓ）（Ｗ１０４）は充電までの時間消費されることになる。
The voltage detection output signal (W105) is switched to the Lo level, the
[タイミング（ｔ９）]
その後、タイミング（ｔ９）の時点にて、一次整流／平滑出力電圧（Ｗ１０３）がＶ１を超えると、電圧検出出力信号（Ｗ１０５）がＨｉレベルに切り替わり、スイッチオンオフ一次回路５０７のトランジスタ７００１がオンとなり、トランジスタ７００２がオフし、フォトダイオード７００３がオフとなる。つまり、この時点で、スイッチオンオフカプラ電流（Ｗ１０６）がＬｏレベルとなり、スイッチオンオフ二次回路５０８のフォトトランジスタ８００２がオフし、ＳＬＥＥＰ−Ｐ信号（Ｗ１０８）がサブ制御部９０２の指示通りＨｉレベルとなり、リレーコイル５１００が通電状態となり、一次スイッチ５０１がオフとなる。さらに、この時点で、リレー接点（Ｗ１０２）がオープンとなり、一次スイッチ出力電圧（Ｗ１０１）がオフとなる。これはタイミング（ｔ７）と同様の動作である。以後、画像形成装置１００は、スリープモードを維持する間、タイミング（ｔ８）〜（ｔ９）と同様の動作を繰り返すことになる。
[Timing (t9)]
Thereafter, when the primary rectified / smoothed output voltage (W103) exceeds V1 at timing (t9), the voltage detection output signal (W105) is switched to the Hi level, and the
[タイミング（ｔ１０）]
そして、タイミング（ｔ９）以後、画像形成装置１００において更に印刷指示が発生せず、タイミング（ｔ１０）の時点にて、パワーオフモードに移行することになったものとする。画像形成装置１００が、スリープモードからパワーオフモードへ移行するタイミングは限定されないものであるが、例えば、図示しないオペレーションパネルにより任意に設定変更可能とするようにしてもよい。
[Timing (t10)]
Further, it is assumed that after the timing (t9), no further print instruction is issued in the
タイミング（ｔ１０）では、サブ制御部９０２より出力されるＰＯＷＥＲＯＦＦ−Ｐ信号がＬｏレベルからＨｉレベルに切り替わり、サブ制御ブロック９００のＤＣ５Ｖオンオフスイッチ９０１がオフとなり、電源部５００とサブ制御ブロック９００の大部分のＤＣ５Ｖ供給を遮断する。さらに、この時点で、ＤＣ５Ｖ出力（Ｗ１１２）及びＤＣ２４Ｖ出力（Ｗ１１３）が、メイン制御ブロック７００と遮断状態となるため、各モード中最も低負荷となる。したがって、メインＦＥＴゲート電圧（Ｗ１０７）におけるゲート出力オフ期間は各モード中最長となる。
At timing (t10), the POWEROFF-P signal output from the
なお、その後のタイミング（ｔ１１）、（ｔ１２）の動作は、上述のタイミング（ｔ８）、（ｔ９）とほぼ同様であるため、詳細説明を省略する。タイミング（ｔ１１）、（ｔ１２）では、ＤＣ負荷電流が「スリープモード＞パワーオフモード」となる。したがって、タイミング（ｔ１１）、（ｔ１２）では、一次整流／平滑出力電圧（Ｗ１０３）の垂下傾きが「スリープモード＞パワーオフモード」となり、一次電流（ｒｍｓ）（Ｗ１０４）が「スリープモード＞パワーオフモード」となる点で、上述のタイミング（ｔ８）、（ｔ９）と異なる。 Since the subsequent operations at timings (t11) and (t12) are substantially the same as those at the timings (t8) and (t9), detailed description thereof is omitted. At timings (t11) and (t12), the DC load current is “sleep mode> power off mode”. Therefore, at timings (t11) and (t12), the drooping slope of the primary rectified / smoothed output voltage (W103) is “sleep mode> power off mode”, and the primary current (rms) (W104) is “sleep mode> power off”. It differs from the above timings (t8) and (t9) in that it becomes a “mode”.
（Ａ−３）第１の実施形態の効果
第１の実施形態によれば、以下のような効果を奏することができる。
(A-3) Effects of First Embodiment According to the first embodiment, the following effects can be achieved.
第１の実施形態の画像形成装置１００は、低消費モード時（この実施形態ではスリープモード又はパワーオフモード時）に、入力電圧検知結果（電圧検出出力信号（Ｗ１０５）のレベル）を元に、電源入力部のスイッチ（一次スイッチ５０１）のオンオフを切り替えている。これにより、画像形成装置１００では、長時間電源全ての通電を遮断することが可能となる。
The
また、画像形成装置１００では、低消費モード時に、不要な電源回路の消費電力を下げることで、装置全体の電源効率を上げることができるという効果を奏する。
Further, the
具体的には、画像形成装置１００では、低消費モードの一つであるスリープモード時に、サブ制御ブロック９００の制御により、パワー部へのＤＣ２４Ｖ出力の遮断している。また、画像形成装置１００では、スリープモード時に、ＤＣ−ＤＣコンバータ１００００をオフ（ロジック部向けの電圧回路の動作を停止）し、一次−二次変換部５０４の電圧変換をロジック部向けの電圧（概ねＤＣ５Ｖ）に変換（パワー部向けの電圧をロジック部向けの電圧へ変換）してロジック部へバイパス出力（ＤＣ２４−５Ｖバイパス回路２００００によりバイパス出力）している。さらに、画像形成装置１００では、低消費モードの一つであるパワーオフモード時に、サブ制御ブロック９００の制御により、ＤＣ５Ｖオンオフスイッチ９０１をオフして、制御部側へのＤＣ５Ｖの供給を遮断している。
Specifically, in the
（Ｂ）第２の実施形態
次に、本発明による画像形成装置の第２の実施形態を、図面を参照しながら詳述する。以下では、本発明の画像形成装置をプリンタに適用する例について説明する。
(B) Second Embodiment Next, a second embodiment of the image forming apparatus according to the present invention will be described in detail with reference to the drawings. Hereinafter, an example in which the image forming apparatus of the present invention is applied to a printer will be described.
（Ｂ−１）第２の実施形態の構成
第２の実施形態における画像形成装置１００概略断面図は、第１の実施形態と同様に図２を用いて説明することができる。
(B-1) Configuration of Second Embodiment A schematic cross-sectional view of the
第２の実施形態における画像形成装置１００の制御系の構成は、図１を用いて示すことができる。また、第２の実施形態における電源部５００（電源ブロック）の構成は、図７を用いて示すことができる。図７では、上述の図３と同一又は対応する部分に同一又は対応する符号を付している。以下では、第２の実施形態について第１の実施形態と異なる点についてのみ説明する。
The configuration of the control system of the
第２の実施形態では、電源部５００の電圧検出回路５０６の構成が第１の実施形態と異なっている。具体的には、第２の実施形態では、電圧検出回路５０６の出力となる電圧検出信号をメイン制御ブロック７００、サブ制御ブロック９００へも入力している点で第１の実施形態と異なっている。また、第２の実施形態の電圧検出回路５０６は、電圧検出二次回路５０９を用いて、メイン制御ブロック７００、及びサブ制御ブロック９００への信号供給を行う。さらに、第２の実施形態ではスイッチオンオフ回路のうちスイッチオンオフ一次回路５０７が省略されている点で第１の実施形態と異なっている。
In the second embodiment, the configuration of the
第２の実施形態の電圧検出回路５０６は、ツェナーダイオード６００１、トランジスタ７１０１、フォトダイオード７１０３、及び抵抗６００２、６００３、６００４を有している。図７では、第１の実施形態（図３）と同様に、電圧検出回路５０６に搭載するツェナーダイオード６００を１つとしているが複数としてもよい。電圧検出回路５０６におけるツェナーダイオードの数は、検出電圧に応じて適用するようにしても良い。トランジスタ７１０１はＮＰＮトランジスタである。フォトダイオード７１０３は、電圧検出二次回路５０９のフォトトランジスタ８１０２と一体型のフォトカプラである。電圧検出回路５０６には、トランジスタ７１０１のベースと電圧検出回路５０６の抵抗分圧出力が接続される。
The
電圧検出二次回路５０９は、フォトダイオード７１０３と一体型のフォトカプラであるフォトトランジスタ８１０２を有している。電圧検出二次回路５０９は、フォトトランジスタ８１０２の出力を電圧検出信号（以下、「電圧低下検出−Ｐ信号」と呼ぶ）として、メイン制御ブロック７００、及びサブ制御ブロック９００へ出力する。
The voltage detection
（Ｂ−２）第２の実施形態の動作
次に、以上のような構成を有する第２の実施形態の画像形成装置１００の動作について、第１の実施形態と構成が異なっている部分を中心に説明する。
(B-2) Operation of the Second Embodiment Next, with respect to the operation of the
図８は、第２の実施形態の画像形成装置１００の動作モードの遷移について示したフローチャートである。図８では、第２の実施形態の画像形成装置１００が、スリープモードへ移行し、復旧するまでの動作について示したフローチャートとなっている。
FIG. 8 is a flowchart illustrating transition of operation modes of the
画像形成装置１００では、パワーオフモードからの復旧はメカスイッチ１００１押下により行われるものとする。画像形成装置１００において、スリープモード等の他モードからの復旧は任意のボタン（例えば、図示しないメカスイッチ１００１以外のボタン押下）により行うようにしてもよい。この実施形態において、画像形成装置１００は、所定のボタン１００２（図１参照）を押下することにより、通常モードに復旧可能であるものとして説明する。以下では、このボタン１００２を「スリープ復旧ボタン」とも呼ぶものとする。
In the
まず、サブ制御部９０２により、ＳＬＥＥＰ−Ｐ信号（Ｗ１０８）がＬｏレベル出力からＨｉレベル出力に切り替ったものとする（ステップＳ１）。また、このとき、サブ制御部９０２の制御によりＤＣ５Ｖオンオフスイッチ９０１がオフし、メイン制御ブロック７００に供給されるＤＣ５Ｖ出力（Ｗ１１２）が遮断される。さらに、このとき、電源部５００のスイッチオンオフ二次回路５０８のトランジスタ８００１がオンし、リレーコイル５１００が通電状態となり、一次スイッチ５０１がオープンとなる。さらにまた、このとき、ＤＣ２４Ｖ出力（Ｗ１１３）がＤＣ５．２５Ｖ電圧へ変更され、ＤＣ−ＤＣコンバータがオフとなり、ＤＣ５Ｖ出力（Ｗ１１２）がＤＣ５．２５Ｖ出力となる。
First, assume that the
図８では、全ての処理を１つのフローチャートに図示しているが、サブ制御部９０２では、ステップＳ１以後、ステップＳ２からの処理（ステップＳ３−１、Ｓ３−２、Ｓ４−１、Ｓ５−１、Ｓ６−１、Ｓ６−３、Ｓ７−３の処理）と、ステップＳ２−４からの処理（ステップＳ２−４、Ｓ３−４、Ｓ４−４の処理）が並行して行われるものとして説明する。
In FIG. 8, all the processes are illustrated in one flowchart, but the
まず、サブ制御部９０２におけるステップＳ２からの処理について説明する。
First, the processing from step S2 in the
電圧検出二次回路５０９から出力される電圧低下検出−Ｐ信号により、電圧低下したか否かが、メイン制御ブロック７００とサブ制御ブロック９００へ出力される（ステップＳ２）。電圧低下検出−Ｐ信号で、電圧低下を検出したことを示す値が出力された場合、画像形成装置１００は、後述するステップＳ３−１から動作し、電圧低下を示す値が出力されない場合には、後述するステップＳ３−２から動作する。一次整流／平滑出力電圧（Ｗ１０３）が低下した場合、電圧検出回路５０６のトランジスタ７１０１がオフとなり、フォトダイオード７１０３がオフとなり、電圧検出二次回路５０９のフォトトランジスタがオフなる。つまり、電圧低下を示す電圧低下検出−Ｐ信号の極性は、Ｈｉレベル出力となる。
Based on the voltage drop detection-P signal output from the voltage detection
上述のステップＳ２で、電圧検出二次回路５０９から出力される電圧低下検出−Ｐ信号が電圧低下を検出したことを示す値であった場合、サブ制御部９０２から出力されるＳＬＥＥＰ−Ｐ信号がＬｏレベル出力となる（ステップＳ３−１）。
When the voltage drop detection-P signal output from the voltage detection
次に、サブ制御部９０２は、所定時間経過のカウントを行う（ステップＳ４−１）。この所定時間は任意であり、例えば、整流／平滑回路５０３の電解コンデンサ５０３の容量とＤＣ負荷電流、電源部５００の効率により決定するようにしてもよい。
Next, the
ステップＳ４−１の所定時間経過後、再度サブ制御部９０２により、上述のステップＳ２と同様に電圧低下検出（電圧検出二次回路５０９から出力される電圧低下検出−Ｐ信号のレベル確認）が行われる（ステップＳ５−１）。上述のステップＳ４０１で電圧低下が検出された場合、画像形成装置１００は後述するステップＳ６−１から動作し、そうでない場合には後述するステップＳ６−３から動作する。
After the elapse of a predetermined time in step S4-1, the
上述のステップＳ５−１で、電圧低下が検出された場合、電源部５００異常、サブ制御ブロック９００異常、一次スイッチ５０１異常、あるいは図示しない電源ケーブル断線異常、あるいは電源ケーブルが抜かれた等の異常が想定される。よって、この場合、サブ制御部９０２は、安全を考慮してエラー停止（動作停止）する制御を行う。具体的には、サブ制御部９０２は、ＳＬＥＥＰ−Ｐ信号をＨｉレベルとし、一次スイッチ５０１をオープンの状態とし、装置動作を停止させる。このとき、図示しないオペレーションパネルにエラー表示を行うようにしてもよい。この場合、一次スイッチ５０１をオープンにしている為、整流／平滑回路５０３の電解コンデンサ３００２が放電し、最終的には装置電源オフとなる。
If a voltage drop is detected in step S5-1 described above, an abnormality such as a
また、上述のステップＳ２で、電圧低下が検出されない場合、サブ制御部９０２は、所定時間（例えば、上述のステップＳ４−１と同様の時間）のカウント（ステップＳ３−２）を行った後上述のステップＳ６−１に進みエラー停止する制御処理を行うものとする。
If no voltage drop is detected in step S2, the
一方、上述のステップＳ５−１で、電圧低下が検出されない場合、各部の動作は正常と判断でき、サブ制御部９０２は、出力するＳＬＥＥＰ−Ｐ信号をＨｉレベル出力とする（ステップＳ６−３）。
On the other hand, if a voltage drop is not detected in step S5-1 described above, it can be determined that the operation of each unit is normal, and the
次に、サブ制御部９０２は、スリープ復旧ボタンが押下されているか否かを判断する（ステップＳ７−３）。スリープ復旧ボタンが押下されている場合には、サブ制御部９０２は、スリープモードからの復旧を判断し、後述するステップＳ８に進む。一方、スリープ復旧ボタンが押下されていない場合には、サブ制御部９０２は、上述のステップＳ２に戻って動作することになる。
Next, the
次に、画像形成装置１００におけるステップＳ２−４からの処理について説明する。
Next, processing from step S2-4 in the
上述のステップＳ１で、ＳＬＥＥＰ−Ｐ信号としてＨｉレベルが出力された後、つまりスリープモード移行後に、サブ制御部９０２は、所定時間のカウント（ステップＳ２−４）を行う。この場合の、所定時間は、他のモード移行時（例えば、待機、パワーセーブ、又はスリープモード移行時）と同様に任意であるが、例えば、図示しないオペレーションパネルにて、ユーザの操作に応じた時間を選択可能（例えば、分単位から時間単位までを選択可能）とするようにしてもよい。
After the Hi level is output as the SLEEP-P signal in step S1, the
ステップＳ２−４で所定時間の経過をカウントした後、サブ制御部９０２は、ＰＯＷＥＲＯＦＦ−Ｐ信号としてＨｉレベル出力を行う（ステップＳ３−４）。これにより、サブ制御ブロック９００のＤＣ５Ｖオンオフスイッチ９０１がオフとなる。
After counting the elapse of the predetermined time in step S2-4, the
次に、サブ制御部９０２は、メカスイッチ１００１が押下されているか否かを判断する（ステップＳ４−４）。メカスイッチ１００１が押下されている場合には、サブ制御部９０２は、スリープモードからの復旧を判断し、後述するステップＳ８に進む。一方、メカスイッチ１００１が押下されていない場合には、サブ制御部９０２は、上述のステップＳ３−４に戻って動作することになる。ステップＳ３−４、Ｓ４−４の間は、ＤＣ負荷電流が装置動作モードの中で一番小さくなる。したがって、このとき、電源部５００の動作において、メインＦＥＴゲート電圧（Ｗ１０７）のゲートオフ出力期間が長くなる。
Next, the
上述のステップＳ７−３、又はステップＳ４−４で、スリープモード又はパワーオフモードからの復帰が判断された場合、サブ制御部９０２は、ウォームアップの制御（通常モードへの復旧の制御）を開始する。これにより、画像形成装置１００は、通常モードに復帰することになる。
When the return from the sleep mode or the power-off mode is determined in step S7-3 or step S4-4 described above, the
（Ｂ−３）第２の実施形態の効果
第２の実施形態によれば、第１の実施形態の効果に加えて以下のような効果を奏することができる。
(B-3) Effects of Second Embodiment According to the second embodiment, the following effects can be obtained in addition to the effects of the first embodiment.
第２の実施形態では、図６、図７のように一部の構成を変更又は省略しても第１の実施形態と同様の効果を奏することができる。 In the second embodiment, even if a part of the configuration is changed or omitted as shown in FIGS. 6 and 7, the same effect as that of the first embodiment can be obtained.
（Ｃ）第３の実施形態
次に、本発明による画像形成装置の第３の実施形態を、図面を参照しながら詳述する。以下では、本発明の画像形成装置をプリンタに適用する例について説明する。
(C) Third Embodiment Next, a third embodiment of the image forming apparatus according to the present invention will be described in detail with reference to the drawings. Hereinafter, an example in which the image forming apparatus of the present invention is applied to a printer will be described.
（Ｃ−１）第３の実施形態の構成
第３の実施形態における画像形成装置１００概略断面図は、第２の実施形態と同様に図２を用いて説明することができる。
(C-1) Configuration of Third Embodiment A schematic cross-sectional view of the
第３の実施形態における画像形成装置１００の制御系の構成は、第１の実施形態と同様に図１を用いて示すことができる。また、第３の実施形態における電源部５００（電源ブロック）の構成は、図９を用いて示すことができる。図９では、上述の図３と同一又は対応する部分に同一又は対応する符号を付している。以下では、第３の実施形態について第１の実施形態と異なる点についてのみ説明する。
The configuration of the control system of the
第３の実施形態では、スイッチオンオフ一次回路５０７とスイッチオンオフ二次回路５０８の構成が第２の実施形態と異なっている。第１の実施形態では、一次スイッチ５０１(リレー)をオンオフするリレーコイル５１００の駆動回路（以下、「リレーコイル駆動回路」とも呼ぶ）を二次側に備えている。これに対して、第３の実施形態では、リレーコイル駆動回路を一次側に備えている点で異なっている。具体的には、第３の実施形態のスイッチオンオフ一次回路５０７（リレー）は、スイッチオンオフ一次回路５０７により駆動するリレーコイル５１００ａにより駆動する。
In the third embodiment, the configurations of the switch-on / off
第３の実施形態のスイッチングオンオフ一次回路５０７は、トランジスタ７２０１、７２０２、７２０３、補助巻線整流平滑回路４００５、フォトトランジスタ８２０２及び抵抗８２０３、８２０４を有している。
The switching on / off
トランジスタ７２０１はＮＰＮトランジスタであり、電圧検出回路５０６の抵抗分圧出力がベースに接続される。
The
トランジスタ７２０２はＮＰＮトランジスタであり、トランジスタ７２０１のコレクタに接続される。
The
トランジスタ７２０３はＮＰＮトランジスタであり、トランジスタ７２０３のコレクタとリレーコイル５１００ａに接続される。
The
フォトトランジスタ８２０２は、スイッチオンオフ二次回路５０８のフォトダイオード７３０３と一体型であり、エミッタはトランジスタ７２０３のベースに接続される。
The
スイッチングオンオフ二次回路５０８は、トランジスタ８００１、フォトダイオード７３０３及び抵抗７３０４を有している。
The switching on / off
トランジスタ８００１はＮＰＮトランジスタである。フォトダイオード７３０３は前述の通りであり、カソードはトランジスタ８００１のコレクタに接続される。
The
（Ｃ−２）第３の実施形態の動作
次に、以上のような構成を有する第３の実施形態の画像形成装置１００の動作を説明する。
(C-2) Operation of the Third Embodiment Next, the operation of the
以下では、第３の実施形態の画像形成装置１００の動作について図１０のタイミングチャートを用いて説明する。
Hereinafter, the operation of the
図１０において、横軸は上述の図５と同様に時間である。また、図１０において、縦軸の各波形のうち（Ｗ１０１）〜（Ｗ１０５）、（Ｗ１０７）〜（Ｗ１１３）については上述の図５と同様のものを示している。図１０において、（Ｗ２０６）の波形だけが上述の図５と異なっている。図１０では、（Ｗ２０６）は、スイッチオンオフ一次回路５０７のトランジスタ７２０３のベース電圧（以下、「スイッチオフオン電圧」と呼ぶ）となっている。図１０のタイミングチャートでは、上述の図５と同様にパワーセーブモードからスリープモードとなり、さらにその後パワーオフモードとなる動作について示している。図１０は、例えば、画像形成装置１００において、パワーセーブモードに移行後、印刷が発生せず、パワーセーブモードが継続した場合の動作について説明している。
In FIG. 10, the horizontal axis represents time as in FIG. Also, in FIG. 10, among the waveforms on the vertical axis, (W101) to (W105) and (W107) to (W113) are the same as those in FIG. In FIG. 10, only the waveform of (W206) is different from FIG. In FIG. 10, (W206) is the base voltage of the
[タイミング（ｔ１３）]
タイミング（ｔ１３）で、一次整流／平滑出力電圧（Ｗ１０３）がＶ１に到達すると、電圧検出出力信号（Ｗ１０５）がＨｉレベルからＬｏレベルに切り替わる。ここで、Ｖ１については、電源制御部４００４のブラウンアウトあるいはＵＶＰ（下限電圧保護）より高い電圧値となるように設定することで、「スイッチングを完全停止」及び「ＤＣ出力電圧の垂下」を抑制し、安定したＤＣ電圧を出力し続けることが可能となる。したがって、第３の実施形態の電圧検出回路５０６において、ツェナーダイオード６００１のツェナー電圧＝Ｖ１となるようにツェナーダイオードを選択することが望ましい。また、電圧検出回路５０６のツェナーダイオード６００１は１つの実装としてもよいが、直列に複数実装する構成としてもよい。
[Timing (t13)]
When the primary rectified / smoothed output voltage (W103) reaches V1 at timing (t13), the voltage detection output signal (W105) is switched from the Hi level to the Lo level. Here, V1 is set to have a voltage value higher than the brownout or UVP (lower limit voltage protection) of the power
また、タイミング（ｔ１３）にて、電圧検出出力信号（Ｗ１０５）がＬｏレベルに切り替わり、スイッチオンオフ一次回路５０７のトランジスタ７２０１がオフとなり、トランジスタ７２０２がオンし、トランジスタ７２０３がオフし、強制的にリレーコイルが非通電状態となり、一次スイッチ５０１がオンする。つまり、この時点で、リレー接点（Ｗ１０２）がショート状態となり、一次スイッチ出力電圧（Ｗ１０１）が復旧し、一次整流／平滑出力電圧（Ｗ１０３）が上昇する。また、タイミング（ｔ１３）以後、一次電流（ｒｍｓ）（Ｗ１０４）は充電までの時間消費することになる。
At timing (t13), the voltage detection output signal (W105) is switched to Lo level, the
[タイミング（ｔ１４）]
タイミング（ｔ１４）の時点にて、一次整流／平滑出力電圧（Ｗ１０３）がＶ１を超えると、電圧検出出力信号（Ｗ１０５）がＨｉレベルに切り替わり、スイッチオンオフ一次回路５０７のトランジスタ７２０１がオンとなり、トランジスタ７２０２がオフし、トランジスタ７２０３がオンし、リレーコイルが通電状態となり、一次スイッチ５０１がオフとなる。
[Timing (t14)]
When the primary rectified / smoothed output voltage (W103) exceeds V1 at the timing (t14), the voltage detection output signal (W105) is switched to the Hi level, the
第３の実施形態における画像形成装置１００の以後の動作（タイミング（１４ｔ）以後の動作）については、信号の極性などが異なるだけで、第１の実施形態（図５の動作）とほぼ同様の動作となるため、詳しい説明は省略する。
Subsequent operations (operations after timing (14t)) of the
（Ｃ−３）第３の実施形態の効果
第３の実施形態では、第１の実施形態の効果に加えて以下のような効果を奏することができる。
(C-3) Effects of Third Embodiment In the third embodiment, the following effects can be achieved in addition to the effects of the first embodiment.
第３の実施形態では、リレーコイル駆動回路を一次側に備えている。これにより、第３の実施形態では、一次スイッチ５０１（リレー）における一次と二次の絶縁距離が不要となり、第１の実施形態よりも容易に実現することが可能となる。 In the third embodiment, a relay coil drive circuit is provided on the primary side. Thereby, in the third embodiment, the primary and secondary insulation distances in the primary switch 501 (relay) are not necessary, and can be realized more easily than in the first embodiment.
（Ｄ）第４の実施形態
次に、本発明による画像形成装置の第４の実施形態を、図面を参照しながら詳述する。以下では、本発明の画像形成装置をプリンタに適用する例について説明する。
(D) Fourth Embodiment Next, a fourth embodiment of the image forming apparatus according to the present invention will be described in detail with reference to the drawings. Hereinafter, an example in which the image forming apparatus of the present invention is applied to a printer will be described.
第４の実施形態における画像形成装置１００概略断面図は、第１の実施形態と同様に図２を用いて説明することができる。
A schematic cross-sectional view of the
第４の実施形態における画像形成装置１００の制御系の構成は、第１の実施形態と同様に図１を用いて示すことができる。また、第４の実施形態における電源部５００（電源ブロック）の構成は、図１１を用いて示すことができる。図１１では、上述の図３と同一又は対応する部分に同一又は対応する符号を付している。以下では、第４の実施形態について第１の実施形態と異なる点についてのみ説明する。
The configuration of the control system of the
第４の実施形態では、一次−二次変換部５０４の電源制御部４００４が、スイッチングオンオフ一次回路５０７のトランジスタ７００２エミッタ、及びフォトカプラ４００００を介してＳＬＥＥＰ−Ｐ信号の端子と接続している点で、第１の実施形態と異なっている。これは、上述の第２の実施形態及び第３の実施形態にも適用可能な構成であり、動作も同一である。
In the fourth embodiment, the
第１の実施形態の動作（図５のタイミング（ｔ９）〜（ｔ１０）、（ｔ１１）〜（ｔ１２）区間）、及び第３の実施形態の動作（図１０の（ｔ１３）〜（ｔ１４）区間）では、リレー接点（Ｗ１０２）のショート時に、メインＦＥＴゲート電圧（Ｗ１０７）のオン（つまり電源スイッチング）が重なっていないが、タイミングによっては、リレー接点（Ｗ１０２）のショート時に電源スイッチングが発生することが有り得る。この場合、画像形成装置１００の消費電力アップとなるが、第４の実施形態では、電源制御部４００４が、電源スイッチング検出部４１００及びフォトカプラ４００００を介してＳＬＥＥＰ−Ｐ信号の端子と接続している。さらに、第３の実施形態では、電源制御部４００４をスイッチオンオフ一次回路５０７と接続させ、リレー接点（Ｗ１０２）のショート時にメインＦＥＴゲート電圧（Ｗ１０７）出力をＬｏレベルとすることで、消費電力の増大を抑制することができる。
The operation of the first embodiment (timing (t9) to (t10), (t11) to (t12) in FIG. 5) and the operation of the third embodiment ((t13) to (t14) in FIG. 10) ), When the relay contact (W102) is short-circuited, the main FET gate voltage (W107) is not turned on (that is, power switching), but depending on the timing, power switching occurs when the relay contact (W102) is short-circuited. There can be. In this case, the power consumption of the
（Ｅ）他の実施形態
本発明は、上記の各実施形態に限定されるものではなく、以下に例示するような変形実施形態も挙げることができる。
(E) Other Embodiments The present invention is not limited to the above-described embodiments, and may include modified embodiments as exemplified below.
（Ｅ−１）上記の各実施形態では、本発明の画像形成装置をプリンタに適用した例について説明したが、その他の画像形成装置（例えば、コピー機、ＦＡＸ、複合機等）に適用するようにしてもよい。また、上記の各実施形態では、本発明の画像形成装置を、タンデム方式のカラー４色プリンタに適用する例について説明したが、画像形成部の具体的構成については限定されないものであり、例えば、カラー５色以上のプリンタ、カラー４色未満のプリンタ、モノクロプリンタ等に適用するようにしてもよい。 (E-1) In each of the above embodiments, the example in which the image forming apparatus of the present invention is applied to a printer has been described. However, the image forming apparatus may be applied to other image forming apparatuses (for example, a copier, a fax machine, a multifunction machine, etc.). It may be. In each of the above embodiments, the example in which the image forming apparatus of the present invention is applied to a tandem color four-color printer has been described. However, the specific configuration of the image forming unit is not limited. The present invention may be applied to a printer having five or more colors, a printer having less than four colors, a monochrome printer, or the like.
１００…画像形成装置、１…給紙部、２…画像形成部、３…定着部、４…用紙排出部、２…画像形成部、２０１Ｋ、２０１Ｙ、２０１Ｍ、２０１Ｃ…画像形成ユニット、１１…感光ドラム、１２…帯電ローラ、１３…現像ローラ、１４…トナー供給ローラ、１５…ＬＥＤヘッド、１６…トナーカートリッジ、１７…転写ベルト、１８…転写ローラ、１９…定着ローラ、２０…ヒータ、２１…温度検出センサ、１０００…商用電源、１００１…メカスイッチ、５００…電源部、５０１…一次スイッチ、５０２…ヒータオンオフ回路、５００２…ＡＣゼロクロス検出回路、５０３…一次整流／平滑回路、５０４…一次−二次変換部、５０５…ＤＣ２４Ｖオンオフスイッチ、５０６…電圧検出回路、５０７…スイッチオンオフ一次回路、５０８…スイッチオンオフ二次回路、７００…メイン制御ブロック、７０１…メイン制御部、７０２…ＲＯＭ、７０３…ＲＡＭ、７０６…温度検出部、７０７…センサオンオフ回路、７０８…高圧電源、７０９…ヘッド制御部、７１０…アクチュエータ駆動部、８００…各種センサ、８０１…アクチュエータ、９００…サブ制御ブロック、９０１…ＤＣ５Ｖオンオフスイッチ、９０２…サブ制御部、１００１…メカスイッチ、２０００…保護素子、２００１…フィルタ、２００２…突入防止回路、２００３…二次整流／平滑回路、２００４…ＤＣ２４Ｖ保護回路、２００５…二次フィルタ、２００６…電圧フィードバック部、２１００…シャントレギュレータ、２２００…フォトカブラ、２３００…ＤＣ２４Ｖ設定電圧変換トランジスタ、２４００…ブラウンインアウトツェナーダイオード、２５００…前段トランジスタ、２６００…後段トランジスタ、２７００…バイパス回路ＦＥＴ、２８００…整流ダイオード、３００１…整流ダイオード、３００１ａ…ダイオード、３００２…電解コンデンサ、４００１…トランス、４００２…メインＦＥＴ、４００３…スナバ回路、４００４…電源制御部、４００５…補助巻線整流平滑回路、４００６…電圧クランプ回路、５１００…リレーコイル、５１０２…整流ダイオード、６００１…ツェナーダイオード、６００２、６００３…抵抗、７００１…前段トランジスタ、７００２…後段トランジスタ、７００３…フォトダイオード、７００４、７００５…抵抗、８００１…トランジスタ、８００２…フォトトランジスタ、９０００…ブラウンインアウト回路、１００００…ＤＣ−ＤＣコンバータ、２００００…ＤＣ２４−５Ｖバイパス回路、２０００１…フィルタ。
DESCRIPTION OF
Claims (6)
前記外部電源からの電力の供給をオンオフするスイッチと、
前記電源部への入力電圧を検知する電圧検知手段と、
前記電圧検知手段による検知電圧結果に従ったタイミングで、前記スイッチをオン状態又はオフ状態に切替えるスイッチ切替手段と
を有することを特徴とする画像形成装置。 In an image forming apparatus comprising: a power supply that receives power from an external power supply; and a controller that operates using the power supply as a power supply.
A switch for turning on and off the supply of power from the external power source;
Voltage detection means for detecting an input voltage to the power supply unit;
An image forming apparatus comprising: a switch switching unit that switches the switch to an on state or an off state at a timing according to a detection voltage result by the voltage detection unit.
前記電力制御手段は、前記判断部の判断により低消費モードで動作すると判断された場合に、前記第２の電圧回路を停止させ、前記第１の電圧回路に前記第２の電圧に相当する電圧を出力させるように制御する
ことを特徴とする請求項３に記載の画像形成装置。 It further has a determination unit that determines the timing of the low consumption mode that operates with lower power consumption than normal,
The power control means stops the second voltage circuit when the determination by the determination unit is determined to operate in the low power consumption mode, and causes the first voltage circuit to correspond to the second voltage. The image forming apparatus according to claim 3, wherein the image forming apparatus is controlled so as to output.
前記電力制御手段は、前記第２の電圧回路を停止させ、前記第１の電圧回路に前記第２の電圧を出力させる際に、前記第１の電圧回路と前記ロジック部とをバイパスさせる
ことを特徴とする請求項４に記載の画像形成装置。 The control unit includes a power unit driven by the first voltage and a logic unit driven by the second voltage,
The power control means stops the second voltage circuit, and bypasses the first voltage circuit and the logic unit when the first voltage circuit outputs the second voltage. The image forming apparatus according to claim 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015017929A JP6453090B2 (en) | 2015-01-30 | 2015-01-30 | Image forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015017929A JP6453090B2 (en) | 2015-01-30 | 2015-01-30 | Image forming apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016141021A true JP2016141021A (en) | 2016-08-08 |
| JP6453090B2 JP6453090B2 (en) | 2019-01-16 |
Family
ID=56568241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015017929A Active JP6453090B2 (en) | 2015-01-30 | 2015-01-30 | Image forming apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6453090B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020096051A (en) * | 2018-12-11 | 2020-06-18 | ローム株式会社 | Semiconductor device and load control system |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004120826A (en) * | 2002-09-24 | 2004-04-15 | Canon Inc | Switching power supply, image forming apparatus, and method of reducing power consumption |
| JP2008067494A (en) * | 2006-09-07 | 2008-03-21 | Canon Inc | Power supply device and image forming device |
| JP2011097792A (en) * | 2009-10-30 | 2011-05-12 | Oki Data Corp | Power supply circuit and image forming apparatus |
| US20120025630A1 (en) * | 2010-07-28 | 2012-02-02 | Toshiba Tec Kabushiki Kaisha | Image forming apparatus |
| JP2012230228A (en) * | 2011-04-26 | 2012-11-22 | Ricoh Co Ltd | Image forming apparatus |
| JP2014033490A (en) * | 2012-08-01 | 2014-02-20 | Sharp Corp | Electric apparatus |
| JP2014134683A (en) * | 2013-01-10 | 2014-07-24 | Canon Inc | Image forming apparatus |
| JP2015018028A (en) * | 2013-07-09 | 2015-01-29 | キヤノン株式会社 | Image forming apparatus |
-
2015
- 2015-01-30 JP JP2015017929A patent/JP6453090B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004120826A (en) * | 2002-09-24 | 2004-04-15 | Canon Inc | Switching power supply, image forming apparatus, and method of reducing power consumption |
| JP2008067494A (en) * | 2006-09-07 | 2008-03-21 | Canon Inc | Power supply device and image forming device |
| JP2011097792A (en) * | 2009-10-30 | 2011-05-12 | Oki Data Corp | Power supply circuit and image forming apparatus |
| US20120025630A1 (en) * | 2010-07-28 | 2012-02-02 | Toshiba Tec Kabushiki Kaisha | Image forming apparatus |
| JP2012230228A (en) * | 2011-04-26 | 2012-11-22 | Ricoh Co Ltd | Image forming apparatus |
| JP2014033490A (en) * | 2012-08-01 | 2014-02-20 | Sharp Corp | Electric apparatus |
| JP2014134683A (en) * | 2013-01-10 | 2014-07-24 | Canon Inc | Image forming apparatus |
| JP2015018028A (en) * | 2013-07-09 | 2015-01-29 | キヤノン株式会社 | Image forming apparatus |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020096051A (en) * | 2018-12-11 | 2020-06-18 | ローム株式会社 | Semiconductor device and load control system |
| JP7257136B2 (en) | 2018-12-11 | 2023-04-13 | ローム株式会社 | Semiconductor device and load control system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6453090B2 (en) | 2019-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6218467B2 (en) | Power supply device and image forming apparatus | |
| US9083185B2 (en) | Power source device, electronic device, image forming apparatus, and power source control method | |
| US20030185022A1 (en) | Power circuit of image formation apparatus and method of controlling power source of image formation apparatus | |
| US9093913B2 (en) | Switching power supply with detection of the AC input voltage | |
| US8830703B2 (en) | Power supply apparatus having plural converters and a zero crossing signal output unit | |
| US20140233266A1 (en) | Power supply system, image forming apparatus having the power supply system, and control method of the power supply system | |
| US9118252B2 (en) | Switching power source, power-supply system and image forming apparatus | |
| US10171002B2 (en) | Switching power supply and image forming apparatus | |
| US8634214B2 (en) | Current resonance power supply with AC input detection into the primary winding | |
| JP2009118668A (en) | Switching power supply device and image forming device mounted with the same | |
| JP5540769B2 (en) | Power supply device and image forming apparatus | |
| JP6453090B2 (en) | Image forming apparatus | |
| JP2019149873A (en) | Power supply device and image forming apparatus | |
| JP2013251979A (en) | Power supply device and image formation apparatus | |
| JP2014192952A (en) | Power-supply device and image formation device | |
| JP2002258687A (en) | Image forming apparatus | |
| JP6335438B2 (en) | Switch control device and image forming apparatus | |
| JP2002095246A (en) | Power supply | |
| JP2018126037A (en) | Power supply device and electrical equipment | |
| JP4728360B2 (en) | Power circuit | |
| US20240162821A1 (en) | Power supply device and image formation apparatus | |
| JP6635681B2 (en) | Image forming device | |
| US20240283239A1 (en) | Power supply device and image formation apparatus | |
| JP6406798B2 (en) | Power supply device and image forming apparatus | |
| JP2016024445A (en) | Power supply device and image forming apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181212 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6453090 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |