Nothing Special   »   [go: up one dir, main page]

JP2016013958A - 素子、膜の作製方法 - Google Patents

素子、膜の作製方法 Download PDF

Info

Publication number
JP2016013958A
JP2016013958A JP2014234151A JP2014234151A JP2016013958A JP 2016013958 A JP2016013958 A JP 2016013958A JP 2014234151 A JP2014234151 A JP 2014234151A JP 2014234151 A JP2014234151 A JP 2014234151A JP 2016013958 A JP2016013958 A JP 2016013958A
Authority
JP
Japan
Prior art keywords
film
electrode
graphene oxide
conductive film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2014234151A
Other languages
English (en)
Other versions
JP2016013958A5 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
哲平 小國
Teppei Kokuni
哲平 小國
清文 荻野
Kiyofumi Ogino
清文 荻野
池田　寿雄
Toshio Ikeda
寿雄 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014234151A priority Critical patent/JP2016013958A/ja
Publication of JP2016013958A publication Critical patent/JP2016013958A/ja
Publication of JP2016013958A5 publication Critical patent/JP2016013958A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/20—Graphite
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/04—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of carbon-silicon compounds, carbon or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/881—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being a two-dimensional material
    • H10D62/882—Graphene
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Organic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geology (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

【課題】新規な素子を提供する。または、膜の新規な作製方法を提供する。または、素子の新規な作製方法を提供する。または、グラフェンを含む膜を、低コストかつ高歩留まりで作製する。
【解決手段】第１の電極と第１の電極から分離された第２の電極を有し、第１の電極および第２の電極はグラフェンを含む。また、基材上に、酸化グラフェンを含む膜を作製する第１のステップと、酸化グラフェンを含む膜を酸性の溶液に浸漬する第２のステップと、酸化グラフェンを含む膜に含まれる酸化グラフェンを還元する第３のステップと、を経て、グラフェンを含む膜を作製する。また、酸化グラフェンを含む膜に含まれる酸化グラフェンを還元する前に、酸化グラフェンを含む膜をフォトリソグラフィ法により選択的に除去する。
【選択図】図１

Description

本発明の一態様は、膜、素子、膜の作製方法または素子の作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、入力装置、入出力装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
グラフェンとは、１原子の厚さのｓｐ２結合炭素原子のシートのことであり、炭素原子とその結合からできた蜂の巣のような六角形格子構造をとっている。厳密には、グラフェンとは上記の定義の通りであるが、本明細書では、これらのシートが２乃至１００層、積層した炭素膜もグラフェンと称する。
グラフェンは様々な方法で作製されるが、Ｈｕｍｍｅｒｓ法は簡便な方法であり、多くの研究がなされている（特許文献１および特許文献２参照）。Ｈｕｍｍｅｒｓ法では、最初に酸化剤でグラファイトを酸化する。酸化剤には、過マンガン酸カリウムを用い、通常は酸化作用を促進するために硫酸等の酸を同時に添加する。
酸化されたグラファイト（酸化グラファイト）は、層状構造を保っているが、グラファイトに比較すると層の間隔が増大しているため、超音波処理等により容易に層状構造を破壊することができ、酸化されたグラフェン（酸化グラフェン）を得ることができる。なお、この際、酸化グラフェンは１以上の炭素原子のシートを有していることがある。
得られた酸化グラフェンを適切な物体表面に薄く膜状に形成し、酸化グラフェンを還元することで、非常に薄い炭素膜（グラフェン）を形成できる。
米国特許出願公開第２００７／０１３１９１５号明細書 米国特許出願公開第２０１０／０３０３７０６号明細書 米国特許第３７０５８４６号明細書 米国特許第６４９５０１３号明細書
グラフェンは透光性と導電性を兼ね備えた材料であり、様々なデバイスへの応用の可能性がある。そこで、本発明の一態様は、新規な素子を提供することを課題の一とする。または、膜の新規な作製方法を提供することを課題の一とする。または、素子の新規な作製方法を提供することを課題の一とする。または、低コストでグラフェンを含む膜を作製する方法を提供することを課題の一とする。または、本発明の一態様は、高歩留まりでグラフェンを含む膜を作製する方法を提供することを課題の一とする。または、グラフェンを含む膜を備えた新規な素子を提供することを課題の一とする。または、グラフェンを含む膜を備えた新規な素子を作製する方法を提供することを課題の一とする。または、新規なタッチセンサ、新規なタッチセンサの駆動方法、もしくは、新規なタッチセンサを作製する方法を提供することを課題の一とする。または、新規な入力装置、新規な入力装置の駆動方法、もしくは、新規な入力装置を作製する方法を提供することを課題の一とする。または、新規な半導体装置、新規な半導体装置の駆動方法、もしくは、新規な半導体装置を作製する方法を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様の素子は、第１の電極および第１の電極から離れる第２の電極と、第１の電極と電気的に接続する第１の導電膜と、第２の電極と電気的に接続する第２の導電膜と、を有する。そして、第１の電極および第２の電極は、グラフェンを含む。
また、本発明の一態様は、複数の、行方向に延在する第１の電極が縞状に配置される第１の電極群と、複数の、列方向に延在する第２の電極が縞状に配置される第２の電極群と、第１の電極と電気的に接続する第１の導電膜と、第２の電極と電気的に接続する第２の導電膜と、を有し、第１の電極は、グラフェンを含む複数の小片および小片を電気的に接続し且つ絶縁膜を挟んで第２の電極と交差する第３の導電膜を備える、上記の素子である。
また、本発明の一態様は、第１の電極と第１の導電膜の間または第２の電極と第２の導電膜の間に挟まれる絶縁膜と、を有し、絶縁膜は、第１の電極と第１の導電膜が電気的に接続される第１の開口部または第２の電極と第２の導電膜が電気的に接続される第２の開口部を備える、上記の素子である。
上記本発明の一態様の素子は、第１の電極と第１の電極から分離された第２の電極を有し、第１の電極および第２の電極はグラフェンを含む。これにより、第１の電極と第２の電極で容量素子を構成することができる。その結果、新規な素子を提供できる。
本発明の一態様のグラフェンを含む膜の作製方法は、基材の上に、酸化グラフェンが分散された分散液を塗布し、塗布した分散液から分散媒を除去し、酸化グラフェンを含む膜を作製する第１のステップと、酸化グラフェンを含む膜を酸性の溶液に浸漬する第２のステップと、酸化グラフェンを含む膜に含まれる酸化グラフェンを還元する第３のステップとを有し、第１のステップ乃至前記第３のステップは、第１のステップ、第２のステップ、第３のステップの順に行われる。
本発明の一態様のグラフェンを含む膜の作製方法は、基材の上に、酸化グラフェンが分散された分散液を塗布し、塗布した分散液から分散媒を除去し、酸化グラフェンを含む膜を作製する第１のステップと、酸化グラフェンを含む膜を酸性の溶液に浸漬する第２のステップと、酸化グラフェン含む膜をフォトリソグラフィ法により選択的に除去する第３のステップと、フォトリソグラフィ法による工程を経て残存した酸化グラフェンを含む膜に含まれる酸化グラフェンを還元する第４のステップとを有し、第１のステップ乃至前記第４のステップは、第１のステップ、第２のステップ、第３のステップ、第４のステップの順に行われる。
本発明の一態様のグラフェンを含む膜の作製方法は、基材の上に、酸化グラフェンが分散された分散液を塗布し、塗布した分散液から分散媒を除去し、酸化グラフェンを含む膜を作製する第１のステップと、第１のステップをさらにｎ回（ｎは１以上の自然数）行い、酸化グラフェンを含む膜の積層膜を作製する第２のステップと、積層膜を酸性の溶液に浸漬する第３のステップと、積層膜に含まれる酸化グラフェンを還元する第４のステップとを有し、第１のステップ乃至第４のステップは、第１のステップ、第２のステップ、第３のステップ、第４のステップの順に行われる。
また、本発明の一態様のグラフェンを含む膜の作製方法は、基材の上に、酸化グラフェンが分散された分散液を塗布し、塗布した分散液から分散媒を除去し、酸化グラフェンを含む膜を作製する第１のステップと、第１のステップをさらにｎ回（ｎは１以上の自然数）行い、酸化グラフェンを含む膜の積層膜を作製する第２のステップと、積層膜を酸性の溶液に浸漬する第３のステップと、積層膜をフォトリソグラフィ法により選択的に除去する第４のステップと、フォトリソグラフィ法による工程を経て残存した積層膜に含まれる酸化グラフェンを還元する第５のステップと、を有し、第１のステップ乃至第５のステップは、第１のステップ、第２のステップ、第３のステップ、第４のステップ、第５のステップの順に行われる。
また、上記の本発明の一態様のグラフェンを含む膜の作製方法において、基材は、可撓性を有していてもよい。
また、上記の本発明の一態様のグラフェンを含む膜の作製方法において、酸化グラフェンが分散された分散液を、ブレードを用いて塗布してもよい。
また、上記の本発明の一態様のグラフェンを含む膜の作製方法において、積層膜を酸性の溶液に浸漬するステップにおいて用いる酸性の溶液と、積層膜をフォトリソグラフィ法により選択的に除去するステップにおいてレジストマスクを剥離するために用いる溶液とは、同一の種類の溶液としてもよい。
また、上記の本発明の一態様によって作製されるグラフェンを含む膜を備えた素子を作製してもよい。素子としては、例えば、タッチセンサを挙げることができる。
本発明の一態様によれば、低コストでグラフェンを含む膜を作製することができる。または、本発明の一態様によれば、高歩留まりでグラフェンを含む膜を作製することができる。または、本発明の一態様によれば、グラフェンを含む膜を備えた新規な素子を提供することができる。または、本発明の一態様によれば、グラフェンを含む膜を備えた新規な素子を作製する方法を提供することができる。または、本発明の一態様によれば、新規なタッチセンサ、新規なタッチセンサの駆動方法、もしくは、新規なタッチセンサを作製する方法を提供することができる。または、本発明の一態様によれば、新規な入力装置、新規な入力装置の駆動方法、もしくは、新規な入力装置を作製する方法を提供することができる。または、本発明の一態様によれば、新規な半導体装置、新規な半導体装置の駆動方法、もしくは、新規な半導体装置を作製する方法を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
実施の形態に係る素子の構成を説明する図。 実施の形態に係る素子の構成を説明する図。 実施の形態に係る膜の作製方法および素子の作製方法を説明するフロー図。 実施の形態に係る素子の作製方法を説明する図。 実施の形態に係る素子の構成を説明する図。 実施の形態に係るタッチセンサの構成を説明する図。 実施の形態に係るタッチセンサの構成を説明する図。 実施の形態に係るタッチセンサの作製方法を説明するフロー図。 実施の形態に係るタッチセンサの作製方法を説明する図。 実施の形態に係る被剥離層を分離して基材に転置する方法を説明する図。 実施の形態に係る情報処理装置に用いることができるタッチパネルの構成を説明する図。 実施の形態に係る情報処理装置に用いることができるタッチパネルの構成を説明する図。 実施の形態に係る情報処理装置に用いることができるタッチパネルの構成を説明する図。 実施の形態に係る情報処理装置を説明する図。 実施の形態に係る膜の作製方法を説明する図。 実施例で作製した膜の光学顕微鏡写真。 実施例で作製した素子の光学顕微鏡写真。 実施例で作製した素子の光学顕微鏡写真。 実施例で作製した素子の透過型電子顕微鏡写真。 実施例で作製した素子の光学特性を説明する図。 実施の形態に係る素子の構成を説明する図。 実施の形態に係る素子の構成を説明する図。 実施の形態に係る素子の構成を説明する図。 実施の形態に係るタッチセンサの構成を説明する図。 実施の形態に係る膜の作製方法を説明するフロー図および加熱装置の模式図。 実施の形態に係る膜の構成を説明する図。 実施の形態に係る膜の作製方法を説明するフロー図。 実施の形態に係る素子の作製方法を説明する図。 実施の形態に係るタッチセンサの作製方法を説明するフロー図。 実施の形態に係るタッチセンサの作製方法を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、図面等において示す各構成の位置、大きさ、範囲等は、理解の簡単のために実際の位置、大きさ、範囲等を表していない場合がある。このため、本明細書等で開示する発明は、必ずしも図面等に開示された位置、大きさ、範囲等に限定されない。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様の素子の構成について、図１を参照しながら説明する。
図１は本発明の一態様の素子の構成を説明する図である。図１（Ａ）は本発明の一態様の素子の上面図であり、図１（Ｂ）は図１（Ａ）の切断線Ｘ１−Ｙ１における素子の構造の断面図である。
＜素子の構成例１＞
本実施の形態で説明する素子１００は、第１の電極１１１および第１の電極１１１から離れる第２の電極１１２と、第１の電極１１１と電気的に接続する第１の導電膜１２１と、第２の電極１１２と電気的に接続する第２の導電膜１２２と、を有する（図１（Ａ）および図１（Ｂ）参照）。
そして、第１の電極１１１および第２の電極１１２はグラフェンを含む。
素子１００は、第１の電極１１１と第２の電極１１２を含んで構成される。これにより、第１の電極１１１と第２の電極１１２で容量素子を構成することができる。その結果、新規な素子を提供できる。
また、本実施の形態で例示する素子１００は、第１の電極１１１と第１の導電膜１２１の間または第２の電極１１２と第２の導電膜１２２の間に挟まれる絶縁膜１２６を有していてもよい。
絶縁膜１２６は、第１の電極１１１と第１の導電膜１２１が電気的に接続される第１の開口部１１４ａと、第２の電極１１２と第２の導電膜１２２が電気的に接続される第２の開口部１１４ｂと、を備える。
素子１００は、第１の開口部１１４ａおよび第２の開口部１１４ｂが形成された絶縁膜１２６と、絶縁膜１２６を挟む第１の電極１１１と第１の導電膜１２１と、絶縁膜１２６を挟む第２の電極１１２と第２の導電膜１２２を含んで構成される。これにより、第１の開口部１１４ａにおいて第１の電極１１１と第１の導電膜１２１を、第２の開口部１１４ｂにおいて第２の電極１１２と第２の導電膜１２２を電気的に接続できる。その結果、新規な素子を提供できる。
また、絶縁膜１２６は、第３の開口部１１４ｃと、第４の開口部１１４ｄと、を備える。素子１００では、第３の開口部１１４ｃにおいて電極１１６と第２の導電膜１２２とが電気的に接続し、第４の開口部１１４ｄにおいて電極１１５と第１の導電膜１２１とが電気的に接続している。電極１１５および電極１１６は、例えば、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）との接続端子として機能することができる。
なお、素子１００は基材１０１に支持されていてもよい（図１（Ｂ）参照）。素子１００と基材１０１の間に下地膜１０２が設けられていてもよい。なお、第１の電極１１１および第２の電極１１２を基材１０１との間に挟むように絶縁膜を備えていてもよい。
以下に、素子１００を構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。
《全体の構成》
素子１００は、第１の電極１１１、第２の電極１１２、第１の導電膜１２１および第２の導電膜１２２を有する。
また、素子１００は、第１の開口部１１４ａおよび第２の開口部１１４ｂが形成された絶縁膜１２６を有していてもよい。
また、素子１００は、第３の開口部１１４ｃおよび第４の開口部１１４ｄが形成された絶縁膜１２６を有していてもよい。
また、素子１００は、電極１１５および電極１１６を有していてもよい。
また、素子１００は、基材１０１および下地膜１０２を有していてもよい。
《素子の動作》
第１の電極１１１は第２の電極１１２から分離されているため、第１の電極１１１の電位を第２の電極１１２とは異なる電位にすることができる。これにより、第１の電極１１１と第２の電極１１２とで容量素子を構成することができる。その結果、素子１００は、第１の電極１１１と第２の電極１１２が向き合う空間の静電容量の変化を検知することができる。
例えば、素子１００を検知回路に接続して用いると、第１の電極１１１または第２の電極１１２に近接する指や手などを検知することができる。
特に、透光性を有する導電膜を用いて第１の電極１１１および第２の電極１１２を構成することで、素子１００を透光性にすることができる。これにより、例えば、表示装置等の表示を阻害することなく、素子１００を表示装置等に重ねて用いることができる。または、素子１００を採光窓等に重ねて用いることができる。
《第１の電極と第２の電極》
第１の電極１１１および第２の電極１１２は導電性を備え、グラフェンを含む。
第１の電極１１１および第２の電極１１２は、可視光を透過する。例えば、３００ｎｍから９００ｎｍの波長を有する光を８０％以上透過することもできる。
第１の電極１１１および第２の電極１１２の厚さは、可撓性を有する程度に薄く、例えば０．３ｎｍ以上５０ｎｍ以下である。
第１の電極１１１および第２の電極１１２を支持する基材１０１に可撓性を有する基材を用いることができる。可撓性を有する基材に形成された第１の電極１１１および第２の電極１１２は、基材１０１と共に曲げることができる。例えば、５ｍｍ以下の曲率半径で曲げることができる。
第１の電極１１１および第２の電極１１２に含まれるグラフェンは、炭素と酸素を含み、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）の結果から算出される酸素の割合（ａｔｏｍｉｃ％）が０％以上２０％以下であり、好ましくは０％以上１０％以下である。またグラフェンの薄片を横切る長さ、言い換えると端部から端部までの長さは０．５μｍ以上１０００μｍ以下であり、好ましくは１０μｍ以上５００μｍ以下である。
なお、第１の電極１１１および第２の電極１１２に酸化グラフェンが含まれる場合がある。第１の電極１１１および第２の電極１１２に含まれる酸化グラフェンは、炭素と酸素を含み、Ｘ線光電子分光法の結果から算出される酸化グラフェン中の酸素の割合（ａｔｏｍｉｃ％）が２０％以上４０％以下であり、好ましくは３０％以上４０％以下である。また酸化グラフェンの薄片を横切る長さ、言い換えると端部から端部までの長さは０．５μｍ以上１０００μｍ以下であり、好ましくは１０μｍ以上５００μｍ以下である。
例えば、第１の電極１１１および第２の電極１１２のシート抵抗は１０Ω／□以上１０４Ω／□以下である。
また、第１の電極１１１および第２の電極１１２の出発膜と同一の出発膜を加工することで、電極１１５および電極１１６を得ることができる。
《基材》
基材１０１を用いて素子１００を支持してもよい。
作製工程に耐えられる程度の耐熱性および作製装置に適用可能な厚さおよび大きさを備え、素子１００への不純物の拡散を防ぐものを基材１０１に用いることができる。
有機材料、無機材料または有機材料と無機材料の複合材料を、可撓性を有する基材１０１に用いることができる。
例えば、樹脂、樹脂フィルムまたはプラスチックフィルム等の有機材料を、基材１０１に用いることができる。
例えば、金属板または厚さ１０μｍ以上５０μｍ以下の薄板状のガラス板等の無機材料を、基材１０１に用いることができる。
例えば、金属板、薄板状のガラス板または無機材料の膜を樹脂フィルム等に貼り合せた複合材料を、基材１０１に用いることができる。
例えば、繊維状または粒子状の金属、ガラスもしくは無機材料を樹脂フィルムに分散した複合材料を、基材１０１に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート若しくはアクリル樹脂等の樹脂フィルムまたは樹脂板を用いることができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス若しくはクリスタルガラス等を用いることができる。
具体的には、金属酸化物膜、金属窒化物膜若しくは金属酸窒化物膜等を用いることができる。例えば、酸化珪素膜、窒化珪素膜、酸窒化珪素膜、アルミナ膜等を適用できる。
具体的には、ＳＵＳまたはアルミニウム等を用いることができる。
《下地膜》
下地膜１０２を素子１００と基材１０１の間に備えていてもよい。
作製工程に耐えられる程度の耐熱性を備え、不純物の素子１００への拡散を防ぐ材料を、下地膜１０２に用いることができる。
有機材料、無機材料または有機材料と無機材料の複合材料を下地膜１０２に用いることができる。
例えば、窒化珪素、酸化窒化珪素、ポリイミド等を下地膜１０２に用いることができる。
また、他の基材から分離することができる下地膜１０２を用いてもよい。他の基材に形成されたこのような下地膜１０２に素子１００を形成し、下地膜１０２と共に形成した素子１００を他の基材から分離することができる。
なお、他の基材から分離される下地膜１０２および素子１００を含む構成を被剥離層ということができる。そして、他の基材から分離した被剥離層を、接着層等を基材１０１に用いて転置することができる。
《剥離層》
表面に剥離層が形成された、耐熱性を備える剛直な基材を他の基材に用いることができる。そして、高い温度を必要とする処理を用いて被剥離層を剥離層に形成する。形成された被剥離層を、高い温度を必要とする処理を終えた後に分離して、耐熱性は劣るが可撓性を有する基材１０１に転置することができる。
この方法によれば、素子１００を作製する際に必要とされる処理温度に耐えられない基材１０１上に、素子１００を配置することができる。
例えば、有機材料または無機材料を剥離層に用いることができる。具体的には、ポリイミドやタングステンの酸化物を剥離層に用いることができる。なお、工程中に加わる温度に対して耐熱性を有する様々な材料を、他の基材に用いることができる。
具体的には、ホウ珪酸ガラス基板の表面に形成されたタングステンの酸化物を含む層を剥離層に用い、当該タングステンの酸化物を含む層に接して形成される酸化窒化シリコン等を含む膜を下地膜に用いることができる。
《第１の導電膜と第２の導電膜》
第１の導電膜１２１および第２の導電膜１２２は導電性を備える。第１の導電膜１２１および第２の導電膜１２２は配線または端子等を兼ねることができる。
第１の導電膜１２１および第２の導電膜１２２は単層構造でも、二層以上の積層構造としてもよい。
例えば、金属、金属窒化物または金属酸化物を含む膜を第１の導電膜１２１および第２の導電膜１２２に適用できる。
具体的には、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステン、ニッケル、イットリウム、ジルコニウム、銀またはマンガンから選ばれた金属元素、上述した金属元素を成分とする合金または上述した金属元素を組み合わせた合金等を用いることができる。とくに、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンの中から選択される一以上の元素を含むと好ましい。
具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等を用いることができる。
具体的には、アルミニウム膜上にチタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を積層する積層構造を用いることができる。
また、酸化インジウム、酸化錫または酸化亜鉛を含む透光性を有する導電材料を用いてもよい。具体的には、酸化珪素を含む酸化インジウムスズ、酸化インジウムスズ、酸化亜鉛、酸化インジウム亜鉛、ガリウムを添加した酸化亜鉛等を用いることができる。
《絶縁膜》
絶縁膜１２６は、第１の電極１１１および第２の電極１１２より導電性が低い。絶縁膜１２６は斜面を端部に有する。絶縁膜１２６の斜面と絶縁膜１２６が接するものがなす角度θは、端部において３０°以下、特に１５°以下０°より大きい角度が好ましい（図１（Ｃ）参照）。また、絶縁膜１２６が接するものと絶縁膜１２６の斜面がなす角度θは、端部から絶縁膜１２６が厚くなる方向に離れるほど大きくなっていてもよい。
絶縁膜１２６は第１の導電膜１２１の端部を覆い、絶縁膜１２６は第２の導電膜１２２の端部を覆う。
第１の開口部１１４ａは、絶縁膜１２６の第１の導電膜１２１と重なる位置に形成される。第２の開口部１１４ｂは、絶縁膜１２６の第２の導電膜１２２と重なる位置に形成される。
また、第３の開口部１１４ｃは、絶縁膜１２６の第２の導電膜１２２と重なる位置に形成される。第４の開口部１１４ｄは、絶縁膜１２６の第１の導電膜１２１と重なる位置に形成される。
例えば、絶縁膜１２６の斜面と絶縁膜１２６が接する下地膜１０２がなす角度θ、または絶縁膜１２６の斜面と絶縁膜１２６が接する第１の導電膜１２１がなす角度θが十分に小さい場合、第１の電極１１１は絶縁膜１２６の端部で途切れにくい。絶縁膜１２６の端部をこのような形状とすることにより、極めて薄いグラフェンを含む膜を用いて第１の電極１１１を作製する場合であっても、第１の電極１１１は絶縁膜１２６の端部で途切れにくくなる。
第１の電極１１１と第１の導電膜１２１は、第１の開口部１１４ａにおいて電気的に接続され、第２の電極１１２と第２の導電膜１２２は、第２の開口部１１４ｂにおいて電気的に接続される。
また、電極１１６と第２の導電膜１２２は、第３の開口部１１４ｃにおいて電気的に接続され、電極１１５と第１の導電膜１２１は、第４の開口部１１４ｄにおいて電気的に接続される。
作製工程に耐えられる程度の耐熱性を備えるものを絶縁膜１２６に用いることができる。
有機材料、無機材料または有機材料と無機材料の複合材料を絶縁膜１２６に用いることができる。
例えば、絶縁性の樹脂等の有機材料を絶縁膜１２６に用いることができる。
例えば、金属酸化物または金属窒化物等の絶縁性の無機材料を絶縁膜１２６に用いることができる。
例えば、無機材料と有機材料が積層された複合材料を、絶縁膜１２６に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート若しくはアクリル樹脂等の樹脂を用いることができる。特に、フォトポリマーを用いると、作製工程を簡略化することができるため好ましい。
具体的には、金属酸化物膜、金属窒化物膜若しくは金属酸窒化物膜等を用いることができる。例えば、酸化珪素、窒化珪素、酸窒化珪素、アルミナ膜等を適用できる。特に、無機材料は有機材料に比べて耐熱性に優れるため好ましい。
＜素子の構成例２＞
本発明の一態様の素子の別の構成について、図２を参照しながら説明する。
図２は本発明の一態様の素子２００の構成を説明する図である。
図２（Ａ）は本発明の一態様の素子２００の上面図である。
図２（Ｂ）は図２（Ａ）の切断線Ｘ２−Ｙ２における素子２００の構造の断面図である。
図２（Ｃ）は図２（Ａ）の切断線Ｘ３−Ｙ３における素子２００の構造の断面図である。
本実施の形態で説明する素子２００は、第１の電極２１１（１）および第１の電極２１１（１）から離れる第２の電極２１２（１）と、第１の電極２１１（１）と電気的に接続する第１の導電膜１２１と、第２の電極２１２（１）と電気的に接続する第２の導電膜１２２と、行方向に延在する第１の電極２１１（１）および第１の電極２１１（２）を含む複数の電極が縞状に配置される第１の電極群２１１と、列方向に延在する第２の電極２１２（１）および第２の電極２１２（２）を含む複数の電極が縞状に配置される第２の電極群２１２と、を有する。
そして、第１の電極２１１（１）および第２の電極２１２（１）は、グラフェンを含む。
第１の電極２１１（１）は、グラフェンを含む複数の小片１１１ａおよび小片１１１ａを電気的に接続し且つ絶縁膜１２６を挟んで第２の電極２１２（１）と交差する第３の導電膜１２３を備える。
第２の電極２１２（１）は、グラフェンを含む電極１１２ａを備える。
素子２００は、分離された第１の電極２１１（１）と第２の電極２１２（１）を含んで構成される。これにより、第１の電極群２１１と第２の電極群２１２でマトリクス状に配置された容量素子群を構成することができる。その結果、新規な素子を提供できる。
また、本実施の形態で例示する素子２００は、第１の電極２１１（１）と第１の導電膜１２１の間または第２の電極２１２（１）と第２の導電膜１２２の間に挟まれる絶縁膜１２６を有していてもよい。
絶縁膜１２６は、第１の電極２１１（１）を構成する小片１１１ａと第１の導電膜１２１が電気的に接続される第１の開口部１１４ａと、第２の電極２１２（１）を構成する電極１１２ａと第２の導電膜１２２が電気的に接続される第２の開口部１１４ｂと、を備える。
素子２００は、第１の開口部１１４ａと、第２の開口部１１４ｂとが形成された絶縁膜１２６と、絶縁膜１２６を挟む第１の電極２１１（１）を構成する小片１１１ａと第１の導電膜１２１と、絶縁膜１２６を挟む第２の電極２１２（１）を構成する電極１１２ａと第２の導電膜１２２を含んで構成される。これにより、第１の開口部１１４ａにおいて小片１１１ａと第１の導電膜１２１を、第２の開口部１１４ｂにおいて電極１１２ａと第２の導電膜１２２を電気的に接続できる。その結果、新規な素子を提供できる。
また、絶縁膜１２６は、第３の開口部１１４ｃと、第４の開口部１１４ｄと、を備える。素子２００では、第３の開口部１１４ｃにおいて電極１１６と第２の導電膜１２２とが電気的に接続し、第４の開口部１１４ｄにおいて電極１１５と第１の導電膜１２１とが電気的に接続している。電極１１５および電極１１６は、例えば、ＦＰＣとの接続端子として機能することができる。
また、絶縁膜１２６は、第５の開口部１１４ｅと、第６の開口部１１４ｆと、を備える。素子２００では、第５の開口部１１４ｅにおいて隣り合う二つの小片１１１ａの一方と第３の導電膜１２３とが電気的に接続し、第６の開口部１１４ｆにおいて隣り合う二つの小片１１１ａの他方と第３の導電膜１２３とが電気的に接続している。
なお、素子２００は基材１０１に支持されていてもよい（図２（Ｂ）参照）。素子２００と基材１０１の間に下地膜１０２が設けられていてもよい。また、図示していないが小片１１１ａおよび電極１１２ａを基材１０１との間に挟むように絶縁膜を備えていてもよい。
以下に、素子２００を構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。
例えば、素子２００は、一の第１の電極が行方向に延在する点、一の第２の電極が列方向に延在する点、複数の第１の電極が縞状に一の第２の電極と交差するように配置される点、複数の第２の電極が縞状に一の第１の電極と交差するように配置される点、一の第１の電極と一の第２の電極を組み合わせて選択できる点が、図１を参照しながら説明する素子１００とは異なる。ここでは異なる構成について詳細に説明し、同様の構成を用いることができる部分は、上記の説明を援用する。
《全体の構成》
素子２００は、第１の電極２１１（１）および第２の電極２１２（１）と、第１の導電膜１２１と、第２の導電膜１２２と、第３の導電膜１２３と、第１の電極群２１１と、第２の電極群２１２と、を有する（図２（Ａ）参照）。
また、素子２００は、第１の開口部１１４ａおよび第２の開口部１１４ｂが形成された絶縁膜１２６を有していてもよい。
また、素子２００は、第３の開口部１１４ｃ、第４の開口部１１４ｄ、第５の開口部１１４ｅおよび第６の開口部１１４ｆが形成された絶縁膜１２６を有していてもよい。
また、素子２００は、電極１１５および電極１１６を有していてもよい。
また、素子２００は、基材１０１と、下地膜１０２と、を有していてもよい。
《素子の動作》
第１の電極２１１（１）は第２の電極２１２（１）から分離されているため、第１の電極２１１（１）の電位を第２の電極２１２（１）とは異なる電位にすることができる。これにより、第１の電極２１１（１）と第２の電極２１２（１）とで容量素子を構成することができる。その結果、素子２００は、第１の電極２１１（１）と第２の電極２１２（１）が向き合う空間の静電容量の変化を検知することができる。
また、行方向に延在する第１の電極２１１（１）および第１の電極２１１（２）が縞状に配置されて、第１の電極群２１１を構成している。そして、列方向に延在する第２の電極２１２（１）および第２の電極２１２（２）が縞状に配置されて、第２の電極群２１２を構成している。これにより、一の第１の電極と一の第２の電極の組み合わせを、選択することができる。
例えば、第１の電極２１１（１）と第２の電極２１２（１）の組み合わせを選択する場合は、図２（Ａ）左上の領域２１０において第１の電極２１１（１）と第２の電極２１２（１）が向き合う空間の静電容量の変化を検知することができる。
例えば、第１の電極２１１（２）と第２の電極２１２（１）の組み合わせを選択する場合は、図２（Ａ）左下の領域２２０において第１の電極２１１（２）と第２の電極２１２（１）が向き合う空間の静電容量の変化を検知することができる。
例えば、第１の電極２１１（１）と第２の電極２１２（２）の組み合わせを選択する場合は、図２（Ａ）右上の領域２３０において第１の電極２１１（１）と第２の電極２１２（２）が向き合う空間の静電容量の変化を検知することができる。
例えば、第１の電極２１１（２）と第２の電極２１２（２）の組み合わせを選択する場合は、図２（Ａ）右下の領域２４０において第１の電極２１１（２）と第２の電極２１２（２）が向き合う空間の静電容量の変化を検知することができる。
これにより、素子２００、素子２００の一の第１の電極と一の第２の電極を順番に選択する駆動回路および検知回路を用いると、第１の電極群２１１と第２の電極群２１２が向き合う空間の静電容量の分布を検知することができる。その結果、例えば、素子２００に近接する指や手などの素子２００に対する位置を検知することができる。
特に、透光性を有する膜を用いて第１の電極群２１１および第２の電極群２１２を構成することで、素子２００を透光性にすることができる。これにより、例えば、表示装置等の表示を阻害することなく、素子２００を表示装置等に重ねて設けることができる。または、素子２００を採光窓等に重ねて設けることができる。
なお、素子２００をタッチセンサということもできる。
《第１の電極群と第１の電極》
第１の電極群２１１は、複数の第１の電極、例えば第１の電極２１１（１）と第１の電極２１１（２）を備える。
また、第１の電極群２１１は行方向に延在する。第１の電極２１１（１）は、小片１１１ａと第３の導電膜１２３を備える。
小片１１１ａは導電性を備え、グラフェンを含む膜を有する。素子の構成例１で説明する第１の電極１１１と同じ構成を有する膜を小片１１１ａに適用できる。
第３の導電膜１２３は導電性を備える。本実施の形態で説明する第１の導電膜１２１または第２の導電膜１２２と同じ構成を有する導電膜を、第３の導電膜１２３に適用できる。
なお、酸化インジウム、酸化錫または酸化亜鉛を含む透光性を有する導電材料を第３の導電膜１２３に用いると、素子２００の透光性を高めることができる。具体的には、酸化珪素を含む酸化インジウムスズ、酸化インジウムスズ、酸化亜鉛、酸化インジウム亜鉛、ガリウムを添加した酸化亜鉛等を用いることができる。
《第２の電極群と第２の電極》
第２の電極群２１２は、複数の第２の電極、例えば第２の電極２１２（１）と第２の電極２１２（２）を備える。
また、第２の電極群２１２は列方向に延在する。第２の電極２１２（１）は、グラフェンを含む膜を有する。素子の構成例１で説明する第２の電極１１２と同じ構成を有する膜を第２の電極２１２（１）に適用できる。
＜素子の構成例３＞
本発明の一態様の素子の別の構成について、図５を参照しながら説明する。
図５は本発明の一態様の素子３００の構成を説明する図である。
図５（Ａ）は本発明の一態様の素子３００の上面図である。なお、図５（Ａ）では、理解を容易にするため、構成要素の一部を省略して図示している。
図５（Ｂ）は図５（Ａ）に示す第１の電極２１１（１）の一部を拡大した図である。また、図５（Ｃ）は図５（Ｂ）に示す導電膜１２５ｂおよび導電膜１２５ｃの形状を説明する図である。
図５（Ｄ）は図５（Ａ）の切断線Ｘ４−Ｙ４における素子３００の構造の断面図である。
本実施の形態で説明する素子３００は、導電膜１２５ａを備える点、導電膜１２５ａと第１の導電膜１２１の間に設けられ、いずれとも電気的に接続する導電膜１２１ａを備える点が、図２（Ａ）、図２（Ｂ）および図２（Ｃ）を参照しながら説明する素子２００とは異なる。
また、第１の導電膜１２１と電気的に接続する導電膜１２１ｂおよび導電膜１２１ｃを備える点が、素子２００と異なる。
また、導電膜１２１ｂおよび導電膜１２１ｃと小片１１１ａの間に設けられ、いずれとも電気的に接続する導電膜１２５ｂを備える点、小片１１１ａと第３の導電膜１２３の間に設けられ、いずれとも電気的に接続する導電膜１２５ｃおよび導電膜１２５ｄを備える点が、素子２００と異なる。
素子３００では、絶縁膜１２６に形成された第１の開口部１２４ａにおいて、導電膜１２５ａと、導電膜１２１ａとが電気的に接続している。また、絶縁膜１２６に形成された第２の開口部１２４ｂにおいて、導電膜１２５ｂと、導電膜１２１ｂおよび導電膜１２１ｃとが電気的に接続している。また、絶縁膜１２６に形成された第３の開口部１２４ｃにおいて、導電膜１２５ｃと、第３の導電膜１２３とが電気的に接続している。また、絶縁膜１２６に形成された第４の開口部１２４ｄにおいて、導電膜１２５ｄと、第３の導電膜１２３とが電気的に接続している。
素子３００は、分離された第１の電極２１１（１）と第２の電極２１２（１）を含んで構成される。これにより、第１の電極群２１１と第２の電極群２１２でマトリクス状に配置された容量素子群を構成することができる。その結果、新規な素子を提供できる。
なお、素子３００は、剥離層１０１ｂが形成された基材１０１ａに支持されていてもよい。また、下地膜１０２が素子３００と剥離層１０１ｂの間に設けられていてもよい（図５（Ｄ）参照）。言い換えると、剥離層１０１ｂが形成された基材１０１ａに、素子３００と下地膜１０２とで構成される被剥離層が支持されていてもよい。
なお、被剥離層は、剥離層１０１ｂから分離することができる。これにより、基材１０１ａ上に作製された素子３００を含む被剥離層を、作製後に剥離層１０１ｂから分離して、基材１０１ａを取り除くことができる。その結果、薄型、軽量または可撓性の素子３００を提供することができる。例えば、素子３００を基材１０１ａとは異なる特性を有する基材に貼り合わせて使用することもできる。
《導電膜》
導電膜１２１ａ、導電膜１２１ｂ、導電膜１２１ｃ、導電膜１２５ａ、導電膜１２５ｂ、導電膜１２５ｃおよび導電膜１２５ｄは導電性を有する。素子の構成例１で説明する第１の導電膜１２１および第２の導電膜１２２に用いることができる材料を、これらの導電膜に用いることができる。
特に、作製工程中の酸化に伴う特性の低下（例えば、酸化グラフェンと接して酸化された導電膜の導電性が低下する現象等）が起こりにくい材料（例えば、導電性を有する金属酸化物）をこれらの導電膜に好適に用いることができる。
例えば、グラフェンを含む小片１１１ａを、酸化グラフェンを含む膜を還元することによって作製する場合に、その作製工程中に、酸化グラフェンを含む膜が絶縁膜１２６に形成された開口部を介して第１の導電膜１２１と接し、第１の導電膜１２１が酸化され、その導電性が低下してしまう現象が起こり得る。したがって、図５（Ｄ）に示すように、小片１１１ａと第１の導電膜１２１との間に、耐酸化性を有する材料からなる導電膜１２５ｂ、導電膜１２１ｂおよび導電膜１２１ｃを設けることで、そのような現象を防ぐことができる。
また、導電膜１２５ｂ、導電膜１２５ｃおよび導電膜１２５ｄを設けることで、第１の電極２１１（１）を構成する小片１１１ａが、絶縁膜１２６に形成された開口部において途切れてしまうことを防ぐことができる。
具体的には、図５（Ｄ）に示すように、絶縁膜１２６に形成された第２の開口部１２４ｂ、第３の開口部１２４ｃおよび第４の開口部１２４ｄを、それぞれ導電膜１２５ｂ、導電膜１２５ｃおよび導電膜１２５ｄで覆う。これより、絶縁膜１２６に形成された開口部における段差が緩和され、極めて薄いグラフェンを含む膜を用いて小片１１１ａを作製する場合であっても、小片１１１ａは絶縁膜１２６に形成された開口部において途切れにくくなる。
また、凹凸を導電膜１２５ｂまたは／および導電膜１２５ｃの端部に設けてもよい。端部に設けられた凹凸は、これらの導電膜が小片１１１ａに接する距離を長くまたは面積を大きくする。これにより、両者の電気的な接続を確実にすることができるため好ましい（図５（Ｂ）および図５（Ｃ）参照）。また、凹凸を導電膜１２５ａまたは／および導電膜１２５ｄの端部に設けてもよい。
＜素子の構成例４＞
本発明の一態様の素子の別の構成について、図２１を参照しながら説明する。
図２１は本発明の一態様の素子１００Ｂの構成を説明する図である。
図２１（Ａ）は本発明の一態様の素子１００Ｂの上面図である。
図２１（Ｂ）は図２１（Ａ）の切断線Ｖ２−Ｗ２における素子１００Ｂの側面図である。
本実施の形態で説明する素子１００Ｂは、第１の電極１１１と第２の電極１１２の間に分離帯１１３を備える点が、図１を用いて説明する素子１００とは異なる（図２１参照）。ここでは異なる構成について詳細に説明し、同様の構成を用いることができる部分は、上記の説明を援用する。
分離帯１１３は酸化グラフェンを含み、分離帯１１３の導電性は第１の電極１１１および第２の電極１１２より低い。
素子１００Ｂは、酸化グラフェンを含む分離帯１１３に分離された第１の電極１１１と第２の電極１１２を含んで構成される。これにより、第１の電極１１１と第２の電極１１２で容量素子を構成することができる。その結果、新規な素子を提供できる。
以下に、素子１００Ｂを構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。
例えば、第１の電極１１１と分離帯１１３または第２の電極１１２と分離帯１１３が混在する領域が、第１の電極１１１と分離帯１１３または第２の電極１１２と分離帯１１３の間に配置され、第１の電極１１１と分離帯１１３または第２の電極１１２と分離帯１１３の境界が不明瞭になる場合もある。
《分離帯》
分離帯１１３は、酸化グラフェンを含む。分離帯１１３に含まれる酸化グラフェンは、炭素と酸素を含み、Ｘ線光電子分光法の結果から算出される酸素の割合（ａｔｏｍｉｃ％）が２０％以上４０％以下であり、好ましくは３０％以上４０％以下である。また酸化グラフェンの薄片を横切る長さ、言い換えると端部から端部までの長さは０．５μｍ以上１０００μｍ以下であり、好ましくは１０μｍ以上５００μｍ以下である。
例えば、分離帯１１３のシート抵抗は１０７Ω／□以上１０９Ω／□以下である。
＜素子の構成例５＞
本発明の一態様の素子の別の構成について、図２２を参照しながら説明する。
図２２は本発明の一態様の素子２００Ｂの構成を説明する図である。
図２２（Ａ）は本発明の一態様の素子２００Ｂの上面図である。
図２２（Ｂ）は図２２（Ａ）の切断線Ｖ３−Ｗ３における断面を含む素子２００Ｂの構造の側面図である。
図２２（Ｃ）は図２２（Ａ）の切断線Ｖ４−Ｗ４における断面を含む素子２００Ｂの構造の側面図である。
本実施の形態で説明する素子２００Ｂは、分離帯１１３を有し、分離帯１１３は第１の電極２１１（１）と第２の電極２１２（１）の間および第２の電極２１２（１）と第２の電極２１２（２）の間に配置される点が、図２を用いて説明する素子２００とは異なる（図２２参照）。ここでは異なる構成について詳細に説明し、同様の構成を用いることができる部分は、上記の説明を援用する。
素子２００Ｂは、酸化グラフェンを含む分離帯１１３に分離された第１の電極２１１（１）と第２の電極２１２（２）を含んで構成される。これにより、第１の電極群２１１と第２の電極群２１２でマトリクス状に配置された容量素子群を構成することができる。その結果、新規な素子を提供できる。
なお、第１の電極２１１（１）と分離帯１１３または第２の電極２１２（１）と分離帯１１３が混在する領域が、第１の電極２１１（１）と分離帯１１３または第２の電極２１２（１）と分離帯１１３の間に配置され、第１の電極２１１（１）と分離帯１１３または第２の電極２１２（１）と分離帯１１３の境界が不明瞭になる場合もある。
＜素子の構成例６＞
本発明の一態様の素子の別の構成について、図２３を参照しながら説明する。
図２３は本発明の一態様の素子３００Ｂの構成を説明する図である。
図２３（Ａ）は本発明の一態様の素子３００Ｂの上面図である。
図２３（Ｂ）は図２３（Ａ）の切断線Ｖ５−Ｗ５における断面を含む素子３００Ｂの構造の側面図である。
本実施の形態で説明する素子３００Ｂは、小片１１１ａおよび電極１１２ａの間に、分離帯１１３を備える点が、図５を用いて説明する素子３００とは異なる（図２３参照）。ここでは異なる構成について詳細に説明し、同様の構成を用いることができる部分は、上記の説明を援用する。
分離帯１１３は酸化グラフェンを含み、分離帯１１３の導電性は小片１１１ａおよび電極１１２ａより低い。
＜タッチセンサの構成例１＞
本発明の一態様のタッチセンサ４００の構成について、図６を参照しながら説明する。また、タッチセンサ４００の変形例について、図７を参照しながら説明する。
図６は本発明の一態様の素子３００を使用するタッチセンサ４００の構成を説明する図である。図６（Ａ）は上面図であり、図６（Ｂ）は図６（Ａ）の切断線Ｘ５−Ｙ５におけるタッチセンサ４００の断面図である。
図７は本発明の一態様の素子３００を使用するタッチセンサ５００およびタッチセンサ６００の構成を説明する図である。図７（Ａ）はタッチセンサ５００の断面図であり、図７（Ｂ）はタッチセンサ６００の断面図である。
タッチセンサ４００は、素子３００と、素子３００を挟む基材１０１ｃおよび基材１０１ｄを有する（図６参照）。そして、基材１０１ｄは、接着層３１を用いて下地膜１０２と貼り合され、基材１０１ｃは、接合層３０を用いて第１の電極２１１（１）を構成する小片１１１ａまたは／および第２の電極２１２（１）を構成する電極１１２ａと貼り合されている。
なお、素子３００は図５を用いて説明する構成と同じ構成を備える。
タッチセンサ５００およびタッチセンサ６００は、素子３００に重なる位置にカラーフィルタ１５０、着色層１５１および絶縁膜１５２を備える点が異なる他は、タッチセンサ４００と同様の構成を備える（図７参照）。
タッチセンサ５００は、カラーフィルタ１５０および着色層１５１を素子３００と基材１０１ｃの間に備える。なお、カラーフィルタ１５０を着色層１５１と基材１０１ｃの間に備える。また、絶縁膜１５２を素子３００とカラーフィルタ１５０の間に備える（図７（Ａ）参照）。
タッチセンサ６００は、カラーフィルタ１５０および着色層１５１を素子３００と基材１０１ｄの間に備える。なお、カラーフィルタ１５０を着色層１５１と素子３００の間に備える。また、絶縁膜１５２を素子３００とカラーフィルタ１５０の間に備える（図７（Ｂ）参照）。
カラーフィルタ１５０は、例えば赤色の光を透過する着色層１５０Ｒ、緑色の光を透過する着色層１５０Ｇおよび青色の光を透過する着色層１５０Ｂを備える。
着色層１５１は、光を吸収する層であり、例えば黒色に着色されている。着色層１５１は、着色層１５０Ｒ、着色層１５０Ｇまたは着色層１５０Ｂの端部に配置される。
《基材》
素子の構成例１で説明する基材１０１に適用できる基材を、基材１０１ｃおよび基材１０１ｄに用いることができる。
素子３００は、可撓性を有する小片１１１ａおよび電極１１２ａを備える。
可撓性を有する基材を基材１０１ｃおよび基材１０１ｄに適用すると、可撓性のタッチセンサを提供できる。
＜タッチセンサの構成例２＞
本発明の一態様のタッチセンサ４００Ｂの構成について、図２４を参照しながら説明する。
図２４は本発明の一態様の素子３００Ｂを使用するタッチセンサ４００Ｂの構成を説明する図である。図２４（Ａ）は上面図であり、図２４（Ｂ）は図２４（Ａ）の切断線Ｖ６−Ｗ６におけるタッチセンサ４００Ｂの断面図である。
本実施の形態で説明するタッチセンサ４００Ｂは、素子３００に代えて素子３００Ｂを備える点が、図６を用いて説明するタッチセンサ４００とは異なる。
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定されない。なお、例えば、本発明の一態様として、電極などにグラフェンや酸化グラフェンを有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、例えば、本発明の一態様は、別の材料を有してもよい。または、場合によっては、または、状況に応じて、例えば、本発明の一態様は、グラフェンや酸化グラフェンを有さなくてもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の素子に用いることができる導電性を有する膜の作製方法について、図３（Ａ）を参照しながら説明する。
図３（Ａ）は本発明の一態様の膜の作製方法のフロー図である。
＜膜の作製方法１＞
本実施の形態で説明する膜の作製方法は、以下のステップを含む。
《第１のステップ》
第１のステップにおいて、余剰な酸化グラフェンを含む膜を基材上に形成する（図３（Ａ）（Ｓ１）参照）。
《第２のステップ》
第２のステップにおいて、余剰な酸化グラフェンを除去する（図３（Ａ）（Ｓ２）参照）。
《第３のステップ》
第３のステップにおいて、前記膜に含まれる酸化グラフェンを還元する（図３（Ａ）（Ｓ３）参照）。
本実施の形態で説明する膜の作製方法は、基材に酸化グラフェンを余剰に含む膜を形成するステップと、余剰な酸化グラフェンを除去するステップと、基材の表面に残留した酸化グラフェンを還元するステップと、を有する。これにより、グラフェンを含む薄い膜を基材の表面に成膜することができる。その結果、新規な膜の作製方法を提供できる。
以下に、導電性を有する膜を作製する個々のステップについて説明する。なお、これらのステップは明確に分離できず、一つのステップが他のステップを兼ねる場合や他のステップの一部を含む場合がある。
《全体の構成》
酸化グラフェンを含む膜を成膜するステップと、成膜された酸化グラフェンを含む膜を加熱するステップと、を含む。
《第１のステップ》
余剰な酸化グラフェンを含む膜を成膜する。
例えば、酸化グラフェンを含む分散液を下地膜が形成された基材にブレードを用いて塗布し、塗布した分散液から分散媒を除去する。
例えば、１ｍＬの酸化グラフェンの分散液を、５０μｍのギャップを２５０ｍｍの幅で有するブレード用いて塗布する。
なお、水に酸化グラフェンを分散した分散液を用いることができる。例えば、１０ｍｇ／ｍＬの濃度で酸化グラフェンを水に分散した分散液を用いる。
なお、膜を形成する表面の親水性が高いほど、膜の厚さを均一にすることができる。例えば、基材の表面に形成された親水性の下地膜に、膜形成するとよい。具体的には、Ｘ線光電子分光法の結果から算出される元素の比が、珪素が３１、酸素が６６、窒素が１以下である酸化窒化珪素膜や酸化珪素膜を用いることができる。
また、膜を形成する表面の親水性を高くするための処理を行ってもよい。例えば、膜を形成する表面にプラズマ処理を行ってもよいし、薬液処理を行ってもよいし、その両方の処理を行ってもよい。また、膜を形成する表面の親水性を制御するために、親水性を低くするための処理を組み合わせて行ってもよい。
様々な基材を用いることができる。例えば、０．７ｍｍの厚さを有するホウ珪酸ガラスを基材に用いることができる。
基材に塗布された酸化グラフェンの分散液から分散媒を除去して、余剰な酸化グラフェンを含む膜を形成する。例えば、ホットプレートを用いて基材を加熱して水を除去する。具体的には、１０分間１１０℃のホットプレートを用いて加熱する。
なお、このステップを終えて形成された膜は、余剰な酸化グラフェンを含む。例えば、余剰な酸化グラフェンが光を吸収し、茶色に着色して見える。また、凝集した酸化グラフェンを認めることができる場合がある。
《第２のステップ》
余剰な酸化グラフェンを除去する。
例えば、余剰な酸化グラフェンを含む膜が形成された基材を液体に浸漬し、その後洗浄する。浸漬する液体は、アルカリ性が好ましい。洗浄に流水を用いると好ましい。
具体的には、室温の水酸化テトラメチルアンモニウム（ＴＭＡＨ：Ｔｅｔｒａ−ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｏｒｏｘｉｄｅ）を２．３８％含む水溶液に、０．５分から１分間程度浸漬する。その後、流水に数秒間曝す。なお、流水を用いた洗浄の後、窒素気流を吹き付けて乾燥してもよい。
酸化グラフェンがこのステップを終えた下地膜１０２の表面に付着して残り、余剰な酸化グラフェンが除去される。例えば、酸化グラフェンを含む膜を目視で確認することが困難になる。
《第３のステップ》
酸化グラフェンを還元する。
様々な処理を適用できる。例えば、還元剤を用いる化学的な還元処理または／および熱を用いる熱的な還元処理を適用できる。
例えば、アスコルビン酸等を還元剤に用いた化学的な還元処理を用いることができる。
具体的には、余剰な酸化グラフェンが除去された基材を、アスコルビン酸を含むエタノール溶液に浸漬する。より具体的には、６０℃に保たれた、２００ｍＬあたり２．７ｇのアスコルビン酸を含むエタノール溶液に１時間浸漬する。
その後、純水あるいはエタノールを用いて洗浄する。なお、洗浄の後、窒素気流を吹き付けて乾燥してもよい。
例えば、減圧された雰囲気下で加熱して、熱的な還元処理をすることができる。
具体的には、１．０ｋＰａ以下の圧力で、例えば２００℃以上３００℃未満の温度で、数時間加熱する。
また、還元処理を複数回行ってもよい。還元処理を複数回行うことによって、より確実に酸化グラフェンをグラフェンへと還元することができる。
また、化学的な還元処理と熱的な還元処理を組み合わせて行うことができる。熱的な還元処理のみを行う場合に比べて、化学的な還元処理と熱的な還元処理を組み合わせて行うことで、熱的な還元処理における加熱温度を低くすることができる。したがって、耐熱性の低い可撓性を有する基材の上にも直接グラフェンを含む膜を作製することができる。
本実施の形態によれば、基材上に作製するグラフェンを含む膜は極めて薄い膜であるため、優れた透光性を有する。また、本実施の形態によれば、酸化グラフェンを含む分散液を塗布し、塗布した分散液から分散媒を除去して酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することによってグラフェンを含む膜を作製するため、高価な成膜装置（例えば、プラズマＣＶＤ装置やスパッタリング装置）は不要であり、低コストでグラフェンを含む膜を作製することができる。また、本実施の形態によれば、凝集した酸化グラフェンの存在が認められる余剰な酸化グラフェンを除去するので、凝集物の存在がほとんど認められないグラフェンを含む膜を作製することができる。したがって、高歩留まりでグラフェンを含む膜を作製することができる。
＜膜の作製方法２＞
本発明の一態様の膜の作製方法の別の構成について、図１５を参照しながら説明する。
上記の膜の作製方法１においては、凝集した酸化グラフェンの存在が認められる余剰な酸化グラフェンを含む膜を作製し、余剰な酸化グラフェンを除去し、還元処理することで、結果として、凝集物の存在がほとんど認められない極めて薄いグラフェンを含む膜を作製している。ここでは、本発明の一態様の膜の作製方法の別の構成として、凝集物の存在がほとんど認められず、優れた導電性を有するグラフェンを含む膜を作製する方法について説明する。ここでは異なる構成について詳細に説明し、同様の構成を用いることができる部分は、上記の膜の作製方法１の説明を援用する。
《第１のステップ》
第１のステップにおいて、酸化グラフェンを含む膜を基材上に形成する（図１５（Ａ）（Ｖ１）参照）。図１５（Ｂ）に示すように、酸化グラフェンが分散された分散液３０２をブレード３０３でならすことにより、分散液３０２を基材３０１上に均一に塗布する。具体的には、ブレード３０３が基材３０１に接触しない程度に、基材３０１の表面とブレード３０３とのギャップを極めて小さく設定し、ブレード３０３を矢印３０４の方向に移動させることで、分散液３０２を基材３０１上に均一に塗布する。そして、基材３０１上に均一に塗布された分散液３０２から分散媒を除去するための処理を行い、酸化グラフェンを含む膜３０５を形成する（図１５（Ｃ）参照）。
このとき、基材３０１の表面とブレード３０３とのギャップを極めて小さく設定することで、ブレード３０３を矢印３０４の方向に移動させ、分散液３０２をならす際に、分散液３０２の中に元来含まれていた凝集した酸化グラフェンを基材３０１の表面から取り除くことができる。また、基材３０１の表面とブレード３０３とのギャップを極めて小さく設定することで、分散液３０２は極めて薄く塗布されるため、その塗布工程中に分散液３０２の中で新たに凝集した酸化グラフェンが生成されにくい。したがって、基材３０１上に、凝集物の存在がほとんど認められない酸化グラフェンを含む膜３０５を形成することができる。
例えば、基材３０１の表面とブレード３０３とのギャップを１００μｍ以下、好ましくは１０μｍ以下、より好ましくは５μｍ以下に設定するとよい。また、基材３０１上に作製する酸化グラフェンを含む膜３０５の膜厚は、例えば０．３ｎｍ以上１００ｎｍ以下とすることができる。
《第２のステップ》
第２のステップにおいて、第１のステップ（図１５（Ａ）（Ｖ１）参照）をさらにｎ回（ｎは１以上の自然数）行い、酸化グラフェンを含む膜の積層膜を基材上に形成する（図１５（Ａ）（Ｖ２）参照）。例えば、図１５（Ｃ）に示すように、酸化グラフェンを含む膜３０５と同様の工程により、酸化グラフェンを含む膜３０６、３０７および３０８を形成し、酸化グラフェンを含む膜の積層膜３０９を作製する。
なお、酸化グラフェンを含む膜３０６を作製する際には、酸化グラフェンを含む膜３０５の表面とブレード３０３とのギャップを１００μｍ以下、好ましくは１０μｍ以下、より好ましくは５μｍ以下に設定するとよい。また、酸化グラフェンを含む膜３０７および３０８を作製する際にも、被作製表面とブレード３０３とのギャップを１００μｍ以下、好ましくは１０μｍ以下、より好ましくは５μｍ以下に設定するとよい。また、作製する酸化グラフェンを含む膜３０６、３０７および３０８のそれぞれの膜厚は、例えば０．３ｎｍ以上１００ｎｍ以下とすることができる。また、作製する酸化グラフェンを含む膜の積層膜３０９の膜厚は、例えば、１．２ｎｍ以上４００ｎｍ以下とすることができる。
《第３のステップ》
第３のステップにおいて、積層膜３０９に含まれる酸化グラフェンを還元する（図１５（Ａ）（Ｖ３）参照）。
以上のステップにより、グラフェンを含む膜を作製することができる。酸化グラフェンを含む膜３０５、３０６、３０７および３０８のそれぞれは極めて薄い膜であるものの、それらの膜を積層させた積層膜３０９を作製し、積層膜３０９を還元処理することで、ある程度の膜厚を有するグラフェンを含む膜を作製することができる。したがって、優れた導電性を有するグラフェンを含む膜を作製することができる。
もちろん、優れた透光性を有するグラフェンを含む膜を作製するために、図１５（Ａ）（Ｖ２）で示すステップを省略し、酸化グラフェンを含む膜３０５のみを作製し、還元処理し、グラフェンを含む膜を作製することもできる。酸化グラフェンを含む膜３０５を還元処理して作製するグラフェンを含む膜は、極めて薄い膜であるため、優れた透光性を有する。
本実施の形態によれば、基材上に作製するグラフェンを含む膜は、ある程度の膜厚を有するため、優れた導電性を有する。また、本実施の形態によれば、酸化グラフェンを含む分散液を塗布し、塗布した分散液から分散媒を除去して酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することによってグラフェンを含む膜を作製するため、高価な成膜装置（例えば、プラズマＣＶＤ装置やスパッタリング装置）は不要であり、低コストでグラフェンを含む膜を作製することができる。また、本実施の形態によれば、基材上に凝集物の存在がほとんど認められない酸化グラフェンを含む膜を形成することができるので、高歩留まりでグラフェンを含む膜を作製することができる。
＜膜の作製方法３＞
本発明の一態様の膜の作製方法の別の構成について、図２５を参照しながら説明する。
図２５は本発明の一態様の膜の作製方法を説明する図である。図２５（Ａ）は本発明の一態様の膜の作製方法のフロー図であり、図２５（Ｂ）は選択的に加熱をすることができる装置を説明する投影図である。
本実施の形態で説明する膜の作製方法は、以下のステップを含む。
第１のステップにおいて、酸化グラフェンを含む膜を基材上に形成する（図２５（Ａ）（Ｒ１）参照）。
第２のステップにおいて、酸化グラフェンを含む膜を選択的に加熱してグラフェンを含む第１の領域１１および酸化グラフェンを含み且つ第１の領域に隣接する第２の領域１３を形成する（図２５（Ａ）（Ｒ２）参照）。
膜の作製方法は、酸化グラフェンを含む膜を形成するステップと、選択的に加熱するステップを含んで構成される。これにより、選択的に第１の領域の導電性を第２の領域より高くすることができる。その結果、膜の新規な作製方法を提供できる。
以下に、膜を作製する個々のステップについて説明する。なお、これらのステップは明確に分離できず、一つのステップが他のステップを兼ねる場合や他のステップの一部を含む場合がある。
なお、第２のステップにおいて酸化グラフェンを含む膜を選択的に加熱する点が、図３（Ａ）を参照しながら説明する膜の作製方法１とは異なる。ここでは異なる構成について詳細に説明し、同様の構成を用いることができる部分は、上記の説明を援用する。
《第２のステップ》
余剰な酸化グラフェンを除去する。
例えば、余剰な酸化グラフェンを含む膜が形成された基材を液体に浸漬し、その後洗浄する。浸漬する液体は、アルカリ性が好ましい。洗浄に流水を用いると好ましい。
具体的には、室温の水酸化テトラメチルアンモニウム（ＴＭＡＨ：Ｔｅｔｒａ−ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｏｒｏｘｉｄｅ）を２．３８％含む水溶液に、０．５分から１分間程度浸漬する。その後、流水に数秒間曝す。なお、流水を用いた洗浄の後、窒素気流を吹き付けて乾燥してもよい。
酸化グラフェンがこのステップを終えた下地膜１０２の表面に付着して残り、余剰な酸化グラフェンが除去される。例えば、酸化グラフェンを含む膜を目視で確認することが困難になる。
＜加熱装置＞
選択的に加熱することができる加熱装置の一例を図２５（Ｂ）に図示して説明する。
加熱装置９００は、第１の制御信号および第１の制御信号と同期する第２の制御信号を供給する制御部９０１と、第１の制御信号が供給され第１の制御信号に基づいて少なくとも一軸方向に移動することができるステージ９０２と、第２の制御信号が供給されレーザー９０３Ｌを射出するレーザー装置９０３と、供給されたレーザー９０３Ｌを所定の方向に反射する反射鏡９０４と、を有する。
第１の制御信号は、ステージ９０２の移動を制御する信号を含む。
第２の制御信号は、第１の制御信号と同期してレーザー装置９０３がレーザー９０３Ｌを選択的に照射するように制御する信号を含む。
レーザー９０３Ｌは、酸化グラフェンを含む膜を加熱できるものであればよく、例えばＮｄ：ＹＡＧレーザー、アルゴンイオンレーザー、エキシマレーザー等を用いることができる。また、連続波発振動作するレーザーまたはパルス発振動作するレーザーを用いることができる。また、酸化グラフェンが吸収する紫外光または可視光を加熱に用いることができる。
なお、酸化グラフェンは可視光を吸収するがグラフェンは可視光を吸収しない。可視光を加熱に用いると、過剰な熱を還元されたグラフェンに与える現象を防ぐことができる。具体的には、Ｎｄ：ＹＡＧレーザーの第２高調波（波長５３２ｎｍ）またはアルゴンイオンレーザー（波長４８８ｎｍ以上５１４ｎｍ以下）が特に好ましい。
また、照射する部分に窒素ガスを吹き付けながら、または減圧下でレーザーを照射すると、生成したグラフェンが雰囲気中の酸素と反応して二酸化炭素になってしまう不具合を防止することができる。
加熱温度は、基材または下地膜が損傷しない程度の高い温度が好ましい。加熱する温度が高いほど、酸化グラフェンをグラフェンに還元できる。
なお、ステージ９０２は、レーザー９０３Ｌが照射される側に基材１０１を支持することができる。
例えば、加熱装置９００を用いて酸化グラフェンを含む膜を選択的に加熱することにより、グラフェンを含む第１の領域１１および酸化グラフェンを含む第２の領域１３を形成できる。
＜膜の構成例＞
本実施の形態で説明する膜の作製方法３を用いて作製することができる膜の構成について、図２６を参照しながら説明する。
図２６は本発明の一態様の膜の構成を説明する図である。図２６（Ａ）は本発明の一態様の膜の上面図であり、図２６（Ｂ）は図２６（Ａ）の切断線Ｖ１−Ｗ１における膜の構造の断面図である。また、図２６（Ｃ）は本発明の一態様の膜の上面図であり、図２６（Ｄ）は図２６（Ｃ）の切断線Ｖ１−Ｗ１における断面を含む膜の構造の側面図である。
膜１０は、グラフェンを含む第１の領域１１と、酸化グラフェンを含み且つ第１の領域１１に隣接する第２の領域１３と、を有する。そして、第１の領域１１の導電性は、第２の領域１３の導電性より高い（図２６（Ａ）参照）。
また、膜１０は可撓性を有すると好ましい。
また、膜１０は可視光を透過すると好ましい。
本実施の形態で例示する膜１０は、グラフェンを含む第１の領域１１と酸化グラフェンを含む第２の領域１３を含んで構成される。これにより、第１の領域１１の導電性を第２の領域１３より高くすることができる。その結果、新規な膜を提供できる。
なお、膜１０は基材１０１に支持されていてもよい（図２６（Ｂ）参照）。膜１０と基材１０１の間に下地膜１０２が設けられていてもよい。
以下に、膜１０を構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。
例えば、第１の領域１１と第２の領域１３が混在する領域が、第１の領域１１と第２の領域１３の間に配置され、第１の領域１１と第２の領域１３の境界が不明瞭になる場合もある。
膜１０は、第１の領域１１と第２の領域１３と、を有する。
膜１０は、可視光を透過する。例えば、３００ｎｍから９００ｎｍの波長を有する光を８０％以上透過する。
膜１０の厚さは、可撓性を有する程度に薄く、例えば０．３ｎｍ以上５０ｎｍ以下である。
膜１０を支持する基材１０１に可撓性を有する基材を用いることができる。可撓性を有する基材に形成された膜１０は、基材１０１と共に曲げることができる。例えば、５ｍｍ以下の曲率半径で曲げることができる。
第１の領域１１は、グラフェンを含む。第１の領域１１に含まれるグラフェンは、炭素と酸素を含み、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）の結果から算出される酸素の割合（ａｔｏｍｉｃ％）が０％以上２０％以下であり、好ましくは０％以上１０％以下である。またグラフェンの薄片を横切る長さ、言い換えると端部から端部までの長さは０．５μｍ以上１０００μｍ以下であり、好ましくは１０μｍ以上５００μｍ以下である。
第２の領域１３は、酸化グラフェンを含む。第２の領域１３に含まれる酸化グラフェンは、炭素と酸素を含み、Ｘ線光電子分光法の結果から算出される酸素の割合（ａｔｏｍｉｃ％）が２０％以上４０％以下であり、好ましくは３０％以上４０％以下である。また酸化グラフェンの薄片を横切る長さ、言い換えると端部から端部までの長さは０．５μｍ以上１０００μｍ以下であり、好ましくは１０μｍ以上５００μｍ以下である。
第１の領域１１は、第２の領域１３よりも導電性が高く、例えば、第１の領域１１のシート抵抗は１０Ω／□以上１０４Ω／□以下であり、第２の領域１３のシート抵抗は１０７Ω／□以上１０９Ω／□以下である。
図２６（Ｃ）および図２６（Ｄ）に示す膜１０Ｂは、第２の領域１３を有しない点が、図２６（Ａ）および図２６（Ｂ）を用いて説明する膜１０と異なる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の素子の作製方法について、図３（Ｂ）、図３（Ｃ）および図４を参照しながら説明する。具体的には、実施の形態１で説明する素子１００の作製方法を説明する
図３（Ｂ）および図３（Ｃ）は本発明の一態様の素子の作製方法を説明するフロー図である。
図４は本発明の一態様の素子の作製方法が有する各ステップを終えたものの構成を説明する断面図である。
＜素子の作製方法＞
本実施の形態で説明する素子１００の作製方法は、以下のステップを含む。
《第１のステップ》
第１の導電膜１２１および第２の導電膜１２２を形成する（図３（Ｂ）（Ｔ１）、図３（Ｃ）（Ｔ１）および図４（Ａ）参照）。
例えば、下地膜１０２が形成された基材１０１を準備し、下地膜１０２上に導電膜を成膜し、成膜された導電膜を島状に形成する。
様々な方法を導電膜の成膜方法に適用できる。具体的には、スパッタリング法、ＣＶＤ法またはスピンコート法等を適用できる。また、様々な方法を、導電膜を島状に形成する方法に適用できる。例えば、フォトリソグラフィ法およびエッチング法を適用できる。
《第２のステップ》
第１の導電膜１２１および第２の導電膜１２２の端部を覆い、第１の開口部１１４ａ、第２の開口部１１４ｂ、第３の開口部１１４ｃおよび第４の開口部１１４ｄを備える絶縁膜１２６を形成する（図３（Ｂ）（Ｔ２）、図３（Ｃ）（Ｔ２）および図４（Ｂ）参照）。
例えば、第１の導電膜１２１、第２の導電膜１２２、下地膜１０２を覆う絶縁膜を成膜し、成膜された絶縁膜を島状に形成する。
様々な方法を絶縁膜の成膜方法に適用できる。具体的には、スパッタリング法、ＣＶＤ法またはスピンコート法等を適用できる。また、様々な方法を、絶縁膜を島状に形成する方法に適用できる。例えば、フォトリソグラフィ法を適用できる。
《第３のステップ》
第１の開口部１１４ａ、第２の開口部１１４ｂ、第３の開口部１１４ｃおよび第４の開口部１１４ｄを覆う余剰な酸化グラフェンを含む膜を形成する（図３（Ｂ）（Ｔ３）および図３（Ｃ）（Ｔ３）参照）。
例えば、実施の形態２における膜の作製方法１の第１のステップで説明する方法を用いて余剰な酸化グラフェンを含む膜を形成する。
《第４のステップ》
余剰な酸化グラフェンを除去し、極めて薄い酸化グラフェンを含む膜１１３（０）を形成する（図３（Ｂ）（Ｔ４）、図３（Ｃ）（Ｔ４）および図４（Ｃ）参照）。
例えば、実施の形態２における膜の作製方法１の第２のステップで説明する方法を用いて余剰な酸化グラフェンを除去する。
なお、酸化グラフェンを含む膜を作製する方法として、実施の形態２における膜の作製方法２の第１のステップおよび第２のステップで説明する方法を用いてもよい。具体的には、図４（Ｃ）に示す酸化グラフェンを含む膜１１３（０）を、図１５（Ｃ）に示す酸化グラフェンを含む膜の積層膜３０９のような構成とすることができる。より具体的には、図３（Ｂ）（Ｔ３）および図３（Ｂ）（Ｔ４）に示す工程を、図１５（Ａ）（Ｖ１）および図１５（Ａ）（Ｖ２）に示す工程に置き換えることができる。あるいは、図３（Ｃ）（Ｔ３）および図３（Ｃ）（Ｔ４）に示す工程を、図１５（Ａ）（Ｖ１）および図１５（Ａ）（Ｖ２）に示す工程に置き換えることができる。
《第５のステップ》
酸化グラフェンを含む膜１１３（０）に還元処理を行い、グラフェンを含む膜を形成する（図３（Ｂ）（Ｔ５）参照）。
例えば、実施の形態２における膜の作製方法１の第３のステップで説明する方法を用いてグラフェンを含む膜を形成する。
《第６のステップ》
グラフェンを含む膜から第１の電極１１１および第１の電極から離れる第２の電極１１２を形成する。またグラフェンを含む膜から電極１１５および電極１１６を形成する（図３（Ｂ）（Ｔ６）および図４（Ｄ）参照）。
グラフェンを含む膜を島状に加工する様々な方法を適用して、第１の電極１１１、第２の電極１１２、電極１１５および電極１１６を形成できる。例えば、フォトリソグラフィ法を適用できる。
具体的には、グラフェンを含む膜を島状に残す部分に重なるようにレジストマスクを形成し、不要な部分をエッチング処理して島状に加工する。例えば、エッチング処理に酸素プラズマを照射するアッシング処理等を、適用することができる。
あるいは、上記第５のステップと上記第６のステップの順番を逆にすることもできる（図３（Ｃ）（Ｔ５）および図３（Ｃ）（Ｔ６）参照）。具体的には、酸化グラフェンを含む膜を選択的に除去し、島状に加工した後、残存した膜に含まれる酸化グラフェンを還元することができる。
酸化グラフェンは酸化されているため、その表面に多くの酸素を有する。これにより、グラフェンを含む膜に比べて、酸化グラフェンを含む膜の表面は親水性が高い。したがって、例えば、フォトリソグラフィ法によりレジストマスクを用いる場合に、還元処理後のグラフェンを含む膜の表面にレジストを塗布するよりも、還元処理前の酸化グラフェンを含む膜の表面にレジストを塗布するほうが、均一にレジストを塗布することができる。
《追加のステップ》
酸化グラフェンを含む膜は剥がれやすいため、酸化グラフェンを含む膜を剥がれにくくする処理を行うことが好ましい。
酸化グラフェンを含む膜は、アルカリ性の溶液に曝されると、その一部が剥がれてしまう現象がある。例えば、フォトリソグラフィ法によりレジストマスクを作製する際に、酸化グラフェンを含む膜がアルカリ性の現像溶液に曝されると、酸化グラフェンを含む膜の一部が剥がれてしまう現象がある。
このような現象を防ぐために、アルカリ性の溶液に曝す前に、酸化グラフェンを含む膜を酸性の溶液に浸漬することが効果的であることが、本発明者の実験の結果明らかとなった。例えば、フォトリソグラフィ法によりレジストマスクを作製する前に、酸化グラフェンを含む膜を酸性の溶液に浸漬することで、フォトリソグラフィ法によりレジストマスクを作製する際に、酸化グラフェンを含む膜をアルカリ性の現像溶液に曝しても、酸化グラフェンを含む膜の一部が剥がれることを防ぐことができる。
酸化グラフェンを含む膜を酸性の溶液に浸漬する時間としては、１０分以内が好ましく、３分以内がより好ましい。また、酸性の溶液の温度は室温以上としてもよい。また、酸性の溶液は水素イオン指数（ｐＨ）が６以下となるように調整すればよい。好ましくは、ｐＨの値が３以上６以下となるように調整すればよい。
また、例えば、酸性の溶液として、レジストマスクを剥離するために用いる溶液と同一の種類の溶液を用いることができる。この場合、酸性の溶液として、新たな種類の溶液を購入する必要がないため好ましい。
本実施の形態で説明する素子１００の作製方法は、酸化グラフェンを含む膜を形成するステップと、酸化グラフェンを含む膜あるいはグラフェンを含む膜を選択的に除去するステップを含んで構成される。これにより、第１の電極１１１および第２の電極１１２を形成できる。その結果、素子の新規な作製方法を提供できる。
＜変形例＞
本発明の一態様の素子の作製方法の別の構成について、図２７および図２８を参照しながら説明する。具体的には、実施の形態１で説明する素子１００Ｂの作製方法を説明する。
図２７は本発明の一態様の素子の作製方法を説明するフロー図である。
図２８は本発明の一態様の素子の作製方法が有する各ステップにおける構成を説明する断面図である。
＜素子の作製方法＞
本発明の一態様の素子１００Ｂの作製方法は、第３のステップにおいて酸化グラフェンを含む膜を成膜する点および第４のステップにおいて酸化グラフェンを含む膜を選択的に加熱する点が、図３を参照しながら説明する素子１００の作製方法と異なる。ここでは異なるステップについて詳細に説明し、同様のステップを用いることができる部分は、上記の説明を援用する。
《第３のステップ》
第１の開口部１１４ａおよび第２の開口部１１４ｂを覆う酸化グラフェンを含む膜１１３（０）を形成する（図２７（Ｔ３）および図２８（Ａ）参照）。
例えば、実施の形態２の膜の作製方法１における第１のステップで説明した方法を用いて酸化グラフェンを含む膜１１３（０）を形成する。
《第４のステップ》
酸化グラフェンを含む膜１１３（０）の、第１の開口部１１４ａと重なる領域および第２の開口部１１４ｂと重なる領域を含むように選択的に加熱して、グラフェンを含む第１の電極１１１および第２の電極１１２ならびに第１の電極１１１および第２の電極１１２の間に酸化グラフェンを含む分離帯１１３を形成する（図２７（Ｔ４）および図２８（Ｂ）参照）。
例えば、実施の形態２の膜の作製方法３における第２のステップで説明した方法を用いて酸化グラフェンを含む膜を選択的に加熱して、第１の電極１１１および第２の電極１１２を形成できる。
本実施の形態で説明する素子１００Ｂの作製方法は、酸化グラフェンを含む膜を形成するステップと、選択的に加熱するステップを含んで構成される。これにより、選択的に第１の電極１１１および第２の電極１１２の導電性を分離帯より高くすることができる。その結果、素子の新規な作製方法を提供できる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、本発明の一態様のタッチセンサの作製方法について、図８乃至図１０を参照しながら説明する。具体的には、実施の形態１で説明するタッチセンサ４００の作製方法を説明する。
図８はタッチセンサ４００の作製方法を説明するフロー図である。
図９はタッチセンサ４００の作製方法が有する各ステップを終えたものの構成を説明する断面図である。
図１０は素子３００を含む被剥離層を加工部材８０から剥離して、他の基材に転置する工程を説明する図である。
＜タッチセンサの作製方法１．＞
本実施の形態では、剥離層が形成された作製工程用の基材に素子３００を含む被剥離層を作製し、作製された素子３００を可撓性の基材に転置して、タッチセンサ４００を作製する方法を説明する。この方法は以下のステップを含む。
《第１のステップ》
剥離層１０１ｂが形成された基材１０１ａを準備し、後の工程で剥離層１０１ｂから分離することができる層を形成する。
《剥離層》
剥離層に用いることができる材料は、例えば無機材料または有機材料等が挙げられる。
無機材料としては具体的には、タングステン、モリブデン、チタン、タンタル、ニオブ、ニッケル、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、シリコンから選択された元素を含む金属、該元素を含む合金または該元素を含む化合物等を挙げることができる。
有機材料としては具体的には、ポリイミド、ポリエステル、ポリオレフィン、ポリアミド、ポリカーボネート若しくはアクリル樹脂等を挙げることができる。特に、ポリイミドは耐熱性が他の材料より優れるため好ましい。
剥離層に用いることができる構造は、単層構造または積層構造等を有していても良い。例えば、タングステンを含む層とタングステンの酸化物を含む層の積層構造を適用できる。
また、タングステンの酸化物を含む層は、タングステンを含む層に他の層を積層する方法で形成された層であってもよく、例えば、タングステンを含む層に酸化シリコンまたは酸化窒化シリコン等の酸素を含む膜を積層して、タングステンの酸化物を含む層を形成してもよい。
また、タングステンの酸化物を含む層は、タングステンを含む層の表面を、熱酸化処理、酸素プラズマ処理、亜酸化窒素（Ｎ２Ｏ）プラズマ処理、オゾン水等の酸化力の強い溶液を用いる処理等により形成された層であってもよい。
《被剥離層》
被剥離層は、剥離層から剥離することができ、作製工程に耐えられる程度の耐熱性を備えるものであれば、特に限定されない。
被剥離層に用いることができる材料は、例えば無機材料または有機樹脂等が挙げられる。
被剥離層は、単層構造または積層構造等を有していても良い。例えば、剥離層と重なる機能層と、剥離層と機能層の間に当該機能層の特性を損なう不純物の拡散を防ぐ絶縁層が積層された構造を有していてもよい。具体的には、剥離層側から順に酸化窒化シリコン層、窒化シリコン層および機能層が順に積層された構成を適用できる。
被剥離層に用いることができる機能層としては、例えば機能回路、機能素子、光学素子、素子または機能膜等もしくはこれらから選ばれた複数を含む層が挙げられる。
有機材料としては具体的には、ポリイミド、ポリエステル、ポリオレフィン、ポリアミド、ポリカーボネート若しくはアクリル樹脂等を挙げることができる。特に、ポリイミドは耐熱性が他の材料より優れるため好ましい。ポリイミドは被剥離層の厚さを容易に厚くすることができるため、被剥離層の機械的な強度をますことができる。
ここでは、剥離層１０１ｂと、剥離層１０１ｂに接する下地膜１０２を用いる場合について説明する。なお、下地膜１０２は後の工程で剥離層１０１ｂから分離できる（図９（Ａ）参照）。
具体的には、無アルカリガラスを基材１０１ａに、酸化タングステンを含む膜を剥離層１０１ｂに用いる。また、酸化窒化珪素を含む膜を下地膜１０２に用いる。
なお、酸化タングステンを含む膜と酸化窒化珪素を含む膜とを組み合わせて用いる方法は、ポリイミド等の有機物を剥離層または被剥離層に用いる方法に比べて耐熱性に優れる。これにより、高い温度を要する処理を被剥離層の形成工程に用いることができる。その結果、良質な被剥離層または高機能な被剥離層を提供することができる。
下地膜１０２上に導電膜を成膜し、所定の島状の形状に加工して、第１の導電膜１２１を含む層を作製する。
次いで、他の導電膜を成膜し、所定の島状の形状に加工して、導電膜１２１ａ、導電膜１２１ｂ、導電膜１２１ｃおよび第３の導電膜１２３を含む層を作製する（図８（Ａ）（Ｕ１）、図８（Ｂ）（Ｕ１）および図９（Ａ）参照）。
金属等を第１の導電膜１２１を含む層に適用できる。なお、第１の導電膜１２１を作製するステップで様々な配線を作製してもよい。
作製工程中の酸化に伴う特性の低下（例えば、酸化グラフェンと接して導電膜が酸化されて、導電膜の導電性が低下する現象等）が起こりにくい材料（例えば、導電性を有する金属酸化物）を他の導電膜に適用できる。特に、透光性を有する導電膜を用いると、透光性に優れたタッチセンサ４００を作製できる。
なお、スパッタリング法またはＣＶＤ法等を、導電膜を成膜する方法に適用できる。また、エッチング法等を成膜された導電膜を所定の形状に加工する方法に適用できる。
《第２のステップ》
絶縁性の膜を成膜し、第１の開口部１２４ａ、第２の開口部１２４ｂ、第３の開口部１２４ｃおよび第４の開口部１２４ｄを含む所定の形状に加工して、絶縁膜１２６を作製する（図８（Ａ）（Ｕ２）、図８（Ｂ）（Ｕ２）および図９（Ｂ）参照）。
なお、スパッタリング法またはＣＶＤ法等を、絶縁膜を成膜する方法に適用できる。また、エッチング法等を成膜された絶縁膜を所定の形状に加工する方法に適用できる。
《第３のステップ》
導電膜を成膜し、所定の島状の形状に加工して、導電膜１２１ａと電気的に接続するように導電膜１２５ａと、導電膜１２１ｂおよび導電膜１２１ｃと電気的に接続するように導電膜１２５ｂと、第３の導電膜１２３と電気的に接続するように導電膜１２５ｃおよび導電膜１２５ｄと、を含む層を作製する（図８（Ａ）（Ｕ３）、図８（Ｂ）（Ｕ３）および図９（Ｃ）参照）。
なお、導電膜１２５ｂ、導電膜１２５ｃおよび導電膜１２５ｄの端部に生じる段差によって、後の工程で形成されるグラフェンを含む膜が途切れないように、導電膜１２５ｂ、導電膜１２５ｃおよび導電膜１２５ｄの端部の形状をなだらかにする。
《第４のステップ》
余剰な酸化グラフェンを含む膜を形成する。
例えば、実施の形態２における膜の作製方法１の第１のステップで説明する方法を用いて余剰な酸化グラフェンを含む膜を形成する。
《第５のステップ》
余剰な酸化グラフェンを除去し、極めて薄い酸化グラフェンを含む膜１１３（０）を形成する（図８（Ａ）（Ｕ４）、図８（Ｂ）（Ｕ４）および図９（Ｄ）参照）。
例えば、実施の形態２における膜の作製方法１の第２のステップで説明する方法を用いて余剰な酸化グラフェンを除去する。
なお、酸化グラフェンを含む膜を作製する方法として、実施の形態２における膜の作製方法２の第１のステップおよび第２のステップで説明する方法を用いてもよい。具体的には、図９（Ｄ）に示す酸化グラフェンを含む膜１１３（０）を、図１５（Ｃ）に示す酸化グラフェンを含む膜の積層膜３０９のような構成とすることができる。より具体的には、図８（Ａ）（Ｕ４）に示す工程を、図１５（Ａ）（Ｖ１）および図１５（Ａ）（Ｖ２）に示す工程に置き換えることができる。あるいは、図８（Ｂ）（Ｕ４）に示す工程を、図１５（Ａ）（Ｖ１）および図１５（Ａ）（Ｖ２）に示す工程に置き換えることができる。
《第６のステップ》
酸化グラフェンを含む膜１１３（０）に還元処理を行い、グラフェンを含む膜を形成する（図８（Ａ）（Ｕ５）参照）。
例えば、実施の形態２における膜の作製方法１の第３のステップで説明する方法を用いて酸化グラフェンを還元する。
《第７のステップ》
グラフェンを含む膜から互いに離れる小片１１１ａおよび電極１１２ａを形成する（図８（Ａ）（Ｕ６）および図９（Ｅ）参照）。
グラフェンを含む膜を島状に加工する様々な方法を適用して、小片１１１ａおよび電極１１２ａを形成できる。例えば、フォトリソグラフィ法を適用できる。
具体的には、グラフェンを含む膜を島状に残す部分に重なるようにレジストマスクを形成し、不要な部分をエッチング処理して島状に加工する。例えば、エッチング処理に酸素プラズマを照射するアッシング処理等を、適用することができる。
あるいは、上記第６のステップと上記第７のステップの順番を逆にすることもできる（図８（Ｂ）（Ｕ５）および図８（Ｂ）（Ｕ６）参照）。具体的には、酸化グラフェンを含む膜を選択的に除去し、島状に加工した後、残存した膜に含まれる酸化グラフェンを還元することができる。
酸化グラフェンは酸化されているため、その表面に多くの酸素を有する。これにより、グラフェンを含む膜に比べて、酸化グラフェンを含む膜の表面は親水性が高い。したがって、例えば、フォトリソグラフィ法によりレジストマスクを用いる場合に、還元処理後のグラフェンを含む膜の表面にレジストを塗布するよりも、還元処理前の酸化グラフェンを含む膜の表面にレジストを塗布するほうが、均一にレジストを塗布することができる。
なお、第７のステップまで行うことで、素子３００が完成する。また、実施の形態３において説明する追加のステップを行うことができる。
《第８のステップ》
素子３００が形成された被剥離層を、剥離層１０１ｂが形成された基材１０１ａから分離して、可撓性を有する基材１０１ｄに転置する（図８（Ａ）（Ｕ７）、図８（Ｂ）（Ｕ７）および図９（Ｆ）参照）。
第８のステップの詳細を、図１０を用いて説明する。なお、図１０においては、素子３００を含む被剥離層を模式的に図示する。
素子３００を含む被剥離層の上面図を、図１０の右側に示し、切断線Ｘ６−Ｙ６における断面図を図１０の左側に示す。
《第８−１のステップ》
素子３００を含む被剥離層を、可撓性を有する基材１０１ｃに接合層３０を用いて貼り合わせる（図１０（Ａ）および図１０（Ｂ）参照）。
なお、加工部材８０は、基材１０１ａ、基材１０１ａ上の剥離層１０１ｂ、剥離層１０１ｂと一方の面が接する素子３００を含む被剥離層、素子３００を含む被剥離層の他方の面と一方の面が接する接合層３０および接合層３０の他方の面が接する可撓性を有する基材１０１ｃを備える。
《第８−２のステップ》
剥離の起点１２を接合層３０の端部近傍に形成する（図１０（Ｃ）および図１０（Ｄ）参照）。なお、剥離の起点１２は素子３００の一部が剥離層１０１ｂから剥離された構造である。
剥離の起点１２は、鋭利な先端で素子３００を刺突して形成することができる他、レーザー等を用いた非接触な方法（例えばレーザアブレーション法）で、素子３００の一部を剥離層１０１ｂから剥離できる。
《第８−３のステップ》
加工部材８０の一方の表層８０ｂを剥離する。具体的には、接合層３０の端部近傍に形成された剥離の起点１２から、基材１０１ａを剥離層１０１ｂと共に素子３００から分離する（図１０（Ｅ）参照）。
また、剥離層１０１ｂから素子３００を剥離する際に、剥離層１０１ｂと素子３００の界面に液体を浸透させる。または液体をノズル９９から噴出させて吹き付けてもよい。例えば、浸透させる液体または吹き付ける液体に水、極性溶媒等を用いることができる。液体を浸透させることにより、剥離に伴い発生する静電気等の影響を抑制することができる。また、剥離層を溶かしながら剥離してもよい。
特に、剥離層１０１ｂに酸化タングステンを含む膜を用いる場合、水を含む液体を浸透させながらまたは吹き付けながら剥離すると、被剥離層の素子に加わる剥離に伴う応力を低減することができ好ましい。
このステップにより、加工部材８０から残部８０ａを得る。具体的には、残部８０ａは、素子３００、素子３００と一方の面が接する接合層３０および接合層３０の他方の面が接する基材１０１ｃを備える。
《第８−４のステップ》
残部８０ａに接着層３１を形成し（図１０（Ｆ）および図１０（Ｇ）参照）、接着層３１を用いて可撓性を有する基材１０１ｄと貼り合わせる。
このステップにより、残部８０ａから、積層体８１を得る。具体的には、積層体８１は、可撓性を有する基材１０１ｄ、接着層３１、素子３００が形成された被剥離層、被剥離層と一方の面が接する接合層３０および接合層３０の他方の面が接する可撓性を有する基材１０１ｃを備える（図１０（Ｈ）および図１０（Ｉ）参照）。
なお、基材１０１ｃの一部を切除し、露出した接合層３０を溶解または膨潤させて、物理的に除去する方法により、例えば素子３００に到達する窓状の開口部１４を形成することができる。具体的には、アラミドフィルム等の開口部分を切除することができる樹脂フィルムを基材１０１ｃに用いて、開口する部分を切除し、開口部分に露出したエポキシ樹脂等の接合層３０を有機溶剤により膨潤させて除去する方法により、開口部１４を形成することができる。
この方法によれば、素子３００に設けられた端子部に到達する開口部１４を形成することができる。開口部１４に露出した端子部を用いて、タッチセンサ４００を他の装置に接続することができる。
＜タッチセンサの作製方法２．＞
本発明の一態様のタッチセンサ４００Ｂの作製方法について、図２９および図３０を参照しながら説明する。
図２９はタッチセンサ４００Ｂの作製方法を説明するフロー図である。
図３０はタッチセンサ４００Ｂの作製方法が有する各ステップを終えたものの構成を説明する断面図である。
本発明の一態様のタッチセンサ４００Ｂの作成方法は、第５のステップにおいて酸化グラフェンを含む膜を選択的に加熱する点が、図８を参照しながら説明するタッチセンサ４００の作製方法と異なる。ここでは異なるステップについて詳細に説明し、同様のステップを用いることができる部分は、上記の説明を援用する。
《第４のステップ》
導電膜１２５ｂおよび導電膜１２５ｃを覆う酸化グラフェンを含む膜１１３（０）を形成する（図２９（Ｕ４）および図３０（Ａ）参照）。
例えば、実施の形態２の膜の作成方法３における第１のステップで説明した方法を用いて酸化グラフェンを含む膜１１３（０）を形成する。
《第５のステップ》
酸化グラフェンを含む膜１１３（０）の、導電膜１２５ｂと重なる領域および導電膜１２５ｂと重ならない領域を含むように選択的に加熱して、グラフェンを含む小片１１１ａおよび第２の電極１１２ならびに小片１１１ａおよび第２の電極１１２の間に酸化グラフェンを含む分離帯１１３を形成する（図２９（Ｕ５）および図３０（Ｂ）参照）。
例えば、実施の形態２の膜の作成方法３における第２のステップで説明した方法を用いて酸化グラフェンを含む膜を選択的に加熱して、小片１１１ａおよび第２の電極１１２を形成できる。
なお、第５のステップまで行うことで、素子３００Ｂが完成する。
《第６のステップ》
素子３００Ｂが形成された被剥離層を、剥離層１０１ｂが形成された基材１０１ａから分離して、可撓性を有する基材１０１ｄに転置する（図２９（Ｕ６）および図３０（Ｃ）参照）。
なお、第６のステップはタッチセンサの作製方法１の第８のステップと同様の工程を用いることができるため、上記の説明を援用する。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の素子を用いた折り曲げ可能なタッチパネルの構成について、図１１および図１２を参照しながら説明する。
図１１（Ａ）は、本実施の形態で例示するタッチパネル７００の斜視図である。なお明瞭化のため、代表的な構成要素のみを図１１に示す。図１１（Ｂ）は、タッチパネル７００の斜視図である。
図１２（Ａ）は、図１１（Ａ）に示すタッチパネル７００の切断線Ｘ７−Ｙ７における断面図である。
タッチパネル７００は、表示部７０１とタッチセンサ７９５を備える（図１１（Ｂ）参照）。また、タッチパネル７００は、基板７１０、基板７７０および基板７９０を有する。なお、基板７１０、基板７７０および基板７９０はいずれも可撓性を有する基材である。
表示部７０１は、基板７１０、基板７１０上に複数の画素および当該画素に信号を供給することができる複数の配線７１１を備える。複数の配線７１１は、基板７１０の外周部にまで引き回され、その一部が端子７１９を構成している。端子７１９はＦＰＣ７０９（１）と電気的に接続する。
＜タッチセンサ＞
基板７９０には、タッチセンサ７９５と、タッチセンサ７９５と電気的に接続する複数の配線７９８を備える。複数の配線７９８は基板７９０の外周部に引き回され、その一部は端子を構成する。そして、当該端子はＦＰＣ７０９（２）と電気的に接続される。なお、図１１（Ｂ）では明瞭化のため、基板７９０の裏面側（基板７９０と対向する面側）に設けられるタッチセンサ７９５の電極や配線等を実線で示している。
タッチセンサ７９５として、例えば静電容量方式のタッチセンサを適用できる。静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。
投影型静電容量方式としては、主に駆動方式の違いから自己容量方式、相互容量方式などがある。相互容量方式を用いると同時多点検出が可能となるため好ましい。
以下では、投影型静電容量方式のタッチセンサを適用する場合について、図１１（Ｂ）を用いて説明する。
なお、指等の検知対象の近接または接触を検知することができるさまざまなセンサを適用することができる。
投影型静電容量方式のタッチセンサ７９５は、電極７９１と電極７９２を有する。電極７９１は複数の配線７９８のいずれかと電気的に接続し、電極７９２は複数の配線７９８の他のいずれかと電気的に接続する。
電極７９２は、図１１（Ａ）、（Ｂ）に示すように、一方向に繰り返し配置された複数の四辺形が角部で接続された形状を有する。
電極７９１は四辺形であり、電極７９２が延在する方向と交差する方向に繰り返し配置されている。
配線７９４は、電極７９２を挟む二つの電極７９１を電気的に接続する。このとき、電極７９２と配線７９４の交差部の面積ができるだけ小さくなる形状が好ましい。これにより、電極が設けられていない領域の面積を低減でき、透過率のムラを低減できる。その結果、タッチセンサ７９５を透過する光の輝度ムラを低減することができる。
なお、電極７９１、電極７９２の形状はこれに限られず、様々な形状を取りうる。例えば、複数の電極７９１をできるだけ隙間が生じないように配置し、絶縁膜を介して電極７９２を、電極７９１と重ならない領域ができるように離れて複数設ける構成としてもよい。このとき、隣接する二つの電極７９２の間に、これらとは電気的に絶縁されたダミー電極を設けると、透過率の異なる領域の面積を低減できるため好ましい。
タッチセンサ７９５の構成を、図１２を用いて説明する。
タッチセンサ７９５は、基板７９０、基板７９０上に千鳥状に配置された電極７９１および電極７９２、絶縁膜７９３ならびに隣り合う電極７９１を電気的に接続する配線７９４を備える。
樹脂層７９７は、タッチセンサ７９５が表示部７０１に重なるように、基板７９０を基板７７０に貼り合わせている。
電極７９１および電極７９２は、透光性を有する導電材料を用いて形成する。透光性を有する導電性材料として、グラフェンを含む膜を用いることができる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。還元する方法としては、熱を加える方法等を挙げることができる。
フォトリソグラフィ法等の様々なパターニング技術により、不要な部分を除去して、電極７９１および電極７９２を形成することができる。
また、絶縁膜７９３に用いる材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
また、電極７９１に達する開口が絶縁膜７９３に設けられ、配線７９４が隣接する電極７９１を電気的に接続する。透光性の導電性材料は、タッチパネルの開口率を高めることができるため、配線７９４に好適に用いることができる。また、電極７９１および電極７９２より導電性の高い材料は、電気抵抗を低減できるため配線７９４に好適に用いることができる。
一の電極７９２は一方向に延在し、複数の電極７９２がストライプ状に設けられている。
配線７９４は電極７９２と交差して設けられている。
一対の電極７９１が一の電極７９２を挟んで設けられ、配線７９４は一対の電極７９１を電気的に接続している。
なお、複数の電極７９１は、一の電極７９２と必ずしも直交する方向に配置される必要はなく、９０度未満の角度をなすように配置されてもよい。
一の配線７９８は、電極７９１又は電極７９２と電気的に接続される。配線７９８の一部は、端子として機能する。配線７９８としては、例えば、アルミニウム、金、白金、銀、ニッケル、チタン、タングステン、クロム、モリブデン、鉄、コバルト、銅、又はパラジウム等の金属材料や、該金属材料を含む合金材料を用いることができる。
なお、絶縁膜７９３および配線７９４を覆う絶縁膜を設けて、タッチセンサ７９５を保護することができる。
また、接続層７９９は、配線７９８とＦＰＣ７０９（２）を電気的に接続する。
接続層７９９としては、様々な異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
樹脂層７９７は、透光性を有する。例えば、熱硬化性樹脂や紫外線硬化樹脂を用いることができ、具体的には、アクリル、ウレタン、エポキシ、またはシロキサン結合を有する樹脂などの樹脂を用いることができる。
＜表示部＞
表示部７０１は、マトリクス状に配置された複数の画素を備える。画素は表示素子と表示素子を駆動する画素回路を備える。
本実施の形態では、白色の光を射出する有機エレクトロルミネッセンス素子を表示素子に適用する場合について説明するが、表示素子はこれに限られない。
例えば、副画素毎に射出する光の色が異なるように、発光色が異なる有機エレクトロルミネッセンス素子を副画素毎に適用してもよい。
また、有機エレクトロルミネッセンス素子の他、電気泳動方式や電子粉流体方式やエレクトロウェッティング方式などにより表示を行う表示素子（電子インクともいう）、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、液晶素子など、様々な表示素子を表示素子に用いることができる。また、透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイなどにも適用できる。なお、適用する表示素子に好適な構成を様々な画素回路から選択して用いることができる。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
また、表示部において、画素に能動素子を有するアクティブマトリクス方式、または、画素に能動素子を有しないパッシブマトリクス方式を用いることが出来る。
アクティブマトリクス方式では、能動素子（アクティブ素子、非線形素子）として、トランジスタだけでなく、さまざまな能動素子（アクティブ素子、非線形素子）を用いることが出来る。例えば、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）、又はＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）などを用いることも可能である。これらの素子は、作製工程が少ないため、作製コストの低減、又は歩留まりの向上を図ることができる。または、これらの素子は、素子のサイズが小さいため、開口率を向上させることができ、低消費電力化や高輝度化を図ることが出来る。
アクティブマトリクス方式以外のものとして、能動素子（アクティブ素子、非線形素子）を用いないパッシブマトリクス型を用いることも可能である。能動素子（アクティブ素子、非線形素子）を用いないため、作製工程が少ないため、作製コストの低減、又は歩留まりの向上を図ることができる。または、能動素子（アクティブ素子、非線形素子）を用いないため、開口率を向上させることができ、低消費電力化、又は高輝度化などを図ることが出来る。
可撓性を有する材料を基板７１０および基板７７０に好適に用いることができる。
不純物の透過が抑制された材料を基板７１０および基板７７０に好適に用いることができる。例えば、水蒸気の透過率が１０−５ｇ／ｍ２・ｄａｙ以下、好ましくは１０−６ｇ／ｍ２・ｄａｙ以下である材料を好適に用いることができる。
線膨張率がおよそ等しい材料を基板７１０および基板７７０に好適に用いることができる。例えば、線膨張率が１×１０−３／Ｋ以下、好ましくは５×１０−５／Ｋ以下、より好ましくは１×１０−５／Ｋ以下である材料を好適に用いることができる。
基板７１０は、可撓性を有する基板７１０ｂ、不純物の発光素子への拡散を防ぐバリア膜７１０ａおよび基板７１０ｂとバリア膜７１０ａを貼り合わせる樹脂層７１０ｃが積層された積層体である。
例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネートまたはアクリル、ウレタン、エポキシもしくはシロキサン結合を有する樹脂を含む材料を樹脂層７１０ｃに用いることができる。
基板７７０は、可撓性を有する基板７７０ｂ、不純物の発光素子への拡散を防ぐバリア膜７７０ａおよび基板７７０ｂとバリア膜７７０ａを貼り合わせる樹脂層７７０ｃの積層体である。
封止材７６０は基板７７０と基板７１０を貼り合わせている。封止材７６０は空気より大きい屈折率を備える。また、封止材７６０側に光を取り出す場合は、封止材７６０は光学的に接合する機能を有する層を兼ねる。画素回路および発光素子（例えば第１の発光素子７５０Ｒ）は基板７１０と基板７７０の間にある。
《画素の構成》
画素は、副画素７０２を含み、副画素７０２は発光モジュール７８０Ｒを備える。
副画素７０２は、第１の発光素子７５０Ｒおよび第１の発光素子７５０Ｒに電力を供給することができるトランジスタ７０４を含む画素回路を備える。また、発光モジュール７８０Ｒは第１の発光素子７５０Ｒおよび光学素子（例えば第１の着色層７６７Ｒ）を備える。
第１の発光素子７５０Ｒは、下部電極、上部電極、下部電極と上部電極の間に発光性の有機化合物を含む層を有する。
発光モジュール７８０Ｒは、光を取り出す方向に第１の着色層７６７Ｒを有する。着色層は特定の波長を有する光を透過するものであればよく、例えば赤色、緑色または青色等を呈する光を選択的に透過するものを用いることができる。なお、他の副画素において、発光素子の発する光をそのまま透過する領域を設けてもよい。
また、封止材７６０が光を取り出す側に設けられている場合、封止材７６０は、第１の発光素子７５０Ｒと第１の着色層７６７Ｒに接する。
第１の着色層７６７Ｒは第１の発光素子７５０Ｒと重なる位置にある。これにより、第１の発光素子７５０Ｒが発する光の一部は第１の着色層７６７Ｒを透過して、図中に示す矢印の方向の発光モジュール７８０Ｒの外部に射出される。
《表示部の構成》
表示部７０１は、光を射出する方向に遮光層７６９を有する。遮光層７６９は、着色層（例えば第１の着色層７６７Ｒ）を囲むように設けられている。
表示部７０１は、反射防止層７６８を画素に重なる位置に備える。反射防止層７６８として、例えば円偏光板を用いることができる。
表示部７０１は、絶縁膜７２１を備える。絶縁膜７２１はトランジスタ７０４を覆っている。なお、絶縁膜７２１は画素回路に起因する凹凸を平坦化するための層として用いることができる。また、不純物の拡散を抑制できる層を含む積層膜を、絶縁膜７２１に適用することができる。これにより、不純物の拡散によるトランジスタ７０４等の信頼性の低下を抑制できる。
表示部７０１は、発光素子（例えば第１の発光素子７５０Ｒ）を絶縁膜７２１上に有する。
表示部７０１は、第１の下部電極の端部に重なる隔壁７２８を絶縁膜７２１上に有する。また、基板７１０と基板７７０の間隔を制御するスペーサを、隔壁７２８上に有する。
《駆動回路の構成》
駆動回路７０３は、トランジスタ７０５および容量７０６を含む。なお、駆動回路を画素回路と同一の工程で同一基板上に形成することができる。
《他の構成》
表示部７０１は、信号を供給することができる配線７１１を備え、端子７１９が配線７１１に設けられている。なお、画像信号および同期信号等の信号を供給することができるＦＰＣ７０９（１）が端子７１９に電気的に接続されている。
なお、ＦＰＣ７０９（１）にはプリント配線基板（ＰＷＢ）が取り付けられていても良い。
表示部７０１は、走査線、信号線および電源線等の配線を有する。様々な導電膜を配線に用いることができる。
具体的には、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステン、ニッケル、イットリウム、ジルコニウム、銀またはマンガンから選ばれた金属元素、上述した金属元素を成分とする合金または上述した金属元素を組み合わせた合金等を用いることができる。とくに、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンの中から選択される一以上の元素を含むと好ましい。特に、銅とマンガンの合金がウエットエッチング法を用いた微細加工に好適である。
具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等を用いることができる。
具体的には、アルミニウム膜上にチタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を積層する積層構造を用いることができる。
また、酸化インジウム、酸化錫または酸化亜鉛を含む透光性を有する導電材料を用いてもよい。具体的には、酸化珪素を含む酸化インジウムスズ、酸化インジウムスズ、酸化亜鉛、酸化インジウム亜鉛、ガリウムを添加した酸化亜鉛等を用いることができる。
＜表示部の変形例１＞
様々なトランジスタを表示部７０１に適用できる。
ボトムゲート型のトランジスタを表示部７０１に適用する場合の構成を、図１２（Ａ）および図１２（Ｂ）に図示する。
例えば、酸化物半導体、アモルファスシリコン等を含む半導体層を、図１２（Ａ）に図示するトランジスタ７０４およびトランジスタ７０５に適用することができる。
例えば、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）およびＭ（Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される膜を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。
酸化物半導体膜を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｇａ系酸化物を用いることができる。
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
例えば、レーザーアニールなどの処理により結晶化させた多結晶シリコンを含む半導体層を、図１２（Ｂ）に図示するトランジスタ７０４およびトランジスタ７０５に適用することができる。
トップゲート型のトランジスタを表示部７０１に適用する場合の構成を、図１２（Ｃ）に図示する。
例えば、多結晶シリコンまたは単結晶シリコン基板等から転置された単結晶シリコン膜等を含む半導体層を、図１２（Ｃ）に図示するトランジスタ７０４およびトランジスタ７０５に適用することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、本発明の一態様の素子を用いた折り曲げ可能なタッチパネルの構成について、図１３を参照しながら説明する。
図１３は、タッチパネル８００の断面図である。
本実施の形態で説明するタッチパネル８００は、供給された画像情報をトランジスタが設けられている側に表示する表示部７０１を備える点およびタッチセンサが表示部の基板７１０側に設けられている点が、実施の形態５で説明するタッチパネル７００とは異なる。ここでは異なる構成について詳細に説明し、同様の構成を用いることができる部分は、上記の説明を援用する。
＜表示部＞
表示部７０１は、マトリクス状に配置された複数の画素を備える。画素は表示素子と表示素子を駆動する画素回路を備える。
《画素の構成》
画素は、副画素７０２を含み、副画素７０２は発光モジュール７８０Ｒを備える。
副画素７０２は、第１の発光素子７５０Ｒおよび第１の発光素子７５０Ｒに電力を供給することができるトランジスタ７０４を含む画素回路を備える。
発光モジュール７８０Ｒは第１の発光素子７５０Ｒおよび光学素子（例えば第１の着色層７６７Ｒ）を備える。
第１の発光素子７５０Ｒは、下部電極、上部電極、下部電極と上部電極の間に発光性の有機化合物を含む層を有する。
発光モジュール７８０Ｒは、光を取り出す方向に第１の着色層７６７Ｒを有する。着色層は特定の波長を有する光を透過するものであればよく、例えば赤色、緑色または青色等を呈する光を選択的に透過するものを用いることができる。なお、他の副画素において、発光素子の発する光をそのまま透過する領域を設けてもよい。
第１の着色層７６７Ｒは第１の発光素子７５０Ｒと重なる位置にある。また、図１３（Ａ）に示す第１の発光素子７５０Ｒは、トランジスタ７０４が設けられている側に光を射出する。これにより、第１の発光素子７５０Ｒが発する光の一部は第１の着色層７６７Ｒを透過して、図中に示す矢印の方向の発光モジュール７８０Ｒの外部に射出される。
《表示部の構成》
表示部７０１は、光を射出する方向に遮光層７６９を有する。遮光層７６９は、着色層（例えば第１の着色層７６７Ｒ）を囲むように設けられている。
表示部７０１は、絶縁膜７２１を備える。絶縁膜７２１はトランジスタ７０４を覆っている。なお、絶縁膜７２１は画素回路に起因する凹凸を平坦化するための層として用いることができる。また、不純物の拡散を抑制できる層を含む積層膜を、絶縁膜７２１に適用することができる。これにより、例えば第１の着色層７６７Ｒから拡散する不純物によるトランジスタ７０４等の信頼性の低下を抑制できる。
＜タッチセンサ＞
タッチセンサ７９５は、表示部７０１の基板７１０側に設けられている（図１３（Ａ）参照）。
樹脂層７９７は、基板７１０と基板７９０の間にあり、表示部７０１とタッチセンサ７９５を貼り合わせる。
＜表示部の変形例１＞
様々なトランジスタを表示部７０１に適用できる。
ボトムゲート型のトランジスタを表示部７０１に適用する場合の構成を、図１３（Ａ）および図１３（Ｂ）に図示する。
例えば、酸化物半導体、アモルファスシリコン等を含む半導体層を、図１３（Ａ）に図示するトランジスタ７０４およびトランジスタ７０５に適用することができる。また、一対のゲート電極をトランジスタのチャネルが形成される領域を上下に挟むように設けてもよい。これにより、トランジスタの特性の変動を抑制し、信頼性を高めることができる。
例えば、多結晶シリコン等を含む半導体層を、図１３（Ｂ）に図示するトランジスタ７０４およびトランジスタ７０５に適用することができる。
トップゲート型のトランジスタを表示部７０１に適用する場合の構成を、図１３（Ｃ）に図示する。
例えば、多結晶シリコンまたは転写された単結晶シリコン膜等を含む半導体層を、図１３（Ｃ）に図示するトランジスタ７０４およびトランジスタ７０５に適用することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
（実施の形態７）
本実施の形態では、本発明の一態様の素子を用いた折り曲げ可能なタッチパネルを備える情報処理装置について、図１４を参照しながら説明する。
図１４は本発明の一態様の情報処理装置を説明する図である。
図１４（Ａ）は、携帯型情報処理装置１３００の外形を説明する斜視図である。図１４（Ｂ）は、携帯型情報処理装置１３００の上面図である。図１４（Ｃ）は、携帯型情報処理装置１３００の使用状態を説明する図である。
図１４（Ｄ）および図１４（Ｅ）は、携帯型情報処理装置１４００の外形を説明する斜視図である。
図１４（Ｆ）および図１４（Ｇ）は、携帯型情報処理装置１５００の外形を説明する斜視図である。
＜携帯型情報処理装置＞
携帯型情報処理装置１３００は、例えば電話機、電子メール作成閲覧装置、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。具体的には、携帯電話またはスマートフォンとして用いることができる。
入出力装置は、筐体１３１０の複数の面に沿って設けられている。例えば、可撓性を有する入出力装置を、筐体の内側に沿うように配置する。これにより、文字情報や画像情報等を第１の領域１３１１および／または第２の領域１３１２に表示することができる。
例えば、３つの操作の用に供する画像を第１の領域１３１１に表示することができる（図１４（Ａ）参照）。また、図中に破線の矩形で示すように文字情報等を第２の領域１３１２に表示することができる（図１４（Ｂ）参照）。
携帯型情報処理装置１３００の上部に第２の領域１３１２を配置した場合、携帯型情報処理装置１３００を洋服の胸ポケットに収納したままの状態で、携帯型情報処理装置１３００の第２の領域１３１２に表示された文字や画像情報を、使用者は容易に確認することができる（図１４（Ｃ）参照）。例えば、着信した電話の発信者の電話番号または氏名等を、携帯型情報処理装置１３００の上方から観察できる。
なお、携帯型情報処理装置１３００は、振動センサ等と、当該振動センサ等に検知された振動に基づいて、着信を拒否するモードに移行するプログラムを記憶した記憶装置を備えることができる。これにより、使用者は携帯型情報処理装置１３００を洋服の上から軽く叩いて振動を与えることにより着信を拒否するモードに移行させることができる。
＜携帯型情報処理装置＞
携帯型情報処理装置１４００は、第１の領域１４１１および第２の領域１４１２を有する入出力部と、入出力部を支持する筐体１４１０を有する。
筐体１４１０は複数の屈曲部を備え、筐体１４１０が備える最も長い屈曲部が、第１の領域１４１１と第２の領域１４１２に挟まれる。
携帯型情報処理装置１４００は、最も長い屈曲部に沿って設けられた第２の領域１４１２を側面に向けて使用することができる。
＜携帯型情報処理装置＞
携帯型情報処理装置１５００は、第１の領域１５１１および第２の領域１５１２を有する入出力部と、入出力部を支持する筐体１５１０を有する。
筐体１５１０は複数の屈曲部を備え、筐体１５１０が備える二番目に長い屈曲部が、第１の領域１５１１と第２の領域１５１２に挟まれる。
携帯型情報処理装置１５００は、第２の領域１５１２を上部に向けて使用することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
本実施例では、上記の実施の形態に示すグラフェンを含む膜を作製し、グラフェンを含む膜を備える素子を作製した結果について報告する。
基材として、ガラス基板を用いた。次いで、ガラス基板上に膜厚約２００ｎｍのタングステンからなる導電膜を形成した。当該導電膜は、例えば図９（Ａ）に示す第１の導電膜１２１に相当する。次いで、膜厚約２２０ｎｍの酸化珪素を含む酸化インジウムスズからなる導電膜を形成した。当該導電膜は、例えば図９（Ａ）に示す導電膜１２１ａ、導電膜１２１ｂ、導電膜１２１ｃおよび第３の導電膜１２３に相当する。次いで、膜厚約５００ｎｍの酸化窒化珪素からなる絶縁膜と膜厚約１００ｎｍの窒化珪素からなる絶縁膜との積層膜を形成した。当該積層膜は、例えば図９（Ｂ）に示す絶縁膜１２６に相当する。次いで、膜厚約２２０ｎｍの酸化珪素を含む酸化インジウムスズからなる導電膜を形成した。当該導電膜は、例えば図９（Ｃ）に示す導電膜１２５ａ、導電膜１２５ｂ、導電膜１２５ｃおよび導電膜１２５ｄに相当する。
次いで、上述の絶縁膜および導電膜が形成された基材表面に酸素プラズマを照射し、基材表面の親水性を高くする処理を行った。具体的には、酸素ガスの流量を１００ｓｃｃｍとし、圧力を５００ｍＴｏｒｒとし、電源電力を５００Ｗとして、４０秒間の酸素プラズマ照射を行った。本発明者の実験から、基材表面の親水性が高すぎると、酸化グラフェンが分散された分散液を塗布した際に、一見して分散液が均一に塗布できているように見えても、塗布した分散液から分散媒を除去した後、酸化グラフェンを含む膜が均一に形成できていない場合がある。そこで、基材表面の親水性を高くする処理を行った後に、基材表面の親水性を若干低くする処理を行った。具体的には、親水性を若干低くする処理として、基材表面にレジストを形成し、次いでレジストを剥離した。その後、リンス液、イソプロピルアルコールおよび純水を用いて基材の洗浄を行った。
次いで、基材表面に酸化グラフェンが分散された分散液を塗布した。分散液の溶媒は水で、酸化グラフェンの濃度は０．８６ｗｔ％であった。具体的には、図１５（Ｂ）で示すようなブレードを用い、ブレードが基材表面に接触しない程度に、基材表面とブレードとのギャップを極めて小さく設定し、基材上に分散液を極めて薄く塗布した。具体的には、基材表面とブレードとのギャップが１０μｍ以下となるようにブレードの位置を設定し、基材上に分散液を極めて薄く塗布した。
次いで、塗布した酸化グラフェンが分散された分散液から分散媒を除去するための処理を行い、基材上に酸化グラフェンを含む膜を作製した。具体的には、通風乾燥機を使用し、約９５℃で１０分間の処理を行った。
次いで、上述した工程と同様の工程をさらに３回行い、酸化グラフェンを含む膜が四層積層された積層膜を作製した。なお、ガラス基板側から数えて二層目の酸化グラフェンを含む膜を作製する際には、一層目の酸化グラフェンを含む膜を作製する際よりもブレードの位置を１５μｍ高く設定した。また、三層目の酸化グラフェンを含む膜を作製する際には、二層目の酸化グラフェンを含む膜を作製する際よりもブレードの位置を５μｍ高く設定した。また、四層目の酸化グラフェンを含む膜を作製する際には、三層目の酸化グラフェンを含む膜を作製する際よりもブレードの位置を５μｍ高く設定した。
ここで、本実施例により作製した積層膜の光学顕微鏡写真を図１６（Ａ）に示す。また、比較のために、当該積層膜と同程度の膜厚を有する酸化グラフェンを含む膜の単層膜の光学顕微鏡写真を図１６（Ｂ）に示す。当該単層膜は、基材表面とブレードとのギャップを比較的大きく設定して、基材上に分散液を１回だけ塗布して作製したものである。例えば、当該単層膜は、図３（Ａ）（Ｓ１）に示す余剰な酸化グラフェンを含む膜に相当する。
図１６（Ａ）に示す積層膜と比べて、図１６（Ｂ）に示す単層膜においては、酸化グラフェン３１０に加えて、多くの凝集物３１１の存在が認められた。このことから、基材表面とブレードとのギャップを極めて小さく設定し、基材上に分散液を極めて薄く塗布することで、凝集物の存在がほとんど認められない酸化グラフェンを含む膜を作製できることを確認した。
次いで、酸化グラフェンを含む膜の積層膜を剥がれにくくするために、積層膜を酸性の溶液に浸漬する処理を行った。今回は、酸性の溶液として、レジストマスクを剥離する際に用いる剥離溶液を使用した。具体的には、ｏ−ジクロロベンゼン、フェノール、アルキルベンゼンスルホン酸を主成分とする東京応化工業株式会社製「剥離液７１０」（以下、単に「７１０剥離液」という。）を使用した。例えば、酸性の溶液として、ｏ−ジクロロベンゼンを４０ｗｔ％以上７０ｗｔ％以下、フェノールを２０ｗｔ％以上３０ｗｔ％以下、アルキルベンゼンスルホン酸を１０ｗｔ％以上３０ｗｔ％以下とすることができる。今回酸性の溶液として使用した７１０剥離液は、ｏ−ジクロロベンゼンを５６ｗｔ％、フェノールを２３ｗｔ％、アルキルベンゼンスルホン酸を２１ｗｔ％含むものである。７１０剥離液の温度を約５５℃に設定し、基材を７１０剥離液に１分間浸漬した。その後、リンス液、イソプロピルアルコールおよびエタノールを用いて基材の洗浄を行った。
次いで、フォトリソグラフィ法により、酸化グラフェンを含む膜の積層膜上にレジストマスクを形成した。具体的には、スピンコートにより約２．７μｍの厚さを有するレジストを形成した後、９秒間の露光を行い、５５秒間の現像を行うことで、レジストマスクを形成した。この際、現像溶液としてアルカリ性の溶液を用いたが、酸化グラフェンを含む膜の積層膜が剥がれてしまうことはなかった。具体的には、現像液として、水酸化テトラメチルアンモニウム（ＴＭＡＨ：Ｔｅｔｒａ−ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｏｒｏｘｉｄｅ）を２．３８％含む東京応化工業株式会社製「ＮＭＤ−３」を使用した。
次いで、レジストマスクをマスクとして、酸化グラフェンを含む膜の積層膜をドライエッチングして加工した。その後、７１０剥離液を用いてレジストマスクを除去した。その後、リンス液、イソプロピルアルコールおよびエタノールを用いて基材の洗浄を行った。
次いで、アスコルビン酸４．０５ｇと、純水３０ｍＬと、ＮＭＰ（Ｎ−メチルピロリドン、１−メチル−２−ピロリドン、Ｎ−メチル−２−ピロリドンなどともいう。）２７０ｍＬとの混合溶液を用いて、積層膜に含まれる酸化グラフェンの化学的な還元を行った。より具体的には、当該混合溶液の温度を約５０℃に設定し、積層膜が作製された基材を当該混合溶液に１時間浸漬した。その後、エタノールを用いて基材の洗浄を行った。
さらに、減圧された雰囲気下で積層膜が作製された基材を加熱し、熱的な還元処理を行った。具体的には、１３０℃で３．５時間加熱し、その後１７０℃で２時間加熱し、その後２２０℃で１０時間加熱を行った。
以上の工程により、グラフェンを含む膜を作製し、グラフェンを含む膜を備える素子を作製した。
ここで、本実施例により作製したグラフェンを含む膜を備える素子の光学顕微鏡写真を図１７（Ａ）に示す。図１７（Ｂ）は図１７（Ａ）を拡大したものであり、図１７（Ｃ）は図１７（Ｂ）を拡大したものである。
例えば、電極３１２は、実施の形態１で説明する素子３００の小片１１１ａに相当するものであり、電極３１３は、実施の形態１で説明する素子３００の電極１１２ａに相当するものである。また、電極３１２と電極３１３とは、グラフェンを含む膜が選択的に除去されている領域３１７を介して互いに分離されている。
また、電極３１４は、実施の形態１で説明する素子３００の第３の導電膜１２３に相当するものであり、開口部３１５ａは、実施の形態１で説明する素子３００の第３の開口部１２４ｃに相当するものである。また、開口部３１５ｂは、実施の形態１で説明する素子３００の第４の開口部１２４ｄに相当するものである。
また、電極３１６ａは、実施の形態１で説明する素子３００の導電膜１２５ｃに相当するものである。図１７（Ｃ）からは明確ではないが、電極３１６ａの左端部は、図５（Ｃ）に示す導電膜１２５ｃの左端部のような凹凸を有している。また、電極３１６ｂは、実施の形態１で説明する素子３００の導電膜１２５ｄに相当するものである。
ここで、本実施例により作製したグラフェンを含む膜を備える素子の断面形状について報告する。図１８（Ａ）は、本実施例により作製したグラフェンを含む膜を備える素子の光学顕微鏡写真であり、図１８（Ｂ）は図１８（Ａ）を拡大したものである。図１８（Ｂ）に示す切断線Ｘ８−Ｙ８における透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真を図１９に示す。図１９（Ｂ）は図１９（Ａ）を拡大したものである。図１９（Ａ）および図１９（Ｂ）において、電極３１４は酸化珪素を含む酸化インジウムスズからなる導電膜であり、絶縁膜３１８は酸化窒化珪素からなる絶縁膜と窒化珪素からなる絶縁膜との積層膜であり、電極３１３はグラフェンを含む膜である。電極３１３は、フォトリソグラフィ法により選択的に除去され、領域３１７が形成されていることが確認できた。なお、電極３１３より上方に形成された膜は、ＴＥＭ写真を撮影するために形成された膜にすぎず、素子を構成するものではない。
図１７および図１８に示す電極３１２と電極３１３とで容量素子を構成し、電極３１２と電極３１３が向き合う空間の静電容量の変化を検知できることを確認した。
本実施例では、上記の実施例１において作製した素子の光学特性を評価した結果について報告する。
上記の実施例１において作製した素子について、入射光の波長に対する透過率を測定した。その結果を、図２０に示す。なお、透過率の測定には株式会社日立ハイテクノロジーズ製のＵ−４１００形分光光度計を使用した。
図２０から、上記の実施例１において作製した素子は、波長４５０ｎｍから波長６５０ｎｍの範囲において、平均で３０．５％の透過率を有することがわかった。このことから、例えば、グラフェンを含む膜の膜厚をさらに厚くすることによって、グラフェンを含む膜から作製する電極について、その導電性の機能に加えて遮光性の機能を持たせることもできることがわかった。つまり、上記の実施の形態に示す方法によって作製するグラフェンを含む膜から、表示装置に重ねて設ける容量素子の電極を作製する場合に、当該電極を表示装置の遮光層として機能させることもできる。
１１ 第１の領域
１２ 剥離の起点
１３ 第２の領域
１４ 開口部
３０ 接合層
３１ 接着層
８０ 加工部材
８０ａ 残部
８０ｂ 表層
８１ 積層体
１００ 素子
１００Ｂ 素子
１０１ 基材
１０１ａ 基材
１０１ｂ 剥離層
１０１ｃ 基材
１０１ｄ 基材
１０２ 下地膜
１１１ 第１の電極
１１１ａ 小片
１１２ 第２の電極
１１２ａ 電極
１１３ 分離帯
１１３（０） 酸化グラフェンを含む膜
１１４ａ 第１の開口部
１１４ｂ 第２の開口部
１１４ｃ 第３の開口部
１１４ｄ 第４の開口部
１１４ｅ 第５の開口部
１１４ｆ 第６の開口部
１１５ 電極
１１６ 電極
１２１ 第１の導電膜
１２１ａ 導電膜
１２１ｂ 導電膜
１２１ｃ 導電膜
１２２ 第２の導電膜
１２３ 第３の導電膜
１２４ａ 第１の開口部
１２４ｂ 第２の開口部
１２４ｃ 第３の開口部
１２４ｄ 第４の開口部
１２５ａ 導電膜
１２５ｂ 導電膜
１２５ｃ 導電膜
１２５ｄ 導電膜
１２６ 絶縁膜
１５０ カラーフィルタ
１５１ 着色層
１５０Ｂ 着色層
１５０Ｇ 着色層
１５０Ｒ 着色層
１５２ 絶縁膜
２００ 素子
２００Ｂ 素子
２１０ 領域
２２０ 領域
２３０ 領域
２４０ 領域
２１１（１） 第１の電極
２１１（２） 第１の電極
２１１ 第１の電極群
２１２（１） 第２の電極
２１２（２） 第２の電極
２１２ 第２の電極群
３００ 素子
３００Ｂ 素子
３０１ 基材
３０２ 分散液
３０３ ブレード
３０４ 矢印
３０５ 酸化グラフェンを含む膜
３０６ 酸化グラフェンを含む膜
３０７ 酸化グラフェンを含む膜
３０８ 酸化グラフェンを含む膜
３０９ 積層膜
３１０ 酸化グラフェン
３１１ 凝集物
３１２ 電極
３１３ 電極
３１４ 電極
３１５ａ 開口部
３１５ｂ 開口部
３１６ａ 電極
３１６ｂ 電極
３１７ 領域
３１８ 絶縁膜
４００ タッチセンサ
４００Ｂ タッチセンサ
５００ タッチセンサ
６００ タッチセンサ
７００ タッチパネル
７０１ 表示部
７０２ 副画素
７０３ 駆動回路
７０４ トランジスタ
７０５ トランジスタ
７０６ 容量
７０９（１） ＦＰＣ
７０９（２） ＦＰＣ
７１０ 基板
７１０ａ バリア膜
７１０ｂ 基板
７１０ｃ 樹脂層
７１１ 配線
７１９ 端子
７２１ 絶縁膜
７２８ 隔壁
７５０Ｒ 発光素子
７６０ 封止材
７６７Ｒ 着色層
７６８ 反射防止層
７６９ 遮光層
７７０ 基板
７７０ａ バリア膜
７７０ｂ 基板
７７０ｃ 樹脂層
７８０Ｒ 発光モジュール
７９０ 基板
７９１ 電極
７９２ 電極
７９３ 絶縁膜
７９４ 配線
７９５ タッチセンサ
７９７ 樹脂層
７９８ 配線
７９９ 接続層
８００ タッチパネル
１３００ 携帯型情報処理装置
１３１０ 筐体
１３１１ 第１の領域
１３１２ 第２の領域
１４００ 携帯型情報処理装置
１４１０ 筐体
１４１１ 第１の領域
１４１２ 第２の領域
１５００ 携帯型情報処理装置
１５１０ 筐体
１５１１ 第１の領域
１５１２ 第２の領域

Claims (9)

  1. 第１の電極および前記第１の電極と離れる第２の電極と、
    前記第１の電極と電気的に接続する第１の導電膜と、
    前記第２の電極と電気的に接続する第２の導電膜と、を有し、
    前記第１の電極および前記第２の電極は、グラフェンを含む、素子。
  2. 複数の、行方向に延在する前記第１の電極が縞状に配置される第１の電極群と、
    複数の、列方向に延在する前記第２の電極が縞状に配置される第２の電極群と、
    前記第１の電極と電気的に接続する第１の導電膜と、
    前記第２の電極と電気的に接続する第２の導電膜と、を有し、
    前記第１の電極は、グラフェンを含む複数の小片および前記小片を電気的に接続し且つ絶縁膜を挟んで前記第２の電極と交差する第３の導電膜を備える、請求項１に記載の素子。
  3. 前記第１の電極と前記第１の導電膜の間または前記第２の電極と前記第２の導電膜の間に挟まれる絶縁膜と、を有し、
    前記絶縁膜は、前記第１の電極と前記第１の導電膜が電気的に接続される第１の開口部と、前記第２の電極と前記第２の導電膜が電気的に接続される第２の開口部と、を備える、請求項１または請求項２に記載の素子。
  4. 基材上に、酸化グラフェンが分散された分散液を塗布し、塗布した分散液から分散媒を除去し、酸化グラフェンを含む膜を作製する第１のステップと、
    前記酸化グラフェンを含む膜を酸性の溶液に浸漬する第２のステップと、
    前記酸化グラフェンを含む膜に含まれる酸化グラフェンを還元する第３のステップと、を有し、
    前記第１のステップ乃至前記第３のステップは、前記第１のステップ、前記第２のステップ、前記第３のステップの順に行われる、グラフェンを含む膜の作製方法。
  5. 基材上に、酸化グラフェンが分散された分散液を塗布し、塗布した分散液から分散媒を除去し、酸化グラフェンを含む膜を作製する第１のステップと、
    前記酸化グラフェンを含む膜を酸性の溶液に浸漬する第２のステップと、
    前記酸化グラフェンを含む膜をフォトリソグラフィ法により選択的に除去する第３のステップと、
    前記酸化グラフェンを含む膜に含まれる酸化グラフェンを還元する第４のステップと、を有し、
    前記第１のステップ乃至前記第４のステップは、前記第１のステップ、前記第２のステップ、前記第３のステップ、前記第４のステップの順に行われる、グラフェンを含む膜の作製方法。
  6. 基材上に、酸化グラフェンが分散された分散液を塗布し、塗布した分散液から分散媒を除去し、酸化グラフェンを含む膜を作製する第１のステップと、
    前記第１のステップをさらにｎ回（ｎは１以上の自然数）行い、酸化グラフェンを含む膜の積層膜を作製する第２のステップと、
    前記積層膜を酸性の溶液に浸漬する第３のステップと、
    前記積層膜に含まれる酸化グラフェンを還元する第４のステップと、を有し、
    前記第１のステップ乃至前記第４のステップは、前記第１のステップ、前記第２のステップ、前記第３のステップ、前記第４のステップの順に行われる、グラフェンを含む膜の作製方法。
  7. 基材上に、酸化グラフェンが分散された分散液を塗布し、塗布した分散液から分散媒を除去し、酸化グラフェンを含む膜を作製する第１のステップと、
    前記第１のステップをさらにｎ回（ｎは１以上の自然数）行い、酸化グラフェンを含む膜の積層膜を作製する第２のステップと、
    前記積層膜を酸性の溶液に浸漬する第３のステップと、
    前記積層膜をフォトリソグラフィ法により選択的に除去する第４のステップと、
    前記積層膜に含まれる酸化グラフェンを還元する第５のステップと、を有し、
    前記第１のステップ乃至前記第５のステップは、前記第１のステップ、前記第２のステップ、前記第３のステップ、前記第４のステップ、前記第５のステップの順に行われる、グラフェンを含む膜の作製方法。
  8. 請求項４乃至請求項７のいずれか一において、
    前記基材は可撓性を有する、グラフェンを含む膜の作製方法。
  9. 請求項４乃至請求項８のいずれか一において、
    前記分散液を、ブレードを用いて塗布する、グラフェンを含む膜の作製方法。
JP2014234151A 2013-12-02 2014-11-19 素子、膜の作製方法 Withdrawn JP2016013958A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014234151A JP2016013958A (ja) 2013-12-02 2014-11-19 素子、膜の作製方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2013249212 2013-12-02
JP2013249212 2013-12-02
JP2013249210 2013-12-02
JP2013249210 2013-12-02
JP2014121142 2014-06-12
JP2014121142 2014-06-12
JP2014234151A JP2016013958A (ja) 2013-12-02 2014-11-19 素子、膜の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019176754A Division JP2020073427A (ja) 2013-12-02 2019-09-27 グラフェンを含む膜の作製方法

Publications (2)

Publication Number Publication Date
JP2016013958A true JP2016013958A (ja) 2016-01-28
JP2016013958A5 JP2016013958A5 (ja) 2017-12-28

Family

ID=53265888

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014234151A Withdrawn JP2016013958A (ja) 2013-12-02 2014-11-19 素子、膜の作製方法
JP2019176754A Withdrawn JP2020073427A (ja) 2013-12-02 2019-09-27 グラフェンを含む膜の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019176754A Withdrawn JP2020073427A (ja) 2013-12-02 2019-09-27 グラフェンを含む膜の作製方法

Country Status (3)

Country Link
US (3) US9572253B2 (ja)
JP (2) JP2016013958A (ja)
KR (1) KR102321558B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018190411A (ja) * 2017-04-27 2018-11-29 エルジー ディスプレイ カンパニー リミテッド 表示装置及びその製造方法
JP2022137085A (ja) * 2015-05-29 2022-09-21 株式会社半導体エネルギー研究所 導電膜の作製方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3065298B1 (en) * 2015-03-03 2020-12-23 Nokia Technologies Oy An apparatus and method for sensing
WO2016178117A1 (en) 2015-05-06 2016-11-10 Semiconductor Energy Laboratory Co., Ltd. Secondary battery and electronic device
TWI597670B (zh) * 2016-01-06 2017-09-01 晨星半導體股份有限公司 指紋辨識電極結構
WO2018080512A1 (en) * 2016-10-28 2018-05-03 Hewlett-Packard Development Company, L.P. Display
CN109411149B (zh) * 2017-08-18 2021-01-22 京东方科技集团股份有限公司 石墨烯电路图案及其制备方法、电子产品
CN110464132A (zh) * 2018-05-09 2019-11-19 阿里巴巴集团控股有限公司 智能货架及智能货架系统
JP2021039183A (ja) * 2019-08-30 2021-03-11 キヤノン株式会社 半導体装置、表示装置、及び光電変換装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100055025A1 (en) * 2008-09-03 2010-03-04 Jang Bor Z Process for producing dispersible Nano Graphene Platelets from oxidized graphite
US20100079384A1 (en) * 2008-09-26 2010-04-01 Cypress Semiconductor Corporation Capacitance touch screen
JP2012250880A (ja) * 2011-06-03 2012-12-20 Semiconductor Energy Lab Co Ltd グラフェン、蓄電装置および電気機器
WO2013146859A1 (ja) * 2012-03-28 2013-10-03 日本写真印刷株式会社 タッチセンサーとその製造方法、およびタッチセンサー製造用転写リボン
JP2013209261A (ja) * 2012-03-30 2013-10-10 Toshiba Corp 炭素電極とその製造方法およびそれを用いた光電変換素子

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4837675B1 (ja) 1968-12-16 1973-11-13
US6495013B2 (en) 2000-07-13 2002-12-17 The Electrosynthesis Company, Inc. Bipolar membrane electrodialysis of multivalent metal salts whose corresponding base is insoluble
WO2008048295A2 (en) 2005-11-18 2008-04-24 Northwestern University Stable dispersions of polymer-coated graphitic nanoplatelets
DE102007030677B4 (de) 2007-07-02 2009-05-07 W. Müller GmbH Mehrfachextrusionskopf
EP2212248B1 (en) 2007-10-19 2017-05-24 University Of Wollongong Process for the preparation of graphene
KR100923304B1 (ko) 2007-10-29 2009-10-23 삼성전자주식회사 그라펜 시트 및 그의 제조방법
TW201012749A (en) 2008-08-19 2010-04-01 Univ Rice William M Methods for preparation of graphene nanoribbons from carbon nanotubes and compositions, thin films and devices derived therefrom
US8317984B2 (en) 2009-04-16 2012-11-27 Northrop Grumman Systems Corporation Graphene oxide deoxygenation
KR101736462B1 (ko) 2009-09-21 2017-05-16 한화테크윈 주식회사 그래핀의 제조 방법
CN105600776B (zh) 2011-08-18 2018-03-30 株式会社半导体能源研究所 形成石墨烯及氧化石墨烯盐的方法、以及氧化石墨烯盐
KR102513118B1 (ko) 2011-08-29 2023-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 리튬 이온 전지용 양극 활물질의 제작 방법
JP6000017B2 (ja) 2011-08-31 2016-09-28 株式会社半導体エネルギー研究所 蓄電装置及びその作製方法
JP6029898B2 (ja) 2011-09-09 2016-11-24 株式会社半導体エネルギー研究所 リチウム二次電池用正極の作製方法
KR102514830B1 (ko) 2011-09-30 2023-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 양극, 리튬 이차 전지, 전기 자동차, 하이브리드 자동차, 이동체, 시스템, 및 전기 기기
US20130084384A1 (en) 2011-10-04 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of secondary particles and manufacturing method of electrode of power storage device
US20130128206A1 (en) 2011-11-22 2013-05-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US9487880B2 (en) 2011-11-25 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Flexible substrate processing apparatus
JP6016597B2 (ja) 2011-12-16 2016-10-26 株式会社半導体エネルギー研究所 リチウムイオン二次電池用正極の製造方法
JP6009343B2 (ja) 2011-12-26 2016-10-19 株式会社半導体エネルギー研究所 二次電池用正極および二次電池用正極の作製方法
US9680272B2 (en) 2012-02-17 2017-06-13 Semiconductor Energy Laboratory Co., Ltd. Method for forming negative electrode and method for manufacturing lithium secondary battery
JP6077347B2 (ja) 2012-04-10 2017-02-08 株式会社半導体エネルギー研究所 非水系二次電池用正極の製造方法
US9225003B2 (en) 2012-06-15 2015-12-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing storage battery electrode, storage battery electrode, storage battery, and electronic device
KR102028175B1 (ko) 2012-07-30 2019-10-04 삼성전자주식회사 벤딩 인터렉션 가이드를 제공하는 플렉서블 장치 및 그 제어 방법
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
US10628103B2 (en) 2013-06-07 2020-04-21 Semiconductor Energy Laboratory Co., Ltd. Information processor and program
US9927840B2 (en) 2013-06-21 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Information processor for processing and displaying image data on a bendable display unit
KR20230014843A (ko) 2013-08-30 2023-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI647607B (zh) 2013-10-11 2019-01-11 半導體能源研究所股份有限公司 可攜式資料處理裝置及驅動該可攜式資料處理裝置的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100055025A1 (en) * 2008-09-03 2010-03-04 Jang Bor Z Process for producing dispersible Nano Graphene Platelets from oxidized graphite
US20100079384A1 (en) * 2008-09-26 2010-04-01 Cypress Semiconductor Corporation Capacitance touch screen
JP2012250880A (ja) * 2011-06-03 2012-12-20 Semiconductor Energy Lab Co Ltd グラフェン、蓄電装置および電気機器
WO2013146859A1 (ja) * 2012-03-28 2013-10-03 日本写真印刷株式会社 タッチセンサーとその製造方法、およびタッチセンサー製造用転写リボン
JP2013209261A (ja) * 2012-03-30 2013-10-10 Toshiba Corp 炭素電極とその製造方法およびそれを用いた光電変換素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022137085A (ja) * 2015-05-29 2022-09-21 株式会社半導体エネルギー研究所 導電膜の作製方法
JP2018190411A (ja) * 2017-04-27 2018-11-29 エルジー ディスプレイ カンパニー リミテッド 表示装置及びその製造方法
US10719152B2 (en) 2017-04-27 2020-07-21 Lg Display Co., Ltd Display device and method of manufacturing the same

Also Published As

Publication number Publication date
JP2020073427A (ja) 2020-05-14
US20180184520A1 (en) 2018-06-28
KR20150063936A (ko) 2015-06-10
US9894762B2 (en) 2018-02-13
US10187985B2 (en) 2019-01-22
US20150155077A1 (en) 2015-06-04
KR102321558B1 (ko) 2021-11-05
US20170139508A1 (en) 2017-05-18
US9572253B2 (en) 2017-02-14

Similar Documents

Publication Publication Date Title
JP2020073427A (ja) グラフェンを含む膜の作製方法
JP7203182B2 (ja) 表示装置
JP6306790B2 (ja) 表示装置及び電子機器
KR102603895B1 (ko) 발광 장치, 모듈, 전자 기기, 및 발광 장치의 제작 방법
KR102334815B1 (ko) 발광 장치 및 박리 방법
JP6942167B2 (ja) 電子機器
KR102212242B1 (ko) 반도체 장치 및 그 제작 방법
JP2022081511A (ja) 機能パネル、装置、情報処理装置
KR102431018B1 (ko) 발광 장치
KR20150096324A (ko) 발광 장치
JP2015176254A (ja) 情報処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180612

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190325

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190702

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20190930