Nothing Special   »   [go: up one dir, main page]

JP2016062956A - 基板及びその製造方法、半導体素子及びその製造方法、並びにレーザ加工装置 - Google Patents

基板及びその製造方法、半導体素子及びその製造方法、並びにレーザ加工装置 Download PDF

Info

Publication number
JP2016062956A
JP2016062956A JP2014187654A JP2014187654A JP2016062956A JP 2016062956 A JP2016062956 A JP 2016062956A JP 2014187654 A JP2014187654 A JP 2014187654A JP 2014187654 A JP2014187654 A JP 2014187654A JP 2016062956 A JP2016062956 A JP 2016062956A
Authority
JP
Japan
Prior art keywords
substrate
crystal
layer
semiconductor
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014187654A
Other languages
English (en)
Inventor
谷川　達也
Tatsuya Tanigawa
達也 谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin Corp
Original Assignee
Aisin Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Co Ltd filed Critical Aisin Seiki Co Ltd
Priority to JP2014187654A priority Critical patent/JP2016062956A/ja
Priority to US14/819,690 priority patent/US9396942B2/en
Priority to DE102015114712.2A priority patent/DE102015114712A1/de
Publication of JP2016062956A publication Critical patent/JP2016062956A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Laser Beam Processing (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】選択成長マスクを用いることなく半導体結晶層の選択成長を実現するとともに、良質な半導体結晶層を結晶成長することができる基板及びその製造方法、並びに半導体素子及びその製造方法を提供する。
【解決手段】超短パルスレーザ光の照射により加工された加工部１６と、超短パルスレーザ光が照射されていない未加工部１８とを表面に有する下地結晶基板１２と、下地結晶基板１２の少なくとも未加工部１８上に結晶成長された半導体結晶層１４とを有し、半導体結晶層１４が、下地結晶基板１２の加工部１６を覆うように結晶成長されている。
【選択図】図１

Description

本発明は、基板及びその製造方法、半導体素子及びその製造方法、並びにレーザ加工装置に関する。
半導体素子を製造するに際しては、下地となる結晶基板上に半導体結晶層を結晶成長することが行われている。例えば、III−Ｖ族化合物半導体のひとつである窒化ガリウム（ＧａＮ）は、シリコンカーバイド（ＳｉＣ）基板、シリコン（Ｓｉ）基板、サファイア基板等の下地結晶基板上にエピタキシャル成長されている。
しかし、下地結晶基板の格子定数、熱膨張係数が成長すべき結晶成長層のものと異なると、結晶成長層に欠陥、歪みが発生し、良質な半導体結晶層を得ることが困難であることが知られている。そこで、結晶成長層における欠陥等を低減することを目的として、下地結晶基板上としてマスク又は凹凸が形成された基板を用いた選択成長を利用する半導体結晶層の成長方法が提案されている（特許文献１、２参照）。
特許文献１に記載された方法では、まず、基板の表面に、酸化シリコン（ＳｉＯ２）等のマスク材料により成長領域が形成される。次いで、基板の表面に形成された成長領域に、ファセット構造のＧａＮ系半導体が形成される。次いで、複数のファセット構造のＧａＮ系半導体が成長されるとともに転位が曲げられ、マスク材料の上部で複数のＧａＮ系半導体が合体させられ又はＧａＮ系半導体でマスク材料が覆われる。
また、特許文献２に記載された方法では、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）等により、結晶成長面が格子状の凸部を有する凹凸面とされた基板が準備される。次いで、その基板の凸部の上方部からＡｌｘＧａ１−ｘ−ｙＩｎｙＮ（０≦ｘ≦１、０≦ｙ≦１）の結晶層が気相成長される。さらに、その凸部の上方部から気相成長された結晶層により凹凸面が覆われる。
特許第４７４３２１４号明細書 特許第４７６６０７１号明細書
しかしながら、特許文献１に記載された方法では、フォトリソグラフィ及びエッチングによりマスク材料をパターニングする必要があるため、工程数が増加してコストが増加する。また、マスク材料が結晶層により覆われるため、マスク材料上の結晶層にマスク材料が拡散し、結晶層内でマスク材料が不純物として機能するというオートドーピングが発生することがある。
一方、特許文献２に記載された方法では、基板に形成された凹凸面における凹部も結晶成長が可能な表面状態であることにかわりない。このため、凹凸面における凸部での成長を優位にするためには、結晶の成長条件が著しく制約されることになり、結晶品質の低下を誘発するおそれがある。また、凹部は結晶成長が可能な表面状態であるため、良好な選択成長が困難であり、さらには、凹部での結晶成長に起因して異常成長が起こり得る。
本発明の目的は、選択成長マスクを用いることなく半導体結晶層の選択成長を実現するとともに、良質な半導体結晶層を結晶成長することができる基板及びその製造方法、半導体素子及びその製造方法、並びにそれらの製造方法に用いるレーザ加工装置を提供することにある。
本発明の一観点によれば、超短パルスレーザ光の照射により加工された加工部と、前記超短パルスレーザ光が照射されていない未加工部とを表面に有する下地基板と、前記下地基板の少なくとも前記未加工部上に結晶成長された半導体結晶層とを有する基板が提供される。
また、本発明の他の観点によれば、超短パルスレーザ光の照射により加工された加工部と、前記超短パルスレーザ光が照射されていない未加工部とを表面に有する下地基板であって、複数の前記加工部が形成された第１の領域と、前記第１の領域よりも高い密度で複数の前記加工部が形成された前記第２の領域とを前記表面に有する下地基板と、前記第２の領域に結晶成長されることなく、前記第１の領域に結晶成長された半導体結晶層とを有する半導体素子が提供される。
また、本発明のさらに他の観点によれば、超短パルスレーザ光を下地基板の表面に照射することにより、前記下地基板の前記表面に加工部を形成するレーザ加工工程と、前記下地基板の前記表面における前記超短パルスレーザ光が照射されていない未加工部上に、半導体結晶層を結晶成長する第１の結晶成長工程とを有する基板の製造方法が提供される。
また、本発明のさらに他の観点によれば、上記基板の製造方法を用いた半導体素子の製造方法が提供される。
また、本発明のさらに他の観点によれば、超短パルスレーザ光を発する光源と、半導体結晶層を結晶成長すべき下地基板の表面に前記超短パルスレーザ光を照射することにより、前記下地基板の前記表面に加工部を形成する制御部とを有するレーザ加工装置が提供される。
本発明によれば、選択成長マスクを用いることなく半導体結晶層の選択成長を実現するとともに、良質な半導体結晶層を結晶成長することができる。
図１は、本発明の第１実施形態による基板を示す断面図である。 図２は、本発明の第１実施形態による半導体素子を示す断面図である。 図３は、本発明の第１実施形態による基板の製造方法を示す工程断面図（その１）である。 図４は、本発明の第１実施形態によるレーザ加工装置を示す概略図である。 図５は、レーザ光源から発せられるレーザ光の波形を概念的に示すタイムチャートである。 図６は、ＳｉＣ基板の表面における超短パルスレーザ光の照射による加工部を示す走査型電子顕微鏡像である。 図７は、超短パルスレーザ光の照射による加工部におけるナノ周期構造を示す走査型電子顕微鏡像である。 図８は、ラインアンドスペースパターンを構成する帯状の平面形状を有する加工部におけるナノ周期構造の例を示す平面図である。 図９は、本発明の第１実施形態による基板の製造方法を示す工程断面図（その２）である。 図１０は、超短パルスレーザ光の照射による加工部が半導体結晶層により覆われる様子を観察した走査型電子顕微鏡像（その１）である。 図１１は、超短パルスレーザ光の照射による加工部が半導体結晶層により覆われる様子を観察した走査型電子顕微鏡像（その２）である。 図１２は、本発明の第１実施形態による半導体素子の製造方法を示す工程断面図である。 図１３は、本発明の第２実施形態による基板を示す断面図である。 図１４は、本発明の第２実施形態による半導体素子を示す断面図である。 図１５は、本発明の第２実施形態による基板の製造方法を示す工程断面図（その１）である。 図１６は、複数の加工部による格子パターンの例を示す平面図である。 図１７は、円錐状凹部である加工部におけるナノ周期構造を示す概略図である。 図１８は、本発明の第２実施形態による基板の製造方法を示す工程断面図（その２）である。 図１９は、本発明の第３実施形態による半導体素子を示す断面図である。 図２０は、本発明の第３実施形態による半導体素子の製造方法を示す工程断面図（その１）である。 図２１は、本発明の第３実施形態による半導体素子の製造方法を示す工程断面図（その２）である。
以下、図面を参照して、本発明の実施の形態を説明する。なお、本発明は以下で説明する実施形態に限定されず、その要旨を逸脱しない範囲において適宜変更可能である。
［第１実施形態］
本発明の第１実施形態による基板及びその製造方法、半導体素子及びその製造方法、並びにレーザ加工装置について図１乃至図１２を用いて説明する。
まず、本実施形態による基板について図１を用いて説明する。図１は、本実施形態による基板を示す断面図である。
図１に示すように、本実施形態による基板１０は、ｎ型導電性の６Ｈ−ＳｉＣ基板よりなる下地結晶基板１２と、下地結晶基板１２上に結晶成長されたＧａＮよりなる半導体結晶層１４とを有している。
下地結晶基板１２の表面には、超短パルスレーザ光の照射により加工された加工部１６が形成されている。下地結晶基板１２の表面における加工部１６以外の領域は、超短パルスレーザ光が照射されていない未加工部１８となっている。
加工部１６は、長尺帯状の平面形状を有し、深さが例えば１００〜２０００ｎｍ程度の浅い段差状になっている。下地結晶基板１２の表面には、所定の間隔で所定の方向に並ぶように複数の長尺帯状の加工部１６が形成されている。加工部１６の幅は、例えば０．５〜５μｍである。隣接する加工部１６の間の未加工部１８の幅も、例えば０．５〜５μｍである。こうして、下地結晶基板１２の表面には、複数の加工部１６により、周期的なパターンであるラインアンドスペースパターンが形成されている。
各加工部１６内の表面には、ナノメートルオーダーの周期を有する周期的な微細凹凸構造であるナノ周期構造２０が形成されている。フェムト秒レーザ光等の超短パルスレーザ光をある閾値以上のエネルギーで材料の表面に照射すると、材料の表面の加熱を抑えて材料の表面層を蒸発させることができることが知られている。この現象をアブレーションといい、アブレーションが生じるエネルギーの閾値を加工閾値という。さらに、金属材料や半導体材料等の基板の表面に、基板の加工閾値近傍のエネルギーを有する超短パルスレーザ光を照射すると、その超短パルスレーザ光の波長に近い周期の微細な周期構造が形成される現象が知られている。加工部１６内におけるナノ周期構造２０は、超短パルスレーザ光の照射による前記の現象により形成されたものである。なお、加工部１６を形成するために用い得るフェムト秒レーザ光等の超短パルスレーザ光については後述する。
加工部１６を有する下地結晶基板１２上には、例えば厚さ２０００ｎｍのＧａＮよりなる半導体結晶層１４が結晶成長されている。半導体結晶層１４は、下地結晶基板１２の未加工部１８から下地結晶基板１２上に結晶成長されるとともに、加工部１６を覆うように横方向に結晶成長されている。半導体結晶層１４の表面はほぼ平坦になっている。
加工部１６を覆う半導体結晶層１４は、段差状の加工部１６内を埋め込んではいない。このため、加工部１６を覆う半導体結晶層１４と加工部１６内の表面との間には、空隙２２が生じている。
こうして、本実施形態による基板１０が構成されている。本実施形態による基板１０では、超短パルスレーザ光の照射により加工された加工部１６を表面に有する下地結晶基板１２上に半導体結晶層１４が結晶成長されている。このため、半導体結晶層１４は、後述するように、欠陥や歪みが低減され、また、異常成長が抑制された良質なものになっている。
次に、上記図１に示す本実施形態による基板１０を用いた本実施形態による半導体素子について図２を用いて説明する。図２は、本実施形態による半導体素子を示す断面図である。本実施形態による半導体素子２４は、基板１０における半導体結晶層１４上に素子構造が形成されたものであり、具体的には発光素子の１つである発光ダイオード（ＬＥＤ：light emitting diode）である。
図２に示すように、基板１０の半導体結晶層１４上には、例えば厚さ３０００ｎｍのｎ型ＧａＮよりなるｎ型コンタクト層２６が形成されている。ｎ型コンタクト層２６には、不純物としてＳｉが例えば４×１０１８ｃｍ−３の濃度でドープされている。
ｎ型コンタクト層２６上には、例えば厚さ２００ｎｍのｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）よりなるｎ型クラッド層２８が形成されている。ｎ型クラッド層２８には、不純物としてＳｉが例えば１×１０１８ｃｍ−３の濃度でドープされている。なお、ｎ型コンタクト層２６には、ｎ型クラッド層２８が形成されていない電極形成のための領域が設けられている。
ｎ型クラッド層２８上には、活性層として多重量子井戸層３０が形成されている。多重量子井戸層３０は、例えば厚さ４ｎｍのノンドープのＧａＮよりなる障壁層と、例えば厚さ３ｎｍのノンドープの窒化インジウムガリウム（Ｉｎ０．３Ｇａ０．７Ｎ）よりなる井戸層とが交互に例えば３層ずつ積層され、最上層に障壁層が積層されたものである。
多重量子井戸層３０上には、例えば厚さ１００ｎｍのｐ型ＡｌＧａＮよりなるｐ型クラッド層３２が形成されている。ｐ型クラッド層３２には、不純物としてマグネシウム（Ｍｇ）が例えば５×１０１８ｃｍ−３の濃度でドープされている。
ｐ型クラッド層３２上には、例えば厚さ５００ｎｍのｐ型ＧａＮよりなるｐ型コンタクト層３４が形成されている。ｐ型コンタクト層３４には、不純物としてＭｇが例えば５×１０１９ｃｍ−３の濃度でドープされている。
ｐ型コンタクト層３４上には、例えば厚さ１００ｎｍの酸化インジウムスズ（ＩＴＯ）等の透明導電性酸化物よりなる透明電極３６が形成されている。
ｎ型コンタクト層２６のｎ型クラッド層２８が設けられていない領域上には、ｎ型電極３８が形成されている。ｎ型電極３８は、ｎ型コンタクト層２６上に形成されたチタン（Ｔｉ）膜と、Ｔｉ膜上に形成されたアルミニウム（Ａｌ）膜とにより構成されている。
また、透明電極３６上には、ｐ型電極４０が形成されている。ｐ型電極４０は、透明電極３６上に形成されたニッケル（Ｎｉ）膜と、Ｎｉ膜上に形成された金（Ａｕ）膜とにより構成されている。
こうして、基板１０を用いた本実施形態による半導体素子２４が構成されている。本実施形態による半導体素子２４では、素子構造を構成するｎ型コンタクト層２６、ｎ型クラッド層２８、多重量子井戸層３０、ｐ型クラッド層３２、及びｐ型コンタクト層３４が良質な半導体結晶層１４上に形成されている。このため、本実施形態による半導体素子２４では、ｎ型コンタクト層２６、ｎ型クラッド層２８、多重量子井戸層３０、ｐ型クラッド層３２、及びｐ型コンタクト層３４も良質なものとなっており、優れた素子特性を実現することができる。
次に、本実施形態による基板の製造方法について図３乃至図１１を用いて説明する。図３及び図９は、本実施形態による基板の製造方法を示す工程断面図である。図４は、本実施形態によるレーザ加工装置を示す概略図である。図５は、レーザ光源から発せられるレーザ光の波形を概念的に示すタイムチャートである。図６は、ＳｉＣ基板の表面における超短パルスレーザ光の照射による加工部を示す走査型電子顕微鏡像である。図７は、超短パルスレーザ光の照射による加工部におけるナノ周期構造を示す走査型電子顕微鏡像である。図８は、ラインアンドスペースパターンを構成する帯状の平面形状を有する加工部におけるナノ周期構造の例を示す平面図である。図１０及び図１１は、超短パルスレーザ光の照射による加工部が半導体結晶層により覆われる様子を観察した走査型電子顕微鏡像である。
まず、図３（ａ）に示すように、半導体結晶層１４を結晶成長すべき下地結晶基板１２として、ｎ型導電性の６Ｈ−ＳｉＣ基板よりなる下地結晶基板１２を用意する。
次いで、図３（ｂ）に示すように、下地結晶基板１２の表面に超短パルスレーザ光Ｌａを照射することにより、下地結晶基板１２の表面に、複数の加工部１６を形成する。超短パルスレーザ光の照射による加工部１６は、帯状の平面形状を有する例えば深さ１００〜２０００ｎｍの浅い段差状に形成される。複数の加工部１６により、下地結晶基板１２の表面には、ラインアンドスペースパターンが形成される。また、各加工部１６内の表面には、超短パルスレーザ光の照射によるアブレーションによりナノ周期構造２０が形成される。
以下、上記のように下地結晶基板１２の表面に加工部１６を形成するための本実施形態によるレーザ加工装置について図４及び図５を用いて説明する。図４は、レーザ加工装置の一例を示す概略図である。図４において、各構成要素間の接続は実線で示されており、レーザ光の光路は破線で示されている。
本実施形態によるレーザ加工装置１０２は、下地結晶基板１２の表面にレーザビームを照射することにより、ナノ周期構造２０を有する加工部１６を形成するものである。
本実施形態によるレーザ加工装置１０２は、レーザ光を発するレーザ光源１１０と、本実施形態によるレーザ加工装置全体の制御を司る制御部１１４とを有している。また、本実施形態によるレーザ加工装置１０２は、加工部１６を形成すべき下地結晶基板１２が載置されるステージ１１８を更に有している。
本実施形態によるレーザ加工装置１０２は、例えば、基板等の製品を製造する製造装置に備えられている。
制御部１１４は、種々の演算、制御、判別等の処理を実行するＣＰＵ（図示せず）を有している。また、制御部１１４は、ＣＰＵによって実行される様々な制御プログラム等を格納するＲＯＭ（図示せず）等を有している。また、制御部１１４は、ＣＰＵが処理中のデータや入力データ等を一時的に格納するＲＡＭ（図示せず）等を有している。
制御部１１４には、所定の指令やデータなどをユーザが入力するための入力操作部１３８が接続されている。かかる入力操作部１３８としては、例えばキーボードや各種スイッチ等が用いられる。
制御部１１４には、種々の表示を行うための表示部１４０が接続されている。表示部１４０には、例えば、本実施形態によるレーザ加工装置１０２の動作状態、ステージ１１８の状態、ＣＣＤカメラ１４２により取得された画像等が表示される。表示部１４０としては、例えば液晶ディスプレイ等が用いられる。
レーザ光源１１０は、レーザ光（レーザビーム）を発するものである。ここでは、レーザ光として、超短パルスレーザ光を用いる。超短パルスレーザ光としては、例えばフェムト秒レーザ光が用いられている。フェムト秒レーザ光とは、一般的には、パルス幅がフェムト秒（ｆｓ：１０−１５秒）オーダーのパルスレーザ光、即ち、パルス幅が１ｆｓ以上、１ｐｓ未満のパルスレーザ光のことである。レーザ光源１１０からは、例えば、パルス幅がフェムト秒のオーダーのパルスレーザビームが出射される。本実施形態では、レーザ光源１１０として、例えば、中心波長１．０５μｍ程度、パルス幅５００ｆｓ程度のレーザ発振器が用いられている。本実施形態において超短パルスレーザ光を用いるのは、超短パルスレーザ光は、熱溶融を起こすことなく精密微細加工を実現し得るためである。
なお、ここでは、レーザ光のパルス幅を５００ｆｓ程度とする場合を例に説明したが、レーザ光のパルス幅は５００ｆｓ程度に限定されるものではない。また、レーザ光のパルス幅は、フェムト秒のオーダーに限定されるものではなく、ピコ秒のオーダーであってもよい。本願の明細書及び特許請求の範囲において、超短パルスレーザ光とは、パルス幅がフェムト秒であるレーザ光に限定されるものではなく、パルス幅が数十ピコ秒以下であるピコ秒レーザ光をも含むものとする。また、本願の明細書及び特許請求の範囲において、フェムト秒レーザ光とは、パルス幅がフェムト秒であるレーザ光に限定されるものではなく、パルス幅が数十ピコ秒以下であるピコ秒レーザ光をも含むものとする。
また、レーザ光源から発せられるレーザ光の中心波長も、１．０５μｍ程度に限定されるものではなく、適宜設定し得る。
レーザ光を発するレーザ光源１１０の出力パワーは、例えば１Ｗ程度とする。なお、レーザ光を発するレーザ光源１１０の出力パワーは、１Ｗ程度に限定されるものではなく、適宜設定し得る。
レーザ光源１１０は、制御部１１４により制御される。レーザ光源１１０から出射されるレーザ光のパルス幅は、レーザ光源１１０の設定によって適宜設定し得る。なお、ユーザにより入力された各種の設定情報等は、制御部１１４に設けられた記憶部（図示せず）内に適宜記憶される。制御部１１４は、下地結晶基板１２の表面にレーザ光が照射されてナノ周期構造２０を有する加工部１６が形成されるように、レーザ光源１１０を制御する。レーザ光源１１０から出射されるレーザ光の照射は、ユーザが入力操作部１３８を介して適宜設定し得る。制御部１１４は、予め設定された繰り返し周波数でレーザ光源１１０からレーザ光のパルスを出射させる。
レーザ光源１１０からは、図５に示すように、所定の繰り返し周期Ｔでレーザ光のパルスが出射される。レーザ光のパルスの繰り返し周波数は、例えば１００ｋＨｚ〜１ＭＨｚ程度、より具体的には１００ｋＨｚ程度とする。レーザ光のパルスの繰り返し周波数は、ユーザが入力操作部１３８を介して適宜設定し得る。なお、レーザ光のパルスの繰り返し周波数は、１００ｋＨｚ〜１ＭＨｚ程度に限定されるものではなく、適宜設定し得る。
レーザ光を発するレーザ光源１１０の後段には、レーザ光のビーム径を調整するためのビームエキスパンダ１１２が設けられている。ビームエキスパンダ１１２の後段には、レーザ光の偏光方向を制御する１／２波長板１２０が設けられている。１／２波長板１２０の後段には、レーザ光の出力を調整する偏光ビームスプリッタ１２２が設けられている。１／２波長板１２０は、回転させることによりレーザ光の偏光方向を変更することができる光学素子である。偏光ビームスプリッタ１２２は、入射光の偏光成分を分岐することができる光学素子である。１／２波長板１２０を回転することによりレーザ光の偏光方向を変更すると、偏光ビームスプリッタ１２２において分岐される偏光成分の割合が変化する。１／２波長板１２０の回転角を適宜調整することにより、偏光ビームスプリッタ１２２から出射されるレーザ光のパワーを適宜調整することができる。１／２波長板１２０と偏光ビームスプリッタ１２２とが相俟って出力減衰器１２４が構成されている。このように、レーザ光源１１０から出射されるレーザ光のレーザ強度は、出力減衰器１２４により調整し得るようになっている。レーザ光のレーザ強度は、ユーザが入力操作部１３８を介して適宜設定し得る。
出力減衰器１２４により調整されたレーザ光のパルスエネルギー（レーザ強度）、即ち、下地結晶基板１２に照射されるレーザ光のパルスエネルギーは、下地結晶基板１２にクラックを生じさせることなく、ナノ周期構造２０を有する加工部１６が下地結晶基板１２の表面に形成されるように設定することができる。ここでは、下地結晶基板１２の表面に照射されるレーザ光のパルスエネルギーを、例えば１〜５０μＪ／ｐｕｌｓｅ程度とする。なお、下地結晶基板１２の表面に照射されるレーザ光のパルスエネルギーは、１〜５０μＪ／ｐｕｌｓｅ程度に限定されるものではなく、適宜設定し得る。
なお、ここでは、１／２波長板１２０と偏光ビームスプリッタ１２２とにより構成される出力減衰器１２４を用いてレーザ光の強度を調整する場合を例に説明したが、レーザ光の強度を調整する手段はこれに限定されるものではない。任意の調整手段を用いてレーザ光の強度を適宜調整し得る。
出力減衰器１２４の後段には、レーザ光のビーム径を調整するためのビームエキスパンダ１２６が設けられている。ビームエキスパンダ１２６の後段には、ガルバノスキャナ１２８が配されている。ガルバノスキャナ１２８は、ミラー１３０の角度を適宜変化させることによりレーザ光を高速で走査することができる光学機器である。ガルバノスキャナ１２８に導入されるレーザ光は、ガルバノスキャナ１２８のミラー１３０により反射されて、Ｆθ（Ｆ−Ｔｈｅｔａ）レンズ１３２に導入されるようになっている。Ｆθレンズ１３２は、レーザ走査に用いられるレンズであり、回転ミラーで等角度走査されたレーザビームを結像面上で等速走査させる機能を有するレンズである。ガルバノスキャナ１２８とＦθレンズ１３２とが相俟って、レーザ光を２次元走査する走査光学系１３４が構成されている。走査光学系１３４は、制御部１１４により適宜制御される。レーザ光の集光点（焦点、ビームウエスト）におけるビーム径は、例えば１〜５０μｍ程度とする。なお、レーザ光の集光点におけるビーム径は、１〜５０μｍ程度に限定されるものではなく、適宜設定し得る。
Ｆθレンズ１３２の下方には、ステージ１１８が位置している。ステージ１１８上には、加工部１６を形成すべき下地結晶基板１２が載置される。ステージ１１８には、ステージ１１８を駆動するためのステージ駆動部１３６が接続されている。制御部１１４は、ステージ駆動部１３６を介してステージ１１８を駆動する。ステージ１１８は、ＸＹ軸ステージであってもよいし、ＸＹＺ軸ステージであってもよいし、ＸＹＺθ軸ステージであってもよい。なお、ステージ１１８上に配される下地結晶基板１２の周囲の雰囲気は、例えば大気（空気）とする。
ステージ１１８の上方には、ＣＣＤカメラ１４２が設けられている。ＣＣＤカメラ１４２により取得される画像は、制御部１１４に入力されるようになっている。制御部１１４は、ＣＣＤカメラ１４２により取得される画像を用いて、下地結晶基板１２の位置決め等を行う。
下地結晶基板１２に対するレーザ光の走査を開始する前には、下地結晶基板１２の位置が所定の位置に設定される。制御部１１４は、ステージ駆動部１３６を介してステージ１１８を適宜制御し、走査光学系１３４によるレーザ光の走査が可能な範囲内に下地結晶基板１２を位置させる。
レーザ光の照射方向、即ち、下地結晶基板１２に入射されるレーザ光の光軸（進行方向）は、下地結晶基板１２の表面の面内方向に交差する方向、より具体的には、当該表面の法線方向とする。一方、レーザ光の走査方向、即ち、レーザ光の集光点が移動する方向は、下地結晶基板１２の表面の面内方向とする。
下地結晶基板１２に対するレーザ光の走査は、走査光学系１３４を制御することにより行われる。走査光学系１３４に対する制御は、例えば制御部１１４により行われる。走査光学系１３４は、ガルバノスキャナ１２８のミラー１３０を適宜回転させることにより、レーザ光の走査を行う。レーザ光の走査速度は、ユーザが入力操作部１３８を介して適宜設定し得る。レーザ光の走査速度は、レーザ光のパルスの繰り返し周波数が例えば１００ｋＨｚ程度の場合には、例えば０．５ｍ／ｓ程度とする。なお、レーザ光の走査速度は０．５ｍ／ｓ程度に限定されるものではなく、適宜設定し得る。
集光点におけるレーザビームの断面形状は、例えば円形とする。なお、集光点におけるレーザビームの断面形状は円形に限定されるものではない。例えば、集光点におけるレーザビームの断面形状が楕円形であってもよい。
レーザ光の集光点は、例えば、下地結晶基板１２の表面とする。ステージ１１８の上面の法線方向にステージ１１８を上下させることにより、所望の部位にレーザ光の集光点を設定することが可能である。
なお、レーザ光の集光点は、下地結晶基板１２の表面と一致していなくてもよい。例えば、下地結晶基板１２の表面に対して若干上方又は若干下方にレーザ光の集光点を位置させてもよい。下地結晶基板１２の表面に対してレーザ光の集光点が若干ずれていたとしても、ナノ周期構造２０を有する加工部１６を形成することは可能である。
レーザ光は、下地基板１２の表面における所定のパターン内において走査される。レーザ光の走査を行うパターン、即ち、レーザ照射予定パターンは、予め制御部１１４にプログラムされていてもよいし、レーザ光の走査を開始する際にユーザが入力操作部１３８を介して設定するようにしてもよい。下地結晶基板１２に対するレーザ光の走査を開始する際には、例えば、ユーザが入力操作部１３８を介してレーザ光の走査の開始の指示を行う。レーザ光の走査の開始の指示が入力されると、制御部１１４は、レーザ光源１１０からレーザ光を繰り返し出射させつつ、走査光学系１３４を用いてレーザ光を走査する。レーザ光は、ステージ１１８上においてレーザ照射予定パターン内で例えば直線状の軌跡を描くように走査される。直線状の軌跡を描くレーザ光の走査を、平行に複数回行うことにより、レーザ照射予定パターンの全体にレーザ光が照射される。レーザ光の照射が完了すると、レーザ光の集光点をつなげたときにできる面（軌跡、軌跡面）は、所定のパターンとなる。
例えば、レーザ光の軌跡面は、ラインアンドスペースパターンにおけるラインを構成する。また、レーザ光の走査を所定の方向に沿って１回行うことにより直線状のレーザ光の軌跡面を描き、これをレーザ光の走査方向と直交する方向に間隔を空けて繰り返すことで、レーザ光の軌跡面をラインとするラインアンドスペースパターンを得ることもできる。
なお、レーザ加工装置１０２では、上記のように、所定のパターンの領域内においてレーザ光を走査することができるのみならず、例えば、下地結晶基板における正方格子又は千鳥格子の各格子点に、円形の断面形状を有するレーザ光を照射することもできる。
レーザ照射予定パターンの全体へのレーザ光の照射が完了すると、制御部１１４は、レーザ光源１１０からのレーザ光の出射、及び、走査光学系１３４によるレーザ光の走査を終了させる。なお、ユーザが入力操作部１３８を介してレーザ光の走査の終了の指示を行うことにより、レーザ光の走査を終了させるようにしてもよい。
このように、本実施形態によるレーザ加工装置は、下地結晶基板１２における所定の領域に超短パルスレーザ光を照射し得る。
上記図４に示すレーザ加工装置１０２を用いて下地結晶基板１２の表面に加工部１６を形成した後、図３（ｃ）に示すように、ウェットエッチング等により下地結晶基板１２の表面における異物を除去し、下地結晶基板１２の表面を清浄面とする。
図６は、上記のようにして得られた結晶成長前の下地結晶基板１２としてのＳｉＣ基板の表面を示す走査型電子顕微鏡像である。図６に示す走査型電子顕微鏡像では、比較的明るい帯状の領域である加工部１６が所定の間隔で形成され、隣接する帯状の加工部１６の間の比較的暗い帯状の領域が未加工部１８になっていることが観察される。
また、図７は、結晶成長前の下地結晶基板１２としてのＳｉＣ基板の表面に形成された加工部１６内の表面におけるナノ周期構造２０を示す走査型電子顕微鏡像である。図７に示す走査型電子顕微鏡像では、数百ナノメートルオーダーの幅の畝状構造体２０ａが数百ナノメートルオーダーの周期で形成されてナノ周期構造２０が構成されていることが観察される。
図８（ａ）乃至図８（ｃ）は、ラインアンドスペースパターンを構成する帯状の平面形状を有する加工部１６内の表面におけるナノ周期構造２０の例を示している。なお、図８（ａ）及び図８（ｂ）では、ナノ周期構造２０を構成する畝状構造体をグレーのラインで模式的に示し、図８（ｃ）では、ナノ周期構造２０を構成するドット状構造体をグレーのドットで模式的に示している。例えば、図８（ａ）に示すように、帯状の加工部１６の幅方向に沿った畝状構造体を、帯状の加工部１６の長手方向に並ぶように形成することができる。また、図８（ｂ）に示すように、帯状の加工部１６の長手方向に沿った畝状構造体を、帯状の加工部１６の幅方向に並ぶように形成することもできる。さらには、図８（ｃ）に示すように、ナノ周期構造２０を構成する構造体として、畝状構造体に代えて、ドット状構造体を、帯状の加工部１６内にほぼ格子状に配置されるように形成することもできる。
なお、ナノ周期構造２０において周期的に現れる畝状構造体、ドット状構造体等の微細な構造体の大きさ、周期は、照射する超短パルスレーザ光Ｌａの波長、エネルギー、走査方向等の超短パルスレーザ光の照射による加工条件を変更することにより調整することができる。
また、ナノ周期構造２０を構成する微細な構造体は、ナノメートルオーダーの周期で現れ、少なくとも周期方向の大きさがナノメートルオーダーのものであればよい。例えば、ナノ周期構造２０を構成する畝状構造体は、幅方向にナノメートルオーダーの周期で現れ、少なくとも幅がナノメートルオーダーであればよく、長さがミクロンオーダーであってもよい。
上述のように、加工部１６は、その表面にナノ周期構造２０が形成されて表面状態が未加工部１８の表面状態とは異なる状態に改質されている。また、加工部１６内の表面の少なくとも表層部は、超短パルスレーザ光が照射されることで、結晶質ではなく、非晶質になっている。これらのような表面状態により、加工部１６は、半導体結晶層の結晶成長がほぼ生じない状態になっていると考えられる。
下地結晶基板１２の表面を清浄面とした後、有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法により、下地結晶基板１２上に、ＧａＮよりなる半導体結晶層１４を結晶成長する。原料としては、III族原料ガスとしてトリメチルガリウム（ＴＭＧ：Trimethylgallium）を用い、Ｖ族原料ガスとしてアンモニア（ＮＨ３）を用いる。
初期成長の段階では、成長条件として、III族原料ガスに対するＶ族元素原料ガスの比であるＶ／III比を例えば１０００とし、成長温度を例えば１０４０℃とする。この初期成長の段階では、図９（ａ）に示すように、下地半導体基板１２の表面における未加工部１８上に半導体結晶層１４が選択的に結晶成長し、加工部１６内には半導体結晶層１４は結晶成長しない。こうして、初期成長の段階において、未加工部１８上に、例えば厚さ２００〜１０００ｎｍの半導体結晶層１４を選択成長する。
次いで、半導体結晶層１４の成長条件を変更することにより、未加工部１８上に選択成長した半導体結晶層１４を横方向成長する。具体的には、成長条件のうち、Ｖ／III比を例えば１０００から例えば３０００に変更する。なお、成長温度は例えば１０４０℃のままとする。こうして、初期成長とは異なる成長条件で半導体結晶層１４が横方向成長することにより、図９（ｂ）に示すように、半導体結晶層１４で加工部１６が覆われていく。なお、ここではＶ／III比を変更することにより、半導体結晶層１４の成長を下地結晶基板１２の上方への成長から横方向成長に切り替えているが、原料ガスの流量、成長温度等を変更することによっても、横方向成長に切り替えることができる。
図１０は、図９（ｂ）に示すように半導体結晶層１４で加工部１６が部分的に覆われた状態を観察した走査型電子顕微鏡象である。図１０に示す走査型電子顕微鏡像では、ＧａＮよりなる半導体結晶層は比較的明るく観察され、ＳｉＣ基板に形成された加工部は比較的暗く観察され、半導体結晶層により加工部の両側部分が覆われている状態が観察されている。
こうして、半導体結晶層１４により加工部１６がほぼ覆われるまで半導体結晶層１４を横方向成長させる。
次いで、半導体結晶層１４の成長条件を再び変更することにより、半導体結晶層１４の成長方向を切り替え、半導体結晶層１４を下地結晶基板１２の上方に結晶成長する。具体的には、成長条件のうち、Ｖ／III比を例えば３０００から例えば１０００に変更する。なお、成長温度は例えば１０４０℃のままとする。こうして、半導体結晶層１４を例えば厚さ２０００ｎｍになるまで結晶成長する。このとき、図９（ｃ）に示すように、半導体結晶層１４の表面はほぼ平坦になる。また、加工部１６を覆う半導体結晶層１４と加工部１６表面との間には、空隙２２が生じる。なお、ここではＶ／III比を変更することにより、半導体結晶層１４の成長を横方向成長から下地結晶基板１２の上方への成長に切り替えているが、原料ガスの流量、成長温度等を変更することによっても、下地結晶基板１２の上方への成長に切り替えることができる。
図１１は、図９（ｃ）に示すように半導体結晶層１４で加工部１６がすべて覆われる直前の状態を観察した走査型電子顕微鏡象である。図１１に示す走査型電子顕微鏡像では、ＧａＮよりなる半導体結晶層が全面に結晶成長され、加工部上の領域において比較的暗い凹部が観察されている。この凹部は、加工部を跨いで隣接する未加工部からそれぞれ横方向成長した半導体結晶層が接続した箇所に生じているものである。この凹部は半導体結晶層の横方向成長の進行に従って平坦になっていき、最終的に半導体結晶層の表面はほぼ平坦なものになる。
こうして、下地結晶基板１２上に半導体結晶層１４が結晶成長されてなる基板１０が製造される。
上述のように、本実施形態による基板の製造方法では、超短パルスレーザ光の照射により、半導体結晶層１４の成長が生じない加工部１６を下地半導体基板１２の表面に形成している。このため、本実施形態によれば、シリコン酸化膜等よりなる選択成長マスクを用いることなく、未加工部１８における半導体結晶層１４の選択成長を実現することができる。本実施形態では、選択成長マスクを用いる必要がないため、選択成長マスクを形成するための成膜工程、リソグラフィ工程、エッチング工程が不要となる。したがって、本実施形態によれば、工程数の増加を伴うことなく、半導体結晶層１４の選択成長を容易に実現することができる。
また、本実施形態では、選択成長マスクを用いないため、下地結晶基板１２上に成長した半導体結晶層１４に選択成長マスクの材料が拡散することもない。したがって、本実施形態では、半導体結晶層１４に対する不純物のオートドーピングを回避することができる。このため、本実施形態による基板１０を用いて半導体素子を製造した場合、素子特性に優れた半導体素子を製造することができる。
また、加工部１６は、その表面にナノ周期構造２０が形成されて表面状態が未加工部１８の表面状態とは異なる状態に改質されている。このため、加工部１６の段差が比較的浅い場合であっても、従来のＲＩＥ等による凹凸構造とは異なり、半導体結晶層１４の結晶成長を抑制することができる。また、ナノ周期構造２０を有する加工部１６が形成された下地結晶基板１２の場合、選択成長を実現するための成長条件が制約されることもなく、異常成長の発生を抑制することもできる。したがって、本実施形態によれば、欠陥や歪みが低減され、また、異常成長が抑制された良質な半導体結晶層１４を確実に結晶成長することができる。
なお、加工部１６は、必ずしも段差状に形成されている必要はなく、表面にナノ周期構造２０が形成されて表面状態が未加工部１８の表面状態とは異なる状態に改質されていればよい。この場合であっても、加工部１６は、半導体結晶層１４の結晶成長を確実に抑制することができる。
上記のように製造された基板１０を用いて半導体素子を製造することができる。以下、本実施形態による半導体素子の製造方法について図１２を用いて説明する。図１２は、本実施形態による半導体素子の製造方法を示す工程断面図である。
まず、基板１０の半導体結晶層１４上に、ＭＯＣＶＤ法により、例えば厚さ３０００ｎｍのｎ型ＧａＮよりなるｎ型コンタクト層２６を成長する。この際、ｎ型コンタクト層２６には、不純物としてＳｉを例えば４×１０１８ｃｍ−３の濃度でドープする。
次いで、ｎ型コンタクト層２６上に、ＭＯＣＶＤ法により、例えば厚さ２００ｎｍのｎ型ＡｌＧａＮよりなるｎ型クラッド層２８を成長する。この際、ｎ型クラッド層２８には、不純物としてＳｉを例えば１×１０１８ｃｍ−３の濃度でドープする。
なお、半導体結晶層１４では、横方向成長した半導体結晶が接続した箇所に結晶粒界が生じている。そこで、ｎ型コンタクト層２６を成長する前に、このような半導体結晶層１４における結晶粒界等の欠陥の影響を低減するためのバッファ層を半導体結晶層１４上に成長し、バッファ層上にｎ型コンタクト層２６を成長することもできる。これにより、半導体結晶層１４における欠陥の影響を低減することができる。
次いで、ｎ型クラッド層２８上に、ＭＯＣＶＤ法により、例えば厚さ４ｎｍのノンドープのＧａＮよりなる障壁層と、例えば厚さ３ｎｍのノンドープのＩｎ０．３Ｇａ０．７Ｎよりなる井戸層とを交互に３層ずつ成長し、最上層に障壁層を成長する。こうして、ｎ型クラッド層２８上に、障壁層と井戸層とが交互に積層されてなる多重量子井戸層３０を形成する。
次いで、多重量子井戸層３０上に、ＭＯＣＶＤ法により、例えば厚さ１００ｎｍのｐ型ＡｌＧａＮよりなるｐ型クラッド層３４を成長する。この際、ｐ型クラッド層３４には、不純物としてＭｇを例えば５×１０１８ｃｍ−３の濃度でドープする。
次いで、ｐ型クラッド層３４上に、ＭＯＣＶＤ法により、例えば厚さ５００ｎｍのｐ型ＧａＮよりなるｐ型コンタクト層３４を成長する。ｐ型コンタクト層３４には、不純物としてＭｇを例えば５×１０１９ｃｍ−３の濃度でドープする。
こうして、図１２（ａ）に示すように、半導体結晶層１４上に、ｎ型コンタクト層２６、ｎ型クラッド層２８、多重量子井戸層３０、ｐ型クラッド層３２、及びｐ型コンタクト層３４を順次積層する。下地となる半導体結晶層１４は、上述のように、欠陥や歪みが低減され、また、異常成長が抑制された良質なものである。このため、本実施形態では、ｎ型コンタクト層２６、ｎ型クラッド層２８、多重量子井戸層３０、ｐ型クラッド層３２、及びｐ型コンタクト層３４としても良質なもの形成することができる。よって、本実施形態によれば、素子特性に優れた高性能の半導体素子２４を製造することができる。
次いで、ｎ型コンタクト層２６、ｎ型クラッド層２８、多重量子井戸層３０、ｐ型クラッド層３２、及びｐ型コンタクト層３４を所定の形状にパターニングする。続いて、図１２（ｂ）に示すように、ｎ型クラッド層２８、多重量子井戸層３０、ｐ型クラッド層３２、及びｐ型コンタクト層３４に溝を形成して素子分離を行う。
次いで、全面にＩＴＯ等の透明導電性酸化物の膜を形成した後、フォトリソグラフィ及びエッチングにより透明導電性酸化物の膜をパターニングする。これにより、ｐ型コンタクト層３４上に、透明導電性酸化物よりなる透明電極３６を形成する。
次いで、リフトオフ法により、ｎ型コンタクト層２６のｎ型クラッド層２８が形成されていない領域上に、Ｔｉ膜とＡｌ膜とが順次積層されてなるｎ型電極３８を形成する。また、リフトオフ法により、透明電極３６上に、Ｎｉ膜とＡｕ膜とが順次積層されてなるｐ型電極４０を形成する。なお、ｎ型電極３８及びｐ型電極４０は、マスクを用いた蒸着法により形成することもできる。
こうして、図１２（ｃ）に示すように、透明電極３６、ｎ型電極３８、及びｐ型電極４０が形成される。
以後、表面を保護する保護膜の形成、チップへのダイシング等が行われ、本実施形態による半導体素子２４が製造される。
上記のように製造される本実施形態による半導体素子２４では、下地結晶基板１２の表面に、ラインアンドスペースパターンという周期的なパターンを構成する加工部１６が形成されている。さらに、加工部１６内の表面には、ナノ周期構造２０が形成されている。ＬＥＤである半導体素子２４の多重量子井戸層３０において発光した光を下地結晶基板１２側から取り出す場合、周期的なパターンを構成する加工部１６及び加工部１６内のナノ周期構造２０により光が散乱される結果、下地結晶基板１２の表面での光の全反射を抑制することができる。したがって、本実施形態によれば、半導体素子２４において、下地結晶基板１２側からの光の取り出し効率を向上することができる。
特に、ＳｉＣ基板よりなる下地結晶基板１２上にＧａＮよりなる半導体結晶層１４を結晶成長する場合、両者の屈折率は互いに近い値になっている。このため、そのまま半導体結晶層１４と下地結晶基板１２との界面を通過させて光を取り出そうとしたのでは、その界面での全反射を抑制することが困難である。これに対し、本実施形態では、このような下地結晶基板１２と半導体結晶層１４との間には、加工部１６による空隙２２が存在している。空隙２２は、下地結晶基板１２及び半導体結晶層１４よりも小さい屈折率を有する空気で満たされている。このように比較的小さい屈折率の媒質が空隙２２に存在しているため、空隙２２がない場合と比較して光が屈折、散乱しやすくなっており、より高い光取り出し効率を得ることができる。
［第２実施形態］
本発明の第２実施形態による基板及びその製造方法、並びに半導体素子及びその製造方法について図１３乃至図１８を用いて説明する。なお、上記第１実施形態による基板及びその製造方法、並びに半導体素子及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し又は簡潔にする。
まず、本実施形態による基板について図１３を用いて説明する。図１３は、本実施形態による基板を示す断面図である。
図１３に示すように、本実施形態による基板５０は、絶縁性のサファイア基板よりなる下地結晶基板５２と、下地結晶基板５２上に結晶成長されたＧａＮよりなる半導体結晶層５４とを有している。
下地結晶基板５２の表面には、超短パルスレーザ光の照射により加工された加工部５６が形成されている。下地結晶基板５２の表面における加工部５６以外の領域は、超短パルスレーザ光が照射されていない未加工部５８となっている。
加工部５６は、深さが例えば０．５〜５μｍ程度の円錐状凹部になっている。下地結晶基板５２の表面には、所定の間隔で格子状に並ぶように複数の加工部５６が形成されている。下地結晶基板５２の表面における加工部５６の直径は、例えば０．５〜５μｍである。隣接する加工部５６の間の未加工部１８の幅も、例えば０．５〜５μｍである。こうして、下地結晶基板５２の表面には、複数の加工部５６により、周期的なパターンである格子パターンが形成されている。
各加工部５６内の表面には、ナノメートルオーダーの周期を有する周期的な凹凸構造であるナノ周期構造６０（図１７参照）が形成されている。加工部５６内におけるナノ周期構造３０は、上述した超短パルスレーザ光の照射によりその波長に近い周期でアブレーションが発生する現象により形成されたものである。
加工部５６を有する下地結晶基板５２上には、例えば厚さ３０００ｎｍのＧａＮよりなる半導体結晶層５４が結晶成長されている。半導体結晶層５４は、下地結晶基板５２の未加工部５８から下地結晶基板５２上に結晶成長されるとともに、加工部５６を覆うように横方向に結晶成長されている。半導体結晶層５４の表面はほぼ平坦になっている。
加工部５６を覆う半導体結晶層５４は、円錐状凹部である加工部５６を埋め込んではいない。このため、加工部５６を覆う半導体結晶層５４と加工部５６の内壁表面との間には、空隙６２が生じている。
こうして、本実施形態による基板５０が構成されている。本実施形態による基板５０では、超短パルスレーザ光の照射により加工された加工部５６を有する下地結晶基板５２上に半導体結晶層５４が結晶成長されている。このため、半導体結晶層５４は、第１実施形態における半導体結晶層１４と同様、後述するように、欠陥や歪みが低減され、また、異常成長が抑制された良質なものになっている。
次に、上記図１３に示す基板５０を用いた本実施形態による半導体素子について図１４を用いて説明する。図１４は、本実施形態による半導体素子を示す断面図である。本実施形態による半導体素子６４は、基板５０における半導体結晶層５４上に素子構造が形成されたものであり、具体的には発光素子の１つであるＬＥＤである。
図１４に示すように、基板５０の半導体結晶層５４上には、第１実施形態と同様に、ｎ型コンタクト層２６と、ｎ型クラッド層２８と、多重量子井戸層３０と、ｐ型クラッド層３２と、ｐ型コンタクト層３４とが順次形成されている。
ｐ型コンタクト層３４上には、第１実施形態と同様に、透明電極３６が形成されている。ｎ型コンタクト層２６のｎ型クラッド層２８が設けられていない領域上には、第１実施形態と同様に、ｎ型電極３８が形成されている。また、透明電極３６上には、第１実施形態と同様に、ｐ型電極４０が形成されている。
こうして、基板５０を用いた本実施形態による半導体素子６４が構成されている。本実施形態による半導体素子６４では、素子構造を構成するｎ型コンタクト層２６、ｎ型クラッド層２８、多重量子井戸層３０、ｐ型クラッド層３２、及びｐ型コンタクト層３４が良質な半導体結晶層５４上に形成されている。このため、本実施形態による半導体素子６４では、ｎ型コンタクト層２６、ｎ型クラッド層２８、多重量子井戸層３０、ｐ型クラッド層３２、及びｐ型コンタクト層３４も良質なものとなっており、優れた素子特性を実現することができる。
次に、本実施形態による基板の製造方法について図１５乃至図１８を用いて説明する。図１５及び図１８は、本実施形態による基板の製造方法を示す工程断面図である。図１６は、複数の加工部による格子パターンの例を示す平面図である。図１７は、円錐状凹部である加工部におけるナノ周期構造を示す概略図である。
まず、図１５（ａ）に示すように、半導体結晶層５４を結晶成長すべき下地結晶基板５２として、絶縁性のサファイア基板よりなる下地結晶基板５２を用意する。
次いで、図１５（ｂ）に示すように、下地結晶基板５２の表面に超短パルスレーザ光Ｌｂを照射することにより、下地結晶基板５２の表面に、複数の加工部５６を形成する。超短パルスレーザ光Ｌｂの照射には、図４に示すレーザ加工装置を用いることができる。超短パルスレーザ光Ｌｂの照射では、下地結晶基板５２の表面における正方格子又は千鳥格子の各格子点に、円形の断面形状を有する超短パルスレーザ光Ｌｂを照射する。このような超短パルスレーザ光Ｌｂの照射により、加工部５６として円錐状凹部が形成される。また、複数の加工部５６により、下地結晶基板５２の表面には、格子パターンが形成される。また、各加工部５６内の表面には、超短パルスレーザ光の照射によるアブレーションによりナノ周期構造６０（図１７参照）が形成される。
図１６は、複数の加工部５６により形成される格子パターンの例を示している。図１６（ａ）に示すように、複数の加工部５６を、正方格子状に並ぶように形成することができる。また、図１６（ｂ）に示すように、複数の加工部５６を、千鳥格子状に並ぶように形成することもできる。
なお、加工部５６は、円錐状凹部に限定されるものではなく、種々の形状のものを形成することができる。超短パルスレーザ光の断面形状、出力、照射時間等の照射条件を適宜変更することにより、例えば、加工部５６として、円柱状、円錐台状、角柱状、角錐台状の凹部を形成することができる。
上記のようにして下地結晶基板５２の表面に加工部５６を形成した後、図１５（ｃ）に示すように、ウェットエッチング等により下地結晶基板５２の表面における異物を除去し、下地結晶基板５２の表面を清浄面とする。
図１７は、上記のようにして得られた結晶成長前の下地結晶基板５２における加工部５６を示す概略図である。図１７（ａ）は、加工部５６を示す平面図である。図１７（ｂ）は、加工部５６を示す拡大断面図であり、図１５（ｃ）における破線で示す楕円内の断面に対応している。なお、図１７（ａ）では、グレーのラインで畝状構造体６０ａを模式的に示している。図１７（ａ）及び図１７（ｂ）に示すように、円錐状凹部である加工部５６の内壁表面には、例えば数百ナノメートルオーダーの幅の畝状構造体６０ａが例えば数百ナノメートルオーダーの周期で形成されてナノ周期構造６０が構成されている。
なお、ナノ周期構造６０において周期的に現れる畝状構造体６０ａ等の構造体の大きさ、周期は、照射する超短パルスレーザ光Ｌｂの波長、エネルギー、走査方向等の超短パルスレーザ光の照射による加工条件を変更することにより調整することができる。また、これらの加工条件を適宜設定することにより、加工部５６におけるナノ周期構造６０において、畝状構造体６０ａに代えて、他の微細な構造体が現れるようにすることもできる。例えば、数百ナノメートルオーダーの大きさのドット状構造体が、例えば数百ナノメートルオーダーの周期でほぼ格子状に現れるようにすることもできる。
下地結晶基板５２の表面を清浄面とした後、ＭＯＣＶＤ法により、下地結晶基板５２上に、ＧａＮよりなる半導体結晶層５４を結晶成長する。原料としては、III族原料ガスとしてＴＭＧを用い、Ｖ族原料ガスとしてＮＨ３を用いる。
初期成長の段階では、成長条件として、Ｖ／III比を例えば１０００とし、成長温度を例えば１０４０℃とする。この初期成長の段階では、図１８（ａ）に示すように、下地半導体基板５２の表面における未加工部５８上に半導体結晶層５４が選択的に結晶成長し、加工部５６内には半導体結晶層５４は結晶成長しない。こうして、未加工部５８上に、例えば厚さ２００〜１０００ｎｍの半導体結晶層５４を選択成長する。
次いで、半導体結晶層５４の成長条件を変更することにより、未加工部５８上に選択成長した半導体結晶層５４を横方向成長する。具体的には、成長条件のうち、Ｖ／III比を例えば１０００から例えば３０００に変更する。なお、成長温度は例えば１０４０℃のままとする。こうして、初期成長とは異なる成長条件で半導体結晶層５４が横方向成長することにより、図１８（ｂ）に示すように、半導体結晶層５４で加工部５６が覆われる。なお、ここではＶ／III比を変更することにより、半導体結晶層５４の成長を下地結晶基板５２の上方への成長から横方向成長に切り替えているが、原料ガスの流量、成長温度等を変更することによっても、横方向成長に切り替えることができる。
こうして、半導体結晶層５４により加工部５６がほぼ覆われるまで半導体結晶層５４を横方向成長させる。半導体結晶層５４の表面はほぼ平坦になる。また、加工部５６を覆う半導体結晶層５４と加工部５６の内壁面との間には、空隙６２が生じる。なお、この後、Ｖ／III比、原料ガスの流量、成長温度等の半導体結晶層５４の成長条件を再び変更することにより、半導体結晶層５４の成長方向を切り替え、半導体結晶層５４を下地結晶基板５２の上方に成長してもよい。
こうして、下地結晶基板５２上に半導体結晶層５４が結晶成長されてなる基板５０が製造される。
上述のように、本実施形態による基板の製造方法では、超短パルスレーザ光の照射により、半導体結晶層５４の成長が生じない加工部５６を下地半導体基板５２の表面に形成している。このため、本実施形態によれば、第１実施形態と同様に、工程数の増加を伴うことなく、選択成長マスクを用いることなく、未加工部５８における半導体結晶層５４の選択成長を容易に実現することができる。
また、本実施形態では、選択成長マスクを用いないため、第１実施形態と同様に、半導体結晶層５４に対する不純物のオートドーピングを回避することができ、素子特性に優れた半導体素子を製造することができる。
また、ナノ周期構造６０を有する加工部５６は、第１実施形態における加工部１６と同様、従来のＲＩＥ等による凹凸構造とは異なり、半導体結晶層５４の成長を抑制することができる。また、ナノ周期構造６０を有する加工部５６が形成された下地結晶基板５２の場合、選択成長を実現するための成長条件が制約されることもなく、異常成長の発生を抑制することもできる。したがって、本実施形態によれば、第１実施形態と同様に、欠陥や歪みが低減され、また、異常成長が抑制された良質な半導体結晶層５４を確実に成長することができる。
なお、上記基板５０の半導体結晶層５４上には、図１２に示す第１実施形態による半導体素子の製造方法と同様にして素子構造を形成することにより、図１４に示す半導体素子６４を製造することができる。製造される本実施形態による半導体素子６４では、下地結晶基板５２の表面に、格子パターンという周期的なパターンを構成する加工部５６が形成されている。さらに、加工部５６内の表面には、ナノ周期構造６０が形成されている。ＬＥＤである半導体素子６４の多重量子井戸層３０において発光した光を下地結晶基板５２側から取り出す場合、周期的なパターンを構成する加工部５６及び加工部５６内のナノ周期構造６０により下地結晶基板５２の表面での光の全反射を抑制することができる。したがって、本実施形態によれば、半導体素子６４において、下地結晶基板５２側からの光の取り出し効率を向上することができる。
本実施形態でも、加工部５６による空隙６２が存在しており、空隙６２は、下地結晶基板７２及び半導体結晶層５４よりも小さい屈折率を有する空気で満たされている。このように比較的小さい屈折率の媒質が空隙６２に存在しているため、空隙６２がない場合と比較して光が散乱しやすくなっており、より高い光取り出し効率を得ることができる。
［第３実施形態］
本発明の第３実施形態による半導体素子の製造方法について図１９乃至図２１を用いて説明する。なお、上記第１及び第２実施形態による基板及びその製造方法、並びに半導体素子及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し又は簡潔にする。
まず、本実施形態による半導体素子について図１９を用いて説明する。図１９は、本実施形態による半導体素子を示す断面図である。本実施形態による半導体素子は、第１及び第２実施形態と同様、発光素子の１つであるＬＥＤである。
図１９に示すように、ｎ型導電性の６Ｈ−ＳｉＣ基板よりなる下地結晶基板７２の表面には、結晶成長領域９０と、結晶非成長領域９２とが設けられている。結晶成長領域９０は、ＬＥＤを構成する半導体結晶層が結晶成長する領域である。結晶非成長領域９２は、ＬＥＤを構成する半導体結晶層が結晶成長しない領域である。
結晶成長領域９０には、超短パルスレーザ光の照射による複数の加工部７６が格子状に形成されている。加工部７６は、第２実施形態における加工部５６と同様のものであり、円錐状凹部になっている。隣接する加工部７６の間は、超短パルスレーザ光が照射されていない未加工部７８になっている。
結晶非成長領域９２には、超短パルスレーザ光の照射による複数の加工部８６が格子状に形成されている。結晶非成長領域９２における加工部８６は、結晶成長領域９０における加工部７６と同様のものであり、円錐状凹部になっている。
一方、結晶非成長領域９２における加工部８６は、結晶成長領域９０における加工部７６に比べて高い密度でほぼ隙間なく形成されている。このため、結晶非成長領域９２において、隣接する加工部８６の間には、超短パルスレーザ光が照射されていない未加工部がほぼ存在していない。こうしてほぼ未加工部が存在しないように加工部８６が比較的高い密度でほぼ隙間なく形成されていることにより、結晶非成長領域９２は、全面にわたって半導体結晶層の結晶成長が生じない状態になっている。
下地結晶基板７２の表面の結晶成長領域９０には、例えば厚さ２０００ｎｍのＧａＮよりなる半導体結晶層７４が結晶成長されている。半導体結晶層７４は、下地結晶基板７２の未加工部７８から下地結晶基板７２上に結晶成長されるとともに、加工部７６を覆うように横方向に結晶成長されている。半導体結晶層７４の表面はほぼ平坦になっている。なお、半導体結晶層７４は、ｎ型の導電型になっており、ｎ型の下地結晶基板７２を介して、後述するｎ型電極８８との導電性が確保されている。
加工部７６を覆う半導体結晶層７４は、円錐状凹部である加工部７６を埋め込んではいない。このため、加工部７６を覆う半導体結晶層７４と加工部７６の内壁表面との間には、空隙８２が生じている。
半導体結晶層７４上には、ｎ型コンタクト層２６、ｎ型クラッド層２８、多重量子井戸層３０、ｐ型クラッド層３２、及びｐ型コンタクト層３４が順次積層されている。
ｐ型コンタクト層３４上には、透明電極３６が形成されている。透明電極３６上には、ｐ型電極４０が形成されている。
また、下地結晶基板７２の表面の結晶非成長領域９２には、金属膜よりなるｎ型電極８８が直接形成されている。ｎ型電極８８は、複数の加工部８６が形成された所定の領域にわたって加工部８６を埋め込むように形成されている。
こうして、本実施形態による半導体素子８４が構成されている。
次に、本実施形態による半導体素子の製造方法について図２０及び図２１を用いて説明する。図２０及び図２１は、本実施形態による半導体素子の製造方法を示す工程断面図である。
まず、図２０（ａ）に示すように、下地結晶基板７２として、ｎ型導電性の６Ｈ−ＳｉＣ基板よりなる下地結晶基板７２を用意する。
次いで、図２０（ｂ）に示すように、下地結晶基板７２の表面に超短パルスレーザ光Ｌｃを照射する。これにより、下地結晶基板７２の表面の結晶成長領域９０に複数の加工部７６を形成し、結晶非成長領域９２に複数の加工部８６を形成する。超短パルスレーザ光Ｌｃの照射には、図４に示すレーザ加工装置を用いることができる。超短パルスレーザ光Ｌｃの照射では、下地結晶基板７２の表面における正方格子又は千鳥格子の各格子点に、円形の断面形状を有する超短パルスレーザ光Ｌｃを照射する。このとき、結晶非成長領域９２においては、超短パルスレーザ光Ｌｃが照射される格子点の間隔を結晶成長領域９０においてよりも狭く密にする。このような超短パルスレーザ光Ｌｃの照射により、加工部７６、８６として円錐状凹部が形成される。
結晶成長領域９０では、第２実施形態と同様に、超短パルスレーザ光の照射による複数の加工部７６により格子パターンが形成され、加工部７６の間は未加工部７８になる。各加工部７６内の表面には、第２実施形態における加工部５６と同様、超短パルスレーザ光の照射によるアブレーションによりナノ周期構造６０（図１７参照）が形成される。
一方、結晶非成長領域９２では、超短パルスレーザ光の照射による複数の加工部８６により格子パターンが形成されるが、加工部８６は、加工部７６と比較して高い密度でほぼ隙間なく形成される。このため、隣接する加工部８６の間には、超短パルスレーザ光が照射されていない未加工部がほぼ存在していない。なお、隣接する４つの加工部８６に囲まれた領域は、僅かな領域ではあるが、超短パルスレーザ光が照射されていない未加工部となる。各加工部８６内の表面には、第２実施形態における加工部５６と同様、超短パルスレーザ光の照射によるアブレーションによりナノ周期構造６０（図１７参照）が形成される。複数の加工部８６が比較的高い密度で形成されているため、結晶非成長領域９２は、全面にわたって半導体結晶層の結晶成長が生じない領域となる。このように高密度で複数の加工部８６を形成して未加工部に対する加工部８６の割合を高くすることにより、半導体結晶層の結晶成長が生じない結晶非成長領域９２を形成することができる。
また、複数の加工部７６、８６は、これらにより画定される結晶成長領域９０が所定のパターンを有するように形成する。
次いで、図２０（ｃ）に示すように、ウェットエッチング等により下地結晶基板７２の表面における異物を除去し、下地結晶基板７２の表面を清浄面とする。
下地結晶基板７２の表面を清浄面とした後、ＭＯＣＶＤ法により、下地結晶基板７２上に、ｎ型ＧａＮよりなる半導体結晶層７４を結晶成長する。原料としては、III族原料ガスとしてＴＭＧを用い、Ｖ族原料ガスとしてＮＨ３を用いる。
初期成長の段階では、成長条件として、Ｖ／III比を例えば１０００とし、成長温度を例えば１０４０℃とする。この初期成長の段階では、図２１（ａ）に示すように、結晶成長領域９０において、下地半導体基板７２の表面における未加工部５８上に半導体結晶層７４が選択的に結晶成長し、加工部７６内には半導体結晶層７４は結晶成長しない。一方、結晶非成長領域９２では、全面にわたって半導体結晶層７４が結晶成長しない。こうして、結晶成長領域９０において、未加工部７８上に、例えば厚さ２００〜１０００ｎｍの半導体結晶層７４を選択成長する。
次いで、半導体結晶層７４の成長条件を変更することにより、結晶成長領域９０において、未加工部７８上に選択成長した半導体結晶層７４を横方向成長する。具体的には、成長条件のうち、Ｖ／III比を例えば１０００から例えば３０００に変更する。なお、成長温度は例えば１０４０℃のままとする。こうして、初期成長とは異なる成長条件で半導体結晶層７４が横方向成長することにより、図２１（ｂ）に示すように、結晶成長領域９０において、半導体結晶層７４で加工部７６が覆われる。なお、ここではＶ／III比を変更することにより、半導体結晶層７４の成長を下地結晶基板７２の上方への成長から横方向成長に切り替えているが、原料ガスの流量、成長温度等を変更することによっても、横方向成長に切り替えることができる。
こうして、結晶成長領域９０において、半導体結晶層７４により加工部７６がほぼ覆われるまで半導体結晶層７４を横方向成長させる。半導体結晶層７４の表面はほぼ平坦になる。また、加工部７６を覆う半導体結晶層７４と加工部７６の内壁面との間には、空隙８２が生じる。なお、この後、Ｖ／III比、原料ガスの流量、成長温度等の半導体結晶層７４の成長条件を再び変更することにより、半導体結晶層７４の成長方向を切り替え、半導体結晶層７４を下地結晶基板７２の上方に成長してもよい。
こうして、所定のパターンを有する結晶成長領域９０において半導体結晶層７４が結晶成長する。
次いで、半導体結晶層７４上に、ＭＯＣＶＤ法により、例えば厚さ３０００ｎｍのｎ型ＧａＮよりなるｎ型コンタクト層２６を成長する。
次いで、ｎ型コンタクト層２６上に、ＭＯＣＶＤ法により、例えば厚さ２００ｎｍのｎ型ＡｌＧａＮよりなるｎ型クラッド層２８を成長する。
次いで、ｎ型クラッド層２８上に、ＭＯＣＶＤ法により、例えば厚さ４ｎｍのノンドープのＧａＮよりなる障壁層と、例えば厚さ３ｎｍのノンドープのＩｎ０．３Ｇａ０．７Ｎよりなる井戸層とを交互に３層ずつ成長し、最上層に障壁層を成長する。こうして、ｎ型クラッド層２８上に、障壁層と井戸層とが交互に積層されてなる多重量子井戸層３０を形成する。
次いで、多重量子井戸層３０上に、ＭＯＣＶＤ法により、例えば厚さ１００ｎｍのｐ型ＡｌＧａＮよりなるｐ型クラッド層３４を成長する。
次いで、ｐ型クラッド層３４上に、ＭＯＣＶＤ法により、例えば厚さ５００ｎｍのｐ型ＧａＮよりなるｐ型コンタクト層３４を成長する。
こうして、図２１（ｃ）に示すように、半導体結晶層７４上に、ｎ型コンタクト層２６、ｎ型クラッド層２８、多重量子井戸層３０、ｐ型クラッド層３２、及びｐ型コンタクト層３４を順次積層する。ｎ型クラッド層２８、多重量子井戸層３０、ｐ型クラッド層３２、及びｐ型コンタクト層３４も、結晶成長領域９０において選択的に結晶成長し、結晶非成長領域９２には結晶成長しない。そこで、本実施形態では、結晶成長領域９０が所望のパターンになるように予め加工部７６、８６を形成しておく。これにより、ｎ型コンタクト層２６、ｎ型クラッド層２８、多重量子井戸層３０、ｐ型クラッド層３２、及びｐ型コンタクト層３４を所望のパターンに加工するためにエッチングを行う工程を省略することができる。
下地となる半導体結晶層７４は、上記第２実施形態における半導体結晶層５４と同様に、欠陥や歪みが低減され、また、異常成長が抑制された良質なものである。このため、本実施形態では、ｎ型コンタクト層２６、ｎ型クラッド層２８、多重量子井戸層３０、ｐ型クラッド層３２、及びｐ型コンタクト層３４としても良質なもの形成することができる。よって、本実施形態によれば、素子特性に優れた高性能の半導体素子２４を製造することができる。
次いで、全面にＩＴＯ等の透明導電性酸化物の膜を形成した後、フォトリソグラフィ及びエッチングにより透明導電性酸化物の膜をパターニングする。これにより、ｐ型コンタクト層３４上に、透明導電性酸化物よりなる透明電極３６を形成する。
次いで、リフトオフ法により、下地結晶基板７２の結晶非成長領域９２上に、Ｔｉ膜とＡｌ膜とが順次積層されてなるｎ型電極８８を形成する。また、リフトオフ法により、透明電極３６上に、Ｎｉ膜とＡｕ膜とが順次積層されてなるｐ型電極４０を形成する。なお、ｎ型電極８８及びｐ型電極４０は、マスクを用いた蒸着法により形成することもできる。
こうして、図３１（ｄ）に示すように、透明電極３６、ｎ型電極８８、及びｐ型電極４０が形成される。
以後、表面を保護する保護膜の形成、チップへのダイシング等が行われ、本実施形態による半導体素子８４が製造される。
本実施形態では、結晶成長後の加工を必要とすることなく、ｎ型コンタクト層２６、ｎ型クラッド層２８、多重量子井戸層３０、ｐ型クラッド層３２、及びｐ型コンタクト層３４を所望のパターンに形成することができる。したがって、本実施形態によれば、より少ない工程数で半導体素子８４を製造することができる。
［変形実施形態］
上記実施形態に限らず、種々の変形が可能である。
例えば、上記実施形態では、下地結晶基板１２、５２、７２として、ＳｉＣ基板又はサファイア基板を用いる場合を例に説明したが、下地半導体基板はこれらに限定されるものではない。下地結晶基板としては、結晶成長すべき半導体結晶層に応じて適宜選択することができ、サファイア基板、ＳｉＣ基板のほか、Ｓｉ基板、ＧａＮ基板、ＧａＡｓ基板、ＩｎＰ基板、ＧａＯ基板、ＺｎＯ基板等の種々の基板を用いることができる。
また、上記実施形態では、ＧａＮよりなる半導体結晶層１４、５４を結晶成長する場合を例に説明したが、結晶成長する半導体結晶層はこれに限定されるものではない。半導体結晶層としては、ＧａＮのほか、ＧａＡｓ、ＩｎＰ、ＧａＯ、ＺｎＯ等よりなる半導体結晶層を下地結晶基板上に結晶成長することもできる。
また、上記実施形態では、半導体結晶層１４、５４その他の半導体結晶層の成長方法としてＭＯＣＶＤ法を用いる場合を例に説明したが、成長方法はこれに限定されるものではない。半導体結晶層の成長方法としては、ＭＯＣＶＤ法のほか、分子線エピタキシー法（ＭＢＥ）法等の種々の結晶成長方法を用いることができる。また、ＬＥＤを構成する半導体結晶層に成長方法も、ＭＯＣＶＤ法のほか、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法、原子層堆積（ＡＬＤ：Atomic Layer Deposition）法等の種々の結晶成長方法を用いることができる。
また、上記実施形態では、半導体素子２４、６４、８４がＬＥＤである場合を例に説明したが、半導体素子は、これに限定されるものではない。半導体素子としては、ＬＥＤのほか、半導体レーザ等の種々の光半導体素子、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）等の種々のパワー半導体素子とすることができる。
また、上記実施形態では、加工部１６がラインアンドスペースパターンを構成し、加工部５６、７６、８６が格子パターンを構成する場合を例に説明したが、加工部が構成するパターンは、これらのパターンに限定されるものではない。これらのほか、種々のパターンを構成するように加工部を形成することができる。
また、上記実施形態では、ガルバノスキャナ１２８を含む走査光学系１３４を用いて超短パルスレーザ光を走査する場合を例に説明したが、これに限定されるものではない。例えば、ミラー（図示せず）と集光レンズ（図示せず）とを用いて、下地結晶基板の表面に超短パルスレーザ光を照射するようにしてもよい。また、シリンドリカルレンズを用いて超短パルスレーザ光を線状に成形し、線状に成形された超短パルスレーザ光を用いて下地結晶基板の表面に照射するようにしてもよい。また、回折光学素子（ＤＯＥ：Diffractive Optical Element）を用いてレーザビームを複数本に分岐し、複数本に分岐されたレーザビームを同時に下地結晶基板に照射するようにしてもよい。また、照射スポットの径が比較的大きい超短パルスレーザ光を用い、走査を行うことなく、超短パルスレーザ光を照射してもよい。
上記実施形態に関し、さらに以下の付記を開示する。
（付記１）
超短パルスレーザ光の照射により加工された加工部と、前記超短パルスレーザ光が照射されていない未加工部とを表面に有する下地基板と、
前記下地基板の少なくとも前記未加工部上に結晶成長された半導体結晶層と
を有する基板。
（付記２）
前記半導体結晶層が、前記下地基板の前記加工部を覆うように結晶成長されている付記１記載の基板。
（付記３）
前記下地基板が複数の前記加工部を前記表面に有し、前記複数の加工部により周期的なパターンが形成され、
前記加工部内の表面に、周期的な凹凸構造が形成されている付記１又は２に記載の基板。
（付記４）
前記加工部内の表面の少なくとも表層部が非晶質である付記１乃至３のいずれかに記載の基板。
（付記５）
前記加工部が凹状の形状を有する付記１乃至４のいずれかに記載の基板。
（付記６）
付記１乃至５のいずれかに記載の基板を用いた半導体素子。
（付記７）
前記半導体結晶層上に形成された素子構造を有する付記６記載の半導体素子。
（付記８）
前記半導体結晶層上に形成された活性層をさらに有する付記７記載の半導体素子。
（付記９）
超短パルスレーザ光の照射により加工された加工部と、前記超短パルスレーザ光が照射されていない未加工部とを表面に有する下地基板であって、複数の前記加工部が形成された第１の領域と、前記第１の領域よりも高い密度で複数の前記加工部が形成された前記第２の領域とを前記表面に有する下地基板と、
前記第２の領域に結晶成長されることなく、前記第１の領域に結晶成長された半導体結晶層と
を有する半導体素子。
（付記１０）
前記下地基板の前記第２の領域に直接形成された電極をさらに有する付記９記載の半導体素子。
（付記１１）
超短パルスレーザ光を下地基板の表面に照射することにより、前記下地基板の前記表面に加工部を形成するレーザ加工工程と、
前記下地基板の前記表面における前記超短パルスレーザ光が照射されていない未加工部上に、半導体結晶層を結晶成長する第１の結晶成長工程と
を有する基板の製造方法。
（付記１２）
前記第１の成長工程の後、前記下地基板の前記未加工部上に結晶成長した前記半導体結晶層を、前記下地基板の前記加工部を覆うように結晶成長する第２の結晶成長工程をさらに有する付記１１記載の基板の製造方法。
（付記１３）
前記第２の結晶成長工程では、前記第１の結晶成長工程とは異なる成長条件で前記半導体結晶層を結晶成長する付記１２記載の基板の製造方法。
（付記１４）
前記レーザ加工工程では、所定のパターンを構成する複数の前記加工部を形成する付記１１乃至１３のいずれかに記載の基板の製造方法。
（付記１５）
付記１１乃至１４のいずれかに記載の基板の製造方法を用いた半導体素子の製造方法。
（付記１６）
超短パルスレーザ光を発する光源と、
半導体結晶層を結晶成長すべき下地基板の表面に前記超短パルスレーザ光を照射することにより、前記下地基板の前記表面に加工部を形成する制御部と
を有するレーザ加工装置。
１０、５０…基板
１２、５２、７２…下地結晶基板
１４、５４、７４…半導体結晶層
１６、５６、７６、８６…加工部
１８、５８、７８…未加工部
２０、６０…ナノ周期構造
２０ａ、６０ａ…畝状構造体
２２、６２、８２…空隙
２４、６４、８４…半導体素子
２６…ｎ型コンタクト層
２８…ｎ型クラッド層
３０…多重量子井戸層
３２…ｐ型クラッド層
３４…ｐ型コンタクト層
３６…透明電極
３８…ｎ型電極
４０…ｐ型電極
９０…結晶成長領域
９２…結晶非成長領域
８６…加工部
８８…ｎ型電極

Claims (8)

  1. 超短パルスレーザ光の照射により加工された加工部と、前記超短パルスレーザ光が照射されていない未加工部とを表面に有する下地基板と、
    前記下地基板の少なくとも前記未加工部上に結晶成長された半導体結晶層と
    を有する基板。
  2. 前記半導体結晶層が、前記下地基板の前記加工部を覆うように結晶成長されている請求項１記載の基板。
  3. 前記下地基板が複数の前記加工部を前記表面に有し、前記複数の加工部により周期的なパターンが形成され、
    前記加工部内の表面に、周期的な凹凸構造が形成されている請求項１又は２に記載の基板。
  4. 前記加工部内の表面の少なくとも表層部が非晶質である請求項１乃至３のいずれか１項に記載の基板。
  5. 超短パルスレーザ光の照射により加工された加工部と、前記超短パルスレーザ光が照射されていない未加工部とを表面に有する下地基板であって、複数の前記加工部が形成された第１の領域と、前記第１の領域よりも高い密度で複数の前記加工部が形成された前記第２の領域とを前記表面に有する下地基板と、
    前記第２の領域に結晶成長されることなく、前記第１の領域に結晶成長された半導体結晶層と
    を有する半導体素子。
  6. 超短パルスレーザ光を下地基板の表面に照射することにより、前記下地基板の前記表面に加工部を形成するレーザ加工工程と、
    前記下地基板の前記表面における前記超短パルスレーザ光が照射されていない未加工部上に、半導体結晶層を結晶成長する第１の結晶成長工程と
    を有する基板の製造方法。
  7. 請求項６記載の基板の製造方法を用いた半導体素子の製造方法。
  8. 超短パルスレーザ光を発する光源と、
    半導体結晶層を結晶成長すべき下地基板の表面に前記超短パルスレーザ光を照射することにより、前記下地基板の前記表面に加工部を形成する制御部と
    を有するレーザ加工装置。
JP2014187654A 2014-09-16 2014-09-16 基板及びその製造方法、半導体素子及びその製造方法、並びにレーザ加工装置 Pending JP2016062956A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014187654A JP2016062956A (ja) 2014-09-16 2014-09-16 基板及びその製造方法、半導体素子及びその製造方法、並びにレーザ加工装置
US14/819,690 US9396942B2 (en) 2014-09-16 2015-08-06 Substrate and manufacturing method thereof, and semiconductor device
DE102015114712.2A DE102015114712A1 (de) 2014-09-16 2015-09-03 Substrat und dessen Herstellungsverfahren, Halbleiterbauelement und dessen Herstellungsverfahren und Laserbearbeitungsgerät

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014187654A JP2016062956A (ja) 2014-09-16 2014-09-16 基板及びその製造方法、半導体素子及びその製造方法、並びにレーザ加工装置

Publications (1)

Publication Number Publication Date
JP2016062956A true JP2016062956A (ja) 2016-04-25

Family

ID=55406176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014187654A Pending JP2016062956A (ja) 2014-09-16 2014-09-16 基板及びその製造方法、半導体素子及びその製造方法、並びにレーザ加工装置

Country Status (3)

Country Link
US (1) US9396942B2 (ja)
JP (1) JP2016062956A (ja)
DE (1) DE102015114712A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018051626A (ja) * 2016-09-26 2018-04-05 国立大学法人東京農工大学 超短パルスレーザを用いた微細加工方法、導出装置、加工装置および加工物
WO2018181642A1 (ja) * 2017-03-30 2018-10-04 国立大学法人京都工芸繊維大学 窒化物及び酸化物の成膜方法並びに成膜装置
JP2021521349A (ja) * 2018-05-04 2021-08-26 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高反射率アルミニウム層のための方法および装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017127461A1 (en) * 2016-01-18 2017-07-27 Sensor Electronic Technology, Inc. Semiconductor device with improved light propagation
KR102705311B1 (ko) * 2019-06-13 2024-09-10 엘지전자 주식회사 마이크로미터 단위 크기의 반도체 발광 소자를 이용하는 발광 장치 및 그 제조 방법
CN115425091B (zh) * 2022-10-09 2023-10-10 弘大芯源(深圳)半导体有限公司 一种半导体器件薄膜结构及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266589A (ja) * 2006-03-01 2007-10-11 Kyocera Corp 窒化ガリウム系化合物半導体の製造方法、窒化ガリウム系化合物半導体、発光素子の製造方法及び発光素子
JP2008004694A (ja) * 2006-06-21 2008-01-10 Sony Corp 表面改質方法
JP2011155164A (ja) * 2010-01-28 2011-08-11 Toyota Central R&D Labs Inc 窒化物半導体装置及び窒化物半導体装置の製造方法
JP4766071B2 (ja) * 1999-03-17 2011-09-07 三菱化学株式会社 半導体基材及びその製造方法
JP2013197429A (ja) * 2012-03-22 2013-09-30 Aisin Seiki Co Ltd 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348096B1 (en) 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
DE60030279T2 (de) 1999-03-17 2007-08-30 Mitsubishi Cable Industries, Ltd. Halbleiterbasis, ihre herstellungsmethode und halbleiterkristallherstellungsmethode
US6579359B1 (en) * 1999-06-02 2003-06-17 Technologies And Devices International, Inc. Method of crystal growth and resulted structures
US6666377B1 (en) * 2000-07-18 2003-12-23 Scott C. Harris Bar code data entry device
US20050104072A1 (en) * 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
FR2860248B1 (fr) * 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
EP2075082B1 (en) * 2006-09-22 2015-11-11 NEC SCHOTT Components Corporation Substance joining method
JP5205042B2 (ja) * 2006-12-20 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7851343B2 (en) * 2007-06-14 2010-12-14 Cree, Inc. Methods of forming ohmic layers through ablation capping layers
JP5537081B2 (ja) * 2009-07-28 2014-07-02 浜松ホトニクス株式会社 加工対象物切断方法
JP6390898B2 (ja) * 2014-08-22 2018-09-19 アイシン精機株式会社 基板の製造方法、加工対象物の切断方法、及び、レーザ加工装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4766071B2 (ja) * 1999-03-17 2011-09-07 三菱化学株式会社 半導体基材及びその製造方法
JP2007266589A (ja) * 2006-03-01 2007-10-11 Kyocera Corp 窒化ガリウム系化合物半導体の製造方法、窒化ガリウム系化合物半導体、発光素子の製造方法及び発光素子
JP2008004694A (ja) * 2006-06-21 2008-01-10 Sony Corp 表面改質方法
JP2011155164A (ja) * 2010-01-28 2011-08-11 Toyota Central R&D Labs Inc 窒化物半導体装置及び窒化物半導体装置の製造方法
JP2013197429A (ja) * 2012-03-22 2013-09-30 Aisin Seiki Co Ltd 半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018051626A (ja) * 2016-09-26 2018-04-05 国立大学法人東京農工大学 超短パルスレーザを用いた微細加工方法、導出装置、加工装置および加工物
JP7083982B2 (ja) 2016-09-26 2022-06-14 国立大学法人東京農工大学 超短パルスレーザを用いた微細加工方法、導出装置、加工装置および加工物
WO2018181642A1 (ja) * 2017-03-30 2018-10-04 国立大学法人京都工芸繊維大学 窒化物及び酸化物の成膜方法並びに成膜装置
JP2018170437A (ja) * 2017-03-30 2018-11-01 国立大学法人京都工芸繊維大学 窒化物及び酸化物の成膜方法並びに成膜装置
JP2021521349A (ja) * 2018-05-04 2021-08-26 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高反射率アルミニウム層のための方法および装置
JP7155404B2 (ja) 2018-05-04 2022-10-18 アプライド マテリアルズ インコーポレイテッド 高反射率アルミニウム層のための方法および装置

Also Published As

Publication number Publication date
DE102015114712A1 (de) 2016-03-17
US9396942B2 (en) 2016-07-19
US20160079061A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
JP5552627B2 (ja) エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法
JP5802943B2 (ja) エピタキシャル成長用内部改質基板の製造方法および多層膜付き内部改質基板の製造方法
JP6390898B2 (ja) 基板の製造方法、加工対象物の切断方法、及び、レーザ加工装置
JP2016062956A (ja) 基板及びその製造方法、半導体素子及びその製造方法、並びにレーザ加工装置
JP5732685B2 (ja) 結晶性膜、デバイス、及び、結晶性膜又はデバイスの製造方法
US8163582B2 (en) Method for fabricating a light emitting diode chip including etching by a laser beam
TWI753997B (zh) 發光元件之製造方法
JP2007214500A (ja) 半導体部材及びその製造方法
JP2011040564A (ja) 半導体素子の製造方法および製造装置
JP2009270200A (ja) 半導体をその基板から分離する方法
CN104009129A (zh) Led元件的制造方法、制造用晶片基材及制造装置
JP2024118468A (ja) 半導体素子の製造方法および半導体デバイス
JP5258671B2 (ja) 窒化物系半導体素子の製造方法
JP2023126228A (ja) Ｉｉｉ族窒化物単結晶の切断方法
JP2015144180A (ja) Ｌｅｄ素子製造用ウェハとその作製方法、およびｌｅｄ素子
JP2006165070A (ja) 窒化物半導体結晶の製造方法
JP2015162565A (ja) Ｌｅｄパターン付き基板とその製造方法およびｌｅｄ素子の製造方法
JP2015144177A (ja) Ｌｅｄ素子製造用ウェハとその作製方法、およびｌｅｄ素子
TWI846488B (zh) 晶圓處理方法
RU2543215C2 (ru) Способ выращивания эпитаксиальных слоев полупроводниковых кристаллов нитридов третьей группы на слоистой кристаллической структуре
JP2011097065A (ja) 窒化物半導体デバイス
JP2007049180A (ja) Ｉｉｉ族窒化物半導体の製造方法
JP2009060054A (ja) 窒化物薄膜製造方法、窒化物薄膜製造装置、及び光デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190108