Nothing Special   »   [go: up one dir, main page]

JP2015501549A - 薄膜トランジスターアレイ基板 - Google Patents

薄膜トランジスターアレイ基板 Download PDF

Info

Publication number
JP2015501549A
JP2015501549A JP2014539219A JP2014539219A JP2015501549A JP 2015501549 A JP2015501549 A JP 2015501549A JP 2014539219 A JP2014539219 A JP 2014539219A JP 2014539219 A JP2014539219 A JP 2014539219A JP 2015501549 A JP2015501549 A JP 2015501549A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
semiconductor layer
array substrate
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014539219A
Other languages
English (en)
Inventor
翔 ▲劉▼
翔 ▲劉▼
建▲設▼ 薛
建▲設▼ 薛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2015501549A publication Critical patent/JP2015501549A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本発明の実施例は、基底基板（１）、並びにスイッチ素子としてのゲート電極（２）、半導体層（５）、半導体保護層、ソース電極（８）及びドレイン電極（９）を有する薄膜トランジスター、を備えるＴＦＴアレイ基板であって、前記半導体保護層は半導体層（５）と隣り合い、複合層構造を採用し、前記複合層構造は半導体層（５）の酸素ロスを避ける絶縁材料により製作される半導体層（５）に接触する保護層と、エッチングし易い絶縁材料により製作される絶縁層を備える、ＴＦＴアレイ基板を提供する。

Description

本発明の実施例は薄膜トランジスター（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）アレイ基板に関わる。
ディスプレイ製造技術の発展につれて、薄膜トランジスター液晶ディスプレイ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ，ＴＦＴ−ＬＣＤ）は小さい体積、低消費電力、無輻射などの特徴により、現在のフラットパネルディスプレイマーケットにおいて次第に主導的な地位を占めてきている。
従来技術におけるＴＦＴアレイ基板を製作する工程は、基板上にゲート金属薄膜、ゲート絶縁薄膜、金属酸化物薄膜（半導体薄膜）、ソース・ドレイン金属薄膜、不動態化層薄膜及び透明導電薄膜を堆積し、複数回の光エッチング工程でゲート電極、ゲート絶縁層、半導体層、ソース電極、ドレイン電極、不動態化層及び透明画素電極のパターンを順次に形成する。一般的に、一回の光エッチング工程は成膜、感光、現像、エッチング及びアッシングなどの工程が順次に含まれ、エッチング工程は乾式エッチングと湿式エッチングとを含む。湿式エッチングは異方性が比較的劣り、アンダーカット（ｕｎｄｅｒｃｕｔ）がひどく、パターンに対する制御性が弱く、小さい特徴寸法に適用できなく、大量の化学廃液を発生するなどの欠点が存在する。これに対して、乾式エッチングは異方性がよく、制御性に優れ、処理時間が短く、重複処理が可能で、操作安全性が高く、自動化を実現し易い、化学廃液がない、処理過程に汚染されない、清潔度が高い、などの利点でＴＦＴアレイ基板の光エッチング工程に応用されている。
前記ＴＦＴアレイ基板を製造する工程において、半導体層はソース電極とドレイン電極との形成が続いて行われる工程にて完成される。即ち、先ずは半導体層薄膜を堆積し、次にソース・ドレイン金属薄膜を堆積する。ソース・ドレイン金属薄膜を堆積する時に半導体薄膜の破壊を防止するために、一般的に半導体薄膜上面に一層のエッチングバリアを堆積してから、ソース・ドレイン金属薄膜を堆積する。パターニング工程が終わった後、エッチングバリアが半導体層上方のソース電極とドレイン電極との間のチャネルに残される。半導体層の一方の面がエッチングバリアに接触され、他方の面がゲート絶縁層に接触される。エッチングバリアとゲート絶縁層とは一般的にＳｉＮｘ、Ａｌ２Ｏ３又はＳｉＯｘなどの絶縁材料により製作される。半導体が金属酸化物材料により製作され、且つ前記エッチングバリアとゲート絶縁層とがＳｉＮｘにより製作される場合に、エッチングバリアとゲート絶縁層中のＳｉＮｘは半導体層を構成する金属酸化物中の酸素イオンを奪うので、半導体層における金属酸化物の酸素ロスを起こし、ＴＦＴアレイ基板の性能を不安定させる恐れがある。
ＴＦＴアレイ基板の安定性を高めるために、エッチングバリアとゲート絶縁層はＡｌ２Ｏ３又はＳｉＯｘより製作されることができる。しかし、乾式エッチング時に、Ａｌ２Ｏ３又はＳｉＯｘよりエッチングバリアとゲート絶縁層のパターンを形成する場合に、エッチングの速度は比較的に低いため、大量生産に不利である。
本発明の実施例が解決しようとする技術課題の一つは、従来技術に存在する問題に対して、薄膜トランジスター（ＴＦＴ）部品の安定性を高めるとともに大量生産に適合するＴＦＴアレイ基板を提供することである。
本発明の一実施例としてＴＦＴアレイ基板が提供される。基底基板、並びに、スイッチ素子としてゲート電極、半導体層、半導体保護層、ソース電極及びドレイン電極を有する薄膜トランジスター、を備え、前記半導体保護層が半導体層と隣り合い、前記半導体保護層は複合層構造を備え、前記複合層構造は半導体層の酸素ロスを避ける絶縁材料により製作され、半導体層に接触する保護層と、エッチングし易い絶縁材料により製作される絶縁層と、を備える。
例えば、前記ゲート電極が前記基底基板上に配され、前記半導体層が前記ゲート電極の上方に配される。
例えば、前記半導体保護層はゲート電極と半導体層との間に設けられ、且つ半導体層の下側と隣り合うゲート絶縁複合層構造を備え、前記ゲート絶縁複合層構造は半導体層の酸素ロスを避ける絶縁材料により製作され、半導体層に接触するゲート絶縁保護層と、エッチングし易い絶縁材料により製作されるゲート絶縁層と、を備える。
例えば、前記ソース電極及びドレイン電極が前記半導体層上に設けられ、それらの間にチャネルが設けられる。
例えば、前記半導体保護層は前記チャネル中に設けられ、且つ半導体層の上側と隣り合うエッチングバリア複合層構造を備え、前記エッチングバリア複合層構造は半導体層の酸素ロスを避ける絶縁材料により製作され、半導体層に接触するエッチングバリア保護層と、エッチングし易い絶縁材料により製作されるエッチングバリア絶縁層と、を備える。
例えば、前記半導体層が前記基底基板上に配され、前記ゲート電極が前記半導体層上に配される。
例えば、前記半導体保護層が基底基板と半導体層との間に設けられ、且つ半導体層の下側と隣り合う修飾絶縁複合層構造を備え、前記修飾絶縁複合層構造は半導体層の酸素ロスを避ける絶縁材料により製作され、半導体層に接触する修飾絶縁保護層と、エッチングし易い絶縁材料により製作される修飾絶縁層と、を備える。
例えば、前記ソース電極とドレイン電極が前記半導体層に配され、それらの間にチャネルが設けられる。
例えば、前記半導体保護層は前記チャネル中に設けられ、且つ半導体層の上側と隣り合うエッチングバリア複合層構造を備え、前記エッチングバリア複合層構造は半導体層の酸素ロスを避ける絶縁材料により製作され、半導体層に接触するエッチングバリア保護層と、エッチングし易い絶縁材料により製作されるエッチングバリア絶縁層と、を備える。
例えば、前記半導体層は金属酸化物半導体材料で形成される。
例えば、前記保護層と絶縁層との厚さ比は１／１０〜３／５である。
例えば、前記保護層の厚さ範囲は３００Å〜１５００Åであり、前記絶縁層の厚さ範囲は１０００Å〜２００００Åである。
例えば、前記エッチングバリア保護層が珪素酸化物又は金属酸化物により製作され、前記エッチングバリア絶縁層が窒化物又は有機絶縁材料により製作される。
例えば、前記保護層がＳｉＯｘ又はＡｌ２Ｏ３より製作され、前記絶縁層がＳｉＮｘ又は有機樹脂により製作される。
例えば、前記アレイ基板に不動態化（ｐａｓｓｉｖａｔｉｏｎ）層と透明画素電極が含まれる。
例えば、ＳｉＮｘを生成するのに対応する反応ガスはＳｉＨ４、ＮＨ３及びＮ２、並びにＳｉＨ２Ｃｌ２、ＮＨ３及びＮ２である。
本発明の実施例に係るＴＦＴアレイ基板において、半導体と隣り合う半導体保護層は複合層構造を採用する。前記複合層構造において、半導体層に接触する保護層が半導体層の酸素ロスを避ける絶縁材料により製作され、例えば、珪素酸化物又は金属酸化物により製作することができる。この構造は半導体層の酸素ロスを防止することができ、ＴＦＴアレイ基板の安定性を高められる。これに対して、前記保護層に接触する（即ち、半導体層に接触しない）絶縁層はエッチングし易い絶縁材料により製作され、例えば、窒化物又は有機絶縁層により製作される。この構造は前記アレイ基板全体のエッチング速度を高め、生産能力を高めるため、大量生産に有利である。
実施例１において第１回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。 実施例１において第２回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。 実施例１において第３回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。 実施例１において第４回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。 実施例１において第５回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。 実施例１において第６回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。 実施例２において第１回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。 実施例２において第２回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。 実施例２において第３回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。 実施例２において第４回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。 実施例２において第５回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。 実施例２において第６回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。
本発明の実施例の技術案をより明確に説明するために、以下は実施例の図面を簡単に説明する。勿論、以下説明する図面は本発明の実施例の一部のみに関わり、本発明に対する制限ではない。
図１（ａ）−（ｆ）は本発明の実施例１に係るＴＦＴアレイ基板の構造概略図である。
図２（ａ）−（ｆ）は本発明の実施例２に係るＴＦＴアレイ基板の構造概略図である。
本発明に係る実施例の目的、技術内容及び利点をより明確にするために、以下、本発明の実施例の図面を参照しながら、本発明の実施例を明確かつ完全に説明する。勿論、ここで記載された実施例は、単に本発明の実施例の一部であり、本発明の全ての実施例ではない。本発明の実施例に基づき、当業者が創造的な活動をしない前提で得られる他の実施例は全て本発明の技術範囲に含まれる。
本発明の実施例において、ＴＦＴアレイ基板は、基底基板１、並びに、スイッチとしての、ゲート電極２、半導体層５、半導体保護層、ソース電極８及びドレイン電極９を有する薄膜トランジスター、を備える。前記半導体層５と隣り合う半導体保護層は複合層構造を採用する。前記複合層構造は半導体層５の酸素ロスを避ける絶縁材料により製作され、半導体層５に接触する保護層と、エッチングし易い絶縁材料により製作される絶縁層と、を備える。
ＴＦＴアレイ基板上に複数のゲートラインと複数のデータラインを備え、これらのゲートラインとデータラインが互いに交差することによりアレイに配列する複数の画素領域を定義する。各画素領域はスイッチ素子としての薄膜トランジスターを備え、薄膜トランジスターのゲートと対応するゲートラインに接続、又は一体的に形成される。ソースが対応するデータラインに接続又は一体的に形成される。以下の記載はただ１つの画素領域の薄膜トランジスターのみに対するが、前記記載は他の画素領域の薄膜トランジスターに適用する。
（実施例１）
図１（ｆ）に示すように、本実施例において、ＴＦＴアレイ基板は、基底基板１と、基底基板１に形成されるゲート電極２と、ゲート電極２を覆い、且つ前記基底基板１上までに延長されるゲート絶縁層３と、ゲート絶縁層３を覆うゲート絶縁保護層４と、ゲート絶縁保護層４上に形成される半導体層５と、半導体層５上に形成され、それらの間にチャネル１５が形成されるソース電極８及びドレイン電極９と、前記チャネル１５に形成され、エッチングバリア保護層６とエッチングバリア絶縁層７を有する複合層構造と（前記エッチングバリア保護層６がエッチングバリア絶縁層７の下方に配され且つ半導体層５に接触される）、ソース電極８、エッチングバリア絶縁層７、ドレイン電極９及びゲート絶縁保護層４を覆い、ドレイン電極９を覆う部分に通孔１２が開かれる不動態化層１０と、不動態化層１０に形成され、通孔１２を介してドレイン電極９と接続される透明画素電極１１と、を備える。
一つの例示において、半導体層５と隣り合う半導体保護層はチャネル１５に形成される複合層構造を備える。即ち、エッチングバリア保護層６とエッチングバリア絶縁層７とを備え、半導体層５上に配される。
他の例示において、半導体層５と隣り合う半導体保護層はゲート絶縁層３とゲート絶縁層４とからなる複合層構造を備え、半導体層５の下方において、半導体層５とゲート電極２との間に配される。
さらに他の例示において、半導体層５と隣り合う半導体保護層は前記２つの状況を含む。このように、半導体５がその上下両側で保護される。
本実施例のＴＦＴアレイ基板は、例えば、垂直駆動型又は水平駆動型液晶表示装置に用いられるが、本発明はそれに限らない。
本実施例において、ゲート絶縁層３及びエッチングバリア絶縁層７の厚さ範囲は、例えば、１０００Å〜２００００Åであり、窒化物又は有機絶縁材料より製作されることができる。例えば、ＳｉＮｘ又は有機樹脂より製作される。ＳｉＮｘを生成するのに対応する反応ガスはＳｉＨ４、ＮＨ３とＮ２、又はＳｉＨ２Ｃｌ２、ＮＨ３とＮ２である。
本実施例において、ゲート絶縁保護層４及びエッチングバリア保護層６の厚さ範囲は、例えば、３００Å〜１５００Åであり、珪素酸化物又は金属酸化物より製作されることができる。例えば、ＳｉＯｘ又はＡｌ２Ｏ３より製作される。
ゲート絶縁層３、ゲート絶縁保護層４、エッチングバリア保護層６及びエッチングバリア絶縁層７は、例えば、プラズマ増強化学気相堆積法（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，ＰＥＣＶＤ）又はスパッタ法により形成される。
例示において、半導体５に接触するゲート絶縁保護層４及びエッチングバリア保護層６はいずれも半導体層５の酸素ロスを避ける材料により製作される。しかし、前記材料がエッチングされにくい。半導体層５に接触するゲート絶縁層３とエッチングバリア絶縁層７はいずれもエッチングし易い材料により製作される。
本実施例における、半導体保護層とする複合層構造において、ゲート絶縁保護層４とゲート絶縁層３との厚さ比は、例えば、１／１０〜３／５である。一方、半導体保護層とする複合層構造において、エッチングバリア保護層６とエッチングバリア絶縁層７との厚さ比は、例えば、１／１０〜３／５である。
前記材料により製作される複合層構造の半導体保護層は、半導体層５の酸素イオンを奪わないため、ＴＦＴアレイ基板の安定性を高めるとともに、ゲート絶縁層及びエッチングバリア層のエッチング速度を高める。そのため、生産能力を高められ、大量生産に適用される。
基底基板１は透明の無塩素基板又は石英基板、又は他の一定硬度がある透明基板を採用することができる。
半導体層５は、例えば、透明非晶質酸化物半導体ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）等の金属酸化物半導体材料により形成される。例えば、スパッタ法により形成される。その厚さ範囲は例えば５０Å〜１０００Åである。
ゲート電極２、ソース電極８とドレイン電極９はスパッタ法又は蒸着法で形成される。その厚さ範囲は例えば４０００Å〜１５０００Åである。ゲート電極２、ソース電極８及びドレイン電極９は、Ｃｒ、Ｗ、Ｃｕ、Ｔｉ、Ｔａ又はＭｏのうちのいずれか１つにより形成される単層膜、又はいずれか１つ以上の金属を含む合金、又は、１つ以上の金属の任意の組み合わせにより形成される多層膜、により製作されることができる。
不動態化層１０は例えば、ＰＥＣＶＤにより形成され、その厚さ範囲は例えば、１０００Å〜３０００Åである。不動態化層１０は酸化物、窒化物又は酸窒化物により製作されることができる。窒化物を形成するのに対応する反応ガスはＳｉＨ４、ＮＨ３とＮ２、又はＳｉＨ２Ｃｌ２、ＮＨ３とＮ２であってもよい。
透明画素電極１１はスパッタ法又は蒸着法により形成される。その厚さ範囲は例えば、３００Å〜１５００Åである。透明画素電極１１は透明金属酸化物材料により製作されることができる。例えば、ＩＴＯ薄膜又はＩＺＯ薄膜により製作される。
本実施例に係るＴＦＴアレイ基板は６回の光エッチング工程により形成される。１つの例示の工程プロセスは図１（ａ）〜図１（ｆ）を参照しながら説明する。
ステップ（１）において、図１（ａ）に示すように、基底基板１にゲート金属薄膜が堆積され、そして、第１回の光エッチング工程を介してゲート電極２とゲート走査ライン（図示なし）のパターンが形成される。
ステップ（２）において、図１（ｂ）に示すように、ステップ（１）を行った基底基板１上にゲート絶縁薄膜、半導体層を形成する金属酸化物薄膜が順次に堆積され、そして、第２回の光エッチング工程によりゲート絶縁層３、ゲート絶縁保護層４及び半導体層５のパターンが形成される。ゲート絶縁層３はゲート電極２を覆い、且つ基底基板１上までに延伸される。ゲート絶縁保護層４はゲート絶縁層３を覆い、その平面サイズがゲート絶縁層３の平面サイズとはほぼ同じである。
ステップ（３）において、図１（ｃ）に示すように、ステップ（２）を行った基板に二層のエッチングバリア絶縁薄膜が堆積され、そして、第３回の光エッチング工程によりエッチングバリア保護層６とエッチングバリア絶縁層７のパターンが形成される。エッチングバリア絶縁層７はエッチングバリア保護層６上を覆い且つその平面サイズは同じである。エッチングバリア保護層６は半導体層５上に配され、且つ接触される。エッチングバリア保護層６及びエッチングバリア絶縁層７は形成する薄膜トランジスターのチャネル領域にほぼ対応する。
ステップ（４）において、図１（ｄ）に示すように、ステップ（３）を行った基底基板１上にソース・ドレイン金属薄膜が堆積され、そして、第４回の光エッチング工程によりソース電極８、ドレイン電極９及びデータ走査ライン（図示なし）のパターンが形成される。ソース電極８とドレイン電極９とが半導体層５上に配され、且つエッチングバリア保護層６とエッチングバリア絶縁層７の両側に配され、それらの間にチャネルが形成される。
ステップ（５）において、図１（ｅ）に示すように、ステップ（４）を行った基底基板１上に不動態化層薄膜が堆積され、そして第５回の光エッチング工程により通孔１２を有する不動態化層１０のパターンが形成される。通孔１２がドレイン電極９の上方に配され、ドレイン電極９の一部分が露出される。
ステップ（６）において、図１（ｆ）に示すように、ステップ（５）を行った基底基板１上に透明導電薄膜が堆積され、そして、第６回の光エッチング工程により透明画素電極１１のパターンが形成され、このように、透明画素電極１１が通孔１２の上方に配される。且つ、透明画素電極１１は通孔１２を介してドレイン電極９に接続される。
本実施例において、毎回の光エッチング工程のエッチング工程はいずれも乾式エッチングで行うことができる。
（実施例２）
図２（ｆ）に示すように、本実施例において、ＴＦＴアレイ基板は、基底基板１と、基底基板１上を覆う修飾絶縁層１４と、修飾絶縁層１４上を覆う修飾絶縁保護層１３と、修飾絶縁保護層１３上に形成される半導体層５と、半導体層５上に形成され、それらの間にチャネル１５が設けられるソース電極８及びドレイン電極９と、チャネル１５に形成され、エッチングバリア絶縁層７の下方に配され、且つ半導体層５に接触されるエッチングバリア保護層６、及びエッチングバリア絶縁層７を有する複合層構造と、ソース電極８、エッチングバリア絶縁層７、ドレイン電極９及び修飾絶縁保護層１３を完全に覆い、ドレイン電極９を覆う部分に通孔１２が開かされるゲート絶縁層３と、ゲート絶縁層３に形成され、通孔１２を介してドレイン電極９に接続される透明画素電極１１と、を備える。
一つの例示において、半導体層５と隣り合う半導体保護層は、チャネル１５に形成される複合層構造を備える。即ち、エッチングバリア保護層６とエッチングバリア絶縁層７とを備える。
他の例示において、半導体層５と隣り合う半導体保護層は修飾絶縁層１４と修飾絶縁保護層１３とからなる複合層構造を備え、半導体層５と基底基板１との間に配される。
さらに他の例示において、半導体層５と隣り合う半導体保護層は前記２つの状況を含み、このように、半導体層５がその上下両側に保護されることができる。
同じように、本実施例のＴＦＴアレイ基板は、例えば、垂直駆動型又は水平駆動型液晶表示装置に用いられるが、本発明はそれに限らない。
本実施例において、修飾絶縁層１４の材質、厚さ及び形成方法は実施例１のゲート絶縁層３及びエッチングバリア絶縁層７と同じであってもよい。
本実施例において、修飾絶縁保護層１３の材質、厚さ及び形成方法は実施例１のゲート絶縁保護層４及びエッチングバリア保護層６と同じであってもよい。
本実施例において、ゲート絶縁層３は半導体層５に直接に接触しないため、単層構造を採用することができる。前記単層構造の材質、厚さ及び形成方法は実施例１のゲート絶縁層３及びエッチングバリア絶縁層７と同じであってもよいし、実施例１のゲート絶縁保護層４及びエッチングバリア保護層６と同じであってもよい。
本実施例に係るアレイ基板構造の他の各層を構成する材質、厚さおよび形成方法は実施例１と同じであるため、省略する。
半導体層５は、例えば、透明非晶質酸化物半導体ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）等の金属酸化物半導体材料により形成される。例えば、スパッタ法で形成される、その厚さ範囲は例えば、５０Å〜１０００Åである。
前記材料により製作される複合層構造の半導体保護層は半導体層５中の酸素イオンを奪わないため、ＴＦＴアレイ基板の安定性を高めるとともに、ゲート絶縁層及びエッチングバリア層のエッチング速度を高める。そのため、生産能力を高められ、大量生産に適合される。
本実施例に係るＴＦＴアレイ基板は６回の光エッチング工程により形成される。１つの例示の工程プロセスは図２（ａ）〜図２（ｆ）を参照しながら説明する。
ステップ（１）において、図２（ａ）に示すように、基底基板１に２層の修飾絶縁薄膜、及び金属酸化物薄膜が順次に堆積され、そして、第１回の光エッチング工程を介して修飾絶縁層１４、修飾絶縁保護層１３及び半導体層５のパターンが形成される。修飾絶縁保護層１３は修飾絶縁層１４を覆い且つその平面サイズとは同じである。修飾絶縁層１４は基底基板１を覆う。
ステップ（２）において、図２（ｂ）に示すように、ステップ（１）を行った基底基板１上に２層のエッチングバリア絶縁薄膜が堆積され、そして、第２回の光エッチング工程はエッチングバリア保護層６とエッチングバリア絶縁層７を含む複合層構造のパターンを形成する。エッチングバリア絶縁層７はエッチングバリア保護層６を覆い、且つその平面サイズとは同じである。エッチングバリア保護層６は半導体層５上に配され、接触される。
ステップ（３）において、図２（ｃ）に示すように、ステップ（２）を行った基底基板１上にソース・ドレイン金属薄膜が堆積される。第３回のエッチング工程によりソース電極８、ドレイン電極９とデータ走査ライン（図示なし）のパターンを形成する。ソース電極８及びドレイン電極９は半導体層５に配され、且つエッチングバリア保護層６とエッチングバリア絶縁層７の両側にそれぞれ配される。
ステップ（４）において、図２（ｄ）に示すように、ステップ（３）を行った基底基板１上にゲート絶縁薄膜が堆積され、そして、第４回の光エッチング工程によりゲート絶縁層３と通孔１２のパターンが形成される。このように、通孔１２をドレイン電極９の上方に配させる。
ステップ（５）において、図２（ｅ）に示すように、ステップ（４）を行った基底基板１上に透明導電薄膜が堆積され、そして第５回の光エッチング工程により透明画素電極１１のパターンが形成され、透明画素電極１１を通孔１２の上方に配させるとともに、透明画素電極１１は通孔１２を介してドレイン電極９に接続される。
ステップ（６）において、図２（ｆ）に示すように、ステップ（５）を行った基底基板１上にゲート金属薄膜が堆積され、そして、第６回の光エッチング工程によりゲート電極２とゲート走査ライン（図示ないし）のパターンが形成される。
本実施例において、毎回の光エッチング工程のエッチング工程はいずれも乾式エッチングで行うことができる。
当業者にとっては、本発明の精神と実質な内容から離れない場合に、各種の変形又は改善をすることができる。これらの変形と改善も本発明の保護範囲と見なされる。
１ 基底基板
２ ゲート電極
３ ゲート絶縁層
４ ゲート絶縁保護層
５ 半導体層
６ エッチングバリア保護層
７ エッチングバリア絶縁層
８ ソース電極
９ ドレイン電極
１０ 不動態化層
１１ 透明画素電極
１２ 通孔
１３ 修飾絶縁保護層
１４ 修飾絶縁層
１５ チャネル

Claims (15)

  1. 基底基板（１）、並びにスイッチ素子としてのゲート電極（２）、半導体層（５）、半導体保護層、ソース電極（８）及びドレイン電極（９）を有する薄膜トランジスター、を備える薄膜トランジスター（ＴＦＴ）アレイ基板であって、
    前記半導体保護層は前記半導体層（５）と隣り合い、前記半導体保護層は複合層構造を備え、前記複合層構造は前記半導体層（５）の酸素ロスを避ける絶縁材料により製作される前記半導体層（５）に接触する保護層、及びエッチングし易い絶縁材料により製作される絶縁層を備える、薄膜トランジスターアレイ基板。
  2. 前記ゲート電極（２）が前記基底基板（１）上に配され、前記半導体層（５）が前記ゲート電極（２）上に配されることを特徴とする請求項１に記載のＴＦＴアレイ基板。
  3. 前記半導体保護層は前記ゲート電極（２）と前記半導体層（５）との間に配され、且つ前記半導体層（５）の下側に隣り合うゲート絶縁複合層構造を備え、前記ゲート絶縁複合層構造は前記半導体層（５）の酸素ロスを避ける絶縁材料により製作され、前記半導体層（５）に接触するゲート絶縁保護層（４）と、エッチングし易い絶縁材料により製作されるゲート絶縁層（３）と、を備えることを特徴とする請求項２に記載のＴＦＴアレイ基板。
  4. 前記ソース電極（８）と前記ドレイン電極（９）とは前記半導体層（５）上に配され、それらの間にチャネル（１５）が設けられることを特徴とする請求項２又は３に記載のＴＦＴアレイ基板。
  5. 前記半導体保護層は前記チャネル（１５）に配され、且つ半導体層（５）の上側に隣り合うエッチングバリア複合層構造を備え、前記エッチングバリア複合層構造は前記半導体層（５）の酸素ロスを避ける絶縁材料により製作され、前記半導体層（５）に接触するエッチングバリア保護層（６）と、エッチングし易い絶縁材料により製作されるエッチングバリア絶縁層（７）と、を備えることを特徴とする請求項２〜４のいずれか一項に記載のＴＦＴアレイ基板。
  6. 前記半導体層（５）は前記基底基板（１）上に配され、前記ゲート電極（２）が前記半導体層（５）上に配されることを特徴とする請求項１に記載のＴＦＴアレイ基板。
  7. 前記半導体保護層（５）は前記基底基板（１）と前記半導体層（５）との間に配され、且つ前記半導体層（５）の下側に隣り合う修飾絶縁複合層構造を備え、前記修飾絶縁複合構造は前記半導体層（５）の酸素ロスを避ける絶縁材料により製作され、前記半導体層（５）に接触する修飾絶縁保護層（１３）と、エッチングし易い絶縁材料により製作される修飾絶縁層（１４）と、を備えることを特徴とする請求項６に記載のＴＦＴアレイ基板。
  8. 前記ソース電極（８）と前記ドレイン電極（９）が前記半導体層（５）上に配され、且つそれらの間にチャネル（１５）が設けられることを特徴とする請求項６又は７に記載のＴＦＴアレイ基板。
  9. 前記半導体保護層は前記チャネル（１５）に配され、且つ半導体層（５）の上側に隣り合うエッチングバリア複合層構造を備え、前記エッチングバリア複合層構造は前記半導体層（５）の酸素ロスを避ける絶縁材料により製作され、前記半導体層（５）に接触するエッチングバリア保護層（６）と、エッチングし易い絶縁材料により製作されるエッチングバリア絶縁層（７）と、を備えることを特徴とする請求項６〜８のいずれか一項に記載のＴＦＴアレイ基板。
  10. 前記半導体層（５）が金属酸化物半導体材料により形成されることを特徴とする請求項１〜９のいずれか一項に記載のＴＦＴアレイ基板。
  11. 前記保護層と前記絶縁層との厚さ比は１／１０〜３／５であることを特徴とする請求項１〜１０のいずれか一項に記載のＴＦＴアレイ基板。
  12. 前記保護層の厚さ範囲は３００Å〜１５００Åであり、前記絶縁層の厚さ範囲は１０００Å〜２００００Åであることを特徴とする請求項１１に記載のＴＦＴアレイ基板。
  13. 前記エッチングバリア保護層（６）は窒素酸化物又は金属酸化物により製作され、前記エッチングバリア絶縁層（７）は窒化物又は有機絶縁材料により製作されることを特徴とする請求項１〜１２のいずれか一項に記載のＴＦＴアレイ基板。
  14. 前記保護層はＳｉＯｘ又はＡｌ２Ｏ３により製作され、前記絶縁層はＳｉＮｘ又は有機樹脂により製作されることを特徴とする請求項１〜１３のいずれか一項に記載のＴＦＴアレイ基板。
  15. 不動態化層（１０）と透明画素電極（１１）とを備えることを特徴とする請求項１〜１４のいずれか一項に記載のＴＦＴアレイ基板。
JP2014539219A 2011-11-03 2012-08-20 薄膜トランジスターアレイ基板 Pending JP2015501549A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201110344454.7A CN102646676B (zh) 2011-11-03 2011-11-03 一种tft阵列基板
CN201110344454.7 2011-11-03
PCT/CN2012/080382 WO2013063971A1 (zh) 2011-11-03 2012-08-20 薄膜晶体管阵列基板

Publications (1)

Publication Number Publication Date
JP2015501549A true JP2015501549A (ja) 2015-01-15

Family

ID=46659405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014539219A Pending JP2015501549A (ja) 2011-11-03 2012-08-20 薄膜トランジスターアレイ基板

Country Status (6)

Country Link
US (1) US9263594B2 (ja)
EP (1) EP2779249B1 (ja)
JP (1) JP2015501549A (ja)
KR (1) KR101456354B1 (ja)
CN (1) CN102646676B (ja)
WO (1) WO2013063971A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956713B (zh) 2012-10-19 2016-03-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103000628B (zh) * 2012-12-14 2015-04-22 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
CN103904127A (zh) * 2012-12-26 2014-07-02 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
CN103456745B (zh) * 2013-09-10 2016-09-07 北京京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN103676386B (zh) * 2013-12-27 2016-10-05 京东方科技集团股份有限公司 一种显示面板及显示装置
TWI532192B (zh) * 2014-02-20 2016-05-01 友達光電股份有限公司 薄膜電晶體及畫素結構
CN107004603B (zh) * 2014-11-28 2021-03-09 夏普株式会社 半导体装置及其制造方法
CN105589276A (zh) * 2016-03-14 2016-05-18 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
KR101818339B1 (ko) * 2016-04-29 2018-02-21 고려대학교 산학협력단 광안정성 확보를 위한 비정질 산화물 박막 트랜지스터
CN108615735B (zh) * 2018-05-03 2021-01-22 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制作方法
CN110112212A (zh) * 2019-04-25 2019-08-09 深圳市华星光电技术有限公司 薄膜晶体管和阵列基板
CN110098201A (zh) 2019-05-16 2019-08-06 合肥京东方光电科技有限公司 晶体管器件及其制造方法、显示基板、显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205469A (ja) * 2007-02-16 2008-09-04 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP2010114413A (ja) * 2008-10-08 2010-05-20 Sony Corp 薄膜トランジスタおよび表示装置
WO2011070981A1 (ja) * 2009-12-09 2011-06-16 シャープ株式会社 半導体装置およびその製造方法
JP2011129938A (ja) * 2011-01-17 2011-06-30 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置、液晶テレビジョン装置、及びｅｌテレビジョン装置
JP2011172214A (ja) * 2010-01-20 2011-09-01 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011216605A (ja) * 2010-03-31 2011-10-27 Fujifilm Corp 薄膜トランジスタおよびその製造方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
JPH08107254A (ja) * 1994-09-14 1996-04-23 Xerox Corp マルチ波長レーザダイオードアレイ
US5514891A (en) * 1995-06-02 1996-05-07 Motorola N-type HIGFET and method
US5614739A (en) * 1995-06-02 1997-03-25 Motorola HIGFET and method
US5793072A (en) * 1996-02-28 1998-08-11 International Business Machines Corporation Non-photosensitive, vertically redundant 2-channel α-Si:H thin film transistor
JP3323889B2 (ja) * 1996-10-28 2002-09-09 三菱電機株式会社 薄膜トランジスタの製造方法
JP3968484B2 (ja) * 1998-02-18 2007-08-29 ソニー株式会社 薄膜トランジスタの製造方法
KR100312259B1 (ko) * 1999-02-05 2001-11-03 구본준, 론 위라하디락사 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조
US6503772B1 (en) * 1999-03-26 2003-01-07 Fuji Xerox Co., Ltd. Method of manufacturing a thin film transistor-integrated color filter
KR100638525B1 (ko) 1999-11-15 2006-10-25 엘지.필립스 엘시디 주식회사 컬러 액정표시장치용 어레이기판 제조방법
KR100577410B1 (ko) * 1999-11-30 2006-05-08 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그 제조방법
US6646284B2 (en) * 2000-12-12 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
SG111923A1 (en) * 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
SG160191A1 (en) * 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US6639246B2 (en) * 2001-07-27 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US6815723B2 (en) * 2001-12-28 2004-11-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor
US6853052B2 (en) * 2002-03-26 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a buffer layer against stress
KR101006439B1 (ko) * 2003-11-12 2011-01-06 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
WO2005076359A1 (en) * 2004-02-06 2005-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8159043B2 (en) * 2004-03-12 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7791107B2 (en) * 2004-06-16 2010-09-07 Massachusetts Institute Of Technology Strained tri-channel layer for semiconductor-based electronic devices
US7211456B2 (en) * 2004-07-09 2007-05-01 Au Optronics Corporation Method for electro-luminescent display fabrication
TWI234288B (en) * 2004-07-27 2005-06-11 Au Optronics Corp Method for fabricating a thin film transistor and related circuits
US8269227B2 (en) * 2005-06-09 2012-09-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
US8115206B2 (en) * 2005-07-22 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5234301B2 (ja) * 2005-10-03 2013-07-10 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法
WO2007088795A1 (en) * 2006-02-03 2007-08-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of memory element, laser irradiation apparatus, and laser irradiation method
JP2007248987A (ja) * 2006-03-17 2007-09-27 Toshiba Matsushita Display Technology Co Ltd 表示装置用のアレイ基板
KR100759681B1 (ko) * 2006-03-29 2007-09-17 삼성에스디아이 주식회사 유기 전계 발광표시장치
US7768000B2 (en) * 2006-09-29 2010-08-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR101365411B1 (ko) * 2007-04-25 2014-02-20 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
JP5311957B2 (ja) * 2007-10-23 2013-10-09 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
US7786485B2 (en) * 2008-02-29 2010-08-31 Semicondutor Energy Laboratory Co., Ltd. Thin-film transistor and display device
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
CN102077354B (zh) * 2008-06-27 2014-08-20 株式会社半导体能源研究所 薄膜晶体管、半导体装置及电子设备
KR101516415B1 (ko) * 2008-09-04 2015-05-04 삼성디스플레이 주식회사 박막트랜지스터 기판, 이의 제조 방법, 및 이를 갖는 표시장치
US8284142B2 (en) * 2008-09-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20100064657A (ko) * 2008-12-05 2010-06-15 엘지디스플레이 주식회사 박막트랜지스터 어레이기판과 그 제조방법
JP5538797B2 (ja) * 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
US8575713B2 (en) * 2009-02-19 2013-11-05 Sharp Kabushiki Kaisha Semiconductor device and display device
WO2011052285A1 (ja) * 2009-10-28 2011-05-05 シャープ株式会社 新規な化合物、電界効果トランジスタ及び太陽電池ならびにこれらの製造方法、有機半導体層用組成物、ならびにｐ型半導体層用組成物
DE102009060446A1 (de) 2009-12-22 2011-06-30 Treofan Germany GmbH & Co. KG, 66539 Mikroporöse Separator-Folie für Doppelschichtkondensatoren
KR20110080118A (ko) 2010-01-04 2011-07-12 삼성전자주식회사 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
US8759917B2 (en) * 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
JP2011187626A (ja) * 2010-03-08 2011-09-22 Sony Corp 薄膜トランジスタおよび電子機器
US20130026574A1 (en) * 2010-04-30 2013-01-31 Kenji Nakanishi Semiconductor device, method for manufacturing same, and display device
JP5421357B2 (ja) * 2010-05-11 2014-02-19 パナソニック株式会社 表示装置用薄膜半導体装置及びその製造方法
KR101889748B1 (ko) * 2011-01-10 2018-08-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
WO2012098575A1 (ja) * 2011-01-18 2012-07-26 パナソニック株式会社 薄膜トランジスタ装置の製造方法、薄膜トランジスタおよび表示装置
TWI500163B (zh) * 2012-10-15 2015-09-11 Innocom Tech Shenzhen Co Ltd 低溫多晶矽薄膜電晶體、其製備方法及顯示裝置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205469A (ja) * 2007-02-16 2008-09-04 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP2010114413A (ja) * 2008-10-08 2010-05-20 Sony Corp 薄膜トランジスタおよび表示装置
WO2011070981A1 (ja) * 2009-12-09 2011-06-16 シャープ株式会社 半導体装置およびその製造方法
JP2011172214A (ja) * 2010-01-20 2011-09-01 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011216605A (ja) * 2010-03-31 2011-10-27 Fujifilm Corp 薄膜トランジスタおよびその製造方法
JP2011129938A (ja) * 2011-01-17 2011-06-30 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置、液晶テレビジョン装置、及びｅｌテレビジョン装置

Also Published As

Publication number Publication date
CN102646676B (zh) 2015-06-10
EP2779249A1 (en) 2014-09-17
KR101456354B1 (ko) 2014-11-03
US20130181222A1 (en) 2013-07-18
US9263594B2 (en) 2016-02-16
EP2779249A4 (en) 2015-07-15
WO2013063971A1 (zh) 2013-05-10
KR20130060196A (ko) 2013-06-07
EP2779249B1 (en) 2018-10-10
CN102646676A (zh) 2012-08-22

Similar Documents

Publication Publication Date Title
JP2015501549A (ja) 薄膜トランジスターアレイ基板
US9768306B2 (en) Array substrate and display device
EP2804207B1 (en) Method for manufacturing tft array substrate
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP4928464B2 (ja) 薄膜トランジスタ及びその製法
US8563980B2 (en) Array substrate and manufacturing method
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
KR101447843B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
WO2019114834A1 (zh) 阵列基板及其制造方法和显示装置
US9252285B2 (en) Display substrate including a thin film transistor and method of manufacturing the same
JP6092260B2 (ja) アレイ基板の製造方法及びアレイ基板、ディスプレー
JP2007212699A (ja) 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
JP2008311616A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2008166765A (ja) Ｔｆｔアレイ構造及びその製造方法
US9117768B2 (en) Display substrate having a thin film transistor and method of manufacturing the same
WO2014206035A1 (zh) 阵列基板及其制作方法、显示面板和显示装置
US20150115258A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
WO2013139135A1 (zh) 阵列基板及其制作方法、显示装置
KR101854197B1 (ko) 표시 기판 및 이의 제조 방법
WO2015192549A1 (zh) 阵列基板、其制作方法以及显示装置
CN104681626A (zh) 氧化物薄膜晶体管及其制作方法、阵列基板
US7749821B2 (en) Method of fabricating pixel structure
JP2007184527A (ja) ピクセル構造を作製するための方法
US20170200813A1 (en) Method of manufacturing pixel structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170130