JP2015231022A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2015231022A JP2015231022A JP2014117740A JP2014117740A JP2015231022A JP 2015231022 A JP2015231022 A JP 2015231022A JP 2014117740 A JP2014117740 A JP 2014117740A JP 2014117740 A JP2014117740 A JP 2014117740A JP 2015231022 A JP2015231022 A JP 2015231022A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- gate
- electrode
- mechanically connected
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 239000003990 capacitor Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
Description
また、スイッチング素子のゲート電極とソース電極の間にキャパシタを接続することにより、スイッチング素子が意図せずターンオンしないようにした半導体装置が提案されている(特許文献2)。
2 セラミック板
3 回路板
4 金属板
5 プリント基板
6 絶縁板
8a ゲート配線層
8b ソース配線層
9a ゲート導電ポスト
9b ソース導電ポスト
10 スイッチング素子
11 ドレイン電極
12 ソース電極
13 ゲート電極
14 外部端子
16 樹脂
17 回路インピーダンス低減素子(キャパシタ)
30 還流ダイオード
40 接合材
41 支持板
42 接合層
43 絶縁膜
100,200 半導体装置
Claims (7)
- おもて面に回路板が固定された絶縁基板と、
おもて面にゲート電極およびソース電極を有し、裏面が前記回路板に固定されたスイッチング素子と、
ソース配線層およびゲート配線層を有し、前記絶縁基板のおもて面に対向するプリント基板と、
一端が前記ゲート電極に電気的かつ機械的に接続され、他端が前記ゲート配線層に電気的かつ機械的に接続されたゲート導電ポストと、
一端が前記ソース電極に電気的かつ機械的に接続され、他端が前記ソース配線層に電気的かつ機械的に接続されたソース導電ポストと、
一端が前記ゲート電極に電気的かつ機械的に接続され、他端が前記ソース配線層に電気的かつ機械的に接続された回路インピーダンス低減素子と、を備え、
前記ゲート電極に電気的かつ機械的に接続されたゲート電極ポストの端部、もしくは前記ゲート電極に電気的かつ機械的に接続された回路インピーダンス低減素子の端部のいずれかが、前記ゲート電極の電極面からずらして配置された半導体装置。 - 前記ゲート導電ポストの一端および前記回路インピーダンス素子の一端と、前記ゲート電極との間に、前記ゲート電極の電極面より面積の大きい導電性の支持板が配置されている請求項1に記載の半導体装置。
- 前記ゲート電極の電極面からずらして配置された端面を有する回路インピーダンス低減素子の側面が、絶縁膜で覆われている請求項1または2に記載の半導体装置。
- 前記回路インピーダンス低減素子が、キャパシタ、ダイオードもしくはMOSFETであることを特徴とする請求項1または2に記載の半導体装置。
- 前記スイッチング素子が、MOSFET、IGBTもしくはバイポーラトランジスタであることを特徴とする請求項1または2に記載の半導体装置。
- 前記MOSFETもしくはIGBTが、ワイドバンドギャップ半導体もしくはSi半導体で構成されることを特徴とする請求項5に記載の半導体装置。
- 前記MOSFETもしくはIGBTが、SiC半導体で構成されることを特徴とする請求項5に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014117740A JP6123738B2 (ja) | 2014-06-06 | 2014-06-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014117740A JP6123738B2 (ja) | 2014-06-06 | 2014-06-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015231022A true JP2015231022A (ja) | 2015-12-21 |
JP6123738B2 JP6123738B2 (ja) | 2017-05-10 |
Family
ID=54887646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014117740A Expired - Fee Related JP6123738B2 (ja) | 2014-06-06 | 2014-06-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6123738B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102273299B1 (ko) * | 2020-04-27 | 2021-07-06 | 알에프에이치아이씨 주식회사 | 열 확산 및 임피던스 정합을 위한 GaN 기반 고출력 트랜지스터 구조체 및 이를 제조하는 방법 |
JP2023036996A (ja) * | 2017-01-17 | 2023-03-14 | 富士電機株式会社 | 半導体装置、半導体モジュールおよび半導体装置のターンオン方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000243905A (ja) * | 1999-02-22 | 2000-09-08 | Toshiba Corp | 半導体モジュール |
JP2004014547A (ja) * | 2002-06-03 | 2004-01-15 | Toshiba Corp | 半導体装置及び容量調節回路 |
JP2011082303A (ja) * | 2009-10-06 | 2011-04-21 | Ibiden Co Ltd | 回路基板及び半導体モジュール |
JP2012089724A (ja) * | 2010-10-21 | 2012-05-10 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
JP2012129336A (ja) * | 2010-12-15 | 2012-07-05 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2013115205A (ja) * | 2011-11-28 | 2013-06-10 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法、半導体装置、及び半導体素子 |
JP2013222950A (ja) * | 2012-04-19 | 2013-10-28 | Fuji Electric Co Ltd | パワー半導体モジュール |
-
2014
- 2014-06-06 JP JP2014117740A patent/JP6123738B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000243905A (ja) * | 1999-02-22 | 2000-09-08 | Toshiba Corp | 半導体モジュール |
JP2004014547A (ja) * | 2002-06-03 | 2004-01-15 | Toshiba Corp | 半導体装置及び容量調節回路 |
JP2011082303A (ja) * | 2009-10-06 | 2011-04-21 | Ibiden Co Ltd | 回路基板及び半導体モジュール |
JP2012089724A (ja) * | 2010-10-21 | 2012-05-10 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
JP2012129336A (ja) * | 2010-12-15 | 2012-07-05 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2013115205A (ja) * | 2011-11-28 | 2013-06-10 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法、半導体装置、及び半導体素子 |
JP2013222950A (ja) * | 2012-04-19 | 2013-10-28 | Fuji Electric Co Ltd | パワー半導体モジュール |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023036996A (ja) * | 2017-01-17 | 2023-03-14 | 富士電機株式会社 | 半導体装置、半導体モジュールおよび半導体装置のターンオン方法 |
JP7494953B2 (ja) | 2017-01-17 | 2024-06-04 | 富士電機株式会社 | 半導体モジュール |
KR102273299B1 (ko) * | 2020-04-27 | 2021-07-06 | 알에프에이치아이씨 주식회사 | 열 확산 및 임피던스 정합을 위한 GaN 기반 고출력 트랜지스터 구조체 및 이를 제조하는 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP6123738B2 (ja) | 2017-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11063025B2 (en) | Semiconductor module and power conversion device | |
JP6685414B2 (ja) | 電力用半導体モジュール及び電力用半導体装置 | |
CN111199959B (zh) | 功率模块的封装结构 | |
WO2016002385A1 (ja) | ハーフブリッジパワー半導体モジュール及びその製造方法 | |
WO2014185050A1 (ja) | 半導体装置 | |
JP6168145B2 (ja) | 半導体装置 | |
JP7183591B2 (ja) | 半導体装置 | |
WO2015029159A1 (ja) | 半導体装置 | |
JP5652346B2 (ja) | パワー半導体モジュール | |
WO2017159029A1 (ja) | 半導体モジュール | |
JP2012054294A (ja) | 半導体装置 | |
US11942452B2 (en) | Semiconductor module arrangement | |
JP2016195223A (ja) | 半導体装置及びその製造方法 | |
US20200388605A1 (en) | Semiconductor Substrate and Semiconductor Arrangement | |
JP6417758B2 (ja) | 半導体装置 | |
JP6123738B2 (ja) | 半導体装置 | |
KR102065118B1 (ko) | 양면 냉각 파워 모듈 및 이의 제조방법 | |
JP2021182813A (ja) | 半導体装置 | |
JP4349364B2 (ja) | 半導体装置 | |
JPWO2017199580A1 (ja) | 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法 | |
US20190258302A1 (en) | Power supply module | |
JP2011199039A (ja) | 半導体装置 | |
JP6394459B2 (ja) | 半導体装置 | |
JP6227141B2 (ja) | 電力用半導体装置 | |
JP2012050176A (ja) | 電力変換装置のパワーモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20151005 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151005 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170320 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6123738 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |