Nothing Special   »   [go: up one dir, main page]

JP2015220282A - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP2015220282A
JP2015220282A JP2014101546A JP2014101546A JP2015220282A JP 2015220282 A JP2015220282 A JP 2015220282A JP 2014101546 A JP2014101546 A JP 2014101546A JP 2014101546 A JP2014101546 A JP 2014101546A JP 2015220282 A JP2015220282 A JP 2015220282A
Authority
JP
Japan
Prior art keywords
electronic component
protrusion
layer
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014101546A
Other languages
English (en)
Inventor
豊高 島部
Toyotaka Shimabe
豊高 島部
隆一朗 冨永
Ryuichiro Tominaga
隆一朗 冨永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2014101546A priority Critical patent/JP2015220282A/ja
Priority to US14/713,064 priority patent/US9338891B2/en
Publication of JP2015220282A publication Critical patent/JP2015220282A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10219—Thermoelectric component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 電子部品を内蔵するプリント配線板の信頼性を高める。
【解決手段】 キャビティ２６に４個の電子部品１１０Ａ、１１０Ｂ、１１０Ｃ、１１０Ｄがそれぞれ収容される空間部２６ａ、２６ｂ、２６ｃ、２６ｄと、電子部品間を仕切る突起２８ａ、２８ｂ、２８ｃ、２８ｄとが形成されている。距離Ｔ１で相対的に近接して配置される第１電子部品１１０Ａと第２電子部品１１０Ｂとの間に、幅Ｗ１の幅の小さな第１突起２８ａが設けられ、距離Ｔ２で相対的に離れて配置される第２電子部品１１０Ｂと第３電子部品１１０Ｃとの間に、幅Ｗ２の幅の大きな第２突起２８ｂが設けられる。
【選択図】 図３

Description

本発明は、電子部品を内蔵するプリント配線板に関する。
特許文献１はコア基板に複数のチップコンデンサを内蔵しているプリント配線板を開示している。
特開２０１３−１８３０２９号公報
しかしながら、１つの開口に複数のチップコンデンサを収容する場合、開口内でのチップコンデンサの位置決め精度が低いと、チップコンデンサへのビア導体による接続が取れなくなることがあり、接続信頼性が低下するという課題が生じる。
本発明の目的は、電子部品を内蔵するプリント配線板の信頼性を高めることである。
本発明に係るプリント配線板は、電子部品収容用のキャビティを有するコア基板と、前記キャビティに収容されている第１電子部品、第２電子部品、第３電子部品と、前記コア基板上に形成され、前記キャビティを覆っている層間樹脂絶縁層を含むビルドアップ層と、を有する。そして、前記キャビティにそれぞれ前記第１電子部品、前記第２電子部品、前記第３電子部品が収容される空間と、前記第１電子部品と前記第２電子部品間を仕切る第１突起と、前記第２電子部品と前記第３電子部品間を仕切る第２突起とが形成されており、前記第１電子部品と前記第２電子部品との間の距離Ｔ１、第１突起の先端での幅Ｗ１、前記第２電子部品と前記第３電子部品間の距離Ｔ２、第２突起の先端での幅Ｗ２とした場合、
Ｔ１＜Ｔ２、且つ、Ｗ１＜Ｗ２である。
本発明のプリント配線板では、キャビティに３個以上の電子部品がそれぞれ収容される空間と、電子部品間を仕切る第１突起、第２突起とが形成されている。距離Ｔ１で相対的に近接して配置される第１電子部品と第２電子部品との間に、幅Ｗ１の幅の小さな第１突起が設けられ、距離Ｔ２で相対的に離れて配置される第２電子部品と第３電子部品との間に、幅Ｗ２の幅の大きな第２突起が設けられる。相互の距離が異なる第１電子部品、第２電子部品、第３電子部品をそれぞれ適切に位置決めできる。また、相互に配置距離の異なる電子部品が混在しても電子部品間の接触等の不良を起こさないため、キャビティサイズの設計において設計自由度が高くなる。
本発明の第１実施形態に係るプリント配線板の断面図。 第１実施形態に係るプリント配線板の多層コア基板の平面図。 キャビティを示す平面図。 第１実施形態のプリント配線板の製造方法を示す工程図。 第１実施形態のプリント配線板の製造方法を示す工程図。 第１実施形態のプリント配線板の製造方法を示す工程図。 第１実施形態のプリント配線板の製造方法を示す工程図。 第１実施形態のプリント配線板の製造方法を示す工程図。 第１実施形態のプリント配線板の製造方法を示す工程図。 図１０（Ａ）は第１実施形態の第１改変例に係るキャビティを示す図であり、図１０（Ｂ）は第１実施形態の第２改変例に係るキャビティを示す図である。
[第１実施形態]
本発明の第１実施形態に係るプリント配線板１０の断面が図１に示される。そのプリント配線板１０では、チップコンデンサなどの電子部品１１０が第１面（Ｆ）とその第１面と反対側の第２面（Ｓ）を有する多層コア基板３０に内蔵されている。ここでいう電子部品とはチップコンデンサに限らず、チップ抵抗、インダクタ、サーミスタ等でも良い。
第１実施形態のプリント配線板の多層コア基板３０は第３樹脂層２０Ｃとその第３樹脂層を挟む第１樹脂層２０Ａと第２樹脂層２０Ｂを有する。第１樹脂層はコア基板の最上層であり、第２樹脂層はコア基板の最下層である。コア基板の第１面（Ｆ）と各樹脂層の第１面は同じ面であり、コア基板の第２面（Ｓ）と各樹脂層の第２面は同じ面である。各樹脂層２０Ｃ、２０Ａ、２０Ｂは補強材を有している。
コア基板は第１樹脂層の第１面上に第１の導体層３４Ｆを有し、第２樹脂層の第２面上に第２の導体層３４Ｓを有し、第１樹脂層と第３樹脂層の間に第３の導体層３４Ａを有し、第２樹脂層と第３樹脂層の間に第４の導体層３４Ｂを有する。第１と第２と第３の導体層はビアランドを含み、第４の導体層はビアパッド（ビア導体のパッド）３４ＢＰを含む。第１と第２と第３と第４の導体層は、さらに、導体回路を含んでも良い。
コア基板は、さらに、第１樹脂層を貫通し第１の導体層と第３の導体層を接続する層間接続用導体（ビア導体）３６Ａと、第２樹脂層を貫通し第２の導体層と第４の導体層を接続する層間接続用導体（ビア導体）３６Ｂと、第３樹脂層を貫通し第３の導体層と第４の導体層を接続する層間接続用導体（ビア導体）３６Ｃを有する。
ビア導体３６Ａ、３６Ｂ、３６Ｃは直線に積層されていて、これらのビア導体とビア導体３６Ｂとビア導体３６Ｃで挟まれるビアパッド３４ＢＰでスルーホール導体が形成される。ビア導体３６Ａはビア導体３６Ｃ上に直接積層されて、ビア導体３６Ｃとビア導体３６Ｂはビアパッド３４ＢＰを挟んでいる。各樹脂層の厚みは略同じであると各樹脂層のビア導体の長さが同等に成る。スルーホール導体の信頼性が高くなる。
図２は、図１中の多層コア基板３０の平面図である。図２中のＸ１−Ｘ１断面が図１に対応する。コア基板は第１面Ｆから第２面Ｓに至るキャビティ２６を有する。キャビティ２６は、コア基板を構成している複数の樹脂層を貫通している。キャビティ２６に４個の電子部品１１０が収容される。多層コア基板上には、図１を参照して上述されたビア導体３６Ａのランド３６ＡＲ、第１の導体層３４Ｆが形成されている。
図３（Ａ）に図２中のキャビティ２６が示される。
キャビティ２６は、第１電子部品１１０Ａを収容するための矩形の第１空間部２６ａと、第２電子部品１１０Ｂを収容するための矩形の第２空間部２６ｂと、第３電子部品１１０Ｃを収容するための矩形の第３空間部２６ｃと、第４電子部品１１０Ｄを収容するための矩形の第４空間部２６ｄと、第１空間部２６ａの第１電子部品１１０Ａと第２空間部２６ｂの第２電子部品１１０Ｂとを仕切るための矩形形状の第１突起２８ａと、第２空間部２６ｂの第２電子部品１１０Ｂと第３空間部２６ｃの第３電子部品１１０Ｃとを仕切るための矩形形状の第２突起２８ｂと、第３空間部２６ｃの第３電子部品１１０Ｃと第４空間部２６ｄの第４電子部品１１０Ｄとを仕切るための矩形形状の第３突起２８ｃと、第４空間部２６ｄの第４電子部品１１０Ｄと第１空間部２６ａの第１電子部品１１０Ａとを仕切るための矩形形状の第４突起２８ｄと、を備える。突起２８ａ、２８ｂ、２８ｃ、２８ｄは、キャビティの側壁２６Ｗから、多層コア基板の第１面、第２面に平行方向へ突出し、第１突起２８ａと第３突起２８ｃが対向し、第２突起２８ｂと第４突起２８ｄとが対向するように形成されている。第２突起２８ｂと第４突起２８ｄとの間には、第１、第２空間部２６ａ、２６ｂと第３、第４空間部２６ｃ、２６ｄとを繋ぐ連通部２６ｅが形成されている。図１中に示されるように、空間部に収容された電子部品１１０の端子１１２に、ビア導体６０ＦＩが接続されている。
第１実施形態では、第１電子部品１１０Ａと第２電子部品１１０Ｂとの間の距離Ｔ１、第２電子部品１１０Ｂと第３電子部品１１０Ｃとの間の距離Ｔ２、第１突起２８ａの幅Ｗ１、第２突起２８ｂの幅Ｗ２とした場合、
Ｔ１＜Ｔ２、且つ、Ｗ１＜Ｗ２である。
また、第３電子部品１１０Ｃと第４電子部品１１０Ｄとの間の距離Ｔ３、第４電子部品１１０Ｄと第１電子部品１１０Ａとの間の距離Ｔ４、第３突起２８ｃの幅Ｗ３、第４突起２８ｄの幅Ｗ４とした場合、
Ｔ３＜Ｔ４、且つ、Ｗ３＜Ｗ４である。
キャビティ２６に４個の電子部品１１０Ａ、１１０Ｂ、１１０Ｃ、１１０Ｄがそれぞれ収容される空間部２６ａ、２６ｂ、２６ｃ、２６ｄと、電子部品間を仕切る突起２８ａ、２８ｂ、２８ｃ、２８ｄとが形成されている。距離Ｔ１で相対的に近接して配置される第１電子部品１１０Ａと第２電子部品１１０Ｂとの間に、幅Ｗ１の幅の小さな第１突起２８ａが設けられ、距離Ｔ２で相対的に離れて配置される第２電子部品１１０Ｂと第３電子部品１１０Ｃとの間に、幅Ｗ２の幅の大きな第２突起２８ｂが設けられる。距離Ｔ３で相対的に近接して配置される第３電子部品１１０Ｃと第４電子部品１１０Ｄとの間に、幅Ｗ３の幅の小さな第３突起２８ｃが設けられ、距離Ｔ４で相対的に離れて配置される第４電子部品１１０Ｄと第１電子部品１１０Ａとの間に、幅Ｗ４の幅の大きな第４突起２８ｄが設けられる。相互の距離が異なる第１電子部品、第２電子部品、第３電子部品、第４電子部品がそれぞれ適切に位置決めされる。また、相互に配置距離の異なる電子部品が混在しても電子部品間の接触等の不良を起こさないため、キャビティサイズの設計において設計自由度が高くなる。なお、第１突起の幅Ｗ１と、第３突起の幅Ｗ３が等しく、第２突起２８ｂの幅Ｗ２と第４突起２８ｄの幅Ｗ４とが等しいことが、キャビティの対称性を保つために好ましい。
また、相互の距離が異なる電子部品が混在しても電子部品間の接触等の不良を起こさないため、キャビティサイズの設計において設計自由度が高くなる。実施形態では、キャビティ２６に４個の電子部品を収容するため、１個の電子部品を収容するキャビティを４個隣り合わせた場合よりも配線のデッドスペースが小さくなり、配線の引き回しが容易になる。
図３（Ｂ）は、キャビティ２６に３個の電子部品が収容された状態を示す。
キャビティに３個以上の電子部品１１０Ａ、１１０Ｂ、１１０Ｃがそれぞれ収容される空間部２６ａ、２６ｂ、２６ｃと、電子部品間を仕切る第１突起２８ａ、第２突起２８ｂとが形成されている。距離Ｔ１で相対的に近接して配置される第１電子部品１１０Ａと第２電子部品１１０Ｂとの間に、幅Ｗ１の幅の小さな第１突起２８ａが設けられ、距離Ｔ２で相対的に離れて配置される第２電子部品１１０Ｂと第３電子部品１１０Ｃとの間に、幅Ｗ２の幅の大きな第２突起２８ｂが設けられる。相互の距離が異なる第１電子部品、第２電子部品、第３電子部品をそれぞれ適切に位置決めできる。なお、第１電子部品１１０Ａは、第１突起２８ａと、第４突起２８ｄとにより位置決めされ、第３電子部品１１０Ｂは、第２突起２８ｂと第３突起２８ｃとにより位置決めされる。
コア基板の樹脂層を複数にすることで各樹脂層の厚みが薄くなる。そのため、各樹脂層に形成されているビア導体用の開口をめっきで充填しやすくなる。ボイドなどの欠陥の少ない、もしくは、欠陥を含んでいないビア導体が形成される。このため、スルーホール導体の抵抗が低くなる。但し、コア基板は多層コア基板に限らず、樹脂層の両面に導体層が形成された２層コア基板でも良い。
第１実施形態のコア基板は電子部品を収容するためのキャビティ２６を有している。そのため、コア基板の強度が低い。しかしながら、第１実施形態ではスルーホール導体がフィルドビアと金属からなるビアパッドで形成されているので、コア基板の強度が高い。そのため、コア基板が電子部品を収容するためのキャビティを有してもプリント配線板の反りが小さい。コア基板に内蔵される電子部品がダメージを受けがたい。各樹脂層が薄くてもスルーホール導体によりコア基板の強度が高くなるので、薄い電子部品を内蔵することができる。コア基板の厚みは電子部品の厚みと同等もしくは厚い。コア基板の厚みと電子部品の厚みの差は０から２２０μｍとするのが好ましい。
図１に示されるように、多層コア基板３０の第１面Ｆとチップコンデンサ上に上側のビルドアップ層が形成されている。上側のビルドアップ層は多層コア基板３０の第１面Ｆとチップコンデンサ１１０上に形成されている絶縁層（第１の層間樹脂絶縁層）５０Ｆとその絶縁層５０Ｆ上の導体層（上側の導体層）５８Ｆと絶縁層５０Ｆを貫通し第１の導体層３４Ｆやスルーホール導体と導体層５８Ｆを接続しているビア導体６０Ｆとを有する。ビア導体６０Ｆは導体層５８Ｆとチップコンデンサなどの電子部品の電極１１２とを接続するビア導体６０ＦＩを含む。
多層コア基板３０の第２面Ｓとチップコンデンサ下に下側のビルドアップ層が形成されている。下側のビルドアップ層は多層コア基板３０の第２面Ｓとチップコンデンサ下に形成されている絶縁層（第２の層間樹脂絶縁層）５０Ｓとその絶縁層５０Ｓ下の導体層（下側の導体層）５８Ｓと絶縁層５０Ｓを貫通し第２の導体層３４Ｓやスルーホール導体と導体層５８Ｓを接続しているビア導体６０Ｓを有する。第２の導体層３４Ｓはアライメントマーク３４ＳＡを含む。
電子部品収容用のキャビティ２６内の隙間は充填材５０で充填されている。隙間は電子部品とコア基板間のスペースである。隙間は層間樹脂絶縁層の樹脂成分で充填されている。但し、上側および下側のビルドアップ層は、それぞれ複数の層間樹脂絶縁層と複数の導体層からなっていても良い。
上側と下側のビルドアップ層に開口７１を有するソルダーレジスト層７０Ｆ、７０Ｓが形成されている。ソルダーレジスト層の開口７１により露出されている導体層５８Ｆ、５８Ｓやビア導体６０Ｆ、６０Ｓの上面はパッドとして機能する。パッド上にＮｉ／Ｐｄ／Ａｕなどの金属膜７２が形成され、その金属膜上に半田バンプ７６Ｆ、７６Ｓが形成されている。上側のビルドアップ層上に形成されている半田バンプ７６Ｆを介してＩＣチップがプリント配線板１０に搭載される。下側のビルドアップ層上に形成されている半田バンプ７６Ｓを介してプリント配線板はマザーボードに搭載される。
第１実施形態では、多層コア基板３０にチップコンデンサ１１０が内蔵されるので、チップコンデンサ１１０と実装されるＩＣチップとの距離が短い。そのため、ＩＣチップへ電源が瞬時に供給されるので、ＩＣチップが誤動作しがたい。
[第１実施形態の製造方法]
第１実施形態のプリント配線板１０の製造方法が図４〜図９に示される。
（１）第１面（Ｆ）と第１面と反対側の第３面とを有する絶縁性基材２０Ｃｚとその両面に銅箔１８Ｃが積層されている両面銅張積層板２０Ｚが出発材料である。絶縁性基材の厚さは、４５〜７５μｍである。厚みが４５μｍより薄いと基板強度が低すぎる。厚みが７５μｍを越えるとプリント配線板の厚さが厚くなる。銅箔１８Ｃの表面に図示されない黒化処理が施される（図４（Ａ））。絶縁性基材はガラスクロスを有する。このガラスはＴガラスである。絶縁性基材２０Ｃｚが第３樹脂層２０Ｃに相当する。
（２）絶縁性基材の第１面Ｆ側から両面銅張積層板２０Ｚにレーザが照射される。絶縁性基材にビア導体用の開口２１Ｃが形成される（図４（Ｂ））。
（３）無電解めっき処理により無電解めっき膜２２Ｃが開口２１Ｃの内壁と銅箔上に形成される（図４（Ｃ））。
（４）電解めっき処理により、無電解めっき膜上に電解めっき膜２５Ｃが形成される。開口２１Ｃは電解めっき膜で充填され、ビア導体３６Ｃが形成される。ビア導体３６Ｃは開口２１Ｃの内壁に形成されている無電解めっき膜２２Ｃと開口２１Ｃを充填している電解めっき膜２５Ｃで形成される（図４（Ｄ））。
（５）電解めっき膜２５Ｃに所定パターンのエッチングレジスト２４Ｃが形成される（図４（Ｅ））。
（６）エッチングレジストから露出する電解めっき膜２２Ｃ、無電解めっき膜２５Ｃ、銅箔１８Ｃが除去される。その後、エッチングレジストが除去される。第３の導体層３４Ａ、第４の導体層３４Ｂとビア導体３６Ｃが形成される（図５（Ａ））。
（７）第３樹脂層２０Ｃの第１面Ｆと第３の導体層３４Ａ上にプリプレグと金属箔１８Ａが重ねられる。第３樹脂層２０Ｃの第２面と第４の導体層３４Ｂ上にプリプレグと金属箔１８Ｂが重ねられる。その後、加熱プレスによりプリプレグから第１樹脂層２０Ａ、第２樹脂層２０Ｂが形成される（図５（Ｂ））。第１樹脂層の第１面、第２樹脂層の第２面はコア基板の最外層である。
（８）第１樹脂層２０Ａの第１面側からＣＯ２ガスレーザにて第３樹脂層に第３の導体層３４Ａに至るビア導体用の開口２１Ａが形成され、第２樹脂層２０Ｂの第２面側からＣＯ２ガスレーザにて第３樹脂層に第４の導体層３４Ｂに至るビア導体用の開口２１Ｂが形成される（図５（Ｃ））。
（９）無電解めっき処理により、ビア導体用の開口２１Ａ、２１Ｂの内壁と金属箔１８Ａ、１８Ｂ上に無電解めっき膜２２Ａ、２２Ｂが形成される（図５（Ｄ））。
（１０）無電解めっき膜２２Ａ、２２Ｂ上にめっきレジスト２４が形成される（図６（Ａ））。
（１１）次に、電解めっき処理により、めっきレジスト２４から露出する無電解めっき膜２２Ａ、２２Ｂ上に電解めっき膜２５Ａ、２５Ｂが形成される（図６（Ｂ）参照）。
（１２）続いて、めっきレジストが除去される。その後、電解銅めっき膜２５Ａ、２５Ｂから露出する無電解めっき膜２２Ａ、２２Ｂと金属箔１８Ａ、１８Ｂがエッチングにて除去され、金属箔１８Ａ、１８Ｂ、無電解めっき膜２２Ａ、２２Ｂと電解めっき膜２５Ａ、２５Ｂからなる第１の導体層３４Ｆ、第２の導体層３４Ｓが形成される。同時にビア導体３６Ａ、３６Ｂが形成される（図６（Ｃ））。
第２の導体層３４Ｓはアライメントマーク３４ＳＡを含む。また、第１の導体層３４Ｆや第２の導体層３４Ｓは複数の導体回路やビア導体のランド３６ＡＲ、３６ＢＲを含む。
（１３）第２樹脂層２０Ｂの第２面から第１樹脂層２０Ａの第１面に至る第１キャビティ２６Ａ、第２キャビティ２６Ｂ（図２参照）が、第２の導体層中のアライメントマーク３４ＳＡを基準に位置決めされレーザで形成される。キャビティ２６は第１樹脂層と第３樹脂層と第２樹脂層を同時に貫通している（図６（Ｄ））。複数の樹脂層を有する多層コア基板３０が完成する。キャビティ２６は第２面から第１面に向かってテーパーしていてもよい。
（１４）第２面Ｓが上、第１面Ｆが下になるように、多層コア基板３０が反転される。多層コア基板３０の第１面にテープ９４が貼られる。キャビティ２６はテープで塞がれる（図７（Ａ））。テープ９４の例としてＰＥＴフィルムが挙げられる。
（１５）キャビティ２６により露出するテープ９４上にチップコンデンサ１１０が置かれる（図７（Ｂ））。コア基板のキャビティ２６に収容されるチップコンデンサの厚みはコア基板の厚みの４５％〜１００％である。
（１６）コア基板の第２面と電子部品上にＢ−ステージのプリプレグ５０αと金属箔４８が積層される。加熱プレスによりプリプレグから樹脂がキャビティ２６内にしみ出て、キャビティ２６が充填剤（樹脂充填剤）５０で充填される（図７（Ｃ））。キャビティ２６の内壁とチップコンデンサ間の隙間が充填剤で満たされる。チップコンデンサがコア基板に固定される。プリプレグの代わりに層間絶縁層用樹脂フィルムが積層されてもよい。プリプレグはガラスクロスなどの補強材を有するが層間樹脂絶縁層用樹脂フィルムは補強材を有していない。両者ともガラス粒子などの無機粒子を含むことが好ましい。充填剤はシリカなどの無機粒子を含んでいる。
（１７）テープ剥離後、第１面Ｆが上、第２面Ｓが下になるように、多層コア基板３０が反転される。コア基板の第１面と電子部品上にＢ−ステージのプリプレグと金属箔４８が積層される。コア基板の両面に積層されているプリプレグが加熱、硬化され層間樹脂絶縁層５０Ｆ、５０Ｓが形成される（図７（Ｄ））。層間樹脂絶縁層５０Ｆは上側のビルドアップ層に属し、層間樹脂絶縁層５０Ｓは下側のビルドアップ層に属している。
（１８）層間樹脂絶縁層５０Ｆに第１の導体層３４Ｆや第１樹脂層のビアランド３６ＡＲに至るビア導体用の開口５１ＦＯが形成される。同時に、電子部品１１０の電極１１２に至るビア導体用の開口５１ＦＩが形成される。
層間樹脂絶縁層５０Ｓに第２の導体層３４Ｓや第２樹脂層のビアランド３６ＢＲに至るビア導体用の開口５１Ｓが形成される（図７（Ｅ））。金属箔４８、４８上と開口５１ＦＯ、５１ＦＩ、５１Ｓの内壁に無電解めっき膜５２が形成される（図８（Ａ））。その後、無電解メッキ膜上にめっきレジスト５４、５４が形成される（図８（Ｂ））。続いて、めっきレジスト５４、５４から露出する無電解めっき膜上に電解めっき膜５６、５６が形成される（図８（Ｃ））。そして、めっきレジストが除去され、電解めっき膜から露出する無電解めっき膜５２、５２と金属箔４８、４８が除去される。ビルドアップ層が完成する（図８（Ｄ））。１層のビルドアップ層は層間樹脂絶縁層５０Ｆ、５０Ｓと層間樹脂絶縁層上の導体層５８Ｆ、５８Ｓと層間樹脂絶縁層を貫通するビア導体６０ＦＩ、６０ＦＯ、６０Ｓで形成される。ビア導体６０ＦＯは第１の導体層３４Ｆやビアランド３６ＡＲと導体層５８Ｆを接続している。ビア導体６０ＦＩは電子部品１１０の電極１１２と導体層５８Ｆを接続している。ビア６０Ｓは第２の導体層３４Ｓやビアランド３６ＢＲと導体層５８Ｓを接続している。コア基板の第１面上のビルドアップ層が上側のビルドアップ層であり、コア基板の第２面上のビルドアップ層が下側のビルドアップ層である。各層間樹脂絶縁層５０Ｆ、５０Ｓ、はガラスクロスなどの補強材を有している。
（１９）上側と下側のビルドアップ層上に開口７１を有するソルダーレジスト層７０Ｆ、７０Ｓが形成される（図９（Ａ））。開口７１は導体層やビア導体の上面を露出する。その部分はパッドとして機能する。
（２０）パッド上にニッケル層とニッケル層上の金層で形成される金属膜７２が形成される（図９（Ｂ））。ニッケル−金層以外にニッケル−パラジウム−金層からなる金属膜が挙げられる。図１に示されるプリント配線板では、接続ビア導体を上側のビルドアップ層のみ有する。接続ビア導体は電子部品の電極と接続しているビア導体である。そのため、下側のビルドアップ層はチップコンデンサなどの電子部品の下側に導体回路を有しなくてもよい。チップコンデンサの直下の下側のビルドアップ層が導体回路を有さないとプリント配線板に反りが生じ易い。その場合、上側のビルドアップ層の絶縁層の厚みは下側のビルドアップ層の厚みよりも厚いことが好ましい。
（２１）この後、上側のビルドアップ層のパッドに半田バンプ７６Ｆが形成され、下側のビルドアップ層のパッドに半田バンプ７６Ｓが形成される。半田バンプを有するプリント配線板１０が完成する（図１）。
半田バンプ７６Ｆを介してＩＣチップがプリント配線板１０へ実装される（図示せず）。その後、半田バンプ７６Ｓを介してプリント配線板がマザーボードに搭載される（図示せず）。
[第１実施形態の第１改変例]
図１０（Ａ）に第１実施形態の第１改変例に係るキャビティ２６が示される。
キャビティ２６は、電子部品を収容するための矩形の空間部２６ａ、２６ｂ、２６ｃ、２６ｄと、空間部内の電子部品を仕切るための水平断面が台形形状の第１突起２８ａ、第２突起２８ｂ、第３突起２８ｃ、第４突起２８ｃを備える。
第１実施形態の第１改変例では、第１電子部品１１０Ａと第２電子部品１１０Ｂとの間の距離Ｔ１、第２電子部品１１０Ｂと第３電子部品１１０Ｃとの間の距離Ｔ２、第１突起２８ａの幅（台形の上底の長さ）Ｗ１、第２突起２８ｂの幅（台形の上底の長さ）Ｗ２とした場合、
Ｔ１＜Ｔ２、且つ、Ｗ１＜Ｗ２である。
また、第３電子部品１１０Ｃと第４電子部品１１０Ｄとの間の距離Ｔ３、第４電子部品１１０Ｄと第１電子部品１１０Ａとの間の距離Ｔ４、第３突起２８ｃの幅（台形の上底の長さ）Ｗ３、第４突起２８ｄの幅（台形の上底の長さ）Ｗ４とした場合、
Ｔ３＜Ｔ４、且つ、Ｗ３＜Ｗ４である。
第１実施形態の第１改変例では、距離Ｔ１で相対的に近接して配置される第１電子部品１１０Ａと第２電子部品１１０Ｂとの間に、幅Ｗ１の幅の小さな第１突起２８ａが設けられ、距離Ｔ２で相対的に離れて配置される第２電子部品１１０Ｂと第３電子部品１１０Ｃとの間に、幅Ｗ２の幅の大きな第２突起２８ｂが設けられる。距離Ｔ３で相対的に近接して配置される第３電子部品１１０Ｃと第４電子部品１１０Ｄとの間に、幅Ｗ３の幅の小さな第３突起２８ｃが設けられ、距離Ｔ４で相対的に離れて配置される第４電子部品１１０Ｄと第１電子部品１１０Ａとの間に、幅Ｗ４の幅の大きな第４突起２８ｄが設けられる。このため、相互の距離が異なる第１電子部品、第２電子部品、第３電子部品、第４電子部品がそれぞれ適切に位置決めされる。
[第１実施形態の第２改変例]
図１１（Ｂ）に第１実施形態の第２改変例に係るキャビティ２６が示される。
第１実施形態の第２改変例では、２個のチップコンデンサ１１０を並列接続した電子部品（チップコンデンサ）１１０Ｌが、キャビティ２６に接続されている。
第１実施形態の第２改変例では、キャビティ２６に、それぞれ電子部品が収容される空間部２６ａ、２６ｂ、２６ｃ、２６ｄと、電子部品間を仕切る第１突起２８ａ、第２突起２８ｂ、第３突起２８ｃ、第４突起２８ｃを備える。
第１実施形態の第１改変例では、第１電子部品１１０ＬＡと第２電子部品１１０ＬＢとの間の距離Ｔ１、第２電子部品１１０ＬＢと第３電子部品１１０ＬＣとの間の距離Ｔ２、第１突起２８ａの幅Ｗ１、第２突起２８ｂの幅Ｗ２とした場合、
Ｔ１＜Ｔ２、且つ、Ｗ１＜Ｗ２である。
また、第３電子部品１１０ＬＣと第４電子部品１１０ＬＤとの間の距離Ｔ３、第４電子部品１１０ＬＤと第１電子部品１１０ＬＡとの間の距離Ｔ４、第３突起２８ｃの幅Ｗ３、第４突起２８ｄの幅Ｗ４とした場合、
Ｔ３＜Ｔ４、且つ、Ｗ３＜Ｗ４である。
第１実施形態の第２改変例のプリント配線板では、キャビティに並列接続さえた電子部品１１０Ｌを適切に位置決めできる。第１実施例の第２改変例では、チップコンデンサを並列接続した例が示されたが、実施形態の構成では、チップコンデンサを直列接続した場合、チップコンデンサを直並列接続した場合も同様に対応することができる。
[第１実施形態の第３改変例]
図３（Ｃ）に第１実施形態の第３改変例に係るキャビティ２６が示される。
第１実施形態の第３改変例では、第２電子部品１１０Ｂ、第３電子部品１１０Ｃ、第４電子部品１１０Ｄが直列に３個並べられている。第２電子部品１１０Ｂと第３電子部品１１０Ｃとの間には、第２突起２８ｂに対向する第５突起２８ｄが設けられ、第３電子部品１１０Ｃと第４電子部品１１０Ｄの間には、第６突起２８ｅに対向する第７突起２８ｆが設けられている。第２突起２８ｂの先端の幅Ｗ２は、第６突起２８ｅの先端の幅Ｗ３よりも狭く構成されている。
１０ プリント配線板
２６ キャビティ
２８ａ 第１突起
２８ｂ 第２突起
３０ 多層コア基板
５０Ｆ 第１の層間樹脂絶縁層
５８Ｆ、５８Ｓ 導体層
６０Ｆ ビア導体
１１０ 電子部品

Claims (10)

  1. 電子部品収容用のキャビティを有するコア基板と、
    前記キャビティに収容されている第１電子部品、第２電子部品、第３電子部品と、
    前記コア基板上に形成され、前記キャビティを覆っている層間樹脂絶縁層を含むビルドアップ層と、を有するプリント配線板であって、
    前記キャビティにそれぞれ前記第１電子部品、前記第２電子部品、前記第３電子部品が収容される空間と、前記第１電子部品と前記第２電子部品間を仕切る第１突起と、前記第２電子部品と前記第３電子部品間を仕切る第２突起とが形成されており、
    前記第１電子部品と前記第２電子部品との間の距離Ｔ１、第１突起の先端での幅Ｗ１、前記第２電子部品と前記第３電子部品間の距離Ｔ２、第２突起の先端での幅Ｗ２とした場合、
    Ｔ１＜Ｔ２、且つ、Ｗ１＜Ｗ２である。
  2. 請求項１のプリント配線板であって、
    前記第１突起と前記第２突起がキャビティ側壁の異なる２辺に形成されている。
  3. 請求項１のプリント配線板であって、
    さらに、前記キャビティに、更に、第４電子部品が収容され、
    前記第３電子部品と前記第４電子部品とが、前記第１突起に対向する第３突起で仕切られ、
    前記第１電子部品と前記第４電子部品とが、前記第２突起に対向する第４突起で仕切られ、
    前記第３電子部品と前記第４電子部品との間の距離Ｔ３、前記第４電子部品と前記第１電子部品との間の距離Ｔ４、前記第３突起の先端での幅Ｗ３、前記第４突起の先端での幅Ｗ４とした場合、
    Ｔ３＜Ｔ４、且つ、Ｗ３＜Ｗ４である。
  4. 請求項１のプリント配線板であって、
    前記コア基板は、複数の樹脂層で形成された多層コア基板である。
  5. 請求項４のプリント配線板であって、
    前記多層コア基板は、それぞれの樹脂層に形成されたビア導体どうしを積層してなるスタックビアを有する。
  6. 請求項１のプリント配線板であって、
    さらに、前記キャビティ内には、電子部品固定用の樹脂が充填されている。
  7. 請求項１のプリント配線板であって、
    前記第１突起、前記第２突起は、矩形形状である。
  8. 請求項１のプリント配線板であって、
    前記突起は、台形形状である。
  9. 請求項１のプリント配線板であって、
    前記電子部品はチップコンデンサである。
  10. 請求項１のプリント配線板であって、
    さらに、前記層間樹脂絶縁層上に導体層を有し、前記層間樹脂絶縁層には前記電子部品の電極と前記導体層とを接続するビア導体が形成される。
JP2014101546A 2014-05-15 2014-05-15 プリント配線板 Pending JP2015220282A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014101546A JP2015220282A (ja) 2014-05-15 2014-05-15 プリント配線板
US14/713,064 US9338891B2 (en) 2014-05-15 2015-05-15 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014101546A JP2015220282A (ja) 2014-05-15 2014-05-15 プリント配線板

Publications (1)

Publication Number Publication Date
JP2015220282A true JP2015220282A (ja) 2015-12-07

Family

ID=54539666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014101546A Pending JP2015220282A (ja) 2014-05-15 2014-05-15 プリント配線板

Country Status (2)

Country Link
US (1) US9338891B2 (ja)
JP (1) JP2015220282A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022824A (ja) * 2016-08-05 2018-02-08 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6393566B2 (ja) * 2014-09-17 2018-09-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
FR3060846B1 (fr) * 2016-12-19 2019-05-24 Institut Vedecom Procede d’integration de puces de puissance et de bus barres formant dissipateurs thermiques
WO2018125097A1 (en) * 2016-12-28 2018-07-05 Xu Yi Elyn Embedded component and methods of making the same
EP3483921A1 (en) 2017-11-11 2019-05-15 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding known-good component in known-good cavity of known-good component carrier material with pre-formed electric connection structure
CN109803481B (zh) * 2017-11-17 2021-07-06 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法
JP2019117910A (ja) * 2017-12-27 2019-07-18 イビデン株式会社 プリント配線板
EP3540766A1 (en) * 2018-03-12 2019-09-18 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Layer stack of component carrier material with embedded components and common high temperature robust dielectric structure
CN111199922A (zh) 2018-11-20 2020-05-26 奥特斯科技(重庆)有限公司 部件承载件及其制造方法
CN111225499A (zh) * 2018-11-27 2020-06-02 庆鼎精密电子（淮安）有限公司 局部混压电路板结构及其制作方法
JP7449660B2 (ja) * 2019-09-06 2024-03-14 株式会社村田製作所 インダクタ部品

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013183029A (ja) 2012-03-01 2013-09-12 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022824A (ja) * 2016-08-05 2018-02-08 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置

Also Published As

Publication number Publication date
US20150334842A1 (en) 2015-11-19
US9338891B2 (en) 2016-05-10

Similar Documents

Publication Publication Date Title
JP2015220282A (ja) プリント配線板
JP2015220281A (ja) プリント配線板
US9204552B2 (en) Printed wiring board
US8735739B2 (en) Wiring board and method for manufacturing the same
US8934262B2 (en) Wiring board and method for manufacturing the same
KR101289140B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
US20150213946A1 (en) Printed wiring board
US20150271923A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP2008198999A (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2016015433A (ja) 回路基板及びその製造方法
JP4287733B2 (ja) 電子部品内蔵多層プリント配線板
JP2015170770A (ja) プリント配線板
JP2015035497A (ja) 電子部品内蔵配線板
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
JP2016015432A (ja) 回路基板及びその製造方法
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP5454681B2 (ja) モジュール基板およびその製造方法
US8957320B2 (en) Printed wiring board
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP2014049578A (ja) 配線板、及び、配線板の製造方法
JP2006165496A (ja) ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法
KR20160060290A (ko) 전자부품 내장 인쇄회로기판 및 그 제조방법
KR20160004157A (ko) 칩 내장형 기판 및 이의 제조 방법
JP2015060981A (ja) プリント配線板
KR100657410B1 (ko) 다층 인쇄회로기판 제조방법