Nothing Special   »   [go: up one dir, main page]

JP2015219436A - Optical module manufacturing method and optical module manufacturing apparatus - Google Patents

Optical module manufacturing method and optical module manufacturing apparatus Download PDF

Info

Publication number
JP2015219436A
JP2015219436A JP2014104127A JP2014104127A JP2015219436A JP 2015219436 A JP2015219436 A JP 2015219436A JP 2014104127 A JP2014104127 A JP 2014104127A JP 2014104127 A JP2014104127 A JP 2014104127A JP 2015219436 A JP2015219436 A JP 2015219436A
Authority
JP
Japan
Prior art keywords
chip
insulating substrate
optical module
edge
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014104127A
Other languages
Japanese (ja)
Other versions
JP6413340B2 (en
Inventor
森山 豊
Yutaka Moriyama
豊 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014104127A priority Critical patent/JP6413340B2/en
Publication of JP2015219436A publication Critical patent/JP2015219436A/en
Application granted granted Critical
Publication of JP6413340B2 publication Critical patent/JP6413340B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

【課題】チップの反りを防止したマウントを実施できる光モジュールの製造方法および光モジュールの製造装置を提供する。【解決手段】所定の機能を実現するためのアクティブ領域が少なくともチップ表面42の所定エッジ42aの周辺領域に設けられたチップ40を絶縁基板にマウントする光モジュールの製造方法である。チップ表面のアクティブ領域を除いた範囲44cを吸着するステップと、所定エッジに対向したチップ裏面に位置するエッジを絶縁基板の表面に接触させるステップと、チップ裏面の全体を絶縁基板の表面に接触させるステップとを含む。【選択図】図3An optical module manufacturing method and an optical module manufacturing apparatus capable of performing mounting while preventing warping of a chip are provided. A method of manufacturing an optical module in which a chip 40 in which an active region for realizing a predetermined function is provided at least in a peripheral region of a predetermined edge 42a of a chip surface 42 is mounted on an insulating substrate. The step of adsorbing the range 44c excluding the active area on the chip surface, the step of contacting the edge located on the back surface of the chip facing the predetermined edge with the surface of the insulating substrate, and bringing the entire chip back surface into contact with the surface of the insulating substrate Steps. [Selection] Figure 3

Description

本発明は、チップを絶縁基板にマウントする光モジュールの製造方法および光モジュールの製造装置に関する。   The present invention relates to an optical module manufacturing method and an optical module manufacturing apparatus for mounting a chip on an insulating substrate.

チップのような結晶片(ダイともいう)には、電子回路などが集積されており、ウェハから分離されたチップは、リード・フレームやパッケージなどに搭載される(ダイ・ボンディングともいう)。ダイ・ボンディングに関し、例えば、特許文献1には、真空コレットでチップ表面のエッジを吸着し、チップを所定位置に移動させてマウントする技術が開示されている。   An electronic circuit or the like is integrated on a crystal piece (also referred to as a die) such as a chip, and the chip separated from the wafer is mounted on a lead frame or a package (also referred to as die bonding). With respect to die bonding, for example, Patent Document 1 discloses a technique for adsorbing the edge of a chip surface with a vacuum collet and mounting the chip by moving the chip to a predetermined position.

コレットによる吸着は、光電変換機能を備えた光デバイスのダイ・ボンディングにも用いられているが、例えば端面発光型の半導体レーザ(LD:Laser Diode)や端面受光型のフォトダイオード(PD:Photo Diode)では、チップの端面が特性に大きな影響を及ぼすので、チップ表面のエッジを吸着するのは好ましくない。この場合、例えば、特許文献1,2のように、チップ表面を吸着する技術を利用することが考えられる。   Adsorption by a collet is also used for die bonding of an optical device having a photoelectric conversion function. For example, an edge-emitting semiconductor laser (LD) or an edge-receiving photodiode (PD) is used. ), Since the end face of the chip greatly affects the characteristics, it is not preferable to adsorb the edge of the chip surface. In this case, for example, it is conceivable to use a technique for adsorbing the chip surface as in Patent Documents 1 and 2.

特開2003−264202号公報JP 2003-264202 A 特開2006−114831号公報JP 2006-114831 A

ところで、厚さが例えば0.1mm程度のチップであった場合、特許文献1のようにチップ表面のエッジを吸着するのは不適であるが、特許文献1,2のようにチップ表面を吸着すると、チップを絶縁基板にマウントする際に、チップの反りを防止できず、チップ裏面のエッジが絶縁基板の表面から浮き上がってマウントされるという問題がある。   By the way, when the chip has a thickness of, for example, about 0.1 mm, it is inappropriate to suck the edge of the chip surface as in Patent Document 1, but if the chip surface is sucked as in Patent Documents 1 and 2, When the chip is mounted on the insulating substrate, the warp of the chip cannot be prevented, and there is a problem that the edge of the back surface of the chip is lifted from the surface of the insulating substrate and mounted.

本発明は、上述のような実情に鑑みてなされたもので、チップの反りを防止したマウントを実施できる光モジュールの製造方法および光モジュールの製造装置の提供を目的とする。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an optical module manufacturing method and an optical module manufacturing apparatus capable of implementing a mount that prevents chip warpage.

本発明の一態様に係る光モジュールの製造方法は、所定の機能を実現するためのアクティブ領域が少なくともチップ表面の所定エッジの周辺領域に設けられたチップを絶縁基板にマウントする光モジュールの製造方法であって、前記チップ表面の前記アクティブ領域を除いた範囲を吸着するステップと、前記所定エッジに対向したチップ裏面に位置するエッジを前記絶縁基板の表面に接触させるステップと、前記チップ裏面の全体を前記絶縁基板の表面に接触させるステップとを含む。   An optical module manufacturing method according to an aspect of the present invention is an optical module manufacturing method in which a chip provided with an active region for realizing a predetermined function at least in a peripheral region of a predetermined edge of a chip surface is mounted on an insulating substrate. A step of adsorbing a range of the chip surface excluding the active region, a step of contacting an edge located on the chip back surface facing the predetermined edge with the surface of the insulating substrate, and the entire chip back surface Contacting the surface of the insulating substrate.

上記によれば、チップの反りを防止したマウントを実施することができる。   Based on the above, it is possible to implement a mount that prevents chip warpage.

本発明による光モジュールの一例を示す構造図である。It is a structural diagram showing an example of an optical module according to the present invention. 図1のチップおよびチップをマウントする絶縁基板の斜視図である。FIG. 2 is a perspective view of the chip of FIG. 1 and an insulating substrate on which the chip is mounted. 図1のチップの正面図である。It is a front view of the chip | tip of FIG. 本発明の第1実施形態を説明する図である。It is a figure explaining 1st Embodiment of this invention. 図4の断面図である。FIG. 5 is a cross-sectional view of FIG. 4. 本発明の第2実施形態を説明する図である。It is a figure explaining 2nd Embodiment of this invention.

[本発明の実施形態の詳細]
以下、本発明の実施形態に係る光モジュールの製造方法および光モジュールの製造装置の具体例を、図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
図1は、本発明による光モジュールの一例を示す構造図である。光モジュール1は、例えば小型のコヒーレント光受信器であり、信号を多重化した入力光から個々の信号を分離するために、偏波分離や位相分離などの処理が行われている。
[Details of the embodiment of the present invention]
Hereinafter, a specific example of an optical module manufacturing method and an optical module manufacturing apparatus according to an embodiment of the present invention will be described with reference to the drawings. In addition, this invention is not limited to these illustrations, is shown by the claim, and intends that all the changes within the meaning and range equivalent to the claim are included.
FIG. 1 is a structural diagram showing an example of an optical module according to the present invention. The optical module 1 is, for example, a small coherent optical receiver, and processes such as polarization separation and phase separation are performed in order to separate individual signals from input light obtained by multiplexing signals.

光モジュール1は矩形状のパッケージ2を有し、受信信号光(Signal、以下、信号光という)と局部発振光(Local、以下、局発光という)の2本がパッケージ2の一側面からパッケージ2の内部に入力される。また、パッケージ2の他の側面には、例えばホスト装置(図示省略)のコネクタ等に電気的に接続する出力端子3が複数設けられている。
信号光側は、従来のROSA(Receiving Optical Sub-Assembly)と同じ構造であり、シングルモードファイバ4のフェルール5を受け入れるスリーブ6と、スリーブ6を保持するジョイントスリーブ7と、集光レンズ9を収容したレンズホルダ8と有し、レンズホルダ8がパッケージ2の一側面に固定されている。
The optical module 1 has a rectangular package 2, and two of received signal light (Signal, hereinafter, signal light) and local oscillation light (Local, hereinafter, local light) are packaged from one side of the package 2. It is input inside. In addition, a plurality of output terminals 3 that are electrically connected to, for example, a connector of a host device (not shown) are provided on the other side surface of the package 2.
The signal light side has the same structure as a conventional receiving optical sub-assembly (ROSA), and accommodates a sleeve 6 that receives the ferrule 5 of the single mode fiber 4, a joint sleeve 7 that holds the sleeve 6, and a condenser lens 9. The lens holder 8 is fixed to one side surface of the package 2.

レンズホルダ8がジョイントスリーブ7をXY方向(光軸に対して垂直方向)にスライドさせてXY面内の光学調芯を行い、ジョイントスリーブ7によるスリーブ6の保持長さを変えてZ方向(光軸方向)の光学調芯を行う。集光レンズ9で集められた信号光はパッケージ2の内部に向けて出射される。
パッケージ2内の金属製のベース2a上には、偏波分離の処理を行う光学部品や位相分離の処理を行う光デバイス(以下、チップと称する)などが設けられている。
The lens holder 8 slides the joint sleeve 7 in the XY direction (perpendicular to the optical axis) to perform optical alignment in the XY plane, and changes the holding length of the sleeve 6 by the joint sleeve 7 to change the Z direction (light (Axial direction) optical alignment. The signal light collected by the condenser lens 9 is emitted toward the inside of the package 2.
On the metal base 2a in the package 2, an optical component that performs polarization separation processing, an optical device that performs phase separation processing (hereinafter referred to as a chip), and the like are provided.

詳しくは、信号光側の構造には、VOA(Variable Optical Attenuator)20、コリメートレンズ21、ビームスプリッタ22、パワーモニタ用PD23、偏波ビームスプリッタ24、スキュー調整素子25、集光レンズ26,29、ミラー28が設けられている。信号光側は、集光レンズ9、コリメートレンズ21、集光レンズ26,29による3レンズで形成されており、VOA20の開口を確保すると共に、シングルモードファイバ4の端から後述するチップ40の端までの結合効率を確保する。   Specifically, the structure on the signal light side includes a VOA (Variable Optical Attenuator) 20, a collimator lens 21, a beam splitter 22, a power monitor PD 23, a polarization beam splitter 24, a skew adjustment element 25, condenser lenses 26 and 29, A mirror 28 is provided. The signal light side is formed by three lenses including a condensing lens 9, a collimating lens 21, and condensing lenses 26 and 29, and ensures the opening of the VOA 20 and from the end of the single mode fiber 4 to the end of a chip 40 to be described later. Ensuring coupling efficiency up to.

集光レンズ9で集められた信号光は、VOA20を通過してコリメートレンズ21でコリメート光に変換される。コリメート光に変換された信号光は、ビームスプリッタ22でパワーモニタ用PD23に向かう光と、偏波ビームスプリッタ24に向かう光とに分岐される。なお、パワーモニタ用PD23への分岐比は10%に満たないものであり、このPD23で過入力状態が検知された場合、VOA20の減衰度を大きくして信号光を遮断できる。   The signal light collected by the condenser lens 9 passes through the VOA 20 and is converted into collimated light by the collimator lens 21. The signal light converted into collimated light is branched by the beam splitter 22 into light directed to the power monitor PD 23 and light directed to the polarization beam splitter 24. Note that the branching ratio to the power monitor PD 23 is less than 10%. When an over-input state is detected by the PD 23, the attenuation of the VOA 20 can be increased to block the signal light.

偏波ビームスプリッタ24に向かった信号光は、この偏波ビームスプリッタ24で直進して一方のチップ40に向かう光と、90°曲げられてから他方のチップ40に向かう光とに分離される(分岐比50%)。
偏波ビームスプリッタ24で直進した信号光は、スキュー調整素子25で他方のチップ40に向かう信号光の時間を補償した後、例えば2段階の集光レンズ26で集められて一方のチップ40に到達する。
The signal light traveling toward the polarization beam splitter 24 is separated into light traveling straight through the polarization beam splitter 24 toward the one chip 40 and light traveling toward the other chip 40 after being bent by 90 ° ( Branching ratio 50%).
The signal light that has traveled straight by the polarization beam splitter 24 is compensated by the skew adjusting element 25 for the time of the signal light that travels toward the other chip 40, and then collected by, for example, a two-stage condenser lens 26 and reaches one chip 40. To do.

偏波ビームスプリッタ24で90°曲げられた信号光は、ミラー28で再び90°曲げられた後、例えば2段階の集光レンズ29で集められて他方のチップ40に到達する。
これに対し、局発光側は、偏波保持ファイバ10のフェルール11を受け入れるスリーブ12,13と、スリーブ13を保持すると共にコリメートレンズ15を収容するレンズホルダ14と有し、レンズホルダ14がパッケージ2の一側面に固定されている。
The signal light bent by 90 ° by the polarization beam splitter 24 is again bent by 90 ° by the mirror 28, and then collected by, for example, a two-stage condenser lens 29 and reaches the other chip 40.
On the other hand, the local light emitting side has sleeves 12 and 13 that receive the ferrule 11 of the polarization maintaining fiber 10 and a lens holder 14 that holds the sleeve 13 and accommodates the collimating lens 15. The lens holder 14 is the package 2. It is fixed on one side.

偏波保持ファイバ19で偏向方向が維持された局発光源(図示省略)からの局発光は、コリメートレンズ15でコリメート光に変換された後、パッケージ2の内部に向けて出射される。
局発光側の構造には、偏光子30、ビームスプリッタ31、スキュー調整素子32、集光レンズ33,36、半波長板34、ミラー35が設けられている。
Local light from a local light source (not shown) whose polarization direction is maintained by the polarization maintaining fiber 19 is converted into collimated light by the collimator lens 15 and then emitted toward the inside of the package 2.
The local light emission side structure includes a polarizer 30, a beam splitter 31, a skew adjustment element 32, condenser lenses 33 and 36, a half-wave plate 34, and a mirror 35.

コリメート光に変換された局発光は、偏光子30でその偏向方向が確定される。これにより、偏波保持ファイバ19で維持した偏向方向が仮にパッケージ2の組み立て時にずれたとしても、偏向方向を0°か90°に確定できる。
偏向方向が確定された局発光は、ビームスプリッタ31で90°曲げられてから一方のチップ40に向かう光と、直進して他方のチップ40に向かう光とに分岐される(分岐比50%)。
The polarization direction of the local light converted into the collimated light is determined by the polarizer 30. Thereby, even if the deflection direction maintained by the polarization maintaining fiber 19 is shifted when the package 2 is assembled, the deflection direction can be determined to be 0 ° or 90 °.
The local light whose deflection direction is determined is branched into light directed to one chip 40 after being bent by 90 ° by the beam splitter 31 and light directed straight to the other chip 40 (branch ratio 50%). .

ビームスプリッタ31で90°曲げられた局発光は、半波長板34でその偏向方向がビームスプリッタ31で直進した局発光に対して90°変えられ、ミラー35で再び90°曲げられた後、例えば2段階の集光レンズ36で集められて一方のチップ40に到達する。
ビームスプリッタ31で直進した局発光は、スキュー調整素子32で一方のチップ40に向かう局発光の時間を補償した後、例えば2段階の集光レンズ33で集められて他方のチップ40に到達する。
The local light that has been bent by 90 ° by the beam splitter 31 is changed by 90 ° with respect to the local light that has traveled straight by the beam splitter 31 by the half-wave plate 34, and is again bent by 90 ° by the mirror 35. The light is collected by the two-stage condenser lens 36 and reaches one chip 40.
The local light that travels straight by the beam splitter 31 is collected by, for example, a two-stage condenser lens 33 and reaches the other chip 40 after compensating the time of local light toward the one chip 40 by the skew adjusting element 32.

このように、パッケージ2の内部に出射された信号光および局発光は、2個のチップ40に振り分けられて入力される。
各チップ40は、例えばPD集積型MMIチップであり。このチップ40のPDで生成された光電流はアンプ50で電圧信号に線形変換され、出力端子3から例えばホスト装置に出力され、その電気回路で信号処理される。
As described above, the signal light and the local light emitted to the inside of the package 2 are distributed and input to the two chips 40.
Each chip 40 is, for example, a PD integrated MMI chip. The photocurrent generated by the PD of the chip 40 is linearly converted into a voltage signal by the amplifier 50, output from the output terminal 3 to, for example, a host device, and signal-processed by the electric circuit.

図2は、図1のチップおよびチップをマウントする絶縁基板の斜視図であり、図3は、図1のチップの正面図である。
チップ40は、例えば半絶縁性のInP(リン化インジウム)製のチップ本体41を有する。チップ本体41は、例えば1.6mm×4.1mm程度のチップ表面42や図6で説明するチップ裏面43が設けられ、厚さが例えば0.1mm程度の薄板状に形成されている。
FIG. 2 is a perspective view of the chip of FIG. 1 and an insulating substrate on which the chip is mounted, and FIG. 3 is a front view of the chip of FIG.
The chip 40 includes a chip body 41 made of, for example, semi-insulating InP (indium phosphide). The chip body 41 is provided with a chip surface 42 of about 1.6 mm × 4.1 mm, for example, and a chip back surface 43 described with reference to FIG. 6, and is formed in a thin plate shape with a thickness of about 0.1 mm, for example.

図2に示すように、チップ40は例えばセラミック製の絶縁基板81(キャリア基板ともいう)にマウントされ、チップ裏面43が絶縁基板81の表面82と隙間が生じないように、特に、チップ裏面43の短辺(長さ1.6mmの辺)に位置するエッジ43aが表面82と隙間が生じないように載置されている。なお、図2のチップ表面42の短辺(長さ1.6mmの辺)に位置するエッジ42aが本発明の所定エッジに相当し、チップ裏面43のエッジ43aが本発明の所定エッジに対向したチップ裏面に位置するエッジに相当する。   As shown in FIG. 2, the chip 40 is mounted on, for example, a ceramic insulating substrate 81 (also referred to as a carrier substrate), and the chip back surface 43 is particularly arranged so that there is no gap between the chip back surface 43 and the surface 82 of the insulating substrate 81. The edge 43a located on the short side (side with a length of 1.6 mm) is placed so as not to cause a gap with the surface 82. 2 corresponds to a predetermined edge of the present invention, and an edge 43a of the chip back surface 43 is opposed to the predetermined edge of the present invention. This corresponds to the edge located on the back surface of the chip.

そして、チップ40は、例えば、縦長の矩形状をなすチップ本体41のコーナー領域、中央領域およびエッジ42a,43aの周辺領域がアクティブ領域(機能領域ともいう)に設定されている。詳しくは、図3に示すように、チップ40は、MMI(Multi-Mode Interference)ミキサ44(90°ハイブリッドともいう)と、導波路型PD45とを有している。   In the chip 40, for example, the corner area, the center area, and the peripheral areas of the edges 42a and 43a of the chip body 41 having a vertically long rectangular shape are set as active areas (also referred to as functional areas). Specifically, as shown in FIG. 3, the chip 40 has an MMI (Multi-Mode Interference) mixer 44 (also referred to as a 90 ° hybrid) and a waveguide type PD 45.

MMIミキサ44は、チップ40内に入力された信号光と局発光とを光結合させて同相成分と直交位相成分に分離する機能を備えており、入力された信号を取り出すための2個のSSC(Spot-Size Converter)域44aと、多モード干渉を実行するための1個のMMI域44bとを有し、いずれもアクティブ領域である。
しかし、図3で見て、SSC域44aは、エッジ42aとは反対側のチップ本体41のコーナー領域に形成され、また、MMI域44bは、SSC域44aから導波路型PD45に向けて延びた導波路が合流する、チップ本体41の中央領域に集められて形成されており、MMIミキサ44には、広い非アクティブ領域44cが3個存在する。なお、非アクティブ領域44cが本発明のアクティブ領域を除いた範囲に相当する。
The MMI mixer 44 has a function of optically coupling the signal light and local light input into the chip 40 to separate them into an in-phase component and a quadrature phase component, and two SSCs for extracting the input signal. A (Spot-Size Converter) area 44a and one MMI area 44b for performing multimode interference, both of which are active areas.
However, as seen in FIG. 3, the SSC region 44a is formed in the corner region of the chip body 41 opposite to the edge 42a, and the MMI region 44b extends from the SSC region 44a toward the waveguide type PD45. The MMI mixer 44 has three wide inactive regions 44c that are gathered and formed in the central region of the chip body 41 where the waveguides merge. The inactive area 44c corresponds to a range excluding the active area of the present invention.

導波路型PD45は、MMI域44bで分岐された例えば4本の導波路内の出力を端面で受光するための、例えば4個のPD/MIM(Metal-Insulator-Metal)域45aを有しており、アクティブ領域である。
しかし、図3で見て、各PD/MIM域45aは、エッジ42aの両端付近やエッジ42aの中央付近に形成され、アクティブ領域をなす導波路型PD45にも非アクティブ領域45cが2個存在する。
The waveguide type PD 45 has, for example, four PD / MIM (Metal-Insulator-Metal) regions 45a for receiving the output in, for example, four waveguides branched in the MMI region 44b at the end face. It is an active area.
However, as shown in FIG. 3, each PD / MIM region 45a is formed near both ends of the edge 42a or near the center of the edge 42a, and there are two inactive regions 45c in the waveguide type PD 45 forming the active region. .

このように、チップ本体41には、例えば、SSC域44a、MMI域44bやPD/MIM域45aのアクティブ領域に比べ、特に3個の非アクティブ領域44cが広範囲に亘って形成されている。そこで、光モジュールの製造装置では、チップ40を絶縁基板81にマウントする際、後述するコレットの吸着範囲はチップ表面42の非アクティブ領域44cだけに限定している。また、チップ裏面43のエッジ43aを絶縁基板81の表面82に接触させた後、チップ裏面43の全体を表面82に接触させている。   In this way, in the chip body 41, for example, three inactive areas 44c are formed over a wide range compared to the active areas of the SSC area 44a, the MMI area 44b, and the PD / MIM area 45a, for example. Therefore, in the optical module manufacturing apparatus, when the chip 40 is mounted on the insulating substrate 81, the collet adsorption range described later is limited to the inactive area 44c on the chip surface 42 only. Further, after the edge 43 a of the chip back surface 43 is brought into contact with the surface 82 of the insulating substrate 81, the entire chip back surface 43 is brought into contact with the surface 82.

(第1実施形態)
図4は、本発明の第1実施形態を説明する図であり、図4(A)はコレットの正面図、図4(B)はコレットの底面図である。また、図5(A)は図4のA−A線矢視断面図、図5(B)は図4のB−B線矢視断面図である。
図4(A)に示すように、コレット60はコレット本体61を有し、コレット本体61の上面62には円筒状の管路63が立設されている。
(First embodiment)
4A and 4B are diagrams for explaining the first embodiment of the present invention. FIG. 4A is a front view of the collet, and FIG. 4B is a bottom view of the collet. 5A is a cross-sectional view taken along line AA in FIG. 4, and FIG. 5B is a cross-sectional view taken along line BB in FIG.
As shown in FIG. 4A, the collet 60 has a collet body 61, and a cylindrical pipe 63 is erected on the upper surface 62 of the collet body 61.

図5に示すように、コレット本体61の内部には通気孔64が形成され、通気孔64は管路63に連通している。管路63の内部は例えば真空ポンプ(図示省略)に連結されており、真空ポンプで管路63内の空気を吸引すると、通気孔64の内部が減圧されてコレット60に吸着力を発生させることができる。
コレット本体61の下面65には、通気孔64に連通する例えば3個の吸引用開口66が形成されている。各吸引用開口66は、図3で説明したMMIミキサ44の3個の非アクティブ領域44cに対応した位置に設けられている。
As shown in FIG. 5, a vent hole 64 is formed inside the collet body 61, and the vent hole 64 communicates with the pipe line 63. The inside of the pipe line 63 is connected to, for example, a vacuum pump (not shown), and when the air in the pipe line 63 is sucked by the vacuum pump, the inside of the vent hole 64 is depressurized to generate an adsorbing force on the collet 60. Can do.
On the lower surface 65 of the collet body 61, for example, three suction openings 66 communicating with the vent hole 64 are formed. Each suction opening 66 is provided at a position corresponding to the three inactive regions 44c of the MMI mixer 44 described in FIG.

吸引用開口66の周囲には吸着面67が形成されており、各吸着面67が同じく3個の非アクティブ領域44cにそれぞれ当接する。
また、コレット本体61の下面65には、例えば2個の当接面68が形成されている。当接面68は、図3で説明した導波路型PD45の2個の非アクティブ領域45cに対応した位置に設けられており、2個の非アクティブ領域45cにそれぞれ当接するが、チップ表面42のエッジ42aやアクティブ領域をなすPD/MIM域45aには当接しない。
A suction surface 67 is formed around the suction opening 66, and each suction surface 67 similarly abuts against the three inactive regions 44c.
Further, for example, two contact surfaces 68 are formed on the lower surface 65 of the collet body 61. The contact surface 68 is provided at a position corresponding to the two inactive regions 45c of the waveguide type PD 45 described with reference to FIG. 3, and contacts the two inactive regions 45c. It does not contact the edge 42a or the PD / MIM area 45a forming the active area.

また、図5の網目部分は、コレット60の製造時に通気孔64を塞いだ部材であり、図5(B)に示すように、当接面68の付近には吸引用開口が形成されていない。このため、導波路型PD45における2個の非アクティブ領域45cには、吸着力を生じさせない。
そして、図4(A)に示すように、下面65から吸着面67までの高さh、下面65から当接面68までの高さHとすると、後者の高さHが前者の高さhよりも例えば10μm(1μm=1×10-6m)程度大きな値に設定され、当接面68が吸着面67よりも下方に突出している。
Further, the mesh portion in FIG. 5 is a member that blocks the vent hole 64 when the collet 60 is manufactured, and no suction opening is formed in the vicinity of the contact surface 68 as shown in FIG. . Therefore, no attracting force is generated in the two inactive regions 45c in the waveguide type PD45.
As shown in FIG. 4A, when the height h from the lower surface 65 to the suction surface 67 and the height H from the lower surface 65 to the contact surface 68 are set, the latter height H is the former height h. For example, it is set to a value about 10 μm (1 μm = 1 × 10 −6 m), and the contact surface 68 protrudes below the suction surface 67.

これにより、薄型のチップ40を絶縁基板81にマウントする場合、MMIミキサ44の3個の非アクティブ領域44cを吸着したコレット60が絶縁基板81に向けて例えば下降すると、まず、アクティブ領域であるチップ裏面43のエッジ43aが絶縁基板81の表面82に接触する。当該エッジ43aの周辺領域は吸着されない範囲であるが、表面82に隙間無くマウントできる。   As a result, when the thin chip 40 is mounted on the insulating substrate 81, when the collet 60 adsorbing the three inactive regions 44c of the MMI mixer 44 descends toward the insulating substrate 81, for example, first, the chip that is the active region The edge 43 a of the back surface 43 contacts the surface 82 of the insulating substrate 81. The peripheral region of the edge 43a is a range that is not attracted, but can be mounted on the surface 82 without a gap.

続いて、コレット60が絶縁基板81に向けてさらに下降すると、チップ裏面43の全体が絶縁基板81の表面82に接触する。このように、エッジ43aを表面82に接触させた後、チップ裏面43の全体を表面82に接触させるので、チップ本体41の反りを防止した絶縁基板81への均一なマウントを達成できる。
また、コレット60の当接面68が吸着面67よりも突出しているので、チップ裏面43のエッジ43aを表面82に容易に接触させることができる。
Subsequently, when the collet 60 further descends toward the insulating substrate 81, the entire chip back surface 43 comes into contact with the surface 82 of the insulating substrate 81. In this way, after the edge 43a is brought into contact with the front surface 82, the entire chip back surface 43 is brought into contact with the front surface 82, so that uniform mounting on the insulating substrate 81 in which warpage of the chip body 41 is prevented can be achieved.
Further, since the contact surface 68 of the collet 60 protrudes from the suction surface 67, the edge 43a of the chip back surface 43 can be easily brought into contact with the front surface 82.

(第2実施形態)
図6は、本発明の第2実施形態を説明する図である。上記第1実施形態では、コレットを工夫したものであるが、絶縁基板を載置するステージを工夫してもよい。
具体的には、図6に示すように、ステージ70が第1の支持面71および第2の支持面72を有している。なお、この図6では、第2実施形態への理解を容易にするために、誇張したステージ70を描いている。
(Second Embodiment)
FIG. 6 is a diagram for explaining a second embodiment of the present invention. In the first embodiment, the collet is devised, but a stage on which the insulating substrate is placed may be devised.
Specifically, as shown in FIG. 6, the stage 70 has a first support surface 71 and a second support surface 72. In FIG. 6, an exaggerated stage 70 is drawn to facilitate understanding of the second embodiment.

第1の支持面71は、絶縁基板81の表面82がチップ裏面43のエッジ43aの周辺領域に対向するように絶縁基板81の裏面83を支持し、第2の支持面72は、表面82がエッジ43aの周辺領域を除いた領域(例えば、図3で説明したMMIミキサ44の3個の非アクティブ領域44cなど)に対向するように裏面83を支持している。
そして、図6に示すように、ステージ70の上面と水平面とのなす角θとすると、4.1mm程度の長さを有したチップ本体41を用い、上記第1実施形態と同様に10μmの突出量を想定すると、tanθ=10μm/4.1mmとなり(θ=約0.14)、第1の支持面71が第2の支持面72よりも上方に突出している。
The first support surface 71 supports the back surface 83 of the insulating substrate 81 so that the front surface 82 of the insulating substrate 81 faces the peripheral region of the edge 43a of the chip back surface 43, and the second support surface 72 The back surface 83 is supported so as to face a region excluding the peripheral region of the edge 43a (for example, the three inactive regions 44c of the MMI mixer 44 described in FIG. 3).
Then, as shown in FIG. 6, when the angle θ between the upper surface of the stage 70 and the horizontal plane is used, the chip body 41 having a length of about 4.1 mm is used, and the protrusion of 10 μm is used as in the first embodiment. Assuming the amount, tan θ = 10 μm / 4.1 mm (θ = about 0.14), and the first support surface 71 protrudes above the second support surface 72.

これにより、チップ40を絶縁基板81にマウントする場合、当接面68と吸着面67が例えば同じ高さのコレット60を絶縁基板81に向けて例えば下降させると、まず、アクティブ領域であるチップ裏面43のエッジ43aが絶縁基板81の表面82に接触する。当該エッジ43aの周辺領域は吸着されない範囲であるが、表面82に隙間無くマウントできる。   As a result, when the chip 40 is mounted on the insulating substrate 81, for example, when the collet 60 with the contact surface 68 and the suction surface 67 having the same height is lowered toward the insulating substrate 81, for example, first, the chip back surface that is the active region 43 is in contact with the surface 82 of the insulating substrate 81. The peripheral region of the edge 43a is a range that is not attracted, but can be mounted on the surface 82 without a gap.

なお、上記θを最大0.3程度に設定すれば、エッジ43aの周辺領域への負荷を増やすことなく、チップ本体41の反りを防止した絶縁基板81への均一なマウントを達成できる。
また、第2実施形態では、当接面68と吸着面67が同じ高さのコレット60を例で説明したが、第1実施形態で説明したコレット60を用いてもよい。
If θ is set to about 0.3 at the maximum, uniform mounting on the insulating substrate 81 in which the warpage of the chip body 41 is prevented can be achieved without increasing the load on the peripheral region of the edge 43a.
In the second embodiment, the collet 60 having the contact surface 68 and the suction surface 67 having the same height has been described as an example. However, the collet 60 described in the first embodiment may be used.

1…光モジュール、2…パッケージ、2a…ベース、3…出力端子、4…シングルモードファイバ、5,11…フェルール、6,12,13…スリーブ、7…ジョイントスリーブ、8,14…レンズホルダ、9,26,29,33,36…集光レンズ、10…偏波保持ファイバ、15,21…コリメートレンズ、20…VOA、22,31…ビームスプリッタ、23…パワーモニタ用PD、24…偏波ビームスプリッタ、25,32…スキュー調整素子、28,35…ミラー、30…偏光子、34…半波長板、40…チップ、41…チップ本体、42…チップ表面、42a,43a…エッジ、43…チップ裏面、44…MMIミキサ、44a…SSC域、44b…MMI域、44c,45c…非アクティブ領域、45…導波路型PD、45a…PD/MIM域、50…アンプ、60…コレット、61…コレット本体、62…上面、63…管路、64…通気孔、65…下面、66…吸引用開口、67…吸着面、68…当接面、70…ステージ、71…第1の支持面、72…第2の支持面、81…絶縁基板、82…表面、83…裏面。 DESCRIPTION OF SYMBOLS 1 ... Optical module, 2 ... Package, 2a ... Base, 3 ... Output terminal, 4 ... Single mode fiber, 5,11 ... Ferrule, 6, 12, 13 ... Sleeve, 7 ... Joint sleeve, 8, 14 ... Lens holder, 9, 26, 29, 33, 36 ... Condensing lens, 10 ... Polarization maintaining fiber, 15, 21 ... Collimating lens, 20 ... VOA, 22, 31 ... Beam splitter, 23 ... PD for power monitor, 24 ... Polarization Beam splitter, 25, 32 ... Skew adjusting element, 28, 35 ... Mirror, 30 ... Polarizer, 34 ... Half wave plate, 40 ... Chip, 41 ... Chip body, 42 ... Chip surface, 42a, 43a ... Edge, 43 ... Chip back surface, 44 ... MMI mixer, 44a ... SSC region, 44b ... MMI region, 44c, 45c ... inactive region, 45 ... waveguide type PD, 45a PD / MIM area, 50 ... Amplifier, 60 ... Collet, 61 ... Collet body, 62 ... Upper surface, 63 ... Pipe, 64 ... Vent, 65 ... Lower surface, 66 ... Suction opening, 67 ... Suction surface, 68 ... Contact surface, 70 ... stage, 71 ... first support surface, 72 ... second support surface, 81 ... insulating substrate, 82 ... front surface, 83 ... back surface.

Claims (4)

所定の機能を実現するためのアクティブ領域が少なくともチップ表面の所定エッジの周辺領域に設けられたチップを絶縁基板にマウントする光モジュールの製造方法であって、
前記チップ表面の前記アクティブ領域を除いた範囲を吸着するステップと、
前記所定エッジに対向したチップ裏面に位置するエッジを前記絶縁基板の表面に接触させるステップと、
前記チップ裏面の全体を前記絶縁基板の表面に接触させるステップと
を含む光モジュールの製造方法。
An active module for realizing a predetermined function is a method for manufacturing an optical module in which a chip provided at least in a peripheral region of a predetermined edge of a chip surface is mounted on an insulating substrate,
Adsorbing the area excluding the active area of the chip surface;
Contacting an edge located on the back surface of the chip facing the predetermined edge with the surface of the insulating substrate;
And a step of bringing the entire back surface of the chip into contact with the surface of the insulating substrate.
所定の機能を実現するためのアクティブ領域が少なくともチップ表面の所定エッジの周辺領域に設けられたチップを絶縁基板にマウントする光モジュールの製造装置であって、
前記チップ表面の前記アクティブ領域を除いた範囲を吸着するコレットと、前記絶縁基板を載置するステージとを備え、
前記所定エッジに対向したチップ裏面に位置するエッジを前記絶縁基板の表面に接触させた後、前記チップ裏面の全体を前記絶縁基板の表面に接触させる、光モジュールの製造装置。
An optical module manufacturing apparatus for mounting a chip provided with an active region for realizing a predetermined function at least in a peripheral region of a predetermined edge of a chip surface on an insulating substrate,
A collet that adsorbs a range excluding the active area of the chip surface, and a stage on which the insulating substrate is placed,
An optical module manufacturing apparatus, wherein an edge located on a back surface of a chip facing the predetermined edge is brought into contact with the surface of the insulating substrate, and then the entire back surface of the chip is brought into contact with the surface of the insulating substrate.
前記コレットは、吸引用開口の周囲に形成されて前記アクティブ領域を除いた範囲に当接する吸着面と、前記所定エッジの周辺領域に当接する当接面とを有し、
該当接面が前記吸着面よりも突出している、請求項2に記載の光モジュールの製造装置。
The collet has a suction surface that is formed around the suction opening and contacts a range excluding the active region, and a contact surface that contacts a peripheral region of the predetermined edge,
The optical module manufacturing apparatus according to claim 2, wherein the contact surface protrudes from the suction surface.
前記ステージは、前記絶縁基板の表面が前記チップ裏面に位置する前記エッジの周辺領域に対向するように前記絶縁基板の裏面を支持する第1の支持面と、前記絶縁基板の表面が前記チップ裏面に位置する前記エッジの周辺領域を除いた範囲に対向するように前記絶縁基板の裏面を支持する第2の支持面とを有し、
前記第1の支持面が前記第2の支持面よりも突出している、請求項2又は3に記載の光モジュールの製造装置。
The stage includes a first support surface that supports a back surface of the insulating substrate such that a surface of the insulating substrate faces a peripheral region of the edge located on the chip back surface, and the surface of the insulating substrate is the chip back surface. A second support surface that supports the back surface of the insulating substrate so as to face the range excluding the peripheral region of the edge located at
4. The optical module manufacturing apparatus according to claim 2, wherein the first support surface protrudes from the second support surface. 5.
JP2014104127A 2014-05-20 2014-05-20 Optical module manufacturing method and optical module manufacturing apparatus Active JP6413340B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014104127A JP6413340B2 (en) 2014-05-20 2014-05-20 Optical module manufacturing method and optical module manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014104127A JP6413340B2 (en) 2014-05-20 2014-05-20 Optical module manufacturing method and optical module manufacturing apparatus

Publications (2)

Publication Number Publication Date
JP2015219436A true JP2015219436A (en) 2015-12-07
JP6413340B2 JP6413340B2 (en) 2018-10-31

Family

ID=54778839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014104127A Active JP6413340B2 (en) 2014-05-20 2014-05-20 Optical module manufacturing method and optical module manufacturing apparatus

Country Status (1)

Country Link
JP (1) JP6413340B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022103047A (en) * 2020-12-25 2022-07-07 梭特科技股▲分▼有限公司 Die bonding method that makes contact at corners or sides where there is no impact force

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5321570A (en) * 1976-08-11 1978-02-28 Matsushita Electronics Corp Bonding method of semiconductor substrates
JPH0831916A (en) * 1994-07-15 1996-02-02 Canon Inc Method and apparatus for mounting wafer chip
JPH09298208A (en) * 1996-05-01 1997-11-18 Hitachi Ltd Method and equipment for manufacturing semiconductor device
JP2006114831A (en) * 2004-10-18 2006-04-27 Sharp Corp Pickup method of semiconductor laser chip and vacuum collet

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5321570A (en) * 1976-08-11 1978-02-28 Matsushita Electronics Corp Bonding method of semiconductor substrates
JPH0831916A (en) * 1994-07-15 1996-02-02 Canon Inc Method and apparatus for mounting wafer chip
JPH09298208A (en) * 1996-05-01 1997-11-18 Hitachi Ltd Method and equipment for manufacturing semiconductor device
JP2006114831A (en) * 2004-10-18 2006-04-27 Sharp Corp Pickup method of semiconductor laser chip and vacuum collet

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022103047A (en) * 2020-12-25 2022-07-07 梭特科技股▲分▼有限公司 Die bonding method that makes contact at corners or sides where there is no impact force
JP7193600B2 (en) 2020-12-25 2022-12-20 梭特科技股▲分▼有限公司 Die bonding method that contacts at corners or sides without impact force

Also Published As

Publication number Publication date
JP6413340B2 (en) 2018-10-31

Similar Documents

Publication Publication Date Title
US11256046B2 (en) Photonic interface for electronic circuit
US9684126B2 (en) Optical module having multi-mode coupler formed on semiconductor substrate
US10677986B1 (en) Non-hermetic semiconductor optical amplifier integration on silicon photonics
CN203164479U (en) Flat configuration light receiving assembly and optical module
JP2014527639A (en) Optical frame mounted with micro-machined alignment features in the die
JP2014167546A (en) Optical modulator module
US9473245B2 (en) Optical module including semiconductor optical modulator
US20160231581A1 (en) Multiple Laser Optical Assembly
CN103270443A (en) Optical module and method of manufacturing same
JP2017092262A (en) Optical integrated device, method for manufacturing the same, and optical communication device
JP6413340B2 (en) Optical module manufacturing method and optical module manufacturing apparatus
JPH11326662A (en) Optical planar circuit
JP2018010036A (en) Optical coupling method
JP6299857B2 (en) Optical module and digital coherent receiver
JP7088472B2 (en) Manufacturing method of optical receiver
JP2016167006A (en) Optical module and manufacturing method thereof
JP6491980B2 (en) Manufacturing method of optical module
CN118625459A (en) Optical components and optoelectronic devices for use in optoelectronic components
WO2022009259A1 (en) Light-receiving module
JP2021043469A (en) Optical coupling method
JP2016170371A (en) Element holding structure and light receiving module
JP2015014689A (en) Plate arrangement light-receiving package and optical module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180917

R150 Certificate of patent or registration of utility model

Ref document number: 6413340

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250