JP2015207706A - Thin-film lamination structure of compound semiconductor, semiconductor device using the same, and method of manufacturing them - Google Patents
Thin-film lamination structure of compound semiconductor, semiconductor device using the same, and method of manufacturing them Download PDFInfo
- Publication number
- JP2015207706A JP2015207706A JP2014088348A JP2014088348A JP2015207706A JP 2015207706 A JP2015207706 A JP 2015207706A JP 2014088348 A JP2014088348 A JP 2014088348A JP 2014088348 A JP2014088348 A JP 2014088348A JP 2015207706 A JP2015207706 A JP 2015207706A
- Authority
- JP
- Japan
- Prior art keywords
- ingan
- composition
- layer
- thin film
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 115
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 150000001875 compounds Chemical class 0.000 title claims abstract description 53
- 238000003475 lamination Methods 0.000 title claims abstract 3
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000203 mixture Substances 0.000 claims abstract description 140
- 239000010408 film Substances 0.000 claims description 56
- 239000000758 substrate Substances 0.000 claims description 36
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 24
- 230000001681 protective effect Effects 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 abstract description 38
- 238000010030 laminating Methods 0.000 abstract 1
- 238000005253 cladding Methods 0.000 description 25
- 229910052594 sapphire Inorganic materials 0.000 description 7
- 239000010980 sapphire Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000004626 scanning electron microscopy Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、内在欠陥(転位)を低減する構造を有する化合物半導体の薄膜積層構造、半導体装置およびそれらの製造方法に関し、特に、InGaNを発光層とする可視光半導体レーザなどを有する半導体装置に適用されて好適なものである。 The present invention relates to a compound semiconductor thin film stack structure having a structure for reducing intrinsic defects (dislocations), a semiconductor device, and a method for manufacturing the same, and more particularly, to a semiconductor device having a visible light semiconductor laser using InGaN as a light emitting layer. It is suitable.
従来、特許文献1において、GaN基板などを高品質化するための構造および製造方法として、横方向選択成長(ELO:Epitaxial Lateral Overgrowth)を用いる方法が提案されている。
Conventionally,
具体的には、下地結晶となる第1の3−5族化合物半導体層のc面上にストライプ状のマスク層をストライプの方向が<1−100>方向から0.095度以上9.6度未満の範囲内でずれるようにして形成している。そして、このマスク層を用いてc面上に第2の3−5族化合物半導体層を横方向選択成長させている。マスク層のストライプ方向を所定の<1−100>方向から上述の範囲内でずらすことにより、下地結晶のc面上に横方向選択成長する所要の化合物半導体層のc軸のゆらぎが低減される。このため、第2の3−5族化合物半導体層に生じる小傾角粒界を減少することが可能になって、GaN基板などを高品質化することが可能となる。 Specifically, a stripe-shaped mask layer is formed on the c-plane of the first Group 3-5 compound semiconductor layer serving as a base crystal with a stripe direction of 0.095 degrees or more and 9.6 degrees from the <1-100> direction. It is formed so as to deviate within the range of less than. The second group 3-5 compound semiconductor layer is selectively grown in the lateral direction on the c-plane using this mask layer. By shifting the stripe direction of the mask layer from a predetermined <1-100> direction within the above-described range, the fluctuation of the c-axis of the required compound semiconductor layer that is selectively grown in the lateral direction on the c-plane of the base crystal is reduced. . For this reason, it is possible to reduce the low-angle grain boundaries generated in the second 3-5 group compound semiconductor layer, and it is possible to improve the quality of the GaN substrate and the like.
しかしながら、上記特許文献1に記載の製造方法ではIn組成を大きくできないという問題がある。また、横方向選択成長により横方向に伸展した転位が縦方向に向きを変える点で集合した転位は表面でも残存するという課題がある。
However, the manufacturing method described in
本発明は上記点に鑑みて、In組成を大きくでき、かつ、転位を低減した構造を有する化合物半導体の薄膜積層構造、半導体装置およびそれらの製造方法を提供することを目的とする。 The present invention has been made in view of the above points, and it is an object of the present invention to provide a compound semiconductor thin-film stack structure, a semiconductor device, and a method for manufacturing the same, having a structure in which the In composition can be increased and dislocations are reduced.
上記目的を達成するため、請求項1ないし4に記載の発明では、GaN基板(1)または表面にGaN薄膜が形成された支持基板にて構成される基板と、基板の上に設けられ、複数の開口部(2a)が形成された第1の保護膜(2)と、第1の保護膜における複数の開口部を通じて基板から上方に成長させられ、断面が三角形状で構成されたGaNよりなる複数の第1の島状部(3)と、複数の第1の島状部それぞれの表面を覆い、In組成が高くされた第1の高In組成InGaN薄膜(4)と、第1の高In組成InGaN薄膜よりもIn組成が低くされ、第1の高In組成InGaN薄膜から横方向選択成長させられていると共に、隣り合う複数の第1の島状部から横方向選択成長させられた部分同士が合一した第1のInGaN層(5)と、第1のInGaN層の上に設けられ、複数の開口部(6a)が形成された第2の保護膜(6)と、第2の保護膜における複数の開口部を通じて第1のInGaN層から上方に成長させられ、断面が三角形状で構成されたInGaNよりなる複数の第2の島状部(7)と、複数の第2の島状部それぞれの表面を覆い、In組成が高くされた第2の高In組成InGaN薄膜(8)と、第2の高In組成InGaN薄膜よりもIn組成が低くされ、第2の高In組成InGaN薄膜から横方向選択成長させられていると共に、隣り合う複数の第2の島状部から横方向選択成長させられた部分同士が合一した第2のInGaN層(9)と、を有し、第2のInGaN層が第1のInGaN層よりもIn組成が高くされていることを特徴としている。
In order to achieve the above object, according to the invention described in
このように、マスク材となる保護膜を用いて、複数のInGaN層を順に積層した構造によって構成されている。そして、各保護膜の開口部より断面が三角形状の島状部を構成し、その上に高In組成InGaN薄膜を形成するようにしている。このため、内部に存在する貫通転位が成長方向に対して平行に伸張するようにでき、転位を低減することが可能となる。 In this way, the structure is formed by sequentially stacking a plurality of InGaN layers using a protective film as a mask material. An island-shaped portion having a triangular cross section is formed from the opening of each protective film, and a high In composition InGaN thin film is formed thereon. For this reason, threading dislocations existing inside can be extended parallel to the growth direction, and dislocations can be reduced.
また、複数のInGan層については、上層に行くほど、In組成が大きくなるようにしてある。これにより、積層されるに連れて徐々にIn組成を高くなるようにでき、積層数を増やすことで、より高In組成のInGaN層が得られる構造となる。 In addition, with respect to the plurality of InGan layers, the In composition increases as it goes upward. As a result, the In composition can be gradually increased as the layers are stacked, and by increasing the number of stacked layers, an InGaN layer having a higher In composition can be obtained.
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。 In addition, the code | symbol in the bracket | parenthesis of each said means shows an example of a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other will be described with the same reference numerals.
(第1実施形態)
本発明の第1実施形態について説明する。本実施形態では、InGaNを発光層とする可視光半導体レーザなどへの適用に好適な転位が低減された構造を有する化合物半導体の薄膜積層構造およびその製造方法について説明する。
(First embodiment)
A first embodiment of the present invention will be described. In the present embodiment, a compound semiconductor thin film stack structure having a structure with reduced dislocations suitable for application to a visible light semiconductor laser or the like using InGaN as a light emitting layer and a method for manufacturing the same will be described.
図1に示すように、本実施形態にかかる化合物半導体の薄膜積層構造は、下地材料としてGaN基板1を用いて形成されている。ここではGaN基板1を用いているが、下地材料がGaN層であれば良いため、サファイヤ基板などを支持基板として用いて、その支持基板上にGaN層を形成した構造であっても良い。このGaN基板1の表面には、複数の開口部2aが離間して形成された第1の保護膜に相当する1層目のマスク材2が成膜されている。
As shown in FIG. 1, the compound semiconductor thin film laminated structure according to the present embodiment is formed using a
マスク材2は、例えばシリコン酸化膜(SiO2)やシリコン窒化膜(SiN)などの絶縁膜によって構成されている。マスク材2に形成された開口部2aの上面形状については任意であるが、例えば円形状、四角形状、ストライプ形状などとされている。
The
GaN基板1のうちマスク材2の開口部2aから露出させられた部分の表面には、GaN層3がエピタキシャル成長によって選択成長させられている。開口部2aが複数個離間して形成されていることから、GaN層3は複数個島状に配置された状態となっており、第1の島状部を構成している。GaN層3は、下地となるGaN基板1に対して格子定数が合っていることから、GaN基板1との界面での転位発生が抑制されたものとなっており、存在している転位は主にGaN基板1からの貫通転位のみとなっている。GaN層3の断面形状は成長方向先端側に進むにつれて先細りとなることで三角形となっており、内部に存在する貫通転位は成長方向に対して平行に形成された状態となっている。
On the surface of the portion of the
GaN層3の表面には、In組成を多くした高In組成InGaN薄膜4が形成されている。この高In組成InGaN薄膜4の表面およびマスク材2の表面よりInGaN層5が形成されている。高In組成InGaN薄膜4の組成は、この上に形成されているInGaN層5よりもIn組成が多くされている。高In組成InGaN薄膜4においては、GaN層3と格子定数が異なっていることから、完全緩和によって転位が低減された状態になっている。
A high In composition InGaN
InGaN層5は、組成がInx1Ga(1-x1)Nとされた1層目InGaN層に相当するものであり、高In組成InGaN薄膜4を起点としてエピタキシャル成長させられることで形成されている。InGaN層5は、まずは横方向選択成長によって主に横方向に成長し、隣り合う高In組成InGaN薄膜4から横方向選択成長したInGaN層5同士が合一して、さらに上方(縦方向)に成長した構造となっている。このため、高In組成InGaN薄膜4と同じ高さにおいては転位が横方向に伸び、隣り合う高In組成InGaN薄膜4から横方向選択成長したInGaN層5同士が合一した位置において、転位が1箇所に集合して上方に伸びた状態になっている。また、高In組成GaN薄膜4の頂点位置からも、転位が上方に伸びた状態になっている(以下、転位が1箇所に集中して上方に伸びている箇所および高In組成GaN薄膜4の頂点位置から転位が上方に伸びている箇所のように、転位が上方に伸びている箇所を「転位形成箇所」という)。このInGaN層5の表面には、第2の保護膜に相当する2層目のマスク材6が形成されている。
The
マスク材6は、例えばシリコン酸化膜(SiO2)やシリコン窒化膜(SiN)などの絶縁膜によって構成されている。マスク材2に形成された開口部6aの上面形状については任意であるが、例えば円形状、四角形状、ストライプ形状などとされている。マスク材6に形成した開口部6aは、基板表面に対する法線方向から見て、1層目のマスク材2に形成された開口部2aからオフセットされた位置に形成されている。具体的には、伸びてきた転位がマスク材6によって停止させられるように、転位形成箇所にマスク材6が存在するように開口部6aの形成位置が設定されている。
The
また、InGaN層5のうちマスク材6の開口部6aから露出させられた部分の表面には、InGaN層7がエピタキシャル成長によって選択成長させられている。開口部6aが複数個離間して形成されていることから、InGaN層7は複数個島状に配置された状態となっており、第2の島状部を構成している。InGaN層7は、下地となるInGaN層5に対して格子定数が合っていることから、InGaN層5との界面での転位発生が抑制されたものとなっている。InGaN層5に貫通転位が存在している場合、それが受け継がれることになるが、マスク材6が転位形成箇所に形成されていることで、InGaN層5の貫通転位が閉塞され、転位数が減少させられている。InGaN層7の断面形状は成長方向先端側に進むにつれて先細りとなることで三角形となっており、内部に存在する貫通転位は成長方向に対して平行に形成された状態となっている。
An InGaN
InGaN層7の表面には、In組成を多くした2層目の高In組成InGaN薄膜8が形成されている。この高In組成InGaN薄膜8の表面およびマスク材6の表面よりInGaN層9が形成されている。高In組成InGaN薄膜8の組成は、この上に形成されているInGaN層9よりもIn組成が多くされている。高In組成InGaN薄膜8においては、InGaN層7と格子定数が異なっていることから、完全緩和によって転位が低減された状態になっている。
On the surface of the
InGaN層9は、組成がInx2Ga(1-x2)Nとされた2層目InGaN層に相当するものであり、高In組成InGaN薄膜8を起点としてエピタキシャル成長させられることで形成されている。InGaN層9も、上記したInGaN層5と同様の構造となっている。ただし、マスク材6によって転位が低減されていることから、InGaN層9は、InGaN層5よりも更に転位が低減された状態になっている。InGaN層9は、In組成が1層目のInGaN層5よりも大きくされている(x1<x2)。
The
このInGaN層9の表面には、さらに第3の保護膜に相当する3層目のマスク材10が形成されている。マスク材10は、基本的には1層目や2層目のマスク材2、6と同様の構成とされているが、マスク材10に形成された開口部10aがマスク材6の開口部6aからオフセットされた構造とされている。これにより、InGaN層9に形成された貫通転位がさらに閉塞されている。また、開口部10aより、さらにInGaN層11が形成されている。このInGaN層11は、InGaN層9と同様の構成とされており、InGaN層7と同様に断面三角形状とされている。また、開口部10aが複数個離間して形成されていることから、InGaN層11は複数個島状に配置された状態となっており、第3の島状部を構成している。
A third-
さらに、InGaN層11の表面に、2層目の高In組成InGaN薄膜8と同様の構成とされた高In組成InGaN薄膜12が形成されている。そして、高In組成InGaN薄膜12およびマスク材10の表面に、InGaN層13が形成されている。InGaN層13は、組成がInx3Ga(1-x3)Nとされた3層目InGaN層に相当するものであり、高In組成InGaN薄膜8を起点としてエピタキシャル成長させられることで形成されている。InGaN層13は、In組成が2層目のInGaN層9よりも大きくされている(x2<x3)。
Further, a high In composition InGaN
このように、本実施形態にかかる化合物半導体の薄膜積層構造は、マスク材2、6、10を用いて、複数のInGaN層5、9、13を順に積層した構造によって構成されている。そして、各マスク2、6、10の開口部2a、6a、10aよりGaN層3やInGaN層7、11を断面が三角形状の島状部で構成し、その上に高In組成InGaN薄膜5、9、13を形成するようにしている。このため、内部に存在する貫通転位が成長方向に対して平行に伸張するようにでき、転位を低減することが可能となる。
As described above, the compound semiconductor thin film stacked structure according to the present embodiment is configured by sequentially stacking the plurality of InGaN layers 5, 9, and 13 using the
また、複数のInGan層5、9、13については、上層に行くほど、In組成が大きくなるようにしてある。つまり、m層目(mは自然数)のInGaN層の組成がInxmGa(1-xm)Nであるとすると、m層目とその上層となるm+1層目のInGaN層のIn組成を比較すると、xm<x(m+1)となるようにしている。このように、積層されるに連れて徐々にIn組成が高くなるようにされているため、積層数を増やすことで、より高In組成のInGaN層が得られる構造となる。 Further, the In composition of the plurality of InGan layers 5, 9, and 13 is increased as it goes to the upper layer. That is, when the composition of the m-th layer (m is a natural number) InGaN layer is In xm Ga (1-xm) N, the In composition of the m + 1th layer and the (m + 1) th InGaN layer that is the upper layer is compared. , Xm <x (m + 1). As described above, the In composition is gradually increased as the layers are stacked. Therefore, by increasing the number of stacked layers, an InGaN layer having a higher In composition can be obtained.
なお、本実施形態では、InGaN層5、9、13の3層を積層したものとしたが、この数は任意であり、2層以上の複数層であれば良い。 In the present embodiment, three layers of InGaN layers 5, 9, and 13 are stacked. However, this number is arbitrary, and a plurality of layers of two or more layers may be used.
次に、上記のように構成される化合物半導体の薄膜積層構造の製造方法について、図2を参照して説明する。 Next, the manufacturing method of the compound semiconductor thin film laminated structure comprised as mentioned above is demonstrated with reference to FIG.
〔図2(a)に示す工程〕
GaN基板1を用意し、この上に例えばCVD法などによって絶縁膜を成膜することで1層目のマスク材2を形成する。そして、マスク材2をパターニングし、所望位置に開口部2aを形成する。その後、GaN基板1のうちマスク材2の開口部2aから露出させられた部分の表面に、エピタキシャル成長によってGaN層3を選択成長させる。このとき成長するGaN層3は、断面形状が三角形状となる。また、下地となるGaN基板1に対して格子定数が合っていることから、GaN層3はGaN基板1との界面での転位発生が抑制されたものとなっており、GaN基板1からの貫通転位のみがGaN層3に形成される。
[Step shown in FIG. 2 (a)]
A
続いて、GaN層3の表面に、In組成を多くした高In組成InGaN薄膜4を成長させる。さらに、この高In組成InGaN薄膜4の表面およびマスク材2の表面よりInGaN層5を成長させていく。
Subsequently, a high In composition InGaN
〔図2(b)に示す工程〕
InGaN層5の成長を続けると、InGaN層5が主に横方向選択成長していき、その成長に合わせて、転位も結晶方位に従って伸びるように形成される。そして、隣り合う高In組成InGaN薄膜4から横方向選択成長したInGaN層5同士が合一する。この位置において、転位が1箇所に集合する。
[Step shown in FIG. 2 (b)]
If the growth of the
〔図2(c)に示す工程〕
InGaN層5の上方への成長が進み、転位も上方に伸びた状態になる。また、高In組成GaN薄膜4の頂点位置からも、転位が上方に伸びた状態になる。そして、このようにしてInGaN層5を所望厚さ成長させる。
[Step shown in FIG. 2 (c)]
As the
〔図2(d)に示す工程〕
再び例えばCVD法などによって2層目のマスク材6を形成したのち、図2(a)〜(c)と同様の工程を行うことで、InGaN層7、高In組成InGaN薄膜8およびInGaN層9を形成する。
[Step shown in FIG. 2 (d)]
After the
この後の工程については図示していないが、3層目についても図2(a)〜(c)と同様の製造工程を行うことで、図1に示した化合物半導体の薄膜積層構造が完成する。 Although the subsequent steps are not shown in the drawing, the compound semiconductor thin film laminated structure shown in FIG. 1 is completed by performing the same manufacturing steps as in FIGS. 2A to 2C for the third layer. .
このように、InGaN層を徐々に高In組成にできるように、複数層のInGaN層5、9、13を積層して形成するようにしている。そして、その際に、各InGaN層5、9、13の下に高In組成InGaN薄膜4、8、12を挿入していることから、格子定数の相違による完全緩和により、これらよりも下層に存在していた転位を低減することが可能となる。
In this manner, the InGaN layers 5, 9, and 13 are stacked and formed so that the InGaN layer can be gradually increased in In composition. At that time, the high In composition InGaN
また、マスク材2の開口部2aから最初に選択成長させるGaN層3を断面三角形にすることで、その頂点位置と転位形成箇所のみに転位の上方への伸張を最小化することが可能となる。さらに、マスク材2、6、10の開口部2a、6a、10aの形成位置をオフセットしていることから、上方に伸張した転位が上層のマスク材によって閉塞され、更に転位を低減することが可能になる。
Further, by making the
したがって、In組成を大きくでき、かつ、転位を低減した構造の化合物半導体の薄膜積層構造とすることが可能となる。 Therefore, it is possible to obtain a compound semiconductor thin film stack structure in which the In composition can be increased and dislocations are reduced.
参考として、上記のようにして製造した化合物半導体の薄膜積層構造について効果を確認した。具体的には、図3に示すように、サファイア基板20の上に厚さ2.3μmのGaN層21と厚さ10nmの高In組成InGaN薄膜22および厚さ500nm〜600nmのInGaN層23を順に成膜した構造を作成した。そして、各構造における転位数をSEM(走査電子顕微鏡法)で調べた。また、比較例として、GaN基板のみの状態での転位数や高In組成InGaN薄膜22を形成しなかった場合においてInGaN層23を888℃で成膜した場合の転位数についても調べた。高In組成InGaN薄膜22を形成する場合については、InGaN層23の成膜温度を888℃と905℃に変えて転位数を調べた。
As a reference, the effect of the compound semiconductor thin film laminated structure manufactured as described above was confirmed. Specifically, as shown in FIG. 3, a 2.3 μm
その結果、図4に示すように、高In組成InGaN薄膜22を形成していない場合と比較して形成した場合の方が転位数を減少させられていることが確認された。また、InGaN層23の成膜温度が変わっても、共に転位数が減少させられていた。特に、成膜温度を905℃とした場合においては、転位の大きさが大きくなっていたものの、888℃とした場合と比較しても転位数を減少させられていた。このように、高In組成InGaN薄膜22を挿入することで、その上に形成されるInGaN層23の転位数を減少させることが可能となることが分かる。
As a result, as shown in FIG. 4, it was confirmed that the number of dislocations was reduced in the case where it was formed compared to the case where the high In composition InGaN
なお、サファイア基板20の上にGaN層21を形成した場合、転位数が多くなる。本実施形態の構造と従来構造の転位数の比較をし易くするために、サファイア基板20を用いているが、上記したようにGaN基板1を用いれば、より転位数を減少することが可能となる。
When the
さらに、図5に示すように、サファイア基板30の上にGaN層31と開口部32aが形成されたマスク材32を形成したのち、開口部32aよりGaN層33を成膜し、さらにその上に高In組成InGaN薄膜34とInGaN層35を積層した。そして、この構造において、カソードルミネッセンス(CL)像を確認したところ、図6に示す画像が得られた。この図に示されるように、上方への転位は断面三角形状とされたGaN層33の頂点より伸張しているものの、残りの転位は横方向にしか伸張しておらず、低転位領域を形成できていることが確認できる。この結果からも、上方への転位の伸張を最小化できていることが判る。
Further, as shown in FIG. 5, after forming the
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態では、第1実施形態で説明した化合物半導体の薄膜積層構造を適用した半導体装置の具体例について説明する。
(Second Embodiment)
A second embodiment of the present invention will be described. In the present embodiment, a specific example of a semiconductor device to which the compound semiconductor thin film stacked structure described in the first embodiment is applied will be described.
図7は、第1実施形態で説明した化合物半導体の薄膜積層構造を用いたレーザダイオードを形成したチップの断面図である。このレーザダイオードは、次のように構成されている。具体的には、図7に示されるように、n型基板41の上に緩衝層42、n型クラッド層43、ガイド層44、活性層45、電子ブロック層46、ガイド層47、p型クラッド層48、コンタクト層49が順に形成されている。コンタクト層49、p型クラッド層48を貫通してガイド層47に達する凹部50が設けられることでリッジ形状が構成され、その表面に絶縁膜51が形成されている。また、絶縁膜51に形成されたコンタクトホールを通じてコンタクト層49に対してp型電極52が電気的に接続されると共に、n型基板41の裏面側においてn型電極53が電気的に接続されている。このような構成によってレーザダイオードが構成されている。
FIG. 7 is a cross-sectional view of a chip in which a laser diode using the compound semiconductor thin film laminated structure described in the first embodiment is formed. This laser diode is configured as follows. Specifically, as shown in FIG. 7, a
そして、このような構成のレーザダイオードのうちの緩衝層42を第1実施形態で説明した化合物半導体の薄膜積層構造によって構成している。このように、レーザダイオードにおける緩衝層42として、第1実施形態で説明した化合物半導体の薄膜積層構造を適用することができる。
The
続いて、上記のように構成されるレーザダイオードの製造方法について説明する。 Then, the manufacturing method of the laser diode comprised as mentioned above is demonstrated.
まず、n型GaNにて構成されるn型基板41を用意する。そして、このn型基板41を第1実施形態で説明したGaN基板1として用いて、この上に、第1実施形態で説明した製造方法を用いて例えば1層当たり2μmの厚さで合計6μm程度の厚さとなる3層構造のInGaN層を構成する。これにより、例えば緩衝層42における最上層のInGaN層のIn組成を20%程度にすることができる。
First, an n-
次に、緩衝層42の上に、n型InGaNにて構成されるn型クラッド層43を成膜する。例えば、1μmの膜厚でn型クラッド層43を成膜しており、In組成を20%程度、ドーパントにはSiを用いてドーピング濃度を1×1019cm-3としている。また、このn型クラッド層43の上に、ノンドープInGaNにて構成されるガイド層44を成膜する。例えば、200nmの膜厚でガイド層44を成膜しており、In組成を25%程度としている。
Next, an n-
さらに、ガイド層44の上に、In0.3Ga0.7N量子井戸層/In0.15Ga0.85N障壁層の組み合わせ一組からなる単一量子井戸、または、複数組からなる多重量子井戸にて構成される活性層45を成膜する。各量子井戸層、障壁層はいずれもノンドープとされ、例えば各量子井戸層におけるIn組成は40%、各障壁層におけるIn組成は25%としており、膜厚については量子井戸層を3nm、障壁層を12nmとしている。
Further, on the
続いて、活性層45の上にノンドープのInGaNにて構成される電子ブロック層46を成膜する。例えば、In組成を20%、膜厚を15nmとして電子ブロック層46を成膜している。また、電子ブロック層46の上にノンドープのInGaNにて構成されるガイド層47を成膜する。例えば、200nmの膜厚でガイド層44を成膜しており、In組成を25%程度としている。
Subsequently, an
次に、ガイド層47の上にp型InGaNにて構成されるp型クラッド層48を成膜する。例えば、1μmの膜厚でp型クラッド層48を成膜しており、In組成を20%程度、ドーパントにはMgを用いてドーピング濃度を5×1018cm-3としている。また、このp型クラッド層48の上に、p型InGaNにて構成されるコンタクト層49を成膜する。例えば、200nmの膜厚でコンタクト層49を成膜しており、In組成を20%程度、ドーパントにはMgを用いてドーピング濃度を5×1019cm-3としている。
Next, a p-
その後、所望のマスクを用いたドライエッチングを行うことで、コンタクト層49およびp型クラッド層48を貫通してガイド層47の途中まで達する凹部50を形成する。これにより、発光幅の中央部に幅2μmのリッジ形状を形成する。
Thereafter, by performing dry etching using a desired mask, the
さらに、その表面にSiO2やSiNなどで構成される絶縁膜51を成膜したのち、所望のマスクを用いてパターニングし、コンタクト層49上において絶縁膜51にコンタクトホールを形成する。そして、表面側にp型電極52を形成すると共に、裏面側にn型電極53を形成したのち、レーザダイオードの形成工程として周知となっている各工程、すなわち、へき開して端面を露出させたり、端面反射率調整用の多層膜を形成する工程を行う。最後に、キャビティ方向に沿ってチップを切り出すことで、図7に示したレーザダイオードのチップが完成する。
Further, an insulating
以上説明したように、レーザダイオードのうちの緩衝層42を第1実施形態で説明した化合物半導体の薄膜積層構造によって構成することができる。このように構成されるレーザダイオードは、緩衝層42として第1実施形態で説明したような転位が低減され、かつ、In組成が徐々に高くされたものを用いることができる。つまり、InGaNを発光層とするレーダダイオードのような可視光半導体レーザにおいて、可視光半導体レーザの高性能化・長寿命化を損なう転位が低減され、かつ、In組成を大きくして発光波長を長くすることが可能となる。
As described above, the
このように、第1実施形態で説明した化合物半導体の薄膜積層構造は、InGaNを発光層とする可視光半導体レーザにおいて、可視光半導体レーザの高性能化・長寿命化を損なう転位を低減し、発光波長を長くするためにIn組成を大きくすることができる構造の化合物半導体の薄膜積層構造として用いることができる。 As described above, the compound semiconductor thin film stacked structure described in the first embodiment reduces dislocations that impair the performance and longevity of the visible light semiconductor laser in the visible light semiconductor laser using InGaN as the light emitting layer. It can be used as a compound semiconductor thin film stack structure in which the In composition can be increased in order to increase the emission wavelength.
(第3実施形態)
本発明の第3実施形態について説明する。本実施形態でも、第1実施形態で説明した化合物半導体の薄膜積層構造を適用した半導体装置の具体例について説明する。
(Third embodiment)
A third embodiment of the present invention will be described. Also in this embodiment, a specific example of a semiconductor device to which the compound semiconductor thin film stacked structure described in the first embodiment is applied will be described.
図8は、第1実施形態で説明した化合物半導体の薄膜積層構造を用いた発光ダイオードを形成したチップの断面図である。この発光ダイオードは、次のように構成されている。具体的には、図8に示されるように、絶縁基板61の上にGaNテンプレート62、緩衝層63、n型クラッド層64、活性層65、p型クラッド層66、透明導電膜67が順に形成されている。透明導電膜67、p型クラッド層66および活性層65を貫通してn型クラッド層64に達する凹部68が設けられ、その表面に絶縁膜69が形成されている。また、絶縁膜69に形成されたコンタクトホールを通じて透明導電膜67に対してp型電極70が電気的に接続されると共に、n型クラッド層64に対してn型電極71が電気的に接続されている。このような構成によって発光ダイオードが構成されている。
FIG. 8 is a cross-sectional view of a chip in which a light emitting diode using the thin film laminated structure of compound semiconductors described in the first embodiment is formed. This light emitting diode is configured as follows. Specifically, as shown in FIG. 8, a
そして、このような構成の発光ダイオードのうちの緩衝層63を第1実施形態で説明した化合物半導体の薄膜積層構造によって構成している。このように、発光ダイオードにおける緩衝層63として、第1実施形態で説明した化合物半導体の薄膜積層構造を適用することができる。
The
続いて、上記のように構成される発光ダイオードの製造方法について説明する。 Then, the manufacturing method of the light emitting diode comprised as mentioned above is demonstrated.
まず、サファイア基板などで構成される絶縁基板61を用意する。そして、この絶縁基板61の上に、GaNテンプレート62を形成し、この上に、緩衝層63として、第1実施形態で説明した製造方法を用いて例えば1層当たり2μmの厚さで合計6μm程度の厚さとなる3層構造のInGaN層を構成する。これにより、例えば緩衝層63における最上層のInGaN層のIn組成を20%程度にすることができる。
First, an insulating
次に、緩衝層63の上に、n型InGaNにて構成されるn型クラッド層64を成膜する。例えば、1μmの膜厚でn型クラッド層64を成膜しており、In組成を20%程度、ドーパントにはSiを用いてドーピング濃度を1×1019cm-3としている。また、このn型クラッド層64の上に、In0.3Ga0.7N量子井戸層/In0.15Ga0.85N障壁層の組み合わせ一組からなる単一量子井戸、または、複数組からなる多重量子井戸にて構成される活性層65を成膜する。各量子井戸層、障壁層はいずれもノンドープとされ、例えば各量子井戸層におけるIn組成は40%、各障壁層におけるIn組成は25%としており、膜厚については量子井戸層を3nm、障壁層を12nmとしている。
Next, an n-
続いて、活性層65の上に、p型InGaNにて構成されるp型クラッド層66を成膜する。例えば、1μmの膜厚でp型クラッド層66を成膜しており、In組成を20%程度、ドーパントにはMgを用いてドーピング濃度を5×1018cm-3としている。また、このp型クラッド層66の上に、透明導電膜67を成膜する。
Subsequently, a p-
その後、所望のマスクを用いたドライエッチングを行うことで、透明導電膜67やp型クラッド層66および活性層65を貫通してn型クラッド層64の途中まで達する凹部68を形成する。
Thereafter, dry etching using a desired mask is performed to form a
さらに、その表面にSiO2やSiNなどで構成される絶縁膜69を成膜したのち、所望のマスクを用いてパターニングし、透明導電膜67上およびn型クラッド層64上において絶縁膜69にコンタクトホールを形成する。そして、透明導電膜67の表面にp型電極70を形成すると共に、n型クラッド層64の表面にn型電極71を形成し、最後に、チップを切り出すことで、図8に示した発光ダイオードのチップが完成する。
Further, an insulating
以上説明したように、発光ダイオードのうちの緩衝層63を第1実施形態で説明した化合物半導体の薄膜積層構造によって構成することができる。このように構成される発光ダイオードは、緩衝層63として第1実施形態で説明したような転位が低減され、かつ、In組成が徐々に高くされたものを用いることができる。つまり、発光ダイオードの高性能化・長寿命化を損なう転位が低減され、かつ、In組成を大きくして発光波長を長くすることが可能となる。
As described above, the
このように、第1実施形態で説明した化合物半導体の薄膜積層構造は、InGaNを発光層とする発光ダイオードにおいて、発光ダイオードの高性能化・長寿命化を損なう転位を低減し、発光波長を長くするためにIn組成を大きくすることができる構造の化合物半導体の薄膜積層構造として用いることができる。 As described above, the compound semiconductor thin film laminated structure described in the first embodiment reduces dislocations that impair the performance and long life of the light-emitting diode in the light-emitting diode using InGaN as the light-emitting layer, and lengthens the emission wavelength. Therefore, it can be used as a compound semiconductor thin film stack structure in which the In composition can be increased.
(第4実施形態)
本発明の第4実施形態について説明する。本実施形態でも、第1実施形態で説明した化合物半導体の薄膜積層構造を適用した半導体装置の具体例について説明する。
(Fourth embodiment)
A fourth embodiment of the present invention will be described. Also in this embodiment, a specific example of a semiconductor device to which the compound semiconductor thin film stacked structure described in the first embodiment is applied will be described.
図9は、第1実施形態で説明した化合物半導体の薄膜積層構造を用いたHEMTを形成したチップの断面図である。このHEMTは、次のように構成されている。具体的には、図9に示されるように、基板81の上にGaNテンプレート82、緩衝層83、チャネル層84、電子供給層85が順に形成されている。そして、電子供給層85の表面に絶縁膜86が形成されている。また、絶縁膜86に形成されたコンタクトホールを通じ、電子供給層85を貫通してチャネル層84に電気的に接続されるように、ソース電極87およびドレイン電極88が互いに離間して設けられている。そして、これらソース電極87とドレイン電極88との間において、絶縁膜86に形成されたコンタクトホールを通じて電子供給層85に電気的に接続されたゲート電極89が備えられている。このような構成によってHEMTが構成されている。
FIG. 9 is a cross-sectional view of a chip formed with a HEMT using the compound semiconductor thin film stack structure described in the first embodiment. This HEMT is configured as follows. Specifically, as shown in FIG. 9, a
そして、このような構成のHEMTのうちの緩衝層83を第1実施形態で説明した化合物半導体の薄膜積層構造によって構成している。このように、HEMTにおける緩衝層83として、第1実施形態で説明した化合物半導体の薄膜積層構造を適用することができる。
The
続いて、上記のように構成されるHEMTの製造方法について説明する。 Then, the manufacturing method of HEMT comprised as mentioned above is demonstrated.
まず、サファイア基板などで構成される基板81を用意する。そして、この基板81の上に、GaNテンプレート82を形成し、この上に、緩衝層83として、第1実施形態で説明した製造方法を用いて例えば1層当たり2μmの厚さで合計6μm程度の厚さとなる3層構造のInGaN層を構成する。これにより、例えば緩衝層83における最上層のInGaN層のIn組成を20%程度にすることができる。
First, a
次に、緩衝層83の上に、ノンドープInGaNにて構成されるチャネル層84を成膜する。例えば、500nmの膜厚でチャネル層84を成膜しており、In組成を20%程度としている。このチャネル層84の上に、ノンドープGaNにて構成される電子供給層85を例えば20nmの厚さで成膜する。
Next, a
さらに、その表面にSiNなどで構成される絶縁膜86を成膜したのち、所望のマスクを用いてパターニングし、ソース電極87やドレイン電極88の形成予定領域にコンタクトホールを形成する。このとき、同時に電子供給層85を貫通してチャネル層84に達するように凹部を設ける。そして、ソース電極87およびドレイン電極88を形成したのち、熱処理を施すことでソース電極87およびドレイン電極88をチャネル層84にオーミック接触させる。
Further, after an insulating
また、絶縁膜86のうちのゲート電極89の形成予定位置をリセスエッチングしたのち、その上にゲート電極89を形成する。最後に、チップを切り出すことで、図9に示したHEMTのチップが完成する。
In addition, after the
以上説明したように、HEMTのうちの緩衝層83を第1実施形態で説明した化合物半導体の薄膜積層構造によって構成することができる。このように構成されるHEMTは、緩衝層83として第1実施形態で説明したような転位が低減され、かつ、In組成が徐々に高くされたものを用いることができる。つまり、HEMTの高性能化・長寿命化を損なう転位が低減される。
As described above, the
このように、第1実施形態で説明した化合物半導体の薄膜積層構造は、InGaNが用いられるHEMTにおいて、HEMTの高性能化・長寿命化を損なう転位を低減した化合物半導体の薄膜積層構造として用いることができる。 As described above, the compound semiconductor thin film stacked structure described in the first embodiment is used as a compound semiconductor thin film stacked structure in which dislocations that impair the performance and long life of the HEMT are reduced in HEMTs using InGaN. Can do.
(他の実施形態)
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
(Other embodiments)
The present invention is not limited to the embodiment described above, and can be appropriately changed within the scope described in the claims.
例えば、上記各実施形態では、InGaN層を3層積層した化合物半導体の薄膜積層構造を例に上げて説明したが、2層以上の複数層形成されるものであれば良い。そして、InGaN層が積層される毎に、In組成が徐々に高くなるようにすることで、最上層のInGaN層のIn組成をより高いものとすることができる。 For example, in each of the above-described embodiments, the compound semiconductor thin film stack structure in which three InGaN layers are stacked has been described as an example. However, any structure in which two or more layers are formed may be used. Each time the InGaN layer is stacked, the In composition of the uppermost InGaN layer can be made higher by making the In composition gradually higher.
具体的には、GaN基板1もしくは支持基板上にGaN層を形成したものを基板として、この上に絶縁膜2等で構成される保護膜を成膜し、保護膜に形成された複数の開口部を通じて基板と反対方向に断面三角形状の複数の島状のGaN層3を形成する。また、このGaN層の表面に高In組成InGaN薄膜4を成膜したのち、さらに高In組成InGaN薄膜4の表面から横方向選択成長によってInGaN層5を形成する。そして、隣り合う高In組成InGaN薄膜4から横方向選択成長したInGaN層5を合一させ、それからInGaN層5を縦方向に成長させる。このような工程を繰り返し行うことで複数層のInGaN層を積層した化合物半導体の薄膜積層構造において、m層目(mは自然数)のInGaN層の組成がInxmGa(1-xm)N、その下層の高In組成InGaN薄膜の組成をInxm0Ga(1-xm0)Nとして、次の関係が成り立てば良い。すなわち、m層目とその上層となるm+1層目のInGaN層のIn組成を比較してxm<x(m+1)が成り立ち、m層目のInGaN層とその下層の高In組成InGaN薄膜のIn組成を比較してxm<xm0が成り立てば良い。
Specifically, a
また、上記第2〜第4実施形態では、第1実施形態で説明した化合物半導体の薄膜積層構造が適用できる半導体装置の一例を示したが、他の構造の半導体装置に対して適用しても良い。また、上記第2〜第4実施形態では、第1導電型をn型、第2導電型をp型とした構成の一例を示したが、各構成要素の導電型を反転させたタイプの素子に対しても本発明を適用することができる。 In the second to fourth embodiments, an example of a semiconductor device to which the compound semiconductor thin film stacked structure described in the first embodiment can be applied has been described. However, the present invention may be applied to semiconductor devices having other structures. good. In the second to fourth embodiments, an example in which the first conductivity type is an n-type and the second conductivity type is a p-type is shown. However, an element of a type in which the conductivity type of each component is inverted. The present invention can also be applied to.
1 GaN基板
2、6、10 マスク材
3 GaN層
4、8、12 高In組成InGaN薄膜
5、7、9、11、13 InGaN層
1
Claims (8)
前記基板の上に設けられ、複数の開口部(2a)が形成された第1の保護膜(2)と、
前記第1の保護膜における前記複数の開口部を通じて前記基板から上方に成長させられ、断面が三角形状で構成されたGaNよりなる複数の第1の島状部(3)と、
前記複数の第1の島状部それぞれの表面を覆い、In組成が高くされた第1の高In組成InGaN薄膜(4)と、
前記第1の高In組成InGaN薄膜よりもIn組成が低くされ、前記第1の高In組成InGaN薄膜から横方向選択成長させられていると共に、隣り合う前記複数の第1の島状部から横方向選択成長させられた部分同士が合一した第1のInGaN層(5)と、
前記第1のInGaN層の上に設けられ、複数の開口部(6a)が形成された第2の保護膜(6)と、
前記第2の保護膜における前記複数の開口部を通じて前記第1のInGaN層から上方に成長させられ、断面が三角形状で構成されたInGaNよりなる複数の第2の島状部(7)と、
前記複数の第2の島状部それぞれの表面を覆い、In組成が高くされた第2の高In組成InGaN薄膜(8)と、
前記第2の高In組成InGaN薄膜よりもIn組成が低くされ、前記第2の高In組成InGaN薄膜から横方向選択成長させられていると共に、隣り合う前記複数の第2の島状部から横方向選択成長させられた部分同士が合一した第2のInGaN層(9)と、を有し、
前記第2のInGaN層が前記第1のInGaN層よりもIn組成が高くされていることを特徴とする化合物半導体の薄膜積層構造。 A substrate composed of a GaN substrate (1) or a support substrate having a GaN thin film formed on its surface;
A first protective film (2) provided on the substrate and having a plurality of openings (2a);
A plurality of first island portions (3) made of GaN grown upward from the substrate through the plurality of openings in the first protective film and having a triangular cross section; and
A first high In composition InGaN thin film (4) covering the surface of each of the plurality of first island-shaped portions and having a high In composition;
The In composition is lower than that of the first high In composition InGaN thin film, is selectively grown in the lateral direction from the first high In composition InGaN thin film, and is laterally expanded from the plurality of adjacent first islands. A first InGaN layer (5) in which the directionally grown portions are joined together;
A second protective film (6) provided on the first InGaN layer and having a plurality of openings (6a);
A plurality of second island-shaped portions (7) made of InGaN grown upward from the first InGaN layer through the plurality of openings in the second protective film and having a triangular cross section;
A second high In composition InGaN thin film (8) covering the surface of each of the plurality of second island-shaped portions and having a high In composition;
The In composition is lower than that of the second high In composition InGaN thin film, is selectively grown in the lateral direction from the second high In composition InGaN thin film, and is laterally expanded from the adjacent second island-shaped portions. A second InGaN layer (9) in which the directionally grown portions are joined together,
2. A compound semiconductor thin film stacked structure, wherein the second InGaN layer has an In composition higher than that of the first InGaN layer.
前記緩衝層の上に半導体素子を形成していることを特徴とする半導体装置。 A thin film laminated structure of a compound semiconductor according to any one of claims 1 to 4 is provided as a buffer layer (42, 63, 83),
A semiconductor device, wherein a semiconductor element is formed on the buffer layer.
前記GaN基板または表面にGaN薄膜が形成された支持基板にて構成される基板を用意する工程と、
前記基板の上に、前記複数の開口部が形成された前記第1の保護膜を形成する工程と、
前記第1の保護膜における前記複数の開口部を通じて、断面が三角形状で構成されたGaNよりなる前記複数の第1の島状部を前記基板から上方にエピタキシャル成長させる工程と、
前記複数の第1の島状部それぞれの表面を覆うように、In組成が高くされた前記第1の高In組成InGaN薄膜を成膜する工程と、
前記第1の高In組成InGaN薄膜よりもIn組成が低くされた前記第1のInGaN層を、エピタキシャル成長により前記第1の高In組成InGaN薄膜から横方向選択成長させる共に、隣り合う前記複数の第1の島状部から横方向選択成長させられた部分同士を合一させたのち、さらに上方に成長させる工程と、
前記第1のInGaN層の上に、前記複数の開口部が形成された前記第2の保護膜を形成する工程と、
前記第2の保護膜における前記複数の開口部を通じて、断面が三角形状で構成されたInGaNよりなる前記複数の第2の島状部を前記第1のInGaN層から上方にエピタキシャル成長させる工程と、
前記複数の第2の島状部それぞれの表面を覆うように、In組成が高くされた前記第2の高In組成InGaN薄膜を成膜する工程と、
前記第2の高In組成InGaN薄膜よりもIn組成が低く、かつ、前記第1のInGaN層よりもIn組成が高くされた前記第2のInGaN層を、エピタキシャル成長により前記第2の高In組成InGaN薄膜から横方向選択成長させる共に、隣り合う前記複数の第2の島状部から横方向選択成長させられた部分同士を合一させたのち、さらに上方に成長させる工程と、を含んでいることを特徴とする化合物半導体の薄膜積層構造の製造方法。 A method for producing a thin film multilayer structure of a compound semiconductor according to any one of claims 1 to 4,
Preparing a substrate composed of the GaN substrate or a support substrate having a GaN thin film formed on the surface;
Forming the first protective film having the plurality of openings formed on the substrate;
Epitaxially growing the plurality of first island-shaped portions made of GaN having a triangular cross section through the plurality of openings in the first protective film from the substrate;
Depositing the first high In composition InGaN thin film with a high In composition so as to cover the surface of each of the plurality of first island-shaped portions;
The first InGaN layer having an In composition lower than that of the first high In composition InGaN thin film is laterally selectively grown from the first high In composition InGaN thin film by epitaxial growth, and the plurality of adjacent second layers A step of bringing the portions selectively grown in the horizontal direction from one island-shaped portion together, and then growing further upward;
Forming the second protective film having the plurality of openings formed on the first InGaN layer;
Epitaxially growing the plurality of second island-shaped portions made of InGaN having a triangular cross-section through the plurality of openings in the second protective film from the first InGaN layer;
Depositing the second high In composition InGaN thin film with a high In composition so as to cover the surface of each of the plurality of second island-shaped portions;
The second InGaN layer having an In composition lower than that of the second high In composition InGaN thin film and having an In composition higher than that of the first InGaN layer is epitaxially grown to form the second high In composition InGaN. A step of selectively growing in the lateral direction from the thin film, and combining the portions that have been selectively grown in the lateral direction from the plurality of adjacent second island-shaped portions, and then growing further upward. A method of manufacturing a thin film laminated structure of a compound semiconductor characterized by the above.
前記緩衝層の上に半導体素子を形成することを特徴とする半導体装置の製造方法。 The compound semiconductor thin film laminated structure formed by using the compound semiconductor thin film laminated structure manufacturing method according to claim 7 is used as a buffer layer (42, 63, 83).
A method of manufacturing a semiconductor device, comprising forming a semiconductor element on the buffer layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014088348A JP6256173B2 (en) | 2014-04-22 | 2014-04-22 | Thin film laminated structure of compound semiconductor, semiconductor device using the same, and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014088348A JP6256173B2 (en) | 2014-04-22 | 2014-04-22 | Thin film laminated structure of compound semiconductor, semiconductor device using the same, and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015207706A true JP2015207706A (en) | 2015-11-19 |
JP6256173B2 JP6256173B2 (en) | 2018-01-10 |
Family
ID=54604282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014088348A Active JP6256173B2 (en) | 2014-04-22 | 2014-04-22 | Thin film laminated structure of compound semiconductor, semiconductor device using the same, and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6256173B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108447908A (en) * | 2018-05-04 | 2018-08-24 | 南昌大学 | A kind of high electron mobility transistor |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11135770A (en) * | 1997-09-01 | 1999-05-21 | Sumitomo Chem Co Ltd | Iii-v compd. semiconductor, manufacture thereof and semiconductor element |
JPH11219909A (en) * | 1997-11-26 | 1999-08-10 | Nichia Chem Ind Ltd | Method for growing nitride semiconductor |
JP2000012976A (en) * | 1998-06-23 | 2000-01-14 | Nec Corp | Method for growing group iii-v compound semiconductor and manufacture of semiconductor light emitting device using the method |
JP2002353134A (en) * | 2001-05-23 | 2002-12-06 | Sanyo Electric Co Ltd | Nitride based semiconductor element and method for forming nitride based semiconductor |
WO2003025263A1 (en) * | 2001-09-13 | 2003-03-27 | Japan Science And Technology Agency | Nitride semiconductor substrate, its manufacturing method, and semiconductor optical device using the same |
JP2006128527A (en) * | 2004-11-01 | 2006-05-18 | Osaka Gas Co Ltd | Method of manufacturing garium nitride system compound semiconductor |
JP2006269773A (en) * | 2005-03-24 | 2006-10-05 | Univ Meijo | p-TYPE AlGaN SEMICONDUCTOR LAYER, AlGaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT, AlGaN-BASED SEMICONDUCTOR LIGHT RECEIVING ELEMENT, AND METHOD FOR FORMING p-TYPE AlGaN SEMICONDUCTOR LAYER |
JP2007214380A (en) * | 2006-02-09 | 2007-08-23 | Hamamatsu Photonics Kk | Nitride compound semiconductor substrate and semiconductor device |
JP2007266574A (en) * | 2006-02-28 | 2007-10-11 | Sanyo Electric Co Ltd | Semiconductor laser element, and manufacturing method of semiconductor laser element |
JP2010267798A (en) * | 2009-05-14 | 2010-11-25 | Yamaguchi Univ | Method for manufacturing semiconductor light-emitting element |
US20130140525A1 (en) * | 2011-12-01 | 2013-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gallium nitride growth method on silicon substrate |
-
2014
- 2014-04-22 JP JP2014088348A patent/JP6256173B2/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11135770A (en) * | 1997-09-01 | 1999-05-21 | Sumitomo Chem Co Ltd | Iii-v compd. semiconductor, manufacture thereof and semiconductor element |
JPH11219909A (en) * | 1997-11-26 | 1999-08-10 | Nichia Chem Ind Ltd | Method for growing nitride semiconductor |
JP2000012976A (en) * | 1998-06-23 | 2000-01-14 | Nec Corp | Method for growing group iii-v compound semiconductor and manufacture of semiconductor light emitting device using the method |
JP2002353134A (en) * | 2001-05-23 | 2002-12-06 | Sanyo Electric Co Ltd | Nitride based semiconductor element and method for forming nitride based semiconductor |
WO2003025263A1 (en) * | 2001-09-13 | 2003-03-27 | Japan Science And Technology Agency | Nitride semiconductor substrate, its manufacturing method, and semiconductor optical device using the same |
JP2006128527A (en) * | 2004-11-01 | 2006-05-18 | Osaka Gas Co Ltd | Method of manufacturing garium nitride system compound semiconductor |
JP2006269773A (en) * | 2005-03-24 | 2006-10-05 | Univ Meijo | p-TYPE AlGaN SEMICONDUCTOR LAYER, AlGaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT, AlGaN-BASED SEMICONDUCTOR LIGHT RECEIVING ELEMENT, AND METHOD FOR FORMING p-TYPE AlGaN SEMICONDUCTOR LAYER |
JP2007214380A (en) * | 2006-02-09 | 2007-08-23 | Hamamatsu Photonics Kk | Nitride compound semiconductor substrate and semiconductor device |
JP2007266574A (en) * | 2006-02-28 | 2007-10-11 | Sanyo Electric Co Ltd | Semiconductor laser element, and manufacturing method of semiconductor laser element |
JP2010267798A (en) * | 2009-05-14 | 2010-11-25 | Yamaguchi Univ | Method for manufacturing semiconductor light-emitting element |
US20130140525A1 (en) * | 2011-12-01 | 2013-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gallium nitride growth method on silicon substrate |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108447908A (en) * | 2018-05-04 | 2018-08-24 | 南昌大学 | A kind of high electron mobility transistor |
Also Published As
Publication number | Publication date |
---|---|
JP6256173B2 (en) | 2018-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6589987B2 (en) | Nitride semiconductor light emitting device | |
JP5881222B2 (en) | Nitride semiconductor ultraviolet light emitting device and method for manufacturing nitride semiconductor ultraviolet light emitting device | |
JP5941548B2 (en) | Substrate having a concavo-convex pattern, light emitting diode having the same, and method for manufacturing light emitting diode | |
KR100580751B1 (en) | Nitride semiconductor led and fabrication method thereof | |
TWI499080B (en) | Nitride semiconductor structure and semiconductor light-emitting element | |
CN110265516B (en) | Deep ultraviolet LED chip and preparation method thereof | |
US8772800B2 (en) | Semiconductor light-emitting device | |
KR20140010587A (en) | Semiconductor light emitting device with doped buffer layer and manufacturing method of the same | |
JP2010010675A (en) | Method for manufacturing semiconductor device, and structure thereof | |
TW201236191A (en) | Nitride based light emitting device using patterned lattice buffer layer and method of manufacturing the same | |
KR20090076163A (en) | Menufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device by the same | |
JP2008071910A (en) | Nitride semiconductor light emitting diode element and its manufacturing method | |
KR20180079031A (en) | Iii-nitride semiconductor light emitting device | |
JP6256173B2 (en) | Thin film laminated structure of compound semiconductor, semiconductor device using the same, and manufacturing method thereof | |
JP2003243702A (en) | Semiconductor light emitting element and its manufacturing method | |
KR102131697B1 (en) | Semiconductor device having enhanced esd characteristics and method of fabricating the same | |
KR20150015760A (en) | Template for light emitting device fabricating and method of fabricating ultraviolet light emitting device | |
TWI545798B (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
KR101552671B1 (en) | Method of manufacturing nitride light emitting device having high luminance | |
KR20140071161A (en) | Semiconductor Light Emitting Diode comprising Patterned Substrate having Conformity with Crystal Orientation and Manufacturing Method Thereof | |
WO2016002801A1 (en) | Semiconductor layered structure and semiconductor element | |
JP2013030505A (en) | Group-iii nitride semiconductor laser element | |
US20240072199A1 (en) | Semiconductor structures and manufacturing methods thereof | |
KR20130108935A (en) | Gallium nitride-based light emitting diode | |
JP2013138093A (en) | Nitride semiconductor element and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6256173 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |