JP2015159205A - 多層基板の製造方法 - Google Patents
多層基板の製造方法 Download PDFInfo
- Publication number
- JP2015159205A JP2015159205A JP2014033576A JP2014033576A JP2015159205A JP 2015159205 A JP2015159205 A JP 2015159205A JP 2014033576 A JP2014033576 A JP 2014033576A JP 2014033576 A JP2014033576 A JP 2014033576A JP 2015159205 A JP2015159205 A JP 2015159205A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- hole
- insulating layer
- flexible cable
- foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004020 conductor Substances 0.000 claims abstract description 118
- 239000011229 interlayer Substances 0.000 claims abstract description 24
- 238000010030 laminating Methods 0.000 claims abstract description 7
- 239000011888 foil Substances 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 239000010410 layer Substances 0.000 abstract description 73
- 238000002955 isolation Methods 0.000 abstract 6
- 238000007747 plating Methods 0.000 description 20
- 238000012986 modification Methods 0.000 description 16
- 230000004048 modification Effects 0.000 description 16
- 229910000679 solder Inorganic materials 0.000 description 9
- 238000007772 electroless plating Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】本発明の多層基板の製造方法では、まず、絶縁層11Aおよび絶縁層11Bにビアホールを形成し、ビアホールに導電ペーストを充填する。次に、絶縁層11Aと絶縁層11Bを積層する。次に、加熱プレスにより、絶縁層11Aと絶縁層11Bを一体化するとともに、導電ペーストを硬化させてビア導体13を形成する。次に、ビア導体13を積層方向に貫通する貫通孔15を形成する。
【選択図】図5
Description
11A,11B…絶縁層(基材)
12A,12B,12C…導体箔
13,33…ビア導体(層間接続導体)
14…メッキ膜(金属膜)
15,35,45…貫通孔
16A,16B,36B,161…片面銅張り基材
17…ビアホール
21A,21B…外部電極
22A,22B,52A…スルーホール
23A,23B…線状導体
26…回路基板
27…半田
55…切欠部
131A…導電ペースト
Claims (3)
- 基材にビアホールを形成する工程と、
前記ビアホールに層間接続導体を形成する工程と、
前記層間接続導体が形成された前記基材を積層して一体化する工程と、
前記層間接続導体が形成された領域の一部を積層方向に貫通させる工程と、を備える、多層基板の製造方法。 - 貫通させた領域の内面に露出された前記層間接続導体上に金属膜を成長させる工程を備える、請求項1に記載の多層基板の製造方法。
- 前記基材は、一方の主面のみに導体箔が形成され、
前記基材を積層して一体化する工程では、前記基材の主面のうち前記導体箔が形成されていない主面同士を向かい合わせて、平面視で前記層間接続導体が重なるように前記基材を積層する、請求項1または2に記載の多層基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014033576A JP2015159205A (ja) | 2014-02-25 | 2014-02-25 | 多層基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014033576A JP2015159205A (ja) | 2014-02-25 | 2014-02-25 | 多層基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015159205A true JP2015159205A (ja) | 2015-09-03 |
Family
ID=54183000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014033576A Pending JP2015159205A (ja) | 2014-02-25 | 2014-02-25 | 多層基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015159205A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2019225488A1 (ja) * | 2018-05-21 | 2021-04-22 | 株式会社村田製作所 | 基板接合構造 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60187564U (ja) * | 1984-05-24 | 1985-12-12 | 富士通株式会社 | サブプリント板の実装構造 |
JPS6242598A (ja) * | 1985-08-20 | 1987-02-24 | イビデン株式会社 | セラミツク多層配線板およびその製造方法 |
JPH06232558A (ja) * | 1993-02-04 | 1994-08-19 | Toshiba Corp | 多層プリント配線板の製造方法 |
JP2005251949A (ja) * | 2004-03-03 | 2005-09-15 | Sony Corp | 配線基板及びその製造方法 |
-
2014
- 2014-02-25 JP JP2014033576A patent/JP2015159205A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60187564U (ja) * | 1984-05-24 | 1985-12-12 | 富士通株式会社 | サブプリント板の実装構造 |
JPS6242598A (ja) * | 1985-08-20 | 1987-02-24 | イビデン株式会社 | セラミツク多層配線板およびその製造方法 |
JPH06232558A (ja) * | 1993-02-04 | 1994-08-19 | Toshiba Corp | 多層プリント配線板の製造方法 |
JP2005251949A (ja) * | 2004-03-03 | 2005-09-15 | Sony Corp | 配線基板及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2019225488A1 (ja) * | 2018-05-21 | 2021-04-22 | 株式会社村田製作所 | 基板接合構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008311426A (ja) | 多層配線基板及び多層配線基板の製造方法 | |
JP2014127701A (ja) | 配線板及びその製造方法 | |
JP6047688B1 (ja) | 基板の製造方法 | |
JP5803998B2 (ja) | 電子部品の製造方法及び基板型の端子の製造方法 | |
CN109429441A (zh) | 软硬结合板及其制作方法 | |
JP6408177B2 (ja) | 基板及び基板の製造方法 | |
JP2015159205A (ja) | 多層基板の製造方法 | |
JP6569780B2 (ja) | フレキシブル多層基板と回路基板の接合構造、フレキシブル多層基板の製造方法、およびフレキシブル多層基板と回路基板の接合方法 | |
JP6535980B2 (ja) | フレキシブル多層基板 | |
JP2014068047A (ja) | 多層プリント配線板の製造方法 | |
CN108353498B (zh) | 基板及基板的制造方法 | |
JP5928601B2 (ja) | 配線基板、および、配線基板の製造方法 | |
US20170062100A1 (en) | Method for manufacturing multilayer substrate | |
WO2015125951A1 (ja) | 多層基板の製造方法および多層基板 | |
CN213126630U (zh) | 树脂基板以及电子设备 | |
JP6387226B2 (ja) | 複合基板 | |
TWI643538B (zh) | 具有段差結構的多層電路板及其製作方法 | |
JP2009212417A (ja) | 多層配線板の製造方法 | |
KR101887754B1 (ko) | 리지드 플렉시블 회로기판 제조방법 | |
JP2019091897A (ja) | 部品実装樹脂基板 | |
TW201340816A (zh) | 軟硬結合電路板及其製作方法 | |
KR20160105092A (ko) | 루프 안테나 및 그 제조방법 | |
JPWO2016039139A1 (ja) | 樹脂多層基板 | |
JP2014127587A (ja) | 配線板及びその製造方法 | |
JP2008198734A (ja) | プリント配線板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161129 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170530 |