Nothing Special   »   [go: up one dir, main page]

JP2015159205A - 多層基板の製造方法 - Google Patents

多層基板の製造方法 Download PDF

Info

Publication number
JP2015159205A
JP2015159205A JP2014033576A JP2014033576A JP2015159205A JP 2015159205 A JP2015159205 A JP 2015159205A JP 2014033576 A JP2014033576 A JP 2014033576A JP 2014033576 A JP2014033576 A JP 2014033576A JP 2015159205 A JP2015159205 A JP 2015159205A
Authority
JP
Japan
Prior art keywords
conductor
hole
insulating layer
flexible cable
foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014033576A
Other languages
English (en)
Inventor
邦明 用水
Kuniaki Yosui
邦明 用水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014033576A priority Critical patent/JP2015159205A/ja
Publication of JP2015159205A publication Critical patent/JP2015159205A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】多層基板に層間接続導体を容易に形成することが可能な多層基板の製造方法を提供する。
【解決手段】本発明の多層基板の製造方法では、まず、絶縁層11Aおよび絶縁層11Bにビアホールを形成し、ビアホールに導電ペーストを充填する。次に、絶縁層11Aと絶縁層11Bを積層する。次に、加熱プレスにより、絶縁層11Aと絶縁層11Bを一体化するとともに、導電ペーストを硬化させてビア導体13を形成する。次に、ビア導体13を積層方向に貫通する貫通孔15を形成する。
【選択図】図5

Description

本発明は、層間接続導体が形成された多層基板の製造方法に関する。
従来の多層基板では、スルーホールの内壁を形成する金属膜により層間が接続されることがある。基板の上面と下面とを接続するスルーホールの製造方法として、例えば、特許文献1に記載の半導体装置の製造方法がある。この製造方法では、半導体基板の貫通孔の内壁に無機絶縁層を形成し、無機絶縁層の上に密着促進層を介して有機絶縁層を形成する。そして、有機絶縁層の上に、無電解メッキにより、半導体基板の上面側と下面側とを接続する導電層を形成する。
特開2006−012895号公報
特許文献1に記載の製造方法では、導電層を形成するための前処理として、無機絶縁層、密着促進層および有機絶縁層を形成することで、貫通孔に表面処理を行う必要がある。また、貫通孔に導電層を形成するために、メッキ層の成長が遅い無電解メッキを用いている。このため、特許文献1に記載の製造方法では、貫通孔に導電層を形成する際に手間と時間がかかる。
本発明の目的は、多層基板に層間接続導体を容易に形成することが可能な多層基板の製造方法を提供することにある。
(1)本発明の多層基板の製造方法は、基材にビアホールを形成する工程と、ビアホールに層間接続導体を形成する工程と、層間接続導体が形成された基材を積層して一体化する工程と、層間接続導体が形成された領域の一部を積層方向に貫通させる工程と、を備える。
この構成では、積層方向に層間接続導体を貫通する貫通孔を形成することによって、内壁に層間接続導体が露出するように貫通孔(スルーホール)を形成することができる。これにより、内壁に層間接続導体が設けられたスルーホールが形成される。このため、内壁に層間接続導体が設けられたスルーホールを形成するために、無電解メッキおよびその前処理を行う必要がないので、内壁に層間接続導体が設けられたスルーホールを容易に形成することができる。
(2)本発明の多層基板の製造方法は、貫通させた領域の内面に露出された層間接続導体上に金属膜を成長させる工程を備えてもよい。
この構成では、層間接続導体に比べて導体抵抗が小さい金属膜で多層基板の層間が接続されるので、層間接続部分での電力損失を低減することができる。
(3)本発明の多層基板の製造方法では、基材は一方の主面のみに導体箔が形成され、基材を積層して一体化する工程では、基材の主面のうち導体箔が形成されていない主面同士を向かい合わせて、平面視で層間接続導体が重なるように基材を積層してもよい。
この構成では、積層方向に2層離れた導体箔間を接続することができる。
本発明によれば、多層基板に層間接続導体を容易に形成することができる。
図1(A)は、本実施形態に係るフレキシブルケーブルの端部付近を示す外観斜視図である。図1(B)は、本実施形態に係るフレキシブルケーブルの端部付近を示す分解斜視図である。 本実施形態に係るフレキシブルケーブルの端部付近を示す分解平面図である。 本実施形態に係るフレキシブルケーブルの模式的A−A断面図である。 本実施形態に係るフレキシブルケーブルの製造方法を示す模式的断面図である。 本実施形態に係るフレキシブルケーブルの製造方法を示す模式的断面図である。 本実施形態に係るフレキシブルケーブルと回路基板との接合方法を示す模式的断面図である。 第1変形例に係るフレキシブルケーブルの製造方法を示す模式的断面図である。 図8(A)は、第2変形例に係るフレキシブルケーブルの模式的断面図である。図8(B)は、第3変形例に係るフレキシブルケーブルの端部付近を示す平面図である。図8(C)は、第3変形例に係るフレキシブルケーブルの模式的B−B断面図である。図8(D)は、第4変形例に係るフレキシブルケーブルの端部付近を示す分解平面図である。
本実施形態に係るフレキシブルケーブル10について説明する。フレキシブルケーブル10は本発明の多層基板の一例である。図1(A)は、フレキシブルケーブル10の端部付近を示す外観斜視図である。図1(B)は、フレキシブルケーブル10の端部付近を示す分解斜視図である。図2は、フレキシブルケーブル10の端部付近を示す分解平面図である。
フレキシブルケーブル10は、矩形平板状であり、長手方向に長く延伸している。フレキシブルケーブル10は、絶縁層(基材)11Aおよび絶縁層11Bを積層してなる。フレキシブルケーブル10では、絶縁層11Bの上面に絶縁層11Aが積層されている。フレキシブルケーブル10の端部の上面には、外部電極21Aおよび外部電極21Bが形成されている。フレキシブルケーブル10には、平面視で外部電極21Aに重なる位置に積層方向に向けて、スルーホール22Aが形成され、平面視で外部電極21Bに重なる位置に積層方向に向けて、スルーホール22Bが形成されている。
絶縁層11Aおよび絶縁層11Bは、矩形平板状であり、長手方向に長く延伸している。絶縁層11Aおよび絶縁層11Bは液晶(LCP)やポリイミド(PI)のような熱可塑性樹脂等を材料とする。外部電極21Aおよび外部電極21Bは、矩形平板状であり、その長辺が絶縁層11Aの長辺に沿うように、絶縁層11Aの長手方向に並んで配置されている。
絶縁層11Bの下面には、線状導体23Aおよび線状導体23Bが形成されている。線状導体23Aは、絶縁層11Bの長手方向に延伸するように形成されている。線状導体23Aの端部は平面視でスルーホール22Aに重なっている。線状導体23Bは、線状導体23Aに対して平行に延伸するように形成されている。線状導体23Bの一部は、絶縁層11Bの端部で絶縁層11Bの短手方向に延伸している。線状導体23Bの端部は平面視でスルーホール22Bに重なっている。絶縁層11Bの下面には、線状導体23Aおよび線状導体23Bを保護するためのレジスト(図示せず)が形成されている。
図3は、フレキシブルケーブル10の模式的A−A断面図である。外部電極21Aと線状導体23Aとはスルーホール22Aの内壁部分により接続されている。外部電極21Aは、メッキ膜(金属膜)14で被覆された導体箔12Aからなる。線状導体23Aは、メッキ膜14で被覆された導体箔12Bからなる。線状導体23Bは、メッキ膜14で被覆された導体箔12Cからなる。スルーホール22Aの内壁は、メッキ膜14で被覆されている。導体箔12A、導体箔12Bおよび導体箔12Cは銅箔等からなる。メッキ膜14は、電解メッキ(電析)された金属膜等からなる。
導体箔12Aは絶縁層11Aの上面に形成されている。導体箔12Bは、平面視で導体箔12Aと重なるように絶縁層11Bの下面に形成されている。導体箔12Aと導体箔12Bとはビア導体(層間接続導体)13により接続されている。ビア導体13は、ビアホールに充填された導電ペーストが硬化することで形成される。ビア導体13は、絶縁層11Aおよび絶縁層11Bを貫通するように形成され、平面視で導体箔12Aおよび導体箔12Bと重なっている。ビア導体13は、絶縁層11Aの下面から上面に向けて先細になっており、絶縁層11Bの上面から下面に向けて先細になっている。
平面視でスルーホール22Aの中心部には、貫通孔15が形成されている。貫通孔15は、導体箔12A、導体箔12Bおよびビア導体13を積層方向に貫通することにより形成されている。すなわち、貫通孔15は、ビア導体13が形成された領域の一部を積層方向に貫通することにより形成されている。メッキ膜14は、導体箔12A、導体箔12Bおよび貫通孔15の内壁を連続的に被覆している。導体箔12Aと導体箔12Bとはメッキ膜14により接続されている。メッキ膜14の導体抵抗はビア導体13の導体抵抗に比べて小さい。なお、スルーホール22Bはスルーホール22Aと同様に形成されている。外部電極21Bは外部電極21Aと同様に形成されている。
図4および図5は、フレキシブルケーブル10の製造方法を示す模式的断面図である。まず、図4(A)に示すように、片面銅張り基材161を用意する。片面銅張り基材161は、片面に(一方の主面のみに)、導体箔12Aと、外部電極21B(図1参照)のための導体箔とが形成された絶縁層11Aからなる。なお、ここでは、導体箔12Aを銅箔としているが、銅箔に限らない。以下では、片面銅張り基材の主面のうち導体箔が形成された主面を第1主面と称し、導体箔が形成されていない主面を第2主面と称する。
次に、図4(B)に示すように、絶縁層11Aにビアホール17を形成する。具体的には、片面銅張り基材161の第2主面側から第1主面側に向けて、スルーホールを形成したい位置にレーザを照射する。この際、レーザが絶縁層11Aを貫通するが、導体箔12Aを貫通しないように、レーザの出力を調整する。これにより、片面銅張り基材161には、第2主面側から第1主面側に向けて絶縁層11Aを貫通し、底面が導体箔12Aからなるビアホール17が形成される。なお、ビアホール17を形成するために、レーザ加工に代えてエッチング技術等を用いてもよい。
次に、図4(C)に示すように、ビアホール17に導電ペースト131Aを充填する(形成する)。導電ペースト131Aは、例えば、スズや銅を主成分とした導電性材料からなる。これにより、ビアホール17に導電ペースト131Aが充填された片面銅張り基材16Aが形成される。
次に、図4(D)に示すように、片面銅張り基材16Aを形成する工程と同様の工程により、片面銅張り基材16Bを用意する。片面銅張り基材16Bは、片面に導体箔12Bおよび導体箔12Cが形成された絶縁層11Bからなる。片面銅張り基材16Bでは、平面視で導体箔12Bに重なるようにビアホールが形成され、そのビアホールに導電ペースト131Bが充填されている。そして、片面銅張り基材16Aおよび片面銅張り基材16Bの第2主面同士を向かい合わせて、片面銅張り基材16Aおよび片面銅張り基材16Bを積層する。この際、平面視で、ビアホールに充填された導電ペースト131Aと導電ペースト131Bとが重なるようにする。
次に、図5(E)に示すように、絶縁層11Aおよび絶縁層11Bを構成する熱可塑性樹脂が十分に軟化する温度で、積層された片面銅張り基材16Aおよび片面銅張り基材16Bを加熱プレスする。これにより、絶縁層11Aおよび絶縁層11Bが一体化する。また、この工程では、導電ペースト131Aおよび導電ペースト131Bが硬化し、一体化することで、ビア導体13が形成される。
このように、導電ペースト131Aが形成された絶縁層11Aと、導電ペースト131Bが形成された絶縁層11Bとを積層して一体化する。絶縁層11Aおよび絶縁層11Bを積層して一体化する工程では、絶縁層11Aおよび絶縁層11Bの主面のうち導体箔が形成されていない主面同士を向かい合わせて、平面視で導電ペースト131Aと導電ペースト131Bとが重なるように絶縁層11Aおよび絶縁層11Bを積層する。
次に、図5(F)に示すように、レーザ加工により、平面視でビア導体13の中心部に位置し、導体箔12A、導体箔12Bおよびビア導体13を積層方向に貫通する貫通孔15を形成する。すなわち、貫通孔15は、ビア導体13が形成された領域の一部を積層方向に貫通するように形成される。なお、レーザ加工に代えて押出加工等を用いてもよい。但し、レーザ加工であれば、ビア導体13に機械的な力が加わることに起因して、ビア導体13が破壊されることがない。
次に、図5(G)に示すように、電解メッキにより、導体箔12A、導体箔12B、導体箔12Cおよび貫通孔15の内壁にメッキ膜14を形成する。すなわち、貫通孔15に貫通させた領域の内面に露出されたビア導体13上にメッキ膜14を成長させる。これにより、メッキ膜14で内壁が被覆されたスルーホール22Aが形成される。なお、導体であるビア導体13で貫通孔15の内壁が形成されているので、電解メッキを行う前に無電解メッキを行う必要がない。
スルーホール22B(図1参照)は、スルーホール22Aを形成する工程と並行して、スルーホール22Aを形成する工程と同様の工程により形成される。以上の工程により、フレキシブルケーブル10が完成する。
図6は、フレキシブルケーブル10と回路基板26との接合方法を示す模式的断面図である。まず、図6(A)に示すように、回路基板26の上面に形成された電極に半田27を印刷する。そして、平面視でフレキシブルケーブル10のスルーホール22Aと半田27とが重なるように、回路基板26の上面にフレキシブルケーブル10を配置する。次に、図6(B)に示すように、リフロー加熱により半田27を溶かす。スルーホール22Aの内壁面にメッキ膜14が形成されているので、半田27はスルーホール22A内に濡れ性良く濡れ広がる。半田27は、スルーホール22Aに充填されるとともに、フレキシブルケーブル10の上面まで到達する。このようにして、フレキシブルケーブル10と回路基板26とが接合される。
本実施形態では、図5とともに述べたように、積層方向にビア導体13を貫通する貫通孔15を形成することによって、内壁にビア導体13が露出するように貫通孔15(スルーホール22A)を形成することができる。これにより、内壁にビア導体13が設けられたスルーホール22Aが形成される。このため、内壁にビア導体13が設けられたスルーホール22Aを形成するために、無電解メッキおよびその前処理を行う必要がないので、内壁にビア導体13が設けられたスルーホール22Aを容易に形成することができる。なお、多層基板が厚いほど無電解メッキが困難となるので、本発明は厚い多層基板に対して特に有用である。
また、図3とともに述べたように、導体箔12Aと導体箔12Bとは、ビア導体13により接続されるとともに、ビア導体13に比べて導体抵抗が小さいメッキ膜14でも接続されている。このため、本実施形態では、メッキ膜14が形成されない場合に比べて、スルーホール22Aでの電力損失を低減できる。
また、図6とともに述べたように、スルーホール22Aの内壁面にメッキ膜14が形成されているので、半田27はスルーホール22A内に濡れ広がりやすい。このため、メッキ膜14で被覆されたスルーホール22Aの内壁と半田27とが確実に接合されるので、スルーホール22Aを介した強固な接合を行うことができる。また、スルーホール22A内で半田27が濡れているかを、上から見て確認することができる。
なお、本実施形態では、メッキ膜14が形成されているが、ビア導体13により層間が接続されているので、メッキ膜14は必ずしも形成されなくてもよい。この場合、電解メッキが不要となるので、工数を少なくすることができる。
次に、本実施形態の変形例について説明する。以下では、本実施形態の変形例においてフレキシブルケーブル10と異なる点について説明する。なお、本実施形態の変形例では、メッキ膜の形成を省略している。また、本実施形態の変形例では、フレキシブルケーブルの要部のみを図示している。
第1変形例に係るフレキシブルケーブルには、積層方向に1層離れた導体箔間を接続するスルーホールが形成されている。図7は、第1変形例に係るフレキシブルケーブル30の製造方法を示す模式的断面図である。図7(A)に示すように、片面銅張り基材16Aの第2主面と片面銅張り基材36Bの第1主面とが向かい合うように、片面銅張り基材16Aおよび片面銅張り基材36Bを積層する。絶縁層11Bでは、平面視で導電ペースト131Aの位置する部分に、ビアホールおよび導電ペーストが形成されていない。
次に、図7(B)に示すように、積層された片面銅張り基材16Aおよび片面銅張り基材36Bを加熱プレスする。導電ペースト131Aが硬化することで、ビア導体33が形成される。次に、図7(C)に示すように、絶縁層11B、導体箔12A、導体箔12Bおよびビア導体33を積層方向に貫通する貫通孔35を形成する。以上の工程により、フレキシブルケーブル30が形成される。
図8(A)は、第2変形例に係るフレキシブルケーブル40の模式的断面図である。フレキシブルケーブル40では、導体箔12Aおよびビア導体33のみを貫通し、絶縁層11Bおよび導体箔12Bを貫通しない貫通孔45が形成されている。すなわち、フレキシブルケーブル40には、側面がビア導体33からなり、底面が導体箔12Bからなるキャビティが形成されている。その他の構成は、第1変形例に係るフレキシブルケーブル30の構成と同様である。貫通孔45を形成するためには、レーザが導体箔12Bおよび絶縁層11Bを貫通しないようにレーザの出力を調整すれば良い。
図8(B)は、第3変形例に係るフレキシブルケーブルの端部付近を示す平面図である。図8(C)は、第3変形例に係るフレキシブルケーブル50の模式的B−B断面図である。フレキシブルケーブル50では、スルーホール52Aの内壁の一部分がビア導体13からなり、スルーホール52Aの内壁の他の部分が絶縁層11Aおよび絶縁層11Bからなる。フレキシブルケーブル50では、スルーホール52Aの内壁のうちビア導体13からなる部分により層間が接続されている。スルーホール52Aを形成するためには、平面視で、レーザを照射する箇所をビア導体13の中心部からずらせば良い。なお、フレキシブルケーブル50には、スルーホール52Aと同様の構造がもう1つ形成されている。
図8(D)は、第4変形例に係るフレキシブルケーブル60の模式的分解平面図である。フレキシブルケーブル60の端部には、導体箔12A、導体箔12Bの端部、およびビア導体13が形成されている。フレキシブルケーブル60では、ビア導体13が形成された領域の一部を積層方向に貫通するように、絶縁層11Aおよび絶縁層11Bの端面に切欠部55が形成されている。なお、絶縁層11Aおよび絶縁層11Bの端面には、切欠部55と同様の構造がもう1つ形成されている。
10,20,30,40,50,60…フレキシブルケーブル
11A,11B…絶縁層(基材)
12A,12B,12C…導体箔
13,33…ビア導体(層間接続導体)
14…メッキ膜(金属膜)
15,35,45…貫通孔
16A,16B,36B,161…片面銅張り基材
17…ビアホール
21A,21B…外部電極
22A,22B,52A…スルーホール
23A,23B…線状導体
26…回路基板
27…半田
55…切欠部
131A…導電ペースト

Claims (3)

  1. 基材にビアホールを形成する工程と、
    前記ビアホールに層間接続導体を形成する工程と、
    前記層間接続導体が形成された前記基材を積層して一体化する工程と、
    前記層間接続導体が形成された領域の一部を積層方向に貫通させる工程と、を備える、多層基板の製造方法。
  2. 貫通させた領域の内面に露出された前記層間接続導体上に金属膜を成長させる工程を備える、請求項1に記載の多層基板の製造方法。
  3. 前記基材は、一方の主面のみに導体箔が形成され、
    前記基材を積層して一体化する工程では、前記基材の主面のうち前記導体箔が形成されていない主面同士を向かい合わせて、平面視で前記層間接続導体が重なるように前記基材を積層する、請求項1または2に記載の多層基板の製造方法。
JP2014033576A 2014-02-25 2014-02-25 多層基板の製造方法 Pending JP2015159205A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014033576A JP2015159205A (ja) 2014-02-25 2014-02-25 多層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014033576A JP2015159205A (ja) 2014-02-25 2014-02-25 多層基板の製造方法

Publications (1)

Publication Number Publication Date
JP2015159205A true JP2015159205A (ja) 2015-09-03

Family

ID=54183000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014033576A Pending JP2015159205A (ja) 2014-02-25 2014-02-25 多層基板の製造方法

Country Status (1)

Country Link
JP (1) JP2015159205A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019225488A1 (ja) * 2018-05-21 2021-04-22 株式会社村田製作所 基板接合構造

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60187564U (ja) * 1984-05-24 1985-12-12 富士通株式会社 サブプリント板の実装構造
JPS6242598A (ja) * 1985-08-20 1987-02-24 イビデン株式会社 セラミツク多層配線板およびその製造方法
JPH06232558A (ja) * 1993-02-04 1994-08-19 Toshiba Corp 多層プリント配線板の製造方法
JP2005251949A (ja) * 2004-03-03 2005-09-15 Sony Corp 配線基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60187564U (ja) * 1984-05-24 1985-12-12 富士通株式会社 サブプリント板の実装構造
JPS6242598A (ja) * 1985-08-20 1987-02-24 イビデン株式会社 セラミツク多層配線板およびその製造方法
JPH06232558A (ja) * 1993-02-04 1994-08-19 Toshiba Corp 多層プリント配線板の製造方法
JP2005251949A (ja) * 2004-03-03 2005-09-15 Sony Corp 配線基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019225488A1 (ja) * 2018-05-21 2021-04-22 株式会社村田製作所 基板接合構造

Similar Documents

Publication Publication Date Title
JP2008311426A (ja) 多層配線基板及び多層配線基板の製造方法
JP2014127701A (ja) 配線板及びその製造方法
JP6047688B1 (ja) 基板の製造方法
JP5803998B2 (ja) 電子部品の製造方法及び基板型の端子の製造方法
CN109429441A (zh) 软硬结合板及其制作方法
JP6408177B2 (ja) 基板及び基板の製造方法
JP2015159205A (ja) 多層基板の製造方法
JP6569780B2 (ja) フレキシブル多層基板と回路基板の接合構造、フレキシブル多層基板の製造方法、およびフレキシブル多層基板と回路基板の接合方法
JP6535980B2 (ja) フレキシブル多層基板
JP2014068047A (ja) 多層プリント配線板の製造方法
CN108353498B (zh) 基板及基板的制造方法
JP5928601B2 (ja) 配線基板、および、配線基板の製造方法
US20170062100A1 (en) Method for manufacturing multilayer substrate
WO2015125951A1 (ja) 多層基板の製造方法および多層基板
CN213126630U (zh) 树脂基板以及电子设备
JP6387226B2 (ja) 複合基板
TWI643538B (zh) 具有段差結構的多層電路板及其製作方法
JP2009212417A (ja) 多層配線板の製造方法
KR101887754B1 (ko) 리지드 플렉시블 회로기판 제조방법
JP2019091897A (ja) 部品実装樹脂基板
TW201340816A (zh) 軟硬結合電路板及其製作方法
KR20160105092A (ko) 루프 안테나 및 그 제조방법
JPWO2016039139A1 (ja) 樹脂多層基板
JP2014127587A (ja) 配線板及びその製造方法
JP2008198734A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170530