Nothing Special   »   [go: up one dir, main page]

JP2015023259A - Solid-state image pickup device and manufacturing method of the same - Google Patents

Solid-state image pickup device and manufacturing method of the same Download PDF

Info

Publication number
JP2015023259A
JP2015023259A JP2013153107A JP2013153107A JP2015023259A JP 2015023259 A JP2015023259 A JP 2015023259A JP 2013153107 A JP2013153107 A JP 2013153107A JP 2013153107 A JP2013153107 A JP 2013153107A JP 2015023259 A JP2015023259 A JP 2015023259A
Authority
JP
Japan
Prior art keywords
pixel
trench
red
solid
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013153107A
Other languages
Japanese (ja)
Inventor
裕之 福水
Hiroyuki Fukumizu
裕之 福水
孝明 南
Takaaki Minami
孝明 南
陽介 北村
Yosuke Kitamura
陽介 北村
健太郎 江田
Kentaro Eda
健太郎 江田
武 用正
Takeshi Mochimasa
武 用正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013153107A priority Critical patent/JP2015023259A/en
Publication of JP2015023259A publication Critical patent/JP2015023259A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a solid-state image pickup device which can inhibit color mixture between neighboring pixels while reducing increase in dark current in a back-illumination solid-state image pickup device; and provide a manufacturing method of the solid-state image pickup device.SOLUTION: A solid-state image pickup device according to an embodiment comprises: a plurality of pixels which are provided on a semiconductor layer and each of which has a light-receiving part for converting incident light from a first surface side of the semiconductor layer to signal charge and storing the signal charge; electrodes provided on the first surface of the semiconductor layer and on a second surface side opposite to the first surface, for reading the signal charge stored in the pixel; and a pixel isolation structure which is provided between the neighboring pixels and has a trench provided in a depth direction running from the first surface side to the second surface side of the semiconductor layer. A depth of the trench of the pixel isolation structure between a red color pixel and a pixel of a color other than red color is deeper than a depth of a trench of the pixel isolation structure between pixels of the color other than red color.

Description

本発明の実施形態は、固体撮像装置およびその製造方法に関する。 Embodiments described herein relate generally to a solid-state imaging device and a method for manufacturing the same.

CCD(Charge Coupled Device)やCMOS(Complementary Metal Oxide Semiconductor)イメージセンサ等の固体撮像装置には、表面照射型と裏面照射型があり、信号読み出し回路等のCMOS部分が形成された半導体層表面側と反対の面、すなわち裏面側から光を受光する構造を有するのが裏面照射型と呼ばれている。裏面照射型は、表面照射型と比較して、半導体層に形成された金属配線等の回路が受光面に形成されていないため、光利用効率が高く、感度がよいという利点がある。 Solid-state imaging devices such as CCD (Charge Coupled Device) and CMOS (Complementary Metal Oxide Semiconductor) image sensors include a front-illuminated type and a back-illuminated type, and a semiconductor layer surface side on which a CMOS part such as a signal readout circuit is formed. A structure that receives light from the opposite surface, that is, the back surface side is called a back surface irradiation type. Compared with the front side irradiation type, the back side irradiation type has advantages in that light utilization efficiency is high and sensitivity is high because a circuit such as a metal wiring formed in the semiconductor layer is not formed on the light receiving surface.

しかしながら、裏面照射型の固体撮像装置においても、近年、画素数の著しい増大に伴う画素の微細化が進み、隣接画素間での混色が問題となってきている。この隣接画素間での混色を抑制する構造として、画素間に遮光膜を形成した構造がある。遮光膜により、隣接画素からの入射光を遮光し、隣接画素間での混色を抑制する。例えば、特許文献1に開示されているように、画素間にトレンチを形成し、タングステンといった導電性部材を埋め込むことで、遮光膜を形成する。このとき、画素間のシリコン(Si)中にトレンチが形成されることで、暗電流が増加してしまう現象があった。 However, in back-illuminated solid-state imaging devices as well, in recent years, pixel miniaturization has progressed with a significant increase in the number of pixels, and color mixing between adjacent pixels has become a problem. As a structure for suppressing color mixing between adjacent pixels, there is a structure in which a light shielding film is formed between pixels. The light shielding film blocks incident light from adjacent pixels and suppresses color mixing between adjacent pixels. For example, as disclosed in Patent Document 1, a light shielding film is formed by forming a trench between pixels and embedding a conductive member such as tungsten. At this time, there is a phenomenon in which dark current increases due to the formation of trenches in silicon (Si) between pixels.

特開2009−88030号公報JP 2009-88030 A

本発明の実施形態の目的は、裏面照射型の固体撮像装置において、暗電流の増加を低減しつつ、隣接画素間の混色を抑制することができる固体撮像装置およびその製造方法を提供することを目的とする。 An object of an embodiment of the present invention is to provide a solid-state imaging device capable of suppressing color mixing between adjacent pixels while reducing an increase in dark current in a back-illuminated solid-state imaging device, and a manufacturing method thereof. Objective.

実施形態に係る固体撮像装置は、半導体層上に設けられた複数の画素であって、それぞれが前記半導体層の第1面側から入射する光を信号電荷に変換し蓄積する受光部を有する複数の画素と、前記半導体層の前記第1面と反対の第2面側に設けられ、前記画素に蓄積された信号電荷を読み出すための電極と、隣接する前記画素間に設けられ、前記半導体層の前記第1面側から前記第2面側に向かう深さ方向に設けられたトレンチを有する画素分離構造とを備え、赤色の画素と赤色以外の画素との間における前記画素分離構造のトレンチの深さが、赤色以外の画素間における前記画素分離構造のトレンチの深さよりも深い。 The solid-state imaging device according to the embodiment includes a plurality of pixels provided on a semiconductor layer, each of which includes a light receiving unit that converts light incident from the first surface side of the semiconductor layer into a signal charge and accumulates the signal charge. Provided on the second surface side opposite to the first surface of the semiconductor layer and between the adjacent pixels, the electrode for reading out signal charges accumulated in the pixel, and the semiconductor layer A pixel isolation structure having a trench provided in a depth direction from the first surface side toward the second surface side of the trench of the pixel isolation structure between the red pixel and the non-red pixel. The depth is deeper than the depth of the trench of the pixel isolation structure between pixels other than red.

第1の実施形態に係る固体撮像装置を表す模式図である。It is a schematic diagram showing the solid-state imaging device concerning a 1st embodiment. 図1のA線に沿った断面図である。It is sectional drawing along the A line of FIG. 同実施形態に係る固体撮像装置を上面から見た場合の、各色の画素と画素分離構造の配置例である。It is the example of arrangement | positioning of the pixel of each color and a pixel separation structure at the time of seeing the solid-state imaging device concerning the embodiment from the upper surface. 図3のC線に沿った断面図である。FIG. 4 is a cross-sectional view taken along line C in FIG. 3. 図3のD線に沿った断面図である。It is sectional drawing along the D line of FIG. トレンチの深さに対する、赤色画素における緑領域である530nmの光の吸収効率である。It is the absorption efficiency of light of 530 nm which is a green region in the red pixel with respect to the depth of the trench. トレンチの深さに対する暗電流の量である。The amount of dark current with respect to the depth of the trench. 第2の実施形態に係る固体撮像装置の断面図である。It is sectional drawing of the solid-state imaging device which concerns on 2nd Embodiment. トレンチ幅を変えて同一時間長でエッチングした際のトレンチ深さのグラフである。It is a graph of the trench depth at the time of etching with the same time length while changing the trench width.

以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。   Hereinafter, embodiments will be described with reference to the drawings. The same parts in the drawings are denoted by the same reference numerals, detailed description thereof will be omitted as appropriate, and different parts will be described. The drawings are schematic or conceptual, and the relationship between the thickness and width of each part, the size ratio between the parts, and the like are not necessarily the same as actual ones. Further, even when the same part is represented, the dimensions and ratios may be represented differently depending on the drawings.

(第1の実施形態)
図1は、第1の実施形態に係る固体撮像装置を表す模式図である。また図2に、図1のA線に沿った断面図を示す。言い換えると、図1は、図2のB線に沿った断面図である。
(First embodiment)
FIG. 1 is a schematic diagram illustrating a solid-state imaging device according to the first embodiment. FIG. 2 is a sectional view taken along line A in FIG. In other words, FIG. 1 is a cross-sectional view taken along line B of FIG.

本実施形態に係る固体撮像装置は、半導体層10と、半導体層10に設けられた複数の画素20と、電極30と、画素分離構造40とを備える。複数の画素20は、赤色画素21と赤色以外の画素22とを含む。赤色以外の画素22とは、例えば、青色画素や緑色画素である。 The solid-state imaging device according to the present embodiment includes a semiconductor layer 10, a plurality of pixels 20 provided in the semiconductor layer 10, an electrode 30, and a pixel separation structure 40. The plurality of pixels 20 include a red pixel 21 and a pixel 22 other than red. The non-red pixel 22 is, for example, a blue pixel or a green pixel.

半導体層10は、例えば、シリコン層であり、その導電形はp形である。画素20は、半導体層10に入射する光を検出する。各画素20は、それぞれ、半導体層10の第1面側から入射する光を信号電荷に変換し蓄積する受光部13を有する。電極30は、半導体層10の第1面と反対の第2面側に設けられている。電極30は、画素20に蓄積された信号電荷を読み出すために用いられる。 The semiconductor layer 10 is, for example, a silicon layer, and its conductivity type is p-type. The pixel 20 detects light incident on the semiconductor layer 10. Each pixel 20 includes a light receiving unit 13 that converts light incident from the first surface side of the semiconductor layer 10 into signal charges and accumulates the signal charges. The electrode 30 is provided on the second surface side opposite to the first surface of the semiconductor layer 10. The electrode 30 is used to read out signal charges accumulated in the pixel 20.

画素分離構造40は、隣接する画素間に設けられ、半導体層10の第1面側から第2面側に向かう深さ方向に設けられたトレンチを有する。トレンチは、例えば、底および側面に、絶縁膜と遮光膜が形成されている。画素分離構造40は、隣接画素からの入射光を遮光し、隣接画素間での混色を抑制する。一方で、半導体層10にトレンチを形成することで、暗電流が生じる。 The pixel isolation structure 40 is provided between adjacent pixels, and has a trench provided in a depth direction from the first surface side to the second surface side of the semiconductor layer 10. In the trench, for example, an insulating film and a light shielding film are formed on the bottom and side surfaces. The pixel separation structure 40 blocks incident light from adjacent pixels and suppresses color mixing between adjacent pixels. On the other hand, a dark current is generated by forming a trench in the semiconductor layer 10.

図1に、トレンチの深さをdで示す。発明者らは、後述する実験により、トレンチの深さdが深いほど、暗電流の増加が大きいという知見を得た。すなわち、暗電流の増加を抑制するという点からは、トレンチの深さdは浅い方が好ましい。 In FIG. 1, the depth of the trench is indicated by d. The inventors obtained the knowledge that the increase in dark current is larger as the depth d of the trench is deeper through experiments described later. That is, it is preferable that the depth d of the trench is shallow from the viewpoint of suppressing an increase in dark current.

また、光の吸収係数は波長依存を持ち、シリコンの吸収係数は、波長400nm(青)、500nm(緑)、700nm(赤)ではそれぞれ、8×104(cm-1)、6×103(cm-1)、2×103(cm-1)となる。すなわち、波長が長い赤色の光は、シリコンへの吸収率が悪く、次いで、緑色、青色の順で吸収されやすくなる。言い換えると、青色の光は半導体層の浅いところで吸収され、緑色の光は半導体層の中ほど、赤色の光は半導体層の深いところで吸収される。つまり、青色の光はトレンチの深さdが浅くても隣接画素間の混色を抑制することができるが、赤色の光についてはトレンチの深さdを深くすることが好ましい。 The light absorption coefficient has wavelength dependence, and the absorption coefficients of silicon are 8 × 10 4 (cm −1 ) and 6 × 10 3 at wavelengths of 400 nm (blue), 500 nm (green), and 700 nm (red), respectively. (Cm −1 ) and 2 × 10 3 (cm −1 ). That is, red light having a long wavelength has a low absorption rate into silicon, and is then easily absorbed in the order of green and blue. In other words, blue light is absorbed in the shallow part of the semiconductor layer, green light is absorbed in the middle of the semiconductor layer, and red light is absorbed in the deep part of the semiconductor layer. In other words, blue light can suppress color mixing between adjacent pixels even when the trench depth d is shallow, but it is preferable to increase the trench depth d for red light.

そこで、本実施形態に係る固体撮像装置においては、赤色画素21と赤色以外の画素22との間における画素分離構造40のトレンチの深さが、赤色以外の画素22間における画素分離構造40のトレンチの深さよりも深い。このようにすることで、暗電流の増加を低減しつつ、隣接画素間の混色を抑制することができる。 Therefore, in the solid-state imaging device according to this embodiment, the depth of the trench of the pixel isolation structure 40 between the red pixel 21 and the non-red pixel 22 is such that the trench of the pixel isolation structure 40 between the non-red pixels 22. Deeper than the depth of. By doing so, it is possible to suppress color mixing between adjacent pixels while reducing an increase in dark current.

次に、図1および図2を参照して、本実施形態に係る固体撮像装置を詳細に説明する。以下の説明では、半導体層10の導電形をp形として説明するが、これに限定される訳ではない。すなわち、半導体層10は、n形であっても良い。   Next, the solid-state imaging device according to the present embodiment will be described in detail with reference to FIGS. 1 and 2. In the following description, the conductivity type of the semiconductor layer 10 will be described as a p-type, but the present invention is not limited to this. That is, the semiconductor layer 10 may be n-type.

図1に示すように、半導体層10の内部には、複数の受光部13が設けられている。受光部13の導電形は、半導体層10とは異なるn形である。受光部13は、半導体層10に入射する光を吸収し、フォトキャリアを発生する。   As shown in FIG. 1, a plurality of light receiving portions 13 are provided inside the semiconductor layer 10. The light receiving unit 13 has an n-type conductivity different from that of the semiconductor layer 10. The light receiving unit 13 absorbs light incident on the semiconductor layer 10 and generates photocarriers.

図2に表すように、受光部13は、それぞれ画素分離構造40に囲まれ、1つの画素20は、1つの受光部13を含む。画素分離構造40は、半導体層10の一部であり、その導電形はp形である。   As shown in FIG. 2, each light receiving unit 13 is surrounded by a pixel separation structure 40, and one pixel 20 includes one light receiving unit 13. The pixel isolation structure 40 is a part of the semiconductor layer 10 and its conductivity type is p-type.

半導体層10の第2面側において、個々の画素20に対応する部分にp層19が選択的に設けられる。p層19は、半導体層10よりも高濃度のp形不純物を含む。そして、p層19と受光部13との間には、n層17が設けられる。n層17は、受光部13よりも高濃度のn形不純物を含む。 On the second surface side of the semiconductor layer 10, a p + layer 19 is selectively provided in a portion corresponding to each pixel 20. The p + layer 19 includes a higher concentration of p-type impurities than the semiconductor layer 10. An n + layer 17 is provided between the p + layer 19 and the light receiving unit 13. The n + layer 17 contains a higher concentration of n-type impurities than the light receiving unit 13.

層17の一部は、第2面まで延在し、絶縁膜33を介して電極30に向き合う。さらに、n層17の延在部17aに隣接する位置にp層15が設けられる。p層15は、例えば、半導体層10よりも高濃度、且つ、p層19よりも低濃度のp形不純物を含む。また、p層15は、絶縁膜33を介して電極30に向き合う。 A part of the n + layer 17 extends to the second surface and faces the electrode 30 through the insulating film 33. Further, the p layer 15 is provided at a position adjacent to the extending portion 17 a of the n + layer 17. The p layer 15 includes, for example, a p-type impurity having a higher concentration than the semiconductor layer 10 and a lower concentration than the p + layer 19. The p layer 15 faces the electrode 30 through the insulating film 33.

例えば、電極30にプラスのゲートバイアスを印加すると、p層15と絶縁膜33との界面に反転チャネルが形成される。そして、受光部13において光電変換されたフォトキャリアは、その反転チャネル、および、図示しないソースドレイン領域を介して光電流として出力される。   For example, when a positive gate bias is applied to the electrode 30, an inversion channel is formed at the interface between the p layer 15 and the insulating film 33. The photocarrier photoelectrically converted in the light receiving unit 13 is output as a photocurrent through the inversion channel and a source / drain region (not shown).

一方、第1面側では、半導体層10の上に、反射防止膜50が設けられる。反射防止膜50は、絶縁膜である。反射防止膜50には、単層膜もしくは多層膜を用いることができる。そして、反射防止膜50の屈折率(もしくは等価屈折率)は、その上に直接設けられる膜あるいは層の屈折率よりも高い。例えば、反射防止膜50の屈折率は、可視光領域において、半導体層10の屈折率と、反射防止膜50の上に直接設けられる膜あるいは層の屈折率と、の間の値を有する。そして、入射光の反射を低減する。   On the other hand, an antireflection film 50 is provided on the semiconductor layer 10 on the first surface side. The antireflection film 50 is an insulating film. The antireflection film 50 can be a single layer film or a multilayer film. The refractive index (or equivalent refractive index) of the antireflection film 50 is higher than the refractive index of the film or layer directly provided thereon. For example, the refractive index of the antireflection film 50 has a value between the refractive index of the semiconductor layer 10 and the refractive index of a film or layer directly provided on the antireflection film 50 in the visible light region. And the reflection of incident light is reduced.

図1に示すように、反射防止膜50の上には、平坦化膜51を介してカラーフィルタ53およびマイクロレンズ55が設けられる。平坦化膜51は、反射防止膜50の表面の凹凸を緩和する。また、その屈折率は、反射防止膜50の屈折率よりも小さい。平坦化膜51には、例えば、シリコン酸化膜を用いることができる。   As shown in FIG. 1, a color filter 53 and a microlens 55 are provided on the antireflection film 50 via a flattening film 51. The planarizing film 51 relaxes unevenness on the surface of the antireflection film 50. Further, the refractive index is smaller than the refractive index of the antireflection film 50. For the planarizing film 51, for example, a silicon oxide film can be used.

カラーフィルタ53およびマイクロレンズ55は、画素ごとに設けられる。すなわち、マイクロレンズ55は、各画素に入射する光を集光し、受光部13に効率良く入射させる。カラーフィルタは、画素ごとに入射光の波長を選別する。   The color filter 53 and the micro lens 55 are provided for each pixel. That is, the microlens 55 collects light incident on each pixel and efficiently enters the light receiving unit 13. The color filter sorts the wavelength of incident light for each pixel.

本実施形態に係る固体撮像装置は、各画素の境界を画する画素分離構造40をさらに備える。画素分離構造40は、隣接する前記画素間に設けられる。上面から見ると、図2に示すように、画素分離構造40は、各画素を囲うように、格子状に設けられる。   The solid-state imaging device according to the present embodiment further includes a pixel separation structure 40 that demarcates the boundary of each pixel. The pixel separation structure 40 is provided between the adjacent pixels. When viewed from the top, as shown in FIG. 2, the pixel separation structure 40 is provided in a lattice shape so as to surround each pixel.

画素分離構造40としては、半導体層10の第1面側から第2面側に向かう深さ方向にトレンチが形成されている。トレンチには何らかの物質が埋め込まれていてもよいし、空洞でもよい。ここでは、画素分離構造40として、トレンチの底および側面に、絶縁膜41が設けられ、絶縁膜41の内側に遮光膜42が埋め込まれている場合を考える。 As the pixel isolation structure 40, a trench is formed in the depth direction from the first surface side to the second surface side of the semiconductor layer 10. Some material may be embedded in the trench, or it may be a cavity. Here, a case where the insulating film 41 is provided on the bottom and side surfaces of the trench and the light shielding film 42 is embedded inside the insulating film 41 is considered as the pixel isolation structure 40.

遮光膜42は、画素20の中に入射した光の隣接した画素への漏れを抑制する。すなわち、遮光膜42は、画素20の入射光を吸収もしくは反射する。遮光膜42は、導電膜であってもよいし、絶縁膜であってもよい。例えば、遮光膜42には、金属などの導電膜を用いることができる。例えば、遮光膜42には、シリコン、チタニウム、タングステン、アルミニウム、およびハフニウムのうちの少なくとも1つを含む導電膜を用いることができる。   The light shielding film 42 suppresses leakage of light incident into the pixel 20 to adjacent pixels. That is, the light shielding film 42 absorbs or reflects the incident light of the pixel 20. The light shielding film 42 may be a conductive film or an insulating film. For example, a conductive film such as a metal can be used for the light shielding film 42. For example, the light-shielding film 42 can be a conductive film containing at least one of silicon, titanium, tungsten, aluminum, and hafnium.

また、遮光膜42は、可視光領域の反射率が高いことが望ましい。これにより、受光部13に入射する光を増やし、画素20の光感度を向上させることができる。この観点からは、遮光膜42として、例えば、アルミニウムを用いることが好ましい。また、遮光膜42として、可視光を反射する多層誘電体膜を用いても良い。   The light shielding film 42 desirably has a high visible light region reflectance. Thereby, the light which injects into the light-receiving part 13 can be increased, and the photosensitivity of the pixel 20 can be improved. From this viewpoint, for example, aluminum is preferably used as the light shielding film 42. Further, as the light shielding film 42, a multilayer dielectric film that reflects visible light may be used.

また、遮光膜42に、グランドあるいは負の電圧を印加してもよい。こうすることで、半導体層のシリコンとトレンチとの界面にホールが発生し、暗電流を低減できる。   Further, a ground or negative voltage may be applied to the light shielding film 42. By doing so, holes are generated at the interface between the silicon and the trench of the semiconductor layer, and dark current can be reduced.

絶縁膜41には、例えば、シリコン酸化物や酸化ハフニウムを用いることができる。また、絶縁膜41として、例えば、酸化ジルコニウム等の、負の固定電荷膜をもった絶縁膜を用いてもよい。負の固定電荷膜をもった絶縁膜を用いることで、暗電流を低減することができる。   For the insulating film 41, for example, silicon oxide or hafnium oxide can be used. Further, as the insulating film 41, for example, an insulating film having a negative fixed charge film such as zirconium oxide may be used. By using an insulating film having a negative fixed charge film, dark current can be reduced.

また、画素分離構造40は、トレンチの底および側面に、P型シリコン層が設けられ、その内側に絶縁膜41が設けられ、さらに絶縁膜41の内側に遮光膜42が埋められている構造であってもよい。このような構造にすることで、半導体層のシリコンとトレンチとの界面にホールが発生し、暗電流を低減できる。 The pixel isolation structure 40 has a structure in which a P-type silicon layer is provided on the bottom and side surfaces of a trench, an insulating film 41 is provided on the inner side, and a light shielding film 42 is embedded on the inner side of the insulating film 41. There may be. With such a structure, holes are generated at the interface between the silicon and the trench in the semiconductor layer, and dark current can be reduced.

図1に示すように、画素分離構造40のトレンチの深さは、赤色の画素21と赤色以外の画素22との間における画素分離構造40のトレンチの方が、赤色以外の画素22間における画素分離構造40のトレンチよりも深い。 As shown in FIG. 1, the depth of the trench of the pixel isolation structure 40 is such that the trench of the pixel isolation structure 40 between the red pixel 21 and the non-red pixel 22 is the pixel between the non-red pixels 22. Deeper than the trench of the isolation structure 40.

図3に、本実施形態に係る固体撮像装置を上面から見た場合の、各色の画素20の配置例と、画素分離構造40の様子を示す。また、図4に、図3のC線に沿った断面図を示す。また、図5に、図3のD線に沿った断面図を示す。図3乃至図5では、赤色以外の画素22として、緑色画素23と、青色画素24が存在する。図3乃至図5に示すように、赤色画素21周辺の画素分離構造40は、赤色以外の画素22周辺の画素分離構造40よりも深い。   FIG. 3 shows an arrangement example of the pixels 20 of each color and the state of the pixel separation structure 40 when the solid-state imaging device according to the present embodiment is viewed from above. FIG. 4 is a cross-sectional view taken along line C in FIG. FIG. 5 is a cross-sectional view taken along line D in FIG. 3 to 5, there are a green pixel 23 and a blue pixel 24 as the pixels 22 other than red. As shown in FIGS. 3 to 5, the pixel separation structure 40 around the red pixel 21 is deeper than the pixel separation structure 40 around the non-red pixel 22.

次に、本実施形態に係る固体撮像装置の製造方法を説明する。赤色画素21と赤色以外の画素22とで周辺のトレンチ深さを変えるために、赤色以外の画素22間における画素分離構造40のトレンチを第1の深さまで形成する工程と、赤色の画素21と赤色以外の画素22との間における画素分離構造40のトレンチを、第1の深さよりも深い第2の深さまで形成する工程とを実施する。まず、赤色画素21周辺をリソグラフィーでパターニングし、第1の深さまで半導体層10をエッチングしてトレンチを形成する。次に、赤色以外の画素22周辺をリソグラフィーでパターニングし、第2の深さまで半導体層10をエッチングしてトレンチを形成する。半導体層10のエッチング時間を変えることで、異なる深さのトレンチを形成することができる。上記説明では、赤色画素21周辺のトレンチを先にエッチングしたが、この順序は逆でもよい。 Next, a method for manufacturing the solid-state imaging device according to this embodiment will be described. A step of forming a trench of the pixel isolation structure 40 between the non-red pixels 22 to a first depth in order to change the peripheral trench depth between the red pixel 21 and the non-red pixel 22; A step of forming a trench of the pixel isolation structure 40 between the pixel 22 other than red and a second depth deeper than the first depth is performed. First, the periphery of the red pixel 21 is patterned by lithography, and the semiconductor layer 10 is etched to the first depth to form a trench. Next, the periphery of the pixel 22 other than red is patterned by lithography, and the semiconductor layer 10 is etched to the second depth to form a trench. By changing the etching time of the semiconductor layer 10, trenches having different depths can be formed. In the above description, the trench around the red pixel 21 is etched first, but this order may be reversed.

その後、前記トレンチ内に、絶縁膜41を形成する工程と、遮光膜42を形成する工程とを実施することで、画素分離構造40が形成される。 Thereafter, the pixel isolation structure 40 is formed by performing the step of forming the insulating film 41 and the step of forming the light shielding film 42 in the trench.

次に、本実施形態の具体例を説明する。以下の具体的数値や材料は一例であり、これらの数値や材料に限定されるものではない。 Next, a specific example of this embodiment will be described. The following specific numerical values and materials are examples, and are not limited to these numerical values and materials.

ここでは、赤色画素21と緑色画素23を隣接させた素子において、赤色画素21と緑色画素23との間に画素分離構造40を形成した。具体的には、半導体層10にトレンチを形成し、そのトレンチ内部に絶縁膜41としてシリコン酸化物を形成後、遮光膜42としてタングステンを埋め込むことで、画素分離構造40を形成した。そして、トレンチの深さを変えた場合の、2次元における混色の分光計算を行った。画素ピッチは1.1um、フォトダイオードの深さは2.5umである。 Here, in the element in which the red pixel 21 and the green pixel 23 are adjacent to each other, the pixel separation structure 40 is formed between the red pixel 21 and the green pixel 23. Specifically, a trench is formed in the semiconductor layer 10, silicon oxide is formed as the insulating film 41 inside the trench, and then tungsten is embedded as the light shielding film 42, thereby forming the pixel isolation structure 40. Then, two-dimensional color mixing spectral calculation was performed when the trench depth was changed. The pixel pitch is 1.1 μm, and the photodiode depth is 2.5 μm.

図6に、トレンチの深さに対する、赤色画素21における緑領域である530nmの光の吸収効率を示す。つまり、トレンチの深さに対する混色の様子を見ることができる。図6より、トレンチの深さが0um、すなわち遮光膜42が無い場合は、混色が多いことがわかる。そして、トレンチが深くなるに従い、混色は低減していることがわかる。 FIG. 6 shows the absorption efficiency of light of 530 nm, which is the green region in the red pixel 21, with respect to the depth of the trench. That is, it is possible to see the color mixture with respect to the depth of the trench. From FIG. 6, it can be seen that when the trench depth is 0 μm, that is, when there is no light shielding film 42, there is much color mixing. It can be seen that the color mixture decreases as the trench becomes deeper.

図7に、トレンチの深さに対する暗電流の量を示す。図7より、トレンチが深くなるに従い、暗電流が増加していることがわかる。 FIG. 7 shows the amount of dark current with respect to the depth of the trench. FIG. 7 shows that the dark current increases as the trench becomes deeper.

図6および図7より、トレンチが深くなると、画素間の混色は低減するが、暗電流が増加することがわかる。すなわち、トレンチの深さに対して、暗電流と混色がトレードオフとなる。 6 and 7, it can be seen that when the trench is deepened, the color mixture between the pixels is reduced, but the dark current is increased. That is, the dark current and the color mixture are traded off with respect to the depth of the trench.

ここで、図3、図4、図5で示したような画素レイアウトの場合を考えると、赤色画素21に入射した光は、波長が長いためにシリコン層への吸収効率が悪く、隣接する緑色画素23への混色が多い。一方で、青色画素24へ入射した光は、波長が短いためシリコン層への吸収効率が高く、隣接する緑色画素23への混色は少ない。このようにシリコン層への光吸収効率は、波長依存性を持つ。従って、青色画素24と緑色画素23間のトレンチ深さは、浅くても、混色を劣化することなく暗電流を低減することができる。 Here, considering the case of the pixel layouts as shown in FIGS. 3, 4 and 5, the light incident on the red pixel 21 has a long wavelength, so the absorption efficiency into the silicon layer is poor, and the adjacent green color There is much color mixture to the pixel 23. On the other hand, since the light incident on the blue pixel 24 has a short wavelength, the absorption efficiency into the silicon layer is high, and there is little color mixing in the adjacent green pixel 23. Thus, the light absorption efficiency to the silicon layer has wavelength dependency. Therefore, even if the trench depth between the blue pixel 24 and the green pixel 23 is shallow, the dark current can be reduced without deteriorating the color mixture.

また、全ての画素間のトレンチの深さを1umとした場合、トレンチが無い場合と比較し、暗電流は100(任意乗数)増加する。一方で、赤色画素21周囲のトレンチ深さを1um、赤色以外の画素22周囲のトレンチ深さを0.5umとした場合、暗電流の増加は74となる。このように、全ての画素周辺のトレンチ深さを1umとした場合よりも、赤色以外の画素22周囲のトレンチ深さを0.5umと浅くすることで、半導体層10にトレンチを形成することによって生じる暗電流の増加を低減することができる。 Further, when the depth of the trench between all the pixels is 1 um, the dark current increases by 100 (arbitrary multiplier) as compared with the case where there is no trench. On the other hand, when the trench depth around the red pixel 21 is 1 μm and the trench depth around the non-red pixel 22 is 0.5 μm, the increase in dark current is 74. Thus, by forming the trench in the semiconductor layer 10 by reducing the trench depth around the non-red pixels 22 to 0.5 μm, compared to the case where the trench depth around all the pixels is 1 μm. The increase in dark current that occurs can be reduced.

また、赤色画素21周囲のトレンチ深さを1um、赤色以外の画素22周囲のトレンチ深さを0.2umとした場合は、暗電流の増加は63となる。次に、全ての画素間のトレンチの深さを0.7umとした場合は、暗電流は90増加する。一方、赤色画素21周囲のトレンチ深さを0.7um、赤色以外の画素22周囲のトレンチ深さを0.5umとした場合は、暗電流は71増加となる。このように、赤色画素21周囲のトレンチ深さに対して、赤色以外の画素22周囲のトレンチ深さを10〜90%程度浅くすることで、暗電流を大幅に増加させることなく混色を抑制することができる。 When the trench depth around the red pixel 21 is 1 μm and the trench depth around the non-red pixel 22 is 0.2 μm, the increase in dark current is 63. Next, when the trench depth between all the pixels is set to 0.7 μm, the dark current increases by 90. On the other hand, when the trench depth around the red pixel 21 is 0.7 μm and the trench depth around the non-red pixel 22 is 0.5 μm, the dark current increases by 71. As described above, by reducing the trench depth around the non-red pixel 22 by about 10 to 90% with respect to the trench depth around the red pixel 21, color mixing is suppressed without significantly increasing the dark current. be able to.

本実施形態によれば、本実施形態に係る固体撮像装置は、赤色の画素と赤色以外の画素との間における画素分離構造のトレンチの深さが、赤色以外の画素間における画素分離構造のトレンチの深さよりも深い。このようにすることで、暗電流の増加を低減しつつ、トレンチを有する画素分離構造によって隣接画素間の混色を抑制することができる。 According to the present embodiment, the solid-state imaging device according to the present embodiment is such that the depth of the trench of the pixel isolation structure between the red pixel and the non-red pixel is the trench of the pixel isolation structure between the non-red pixels. Deeper than the depth of. By doing in this way, color mixing between adjacent pixels can be suppressed by the pixel isolation structure having a trench while reducing an increase in dark current.

(第2の実施形態)
第2の実施形態に係る固体撮像装置を以下に説明する。図8に本実施形態に係る固体撮像装置の断面図を示す。図8に示すように、第2の実施形態に係る固体撮像装置は、ほぼ第1の実施形態に係る固体撮像装置と同様である。図8の第2の実施形態に係る固体撮像装置において、図1に示す第1の実施形態に係る固体撮像装置と同じ構成部分については、図1と同じ番号を付して、説明は省略する。
(Second Embodiment)
A solid-state imaging device according to the second embodiment will be described below. FIG. 8 is a cross-sectional view of the solid-state imaging device according to the present embodiment. As shown in FIG. 8, the solid-state imaging device according to the second embodiment is substantially the same as the solid-state imaging device according to the first embodiment. In the solid-state imaging device according to the second embodiment in FIG. 8, the same components as those in the solid-state imaging device according to the first embodiment shown in FIG. .

第2の実施形態に係る固体撮像装置において、画素分離構造45が、第1の実施形態に係る固体撮像装置の画素分離構造40とは異なる。第2の実施形態に係る固体撮像装置では、赤色画素21と赤色以外の画素22との間における画素分離構造45のトレンチの幅が、赤色以外の画素22間における画素分離構造45のトレンチの幅よりも広い。赤色の画素21と赤色以外の画素22との間における画素分離構造45のトレンチの深さが、赤色以外の画素22間における画素分離構造45のトレンチの深さよりも深いという点については、第1の実施形態に係る固体撮像装置と同じである。 In the solid-state imaging device according to the second embodiment, the pixel separation structure 45 is different from the pixel separation structure 40 of the solid-state imaging device according to the first embodiment. In the solid-state imaging device according to the second embodiment, the width of the trench of the pixel isolation structure 45 between the red pixel 21 and the non-red pixel 22 is equal to the width of the trench of the pixel isolation structure 45 between the non-red pixel 22. Wider than. Regarding the point that the depth of the trench of the pixel isolation structure 45 between the red pixel 21 and the non-red pixel 22 is deeper than the depth of the trench of the pixel isolation structure 45 between the non-red pixel 22, This is the same as the solid-state imaging device according to the embodiment.

次に、本実施形態に係る固体撮像装置の製造方法を説明する。第1の実施形態においては、赤色画素21周辺のトレンチと、赤色以外の画素22周辺のトレンチを異なる工程で形成したが、本実施形態においては、赤色画素21周辺のトレンチと、赤色以外の画素22周辺のトレンチとを同一の工程で形成する。つまり、第1の実施形態では、リソグラフィーを2回実施していたが、本実施形態では、1回のリソグラフィーで、赤色以外の画素22周辺のトレンチと、それよりも深い深さを持つ赤色画素21周辺のトレンチとを形成する。 Next, a method for manufacturing the solid-state imaging device according to this embodiment will be described. In the first embodiment, the trench around the red pixel 21 and the trench around the non-red pixel 22 are formed in different steps. However, in this embodiment, the trench around the red pixel 21 and the non-red pixel are formed. The trenches around 22 are formed in the same process. That is, in the first embodiment, lithography is performed twice, but in this embodiment, in one lithography, a trench around the pixel 22 other than red and a red pixel having a deeper depth than that. 21 around the trench.

本実施形態に係る製造方法は、赤色以外の画素22間の画素分離構造45における第1の幅のトレンチと、赤色の画素21と赤色以外の画素22との間の前記画素分離構造45における第1の幅よりも広い第2の幅のトレンチを、リソグラフィーでパターニングする工程と、パターニングの工程で形成されたパターンに従ってシリコンをエッチングする工程とを備える。その後、トレンチ内に、絶縁膜41を形成する工程と、遮光膜42を形成する工程とを実施することで、画素分離構造45が形成される。 The manufacturing method according to this embodiment includes a first width trench in the pixel isolation structure 45 between the non-red pixels 22 and a first trench in the pixel isolation structure 45 between the red pixel 21 and the non-red pixel 22. A step of patterning a trench having a second width larger than the width of 1 by lithography, and a step of etching silicon in accordance with a pattern formed in the patterning step. Thereafter, the pixel isolation structure 45 is formed by performing the step of forming the insulating film 41 and the step of forming the light shielding film 42 in the trench.

本実施形態に係る固体撮像装置は、赤色の画素21と赤色以外の画素22との間における画素分離構造45のトレンチの幅が、赤色以外の画素22間における画素分離構造45のトレンチの幅よりも広いので、シリコンをエッチングする際のマイクロローディング効果を利用することができる。 In the solid-state imaging device according to this embodiment, the width of the trench of the pixel isolation structure 45 between the red pixel 21 and the non-red pixel 22 is greater than the width of the trench of the pixel isolation structure 45 between the non-red pixel 22. Therefore, the microloading effect when etching silicon can be used.

図9に、トレンチ幅を変えて同一時間長でエッチングした際のトレンチ深さのグラフを示す。図9より、トレンチ幅が広くなるとエッチングされる深さが深くなることがわかる。本実施形態では、このマイクロローディング効果を用いて、赤色画素21周辺のトレンチ幅を、赤色以外の画素22のトレンチ幅よりも広くすることで、リソグラフィーは1回で、シリコンのエッチングも1回で、赤色画素21周辺のトレンチの深さを深くすることができる。 FIG. 9 shows a graph of the trench depth when etching is performed for the same time length while changing the trench width. FIG. 9 shows that the etching depth increases as the trench width increases. In this embodiment, the microloading effect is used to make the trench width around the red pixel 21 wider than the trench width of the non-red pixel 22, so that lithography is performed once and silicon is etched once. The trench around the red pixel 21 can be deepened.

例えば、赤色画素21周辺のトレンチ深さを0.7umとし、赤色以外の画素22周辺に0.5umのトレンチを形成するには、赤色画素21周辺のトレンチ幅は220nm、赤色以外の画素22周辺のトレンチ幅を150nmとなるマスクを用いて、図9で用いたエッチング条件で加工することで実現できる。今回、赤色画素21周辺とそれ以外のトレンチ幅の差が70nmとすることで、トレンチ深さを制御したが、このトレンチ幅の70nmという差分はシリコンをエッチングする条件を変えることで変えることができる。トレンチ幅の差を少なくしたい場合は、ローディング効果が大きい、すなわち、図9を取得した実験のエッチングよりもトレンチ幅に対する深さの依存性が大きいエッチング条件を用いればよい。一方、トレンチ幅の差を大きくしたい場合は、ローディング効果が少ないエッチング条件を用いればよい。シリコンのドライエッチングにおけるローディング効果は、イオンエネルギー、圧力、ガス総流量、添加ガス等の影響で変化する。例えば、圧力を小さくしたり、ガス総流量を増加したりするとローディング効果を少なくすることができる。このように、赤色画素21周辺のトレンチ寸法を赤色以外の画素22周辺のトレンチよりも広くすることで、シリコンのドライエッチングによるローディング効果により、一度のドライエッチングで、赤色画素21周辺のトレンチ深さを、赤色以外の画素22周辺のトレンチよりも深くすることができる。 For example, if the trench depth around the red pixel 21 is 0.7 um and a 0.5 um trench is formed around the non-red pixel 22, the trench width around the red pixel 21 is 220 nm, and the non-red pixel 22 periphery. This can be realized by processing under the etching conditions used in FIG. 9 using a mask having a trench width of 150 nm. This time, the trench depth is controlled by setting the difference between the periphery of the red pixel 21 and the other trench width to 70 nm, but the difference of 70 nm in the trench width can be changed by changing the conditions for etching silicon. . When it is desired to reduce the difference in the trench width, it is sufficient to use an etching condition that has a large loading effect, that is, a dependency of the depth on the trench width that is greater than the etching of the experiment obtained in FIG. On the other hand, when it is desired to increase the difference in trench width, an etching condition with a small loading effect may be used. The loading effect in dry etching of silicon varies depending on the influence of ion energy, pressure, total gas flow rate, additive gas, and the like. For example, if the pressure is reduced or the total gas flow rate is increased, the loading effect can be reduced. Thus, by making the trench dimensions around the red pixel 21 wider than the trenches around the non-red pixel 22, the trench depth around the red pixel 21 can be obtained by one dry etching due to the loading effect of dry etching of silicon. Can be made deeper than the trenches around the pixels 22 other than red.

本実施形態によれば、本実施形態に係る固体撮像装置は、赤色の画素と赤色以外の画素との間における画素分離構造のトレンチの深さが、赤色以外の画素間における画素分離構造のトレンチの深さよりも深い。このようにすることで、暗電流の増加を低減しつつ、トレンチを有する画素分離構造によって隣接画素間の混色を抑制することができる。 According to the present embodiment, the solid-state imaging device according to the present embodiment is such that the depth of the trench of the pixel isolation structure between the red pixel and the non-red pixel is the trench of the pixel isolation structure between the non-red pixels. Deeper than the depth of. By doing in this way, color mixing between adjacent pixels can be suppressed by the pixel isolation structure having a trench while reducing an increase in dark current.

また、本実施形態に係る固体撮像装置は、赤色の画素と赤色以外の画素との間における画素分離構造のトレンチの幅が、赤色以外の画素間における画素分離構造のトレンチの幅よりも広い。これにより、同一の工程で、赤色以外の画素周辺のトレンチと、それよりも深い深さを持つ赤色画素周辺のトレンチとを形成することができる。 In the solid-state imaging device according to this embodiment, the width of the trench of the pixel isolation structure between the red pixel and the non-red pixel is wider than the width of the trench of the pixel isolation structure between the pixels other than red. Thereby, the trench around the pixel other than red and the trench around the red pixel having a deeper depth can be formed in the same process.

本発明の実施形態を説明したが、実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
Although embodiments of the present invention have been described, the embodiments have been presented by way of example and are not intended to limit the scope of the invention. The embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and their modifications are included in the scope and gist of the invention, and are also included in the invention described in the claims and the equivalents thereof.

10:半導体層、13:受光部、15:p層、17:n+層、17a:n+層17の延在部、19:p+層、20:画素、21:赤色画素、22:赤色以外の画素、23:緑色画素、24:青色画素、30:電極、33:絶縁膜、40:画素分離構造、41:絶縁膜、42:遮光膜、45:画素分離構造、50:反射防止膜、51:平坦化膜、53:カラーフィルタ、55:マイクロレンズ 10: Semiconductor layer, 13: Light receiving portion, 15: p layer, 17: n + layer, 17a: Extension portion of n + layer 17, 19: p + layer, 20: pixel, 21: red pixel, 22: pixel other than red 23: green pixel, 24: blue pixel, 30: electrode, 33: insulating film, 40: pixel separation structure, 41: insulating film, 42: light shielding film, 45: pixel separation structure, 50: antireflection film, 51: Flattening film, 53: color filter, 55: microlens

Claims (10)

半導体層上に設けられた複数の画素であって、それぞれが前記半導体層の第1面側から入射する光を信号電荷に変換し蓄積する受光部を有する複数の画素と、
前記半導体層の前記第1面と反対の第2面側に設けられ、前記画素に蓄積された信号電荷を読み出すための電極と、
隣接する前記画素間に設けられ、前記半導体層の前記第1面側から前記第2面側に向かう深さ方向に設けられたトレンチを有する画素分離構造と
を備え、
赤色の画素と赤色以外の画素との間における前記画素分離構造のトレンチの深さが、赤色以外の画素間における前記画素分離構造のトレンチの深さよりも深い
ことを特徴とする固体撮像装置。
A plurality of pixels provided on the semiconductor layer, each of which has a light receiving portion for converting and storing light incident from the first surface side of the semiconductor layer into a signal charge;
An electrode provided on a second surface side opposite to the first surface of the semiconductor layer, for reading out signal charges accumulated in the pixels;
A pixel isolation structure having a trench provided between adjacent pixels and provided in a depth direction from the first surface side to the second surface side of the semiconductor layer;
A solid-state imaging device, wherein a depth of a trench of the pixel isolation structure between a red pixel and a pixel other than red is deeper than a depth of a trench of the pixel isolation structure between pixels other than red.
前記画素分離構造は、前記トレンチ内に埋め込まれた、遮光膜と絶縁膜を含む
ことを特徴とする請求項1に記載の固体撮像装置。
The solid-state imaging device according to claim 1, wherein the pixel isolation structure includes a light shielding film and an insulating film embedded in the trench.
前記遮光膜は、シリコン、チタニウム、タングステン、アルミニウム、ハフニウムのいずれかを含む金属から形成される
ことを特徴とする請求項2に記載の固体撮像装置。
The solid-state imaging device according to claim 2, wherein the light shielding film is formed of a metal including any one of silicon, titanium, tungsten, aluminum, and hafnium.
前記遮光膜は、負の電圧が印加される
ことを特徴とする請求項2または請求項3に記載の固体撮像装置。
The solid-state imaging device according to claim 2, wherein a negative voltage is applied to the light shielding film.
前記画素分離構造は、P型シリコン層を含む
ことを特徴とする請求項1乃至請求項4のいずれか一項に記載の固体撮像装置。
The solid-state imaging device according to claim 1, wherein the pixel isolation structure includes a P-type silicon layer.
前記画素分離構造は、負の固定電荷膜を備えている絶縁膜を含む
ことを特徴とする請求項1乃至請求項5のいずれか一項に記載の固体撮像装置。
The solid-state imaging device according to claim 1, wherein the pixel separation structure includes an insulating film including a negative fixed charge film.
赤色の画素と赤色以外の画素との間における前記画素分離構造のトレンチの幅は、赤色以外の画素間における前記画素分離構造のトレンチの幅よりも広い
ことを特徴とする請求項1乃至請求項6のいずれか一項に記載の固体撮像装置。
The width of the trench of the pixel isolation structure between a red pixel and a pixel other than red is wider than the width of the trench of the pixel isolation structure between pixels other than red. The solid-state imaging device according to any one of 6.
半導体層上に、複数の画素と、隣接する前記画素間に画素分離構造を有する固体撮像装置の製造方法であって、
赤色以外の画素間における前記画素分離構造のトレンチを第1の深さまで形成する工程と、
赤色の画素と赤色以外の画素との間における前記画素分離構造のトレンチを、第1の深さよりも深い第2の深さまで形成する工程と
を含むことを特徴とする固体撮像装置の製造方法。
A method for manufacturing a solid-state imaging device having a pixel separation structure between a plurality of pixels and adjacent pixels on a semiconductor layer,
Forming a trench of the pixel isolation structure between pixels other than red to a first depth;
Forming a trench having the pixel isolation structure between a red pixel and a non-red pixel to a second depth deeper than the first depth.
前記トレンチ内に、絶縁膜を形成する工程と、
前記トレンチ内に、遮光膜を形成する工程と
を更に備えることを特徴とする請求項8に記載の固体撮像装置の製造方法。
Forming an insulating film in the trench;
The method for manufacturing a solid-state imaging device according to claim 8, further comprising a step of forming a light shielding film in the trench.
半導体層上に、複数の画素と、隣接する前記画素間に画素分離構造を有する固体撮像装置の製造方法であって、
赤色以外の画素間の前記画素分離構造における第1の幅のトレンチと、赤色の画素と赤色以外の画素との間の前記画素分離構造における第1の幅よりも広い第2の幅のトレンチを、リソグラフィーでパターニングする工程と、
前記パターニングの工程で形成されたパターンに従ってシリコンをエッチングする工程と
を含むことを特徴とする固体撮像装置の製造方法。
A method for manufacturing a solid-state imaging device having a pixel separation structure between a plurality of pixels and adjacent pixels on a semiconductor layer,
A first width trench in the pixel separation structure between pixels other than red, and a second width trench wider than the first width in the pixel separation structure between red pixels and non-red pixels. Patterning by lithography, and
And a step of etching silicon according to the pattern formed in the patterning step.
JP2013153107A 2013-07-23 2013-07-23 Solid-state image pickup device and manufacturing method of the same Pending JP2015023259A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013153107A JP2015023259A (en) 2013-07-23 2013-07-23 Solid-state image pickup device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013153107A JP2015023259A (en) 2013-07-23 2013-07-23 Solid-state image pickup device and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2015023259A true JP2015023259A (en) 2015-02-02

Family

ID=52487433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013153107A Pending JP2015023259A (en) 2013-07-23 2013-07-23 Solid-state image pickup device and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2015023259A (en)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013175494A (en) * 2011-03-02 2013-09-05 Sony Corp Solid state imaging device, method of fabricating solid state imaging device, and electronic instrument
WO2017130723A1 (en) * 2016-01-27 2017-08-03 ソニー株式会社 Solid-state image capture element and electronic device
WO2017159361A1 (en) * 2016-03-15 2017-09-21 ソニー株式会社 Solid-state imaging element and electronic device
WO2018008614A1 (en) * 2016-07-06 2018-01-11 ソニーセミコンダクタソリューションズ株式会社 Imaging element, method for producing imaging element, and electronic device
WO2018079296A1 (en) * 2016-10-27 2018-05-03 ソニーセミコンダクタソリューションズ株式会社 Imaging element and electronic device
WO2018083990A1 (en) * 2016-11-02 2018-05-11 ソニーセミコンダクタソリューションズ株式会社 Imaging element, imaging device and electronic device
WO2018173788A1 (en) * 2017-03-22 2018-09-27 ソニーセミコンダクタソリューションズ株式会社 Imaging element and electronic device
JP2019201164A (en) * 2018-05-18 2019-11-21 マッハコーポレーション株式会社 Semiconductor device
CN110896083A (en) * 2018-09-12 2020-03-20 佳能株式会社 Photoelectric conversion device and apparatus
JP2021034598A (en) * 2019-08-27 2021-03-01 ソニーセミコンダクタソリューションズ株式会社 Imaging element, manufacturing method, and electronic device
WO2021044716A1 (en) * 2019-09-05 2021-03-11 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device and electronic apparatus
JP2021145137A (en) * 2016-10-28 2021-09-24 ソニーグループ株式会社 Solid-state image pickup element and electronic apparatus
WO2022009644A1 (en) * 2020-07-08 2022-01-13 ソニーセミコンダクタソリューションズ株式会社 Sensor device
JP2022518590A (en) * 2019-01-29 2022-03-15 ゼノリクス・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Hybrid multispectral component
US11749702B2 (en) 2020-07-14 2023-09-05 Samsung Electronics Co., Ltd. Image sensor
WO2024171644A1 (en) * 2023-02-14 2024-08-22 ソニーセミコンダクタソリューションズ株式会社 Light detection device, method for producing light detection device, and electronic apparatus

Cited By (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013175494A (en) * 2011-03-02 2013-09-05 Sony Corp Solid state imaging device, method of fabricating solid state imaging device, and electronic instrument
US11776978B2 (en) 2016-01-27 2023-10-03 Sony Group Corporation Solid-state image pickup device and electronic apparatus having a separation wall between the first photodiode and the second photodiode
JP2022113736A (en) * 2016-01-27 2022-08-04 ソニーグループ株式会社 Photodetection device and electronic device
CN107408568A (en) * 2016-01-27 2017-11-28 索尼公司 Solid-state imaging element and electronic equipment
KR102626441B1 (en) * 2016-01-27 2024-01-18 소니그룹주식회사 Solid-state imaging devices and electronic devices
US12100721B2 (en) 2016-01-27 2024-09-24 Sony Group Corporation Solid-state image pickup device and electronic apparatus having a divided pixel separation wall
WO2017130723A1 (en) * 2016-01-27 2017-08-03 ソニー株式会社 Solid-state image capture element and electronic device
JP7497739B2 (en) 2016-01-27 2024-06-11 ソニーグループ株式会社 Photodetector and electronic device
KR20180108414A (en) * 2016-01-27 2018-10-04 소니 주식회사 Solid-state imaging devices and electronic devices
JPWO2017130723A1 (en) * 2016-01-27 2018-11-15 ソニー株式会社 Solid-state imaging device and electronic device
US11024661B2 (en) 2016-01-27 2021-06-01 Sony Corporation Solid-state image pickup device having pixel separation wall
US11444112B2 (en) 2016-01-27 2022-09-13 Sony Group Corporation Solid-state image pickup device and electronic apparatus having a wall between the first pixel and the second pixel
EP3410487A4 (en) * 2016-01-27 2019-08-28 Sony Corporation Solid-state image capture element and electronic device
US10431619B2 (en) 2016-01-27 2019-10-01 Sony Corporation Solid-state image pickup device having a pixel separation wall
US10658412B2 (en) 2016-01-27 2020-05-19 Sony Corporation Solid-state image pickup device having pixel separation wall
WO2017159361A1 (en) * 2016-03-15 2017-09-21 ソニー株式会社 Solid-state imaging element and electronic device
US10692910B2 (en) 2016-03-15 2020-06-23 Sony Corporation Solid-state imaging element and electronic device
JP7125345B2 (en) 2016-07-06 2022-08-24 ソニーセミコンダクタソリューションズ株式会社 IMAGE SENSOR, IMAGE SENSOR MANUFACTURING METHOD, AND ELECTRONIC DEVICE
US11456325B2 (en) 2016-07-06 2022-09-27 Sony Semiconductor Solutions Corporation Imaging device, method for manufacturing imaging device, and electronic device
KR20220093405A (en) * 2016-07-06 2022-07-05 소니 세미컨덕터 솔루션즈 가부시키가이샤 Imaging element, method for producing imaging element, and electronic device
JP2022161980A (en) * 2016-07-06 2022-10-21 ソニーセミコンダクタソリューションズ株式会社 Imaging element, method for producing imaging element, and electronic device
JPWO2018008614A1 (en) * 2016-07-06 2019-04-25 ソニーセミコンダクタソリューションズ株式会社 Image sensor, method of manufacturing image sensor, and electronic device
KR102504887B1 (en) * 2016-07-06 2023-03-02 소니 세미컨덕터 솔루션즈 가부시키가이샤 Imaging element, method for producing imaging element, and electronic device
US10950643B2 (en) 2016-07-06 2021-03-16 Sony Semiconductor Solutions Corporation Imaging device, method for manufacturing imaging device, and electronic device
US11424278B2 (en) 2016-07-06 2022-08-23 Sony Semiconductor Solutions Corporation Imaging device, method for manufacturing imaging device, and electronic device
KR20190024895A (en) * 2016-07-06 2019-03-08 소니 세미컨덕터 솔루션즈 가부시키가이샤 IMAGE SENSING DEVICE, METHOD FOR MANUFACTURING IMAGE SENSING DEVICE,
KR102416046B1 (en) * 2016-07-06 2022-07-04 소니 세미컨덕터 솔루션즈 가부시키가이샤 An imaging device, a method for manufacturing an imaging device, and an electronic device
JP7504951B2 (en) 2016-07-06 2024-06-24 ソニーセミコンダクタソリューションズ株式会社 Image pickup device, image pickup device manufacturing method, and electronic device
WO2018008614A1 (en) * 2016-07-06 2018-01-11 ソニーセミコンダクタソリューションズ株式会社 Imaging element, method for producing imaging element, and electronic device
US11101305B2 (en) 2016-10-27 2021-08-24 Sony Semiconductor Solutions Corporation Imaging element and electronic device
WO2018079296A1 (en) * 2016-10-27 2018-05-03 ソニーセミコンダクタソリューションズ株式会社 Imaging element and electronic device
JPWO2018079296A1 (en) * 2016-10-27 2019-09-12 ソニーセミコンダクタソリューションズ株式会社 Image sensor and electronic device
JP7207451B2 (en) 2016-10-28 2023-01-18 ソニーグループ株式会社 Solid-state image sensor and electronic equipment
JP2021145137A (en) * 2016-10-28 2021-09-24 ソニーグループ株式会社 Solid-state image pickup element and electronic apparatus
US11749703B2 (en) 2016-10-28 2023-09-05 Sony Group Corporation Solid-state image pickup element, method of manufacturing solid-state image pickup element, and electronic apparatus
US11037972B2 (en) 2016-11-02 2021-06-15 Sony Semiconductor Solutions Corporation Imaging device, imaging apparatus, and electronic device
JPWO2018083990A1 (en) * 2016-11-02 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 Imaging device, imaging device, and electronic device
WO2018083990A1 (en) * 2016-11-02 2018-05-11 ソニーセミコンダクタソリューションズ株式会社 Imaging element, imaging device and electronic device
US11646342B2 (en) 2017-03-22 2023-05-09 Sony Semiconductor Solutions Corporation Imaging device and electronic device
WO2018173788A1 (en) * 2017-03-22 2018-09-27 ソニーセミコンダクタソリューションズ株式会社 Imaging element and electronic device
US10991753B2 (en) 2017-03-22 2021-04-27 Sony Semiconductor Solutions Corporation Imaging device and electronic device
WO2019221093A1 (en) * 2018-05-18 2019-11-21 マッハコーポレーション株式会社 Semiconductor element
JP7156612B2 (en) 2018-05-18 2022-10-19 マッハコーポレーション株式会社 semiconductor element
JP2019201164A (en) * 2018-05-18 2019-11-21 マッハコーポレーション株式会社 Semiconductor device
CN110896083B (en) * 2018-09-12 2023-06-06 佳能株式会社 Photoelectric conversion device and apparatus
CN110896083A (en) * 2018-09-12 2020-03-20 佳能株式会社 Photoelectric conversion device and apparatus
JP2022518590A (en) * 2019-01-29 2022-03-15 ゼノリクス・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Hybrid multispectral component
JP7542542B2 (en) 2019-01-29 2024-08-30 ゼノリクス・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Hybrid Multispectral Components
JP2021034598A (en) * 2019-08-27 2021-03-01 ソニーセミコンダクタソリューションズ株式会社 Imaging element, manufacturing method, and electronic device
JP7479801B2 (en) 2019-08-27 2024-05-09 ソニーセミコンダクタソリューションズ株式会社 Imaging device, manufacturing method, and electronic device
WO2021044716A1 (en) * 2019-09-05 2021-03-11 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device and electronic apparatus
WO2022009644A1 (en) * 2020-07-08 2022-01-13 ソニーセミコンダクタソリューションズ株式会社 Sensor device
US11749702B2 (en) 2020-07-14 2023-09-05 Samsung Electronics Co., Ltd. Image sensor
WO2024171644A1 (en) * 2023-02-14 2024-08-22 ソニーセミコンダクタソリューションズ株式会社 Light detection device, method for producing light detection device, and electronic apparatus

Similar Documents

Publication Publication Date Title
JP2015023259A (en) Solid-state image pickup device and manufacturing method of the same
TWI637494B (en) Solid-state imaging device, method for producing solid-state imaging device and electronic apparatus
JP5745866B2 (en) Solid-state image sensor
US11322536B2 (en) Image sensor and method of fabricating the same
JP4599417B2 (en) Back-illuminated solid-state image sensor
JP6020933B2 (en) Solid-state imaging device and manufacturing method thereof
US7838325B2 (en) Method to optimize substrate thickness for image sensor device
US20190198536A1 (en) Image Sensor and Forming Method Thereof
US9030587B2 (en) Solid-state image sensor with light-guiding portion
JP2010093081A (en) Solid-state imaging device and method for manufacturing the same
JP2015012043A (en) Imaging device and method of manufacturing the same
JP2009065098A (en) Backside irradiation type solid-state imaging device and method of manufacturing the same
KR102225297B1 (en) Imaging element and imaging device
JP2011146714A (en) Unit pixel including photon-refracting microlens, back-side illumination cmos image sensor including the same, and method of forming the unit pixel
KR100937654B1 (en) Image Sensor and Method of Manufaturing Thereof
JP2013229446A (en) Solid-state image sensor and method for manufacturing the same
TWI455296B (en) Solid-state imaging device, method of manufacturing thereof, and electronic apparatus
US10720463B2 (en) Backside illuminated image sensor with three-dimensional transistor structure and forming method thereof
JP5535261B2 (en) Solid-state imaging device
JP2007201267A (en) Solid state imaging element and its fabrication process
TWI556423B (en) Image sensor device and semiconductor structure
JP4751803B2 (en) Back-illuminated image sensor
TW202312468A (en) Image sensor with varying depth deep trench isolation structure for reduced crosstalk
JP5665951B2 (en) Solid-state imaging device and imaging system using solid-state imaging device
JP2011238853A (en) Solid-state image pickup device and its manufacturing method

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150218