Nothing Special   »   [go: up one dir, main page]

JP2015019052A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2015019052A
JP2015019052A JP2014087724A JP2014087724A JP2015019052A JP 2015019052 A JP2015019052 A JP 2015019052A JP 2014087724 A JP2014087724 A JP 2014087724A JP 2014087724 A JP2014087724 A JP 2014087724A JP 2015019052 A JP2015019052 A JP 2015019052A
Authority
JP
Japan
Prior art keywords
insulating film
layer
semiconductor layer
semiconductor device
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014087724A
Other languages
English (en)
Other versions
JP6291997B2 (ja
Inventor
陽一 鎌田
Yoichi Kamata
陽一 鎌田
史朗 尾崎
Shiro Ozaki
史朗 尾崎
多木　俊裕
Toshihiro Tagi
俊裕 多木
牧山　剛三
Kozo Makiyama
剛三 牧山
岡本　直哉
Naoya Okamoto
直哉 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014087724A priority Critical patent/JP6291997B2/ja
Priority to US14/301,708 priority patent/US20140367694A1/en
Priority to EP14172259.5A priority patent/EP2816606A1/en
Publication of JP2015019052A publication Critical patent/JP2015019052A/ja
Application granted granted Critical
Publication of JP6291997B2 publication Critical patent/JP6291997B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】ゲートリーク電流を低くした、窒化物半導体の上に開口部を有する絶縁膜を形成し、開口部及び開口部の周囲の絶縁膜の上にゲート電極を形成した構造の半導体装置を提供する。【解決手段】基板１１の上に窒化物半導体により形成された第１の半導体層２１と、第１の半導体層２１の上に窒化物半導体により形成された第２の半導体層２２と、第２の半導体層２２の上に形成された開口部３０ａを有する絶縁膜３０と、第２の半導体層２２の上に形成されたソース電極４２及びドレイン電極４３と、開口部３０ａにおける第２の半導体層２２の上に形成されたゲート電極４１と、を有し、絶縁膜３０と第２の半導体層２２との界面近傍における絶縁膜３０及び第２の半導体層２２には、ともに炭素が含まれている。【選択図】図３

Description

本発明は、半導体装置及び半導体装置の製造方法に関するものである。
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮまたは、これらの混晶からなる材料等は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。例えば、窒化物半導体であるＧａＮは、バンドギャップが３．４ｅＶであり、Ｓｉのバンドギャップ１．１ｅＶ、ＧａＡｓのバンドギャップ１．４ｅＶよりも大きい。
このような高出力電子デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field effect transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）がある（例えば、特許文献１）。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。具体的には、ＡｌＧａＮを電子供給層、ＧａＮを電子走行層に用いたＨＥＭＴでは、ＡｌＧａＮとＧａＮとの格子定数差による歪みによりＡｌＧａＮにピエゾ分極等が生じ、高濃度の２ＤＥＧ（Two−Dimensional Electron Gas：２次元電子ガス）が発生する。このため、高電圧における動作が可能であり、高効率スイッチング素子、電気自動車用等における高耐圧電力デバイスに用いることができる。
特開２００２−３５９２５６号公報
ところで、上述したＨＥＭＴにおいては、窒化物半導体の上に開口部を有する絶縁膜を形成し、開口部及び開口部の周囲の絶縁膜の上にゲート電極を形成した構造のものがある。このような構造のＨＥＭＴにおいては、ゲートリーク電流が比較的高くなる場合がある。
よって、窒化物半導体の上に開口部を有する絶縁膜を形成し、開口部及び開口部の周囲の絶縁膜の上にゲート電極を形成した構造の半導体装置において、ゲートリーク電流が低いものが求められている。
本実施の形態の一観点によれば、基板の上に窒化物半導体により形成された第１の半導体層と、前記第１の半導体層の上に窒化物半導体により形成された第２の半導体層と、前記第２の半導体層の上に形成された開口部を有する絶縁膜と、前記第２の半導体層の上に形成されたソース電極及びドレイン電極と、前記開口部における第２の半導体層の上に形成されたゲート電極と、を有し、前記絶縁膜と前記第２の半導体層との界面近傍における前記絶縁膜及び前記第２の半導体層には、ともに炭素が含まれていることを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上に窒化物半導体により形成された第１の半導体層と、前記第１の半導体層の上に窒化物半導体により形成された第２の半導体層と、前記第２の半導体層の上に窒化物半導体により形成された第３の半導体層と、前記第３の半導体層の上に形成された開口部を有する絶縁膜と、前記第２の半導体層の上に形成されたソース電極及びドレイン電極と、前記開口部における第３の半導体層の上に形成されたゲート電極と、を有し、前記絶縁膜と前記第３の半導体層との界面近傍における前記絶縁膜及び前記第３の半導体層には、ともに炭素が含まれていることを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上に、窒化物半導体により第１の半導体層及び第２の半導体層を順次形成する工程と、前記第２の半導体層の表面を炭化処理する工程と、前記第２の半導体層の上に、絶縁膜を形成する工程と、前記絶縁膜に、開口部を形成する工程と、前記開口部における前記第２の半導体層の上に、ゲート電極を形成する工程と、前記第２の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、を有することを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上に、窒化物半導体により第１の半導体層、第２の半導体層及び第３の半導体層を順次形成する工程と、前記第３の半導体層の表面を炭化処理する工程と、前記第３の半導体層の上に、絶縁膜を形成する工程と、前記絶縁膜に、開口部を形成する工程と、前記開口部における前記第３の半導体層の上に、ゲート電極を形成する工程と、前記第２の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、を有することを特徴とする。
開示の半導体装置及び半導体装置の製造方法によれば、窒化物半導体の上に開口部を有する絶縁膜を形成し、開口部及び開口部の周囲の絶縁膜の上にゲート電極を形成した構造の半導体装置において、ゲートリーク電流を低くすることができる。
従来の半導体装置の説明図 第１の実施の形態における半導体装置の説明図 第１の実施の形態における他の半導体装置の説明図 第１の実施の形態における半導体装置の製造方法の工程図（１） 第１の実施の形態における半導体装置の製造方法の工程図（２） 従来の半導体装置のＴＥＭ−ＥＤＸによる分析図 第１の実施の形態における半導体装置のＴＥＭ−ＥＤＸによる分析図 第１の実施の形態における半導体装置のＸＰＳ分析による説明図 半導体装置におけるリーク電流の説明図 ＧａＮ表面におけるＸＰＳ分析の説明図 第２の実施の形態における半導体装置の製造方法の工程図（１） 第２の実施の形態における半導体装置の製造方法の工程図（２） 第３の実施の形態における半導体装置の製造方法の工程図（１） 第３の実施の形態における半導体装置の製造方法の工程図（２） 第４の実施の形態における半導体装置の説明図 第４の実施の形態における半導体装置の製造方法の工程図（１） 第４の実施の形態における半導体装置の製造方法の工程図（２） ドレイン電極の位置が異なる半導体装置の説明図 入力パワー（Ｐｉｎ）と電力付加効率（ＰＡＥ）との相関図（１） ドレイン電圧Ｖｄとドレイン電流Ｉｄとの相関図（１） 第５の実施の形態における半導体装置の説明図 入力パワー（Ｐｉｎ）と電力付加効率（ＰＡＥ）との相関図（２） ドレイン電圧Ｖｄとドレイン電流Ｉｄとの相関図（２） 第５の実施の形態における半導体装置の製造方法の工程図（１） 第５の実施の形態における半導体装置の製造方法の工程図（２） 第５の実施の形態における半導体装置の製造方法の工程図（３） 第６の実施の形態における半導体装置の説明図 入力パワー（Ｐｉｎ）と電力付加効率（ＰＡＥ）との相関図（３） ドレイン電圧Ｖｄとドレイン電流Ｉｄとの相関図（３） 第６の実施の形態における半導体装置の製造方法の工程図（１） 第６の実施の形態における半導体装置の製造方法の工程図（２） 第６の実施の形態における半導体装置の製造方法の工程図（３） 第７の実施の形態における半導体装置の製造方法の工程図（１） 第７の実施の形態における半導体装置の製造方法の工程図（２） 第７の実施の形態における半導体装置の製造方法の工程図（３） 第８の実施の形態における半導体デバイスの説明図 第８の実施の形態におけるＰＦＣ回路の回路図 第８の実施の形態における電源装置の回路図 第８の実施の形態における高出力増幅器の構造図
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
最初に、窒化物半導体の上に開口部を有する絶縁膜を形成し、開口部及び開口部の周囲の絶縁膜の上にゲート電極を形成した構造の半導体装置において、ゲートリーク電流が高くなる理由について説明する。
図１（ａ）は、窒化物半導体の上に開口部を有する絶縁膜を形成し、開口部及び開口部の周囲の絶縁膜の上にゲート電極を形成した半導体装置であるＨＥＭＴの構造図である。図１（ａ）に示されるように、このＨＥＭＴは、ＳｉＣ、Ｓｉ等の基板９１１の上に、バッファ層９１２を形成し、バッファ層９１２の上に、電子走行層９２１、電子供給層９２２及びキャップ層９２３がエピタキシャル成長により形成されている構造のものである。
バッファ層９１２は、核形成層を含むものであり、ＡｌＮ、ＡｌＧａＮ等により形成されている。電子走行層９２１はｉ−ＧａＮにより形成されており、電子供給層９２２はＡｌＧａＮにより形成されており、キャップ層９２３はＧａＮにより形成されている。これにより、電子走行層９２１において、電子供給層９２２と電子走行層９２１の界面近傍には、２ＤＥＧ９２１ａが生成される。キャップ層９２３の上には、開口部９３０ａを有する絶縁膜９３０が設けられており、開口部９３０ａにおけるキャップ層９２３の上及び開口部９３０ａの周囲の絶縁膜９３０の上には、ゲート電極９４１が形成されている。また、キャップ層９２３を除去することにより露出した電子供給層９２２の上には、ソース電極９４２及びドレイン電極９４３が形成されている。尚、絶縁膜９３０は、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）により形成されている。
キャップ層９２３と絶縁膜９３０との界面においては、図１（ｂ）に示されるように、キャップ層９２３におけるＧａのダングリングボンド及び絶縁膜９３０におけるＳｉのダングリングボンドが存在している。キャップ層９２３と絶縁膜９３０との界面において、このようなダングリングボンドが存在していると、キャップ層９２３と絶縁膜９３０との界面に、ホールまたは電子によるトラップ９３１が形成される。このようなトラップ９３１が形成されると、ゲート電極９４１にオフにするための電圧を印加しても、トラップ９３１の影響により、空乏層９２０ａが２ＤＥＧ９２１ａの生成されている領域にまで伸びきらない。これにより、２ＤＥＧ９２１ａを介して流れるゲートリーク電流が流れやすくなる。
従って、キャップ層９２３と絶縁膜９３０との界面においてトラップ９３１が形成されていなければ、ゲートリーク電流を減らすことができる。即ち、キャップ層９２３におけるＧａのダングリングボンド及び絶縁膜９３０におけるＳｉ等のダングリングボンドが存在していなければ、ゲートリーク電流を減らすことができる。
尚、図１では、キャップ層９２３を形成した構造の半導体装置について説明したが、キャップ層９２３を形成することなく、電子供給層９２２の上に絶縁膜９３０を形成した構造の半導体装置についても同様である。
（半導体装置）
次に、図２（ａ）に基づき本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、ＳｉＣ、Ｓｉ等の基板１１の上に、バッファ層１２を形成し、バッファ層１２の上に、電子走行層２１、電子供給層２２及びキャップ層２３がエピタキシャル成長により形成されている。尚、本実施の形態においては、電子走行層２１を第１の半導体層、電子供給層２２を第２の半導体層、キャップ層２３を第３の半導体層と記載する場合がある。また、電子走行層２１及び電子供給層２２が積層されたもの、または、電子走行層２１、電子供給層２２及びキャップ層２３が積層されたものを含む窒化物半導体を窒化物半導体層と記載する場合がある。
バッファ層１２は、核形成層を含むものであり、ＡｌＮ、ＡｌＧａＮ等により形成されている。電子走行層２１はｉ−ＧａＮにより形成されており、電子供給層２２はＡｌＧａＮにより形成されており、キャップ層２３はＧａＮにより形成されている。これにより、電子走行層２１において、電子供給層２２と電子走行層２１の界面近傍には、２ＤＥＧ２１ａが生成される。キャップ層２３の上には、開口部３０ａを有する絶縁膜３０が設けられており、開口部３０ａにおけるキャップ層２３の上及び開口部３０ａの周囲の絶縁膜３０の上には、ゲート電極４１が形成されている。また、キャップ層２３を除去することにより露出した電子供給層２２の上には、ソース電極４２及びドレイン電極４３が形成されている。尚、絶縁膜３０は、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）により形成されている。
本実施の形態における半導体装置においては、キャップ層２３と絶縁膜３０との界面近傍におけるキャップ層２３及び絶縁膜３０に、炭素（Ｃ）３１が含まれている。これにより、図２（ｂ）に示されるように、キャップ層２３におけるＧａ及び絶縁膜３０におけるＳｉはＣと結合するため、キャップ層２３におけるＧａのダングリングボンド及び絶縁膜３０におけるＳｉのダングリングボンドの数は極めて少なくなる。このように、ダングリングボンドを減少させることにより、キャップ層２３と絶縁膜３０との界面近傍におけるホールまたは電子によるトラップを減少または消失させることができる。これにより、オフにするために、ゲート電極４１に電圧を印加した場合、空乏層が２ＤＥＧ２１ａの生成されている領域にまで伸びるため、２ＤＥＧ２１ａを介したゲートリーク電流を減少させることができる。
尚、本実施の形態においては、後述するように、キャップ層２３が露出している状態で、炭酸ガス等の雰囲気中において熱処理を行うことにより、キャップ層２３と絶縁膜３０との界面近傍において、炭素（Ｃ）３１が含まれるように形成されている。また、上記においては、図２に示されるように、キャップ層２３を形成した構造の半導体装置について説明したが、キャップ層２３を形成することなく、電子供給層２２の上に絶縁膜３０を形成した構造の半導体装置についても同様である。具体的には、図３に示されるように、電子供給層２２の上に絶縁膜３０を形成した構造の半導体装置においても、電子供給層２２と絶縁膜３０との界面近傍において、炭素（Ｃ）３１が含まれるように形成したものであってもよい。電子供給層２２と絶縁膜３０との界面近傍において、炭素（Ｃ）３１が含まれるようにするためには、電子供給層２２が露出している状態で、炭酸ガス等の雰囲気中において熱処理を行うことにより形成することができる。図３に示す構造の半導体装置を製造する際には、後述する半導体装置の製造方法において、キャップ層２３を形成する工程を省いて製造することにより製造することができる。
尚、上記においては、絶縁膜３０が、ＳｉＮの場合について説明したが、絶縁膜３０は、ＳｉＯ２、ＳｉＣ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯ、ＡｌＮ、Ａｌ２Ｏ３、ＡｌＯＮのいずれかを含むものであってもよい。また、絶縁膜３０は、単層膜ではなく、材料の異なる多層膜であってもよい。具体的には、絶縁膜３０は、ＳｉＮ、ＳｉＯ２、ＳｉＣ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯ、ＡｌＮ、Ａｌ２Ｏ３、ＡｌＯＮのうちから選ばれる２以上の材料の多層膜であってもよい。
また、上記においては、電子供給層２２は、ＡｌＧａＮの場合について説明したが、電子供給層２２は、ＩｎＡｌＮ、ＩｎＧａＡｌＮを含む材料により形成したものであってもよい。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図４及び図５に基づき説明する。
最初に、図４（ａ）に示すように、基板１１の上に、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）によるエピタキシャル成長により、バッファ層１２、電子走行層２１、電子供給層２２、キャップ層２３を順次積層して形成する。尚、基板１１はＳｉＣ等により形成されており、電子走行層２１はｉ−ＧａＮにより形成されており、電子供給層２２はｎ−ＡｌＧａＮにより形成されており、キャップ層２３はｎ−ＧａＮにより形成されている。これにより、電子走行層２１において、電子供給層２２と電子走行層２１の界面近傍には、２ＤＥＧ２１ａが生成される。また、図示はしないが、電子走行層２１と電子供給層２２との間に、ｉ−ＡｌＧａＮによりスペーサ層を形成してもよい。
次に、図４（ｂ）に示すように、電子供給層２２の上に、ソース電極４２及びドレイン電極４３を形成する。具体的には、キャップ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたＲＩＥ（Reactive Ion Etching）等のドライエッチングにより、レジストパターンの形成されていない領域のキャップ層２３を除去し電子供給層２２を露出させる。この際、電子供給層２２の一部を除去してもよい。この後、真空蒸着等により、Ｔｉ／Ａｌ等からなる積層金属膜を成膜し、有機溶剤等に浸漬させることにより、不図示のレジストパターンの上に成膜された積層金属膜をレジストパターンとともに、リフトオフにより除去する。これにより、残存する積層金属膜により、電子供給層２２の上に、ソース電極４２及びドレイン電極４３が形成される。
次に、図４（ｃ）に示すように、炭化水素ガスまたは炭酸ガス雰囲気中において、４００℃〜１０００℃の温度で熱処理を行う。この熱処理により、ソース電極４２及びドレイン電極４３をオーミックコンタクトさせるとともに、キャップ層２３の表面におけるｎ−ＧａＮにＣを付着させて炭化処理を行う。本実施の形態においては、二酸化炭素と窒素の混合ガス雰囲気中において炭化処理を行った。尚、本実施の形態においては、炭化水素ガスまたは炭酸ガス雰囲気中において、４００℃〜１０００℃の温度で熱処理を行うことを炭化処理と記載する場合がある。また、炭化処理は、二酸化炭素、一酸化炭素、メタン、エタン、エチレンのいずれかを含む雰囲気中において行うことが可能である。これにより、キャップ層２３の表面近傍におけるＧａとＣとを結合させることができ、キャップ層２３の表面近傍におけるＧａのダングリングボンドを減少させることができる。
次に、図５（ａ）に示すように、キャップ層２３の上に、ゲート電極４１が形成される領域に開口部３０ａを有する絶縁膜３０を形成する。具体的には、キャップ層２３の上に、プラズマＣＶＤ（Chemical Vapor Deposition）により、厚さ１０ｎｍ〜１００ｎｍのＳｉＮを成膜することにより絶縁膜３０を形成する。これにより、キャップ層２３と絶縁膜３０との界面近傍において、絶縁膜３０に含まれるＳｉをＣと結合させることができる。尚、本実施の形態においては、絶縁膜３０の厚さは、約４０ｎｍとなるように成膜する。この後、成膜された絶縁膜３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、開口部３０ａが形成される領域に開口を有する不図示のレジストパターンを形成する。この後、フッ素系ガスを用いたＲＩＥ等のドライエッチングにより、レジストパターンの形成されていない領域における絶縁膜３０を除去し、キャップ層２３を露出させることにより、絶縁膜３０に開口部３０ａを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図５（ｂ）に示すように、絶縁膜３０の開口部３０ａにおけるキャップ層２３の上、及び、開口部３０ａの周囲の絶縁膜３０の上の所定の領域に、ゲート電極４１を形成する。具体的には、絶縁膜３０及び開口部３０ａにおいて露出しているキャップ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極４１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着等により、Ｎｉ／Ａｕ等からなる積層金属膜を成膜し、有機溶剤等に浸漬させることにより、不図示のレジストパターンの上に成膜された積層金属膜をレジストパターンとともに、リフトオフにより除去する。これにより、残存する積層金属膜により、絶縁膜３０の開口部３０ａにおけるキャップ層２３の上、及び、開口部３０ａの周囲の絶縁膜３０の上の所定の領域に、ゲート電極４１が形成される。
以上により、本実施の形態における半導体装置を製造することができる。
（半導体装置における分析及び特性）
次に、図６及び図７に基づき、ＴＥＭ（Transmission Electron Microscope）−ＥＤＸ（Energy dispersive X−ray spectrometry）による分析を行った結果について説明する。具体的には、図１（ａ）に示す構造の半導体装置と、本実施の形態における半導体装置において、ＴＥＭ−ＥＤＸによる分析を行った。
図６は、図１（ａ）に示す構造の半導体装置において、ＧａＮにより形成されているキャップ層９２３とＳｉＮにより形成されている絶縁膜９３０との界面近傍において、ＴＥＭ−ＥＤＸによる分析を行った結果である。図６（ａ）は、ＧａＮにより形成されているキャップ層９２３とＳｉＮにより形成されている絶縁膜９３０との界面近傍におけるＣ（炭素）組成、図６（ｂ）は、Ｓｉの組成、図６（ｃ）は、Ｇａの組成を示す。
図７は、図２（ａ）に示す本実施の形態における半導体装置において、ＧａＮにより形成されているキャップ層２３とＳｉＮにより形成されている絶縁膜３０との界面近傍において、ＴＥＭ−ＥＤＸによる分析を行った結果である。図７（ａ）は、ＧａＮにより形成されているキャップ層２３とＳｉＮにより形成されている絶縁膜３０との界面近傍におけるＣ（炭素）組成、図７（ｂ）は、Ｓｉの組成、図７（ｃ）は、Ｇａの組成を示す。
図６（ａ）に示されるように、図１（ａ）に示す構造の半導体装置においては、ＧａＮにより形成されているキャップ層９２３とＳｉＮにより形成されている絶縁膜９３０との界面近傍にはＣは殆ど存在していない。これに対し、図７（ａ）に示されるように、本実施の形態における半導体装置においては、ＧａＮにより形成されているキャップ層２３とＳｉＮにより形成されている絶縁膜３０との界面近傍において、図６（ａ）よりも多くＣが存在している。図７（ａ）に示されるように、キャップ層２３と絶縁膜３０との界面近傍におけるキャップ層２３及び絶縁膜３０に含まれるＣの濃度は、ともに１０atomic％以上である。
次に、図７（ａ）における一点鎖線７Ａで囲まれた部分、即ち、キャップ層２３と絶縁膜３０との界面近傍の絶縁膜３０におけるＣの結合状態をＸＰＳ（X−ray Photoelectron Spectroscopy）により分析を行った結果を図８に示す。尚、図８は、Ｃ１ｓスペクトルの波形分離から定量化した値を示している。図８に示されるように、キャップ層２３と絶縁膜３０との界面近傍の絶縁膜３０におけるＣの結合状態は、Ｓｉ−Ｃが７５．１％、Ｃ−Ｏが２１．４％、Ｃ−Ｃ、ＣＨｘが３．５％であった。
このように、キャップ層２３と絶縁膜３０との界面近傍の絶縁膜３０におけるＣの結合状態は、Ｓｉとの結合が７５％以上であり、絶縁膜３０の界面におけるＳｉはＣと結合しているため、Ｓｉにおけるダングリングボンドは極めて少ない。従って、本実施の形態においては、キャップ層２３と絶縁膜３０との界面近傍において、Ｃが含まれるように形成することにより、キャップ層２３と絶縁膜３０との界面近傍において、絶縁膜３０を形成している元素のダングリングボンドを減少させることができる。
次に、図１（ａ）に示す構造の半導体装置と、本実施の形態における半導体装置において、ゲートリーク電流を測定した結果を図９に示す。図９は、ゲート−ドレイン間に５０Ｖの電圧を印加した場合におけるゲートリーク電流を測定した結果であり、図１（ａ）に示す構造の半導体装置におけるリーク電流を９Ａに示し、本実施の形態における半導体装置におけるゲートリーク電流を９Ｂに示す。図１（ａ）に示す構造の半導体装置では、９Ａに示されるように１×１０−４Ａ／ｍｍ以上のゲートリーク電流が流れているのに対し、本実施の形態における半導体装置では、９Ｂに示されるように１×１０−５Ａ／ｍｍ以下のゲートリーク電流しか流れていない。よって、本実施の形態における半導体装置においては、ゲートリーク電流を低減させることができる。
次に、本実施の形態における半導体装置の製造方法において、炭化処理の工程、即ち、図４（ｃ）に示される工程を行った後におけるキャップ層２３の表面状態について、図１０に基づき説明する。図１０は、キャップ層の表面においてＸＰＳによる分析を行った結果を示すものである。具体的には、図１（ａ）に示す構造の半導体装置において、炭化処理が行われていないキャップ層９２３の表面におけるＸＰＳ分析の結果を１０Ａに示す。また、本実施の形態における半導体装置において、炭化処理が行われたキャップ層２３の表面におけるＸＰＳ分析の結果を１０Ｂに示す。
図１０に示されるように、ＧａとＣとの結合を示すＧａ−ＣＯは、炭化処理の行われていない１０Ａよりも炭化処理を行った１０Ｂの方が高く、炭化処理を行うことによりＧａとＣとの結合を増やすことができる。尚、Ｃ−ＣＯＯ、Ｃ−Ｃ、ＣＨｘは、Ｇａと結合していないものであり、表面コンタミに起因するものであるものと考えられる。従って、加熱等により脱離するため、ＧａやＳｉのダングリングボンドを減少させることには寄与しない。
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、第１の実施の形態における半導体装置の製造方法であって、第１の実施の形態における半導体装置の製造方法とは異なる製造方法である。本実施の形態における半導体装置の製造方法について、図１１及び図１２に基づき説明する。
最初に、図１１（ａ）に示すように、ＳｉＣ等の基板１１の上に、ＭＯＶＰＥによるエピタキシャル成長により、バッファ層１２、電子走行層２１、電子供給層２２、キャップ層２３を順次積層して形成する。尚、電子走行層２１はｉ−ＧａＮにより形成されており、電子供給層２２はｎ−ＡｌＧａＮにより形成されており、キャップ層２３はｎ−ＧａＮにより形成されている。これにより、電子走行層２１において、電子供給層２２と電子走行層２１の界面近傍には、２ＤＥＧ２１ａが生成される。また、図示はしないが、電子走行層２１と電子供給層２２との間に、ｉ−ＡｌＧａＮによりスペーサ層を形成してもよい。
次に、図１１（ｂ）に示すように、炭化水素ガスまたは炭酸ガス雰囲気中において、４００℃〜１０００℃の温度で加熱し、キャップ層２３の表面におけるｎ−ＧａＮにＣを付着させる炭化処理を行う。本実施の形態においては、二酸化炭素と窒素の混合ガス雰囲気中において炭化処理を行った。また、炭化処理は、二酸化炭素、一酸化炭素、メタン、エタン、エチレンのいずれかを含む雰囲気中において行うことが可能である。これにより、キャップ層２３の表面近傍におけるＧａとＣとを結合させることができ、キャップ層２３の表面近傍におけるＧａのダングリングボンドを減少させることができる。
次に、図１１（ｃ）に示すように、電子供給層２２の上に、ソース電極４２及びドレイン電極４３を形成する。具体的には、キャップ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたＲＩＥ等のドライエッチングにより、レジストパターンの形成されていない領域のキャップ層２３を除去し電子供給層２２を露出させる。この際、電子供給層２２の一部を除去してもよい。この後、真空蒸着等により、Ｔｉ／Ａｌ等からなる積層金属膜を成膜し、有機溶剤等に浸漬させることにより、不図示のレジストパターンの上に成膜された積層金属膜をレジストパターンとともに、リフトオフにより除去する。これにより、残存する積層金属膜により、電子供給層２２の上に、ソース電極４２及びドレイン電極４３が形成される。この後、窒素雰囲気中において、４００℃〜１０００℃の温度で熱処理を行うことにより、ソース電極４２及びドレイン電極４３をオーミックコンタクトさせる。
次に、図１２（ａ）に示すように、キャップ層２３の上に、ゲート電極４１が形成される領域に開口部３０ａを有する絶縁膜３０を形成する。具体的には、キャップ層２３の上に、プラズマＣＶＤにより、厚さ１０ｎｍ〜１００ｎｍのＳｉＮを成膜することにより絶縁膜３０を形成する。尚、本実施の形態においては、絶縁膜３０の厚さは、約４０ｎｍとなるように成膜する。これにより、キャップ層２３と絶縁膜３０との界面近傍において、絶縁膜３０に含まれるＳｉをＣと結合させることができる。この後、成膜された絶縁膜３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、開口部３０ａが形成される領域に開口を有する不図示のレジストパターンを形成する。この後、フッ素系ガスを用いたＲＩＥ等のドライエッチングにより、レジストパターンの形成されていない領域における絶縁膜３０を除去し、キャップ層２３を露出させることにより、絶縁膜３０に開口部３０ａを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図１２（ｂ）に示すように、絶縁膜３０の開口部３０ａにおけるキャップ層２３の上、及び、開口部３０ａの周囲の絶縁膜３０の上の所定の領域に、ゲート電極４１を形成する。具体的には、絶縁膜３０及び開口部３０ａにおいて露出しているキャップ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極４１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着等により、Ｎｉ／Ａｕ等からなる積層金属膜を成膜し、有機溶剤等に浸漬させることにより、不図示のレジストパターンの上に成膜された積層金属膜をレジストパターンとともに、リフトオフにより除去する。これにより、残存する積層金属膜により、絶縁膜３０の開口部３０ａにおけるキャップ層２３の上、及び、開口部３０ａの周囲の絶縁膜３０の上の所定の領域に、ゲート電極４１が形成される。
以上により、本実施の形態における半導体装置を製造することができる。尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、第１の実施の形態における半導体装置の製造方法であって、第１及び第２の実施の形態における半導体装置の製造方法とは異なる製造方法である。本実施の形態における半導体装置の製造方法について、図１３及び図１４に基づき説明する。
最初に、図１３（ａ）に示すように、ＳｉＣ等の基板１１の上に、ＭＯＶＰＥによるエピタキシャル成長により、バッファ層１２、電子走行層２１、電子供給層２２、キャップ層２３を順次積層して形成する。尚、電子走行層２１はｉ−ＧａＮにより形成されており、電子供給層２２はｎ−ＡｌＧａＮにより形成されており、キャップ層２３はｎ−ＧａＮにより形成されている。これにより、電子走行層２１において、電子供給層２２と電子走行層２１の界面近傍には、２ＤＥＧ２１ａが生成される。また、図示はしないが、電子走行層２１と電子供給層２２との間に、ｉ−ＡｌＧａＮによりスペーサ層を形成してもよい。
次に、図１３（ｂ）に示すように、電子供給層２２の上に、ソース電極４２及びドレイン電極４３を形成する。具体的には、キャップ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたＲＩＥ等のドライエッチングにより、レジストパターンの形成されていない領域のキャップ層２３を除去し電子供給層２２を露出させる。この際、電子供給層２２の一部を除去してもよい。この後、真空蒸着等により、Ｔｉ／Ａｌ等からなる積層金属膜を成膜し、有機溶剤等に浸漬させることにより、不図示のレジストパターンの上に成膜された積層金属膜をレジストパターンとともに、リフトオフにより除去する。これにより、残存する積層金属膜により、電子供給層２２の上に、ソース電極４２及びドレイン電極４３が形成される。この後、窒素雰囲気中において、４００℃〜１０００℃の温度で熱処理を行うことにより、ソース電極４２及びドレイン電極４３をオーミックコンタクトさせる。
次に、図１３（ｃ）に示すように、プラズマＣＶＤ装置のチャンバー内において、炭化水素ガスまたは炭酸ガス雰囲気中で、４００℃〜１０００℃の温度で加熱する。この後、キャップ層２３の上に、ゲート電極４１が形成される領域に開口部３０ａを有する絶縁膜３０を形成する。本実施の形態においては、絶縁膜３０を形成するためのプラズマＣＶＤ装置のチャンバー内に、二酸化炭素と窒素の混合ガスを導入し、これらの雰囲気中において加熱することにより、キャップ層２３の表面におけるｎ−ＧａＮにＣを付着させる炭化処理を行う。この際、加熱される温度は、４００℃〜１０００℃である。また、炭化処理は、二酸化炭素、一酸化炭素、メタン、エタン、エチレンのいずれかを含む雰囲気中において行うことが可能である。これにより、キャップ層２３の表面近傍におけるＧａとＣとを結合させることができ、キャップ層２３の表面近傍におけるＧａのダングリングボンドを減少させることができる。
この後、続けて、プラズマＣＶＤ装置のチャンバー内において、キャップ層２３の上に、プラズマＣＶＤにより、厚さ１０ｎｍ〜１００ｎｍのＳｉＮを成膜することにより絶縁膜３０を形成する。これにより、キャップ層２３と絶縁膜３０との界面近傍において、絶縁膜３０に含まれるＳｉをＣと結合させることができる。尚、本実施の形態においては、絶縁膜３０の厚さは、約４０ｎｍとなるように成膜する。この後、成膜された絶縁膜３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、開口部３０ａが形成される領域に開口を有する不図示のレジストパターンを形成する。この後、フッ素系ガスを用いたＲＩＥ等のドライエッチングにより、レジストパターンの形成されていない領域における絶縁膜３０を除去し、キャップ層２３を露出させることにより、絶縁膜３０に開口部３０ａを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図１４に示すように、絶縁膜３０の開口部３０ａにおけるキャップ層２３の上、及び、開口部３０ａの周囲の絶縁膜３０の上の所定の領域に、ゲート電極４１を形成する。具体的には、絶縁膜３０及び開口部３０ａにおいて露出しているキャップ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極４１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着等により、Ｎｉ／Ａｕ等からなる積層金属膜を成膜し、有機溶剤等に浸漬させることにより、不図示のレジストパターンの上に成膜された積層金属膜をレジストパターンとともに、リフトオフにより除去する。これにより、残存する積層金属膜により、絶縁膜３０の開口部３０ａにおけるキャップ層２３の上、及び、開口部３０ａの周囲の絶縁膜３０の上の所定の領域に、ゲート電極４１が形成される。
以上により、本実施の形態における半導体装置を製造することができる。尚、上記以外の内容については、第１の実施の形態と同様である。
〔第４の実施の形態〕
（半導体装置）
次に、第４の実施の形態について説明する。本実施の形態は、絶縁膜を多層膜により形成した構造の半導体装置である。図１５に基づき本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、ＳｉＣ、Ｓｉ等の基板１１の上に、バッファ層１２を形成し、バッファ層１２の上に、電子走行層２１、電子供給層２２及びキャップ層２３がエピタキシャル成長により形成されている。
バッファ層１２は、核形成層を含むものであり、ＡｌＮ、ＡｌＧａＮ等により形成されている。電子走行層２１はｉ−ＧａＮにより形成されており、電子供給層２２はＡｌＧａＮにより形成されており、キャップ層２３はＧａＮにより形成されている。これにより、電子走行層２１において、電子供給層２２と電子走行層２１の界面近傍には、２ＤＥＧ２１ａが生成される。キャップ層２３の上には、第１の絶縁膜１３１及び第２の絶縁膜１３２を積層することにより形成された絶縁膜１３０が形成されており、第１の絶縁膜１３１及び第２の絶縁膜１３２には開口部１３０ａが形成されている。開口部１３０ａにおけるキャップ層２３の上及び開口部１３０ａの周囲の第２の絶縁膜１３２の上には、ゲート電極４１が形成されている。また、キャップ層２３を除去することにより露出した電子供給層２２の上には、ソース電極４２及びドレイン電極４３が形成されている。尚、本実施の形態においては、第１の絶縁膜１３１は、ＳｉＣＯにより形成されており、第２の絶縁膜１３２は、ＳｉＮにより形成されている。
本実施の形態における半導体装置においては、キャップ層２３と第１の絶縁膜１３１との界面近傍におけるキャップ層２３及び第１の絶縁膜１３１に、炭素（Ｃ）３１が含まれている。これにより、キャップ層２３におけるＧａ及び第１の絶縁膜１３１におけるＳｉはＣと結合するため、キャップ層２３におけるＧａのダングリングボンド及び第１の絶縁膜１３１におけるＳｉのダングリングボンドの数は極めて少なくなる。このように、ダングリングボンドを減少させることにより、キャップ層２３と第１の絶縁膜１３１との界面近傍におけるホールまたは電子によるトラップも減少または消失させることができる。従って、オフにするため、ゲート電極４１に電圧を印加した場合、空乏層２０ａが２ＤＥＧ２１ａの生成されている領域にまで伸びるため、２ＤＥＧ２１ａを介したゲートリーク電流を減少させることができる。
尚、図１５では、キャップ層２３を形成した構造の半導体装置について説明したが、キャップ層２３を形成することなく、電子供給層２２の上に第１の絶縁膜１３１及び第２の絶縁膜１３２を形成した構造の半導体装置についても同様である。
また、上記においては、第１の絶縁膜１３１にはＳｉＣＯが用いられているが、第１の絶縁膜１３１はＳｉＣを用いてもよい。また、第２の絶縁膜１３２にはＳｉＮが用いられているが、第２の絶縁膜１３２は、ＳｉＯ２、ＳｉＣ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯ、ＡｌＮ、Ａｌ２Ｏ３、ＡｌＯＮのいずれかを含むものを用いてもよい。また、第２の絶縁膜１３２は、ＳｉＮ、ＳｉＯ２、ＳｉＣ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯ、ＡｌＮ、Ａｌ２Ｏ３、ＡｌＯＮのうちのから選ばれる２以上の材料の多層膜であってもよい。
また、上記においては、電子供給層２２は、ＡｌＧａＮの場合について説明したが、電子供給層２２は、ＩｎＡｌＮ、ＩｎＧａＡｌＮを含む材料により形成したものであってもよい。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１６及び図１７に基づき説明する。
最初に、図１６（ａ）に示すように、ＳｉＣ等の基板１１の上に、ＭＯＶＰＥによるエピタキシャル成長により、バッファ層１２、電子走行層２１、電子供給層２２、キャップ層２３を順次積層して形成する。尚、電子走行層２１はｉ−ＧａＮにより形成されており、電子供給層２２はｎ−ＡｌＧａＮにより形成されており、キャップ層２３はｎ−ＧａＮにより形成されている。これにより、電子走行層２１において、電子供給層２２と電子走行層２１の界面近傍には、２ＤＥＧ２１ａが生成される。また、図示はしないが、電子走行層２１と電子供給層２２との間に、ｉ−ＡｌＧａＮによりスペーサ層を形成してもよい。
次に、図１６（ｂ）に示すように、電子供給層２２の上に、ソース電極４２及びドレイン電極４３を形成する。具体的には、キャップ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたＲＩＥ等のドライエッチングにより、レジストパターンの形成されていない領域のキャップ層２３を除去し電子供給層２２を露出させる。この際、電子供給層２２の一部を除去してもよい。この後、真空蒸着等により、Ｔｉ／Ａｌ等からなる積層金属膜を成膜し、有機溶剤等に浸漬させることにより、不図示のレジストパターンの上に成膜された積層金属膜をレジストパターンとともに、リフトオフにより除去する。これにより、残存する積層金属膜により、電子供給層２２の上に、ソース電極４２及びドレイン電極４３が形成される。
次に、図１６（ｃ）に示すように、キャップ層２３の上に、第１の絶縁膜１３１及び第２の絶縁膜１３２を形成し、更に、第１の絶縁膜１３１及び第２の絶縁膜１３２に開口部１３０ａを形成する。具体的には、キャップ層２３の上に、プラズマＣＶＤにより、厚さ１０ｎｍ〜１００ｎｍのＳｉＣＯを成膜することにより、第１の絶縁膜１３１を形成する。第１の絶縁膜１３１であるＳｉＣＯを形成する際には、４００℃以上に加熱して、炭酸ガス等の炭素成分を含むガスを供給するため、同時に、キャップ層２３と第１の絶縁膜１３１の界面近傍におけるＧａ及びＳｉは炭化処理がなされる。このようにして、キャップ層２３と第１の絶縁膜１３１との界面近傍におけるキャップ層２３及び第１の絶縁膜１３１に炭素（Ｃ）３１を含ませることができる。これにより、キャップ層２３と第１の絶縁膜１３１の界面近傍におけるＧａ及びＳｉをＣとを結合させ、キャップ層２３と第１の絶縁膜１３１の界面近傍におけるＧａのダングリングボンド及びＳｉのダングリングボンドを減少させることができる。尚、本実施の形態においては、第１の絶縁膜１３１の厚さは、約１０ｎｍとなるように成膜する。この後、続けて、第１の絶縁膜１３１の上に、プラズマＣＶＤにより、厚さ１０ｎｍ〜１００ｎｍのＳｉＮを成膜することにより、第２の絶縁膜１３２を形成する。尚、本実施の形態においては、第２の絶縁膜１３２の厚さは、約４０ｎｍとなるように成膜する。
この後、成膜された第２の絶縁膜１３２の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、開口部１３０ａが形成される領域に開口を有する不図示のレジストパターンを形成する。この後、フッ素系ガスを用いたＲＩＥ等のドライエッチングにより、レジストパターンの形成されていない領域における第１の絶縁膜１３１及び第２の絶縁膜１３２を除去し、キャップ層２３を露出させることにより、開口部１３０ａを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図１７に示すように、開口部１３０ａにおけるキャップ層２３の上、及び、開口部１３０ａの周囲の第２の絶縁膜１３２の上の所定の領域に、ゲート電極４１を形成する。具体的には、第２の絶縁膜１３２及び開口部１３０ａにおいて露出しているキャップ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極４１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着等により、Ｎｉ／Ａｕ等からなる積層金属膜を成膜し、有機溶剤等に浸漬させることにより、不図示のレジストパターンの上に成膜された積層金属膜をレジストパターンとともに、リフトオフにより除去する。これにより、残存する積層金属膜により、第２の絶縁膜１３２の開口部１３０ａにおけるキャップ層２３の上、及び、開口部１３０ａの周囲の第２の絶縁膜１３２の上の所定の領域に、ゲート電極４１が形成される。
以上により、本実施の形態における半導体装置を製造することができる。尚、上記以外の内容については、第１の実施の形態と同様である。
〔第５の実施の形態〕
ところで、図１８（ａ）に示される従来の半導体装置においては、電力付加効率（ＰＡＥ：Power Added Efficiency）の向上が求められている。このように、半導体装置において、電力付加効率を向上させる方法としては、ゲート電極９４１とドレイン電極９４３との距離を短くする方法がある。具体的には、図１８（ｂ）に示されるように、通常の半導体装置におけるドレイン電極９４３ａにおける位置よりも、破線で示されるようにゲート電極９４１に近い位置にドレイン電極９４３ｂを形成する方法である。以下、便宜上、通常の位置にドレイン電極９４３ａが形成されている半導体装置を１８Ａとし、ドレイン電極９４３ａよりもゲート電極９４１に近い破線で示される位置にドレイン電極９４３ｂが形成されている半導体装置を１８Ｂとして説明する。
図１９は、半導体装置に入力される入力パワー（Ｐｉｎ）と、電力付加効率（ＰＡＥ）との関係を示す。図１９に示されるように、通常の位置にドレイン電極９４３ａが形成されている半導体装置１８Ａよりも、ゲート電極９４１に近い位置にドレイン電極９４３ｂが形成されている半導体装置１８Ｂの方が電力付加効率を高くすることができる。
図２０は、ドレイン電圧Ｖｄとドレイン電流Ｉｄとの関係を示す。図２０に示されるように、通常の位置にドレイン電極９４３ａが形成されている半導体装置１８Ａよりも、ゲート電極９４１に近い位置にドレイン電極９４３ｂが形成されている半導体装置１８Ｂの方がピンチオフ耐圧が低下する。
以上のように、ドレイン電極９４３をゲート電極９４１に近づけた場合、電力付加効率を高くすることができるが、耐圧が低下してしまう。即ち、電力付加効率と耐圧とはトレードオフの関係にある。このため、耐圧を低下させることなく、電力付加効率を高くすることができる半導体装置が求められている。
（半導体装置）
次に、図２１に基づき本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、キャップ層２３と絶縁膜３０との界面及び界面近傍において、ゲート電極４１におけるドレイン電極４３側のゲート電極フィールドプレート４１ａの直下に、炭素が含まれている領域を形成した構造のものである。
本実施の形態における半導体装置は、ＳｉＣ、Ｓｉ等の基板１１の上に、バッファ層１２、電子走行層２１、電子供給層２２及びキャップ層２３が順にエピタキシャル成長により形成されている。尚、本実施の形態においては、電子走行層２１を第１の半導体層、電子供給層２２を第２の半導体層、キャップ層２３を第３の半導体層と記載する場合がある。また、電子走行層２１及び電子供給層２２が積層されたもの、または、電子走行層２１、電子供給層２２及びキャップ層２３等が積層されたものを含む窒化物半導体を窒化物半導体層と記載する場合がある。
バッファ層１２は、核形成層を含むものであり、ＡｌＮ、ＡｌＧａＮ等により形成されている。電子走行層２１はｉ−ＧａＮにより形成されており、電子供給層２２はＡｌＧａＮにより形成されており、キャップ層２３はＧａＮにより形成されている。これにより、電子走行層２１において、電子供給層２２と電子走行層２１の界面近傍には、２ＤＥＧ２１ａが生成される。キャップ層２３の上には、開口部３０ａを有する絶縁膜３０が設けられており、開口部３０ａにおけるキャップ層２３の上及び開口部３０ａの周囲の絶縁膜３０の上には、ゲート電極４１が形成されている。ゲート電極４１において、絶縁膜３０の上に形成された領域が、ゲート電極フィールドプレート４１ａとなる。また、キャップ層２３を除去することにより露出した電子供給層２２の上には、ソース電極４２及びドレイン電極４３が形成されている。尚、絶縁膜３０は、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）により形成されている。
ところで、キャップ層２３と絶縁膜３０との間のすべての領域に炭素が含まれている領域を形成した場合、耐圧は向上するものの、炭素によるトラップ効果により、電力付加効率が低下してしまう。このため、本実施の形態における半導体装置は、キャップ層２３と絶縁膜３０との界面及び界面近傍において、ゲート電極４１におけるドレイン電極４３側のゲート電極フィールドプレート４１ａの直下にのみ、炭素が含まれている領域２３１ａを形成している。このように、炭素が含まれている領域２３１ａが形成される領域をキャップ層２３と絶縁膜３０との界面の一部の必要最小限にすることにより、耐圧の低下を招くことなく電力付加効率を高めることができる。
これにより、ゲート電極４１とドレイン電極４３との距離を短くしても、ゲート電極４１におけるドレイン電極４３側のゲート電極フィールドプレート４１ａの直下に、炭素が含まれている領域２３１ａが形成されているため、耐圧の低下を防ぐことができる。
次に、本実施の形態における半導体装置の効果について説明する。以下、便宜上、本実施の形態における半導体装置を２１Ａとして説明する。
図２２は、半導体装置に入力される入力パワー（Ｐｉｎ）と、電力付加効率（ＰＡＥ）との関係を示す。図２２に示されるように、本実施の形態における半導体装置２１Ａは、図１８（ｂ）に示される通常の位置にドレイン電極９４３ａが形成されている半導体装置１８Ａよりも、電力付加効率を高くすることができる。これは、本実施の形態における半導体装置２１Ａが、半導体装置１８Ａよりも、ゲート電極の近くにドレイン電極が形成されているからである。
図２３は、ドレイン電圧Ｖｄとドレイン電流Ｉｄとの関係を示す。図２３に示されるように、本実施の形態における半導体装置２１Ａは、図１８（ｂ）に示されるゲート電極９４１に近い位置にドレイン電極９４３ｂが形成されている半導体装置１８Ｂよりも、耐圧を高くすることができる。具体的には、図２３には図示されていないが、図１８（ｂ）に示される通常の位置にドレイン電極９４３ａが形成されている半導体装置１８Ａと略同等の耐圧を得ることができる。
よって、本実施の形態における半導体装置は、耐圧を低下させることなく、電力付加効率を向上させることができる。
上記においては、図２１に示されるように、キャップ層２３を形成した構造の半導体装置について説明したが、キャップ層２３を形成することなく、電子供給層２２の上に絶縁膜３０を形成した構造の半導体装置についても同様である。具体的には、電子供給層２２と絶縁膜３０との界面近傍において、ドレイン電極４３側のゲート電極フィールドプレート４１ａの直下に、炭素が含まれている領域２３１ａを形成したものであってもよい。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図２４から図２６に基づき説明する。
最初に、図２４（ａ）に示すように、基板１１の上に、ＭＯＶＰＥによるエピタキシャル成長により、バッファ層１２、電子走行層２１、電子供給層２２、キャップ層２３を順次積層して形成する。尚、基板１１はＳｉＣ等により形成されており、電子走行層２１はｉ−ＧａＮにより形成されており、電子供給層２２はｎ−ＡｌＧａＮにより形成されており、キャップ層２３はｎ−ＧａＮにより形成されている。これにより、電子走行層２１において、電子供給層２２と電子走行層２１の界面近傍には、２ＤＥＧ２１ａが生成される。また、図示はしないが、電子走行層２１と電子供給層２２との間に、ｉ−ＡｌＧａＮによりスペーサ層を形成してもよい。
次に、図２４（ｂ）に示すように、電子供給層２２の上に、ソース電極４２及びドレイン電極４３を形成する。具体的には、キャップ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたＲＩＥ等のドライエッチングにより、レジストパターンの形成されていない領域のキャップ層２３を除去し電子供給層２２を露出させる。この際、電子供給層２２の一部を除去してもよい。この後、真空蒸着等により、Ｔｉ／Ａｌ等からなる積層金属膜を成膜し、有機溶剤等に浸漬させることにより、不図示のレジストパターンの上に成膜された積層金属膜をレジストパターンとともに、リフトオフにより除去する。これにより、残存する積層金属膜により、電子供給層２２の上に、ソース電極４２及びドレイン電極４３が形成される。
次に、図２４（ｃ）に示すように、炭化水素ガスまたは炭酸ガス雰囲気中において、４００℃〜１０００℃の温度で熱処理を行う。この熱処理により、ソース電極４２及びドレイン電極４３をオーミックコンタクトさせるとともに、キャップ層２３の表面におけるｎ−ＧａＮにＣを付着させて炭化処理を行う。これにより、キャップ層２３の表面に炭素が含まれている層２３１が形成される。本実施の形態においては、二酸化炭素と窒素の混合ガス雰囲気中において炭化処理を行った。尚、本実施の形態においては、炭化水素ガスまたは炭酸ガス雰囲気中において、４００℃〜１０００℃の温度で熱処理を行うことを炭化処理と記載する場合がある。また、炭化処理は、二酸化炭素、一酸化炭素、メタン、エタン、エチレンのいずれかを含む雰囲気中において行うことが可能である。これにより、キャップ層２３の表面近傍におけるＧａとＣとを結合させることができ、キャップ層２３の表面近傍におけるＧａのダングリングボンドを減少させることができる。
次に、図２５（ａ）に示すように、炭素が含まれている層２３１において、炭素が含まれている領域２３１ａが形成される領域の上に、レジストパターン２６１を形成する。具体的には、炭素が含まれている層２３１の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、炭素が含まれている領域２３１ａが形成される領域の上にレジストパターン２６１を形成する。
次に、図２５（ｂ）に示すように、レジストパターン２６１が形成されていない領域における炭素が含まれている層２３１をＲＩＥ等のドライエッチングにより除去する。これにより、レジストパターン２６１の下において、残存している炭素が含まれている層２３１により、炭素が含まれている領域２３１ａが形成される。この後、レジストパターン２６１は、有機溶剤等により除去する。
次に、図２５（ｃ）に示すように、キャップ層２３の上に、絶縁膜３０を形成する。具体的には、キャップ層２３の上に、プラズマＣＶＤにより、厚さ１０ｎｍ〜５０００ｎｍのＳｉＮを成膜することにより絶縁膜３０を形成する。これにより、炭素が含まれている領域２３１ａにおけるキャップ層２３と絶縁膜３０との界面近傍において、絶縁膜３０に含まれるＳｉをＣと結合させることができる。尚、本実施の形態においては、絶縁膜３０の厚さは、約１００ｎｍとなるように成膜する。
次に、図２６（ａ）に示すように、成膜された絶縁膜３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極４１が形成される領域に開口部２６２ａを有するレジストパターン２６２を形成する。レジストパターン２６２は、レジストパターン２６２の開口部２６２ａにおけるドレイン電極４３側の端部の直下に、炭素が含まれている領域２３１ａのソース電極４２側の端部が位置するように形成する。
次に、図２６（ｂ）に示すように、フッ素系ガスを用いたＲＩＥ等のドライエッチングにより、レジストパターン２６２の開口部２６２ａにおける絶縁膜３０を除去し、キャップ層２３を露出させることにより、絶縁膜３０に開口部３０ａを形成する。この後、レジストパターン２６２は有機溶剤等により除去する。
次に、図２６（ｃ）に示すように、絶縁膜３０の開口部３０ａにおけるキャップ層２３の上、及び、開口部３０ａの周囲の絶縁膜３０の上の所定の領域に、ゲート電極４１を形成する。具体的には、絶縁膜３０及び絶縁膜３０の開口部３０ａにおいて露出しているキャップ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極４１が形成される領域に開口を有する不図示のレジストパターンを形成する。このように形成される不図示のレジストパターンの開口部は、絶縁膜３０の開口部３０ａよりも広く形成される。この後、真空蒸着等により、Ｎｉ／Ａｕ等からなる積層金属膜を成膜し、有機溶剤等に浸漬させることにより、不図示のレジストパターンの上に成膜された積層金属膜をレジストパターンとともに、リフトオフにより除去する。これにより、残存する積層金属膜により、絶縁膜３０の開口部３０ａにおけるキャップ層２３の上、及び、開口部３０ａの周囲の絶縁膜３０の上の所定の領域に、ゲート電極４１が形成される。形成されたゲート電極４１において、絶縁膜３０の上に形成されている領域がゲート電極フィールドプレート４１ａとなり、炭素が含まれている領域２３１ａがゲート電極フィールドプレート４１ａの直下に位置するように形成される。
以上により、本実施の形態における半導体装置を製造することができる。
〔第６の実施の形態〕
（半導体装置）
次に、図２７に基づき本実施の形態における半導体装置について説明する。本実施の形態は、キャップ層２３と絶縁膜３０との界面及び界面近傍において、ゲート電極４１の直下及びゲート電極４１におけるドレイン電極４３側のゲート電極フィールドプレート４１ａの直下に炭素が含まれている領域を形成した構造のものである。
本実施の形態における半導体装置は、ＳｉＣ、Ｓｉ等の基板１１の上に、バッファ層１２、電子走行層２１、電子供給層２２及びキャップ層２３が順にエピタキシャル成長により形成されている。尚、本実施の形態においては、電子走行層２１を第１の半導体層、電子供給層２２を第２の半導体層、キャップ層２３を第３の半導体層と記載する場合がある。また、電子走行層２１及び電子供給層２２が積層されたもの、または、電子走行層２１、電子供給層２２及びキャップ層２３が積層されたものを含む窒化物半導体を窒化物半導体層と記載する場合がある。
バッファ層１２は、核形成層を含むものであり、ＡｌＮ、ＡｌＧａＮ等により形成されている。電子走行層２１はｉ−ＧａＮにより形成されており、電子供給層２２はＡｌＧａＮにより形成されており、キャップ層２３はＧａＮにより形成されている。これにより、電子走行層２１において、電子供給層２２と電子走行層２１の界面近傍には、２ＤＥＧ２１ａが生成される。キャップ層２３の上には、開口部３０ａを有する絶縁膜３０が設けられており、開口部３０ａにおけるキャップ層２３の上及び開口部３０ａの周囲の絶縁膜３０の上には、ゲート電極４１が形成されている。ゲート電極４１において、絶縁膜３０の上に形成された領域が、ゲート電極フィールドプレート４１ａとなる。また、キャップ層２３を除去することにより露出した電子供給層２２の上には、ソース電極４２及びドレイン電極４３が形成されている。尚、絶縁膜３０は、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）により形成されている。
本実施の形態においては、キャップ層２３と絶縁膜３０との界面及び界面近傍において、ゲート電極４１の直下及びゲート電極４１におけるドレイン電極４３側のゲート電極フィールドプレート４１ａの直下に、炭素が含まれている領域２３１ｂが形成されている。このように、ゲート電極４１の直下にも炭素が含まれている領域２３１ｂを形成することにより、耐圧を向上させることができる。
次に、本実施の形態における半導体装置の効果について説明する。以下、便宜上、本実施の形態における半導体装置を２７Ａとして説明する。
図２８は、半導体装置に入力される入力パワー（Ｐｉｎ）と、電力付加効率（ＰＡＥ）との関係を示す。図２８に示されるように、本実施の形態における半導体装置２７Ａは、第５の実施の形態における半導体装置と同様に、図１８（ｂ）に示される通常の位置にドレイン電極９４３ａが形成されている半導体装置１８Ａよりも、電力付加効率を高くすることができる。これは、本実施の形態における半導体装置２７Ａが、第５の実施の形態における半導体装置と同様に、半導体装置１８Ａよりも、ゲート電極４１の近くにドレイン電極４３が形成されているからである。
図２９は、ドレイン電圧Ｖｄとドレイン電流Ｉｄとの関係を示す。図２９に示されるように、本実施の形態における半導体装置２７Ａは、第５の実施の形態における半導体装置２１Ａよりも、耐圧を高くすることができる。このように、ゲート電極４１の直下にも炭素が含まれている領域２３１ｂを形成することにより、耐圧を向上させることができる。よって、本実施の形態における半導体装置は、第５の実施の形態における半導体装置よりも、更に耐圧を向上させることができる。
上記においては、図２７に示されるように、キャップ層２３を形成した構造の半導体装置について説明したが、キャップ層２３を形成することなく、電子供給層２２の上に絶縁膜３０を形成した構造の半導体装置についても同様である。具体的には、電子供給層２２と絶縁膜３０との界面近傍において、ゲート電極４１の直下及びゲート電極４１のドレイン電極４３側のゲート電極フィールドプレート４１ａの直下に、炭素が含まれている領域２３１ｂを形成したものであってもよい。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図３０から図３２に基づき説明する。
最初に、図３０（ａ）に示すように、基板１１の上に、ＭＯＶＰＥによるエピタキシャル成長により、バッファ層１２、電子走行層２１、電子供給層２２、キャップ層２３を順次積層して形成する。これにより、電子走行層２１において、電子供給層２２と電子走行層２１の界面近傍には、２ＤＥＧ２１ａが生成される。
次に、図３０（ｂ）に示すように、電子供給層２２の上に、ソース電極４２及びドレイン電極４３を形成する。具体的には、キャップ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたＲＩＥ等のドライエッチングにより、レジストパターンの形成されていない領域のキャップ層２３を除去し電子供給層２２を露出させる。この際、電子供給層２２の一部を除去してもよい。この後、真空蒸着等により、Ｔｉ／Ａｌ等からなる積層金属膜を成膜し、有機溶剤等に浸漬させることにより、不図示のレジストパターンの上に成膜された積層金属膜をレジストパターンとともに、リフトオフにより除去する。これにより、残存する積層金属膜により、電子供給層２２の上に、ソース電極４２及びドレイン電極４３が形成される。
次に、図３０（ｃ）に示すように、炭化水素ガスまたは炭酸ガス雰囲気中において、４００℃〜１０００℃の温度で熱処理を行う。この熱処理により、ソース電極４２及びドレイン電極４３をオーミックコンタクトさせるとともに、キャップ層２３の表面におけるｎ−ＧａＮにＣを付着させて炭化処理を行う。これにより、キャップ層２３の表面に炭素が含まれている層２３１が形成される。
次に、図３１（ａ）に示すように、炭素が含まれている層２３１において、炭素が含まれている領域２３１ｂが形成される領域の上に、レジストパターン２６４を形成する。具体的には、炭素が含まれている層２３１の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、炭素が含まれている領域２３１ｂが形成される領域の上にレジストパターン２６４を形成する。
次に、図３１（ｂ）に示すように、レジストパターン２６４が形成されていない領域における炭素が含まれている層２３１をＲＩＥ等のドライエッチングにより除去する。これにより、レジストパターン２６４の下において、残存している炭素が含まれている層２３１により、炭素が含まれている領域２３１ｂが形成される。この後、レジストパターン２６４は、有機溶剤等により除去する。
次に、図３１（ｃ）に示すように、キャップ層２３の上に、絶縁膜３０を形成する。具体的には、キャップ層２３の上に、プラズマＣＶＤにより、厚さ１０ｎｍ〜５０００ｎｍのＳｉＮを成膜することにより絶縁膜３０を形成する。これにより、炭素が含まれている領域２３１ｂにおけるキャップ層２３と絶縁膜３０との界面近傍において、絶縁膜３０に含まれるＳｉをＣと結合させることができる。尚、本実施の形態においては、絶縁膜３０の厚さは、約１００ｎｍとなるように成膜する。
次に、図３２（ａ）に示すように、成膜された絶縁膜３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極４１が形成される領域に開口部２６２ａを有するレジストパターン２６２を形成する。レジストパターン２６２は、レジストパターン２６２の開口部２６２ａにおけるソース電極４２側の端部の直下に、炭素が含まれている領域２３１ｂのソース電極４２側の端部が位置するように形成する。また、レジストパターン２６２の開口部２６２ａにおけるドレイン電極４３側の端部よりも、炭素が含まれている領域２３１ｂのドレイン電極４３側の端部が、ドレイン電極４３に近くなるように形成する。従って、レジストパターン２６２の開口部２６２ａは、炭素が含まれている領域２３１ｂよりも狭い領域に形成される。
次に、図３２（ｂ）に示すように、フッ素系ガスを用いたＲＩＥ等のドライエッチングにより、レジストパターン２６２の開口部２６２ａにおける絶縁膜３０を除去し、キャップ層２３を露出させることにより、絶縁膜３０に開口部３０ａを形成する。この後、レジストパターン２６２は有機溶剤等により除去する。
次に、図３２（ｃ）に示すように、絶縁膜３０の開口部３０ａにおけるキャップ層２３の炭素が含まれている領域２３１ｂの上、及び、開口部３０ａの周囲の絶縁膜３０の上の所定の領域に、ゲート電極４１を形成する。具体的には、絶縁膜３０及び絶縁膜３０の開口部３０ａにおいて露出しているキャップ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極４１が形成される領域に開口を有する不図示のレジストパターンを形成する。このように形成される不図示のレジストパターンの開口部は、絶縁膜３０の開口部３０ａよりも広く形成される。この後、真空蒸着等により、Ｎｉ／Ａｕ等からなる積層金属膜を成膜し、有機溶剤等に浸漬させることにより、不図示のレジストパターンの上に成膜された積層金属膜をレジストパターンとともに、リフトオフにより除去する。これにより、残存する積層金属膜により、絶縁膜３０の開口部３０ａにおけるキャップ層２３の炭素が含まれている領域２３１ｂの上、及び、開口部３０ａの周囲の絶縁膜３０の上の所定の領域に、ゲート電極４１が形成される。形成されたゲート電極４１は、絶縁膜３０の上に形成されている領域がゲート電極フィールドプレート４１ａとなり、炭素が含まれている領域２３１ｂがゲート電極４１の直下及びゲート電極フィールドプレート４１ａの直下に位置するように形成される。
以上により、本実施の形態における半導体装置を製造することができる。尚、上記以外の内容については、第５の実施の形態と同様である。
〔第７の実施の形態〕
次に、第７の実施の形態について説明する。本実施の形態は、第５の実施の形態における半導体装置の製造方法であって、第５の実施の形態における半導体装置の製造方法とは異なる製造方法である。
次に、本実施の形態における半導体装置の製造方法について、図３３から図３５に基づき説明する。
最初に、図３３（ａ）に示すように、基板１１の上に、ＭＯＶＰＥによるエピタキシャル成長により、バッファ層１２、電子走行層２１、電子供給層２２、キャップ層２３を順次積層して形成する。これにより、電子走行層２１において、電子供給層２２と電子走行層２１の界面近傍には、２ＤＥＧ２１ａが生成される。
次に、図３３（ｂ）に示すように、電子供給層２２の上に、ソース電極４２及びドレイン電極４３を形成する。具体的には、キャップ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたＲＩＥ等のドライエッチングにより、レジストパターンの形成されていない領域のキャップ層２３を除去し電子供給層２２を露出させる。この際、電子供給層２２の一部を除去してもよい。この後、真空蒸着等により、Ｔｉ／Ａｌ等からなる積層金属膜を成膜し、有機溶剤等に浸漬させることにより、不図示のレジストパターンの上に成膜された積層金属膜をレジストパターンとともに、リフトオフにより除去する。これにより、残存する積層金属膜により、電子供給層２２の上に、ソース電極４２及びドレイン電極４３が形成される。この後、４００℃〜１０００℃の温度で熱処理を行うことにより、ソース電極４２及びドレイン電極４３をオーミックコンタクトさせる。
次に、図３３（ｃ）に示すように、キャップ層２３の上に、炭素が含まれている領域２３１ａが形成される領域に開口部２６６ａを有するレジストパターン２６６を形成する。具体的には、キャップ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、炭素が含まれている領域２３１ａが形成される領域に開口部２６６ａを有するレジストパターン２６６を形成する。
次に、図３４（ａ）に示すように、レジストパターン２６６の開口部２６６ａにおいて、Ｃ（炭素）のイオン注入を行うことにより、レジストパターン２６６の開口部２６６ａにおけるキャップ層２３に、炭素が含まれている領域２３１ａを形成する。この後、レジストパターン２６６は有機溶剤等により除去する。
次に、図３４（ｂ）に示すように、キャップ層２３の上に、絶縁膜３０を形成する。具体的には、キャップ層２３の上に、プラズマＣＶＤにより、厚さ１０ｎｍ〜５０００ｎｍのＳｉＮを成膜することにより絶縁膜３０を形成する。これにより、炭素が含まれている領域２３１ａにおけるキャップ層２３と絶縁膜３０との界面近傍において、絶縁膜３０に含まれるＳｉをＣと結合させることができる。尚、本実施の形態においては、絶縁膜３０の厚さは、約１００ｎｍとなるように成膜する。
次に、図３４（ｃ）に示すように、成膜された絶縁膜３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極４１が形成される領域に開口部２６２ａを有するレジストパターン２６２を形成する。レジストパターン２６２は、レジストパターン２６２の開口部２６２ａにおけるドレイン電極４３側の端部の直下に、炭素が含まれている領域２３１ａのソース電極４２側の端部が位置するように形成する。
次に、図３５（ａ）に示すように、フッ素系ガスを用いたＲＩＥ等のドライエッチングにより、レジストパターン２６２の開口部２６２ａにおける絶縁膜３０を除去し、キャップ層２３を露出させることにより、絶縁膜３０に開口部３０ａを形成する。この後、レジストパターン２６２は有機溶剤等により除去する。
次に、図３５（ｂ）に示すように、絶縁膜３０の開口部３０ａにおけるキャップ層２３の上、及び、開口部３０ａの周囲の絶縁膜３０の上の所定の領域に、ゲート電極４１を形成する。具体的には、絶縁膜３０及び絶縁膜３０の開口部３０ａにおいて露出しているキャップ層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極４１が形成される領域に開口を有する不図示のレジストパターンを形成する。このように形成される不図示のレジストパターンの開口部は、絶縁膜３０の開口部３０ａよりも広く形成される。この後、真空蒸着等により、Ｎｉ／Ａｕ等からなる積層金属膜を成膜し、有機溶剤等に浸漬させることにより、不図示のレジストパターンの上に成膜された積層金属膜をレジストパターンとともに、リフトオフにより除去する。これにより、残存する積層金属膜により、絶縁膜３０の開口部３０ａにおけるキャップ層２３の上、及び、開口部３０ａの周囲の絶縁膜３０の上の所定の領域に、ゲート電極４１が形成される。形成されたゲート電極４１において、絶縁膜３０の上に形成されている領域がゲート電極フィールドプレート４１ａとなり、炭素が含まれている領域２３１ａがゲート電極フィールドプレート４１ａの直下に位置するように形成される。
以上により、本実施の形態における半導体装置を製造することができる。尚、上記以外の内容については、第５の実施の形態と同様である。
〔第８の実施の形態〕
次に、第８の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
（半導体デバイス）
本実施の形態における半導体デバイスは、第１から第７の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図３６に基づき説明する。尚、図３６は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第７の実施の形態に示されているものとは、異なっている。
最初に、第１から第７の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１から第７の実施の形態における半導体装置に相当するものである。
次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３は、Ａｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドの一種であり第１から第７の実施の形態における半導体装置のゲート電極４１と接続されている。また、ソース電極４１２はソース電極パッドの一種であり、第１から第７の実施の形態における半導体装置のソース電極４２と接続されている。また、ドレイン電極４１３はドレイン電極パッドの一種であり、第１から第７の実施の形態における半導体装置のドレイン電極４３と接続されている。
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
（ＰＦＣ回路、電源装置及び高周波増幅器）
次に、本実施の形態におけるＰＦＣ回路、電源装置及び高周波増幅器について説明する。本実施の形態におけるＰＦＣ回路、電源装置及び高周波増幅器は、第１から第７の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。
（ＰＦＣ回路）
次に、本実施の形態におけるＰＦＣ（Power Factor Correction）回路について説明する。本実施の形態におけるＰＦＣ回路は、第１から第７の実施の形態における半導体装置を有するものである。
図３７に基づき、本実施の形態におけるＰＦＣ回路について説明する。本実施の形態におけるＰＦＣ回路４５０は、スイッチ素子（トランジスタ）４５１と、ダイオード４５２と、チョークコイル４５３と、コンデンサ４５４、４５５と、ダイオードブリッジ４５６と、不図示の交流電源とを有している。スイッチ素子４５１には、第１から第７の実施の形態における半導体装置であるＨＥＭＴが用いられている。
ＰＦＣ回路４５０では、スイッチ素子４５１のドレイン電極とダイオード４５２のアノード端子及びチョークコイル４５３の一方の端子とが接続されている。また、スイッチ素子４５１のソース電極とコンデンサ４５４の一方の端子及びコンデンサ４５５の一方の端子とが接続されおり、コンデンサ４５４の他方の端子とチョークコイル４５３の他方の端子とが接続されている。コンデンサ４５５の他方の端子とダイオード４５２のカソード端子とが接続されており、コンデンサ４５４の双方の端子間にはダイオードブリッジ４５６を介して不図示の交流電源が接続されている。このようなＰＦＣ回路４５０においては、コンデンサ４５５の双方端子間より、直流（ＤＣ）が出力される。
（電源装置）
次に、本実施の形態における電源装置について説明する。本実施の形態における電源装置は、第１から第７の実施の形態における半導体装置であるＨＥＭＴを有する電源装置である。
図３８に基づき本実施の形態における電源装置について説明する。本実施の形態における電源装置は、前述した本実施の形態におけるＰＦＣ回路４５０を含んだ構造のものである。
本実施の形態における電源装置は、高圧の一次側回路４６１及び低圧の二次側回路４６２と、一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３とを有している。
一次側回路４６１は、前述した本実施の形態におけるＰＦＣ回路４５０と、ＰＦＣ回路４５０のコンデンサ４５５の双方の端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路４６０とを有している。フルブリッジインバータ回路４６０は、複数（ここでは４つ）のスイッチ素子４６４ａ、４６４ｂ、４６４ｃ、４６４ｄを有している。また、二次側回路４６２は、複数（ここでは３つ）のスイッチ素子４６５ａ、４６５ｂ、４６５ｃを有している。尚、ダイオードブリッジ４５６には、交流電源４５７が接続されている。
本実施の形態においては、一次側回路４６１におけるＰＦＣ回路４５０のスイッチ素子４５１において、第１から第７の実施の形態における半導体装置であるＨＥＭＴが用いられている。更に、フルブリッジインバータ回路４６０におけるスイッチ素子４６４ａ、４６４ｂ、４６４ｃ、４６４ｄにおいて、第１または第２の実施の形態における半導体装置であるＨＥＭＴが用いられている。一方、二次側回路４６２のスイッチ素子４６５ａ、４６５ｂ、４６５ｃは、シリコンを用いた通常のＭＩＳ構造のＦＥＴが用いられている。
（高周波増幅器）
次に、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器は、第１から第７の実施の形態における半導体装置であるＨＥＭＴが用いられている構造のものである。
図３９に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器は、ディジタル・プレディストーション回路４７１、ミキサー４７２ａ、４７２ｂ、パワーアンプ４７３及び方向性結合器４７４を備えている。
ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償するものである。ミキサー４７２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅するものであり、第１から第７の実施の形態における半導体装置であるＨＥＭＴを有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。尚、図３９では、例えばスイッチの切り替えにより、出力側の信号をミキサー４７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することができる。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に窒化物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に形成された開口部を有する絶縁膜と、
前記第２の半導体層の上に形成されたソース電極及びドレイン電極と、
前記開口部における第２の半導体層の上に形成されたゲート電極と、
を有し、
前記絶縁膜と前記第２の半導体層との界面近傍における前記絶縁膜及び前記第２の半導体層には、ともに炭素が含まれていることを特徴とする半導体装置。
（付記２）
基板の上に窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に窒化物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に窒化物半導体により形成された第３の半導体層と、
前記第３の半導体層の上に形成された開口部を有する絶縁膜と、
前記第２の半導体層の上に形成されたソース電極及びドレイン電極と、
前記開口部における第３の半導体層の上に形成されたゲート電極と、
を有し、
前記絶縁膜と前記第３の半導体層との界面近傍における前記絶縁膜及び前記第３の半導体層には、ともに炭素が含まれていることを特徴とする半導体装置。
（付記３）
前記第３の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする付記２に記載の半導体装置。
（付記４）
前記第１の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
前記第２の半導体層は、ＡｌＧａＮ、ＩｎＧａＡｌＮ、ＩｎＡｌＮのうちのいずれかを含む材料により形成されていることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記絶縁膜は、ＳｉＮ、ＳｉＯ２、ＳｉＣ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯ、ＡｌＮ、Ａｌ２Ｏ３、ＡｌＯＮのいずれかを含むものであることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記絶縁膜に含まれる炭素は、前記絶縁膜に含まれるシリコンまたはアルミニウムのうちのいずれかと結合していることを特徴とする付記６に記載の半導体装置。
（付記８）
前記絶縁膜は、複数の絶縁膜を積層することにより形成されており、
前記絶縁膜のうち、第２の半導体層または第３の半導体層と接する絶縁膜には、炭素が含まれていることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
第２の半導体層または第３の半導体層と接する絶縁膜は、ＳｉＣまたはＳｉＣＯを含む材料により形成されていることを特徴とする付記８に記載の半導体装置。
（付記１０）
前記ゲート電極は、前記絶縁膜の上に形成されたゲート電極フィールドプレートを有しており、
前記炭素が含まれている領域は、前記ドレイン電極側の前記ゲート電極フィールドプレートの直下の領域に形成されていることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記１１）
前記ゲート電極は、前記絶縁膜の上に形成されたゲート電極フィールドプレートを有しており、
前記炭素が含まれている領域は、前記ゲート電極の直下及び前記ドレイン電極側の前記ゲート電極フィールドプレートの直下の領域に形成されていることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記１２）
基板の上に、窒化物半導体により第１の半導体層及び第２の半導体層を順次形成する工程と、
前記第２の半導体層の表面を炭化処理する工程と、
前記第２の半導体層の上に、絶縁膜を形成する工程と、
前記絶縁膜に、開口部を形成する工程と、
前記開口部における前記第２の半導体層の上に、ゲート電極を形成する工程と、
前記第２の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１３）
基板の上に、窒化物半導体により第１の半導体層、第２の半導体層及び第３の半導体層を順次形成する工程と、
前記第３の半導体層の表面を炭化処理する工程と、
前記第３の半導体層の上に、絶縁膜を形成する工程と、
前記絶縁膜に、開口部を形成する工程と、
前記開口部における前記第３の半導体層の上に、ゲート電極を形成する工程と、
前記第２の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１４）
前記炭化処理は、二酸化炭素、一酸化炭素、メタン、エタン、エチレンのうちのいずれかを含む雰囲気中において、４００℃〜１０００℃の温度で加熱することにより行われるものであることを特徴とする付記１２または１３に記載の半導体装置の製造方法。
（付記１５）
前記炭化処理する工程は、前記ソース電極及び前記ドレイン電極を形成する工程におけるオーミックコンタクトを取るための熱処理と、同時に行われるものであることを特徴とする付記１２から１４のいずれかに記載の半導体装置の製造方法。
（付記１６）
前記炭化処理する工程は、前記ソース電極及び前記ドレイン電極を形成する工程の前に行われるものであることを特徴とする付記１２から１４のいずれかに記載の半導体装置の製造方法。
（付記１７）
前記炭化処理する工程は、前記ソース電極及び前記ドレイン電極を形成する工程の後に行われるものであることを特徴とする付記１２から１４のいずれかに記載の半導体装置の製造方法。
（付記１８）
前記ゲート電極は、前記絶縁膜の上に形成されたゲート電極フィールドプレートを有しており、
前記炭化処理する工程と前記絶縁膜を形成する工程との間に、前記炭化処理のなされた炭素が含まれている層のうち、前記ドレイン電極側の前記ゲート電極フィールドプレートの直下の領域を除く領域における前記炭素が含まれている層を除去する工程を含むことを特徴とする付記１２から１７のいずれかに記載の半導体装置の製造方法。
（付記１９）
前記ゲート電極は、前記絶縁膜の上に形成されたゲート電極フィールドプレートを有しており、
前記炭化処理する工程と前記絶縁膜を形成する工程との間に、前記炭化処理のなされた炭素が含まれている層のうち、前記ゲート電極の直下及び前記ドレイン電極側の前記ゲート電極フィールドプレートの直下の領域を除く領域における前記炭素が含まれている層を除去する工程を含むことを特徴とする付記１２から１７のいずれかに記載の半導体装置の製造方法。
（付記２０）
前記絶縁膜を形成する工程は、
第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に、第２の絶縁膜を形成する工程と、
を含むものであって、
前記第１の絶縁膜は、ＣＶＤにより形成されたＳｉＣＯまたはＳｉＣであることを特徴とする付記１２または１３に記載の半導体装置の製造方法。
（付記２１）
基板の上に、窒化物半導体により第１の半導体層及び第２の半導体層を順次形成する工程と、
前記第２の半導体層の表面の一部に炭化をイオン注入する工程と、
前記第２の半導体層の上に、絶縁膜を形成する工程と、
前記絶縁膜に、開口部を形成する工程と、
前記開口部における前記第２の半導体層の上に、ゲート電極を形成する工程と、
前記第２の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記ゲート電極は、前記絶縁膜の上に形成されたゲート電極フィールドプレートを有しており、
前記イオン注入により炭素が含まれている領域は、前記ドレイン電極側の前記ゲート電極フィールドプレートの直下の領域であることを特徴とする半導体装置の製造方法。
（付記２２）
基板の上に、窒化物半導体により第１の半導体層及び第２の半導体層を順次形成する工程と、
前記第２の半導体層の表面の一部に炭化をイオン注入する工程と、
前記第２の半導体層の上に、絶縁膜を形成する工程と、
前記絶縁膜に、開口部を形成する工程と、
前記開口部における前記第２の半導体層の上に、ゲート電極を形成する工程と、
前記第２の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記ゲート電極は、前記絶縁膜の上に形成されたゲート電極フィールドプレートを有しており、
前記イオン注入により炭素が含まれている領域は、前記ゲート電極の直下及び前記ドレイン電極側の前記ゲート電極フィールドプレートの直下の領域であることを特徴とする半導体装置の製造方法。
（付記２３）
基板の上に、窒化物半導体により第１の半導体層、第２の半導体層及び第３の半導体層を順次形成する工程と、
前記第３の半導体層の表面の一部に炭化をイオン注入する工程と、
前記第３の半導体層の上に、絶縁膜を形成する工程と、
前記絶縁膜に、開口部を形成する工程と、
前記開口部における前記第３の半導体層の上に、ゲート電極を形成する工程と、
前記第２の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記ゲート電極は、前記絶縁膜の上に形成されたゲート電極フィールドプレートを有しており、
前記イオン注入により炭素が含まれている領域は、前記ドレイン電極側の前記ゲート電極フィールドプレートの直下の領域であることを特徴とする半導体装置の製造方法。
（付記２４）
基板の上に、窒化物半導体により第１の半導体層、第２の半導体層及び第３の半導体層を順次形成する工程と、
前記第３の半導体層の表面の一部に炭化をイオン注入する工程と、
前記第３の半導体層の上に、絶縁膜を形成する工程と、
前記絶縁膜に、開口部を形成する工程と、
前記開口部における前記第３の半導体層の上に、ゲート電極を形成する工程と、
前記第２の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記ゲート電極は、前記絶縁膜の上に形成されたゲート電極フィールドプレートを有しており、
前記イオン注入により炭素が含まれている領域は、前記ゲート電極の直下及び前記ドレイン電極側の前記ゲート電極フィールドプレートの直下の領域であることを特徴とする半導体装置の製造方法。
（付記２５）
前記絶縁膜は、ＳｉＮ、ＳｉＯ２、ＳｉＣ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯ、ＡｌＮ、Ａｌ２Ｏ３、ＡｌＯＮのいずれかを含むものであることを特徴とする付記１２から１９のいずれかに記載の半導体装置の製造方法。
（付記２６）
前記第３の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする付記１３に記載の半導体装置の製造方法。
（付記２７）
前記第２の半導体層は、ＡｌＧａＮ、ＩｎＧａＡｌＮ、ＩｎＡｌＮのうちのいずれかを含む材料により形成されていることを特徴とする付記１２から２６のいずれかに記載の半導体装置の製造方法。
（付記２８）
付記１から１１のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記２９）
付記１から１１のいずれかに記載の半導体装置を有することを特徴とする増幅器。
１１ 基板
１２ バッファ層
２１ 電子走行層（第１の半導体層）
２１ａ ２ＤＥＧ
２２ 電子供給層（第２の半導体層）
２３ キャップ層（第３の半導体層）
３０ 絶縁膜
３０ａ 開口部
３１ 炭素（Ｃ）
４１ ゲート電極
４２ ソース電極
４３ ドレイン電極

Claims (14)

  1. 基板の上に窒化物半導体により形成された第１の半導体層と、
    前記第１の半導体層の上に窒化物半導体により形成された第２の半導体層と、
    前記第２の半導体層の上に形成された開口部を有する絶縁膜と、
    前記第２の半導体層の上に形成されたソース電極及びドレイン電極と、
    前記開口部における第２の半導体層の上に形成されたゲート電極と、
    を有し、
    前記絶縁膜と前記第２の半導体層との界面近傍における前記絶縁膜及び前記第２の半導体層には、ともに炭素が含まれていることを特徴とする半導体装置。
  2. 基板の上に窒化物半導体により形成された第１の半導体層と、
    前記第１の半導体層の上に窒化物半導体により形成された第２の半導体層と、
    前記第２の半導体層の上に窒化物半導体により形成された第３の半導体層と、
    前記第３の半導体層の上に形成された開口部を有する絶縁膜と、
    前記第２の半導体層の上に形成されたソース電極及びドレイン電極と、
    前記開口部における第３の半導体層の上に形成されたゲート電極と、
    を有し、
    前記絶縁膜と前記第３の半導体層との界面近傍における前記絶縁膜及び前記第３の半導体層には、ともに炭素が含まれていることを特徴とする半導体装置。
  3. 前記第３の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする請求項２に記載の半導体装置。
  4. 前記第２の半導体層は、ＡｌＧａＮ、ＩｎＧａＡｌＮ、ＩｎＡｌＮのうちのいずれかを含む材料により形成されていることを特徴とする請求項１から３のいずれかに記載の半導体装置。
  5. 前記絶縁膜は、ＳｉＮ、ＳｉＯ２、ＳｉＣ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＣＯ、ＡｌＮ、Ａｌ２Ｏ３、ＡｌＯＮのいずれかを含むものであることを特徴とする請求項１から４のいずれかに記載の半導体装置。
  6. 前記絶縁膜に含まれる炭素は、前記絶縁膜に含まれるシリコンまたはアルミニウムのうちのいずれかと結合していることを特徴とする請求項５に記載の半導体装置。
  7. 前記ゲート電極は、前記絶縁膜の上に形成されたゲート電極フィールドプレートを有しており、
    前記炭素が含まれている領域は、前記ドレイン電極側の前記ゲート電極フィールドプレートの直下の領域に形成されていることを特徴とする請求項１から６のいずれかに記載の半導体装置。
  8. 前記ゲート電極は、前記絶縁膜の上に形成されたゲート電極フィールドプレートを有しており、
    前記炭素が含まれている領域は、前記ゲート電極の直下及び前記ドレイン電極側の前記ゲート電極フィールドプレートの直下の領域に形成されていることを特徴とする請求項１から６のいずれかに記載の半導体装置。
  9. 前記絶縁膜は、複数の絶縁膜を積層することにより形成されており、
    前記絶縁膜のうち、第２の半導体層または第３の半導体層と接する絶縁膜には、炭素が含まれていることを特徴とする請求項１から６のいずれかに記載の半導体装置。
  10. 基板の上に、窒化物半導体により第１の半導体層及び第２の半導体層を順次形成する工程と、
    前記第２の半導体層の表面を炭化処理する工程と、
    前記第２の半導体層の上に、絶縁膜を形成する工程と、
    前記絶縁膜に、開口部を形成する工程と、
    前記開口部における前記第２の半導体層の上に、ゲート電極を形成する工程と、
    前記第２の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  11. 基板の上に、窒化物半導体により第１の半導体層、第２の半導体層及び第３の半導体層を順次形成する工程と、
    前記第３の半導体層の表面を炭化処理する工程と、
    前記第３の半導体層の上に、絶縁膜を形成する工程と、
    前記絶縁膜に、開口部を形成する工程と、
    前記開口部における前記第３の半導体層の上に、ゲート電極を形成する工程と、
    前記第２の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  12. 前記炭化処理は、二酸化炭素、一酸化炭素、メタン、エタン、エチレンのうちのいずれかを含む雰囲気中において、４００℃〜１０００℃の温度で加熱することにより行われるものであることを特徴とする請求項１０または１１に記載の半導体装置の製造方法。
  13. 前記ゲート電極は、前記絶縁膜の上に形成されたゲート電極フィールドプレートを有しており、
    前記炭化処理する工程と前記絶縁膜を形成する工程との間に、前記炭化処理のなされた炭素が含まれている層のうち、前記ドレイン電極側の前記ゲート電極フィールドプレートの直下の領域を除く領域における前記炭素が含まれている層を除去する工程を含むことを特徴とする請求項１０から１２のいずれかに記載の半導体装置の製造方法。
  14. 前記ゲート電極は、前記絶縁膜の上に形成されたゲート電極フィールドプレートを有しており、
    前記炭化処理する工程と前記絶縁膜を形成する工程との間に、前記炭化処理のなされた炭素が含まれている層のうち、前記ゲート電極の直下及び前記ドレイン電極側の前記ゲート電極フィールドプレートの直下の領域を除く領域における前記炭素が含まれている層を除去する工程を含むことを特徴とする請求項１０から１２のいずれかに記載の半導体装置の製造方法。
JP2014087724A 2013-06-13 2014-04-21 半導体装置の製造方法 Expired - Fee Related JP6291997B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014087724A JP6291997B2 (ja) 2013-06-13 2014-04-21 半導体装置の製造方法
US14/301,708 US20140367694A1 (en) 2013-06-13 2014-06-11 Semiconductor device and manufacturing method thereof
EP14172259.5A EP2816606A1 (en) 2013-06-13 2014-06-13 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013124992 2013-06-13
JP2013124992 2013-06-13
JP2014087724A JP6291997B2 (ja) 2013-06-13 2014-04-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015019052A true JP2015019052A (ja) 2015-01-29
JP6291997B2 JP6291997B2 (ja) 2018-03-14

Family

ID=50933061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014087724A Expired - Fee Related JP6291997B2 (ja) 2013-06-13 2014-04-21 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20140367694A1 (ja)
EP (1) EP2816606A1 (ja)
JP (1) JP6291997B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018014457A (ja) * 2016-07-22 2018-01-25 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
US9954092B2 (en) 2016-07-22 2018-04-24 Kabushiki Kaisha Toshiba Semiconductor device, power circuit, and computer
CN113497137A (zh) * 2020-04-07 2021-10-12 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
WO2022014592A1 (ja) * 2020-07-15 2022-01-20 エア・ウォーター株式会社 化合物半導体基板および化合物半導体基板の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6171435B2 (ja) * 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
DE102015117394B4 (de) * 2015-10-13 2020-06-18 Infineon Technologies Austria Ag Halbleiterbauelement
DE102017127182B4 (de) * 2017-11-17 2024-10-02 Ferdinand-Braun-Institut gGmbH, Leibniz- Institut für Höchstfrequenztechnik Gate-Struktur

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183465A (ja) * 1998-12-18 2000-06-30 Pioneer Electronic Corp ３族窒化物半導体素子製造方法
JP2004214471A (ja) * 2003-01-07 2004-07-29 Nec Corp 電界効果トランジスタ
JP2008118044A (ja) * 2006-11-07 2008-05-22 Toshiba Corp 電界効果トランジスタ及びその製造方法
JP2010171416A (ja) * 2008-12-26 2010-08-05 Furukawa Electric Co Ltd:The 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
US20120280233A1 (en) * 2011-05-03 2012-11-08 Jae Hoon Lee Nitride-based heterostructure field effect transistor having high efficiency
JP2013065613A (ja) * 2011-09-15 2013-04-11 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
JP5786323B2 (ja) * 2010-12-03 2015-09-30 富士通株式会社 化合物半導体装置の製造方法
JP2013048212A (ja) * 2011-07-28 2013-03-07 Sony Corp 半導体装置および半導体装置の製造方法
US8680535B2 (en) * 2011-12-23 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
US9608085B2 (en) * 2012-10-01 2017-03-28 Cree, Inc. Predisposed high electron mobility transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183465A (ja) * 1998-12-18 2000-06-30 Pioneer Electronic Corp ３族窒化物半導体素子製造方法
JP2004214471A (ja) * 2003-01-07 2004-07-29 Nec Corp 電界効果トランジスタ
JP2008118044A (ja) * 2006-11-07 2008-05-22 Toshiba Corp 電界効果トランジスタ及びその製造方法
JP2010171416A (ja) * 2008-12-26 2010-08-05 Furukawa Electric Co Ltd:The 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
US20120280233A1 (en) * 2011-05-03 2012-11-08 Jae Hoon Lee Nitride-based heterostructure field effect transistor having high efficiency
JP2013065613A (ja) * 2011-09-15 2013-04-11 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018014457A (ja) * 2016-07-22 2018-01-25 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
US9954092B2 (en) 2016-07-22 2018-04-24 Kabushiki Kaisha Toshiba Semiconductor device, power circuit, and computer
US10388742B2 (en) 2016-07-22 2019-08-20 Kabushiki Kaisha Toshiba Semiconductor device, power circuit, and computer
US11101355B2 (en) 2016-07-22 2021-08-24 Kabushiki Kaisha Toshiba Semiconductor device, power circuit, and computer
CN113497137A (zh) * 2020-04-07 2021-10-12 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
WO2022014592A1 (ja) * 2020-07-15 2022-01-20 エア・ウォーター株式会社 化合物半導体基板および化合物半導体基板の製造方法
JP7550557B2 (ja) 2020-07-15 2024-09-13 エア・ウォーター株式会社 化合物半導体基板および化合物半導体基板の製造方法

Also Published As

Publication number Publication date
JP6291997B2 (ja) 2018-03-14
EP2816606A1 (en) 2014-12-24
US20140367694A1 (en) 2014-12-18

Similar Documents

Publication Publication Date Title
JP5990976B2 (ja) 半導体装置及び半導体装置の製造方法
JP6136573B2 (ja) 半導体装置及び半導体装置の製造方法
JP5957994B2 (ja) 半導体装置の製造方法
JP6017248B2 (ja) 半導体装置の製造方法及び半導体装置
JP6291997B2 (ja) 半導体装置の製造方法
US9269782B2 (en) Semiconductor device
US9306052B2 (en) Compound semiconductor device and method of manufacturing the same
JP2014183125A (ja) 半導体装置
JP2013197315A (ja) 半導体装置及び半導体装置の製造方法
JP6135487B2 (ja) 半導体装置及び半導体装置の製造方法
JP6493523B2 (ja) 半導体装置及び半導体装置の製造方法
JP2017085057A (ja) 半導体装置及び半導体装置の製造方法
JP6772579B2 (ja) 半導体装置及び半導体装置の製造方法
JP6194769B2 (ja) 半導体装置及び半導体装置の製造方法
JP6237433B2 (ja) 半導体装置及び半導体装置の製造方法
JP2016162889A (ja) 半導体装置及び半導体装置の製造方法
JP2020113625A (ja) 半導体装置、半導体装置の製造方法及び増幅器
JP6107922B2 (ja) 半導体装置
JP2018056319A (ja) 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP2021089977A (ja) 半導体装置、半導体装置の製造方法及び増幅器
JP5935425B2 (ja) 半導体装置
JP2019160966A (ja) 半導体装置及び半導体装置の製造方法
JP2017212325A (ja) 半導体装置及び半導体装置の製造方法
JP6561559B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180129

R150 Certificate of patent or registration of utility model

Ref document number: 6291997

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees