JP2015075984A - 静電容量検出回路 - Google Patents

Abstract

【課題】回路規模及び消費電力の増大を伴わずに低ノイズ特性を実現し、Ｓ／Ｎ比の高い正確な容量検出が可能な静電容量検出回路を提供すること。
【解決手段】本発明の静電容量検出回路１０１は、静電容量型タッチセンサに用いられる。連続時間型ＣＶ変換回路１１０は、タッチパネル５０に含まれる容量型タッチセンサの容量変化を電圧信号に変換する。同期検波回路１２０は、連続時間型ＣＶ変換回路１１０からの出力信号を同期検波信号により検波する。ローパスフィルタ回路１３０は、同期検波回路１２０からの出力信号の帯域制限を行う。制御部１４０は、同期検波信号を生成する。
【選択図】図１

Description

本発明は、静電容量検出回路に関し、より詳細には、タッチパネルに含まれる静電容量型タッチセンサの容量変化を電圧に変換して出力する静電容量検出回路に関する。特に、各種の静電容量式センサ装置に適用できる。

従来から、携帯電話、携帯音響機器、携帯ゲーム機器、テレビジョン、パーソナルコンピュータ、タブレットコンピュータ、カーナビゲーションシステム、カーオーディオシステムなどの各種電子機器の入力装置として、静電容量型タッチセンサが知られている。
この種の静電容量型タッチセンサは、基本的には、静電容量タッチパネル上に複数の静電容量を形成し、人の指などのタッチによる当該静電容量の容量値の変化を静電容量検出回路により検出することにより、人の指などのタッチ位置を検出するものである。

マトリックス状に分布した静電容量値を検出する装置、例えば、Ｍ本のドライブラインとＬ本のセンスラインとの間に形成される静電容量行列の静電容量値の分布を検出する静電容量検出装置は、指やペンでタッチパネルに触れると、触れられた静電容量の容量値が小さくなるので、容量値が小さくなった変化を検出して、指やペンのタッチを検出することができる。

図１６は、従来の静電容量検出回路を説明するための回路構成図で、特許文献１の図４に記載されている回路構成図である。この静電容量検出回路は、図１６に示すように、離散時間型積分器を備え、積分器を構成するオペアンプの反転入力端子及び出力端子間には、容量素子及びスイッチ回路が並列に接続される。スイッチ回路が導通し、容量素子の電荷をリセット（放電）した後、スイッチ回路が非導通に戻る。このようにして、離散時間型積分器がＣＶ変換回路の機能を実現している。

上述した特許文献１には、タッチパネルにおけるタッチ動作の検出及びタッチ座標の算出を行う検出・座標算出システム１００の回路構成を示したブロック図が示されている。この検出・座標算出システム１００は、検出処理回路１９と検出制御回路２６と充電電圧発生回路２７及びタッチ座標算出回路２８を備えている。

検出処理回路１９には、列検出配線Ｗｙ１〜Ｗｙ８に接続されるスイッチ回路２０及び行検出配線Ｗｘ１〜Ｗｘ８に接続されるスイッチ回路２１が設けられている。スイッチ回路Ｓ３及びＳ４の他端には、それぞれ、充電電圧発生回路２７からの充電電圧Ｖａ及びＶｂが供給される。スイッチ回路Ｓ５及びＳ６の他端は共通に、後段の積分回路２２のオペアンプ回路２３の反転入力端子Ｎ３０に接続され、オペアンプ回路２３の反転入力端子および出力端子間には、容量素子Ｃ１およびスイッチ回路Ｓ７が並列に接続される。積分回路２２の出力端は、後段の増幅回路２４を介してＡ／Ｄ変換回路２５に入力され、その出力はタッチ座標算出回路２８に接続され、このタッチ座標算出回路２８から検出座標データが出力される。

特開２０１１−１３８３１６号公報

しかしながら、上述した従来の静電容量検出回路にあっては、離散時間型積分器を使用しているため、サンプリングによるエイリアス効果が発生する。また、離散時間型積分器の前段にアンチエイリアスフィルタが無く、またアンチエイリアスフィルタを入れることが困難である。タッチパネルに印可されるノイズ源の周波数は、数Ｈｚから数ＧＨｚの広い周波数範囲にわたるものであるため、折り返し効果によるノイズ増大の影響が非常に大きいという問題がある。

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、回路規模及び消費電力の増大を伴わずに低ノイズ特性を実現し、Ｓ／Ｎ比の高い正確な容量検出が可能な静電容量検出回路を提供することにある。

本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、静電容量型タッチセンサに用いられる静電容量検出回路（１０１，２０１）において、タッチパネル（５０）に含まれる前記容量型タッチセンサの容量変化を電圧信号に変換する連続時間型ＣＶ変換回路（１１０）と、該連続時間型ＣＶ変換回路（１１０）からの出力信号を同期検波信号により検波する同期検波回路（１２０）と、該同期検波回路（１２０）からの出力信号の帯域制限を行うローパスフィルタ回路（１３０）と、前記同期検波信号を生成する制御部（１４０）とを備えていることを特徴とする。（図１；実施形態１，図１４；実施形態２）

また、請求項２に記載の発明は、請求項１に記載の発明において、前記同期検波回路（１２０）のゲインは、前記同期検波信号に同期して正弦関数又は余弦関数で変化することを特徴とする。
また、請求項３に記載の発明は、請求項２に記載の発明において、前記同期検波回路（１２０）のゲインは、０倍を含むことを特徴とする。
また、請求項４に記載の発明は、請求項１，２又は３に記載の発明において、前記同期検波回路（１２０）は、オペアンプ（１５１）を用いた反転増幅部（１２４）であることを特徴とする。（図４）

また、請求項５に記載の発明は、請求項４に記載の発明において、前記同期検波回路（１２０）は、入力スイッチ（１２２，１２３）を備え、前記同期検波回路（１２０）は、前記入力スイッチ（１２２，１２３）をオフとし、前記オペアンプ（１５１）をボルテージフォロア状態とすることで、ゲイン０倍を実現することを特徴とする。

また、請求項６に記載の発明は、請求項１乃至５のいずれかに記載の発明において、前記同期検波回路（１２０）は、前記連続時間型ＣＶ変換回路（１１０）の出力信号の反転と非反転を前記同期検波信号の半周期ごとに切り替えることを特徴とする。
また、請求項７に記載の発明は、請求項１乃至５のいずれかに記載の発明において、前記同期検波回路（１２０）は、前記同期検波回路（１２０）のゲインが０倍の期間に、前記連続時間型ＣＶ変換回路（１１０）の出力信号の反転と非反転を切り替えることを特徴とする。

また、請求項８に記載の発明は、請求項２に記載の発明において、前記同期検波回路（１２０）のゲインは、前記正弦関数又は前記余弦関数のピーク値に相当するゲインを含むことを特徴とする。
また、請求項９に記載の発明は、請求項１乃至８のいずれかに記載の発明において、前記同期検波回路（１２０）のゲインは、前記正弦関数又は前記余弦関数の１周期を８以上の４の倍数で分割した区間ごとに設定されることを特徴とする。

また、請求項１０に記載の発明は、請求項１乃至９のいずれかに記載の発明において、前記同期検波信号の周波数は、前記容量型タッチセンサを駆動する駆動信号の周波数と等しいことを特徴とする。
また、請求項１１に記載の発明は、請求項１０に記載の発明において、前記ローパスフィルタ回路（１３０）の次数は、２次以上であり、カットオフ周波数は、前記駆動信号の周波数より小さいことを特徴とする。

また、請求項１２に記載の発明は、請求項１乃至１１のいずれかに記載の発明において、前記制御部（１４０）は、基準クロックに同期して、前記容量型タッチセンサを駆動する駆動信号と、前記同期検波信号と、前記同期検波回路（１２０）のゲインを設定するゲイン選択信号を出力すること特徴とする。
また、請求項１３に記載の発明は、請求項１２に記載の発明において、前記同期検波回路のゲインは、前記ゲイン選択信号に同期して正弦関数又は余弦関数で変化することを特徴とする。

また、請求項１４に記載の発明は、請求項１２に記載の発明において、前記制御部（１４０）は、前記同期検波回路（１２０）のゲインの設定値を順次変化させること特徴とする。
また、請求項１５に記載の発明は、請求項１乃至１４のいずれかに記載の発明において、前記制御部（１４０）は、前記同期検波信号と前記駆動信号の位相を調整する位相調整部（１４１）を備えていること特徴とする。（図１４；実施形態２）

本発明によれば、回路規模及び消費電力の増大を伴わずに、低ノイズ特性を実現し、Ｓ／Ｎ比の高い正確な容量検出ができるという効果が得られる。

本発明に係る静電容量検出回路の実施形態１を説明するための回路構成図である。 図１に示した実施形態１における連続時間型ＣＶ変換回路の実施例１を示す図である。 （ａ），（ｂ）は、角周波数に対するゲインと位相の関係を示す図である。 図１に示した同期検波回路の具体的な回路構成図である。 同期検波回路のゲインステップ数が１６分割の場合の同期検波回路のゲインを示す図である。 （ａ）乃至（ｈ）は、図１に示した同期検波回路の制御タイミングを示す図である。 図５及び図６に示した制御を行った場合の同期検波回路のゲイン変化を示す図である。 図１に示したローパスフィルタ回路の具体的な回路構成図である。 （ａ）乃至（ｊ）は、図２，図４，図８に示した回路の出力信号を示す図である。 同期検波回路のゲインがプラス１倍とマイナス１倍の例を示す図である。 図４に示した同期検波信号のゲイン分割数と周波数スペクトルの関係を示した図（その１）である。 図４に示した同期検波信号のゲイン分割数と周波数スペクトルの関係を示した図（その２）である。 図４に示した同期検波信号のゲイン分割数と周波数スペクトルの関係を示した図（その３）である。 図４に示した同期検波信号のゲイン分割数と周波数スペクトルの関係を示した図（その４）である。 図１に示した実施形態１における連続時間型ＣＶ変換回路の実施例２を示す図である。 （ａ），（ｂ）は、角周波数に対するゲインと位相の関係を示す図である。 本発明に係る静電容量検出回路の実施形態２を説明するための回路構成図である。 （ａ）乃至（ｈ）は、図１４に示した同期検波回路の制御タイミングを示す図である。 従来の静電容量検出回路を説明するための回路構成図である。

以下、図面を参照して本発明の各実施形態について説明する。
［実施形態１］
図１は、本発明に係る静電容量検出回路の実施形態１を説明するための回路構成図である。図中符号５０はタッチパネル、５１は静電容量、１０１は静電容量検出回路、１１０は連続時間型ＣＶ変換回路、１２０は同期検波回路、１２１は反転部、１２２は第１のスイッチ、１２３は第２のスイッチ、１２４は反転増幅部、１２５はゲイン部、１３０はローパスフィルタ回路、１４０は制御部を示している。

本発明の静電容量検出回路１０１は、静電容量型タッチセンサに用いられる静電容量検出回路で、この静電容量検出回路１０１は、連続時間型ＣＶ変換回路１１０と同期検波回路１２０とローパスフィルタ回路１３０と制御部１４０とを有し、静電容量検出回路１０１のセンス信号入力端子と駆動信号出力端子にタッチパネル５０が接続されている。
タッチパネル５０は、第１の電極と、第１の電極と絶縁層を介して交差するように配置される第２の電極から構成され、第１の電極を駆動ラインとして駆動信号を印可し、第２の電極をセンスラインとして、センス信号入力端子を介して連続時間型ＣＶ変換回路１１０に接続し、第１の電極と第２の電極の間に静電容量５１を形成している。つまり、本発明の静電容量検出回路は、タッチパネル５０の静電容量５１に関する信号を直流電圧信号に変換し、センス信号出力端子に出力する。

また、連続時間型ＣＶ変換回路１１０は、タッチパネル５０に含まれる前記容量型タッチセンサの容量変化を電圧信号に変換するものである。つまり、連続時間型ＣＶ変換回路１１０は、タッチパネル５０の駆動ラインとセンスラインの間に形成される静電容量５１に関する信号を電圧に変換して出力するものである。
また、同期検波回路１２０は、連続時間型ＣＶ変換回路１１０からの出力信号を同期検波信号により検波するものである。つまり、同期検波回路１２０は、連続時間型ＣＶ変換回路１１０の出力信号を入力とし、この連続時間型ＣＶ変換回路１１０の出力信号を反転する機能を持つ反転部１２１を有している。また、連続時間型ＣＶ変換回路１１０の出力信号の反転と非反転は、第１の同期検波信号により制御される第１のスイッチ１２２と、第２の同期検波信号により制御される第２のスイッチ１２３により、選択的に反転増幅部１２４に送られる。この反転増幅部１２４の出力信号は、ゲイン選択信号により制御される、ゲイン部１２５により所定のゲインに増幅される。同期検波回路１２０は、静電容量５１に関する信号を直流信号として同期検波回路１２０の出力端子に出力するものである。

また、ローパスフィルタ回路１３０は、同期検波回路１２０からの出力信号の帯域制限を行うものである。つまり、ローパスフィルタ１３０は、同期検波回路１２０の出力信号を入力とし、同期検波回路１２０により直流信号となった、静電容量５１に関する信号以外の不要な周波数成分を除去し、センス信号出力端子に出力するものである。
また、制御部１４０は、同期検波信号を生成するものである。つまり、制御部１４０は、入力されるクロックに同期して、駆動信号と、第１の同期検波信号と、第２の同期検波信号と、ゲイン選択信号とを出力するものである。

また、制御部１４０は、基準クロックに同期して、容量型タッチセンサを駆動する駆動信号と、同期検波信号と、同期検波回路１２０のゲインを設定するゲイン選択信号を出力するものである。また、同期検波回路のゲインは、ゲイン選択信号に同期して正弦関数又は余弦関数で変化するものである。また、制御部１４０は、同期検波回路１２０のゲインの設定値を順次変化させるものである。

図２は、図１に示した実施形態１における連続時間型ＣＶ変換回路の実施例１を示す図で、図中符号１１１はオペアンプを示している。
この連続時間型ＣＶ変換回路（ＣＶ変換回路）１１０は、センス信号入力端子とオペアンプの入力端子間に接続される抵抗Ｒｓと、オペアンプのフィードバック抵抗ＲｆとフィードバックキャパシタＣｆとを備えている。ここで、Ｒｓは０Ω以上の抵抗値である。

図２に示すＣＶ変換回路は、センス信号入力端子２を基準電位に接続しているので、センス信号入力端子１に入力される信号は、差動信号としてＣＶ変換回路の出力端子Ｖ_ＣＶＯ１とＶ_ＣＶＯ２に出力される。
図２に示す駆動ラインの端子Ｖｄ１とＣＶ変換回路の出力端子Ｖ_ＣＶＯ１とＶ_ＣＶＯ２の差Ｖ_ＣＶＯ２−Ｖ_ＣＶＯ１間の伝達関数は、タッチパネルの駆動ラインとセンスラインの間に形成される静電容量をＣｐ、駆動ラインとセンスラインが持つパネル電極の合成抵抗をＲｐとすると、式（１）のように表される。

ここで、

とし、

となるようにＣｆを選択すると、ＣＶ変換回路１１０の伝達関数のボーデ線図は、図３（ａ），（ｂ）に示すようになる。
図３（ａ），（ｂ）は、角周波数に対するゲイン（図３（ａ））と位相（図３（ｂ））の関係を示す図である。図３（ａ），（ｂ）に示されるように、角周波数１／Ｃｆ・Ｒｆ［ｒａｄ／ｓ］から１／Ｃｐ・（Ｒｐ＋Ｒｓ）［ｒａｄ／ｓ］の間のゲインは、２・Ｃｐ／Ｃｆと表され、これら角周波数の間の一区間において位相は０度となり、図２に示すＶ_ＣＶＯ１、Ｖ_ＣＶＯ２には、タッチパネルの静電容量Ｃｐに比例した信号が出力される。

図２に示すように、本発明によるＣＶ変換は離散時間ではなく連続時間領域で行われるため、エイリアス効果によるノイズ増大が発生せず、低ノイズ特性を実現し、タッチパネルの静電容量に関連したＳ／Ｎ比の高い正確な容量検出ができるという効果が得られる。
図４は、図１に示した同期検波回路の具体的な回路構成図で、図中符号１５１は演算増幅器（オペアンプ）を示している。同期検波回路１２０の入力端子Ｖ_{ＳＹＮＣＩ１}には、ＣＶ変換回路１１０の出力端子Ｖ_ＣＶＯ１が接続され、Ｖ_{ＳＹＮＣＩ２}には、ＣＶ変換回路１１０の出力端子Ｖ_ＣＶＯ２が接続されている。

本発明による同期検波回路１２０は、オペアンプ１５１を用いた反転増幅部１２４であり、抵抗Ｒ２１と可変抵抗Ｒ２２を有し、反転増幅部１２４の構成としているため、広い入出力レンジを確保でき、タッチパネルに入力されるノイズレベルが高い場合でも、十分なダイナミックレンジを確保することができるため、よりＳ／Ｎ比の高い正確な容量検出ができるという効果が得られる。

図１に示した反転増幅部１２４の機能は、図４では演算増幅器１５１とその入力抵抗である抵抗Ｒ２１とそのフィードバック抵抗である可変抵抗Ｒ２２で実現されている。
図１に示すゲイン部１２５の機能は、図４では抵抗Ｒ２１と可変抵抗Ｒ２２で実現されている。同期検波回路１２０のゲインは、Ｒ２２／Ｒ２１となる。同期検波回路１２０のゲインは、抵抗Ｒ２２を可変抵抗とする手段に限定されるものではなく、抵抗Ｒ２１を可変にしてもよいし、抵抗Ｒ２１と抵抗Ｒ２２の両方を可変にする手段でも良い。

同期検波回路１２０のゲインが、一定間隔の時間ステップに対して、正弦関数又は余弦関数で変化するように可変抵抗Ｒ２２の抵抗値を設けてある。つまり、同期検波回路１２０のゲインは、ゲイン選択信号に同期して正弦関数又は余弦関数で変化する。
特に、図４に示した同期検波回路１２０では、この同期検波回路１２０のゲインが正弦関数又は余弦関数の１周期を８以上の４の倍数で分割したときのゲインを実現できるよう、可変抵抗Ｒ２２の抵抗値を設けてある。つまり、可変抵抗Ｒ２２の抵抗は、ゲインＲ２２／Ｒ２１が正弦関数又は余弦関数の最大値を実現できる抵抗値を含んでいる。

また、同期検波回路１２０のゲインは、正弦関数又は余弦関数のピーク値に相当するゲインを含んでいる。また、同期検波回路１２０のゲインは、正波関数又は余弦関数の１周期を８以上の４の倍数で分割した区間ごとに設定される。
図５は、同期検波回路のゲインステップ数が１６分割の場合の同期検波回路のゲインを示す図で、同期検波回路１２０のゲインが正弦関数であり、同期検波回路１２０のゲインの最大値が１倍であり、正弦関数の１周期を８以上の４の倍数である１６分割とした場合の同期検波回路１２０のゲインを示している。

同期検波回路１２０のゲインを正弦関数１周期の１６分割として表現するためには、同期検波回路１２０のゲインの絶対値は、図５に示したゲイン選択信号のＧ０、Ｇ１、Ｇ２、Ｇ３、Ｇ４の５種類の状態と正負の状態で表現することができる。正負の表現は、同期検波回路１２０の入力端子に入力されるＣＶ変換回路１１０の出力信号の反転と非反転をスイッチで切り替えることにより実現できる。

つまり、同期検波回路１２０は、連続時間型ＣＶ変換回路１１０の出力信号の反転と非反転を同期検波信号の半周期ごとに切り替える。反転信号の生成は、図１に示した反転部１２１の機能であり、正負の切り替えは図１に示した第１のスイッチ１２２、第２のスイッチ１２３の機能であり、図４では、スイッチＳＷ２２とスイッチＳＷ２３の切り替えにより実現している。

正弦関数、余弦関数に含まれるゲイン０倍は、スイッチＳＷ２２とＳＷ２３をともにオフとし、可変抵抗Ｒ２２の抵抗値を最小設定とすることで、同期検波回路１２０への入力信号を、同期検波回路１２０の出力端子に完全に出力しない構成とすることで、正確なゲイン０倍を実現している。ゲイン０倍を表現する時の可変抵抗Ｒ２２の抵抗値としては、オペアンプ１５１の安定性を考慮して１ｋΩ以下程度にするのが望ましい。つまり、同期検波回路１２０のゲインは、０倍を含んでいる。

同期検波回路１２０のゲインは、可変抵抗Ｒ２２を図１に示した制御部１４０から出力されるゲイン選択信号で制御することにより変化させることができる。また、スイッチＳＷ２２、スイッチＳＷ２３は、それぞれ図１に示した制御部１４０から出力される第１の同期検波信号（同期検波信号１）と第２の同期検波信号（同期検波信号２）により制御されており、第１の同期検波信号がハイレベルのときスイッチＳＷ２２はオン、ローレベルのときスイッチＳＷ２２はオフとなり、第２の同期検波信号がハイレベルのときスイッチＳＷ２３はオン、ローレベルのときスイッチＳＷ２３はオフとなるよう制御される。

つまり、同期検波回路１２０は、入力スイッチ１２２，１２３を備え、同期検波回路１２０は、入力スイッチ１２２，１２３をオフとし、オペアンプ１５１をボルテージフォロア状態とすることで、ゲイン０倍を実現する。
図６（ａ）乃至（ｈ）は、図１に示した同期検波回路の制御タイミングを示す図である。同期検波回路１２０のゲインが正弦関数で変化し、ゲインの最大値が１倍であり、正弦関数の１周期を８以上の４の倍数である１６分割とした場合における、図１に示した制御部１４０に入力されるクロック（図６（ｂ））と、駆動信号（図６（ｃ））と、図４に示した第１の同期検波信号（図６（ｄ））と、第２の同期検波信号（図６（ｆ））と、スイッチＳＷ２２（図６（ｅ））と、スイッチＳＷ２３（図６（ｇ））と、同期検波回路１２０のゲイン選択信号（図６（ｈ））との制御タイミングを示している。

図６（ａ）乃至（ｈ）では、図１に示した制御部１４０に入力するクロック立ち上がりに同期して、駆動信号と第１の同期検波信号と第２の同期検波信号とゲイン選択信号とが変化している。また、ゲイン選択信号により同期検波回路１２０のゲインが選択的に制御されており、ゲインが０倍となるゲイン選択信号がＧ０となる時間ステップでは、第１の同期検波信号と第２の同期検波信号はともにローレベルとなり、スイッチＳＷ２２とスイッチＳＷ２３はともにオフとなるよう制御されている。つまり、同期検波回路１２０は、この同期検波回路１２０のゲインが０倍の期間に、連続時間型ＣＶ変換回路１１０の出力信号の反転と非反転を切り替える。

この様にゲイン０倍を実現しているため、入力信号を出力に伝達しない完全な０倍を実現でき、０倍の期間にＣＶ変換回路１１０の反転と非反転を切り替えるため、不要なスイッチングノイズが出力に発生しない。更に、ゲイン０倍を実現することで、より理想的な正弦関数または余弦関数を実現することができる。このため、よりＳ／Ｎ比の高い正確な容量検出ができるという効果が得られる。

図７は、図５及び図６（ａ）乃至（ｈ）に示した制御を行った場合の同期検波回路１２０のゲイン変化を示す図で、図５に示した同期検波回路１２０のゲインと、同期検波回路１２０に入力される信号の反転と非反転を図６（ａ）乃至（ｈ）に示した制御タイミングに従って制御した場合に、同期検波回路１２０のゲインが、制御部１４０に入力されるクロックに同期した等間隔の時間ステップに対して、正弦関数となっていることを示すグラフである。

図８は、図１に示したローパスフィルタ回路の具体的な回路構成図で、図中符号１３１はオペアンプを示している。ローパスフィルタ回路１３０は、次数が２次以上であるため、図８に示したローパスフィルタ回路１３０は、２次のマルチフィードバック型と１次パッシブＲＣローパスフィルタを直列接続している。また、本発明によるローパスフィルタ回路１３０のカットオフ周波数は、図１に示した駆動信号の周波数より低いことを特徴としているため、図８に示した抵抗、キャパシタはこの条件を満たすよう、所定の定数に設定される。つまり、ローパスフィルタ回路１３０の次数は、２次以上であり、カットオフ周波数は、駆動信号の周波数より小さい。次数を２次以上とし、カットオフ周波数を駆動信号の周波数より小さくするため、本発明においては、同期検波回路１２０により直流電圧信号に変換された静電容量５１に関する信号をより正確に検出することができ、タッチパネルの静電容量に関連したＳ／Ｎ比の高い正確な容量検出ができるという効果が得られる。

図８に示したローパスフィルタ回路１３０は、入力端子Ｖ_{ＬＰＦＩ１}とＶ_{ＬＰＦＩ２}の差を、出力端子Ｖ_{ＬＰＦＯ１}とＶ_{ＬＰＦＯ２}の差として出力する。
図９（ａ）乃至（ｊ）は、図２，図４，図８に示した回路の出力信号を示す図で、図６（ａ）乃至（ｈ）に示した制御を行った場合の、ＣＶ変換回路１１０の出力端子Ｖ_ＣＶＯ１とＶ_ＣＶＯ２の波形と、同期検波回路１２０の出力端子Ｖ_{ＳＹＮＣＯ１}とＶ_{ＳＹＮＣＯ２}の波形と、ローパスフィルタ回路１３０の出力端子Ｖ_{ＬＰＦＯ１}とＶ_{ＬＰＦＯ２}の波形の例を示す図である。

図９（ａ）乃至（ｊ）では、駆動信号の周波数を図３（ａ），（ｂ）に示すボーデ線図における周波数１／Ｃｆ・Ｒｆ［ｒａｄ／ｓ］から１／Ｃｐ（Ｒｐ＋Ｒｓ）［ｒａｄ／ｓ］の間に設定しているため、駆動信号（図９（ａ））とＶ_ＣＶＯ１（図９（ｅ））及びＶ_ＣＶＯ２（図９（ｆ））の間の位相差はおよそゼロであり、駆動信号（図９（ａ））とＶ_ＣＶＯ１（図９（ｅ））とＶ_ＣＶＯ２（図９（ｆ））の波形は、図９に示すような波形となる。また、同期検波回路１２０の入力信号の反転と非反転を第１の同期検波信号（図９（ｂ））と第２の同期検波信号（図９（ｃ））の制御信号により切り替え、更に同期検波回路１２０のゲインがゲイン選択信号（図９（ｄ））によって変化するため、同期検波回路１２０の出力端子Ｖ_{ＳＹＮＣＯ１}（図９（ｇ））とＶ_{ＳＹＮＣＯ２}（図９（ｈ））の波形は、図９に示すような波形となる。

図８に示したローパスフィルタ回路１３０の出力端子Ｖ_{ＬＰＦＯ１}（図９（ｉ））、Ｖ_{ＬＰＦＯ２}（図９（ｊ））の波形は、図９に示したＶ_{ＳＹＮＣＯ１}（図９（ｇ））、Ｖ_{ＳＹＮＣＯ２}（図９（ｈ））に、２次以上のローパスフィルタをかけたものである。
Ｖ_{ＬＰＦＯ１}（図９（ｉ））とＶ_{ＬＰＦＯ２}（図９（ｊ））の差が、図１に示した静電容量５１に関する信号を検出した結果となり、図１に示したセンス信号出力端子に出力される。

次に、同期検波回路１２０のゲインが正弦関数又は余弦関数の１周期を８以上の４の倍数で分割したゲイン設定を正確に表現することにより、同期検波信号の周波数の奇数高調波を復調せず、第１及び第２の同期検波信号の基本周波数と一致した周波数のみを正確に検波できることを説明する。
図１０は、同期検波回路のゲインがプラス１倍とマイナス１倍の例を示す図で、同期検波回路１２０のゲインが正弦関数又は余弦関数ではなく、ゲインがプラス１倍とマイナス１倍の２値表現で復調する場合の、ゲイン変化を示している。つまり、図４に示した同期検波回路１２０の可変抵抗Ｒ２２の抵抗値が抵抗Ｒ１１と等しい抵抗値のみを持ち、スイッチＳＷ２２とスイッチＳＷ２３による反転信号と非反転信号の切り替えが行われる場合のゲイン変化である。

図１０から分かるように、ゲイン変化は矩形波状に変化しているため、同期検波信号は、第１及び第２の同期検波信号の角周波数をωとすると、式（４）で表される。

同期検波回路１２０では、Ｖ_{ＳＹＮＣＩ１}とＶ_{ＳＹＮＣＩ２}に入力される入力信号と、第１及び第２の同期検波信号による乗算が行われる。
式（４）から分かるように、図１０に示したゲイン変化で復調する場合には、同期検波信号の基本周波数だけでなく、奇数高調波との乗算が行われるため、同期検波回路１２０の入力端子Ｖ_{ＳＹＮＣＩ１}とＶ_{ＳＹＮＣＩ２}に入力される信号に同期検波信号の奇数高調波に相当するノイズが混入した場合、つまり、タッチパネルに同期検波信号の奇数高調波に相当するノイズが混入した場合、タッチパネルに混入したノイズは除去されずに残留したままとなる。つまり、同期検波回路１２０の出力端子Ｖ_{ＳＹＮＣＯ１}，Ｖ_{ＳＹＮＣＯ２}には、静電容量に関する信号と、タッチパネルに混入したノイズとが出力される。このため、Ｓ／Ｎ比の低い静電容量検出となる。

一方、本発明による同期検波回路１２０では、この同期検波回路１２０のゲインが正弦関数又は余弦関数で変化することを特徴としているため、同期検波信号は、式（５）で表される。

式（５）から分かるように、本発明の同期検波回路１２０では、この同期検波回路１２０のゲインが、正弦関数又は余弦関数で変化するため、同期検波信号の基本周波数との乗算のみが行われる。
このため、タッチパネルに同期検波信号の奇数高調波を含むノイズが混入した場合でも、同期検波信号の基本周波数以外は復調されないため、タッチパネルに混入したノイズが効果的に除去される。

図１１Ａ（ａ），（ｂ）乃至図１１Ｄ（ａ），（ｂ）は、図４に示した同期検波信号のゲイン分割数と周波数スペクトルの関係を示した図で、図１１Ａ（ａ）乃至図１１Ｄ（ａ）は、時短に対する同期検波回路のゲインを示し、図１１Ａ（ｂ）乃至図１１Ｄ（ｂ）は、同期検波信号の周波数に対する同期検波回路のレベルを示している。それぞれ、同期検波信号の周波数が６２．５ｋＨｚの場合で、分割数を２分割（矩形波；図１１Ａ）、４分割（図１１Ｂ）、８分割（図１１Ｃ）、１６分割（図１１Ｄ）とした場合のゲイン変化のグラフとそのフーリエ変換を行った周波数成分のグラフを示している。

図１１Ａ乃至図１１Ｄから分かるように、２分割（矩形波；図１１Ａ）及び４分割（図１１Ｂ）の場合は、奇数高調波全般にノイズを復調する高い電圧レベルがあるのに対し、８分割（図１１Ｃ）の場合は、３次及び５次高調波成分が無くなっている。つまり、８分割（図１１Ｃ）とした場合には、３次及び５次高調波に相当するノイズ成分に対して、Ｓ／Ｎ比の向上が可能である。特に高調波のうち電力レベルが高くノイズへの影響が大きい３次高調波においては７０ｄＢ程度の改善があり、大幅なＳ／Ｎ向上が達成できることが示されている。
また、本発明の第１の実施形態では、１６分割（図１１Ｄ）とした場合の例を示しているが、１６分割（図１１Ｄ）の場合では、図１１には図示されていないが、１３次高調波まで奇数高調波が発生しないため、更に大幅なＳ／Ｎの向上が達成できる。

つまり、本実施例１の同期検波回路１２０によれば、この同期検波回路１２０のゲインが正弦関数又は余弦関数の１周期を８以上の４の倍数で分割したゲイン設定を正確に表現することにより、同期検波信号の周波数の奇数高調波を復調せず、第１及び第２の同期検波信号の基本周波数と一致した周波数のみを正確に検波できるため、タッチパネルに印可される不要な外乱ノイズを検波せず、低ノイズ特性を実現し、タッチパネルの静電容量に関連したＳ／Ｎ比の高い正確な容量検出ができるという効果が得られる。また、同期検波信号の周波数は、容量型タッチセンサを駆動する駆動信号の周波数と等しいことが望ましい。

図１２は、図１に示した実施形態１における連続時間型ＣＶ変換回路の実施例２を示す図である。本実施例２は、図１に示した連続時間型ＣＶ変換回路１１０を、差動入力構成としたものである。
図１２に示したタッチパネル５０は、第１の電極と、第１の電極と絶縁層を介して交差するように配置される第２の電極から構成され、駆動ラインとセンスライン１の間に静電容量５１を形成し、駆動ラインとセンスライン２の間に静電容量５２を形成している。

図１２に示したＣＶ変換回路１１０は、第１のセンス信号入力端子と、第２のセンス信号入力端子とを備え、ＣＶ変換回路１１０の出力端子Ｖ_ＣＶＯ１と、Ｖ_ＣＶＯ２を備えている。
第１のセンスラインと第２のセンスラインはそれぞれ、ＣＶ変換回路１１０の第１のセンス信号入力端子と第２のセンス信号入力端子とに接続されており、図１２に示したＣＶ変換回路１１０は、静電容量５１と静電容量５２の差に関する情報を、Ｖ_ＣＶＯ１とＶ_ＣＶＯ２の電位差として出力する。Ｖ_ＣＶＯ１とＶ_ＣＶＯ２はそれぞれ、図４に示した同期検波回路１２０のＶ_{ＳＹＮＣＩ１}とＶ_{ＳＹＮＣＩ２}に接続される。

本実施例２によれば、ＣＶ変換回路１１０を全差動回路を用いて構成しているため、タッチパネル５０の静電容量の差に関する情報を検出することができ、タッチパネル５０にタッチしたときに第１のセンスラインと第２のセンスラインに重畳する同相ノイズを効果的に除去することが可能となる。
つまり、本実施例２における静電容量検出回路は、上述した実施例１における静電容量掲出回路の発明の効果に加え、タッチパネル５０にタッチしたときに第１のセンスラインと第２のセンスラインに重畳する同相ノイズを効果的に除去することが可能となるため、更に低ノイズ特性を実現し、タッチパネル５０の静電容量に関連したＳ／Ｎ比の高い正確な容量検出ができるという効果が得られる。

本発明の静電容量検出回路は、上述した実施例１に示したように、図１に示す駆動信号の周波数は、図３（ａ），（ｂ）に示す角周波数が１／Ｃｆ・Ｒｆ［ｒａｄ／ｓ］から１／Ｃｐ（Ｒｐ＋Ｒｓ）［ｒａｄ／ｓ］の間のゲインが２・Ｃｐ／Ｃｆであり、位相が０度となる周波数で検出するのが望ましい。位相が０度となる周波数では、実施例１に示した同期検波回路における、正負の切り替えによる損失がゼロになるためである。

しかし、タッチパネルの抵抗値Ｒｐ又はタッチパネルの容量Ｃｐが大きい場合、１／Ｃｐ（Ｒｐ＋Ｒｓ）は低周波側に移動し、１／Ｃｆ・Ｒｆと、１／Ｃｐ（Ｒｐ＋Ｒｓ）が近い周波数に設定されるため、図１に示した同期検波信号の周波数において位相が０度とならない場合が発生する。この様な状態のボーデ線図の例を図１３（ａ），（ｂ）に示す。
図１３（ａ），（ｂ）は、角周波数に対するゲイン（図１３（ａ））と位相（図１３（ｂ））の関係を示す図で、図１に示した同期検波信号の周波数での位相が＋Ａ度となっている場合の例を示している。

図１３（ａ），（ｂ）に示すような場合においては、本発明における静電容量検出は、検出する静電容量に関する信号を最大に得るために、駆動信号の位相に対して、同期検波信号の位相を＋Ａ度として静電容量検出を行う。
［実施形態２］
図１４は、本発明に係る静電容量検出回路の実施形態２を説明するための回路構成図で、図中符号１４１は位相調整部、２０１は静電容量検出回路を示している。なお、図１と同じ機能を有する構成要素には同一の符号を付してある。

図１に示した回路構成図に加え、同期検波信号の位相を調整する機能を実現する位相調整部１４１を付加した図である。つまり、制御部１４０は、同期検波信号の位相を調整する位相調整部１４１を備えている。
図１５（ａ）乃至（ｈ）は、図１４に示した同期検波回路の制御タイミングを示す図で、図１４において位相を＋Ａ度とした制御部４０の出力信号である、駆動信号（図１５（ｃ））と、第１の同期検波信号（図１５（ｄ））と、第２の同期検波信号（図１５（ｆ））と、ゲイン選択信号（図１５（ｈ））の制御タイミングの例を示す図である。

第１の同期検波信号（図１５（ｄ））と第２の同期検波信号（図１５（ｆ））とゲイン選択信号（図１５（ｈ））は、図６（ｄ），（ｆ），（ｈ）と同様に同位相であり、同期検波信号は、駆動信号に対して＋Ａ度位相を調整している。以上のように検出することで、タッチパネルの抵抗値Ｒｐ及びＣｐの値に依存せず、静電容量に関する信号を最大に得ることができるため、本実施形態２の静電容量検出回路２０１は、低ノイズ特性を実現し、タッチパネルの静電容量に関連したＳ／Ｎ比の高い正確な容量検出ができるという効果が得られる。

１９ 検出処理回路
２０，２１ スイッチ回路
２２ 積分回路
２３ オペアンプ回路
２４ 増幅回路
２５ Ａ／Ｄ変換回路
２６ 検出制御回路
２７ 充電電圧発生回路
２８ タッチ座標算出回路
５０ タッチパネル
５１，５２ 静電容量
１００ 検出・座標算出システム
１０１，２０１ 静電容量検出回路
１１０ 連続時間型ＣＶ変換回路
１１１，１３１，１５１ 演算増幅器（オペアンプ）
１２０ 同期検波回路
１２１ 反転部
１２２ 第１のスイッチ
１２３ 第２のスイッチ
１２４ 反転増幅部
１２５ ゲイン部
１３０ ローパスフィルタ回路
１４０ 制御部
１４１ 位相調整部

Claims (15)

1. 静電容量型タッチセンサに用いられる静電容量検出回路において、
   タッチパネルに含まれる前記容量型タッチセンサの容量変化を電圧信号に変換する連続時間型ＣＶ変換回路と、
   該連続時間型ＣＶ変換回路からの出力信号を同期検波信号により検波する同期検波回路と、
   該同期検波回路からの出力信号の帯域制限を行うローパスフィルタ回路と、
   前記同期検波信号を生成する制御部と
   を備えていることを特徴とする静電容量検出回路。
2. 前記同期検波回路のゲインは、前記同期検波信号に同期して正弦関数又は余弦関数で変化することを特徴とする請求項１に記載の静電容量検出回路。
3. 前記同期検波回路のゲインは、０倍を含むことを特徴とする請求項２に記載の静電容量検出回路。
4. 前記同期検波回路は、オペアンプを用いた反転増幅部であることを特徴とする請求項１，２又は３に記載の静電容量検出回路。
5. 前記同期検波回路は、入力スイッチを備え、
   前記同期検波回路は、前記入力スイッチをオフとし、前記オペアンプをボルテージフォロア状態とすることで、ゲイン０倍を実現することを特徴とする請求項４に記載の静電容量検出回路。
6. 前記同期検波回路は、前記連続時間型ＣＶ変換回路の出力信号の反転と非反転を前記同期検波信号の半周期ごとに切り替えることを特徴とする請求項１乃至５のいずれかに記載の静電容量検出回路。
7. 前記同期検波回路は、前記同期検波回路のゲインが０倍の期間に、前記連続時間型ＣＶ変換回路の出力信号の反転と非反転を切り替えることを特徴とする請求項１乃至５のいずれかに記載の静電容量検出回路。
8. 前記同期検波回路のゲインは、前記正弦関数又は前記余弦関数のピーク値に相当するゲインを含むことを特徴とする請求項２に記載の静電容量検出回路。
9. 前記同期検波回路のゲインは、前記正弦関数又は前記余弦関数の１周期を８以上の４の倍数で分割した区間ごとに設定されることを特徴とする請求項１乃至８のいずれかに記載の静電容量検出回路。
10. 前記同期検波信号の周波数は、前記容量型タッチセンサを駆動する駆動信号の周波数と等しいことを特徴とする請求項１乃至９のいずれかに記載の静電容量検出回路。
11. 前記ローパスフィルタ回路の次数は、２次以上であり、カットオフ周波数は、前記駆動信号の周波数より小さいことを特徴とする請求項１０に記載の静電容量検出回路。
12. 前記制御部は、基準クロックに同期して、前記容量型タッチセンサを駆動する駆動信号と、前記同期検波信号と、前記同期検波回路のゲインを設定するゲイン選択信号を出力することを特徴とする請求項１乃至１１のいずれかに記載の静電容量検出回路。
13. 前記同期検波回路のゲインは、前記ゲイン選択信号に同期して正弦関数又は余弦関数で変化することを特徴とする請求項１２に記載の静電容量検出回路。
14. 前記制御部は、前記同期検波回路のゲインの設定値を順次変化させること特徴とする請求項１２に記載の静電容量検出回路。
15. 前記制御部は、前記同期検波信号と前記駆動信号の位相を調整する位相調整部を備えていること特徴とする請求項１乃至１４のいずれかに記載の静電容量検出回路。

Images