JP2014112594A - スーパージャンクション構造を有する半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体基板の面内におけるエピレートの均一化を図れるようにし、半導体装置の耐圧バラツキの増大を抑制する。
【解決手段】トレンチ１４を埋め込むｐ^-型層１５をエピタキシャル成長させる際に、ガスの流れに沿って半導体基板１０の温度が高くなるように温度分布を設ける。具体的には、半導体基板１０を回転させる場合には、回転させられる半導体基板１０の外周部が最も温度が低く、中央が最も温度が高くなる温度分布としてｐ^-型層１５をエピタキシャル成長させる。これにより、半導体基板１０の面内におけるエピレートの均一化を図ることができ、半導体装置の耐圧バラツキの増大を抑制することが可能となる。
【選択図】図２

Description

本発明は、第１半導体層に形成したトレンチ内に第２半導体層をエピタキシャル成長させてスーパージャンクション（以下、ＳＪという）構造を形成する半導体装置の製造方法に関するものである。

ＳＪ構造の半導体装置を製造する際には、例えばｎ⁺型シリコン基板の表面にｎ^-型層をエピタキシャル成長させた半導体基板を用い、ｎ^-型層にトレンチを形成したのち、そのトレンチ内にｐ^-型層をエピタキシャル成長させるという工程が行われる。そして、表面平坦化によってトレンチ外に形成されたｐ^-型層を除去してトレンチ内にのみ残すことで、ｎ^-型層からなるｎ型カラムとｐ^-型層からなるｐ型カラムが交互に繰り返されたＰＮカラムを有するＳＪ構造を形成している（例えば、特許文献１参照）。

従来、ｐ^-型層のエピタキシャル成長は、エピタキシャル成長装置内においてサセプタ上に半導体基板を搭載し、エピタキシャル成長装置内に不純物含有ガスや成長ガスとなるシリコンソースガスを含むガスを供給ガスとして導入することで行われる。例えば、代表的なエピタキシャル成長装置の一例として横方向からガスを流す構造（以下、横方向供給構造という）のものがあり、半導体基板に対して横方向から供給ガスを導入することでｐ^-型層のエピタキシャル成長させている。また、エピタキシャル成長装置としては、半導体基板の上方から縦方向に供給ガスを導入する構造（以下、縦方向供給構造という）のものもある。この縦方向供給構造では、例えば半導体基板の中央に供給ガスを流し、半導体基板の中央から外周方向に供給ガスを流動させることでｐ^-型層をエピタキシャル成長させている。

特開２００５−３１７９０５号公報

しかしながら、エピタキシャル成長を行う場合、ガス供給口からの供給ガスの流れ、つまりガス供給口からの距離に応じてエピタキシャル成長のレート（以下、エピレートという）が分布を持つ。このため、横方向供給構造の場合において、サセプタを回転させながらｐ^-型層をエピタキシャル成長させる場合、ガス供給口に近い半導体基板の外周部ではエピレートが大きく、ガス供給口から遠い半導体基板の中央部ではエピレートが小さくなる。

特に、ＳＪ構造のトレンチ埋め込みを行う場合、反応律速となる低い温度下において、成長ガスに加えてエッチングガスも同時に流すというエピタキシャル成長条件とされる。このため、通常のエピタキシャル成長条件と比較して、半導体基板の面内におけるエピレートの分布が大きくなる。具体的に、通常の平坦面にエピタキシャル成長を行う場合と、トレンチ内を埋め込むＳＪ構造でエピタキシャル成長を行う場合とで、半導体基板の中央に対する各部のエピレート比を実験により調べたところ、図１１Ａ、図１１Ｂに示す結果が得られた。平坦面へのエピタキシャル成長では、シリコンソースガスとしてジクロロシラン（ＤＣＳ：ＳｉＨ₂Ｃｌ₂）を用いて１０８０℃でエピタキシャル成長を行った場合を示してある。また、ＳＪ構造でのエピタキシャル成長では、ジクロロシランに加えてエッチングガスとなる塩化水素（ＨＣｌ）を用いて９５０℃でエピタキシャル成長を行った場合を示してある。なお、図中のＴＯＰ、ＣＥＮ、ＢＯＴは、エピレート測定を行った場所を示しており、それぞれ、半導体基板の表面を正面から見たときの最上部、中央部、最下部を示している。

これらの図からも、ＳＪ構造のトレンチ埋め込みを行う場合には、通常のエピタキシャル成長条件と比較して、半導体基板の面内におけるエピレートの分布が大きくなることが判る。このため、ＳＪ構造に備えられるＰＮカラムの深さが、半導体基板の外周部と中央部とで相違し、耐圧バラツキが増大するという問題を発生させる。

すなわち、図１２（ａ）および図１３（ａ）に示すように、半導体基板Ｊ１の外周部では中央部と比較して、ｎ^-型層Ｊ２のトレンチＪ３内に形成されるｐ^-型層Ｊ４の膜厚が厚くなる。また、トレンチＪ３を埋め込んだ後に、さらにｎ^-型層Ｊ２の表面側に積まれるｐ^-型層Ｊ４の膜厚も、半導体基板Ｊ１の外周部では中央部と比較して厚くなる。そして、図１２（ｂ）、図１３（ｂ）に示すように、トレンチ外に形成されたｐ^-型層Ｊ４を除去してトレンチＪ３内にのみ残す際に、ＣＭＰ（Chemical Mechanical Polishing）による表面平坦化によりｐ^-型層Ｊ４の表面から均等な厚み分を除去している。このため、半導体基板Ｊ１の外周部と中央部とでＰＮカラムの深さが相違し、耐圧バラツキを増大させることになる。

本発明は上記点に鑑みて、第１半導体層に形成したトレンチに第２半導体層を埋め込んでＳＪ構造を形成する際に、半導体基板の面内におけるエピレートの均一化を図れるようにし、半導体装置の耐圧バラツキの増大を抑制することを目的とする。

上記目的を達成するため、請求項１ないし７に記載の発明では、基板（１１）の表面（１１ａ）上に、第１導電型の第１半導体層（１２）を形成した半導体基板（１０）を用意したのち、マスク（１３）を用いて第１半導体層をエッチングすることで第１半導体層に対してトレンチ（１４）を形成し、その後、エピタキシャル成長装置（２０）のチャンバー（２１）内において、トレンチ内を埋め込みつつ第１半導体層の上に、第２導電型の第２半導体層（１５）をエピタキシャル成長させるＳＪ構造を形成する半導体装置の製造方法において、第２半導体層をエピタキシャル成長させる工程では、チャンバー内にガス供給口（２１ａ）から第２半導体層の成長ガスを含む供給ガスを導入し、半導体基板のうち供給ガスの流れの上流側に位置する部分の温度よりも下流側に位置する部分の温度を高くする温度分布を設けて第２半導体層をエピタキシャル成長させることを特徴としている。

このように、トレンチを埋め込む第２半導体層をエピタキシャル成長させる際に、ガスの流れに沿って半導体基板の温度が高くなるように温度分布を設けている。これにより、半導体基板の面内におけるエピレートの均一化を図ることができ、後工程で形成される半導体装置の耐圧バラツキの増大を抑制することが可能となる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。

本発明の第１実施形態にかかる半導体装置の製造工程を示した断面図である。 図１に続く半導体装置の製造工程を示した断面図である。 エピタキシャル成長装置２０でのエピタキシャル成長の様子を示した断面図である。 第１実施形態にかかるガスの流れや半導体基板１０の位置と対応させた各部の温度、および、エピレートの半導体基板１０の面内での分布の関係を示した図である。 従来の製造方法にかかるガスの流れや半導体基板１０の位置と対応させた各部の温度、および、エピレートの半導体基板１０の面内での分布の関係を示した図である。 成長温度が１１５０℃のときのエピレートを１としたときの各温度でのエピレート比を示したグラフである。 温度を均一にした場合において、半導体基板の中央に対する各部でトレンチ１４上（ｎ^-型層１２の表面上）に堆積されたｐ^-型層１５の膜厚を示したグラフである。 温度分布を設けた場合において、半導体基板の中央に対する各部でトレンチ１４上（ｎ^-型層１２の表面上）に堆積されたｐ^-型層１５の膜厚を示したグラフである。 第２実施形態にかかるガスの流れや半導体基板１０の位置と対応させた各部の温度、および、エピレートの半導体基板１０の面内での分布の関係を示した図である。 従来の製造方法にかかるガスの流れや半導体基板１０の位置と対応させた各部の温度、および、エピレートの半導体基板１０の面内での分布の関係を示した図である。 本発明の第３実施形態にかかるエピタキシャル成長装置２０でのエピタキシャル成長の様子を示した断面図である。 通常の平坦面にエピタキシャル成長を行った場合の半導体基板の中央に対する各部のエピレート比の関係を示したグラフである。 トレンチ内を埋め込むＳＪ構造でエピタキシャル成長を行う場合の半導体基板の中央に対する各部のエピレート比の関係を示したグラフである。 半導体基板Ｊ１の外周部でのエピタキシャル成長の様子および表面平坦化時の様子を示した断面図である。 半導体基板Ｊ１の中央でのエピタキシャル成長の様子および表面平坦化時の様子を示した断面図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

（第１実施形態）
本発明の第１実施形態にかかる半導体装置の製造方法について、図１〜図２に示す製造工程図を参照して説明する。なお、ここではＳＪ構造を有する半導体装置として、ＳＪ構造の縦型ＭＯＳＦＥＴを有する半導体装置を例に挙げて説明する。

〔図１（ａ）に示す工程〕
表面１１ａおよび裏面１１ｂを有する半導体材料で構成された基板としてのｎ⁺型シリコン基板１１の表面１１ａに、シリコンからなる第１半導体層に相当するｎ^-型層１２をエピタキシャル成長させた半導体基板１０を用意する。ｎ⁺型シリコン基板１１の方がｎ^-型層１２よりもｎ型不純物濃度が濃くされており、ｎ⁺型シリコン基板１１の厚みが例えば６５０μｍ、ｎ^-型層１２の厚みが例えば４０〜５０μｍとされている。

〔図１（ｂ）に示す工程〕
半導体基板１０の表面側において、ｎ^-型層１２を覆うようにマスク材料を配置したのち、フォトリソグラフィ工程を経てトレンチ形成予定位置において開口させることでマスク１３を形成する。例えば、マスク材料としてレジストなどを用いることができる。

〔図１（ｃ）に示す工程〕
マスク１３を用いたエッチングにより、ｎ^-型層１２をｎ^-型層１２の厚みと同等もしくはそれよりも若干浅くエッチングする。これにより、ｎ^-型層１２の所望位置にＳＪ構造形成用の例えばストライプ状とされたトレンチ１４が形成される。トレンチ１４の各寸法については必要とされるＳＪ構造に応じて設定されるが、幅２〜４μｍ、深さ４０〜５０μｍ、隣接するトレンチ１４間の間隔が６〜８μｍとなるようにしている。

トレンチ１４の形成については、例えばＲＩＥ方式などによる異方性エッチングを用いることができる。例えば、Ｏ₂雰囲気でＣ₄Ｈ₈およびＳＦ₆を交互に繰り返し導入して底部エッチングおよびポリマー膜による側壁保護を繰り返し行うエッチング方法（ＢＯＳＣＨ法）を用いれば、高いアスペクト比でトレンチ１４を形成できる。

また、必要に応じてエッチングによるダメージ除去工程を行う。例えば、ケミカルドライエッチングを行ったのち、犠牲酸化により、トレンチ１４の内壁面を薄く酸化する。そして、トレンチ１４の内壁面に形成された酸化膜を除去する。その後、マスク１３を除去する。

〔図２（ａ）に示す工程〕
トレンチ１４を形成した半導体基板１０をエピタキシャル成長装置内に設置し、トレンチ１４内を含むｎ^-型層１２の表面にｐ^-型層１５をエピタキシャル成長させ、トレンチ１４内を埋め込む。

例えば、図３に示すように、横方向供給構造のエピタキシャル成長装置２０を用意し、エピタキシャル成長装置２０のチャンバー２１内に備えられるサセプタ２２の上にトレンチ１４を形成した半導体基板１０を搭載する。サセプタ２２は、中心軸を回転中心として回転可能な構成とされている。

また、エピタキシャル成長装置２０のチャンバー２１の周囲には、複数個の加熱用ランプ２３が設置されており、半導体基板１０およびサセプタ２２を表裏両面から照射できるようになっている。この加熱用ランプ２３によって半導体基板１０およびサセプタ２２を照射することで、半導体基板１０をエピタキシャル成長に適した温度に加熱できるようになっている。

例えば、加熱用ランプ２３は、半導体基板１０およびサセプタ２２の外周部を主に照射する複数の外周照射ランプとこれらの中央側を主に照射する複数の中央照射ランプが並べられた構成とされている。これにより、外周照射ランプと中央照射ランプの点灯割合を変えることで、半導体基板１０の面内において温度分布を付けられるようになっている。または、加熱用ランプ２３は、複数のランプが独立して角度調整できるように構成されており、各ランプの照射角度を変更したり、照射するランプと照射しないランプを適宜調整できる構成とされている。これにより、半導体基板１０の面内において温度分布を付けられるようになっている。

また、チャンバー２１には、一端側にガス供給口２１ａが備えられていると共に、サセプタ２２を挟んでガス供給口２１ａとは反対側にガス排出口２１ｂが備えられている。このため、ガス供給口２１ａを通じて導入される成長ガスなどの供給ガスの未消費分は、サセプタ２２上の半導体基板１０を通過してからガス排出口２１ｂを通じて排出される。このようなエピタキシャル成長装置２０を用いて、トレンチ１４内を含むｎ^-型層１２の表面にｐ^-型層１５をエピタキシャル成長させる。

例えば、チャンバー２１内を減圧雰囲気にしつつ、サセプタ２２を回転させることで半導体基板１０も中心軸を中心として回転させ、ガス供給口２１ａから供給ガスを導入することでｐ^-型層１５をエピタキシャル成長させている。ガス供給口２１ａからは、供給ガスとして、成長ガスとなるシリコンソースガスに加えてｐ型不純物を含む不純物含有ガスとエッチングガスを同時に流すようにしている。シリコンソースガスとしては、例えばシラン（ＳｉＨ₄）、ジクロロシラン、トリクロロシラン（ＴＣＳ：ＳｉＨＣｌ₃）などを用いている。不純物含有ガスとしては、例えばｐ型不純物であるボロンを含むジボラン（Ｂ₂Ｈ₆）ガスなどを用いている。また、エッチングガスとしては、塩化水素（ＨＣｌ）などを用いている。シリコンソースガスとエッチングガスの混合比については、後述する埋め込み不良が発生しないように適宜調整しているが、例えばシリコンソースガス：エッチングガスの比が１：１〜１：２となるようにしている。

トレンチ１４内をｐ^-型層１５で埋め込む場合、トレンチ１４がｐ^-型層１５で完全に埋め込まれる前にトレンチ１４の入口がｐ^-型層１５で塞がれてしまい、埋め込み不良が発生する可能性がある。特に、ＳＪ構造のようにトレンチ１４が高アスペクト比とされる場合には、埋め込み不良が発生しやすい。このため、シリコンソースガスや不純物含有ガスだけでなく、エッチングガスも同時に導入することで、トレンチ１４の入口がｐ^-型層１５で塞がれることを抑制でき、埋め込み不良の発生を抑制している。また、シリコンソースガスにも、エッチング効果があるＣｌ元素を含むジクロロシランやトリクロロシランを用いれば、より効果的に埋め込み不良の発生を抑制することが可能となる。

このようなエピタキシャル成長工程において、加熱用ランプ２３を制御することで、半導体基板１０の面内において温度分布を付けるようにしている。具体的には、図４に示すように、ガスの流れに沿って徐々に半導体基板１０の温度が高くなるようにする。すなわち、半導体基板１０のうち、ガスの流れの最も上流側、つまりガス供給口２１ａ側が最も温度が低く、ガスの流れの下流側に向かって徐々に温度が高くなるようにしている。半導体基板１０を回転させる場合には、半導体基板１０の中央が常にガスの流れの下流側に位置し、最もエピレートが遅くなり易い場所となることから、半導体基板１０の中央が最も温度が高くなるようにする。

従来では、図５に示すように、ガスの流れに関係なく、半導体基板１０の面内において温度を均一に制御していた。このような形態とした場合、半導体基板１０の位置に応じてエピレートが変化し、ガスの流れの上流側となる半導体基板１０の外周部においてエピレートが高くなり、常に下流側となる半導体基板１０の中央においてエピレートが低くなっていた。

これに対して、本実施形態のように、ガスの流れに沿って半導体基板１０の面内において温度分布を付けるようにすると、半導体基板１０の面内におけるエピレートの分布を抑制することが可能となる。すなわち、半導体基板１０の温度に応じてエピレートが変化し、図６に示すように、例えば１１５０℃でのエピレートを１としたときの各温度でのエピレートの比は温度が低くなるに連れて小さくなることから、温度が低くなるほどエピレートを低下させられる。したがって、半導体基板１０のうち、温度が高くされるガスの流れの上流側においては温度が均一とされる場合と比べてエピレートが低くなり、ガスの流れの下流側においては温度が均一とされる場合と比べてエピレートが高くなる。このため、半導体基板１０の面内におけるエピレートの分布が抑制され、エピレートが均一化される。

なお、図６に示すように、エピタキシャル成長は通常は高温で行われるが、ＳＪ構造を形成する場合のｐ^-型層１５の形成の際のエピタキシャル成長は、反応律速となるエピレートの温度依存性が大きな比較的低温で行われる。反応律速となる温度は、供給ガスの流量などのエピタキシャル成長条件によって決まり、図６の例であれば１０５０℃以下となっているが、どのような条件においても１０００℃以下であれば反応律速となる。このようなＳＪ構造を構成する際のエピタキシャル成長温度とされる場合に、半導体基板１０の面内に温度分布を設けることでエピレートの均一化が図れるようにしている。

このようにして、エピレートが均一化されるため、堆積されるｐ^-型層１５の量も均一化される。具体的に、半導体基板１０の面内での温度について、従来のように均一にした場合と本実施形態のように温度分布を設けた場合とで、半導体基板１０の中央に対する各部でトレンチ１４上（ｎ^-型層１２の表面上）に堆積されたｐ^-型層１５の膜厚を調べた。図７Ａ、図７Ｂは、その結果を示した図である。なお、図中のＴＯＰ、ＣＥＮ、ＢＯＴは、膜厚測定を行った場所を示しており、それぞれ、半導体基板１０の表面を正面から見たときの最上部、中央部、最下部を示している。

従来のように温度を均一にした場合には、図７Ａに示すように、ｐ^-型層１５の膜厚の最大値（ＢＯＴ：７μｍ）と最小値（ＣＥＮ：２μｍ）との差が５μｍあった。これに対して、本実施形態のように温度分布を設けた場合には、図７Ｂに示すように、ｐ^-型層１５の膜厚の最大値（ＢＯＴ：３μｍ）と最小値（ＣＥＮ：１μｍ）との差が２μｍまで低下していた。この結果からも、従来のように温度を均一にした場合と比較して、本実施形態のように温度分布を設けた場合には、堆積されるｐ^-型層１５の量が均一化されていることが判る。

なお、図７Ａ、図７Ｂにおいて、ＴＯＰの位置とＢＯＴの位置の膜厚が異なるのは、オリフラエンテーションフラット側としたＢＯＴにおいて、オリフラエンテーションフラットがガスの流れに影響を与えるためであると考えられる。

〔図２（ｂ）に示す工程〕
ＣＭＰ（Chemical Mechanical Polishing）などによる研磨を行うことで、ｐ^-型層１５のうちの不要部分、つまりトレンチ１４内に形成された部分以外を除去することで、ｎ^-型層１２の表面を露出させ、ｎ^-型層１２およびｐ^-型層１５を表面平坦化する。具体的には、表面平坦化により、ｐ^-型層１５の表面から均等な厚み分を除去する。これにより、ｎ^-型層１２からなるｎ型カラムとｐ^-型層１５からなるｐ型カラムが交互に繰り返されたＰＮカラムを有するＳＪ構造を構成することができる。

そして、上記したように、堆積されるｐ^-型層１５の量が均一化されていることから、従来と比較して、半導体基板１０の外周部と中央との間において、ＰＮカラムの深さが均一化されることになる。このため、後工程で形成されるデバイス、例えばＭＯＳＦＥＴの耐圧バラツキの増大を抑制することが可能となる。

後工程については従来から周知なものであるため図示しないが、例えば以下の製造工程を行っている。すなわち、必要に応じてＳＪ構造の表面にドリフト層を構成するｎ^-型層をエピタキシャル成長させたのち、ｐ型ベース領域をイオン注入もしくはエピタキシャル成長にて形成する。また、ｐ型ベース領域の所望位置にｎ⁺型ソース領域やｐ⁺型コンタクト領域などを形成したのち、ｐ型ベース領域を貫通してドリフト層に達するトレンチを形成する。さらに、トレンチ内壁面を覆うようにゲート絶縁膜を形成すると共に、トレンチ内を埋め込むようにゲート絶縁膜上にゲート電極を形成する。そして、半導体基板１０の表面側において、層間絶縁膜形成工程やゲート配線およびソース電極の形成工程を行ったり、半導体基板１０の裏面側においてドレイン電極の形成工程を行うことにより、半導体素子としてｎチャネル型の縦型ＭＯＳＦＥＴが形成される。その後、ダイシングによりチップ単位に分割することでＳＪ構造を有する縦型ＭＯＳＦＥＴを有する半導体装置が完成する。

以上説明したように、本実施形態では、トレンチ１４を埋め込むｐ^-型層１５をエピタキシャル成長させる際に、ガスの流れに沿って半導体基板１０の温度が高くなるように温度分布を設けている。具体的には、回転させられる半導体基板１０の外周部が最も温度が低く、中央が最も温度が高くなる温度分布としてｐ^-型層１５をエピタキシャル成長させている。これにより、半導体基板１０の面内におけるエピレートの均一化を図ることができ、半導体装置の耐圧バラツキの増大を抑制することが可能となる。

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態では、エピタキシャル成長中に半導体基板１０を回転させない場合について説明する。

上記第１実施形態では、エピタキシャル成長装置２０としてサセプタ２０が回転させられるものを用いたが、本実施形態ではサセプタ２２が回転しない固定型ものを用いるか、回転可能な構成であってもサセプタ２２を回転させないようにする。

このようにサセプタ２２が回転しない場合、半導体基板１０が回転しない状況でエピタキシャル成長が行われることになる。つまり、半導体基板１０を静止させた状態でエピタキシャル成長が行われる。このため、図８に示すように、半導体基板１０の外周部のうち、ガスの流れの最も上流側が最も温度が低くなり、最も下流側が最も温度が高くなるようにする。つまり、半導体基板１０の外周部のうち最もガス供給口２１ａ側の温度よりも最もガス供給口２１ａから離れる側の温度が高くなるようにする。

従来では、図９に示すように、ガスの流れに関係なく、半導体基板１０の面内において温度を均一に制御していた。このような形態とした場合、半導体基板１０の位置に応じてエピレートが変化し、半導体基板１０の外周部のうち、ガスの流れの最も上流側においてエピレートが高くなり、最も下流側においてエピレートが低くなっていた。

これに対して、本実施形態のように、ガスの流れに沿って半導体基板１０の面内において温度分布を付けるようにすると、半導体基板１０の面内におけるエピレートの分布を抑制することが可能となり、エピレートが均一化される。したがって、ｎ^-型層１２およびｐ^-型層１５を表面平坦化したときにＰＮカラムの深さが均一化され、この後の工程で形成されるデバイス、例えば縦型ＭＯＳＦＥＴの耐圧バラツキの増大を抑制することが可能となる。

以上説明したように、エピタキシャル成長中に半導体基板１０を回転させない場合にも、半導体基板１０の外周部のうち、ガスの流れの最も上流側が最も温度が低くなり、最も下流側が最も温度が高くなるようにすることで、第１実施形態と同様の効果が得られる。

（第３実施形態）
本発明の第３実施形態について説明する。本実施形態では、エピタキシャル成長装置２０として縦方向供給構造のものを用いる場合について説明する。

図１０に示すように、縦方向供給構造のエピタキシャル成長装置２０では、チャンバー２１の上方にガス供給口２１ａが備えられている。また、ガス排出口２１ｂは、図１０に示されるようにチャンバー２１の下方（もしくは側面）に備えられている。このようなエピタキシャル成長装置２０を用いる場合、半導体基板１０の上方から縦方向に成長ガスなどの供給ガスを導入する。そして、半導体基板１０の中央に供給ガスが供給され、半導体基板１０の中央から外周方向に供給ガスを流動させることでｐ^-型層１５をエピタキシャル成長させる。

このような縦方向供給構造では、半導体基板１０の中央がガスの流れの上流側となり、外周部がガスの流れの下流側となる。このため、エピタキシャル成長時には、半導体基板１０の中央部が最も温度が低く、外周部が最も温度が高くなるように温度分布を設ける。このようにすることで、第１実施形態と同様の効果を得ることが可能となる。

（他の実施形態）
なお、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。

例えば、上記各実施形態では、ガスの流れの最も上流側から最も下流側に向けて、距離に応じて温度を一定勾配で徐々に変化させるように温度分布を設けている。しかしながら、これは単なる一例を示したにすぎず、例えばガスの流れの最も上流側から最も下流側に向けて距離が大きくなるほど温度勾配が大きくなったり、逆に温度勾配が小さくなるように、距離に応じて温度勾配を変化させるようにしても良い。

また、上記各実施形態では半導体素子としてｎチャネル型の縦型ＭＯＳＦＥＴを形成する場合を一例として挙げたが、各構成要素の導電型を反転させたｐチャネル型の縦型ＭＯＳＦＥＴであっても良い。勿論、縦型ＭＯＳＦＥＴ以外の半導体素子、例えばダイオードを備えた半導体装置とする場合であっても、同様のことが言える。

１０ 半導体基板
１１ ｎ⁺型シリコン基板
１３ マスク
１２ ｎ^-型層
１４ トレンチ
１５ ｐ^-型層
２０ エピタキシャル成長装置
２１ チャンバー
２１ａ ガス供給口
２２ サセプタ
２３ 加熱用ランプ

Claims (7)

1. 半導体材料で構成された基板（１１）の表面（１１ａ）上に、第１導電型の第１半導体層（１２）を形成した半導体基板（１０）を用意する工程と、
   前記第１半導体層の上にマスク（１３）を配置し、該マスクを用いて前記第１半導体層をエッチングすることで、前記第１半導体層に対してトレンチ（１４）を形成する工程と、
   前記半導体基板をエピタキシャル成長装置（２０）のチャンバー（２１）内に配置し、前記トレンチ内を埋め込みつつ前記第１半導体層の上に、第２導電型の第２半導体層（１５）をエピタキシャル成長させる工程と、を含み、
   前記第２半導体層をエピタキシャル成長させる工程では、前記チャンバー内にガス供給口（２１ａ）から前記第２半導体層の成長ガスを含む供給ガスを導入し、前記半導体基板のうち前記供給ガスの流れの上流側に位置する部分の温度よりも下流側に位置する部分の温度を高くする温度分布を設けて前記第２半導体層をエピタキシャル成長させることを特徴とするスーパージャンクション構造を有する半導体装置の製造方法。
2. 前記第２半導体層をエピタキシャル成長させる工程では、前記エピタキシャル成長中に前記半導体基板を該半導体基板の中心軸を中心として回転させ、前記半導体基板の外周部よりも中央の方の温度が高くなるようにすることを特徴とする請求項１に記載のスーパージャンクション構造を有する半導体装置の製造方法。
3. 前記第２半導体層をエピタキシャル成長させる工程では、前記エピタキシャル成長中に前記半導体基板を静止状態とし、前記半導体基板の外周部のうち最も前記ガス供給口側の温度よりも最も前記ガス供給口から離れる側の温度が高くなるようにすることを特徴とする請求項１に記載のスーパージャンクション構造を有する半導体装置の製造方法。
4. 前記第２半導体層をエピタキシャル成長させる工程では、前記成長ガスとしてシラン、ジクロロシラン、トリクロロシランのいずれかを用いることを特徴とする請求項１ないし３のいずれか１つに記載のスーパージャンクション構造を有する半導体装置の製造方法。
5. 前記第２半導体層をエピタキシャル成長させる工程では、前記供給ガスにエッチングガスを含めることを特徴とする請求項１ないし４のいずれか１つに記載のスーパージャンクション構造を有する半導体装置の製造方法。
6. 前記第２半導体層をエピタキシャル成長させる工程では、前記エッチングガスとして塩化水素を用いることを特徴とする請求項５に記載のスーパージャンクション構造を有する半導体装置の製造方法。
7. 前記第２半導体層をエピタキシャル成長させる工程では、前記半導体基板の温度を１０００℃以下とすることを特徴とする請求項１ないし６のいずれか１つに記載のスーパージャンクション構造を有する半導体装置の製造方法。

Images