JP2014197597A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014197597A JP2014197597A JP2013072290A JP2013072290A JP2014197597A JP 2014197597 A JP2014197597 A JP 2014197597A JP 2013072290 A JP2013072290 A JP 2013072290A JP 2013072290 A JP2013072290 A JP 2013072290A JP 2014197597 A JP2014197597 A JP 2014197597A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package
- substrate
- pads
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】実装面積の縮小と端子モニタ機能の実現を両立する。【解決手段】半導体装置１０は、半導体チップ１１と、半導体チップ１１を内蔵するパッケージ１２と、パッケージ１２の下面に設けられた複数の下面パッド１３と、パッケージ１２の上面に設けられた複数の上面パッド１４と、を有し、複数の上面パッド１４は、全ての下面パッド１３毎に各々接続された複数のモニタパッド１４ａを含む。【選択図】図１
Description
本発明は、半導体装置に関する。
近年、ＬＳＩ［large scale integrattion］のパッケージは、プリント配線基板への実装面積を縮小するためにリードレス化が進められている。リードレスパッケージの一例としては、図１１のＢＧＡ［ball grid array］パッケージや、図１２のＱＦＮ［quad flat no lead package］パッケージを挙げることができる。
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
しかしながら、リードレスパッケージ（特にＢＧＡパッケージ）の半導体装置は、プリント配線基板への実装後、その端子モニタを行うことができない（プローブをパッドに当接することができない）という問題があった。
なお、ＱＦＮパッケージであれば、その側面から何とか端子モニタを行うことが可能である。しかしながら、ＱＦＮパッケージは、プリント配線基板への実装に際して、パッケージの外側に半田を盛る必要があるので、ＢＧＡパッケージと比べて実装面積が大きいという問題があった。
本発明は、本願の発明者により見出された上記の問題点に鑑み、実装面積の縮小と端子モニタ機能の実現を両立することが可能な半導体装置を提供することを目的とする。
本明細書中に開示された半導体装置は、半導体チップと、前記半導体チップを内蔵するパッケージと、前記パッケージの下面に設けられた複数の下面パッドと、前記パッケージの上面に設けられた複数の上面パッドとを有し、前記複数の上面パッドは、全ての下面パッド毎に各々接続された複数のモニタパッドを含む構成（第１の構成）とされている。
なお、第１の構成から成る半導体装置は、前記複数のモニタパッドを被覆する絶縁層をさらに有する構成（第２の構成）にするとよい。
また、第１または第２の構成から成る半導体装置において、前記複数の上面パッドは、外付け部品を搭載するための部品搭載パッドを含む構成（第３の構成）にするとよい。
また、第３の構成から成る半導体装置において、前記複数のモニタパッドのうち、少なくとも一つは、前記部品搭載パッドとして共用される構成（第４の構成）にするとよい。
また、第１〜第４いずれかの構成から成る半導体装置において、前記パッケージは、その下面に前記複数の下面パッドが形成される第１基板と、その上面に前記複数の上面パッドが形成される第２基板と、前記第１基板の上面と前記第２基板の下面とを対向させて接合する接合部材と、前記第１基板と前記第２基板との間を電気的に接続する導電部材と、を含む構成（第５の構成）にするとよい。
また、第５の構成から成る半導体装置において、前記半導体チップは、前記第２基板の下面、または、前記第１基板の上面に搭載されている構成（第６の構成）にするとよい。
また、第１〜第６いずれかの構成から成る半導体装置において、前記半導体チップは、前記パッケージに対して平面的に回転された状態で内蔵されている構成（第７の構成）にするとよい。
また、第１〜第７いずれかの構成から成る半導体装置において、前記パッケージは、ＢＧＡ［ball grid array］型、ＬＧＡ［land grid array］型、または、ＰＧＡ［pin grid array］型である構成（第８の構成）にするとよい。
また、本明細書中に開示された電子機器は、プリント配線基板と、前記プリント配線板上に実装された第１〜第９いずれかの構成から成る半導体装置と、を有する構成（第９の構成）とされている。
なお、第９の構成から成る電子機器において、前記半導体装置は、スタック実装される構成（第１０の構成）にするとよい。
本発明によれば、実装面積の縮小と端子モニタ機能の実現を両立することが可能な半導体装置を提供することが可能となる。
＜基本構成＞
図１は、半導体装置の基本構成を示す模式図であり、上から順に、半導体装置１０の上面図、側面図（Ｘ−Ｘ’縦断面図）、及び、下面図が描写されている。本構成例の半導体装置１０は、半導体チップ１１と、半導体チップ１１を内蔵するリードレス（ＢＧＡ型）のパッケージ１２と、パッケージ１２の下面（半導体装置１０が実装されるプリント配線基板（不図示）と対向する面）に設けられた複数の下面パッド（ＢＧＡパッド）１３と、パッケージ１２の上面に設けられた複数の上面パッド１４と、複数の下面パッド１３に各々接合された複数の半田バンプ１５と、を有する。
図１は、半導体装置の基本構成を示す模式図であり、上から順に、半導体装置１０の上面図、側面図（Ｘ−Ｘ’縦断面図）、及び、下面図が描写されている。本構成例の半導体装置１０は、半導体チップ１１と、半導体チップ１１を内蔵するリードレス（ＢＧＡ型）のパッケージ１２と、パッケージ１２の下面（半導体装置１０が実装されるプリント配線基板（不図示）と対向する面）に設けられた複数の下面パッド（ＢＧＡパッド）１３と、パッケージ１２の上面に設けられた複数の上面パッド１４と、複数の下面パッド１３に各々接合された複数の半田バンプ１５と、を有する。
ここで、複数の上面パッド１４は、全ての下面パッド１３毎に各々接続された複数のモニタパッド１４ａを含む。このモニタパッド１４ａは、配線層やビアを用いて適宜形成することができる。
すなわち、本構成例の半導体装置１０は、全ての下面パッド１３をモニタパッド１４ａとしてパッケージ１２の上面に引き出した構成とされている。このような構成であれば、半導体装置１０の実装後であっても、下面パッド１３と同一の電圧が印加されるモニタパッド１４ａにプローブを当接することができるので、容易に端子モニタを行うことが可能となる。従って、本構成例の半導体装置１０によれば、実装面積の縮小（ＢＧＡパッケージの採用）と端子モニタ機能の実現を両立することが可能となる。
なお、図１では、パッケージ１２の最上面にモニタパッド１４ａを被覆する絶縁層が描写されているが、この絶縁層は必ずしも必須の構成要素ではない。この点については、後ほど複数の実施形態を参照しながら詳細に説明する。
＜縦断面図＞
図２は、半導体装置１０の縦断面図である。本図に示すように、半導体装置１０のパッケージ１２は、半導体チップ１１を内蔵するほか、第１基板１６と、第２基板１７と、接合部材１８と、導電部材１９と、を含む。
図２は、半導体装置１０の縦断面図である。本図に示すように、半導体装置１０のパッケージ１２は、半導体チップ１１を内蔵するほか、第１基板１６と、第２基板１７と、接合部材１８と、導電部材１９と、を含む。
第１基板１６の下面（プリント配線基板２０と対向する側であって、第２基板１７と対向しない側）には、第１配線層１６１とこれを被覆する第１絶縁層（ソルダレジスト層）１６２が形成されている。なお、先に説明した複数の下面パッド１３（図１を参照）は、それぞれ第１配線層１６１を用いて形成されている。すなわち、第１絶縁層１６２は、半田バンプ１５の接合領域（下面パッド１３として機能する領域）を除いて、第１配線層１６１を被覆するように形成されている。
第１基板１６の上面（第２基板１７と対向する側）には、第２配線層１６３とこれを被覆する第２絶縁層（ソルダレジスト層）１６４が形成されている。
また、第１基板１６には、第１配線層１６１と第２配線層１６３との間を電気的に接続する導電経路として、上下両面の間を貫通するビア１６５が形成されている。
第２基板１７の上面（第１基板１６と対向しない側）には、第３配線層１７１とこれを被覆する第３絶縁層（ソルダレジスト層）１７２が形成されている。なお、先に説明した複数の上面パッド１４（図１を参照）は、それぞれ第３配線層１７１を用いて形成されている。ただし、複数の上面パッド１４のうち、端子モニタ時にのみプローブが当接されるモニタパッド１４ａは、先の下面パッド１３と異なり、必ずしも露出させておく必要がない。そのため、第３絶縁層１７２は、第３配線層１７１の全部を被覆するように形成してもよいし、必要に応じて第３配線層１７１の一部を露出させるように形成してもよい。
第２基板１７の下面（第１基板１６と対向する側）には、第４配線層１７３とこれを被覆する第４絶縁層（ソルダレジスト層）１７４が形成されている。なお、半導体チップ１１は、第２基板１７の下面に搭載されている。より具体的に述べると、第４絶縁層１７４は、第４配線層１７３の一部を露出するように形成されており、その露出部分（チップ接続用パッド）と半導体チップ１１との間が半田バンプ１１１によってフリップチップ接続されている。ただし、半導体チップ１１は、第１基板１６の上面に搭載しても構わない。
また、第２基板１７には、第３配線層１７１と第４配線層１７３との間を電気的に接続する導電経路として、上下両面の間を貫通するビア１７５が形成されている。
接合部材１８は、電気的に絶縁性のある接着剤であり、第１基板１６の上面と第２基板１７の下面とを対向させて接合する。
導電部材１９は、第１基板１６と第２基板１７との間を電気的に接続する貫通ビアである。第１基板１６側に着目して見ると、導電部材１９は、第１配線層１６１及び第２配線層１６３の少なくとも一方に接続されている。また、第２基板１７側に着目して見ると、導電部材１９は、第３配線層１７１及び第４配線層１７３の少なくとも一方に接続されている。なお、導電部材１９は、第１基板１６と第２基板１７とを接合部材１８で貼り合わせた後、パッケージ１２の上下両面を貫通するように形成すればよい。このように、導電部材１９の一端は、パッケージ１２の上面に引き出されているので、複数の導電部材１９のうち、下面パッド１３と接続されているものについては、これをモニタパッド１４ａとして活用することも可能である。
上記構成から成る半導体装置１０は、複数の半田バンプ１５を介してプリント配線基板２０の配線層２１とフリップチップ接続される。このようなリードレスパッケージの半導体装置１０であれば、これを用いた電子機器の小型化や軽薄化に寄与することができる。
＜第１実施形態＞
図３は、半導体装置１０の第１実施形態を示す模式図である。第１実施形態では、パッケージ１２の上面に、複数の下面パッド１３と一対一に接続された複数のモニタパッド１４ａのみが設けられている。また、第１実施形態では、パッケージ１２の最上面に、複数のモニタパッド１４ａを被覆する絶縁層１７２（図２の第３絶縁層１７２に相当）が設けられている。このような構成とすることにより、モニタパッド１４ａの意図しない短絡などを予防することができる。なお、端子モニタを行う際には、絶縁層１７２を適宜剥離することにより、プローブを当接すべきモニタパッド１４ａを露出させればよい。
図３は、半導体装置１０の第１実施形態を示す模式図である。第１実施形態では、パッケージ１２の上面に、複数の下面パッド１３と一対一に接続された複数のモニタパッド１４ａのみが設けられている。また、第１実施形態では、パッケージ１２の最上面に、複数のモニタパッド１４ａを被覆する絶縁層１７２（図２の第３絶縁層１７２に相当）が設けられている。このような構成とすることにより、モニタパッド１４ａの意図しない短絡などを予防することができる。なお、端子モニタを行う際には、絶縁層１７２を適宜剥離することにより、プローブを当接すべきモニタパッド１４ａを露出させればよい。
＜第２実施形態＞
図４は、半導体装置１０の第２実施形態を示す模式図である。第２実施形態は、第１実施形態（図３）の変形例であり、絶縁層１７２を省略して複数のモニタパッド１４ａを元から露出させた構成である。このような構成とすることにより、端子モニタ時における絶縁層１７２の剥離作業が不要となるので、より簡便に端子モニタを行うことができる。また、第２実施形態であれば、半導体装置１０（特に第２基板１７）の製造プロセスを簡略化することも可能となる。
図４は、半導体装置１０の第２実施形態を示す模式図である。第２実施形態は、第１実施形態（図３）の変形例であり、絶縁層１７２を省略して複数のモニタパッド１４ａを元から露出させた構成である。このような構成とすることにより、端子モニタ時における絶縁層１７２の剥離作業が不要となるので、より簡便に端子モニタを行うことができる。また、第２実施形態であれば、半導体装置１０（特に第２基板１７）の製造プロセスを簡略化することも可能となる。
＜第３実施形態＞
図５は、半導体装置１０の第３実施形態を示す模式図である。第３実施形態では、パッケージ１２の上面に、モニタパッド１４ａだけでなく、外付け部品３０（抵抗やコンデンサなど）を搭載するための部品搭載パッド１４ｂが設けられている。外付け部品３０は、その端子部分が半田３１を用いて部品搭載パッド１４ｂに固定される。このような構成とすることにより、半導体装置１０の実装面積分だけで、半導体装置１０と外付け部品３０の両方を実装することができるので、プリント配線基板２０（図２を参照）の小型化を実現することが可能となる。なお、部品搭載パッド１４ｂは、半導体チップ１１と外付け部品３０とを電気的に接続するものであり、下面パッド１３とは必ずしも接続されない。
図５は、半導体装置１０の第３実施形態を示す模式図である。第３実施形態では、パッケージ１２の上面に、モニタパッド１４ａだけでなく、外付け部品３０（抵抗やコンデンサなど）を搭載するための部品搭載パッド１４ｂが設けられている。外付け部品３０は、その端子部分が半田３１を用いて部品搭載パッド１４ｂに固定される。このような構成とすることにより、半導体装置１０の実装面積分だけで、半導体装置１０と外付け部品３０の両方を実装することができるので、プリント配線基板２０（図２を参照）の小型化を実現することが可能となる。なお、部品搭載パッド１４ｂは、半導体チップ１１と外付け部品３０とを電気的に接続するものであり、下面パッド１３とは必ずしも接続されない。
＜第４実施形態＞
図６は、半導体装置１０の第４実施形態を示す模式図である。第４実施形態では、複数のモニタパッド１４ａのうち、少なくとも一つが部品搭載パッド１４ｂとして共用されている。図６では、兼用パッド１４ｃがそれに当たり、下面パッド１３と電気的に接続されている一方、外付け部品３０の搭載用としても用いられている。このような構成とすることにより、上面パッド１４の個数を不要に増大することなく、端子モニタ機能と部品実装機能の双方を実現することが可能となる。
図６は、半導体装置１０の第４実施形態を示す模式図である。第４実施形態では、複数のモニタパッド１４ａのうち、少なくとも一つが部品搭載パッド１４ｂとして共用されている。図６では、兼用パッド１４ｃがそれに当たり、下面パッド１３と電気的に接続されている一方、外付け部品３０の搭載用としても用いられている。このような構成とすることにより、上面パッド１４の個数を不要に増大することなく、端子モニタ機能と部品実装機能の双方を実現することが可能となる。
＜スタック実装＞
図７は、半導体装置１０のスタック実装例を示す縦断面図である。本図に示すように、複数の半導体装置１０ｘ及び１０ｙを用意し、これらをプリント配線基板２０上にスタック実装することも可能である。このような構成とすることにより、半導体装置１つ分の実装面積だけで、複数の半導体装置１０ｘ及び１０ｙを実装することができるので、プリント配線基板２０の小型化を実現することが可能となる。なお、半導体装置１０ｘ及び１０ｙとして、それぞれ、先出の半導体装置１０（図１〜図６を適宜参照）を用いれば、半導体装置１０ｙのモニタパッド１４ａを用いて半導体装置１０ｘ及び１０ｙ双方の端子モニタを行うことが可能となる。
図７は、半導体装置１０のスタック実装例を示す縦断面図である。本図に示すように、複数の半導体装置１０ｘ及び１０ｙを用意し、これらをプリント配線基板２０上にスタック実装することも可能である。このような構成とすることにより、半導体装置１つ分の実装面積だけで、複数の半導体装置１０ｘ及び１０ｙを実装することができるので、プリント配線基板２０の小型化を実現することが可能となる。なお、半導体装置１０ｘ及び１０ｙとして、それぞれ、先出の半導体装置１０（図１〜図６を適宜参照）を用いれば、半導体装置１０ｙのモニタパッド１４ａを用いて半導体装置１０ｘ及び１０ｙ双方の端子モニタを行うことが可能となる。
＜チップレイアウト＞
図８は、半導体チップ１１の第１レイアウトを示す模式図（平面図）である。第１レイアウトにおいて、矩形状の半導体チップ１１は、これを平面視したときに、同じく矩形状のパッケージ１２に対して各辺が平行となるように配置されている。この第１レイアウトを採用した場合、半導体チップ１１とこれに接続される複数の周辺部品４０を一つのパッケージ１２に内蔵する際の面積効率を高めるためには、半導体チップ１１をパッケージ１２の一角に寄せた上で、半導体チップ１１の２辺に対向するように複数の周辺部品４０を並べて配置することになる。
図８は、半導体チップ１１の第１レイアウトを示す模式図（平面図）である。第１レイアウトにおいて、矩形状の半導体チップ１１は、これを平面視したときに、同じく矩形状のパッケージ１２に対して各辺が平行となるように配置されている。この第１レイアウトを採用した場合、半導体チップ１１とこれに接続される複数の周辺部品４０を一つのパッケージ１２に内蔵する際の面積効率を高めるためには、半導体チップ１１をパッケージ１２の一角に寄せた上で、半導体チップ１１の２辺に対向するように複数の周辺部品４０を並べて配置することになる。
しかしながら、第１レイアウトでは、半導体チップ１１と複数の周辺部品４０との間を最短距離で接続しようとした場合、半導体チップ１１の４辺のうち、複数の周辺部品４０と対向する２辺にのみ、周辺部品接続用パッドを集約しなければならず、半導体チップ１１のパッドレイアウトに制約が生じるという問題があった。一方、第１レイアウトにおいて、半導体チップ１１の４辺全てに周辺部品接続用パッドを設けた場合には、半導体チップ１１の４辺のうち、複数の周辺部品４０と対向しない２辺に対して複数の周辺部品４０から配線パターンが引き回される形となるので、配線パターンの敷設面積が増大する上、信号遅延やノイズ重畳が生じやすくなるという問題があった。
図９は、半導体チップ１１の第２レイアウトを示す模式図（平面図）である。第２レイアウトにおいて、半導体チップ１１は、パッケージ１２に対して平面的に所定角（例えば４５度）だけ回転された状態で内蔵されている。第２レイアウトを採用することにより、半導体チップ１１の４辺に対向するように、複数の周辺部品４０を均等分配して配置することができるので、半導体チップ１１のパッドレイアウトに制約を生じることなく、半導体チップ１１と複数の周辺部品４０との間を最短距離で接続することが可能となる。
＜電子機器への適用＞
図１０は、スマートフォンの外観図である。スマートフォンＸは、半導体装置１０が搭載される電子機器の一例である。スマートフォンＸは、その小型化や軽薄化だけでなく、その高い信頼性が要求される製品の一つである。そのため、端子モニタを行うことが可能なリードレスパッケージの半導体装置１０は、スマートフォンＸへの搭載に非常に適していると言える。
図１０は、スマートフォンの外観図である。スマートフォンＸは、半導体装置１０が搭載される電子機器の一例である。スマートフォンＸは、その小型化や軽薄化だけでなく、その高い信頼性が要求される製品の一つである。そのため、端子モニタを行うことが可能なリードレスパッケージの半導体装置１０は、スマートフォンＸへの搭載に非常に適していると言える。
＜その他の変形例＞
なお、上記実施形態では、ＢＧＡパッケージの半導体装置を例示して説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の構造を採用したリードレスパッケージ（ＬＧＡパッケージやＰＧＡパッケージなど）の半導体装置も本発明の適用対象となり得る。
なお、上記実施形態では、ＢＧＡパッケージの半導体装置を例示して説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の構造を採用したリードレスパッケージ（ＬＧＡパッケージやＰＧＡパッケージなど）の半導体装置も本発明の適用対象となり得る。
このように、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
本発明は、例えば、スマートフォンなどのモバイル機器に利用することが可能である。
１０ 半導体装置
１１ 半導体チップ
１１１ 半田バンプ
１２ パッケージ
１３ 下面パッド
１４ 上面パッド
１４ａ モニタパッド
１４ｂ 部品搭載パッド
１４ｃ 兼用パッド
１５ 半田バンプ
１６ 第１基板
１６１ 第１配線層
１６２ 第１絶縁層（ソルダレジスト層）
１６３ 第２配線層
１６４ 第２絶縁層（ソルダレジスト層）
１６５ ビア
１７ 第２基板
１７１ 第３配線層
１７２ 第３絶縁層（ソルダレジスト層）
１７３ 第４配線層
１７４ 第４絶縁層（ソルダレジスト層）
１７５ ビア
１８ 接合部材
１９ 導電部材（貫通ビア）
２０ プリント配線基板
２１ 配線層
３０ 外付け部品
３１ 半田
４０ 周辺部品
Ｘ スマートフォン
１１ 半導体チップ
１１１ 半田バンプ
１２ パッケージ
１３ 下面パッド
１４ 上面パッド
１４ａ モニタパッド
１４ｂ 部品搭載パッド
１４ｃ 兼用パッド
１５ 半田バンプ
１６ 第１基板
１６１ 第１配線層
１６２ 第１絶縁層（ソルダレジスト層）
１６３ 第２配線層
１６４ 第２絶縁層（ソルダレジスト層）
１６５ ビア
１７ 第２基板
１７１ 第３配線層
１７２ 第３絶縁層（ソルダレジスト層）
１７３ 第４配線層
１７４ 第４絶縁層（ソルダレジスト層）
１７５ ビア
１８ 接合部材
１９ 導電部材（貫通ビア）
２０ プリント配線基板
２１ 配線層
３０ 外付け部品
３１ 半田
４０ 周辺部品
Ｘ スマートフォン
Claims (10)
- 半導体チップと、
前記半導体チップを内蔵するパッケージと、
前記パッケージの下面に設けられた複数の下面パッドと、
前記パッケージの上面に設けられた複数の上面パッドと、
を有し、
前記複数の上面パッドは、全ての下面パッド毎に各々接続された複数のモニタパッドを含むことを特徴とする半導体装置。 - 前記複数のモニタパッドを被覆する絶縁層をさらに有することを特徴とする請求項１に記載の半導体装置。
- 前記複数の上面パッドは、外付け部品を搭載するための部品搭載パッドを含むことを特徴とする請求項１または請求項２に記載の半導体装置。
- 前記複数のモニタパッドのうち、少なくとも一つは、前記部品搭載パッドとして共用されることを特徴とする請求項３に記載の半導体装置。
- 前記パッケージは、
その下面に前記複数の下面パッドが形成される第１基板と、
その上面に前記複数の上面パッドが形成される第２基板と、
前記第１基板の上面と前記第２基板の下面とを対向させて接合する接合部材と、
前記第１基板と前記第２基板との間を電気的に接続する導電部材と、
を含むことを特徴とする請求項１〜請求項４のいずれか一項に記載の半導体装置。 - 前記半導体チップは、前記第２基板の下面、または、前記第１基板の上面に搭載されていることを特徴とする請求項５に記載の半導体装置。
- 前記半導体チップは、前記パッケージに対して平面的に回転された状態で内蔵されていることを特徴とする請求項１〜請求項６のいずれか一項に記載の半導体装置。
- 前記パッケージは、ＢＧＡ［ball grid array］型、ＬＧＡ［land grid array］型、または、ＰＧＡ［pin grid array］型であることを特徴とする請求項１〜請求項７のいずれか一項に記載の半導体装置。
- プリント配線基板と、
前記プリント配線板上に実装された請求項１〜請求項８のいずれか一項に記載の半導体装置と、
を有することを特徴とする電子機器。 - 前記半導体装置は、スタック実装されることを特徴とする請求項９に記載の電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013072290A JP6320681B2 (ja) | 2013-03-29 | 2013-03-29 | 半導体装置 |
| US14/226,945 US20140291679A1 (en) | 2013-03-29 | 2014-03-27 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013072290A JP6320681B2 (ja) | 2013-03-29 | 2013-03-29 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018072665A Division JP6511181B2 (ja) | 2018-04-04 | 2018-04-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014197597A true JP2014197597A (ja) | 2014-10-16 |
| JP6320681B2 JP6320681B2 (ja) | 2018-05-09 |
Family
ID=51619935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013072290A Active JP6320681B2 (ja) | 2013-03-29 | 2013-03-29 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20140291679A1 (ja) |
| JP (1) | JP6320681B2 (ja) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08279570A (ja) * | 1995-04-04 | 1996-10-22 | Fujitsu Ltd | 半導体装置 |
| JPH11297882A (ja) * | 1998-04-13 | 1999-10-29 | Hitachi Ltd | 半導体装置，その製造方法，電子装置およびその製造方法 |
| JP2000294720A (ja) * | 1999-04-07 | 2000-10-20 | Sharp Corp | 半導体集積回路パッケージ |
| JP2004056127A (ja) * | 2002-07-17 | 2004-02-19 | Internatl Business Mach Corp <Ibm> | 電子パッケージおよびその形成方法 |
| JP2005064470A (ja) * | 2003-07-30 | 2005-03-10 | Tdk Corp | 半導体ｉｃ内蔵モジュール及びその製造方法 |
| JP2006165466A (ja) * | 2004-12-10 | 2006-06-22 | Shinko Electric Ind Co Ltd | 半導体装置 |
| WO2010010910A1 (ja) * | 2008-07-23 | 2010-01-28 | 日本電気株式会社 | コアレス配線基板、半導体装置及びそれらの製造方法 |
| JP2010251395A (ja) * | 2009-04-13 | 2010-11-04 | Shinko Electric Ind Co Ltd | 電子装置及びその製造方法 |
| JP2012039090A (ja) * | 2010-07-15 | 2012-02-23 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2012204557A (ja) * | 2011-03-25 | 2012-10-22 | Teramikros Inc | 半導体装置及びその製造方法並びに半導体装置の実装構造 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7547975B2 (en) * | 2003-07-30 | 2009-06-16 | Tdk Corporation | Module with embedded semiconductor IC and method of fabricating the module |
| JP2006059992A (ja) * | 2004-08-19 | 2006-03-02 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板の製造方法 |
| JPWO2007126090A1 (ja) * | 2006-04-27 | 2009-09-17 | 日本電気株式会社 | 回路基板、電子デバイス装置及び回路基板の製造方法 |
| WO2008120755A1 (ja) * | 2007-03-30 | 2008-10-09 | Nec Corporation | 機能素子内蔵回路基板及びその製造方法、並びに電子機器 |
| US8350377B2 (en) * | 2008-09-25 | 2013-01-08 | Wen-Kun Yang | Semiconductor device package structure and method for the same |
| US20130186676A1 (en) * | 2012-01-20 | 2013-07-25 | Futurewei Technologies, Inc. | Methods and Apparatus for a Substrate Core Layer |
-
2013
- 2013-03-29 JP JP2013072290A patent/JP6320681B2/ja active Active
-
2014
- 2014-03-27 US US14/226,945 patent/US20140291679A1/en not_active Abandoned
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08279570A (ja) * | 1995-04-04 | 1996-10-22 | Fujitsu Ltd | 半導体装置 |
| JPH11297882A (ja) * | 1998-04-13 | 1999-10-29 | Hitachi Ltd | 半導体装置，その製造方法，電子装置およびその製造方法 |
| JP2000294720A (ja) * | 1999-04-07 | 2000-10-20 | Sharp Corp | 半導体集積回路パッケージ |
| JP2004056127A (ja) * | 2002-07-17 | 2004-02-19 | Internatl Business Mach Corp <Ibm> | 電子パッケージおよびその形成方法 |
| JP2005064470A (ja) * | 2003-07-30 | 2005-03-10 | Tdk Corp | 半導体ｉｃ内蔵モジュール及びその製造方法 |
| JP2006165466A (ja) * | 2004-12-10 | 2006-06-22 | Shinko Electric Ind Co Ltd | 半導体装置 |
| WO2010010910A1 (ja) * | 2008-07-23 | 2010-01-28 | 日本電気株式会社 | コアレス配線基板、半導体装置及びそれらの製造方法 |
| JP2010251395A (ja) * | 2009-04-13 | 2010-11-04 | Shinko Electric Ind Co Ltd | 電子装置及びその製造方法 |
| JP2012039090A (ja) * | 2010-07-15 | 2012-02-23 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2012204557A (ja) * | 2011-03-25 | 2012-10-22 | Teramikros Inc | 半導体装置及びその製造方法並びに半導体装置の実装構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6320681B2 (ja) | 2018-05-09 |
| US20140291679A1 (en) | 2014-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10134663B2 (en) | Semiconductor device | |
| US9449941B2 (en) | Connecting function chips to a package to form package-on-package | |
| US8183678B2 (en) | Semiconductor device having an interposer | |
| US20080246135A1 (en) | Stacked package module | |
| US20150022985A1 (en) | Device-embedded package substrate and semiconductor package including the same | |
| KR20140057982A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| KR20140057979A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| TW201537719A (zh) | 堆疊型半導體封裝 | |
| JP2009141169A (ja) | 半導体装置 | |
| JP4828164B2 (ja) | インタポーザおよび半導体装置 | |
| US20130140664A1 (en) | Flip chip packaging structure | |
| JP5973470B2 (ja) | 半導体装置 | |
| JP2010153831A5 (ja) | 配線基板および半導体装置 | |
| TW201508877A (zh) | 半導體封裝件及其製法 | |
| JP2008124072A (ja) | 半導体装置 | |
| JP2021028927A (ja) | 半導体装置、その製造方法および電子装置 | |
| JP6320681B2 (ja) | 半導体装置 | |
| JP6511181B2 (ja) | 半導体装置 | |
| JP2006228897A (ja) | 半導体装置 | |
| TWI423405B (zh) | 具載板之封裝結構 | |
| JP6427747B1 (ja) | 薄膜キャパシタ構造、および当該薄膜キャパシタ構造を備えた半導体装置 | |
| KR20140085874A (ko) | 적층 반도체 패키지 | |
| JP5855913B2 (ja) | 半導体装置 | |
| JP2016119379A (ja) | 半導体装置及び電子装置 | |
| JP2014123783A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170201 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20170201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170808 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180404 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6320681 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |