JP2014181996A - Semiconductor evaluation device and semiconductor evaluation method - Google Patents
Semiconductor evaluation device and semiconductor evaluation method Download PDFInfo
- Publication number
- JP2014181996A JP2014181996A JP2013056497A JP2013056497A JP2014181996A JP 2014181996 A JP2014181996 A JP 2014181996A JP 2013056497 A JP2013056497 A JP 2013056497A JP 2013056497 A JP2013056497 A JP 2013056497A JP 2014181996 A JP2014181996 A JP 2014181996A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- semiconductor chip
- semiconductor
- main surface
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
本発明は、半導体チップの評価に用いるステージの表面の異物を確実に除去することにより、半導体チップをより高精度に評価し、かつ半導体チップの損傷の発生を抑制する半導体評価装置および半導体評価方法に関する。 The present invention relates to a semiconductor evaluation apparatus and a semiconductor evaluation method for accurately evaluating a semiconductor chip and suppressing the occurrence of damage to the semiconductor chip by reliably removing foreign matters on the surface of the stage used for the evaluation of the semiconductor chip. About.
従来の半導体チップの電流−電圧特性などを測定する評価装置においては、半導体チップを載置するステージの表面の異物が半導体チップに付着し後工程において半導体チップに異物が混入することを抑制するために、ステージの表面の異物が除去される(たとえば、特許文献1および特許文献2参照)。
In a conventional evaluation apparatus for measuring current-voltage characteristics of a semiconductor chip, in order to prevent foreign matter on the surface of the stage on which the semiconductor chip is placed from adhering to the semiconductor chip and entering foreign matter into the semiconductor chip in a later process. In addition, foreign matters on the surface of the stage are removed (see, for example,
半導体チップに搭載されるIGBT(Insulated Gate Bipolar Transistor)またはダイオードなどのいわゆるパワーデバイスの電流−電圧特性を測定する場合、半導体チップとテスタとを電気的に接続し、半導体チップの一方の主表面と一方の主表面に対向する他方の主表面との間に大電流を流して電気特性を確認する必要がある。その際、大電流が流れた部分の半導体基板や電極などが溶融したものがステージ上に付着することがある。上記の溶融物が付着したステージ上に半導体チップを載置すれば、半導体チップの裏面と溶融物とが接触することにより、半導体チップに傷が入る可能性がある。この傷が深い場合には半導体チップに形成されるパワーデバイスの電気特性に異常を来す可能性がある。 When measuring a current-voltage characteristic of a so-called power device such as an IGBT (Insulated Gate Bipolar Transistor) or a diode mounted on a semiconductor chip, the semiconductor chip and a tester are electrically connected to one main surface of the semiconductor chip. It is necessary to check the electrical characteristics by flowing a large current between the other main surface facing the one main surface. At that time, a melted portion of the semiconductor substrate or electrode in a portion where a large current flows may adhere to the stage. If the semiconductor chip is placed on the stage to which the melt is attached, the semiconductor chip may be damaged by the contact between the back surface of the semiconductor chip and the melt. When this damage is deep, there is a possibility that the electrical characteristics of the power device formed on the semiconductor chip will be abnormal.
また不良と判定されない程度の軽度のダメージを有する半導体チップは電気的特性の測定時に良品と判定される可能性がある。実際には不良品であるのに良品と判定されることにより、後工程で不良品と判定されたり、不良品がそのまま流出したりする問題点があった。 In addition, a semiconductor chip having a slight damage that is not determined to be defective may be determined as a non-defective product when measuring electrical characteristics. Actually, although it is a defective product, it is determined that it is a non-defective product, so that there is a problem that it is determined as a defective product in a later process or a defective product flows out as it is.
特許文献1はステージの表面に向けて送風する送風手段を備えることにより、ステージの表面の異物を除去する技術が開示されるが、送風手段を備えただけではいったん除去された異物がステージに再び付着する可能性がある。また特許文献2は粘着層を用いて半導体基板がステージに固着された状態で半導体基板の評価がなされるため、評価後に当該粘着層を剥離しても粘着層が半導体基板上に残存し取り扱いが困難になる可能性がある。また粘着層を有するシートを固着する工程と剥離する工程とが余分に発生するため、工期が長くなるという問題がある。
この発明は、上述のような課題を解決するためになされたもので、その目的は、より少ない工程で、確実に、ステージの表面の異物を除去することが可能な半導体評価装置および半導体評価方法を得ることである。 The present invention has been made to solve the above-described problems, and its object is to provide a semiconductor evaluation apparatus and a semiconductor evaluation method capable of reliably removing foreign matters on the surface of the stage with fewer steps. Is to get.
この発明にかかる半導体評価装置は、半導体チップを載置するための多面体のステージと、半導体チップの特性を測定するためのテスタとを備えたものであり、ステージを構成する複数の面のうち任意の面に半導体チップを載置可能なようにステージを回転可能である。 A semiconductor evaluation apparatus according to the present invention includes a polyhedral stage for mounting a semiconductor chip and a tester for measuring the characteristics of the semiconductor chip, and is arbitrarily selected from a plurality of surfaces constituting the stage. The stage can be rotated so that the semiconductor chip can be placed on the surface.
また、半導体チップを載置するためのステージと、テスタと、ステージの表面に乗っている異物を吹き飛ばすためのガスを供給するガス供給部と、飛ばされた異物を吸引する吸引部とを備えたものである。 In addition, a stage for mounting the semiconductor chip, a tester, a gas supply unit for supplying a gas for blowing off the foreign matter on the surface of the stage, and a suction unit for sucking the blown foreign matter are provided. Is.
また、半導体チップを載置するためのステージと、テスタと、ステージの表面に洗浄剤を供給する洗浄剤供給部と、ステージの表面に蒸留水を供給する蒸留水供給部とを備えたものである。 Also, a stage for mounting a semiconductor chip, a tester, a cleaning agent supply unit for supplying a cleaning agent to the surface of the stage, and a distilled water supply unit for supplying distilled water to the surface of the stage is there.
また、この発明にかかる半導体評価方法は、ステージの表面に着脱可能な導電体膜を設置し、導電体膜の上に半導体チップを載置し、半導体チップの一方の主表面と他方の主表面との間に電流を流すことにより半導体チップの特性を測定する。 Also, the semiconductor evaluation method according to the present invention is such that a detachable conductor film is placed on the surface of a stage, a semiconductor chip is placed on the conductor film, and one main surface and the other main surface of the semiconductor chip The characteristics of the semiconductor chip are measured by passing a current between them.
この発明は、多面体のステージを回転させることにより、異物の付着のないステージの面を用いて半導体チップの測定することができる。 According to the present invention, a semiconductor chip can be measured by rotating a polyhedral stage and using the surface of the stage to which no foreign matter adheres.
また、ステージの面の異物を除去することにより、常に異物の付着のない面を用いて半導体チップの測定することができる。 Further, by removing the foreign matter on the surface of the stage, it is possible to always measure the semiconductor chip using a surface on which no foreign matter is attached.
また、ステージの面に異物が付着しないように導電体膜を用いることにより、常に異物の付着のない面を用いて半導体チップの測定することができる。 In addition, by using a conductor film so that foreign matter does not adhere to the surface of the stage, it is possible to always measure a semiconductor chip using a surface on which no foreign matter adheres.
実施の形態1.
まず図1を用いて、この発明の実施の形態1における半導体評価装置の全体の構成について説明する。図1を参照して、実施の形態1における半導体評価装置としてのチップテスタ100は、半導体チップに搭載されたIGBTやダイオードなどの半導体素子の電流−電圧特性、耐圧、リーク電流などの電気的特性を測定するための装置である。チップテスタ100はインデックステーブル1と、ステージ2と、プローブピン4を少なくとも1つ(通常は複数)含むプローブ5と、を主に有している。インデックステーブル1はステージ2を設置するための回転可能なテーブルである。ステージ2は測定しようとする半導体チップを載置するためのステージである。プローブピン4は半導体素子と電気的に接続する(半導体素子を構成する端子と接触する)ことにより半導体素子の電気的特性を測定するためのピンであり、プローブ5はプローブピン4を含む電気的特性の測定用の部材の総称である。
First, the overall configuration of the semiconductor evaluation apparatus according to the first embodiment of the present invention will be described with reference to FIG. Referring to FIG. 1, a
チップテスタ100には1つ以上の任意の数(図1においては3つ)のインデックステーブル1が設置されており、それぞれのインデックステーブル1には1つ以上の任意の数(図1においては4つ)のステージ2が設置されている。
The
その他、チップテスタ100はウェハキャリア22、チップ移載アーム23、不良チップ用チップトレイ24、良品チップ用チップトレイ25、などを有している。ウェハキャリア22は、測定しようとする小片としての半導体チップ14および半導体チップ14にダイシングされる前の半導体ウェハ21を保管する。チップ移載アーム23は、ウェハキャリア22から測定しようとする半導体チップ14を取り出してこれをインデックステーブル1に移載したり、測定後のインデックステーブル1を分別するために不良チップ用チップトレイ24または良品チップ用チップトレイ25に移載したりする。
In addition, the
次に図2を用いて、チップテスタ100の主要部分であるインデックステーブル1およびその近傍について説明する。たとえば矩形状(略正方形)の平面形状を有する平板形のインデックステーブル1は、チップテスタ100の土台となる基盤の表面にほぼ平行となるように、すなわちほぼ水平となるようにセットされている。図2に示すようにインデックステーブル1の略正方形の平板は、各角部にいわゆるC面が形成されていてもよい。インデックステーブル1は平面視におけるほぼ中心において略正方形の平板にほぼ直交する図示されない軸を中心に回転可能となっている。
Next, the index table 1 that is a main part of the
インデックステーブル1の4つの角部(C面部)近傍のそれぞれにステージ2が設置されている。ステージ2は測定しようとする半導体チップを載置するステージ面を複数有する、たとえば正多面体(図2においては正四面体)の形状を有している。ただしステージ2は正多面体でない任意の多面体形状(たとえば直方体形状)であってもよい。
A
半導体チップ14の測定時には半導体チップ14の一方(上側)の主表面と他方(下側)の主表面との間に電流を流すことにより、電気的特性が測定される。そのために半導体チップ14の一方の主表面上のプローブ5(プローブピン4)から、半導体チップ14を介してその下のステージ2までの領域を流れる電流を測定するテスタが用いられる。このためステージ2は一般公知の導電性の材料により形成されることが好ましい。
When measuring the
図2に示すステージ2のそれぞれは、ステージ2に含まれる複数の面のうち任意の面に測定しようとする半導体素子が搭載された半導体チップを載置可能なように回転可能である。すなわちステージ2の複数の面のうち半導体チップを載置しようとする面が上側に来てほぼ水平となるように、ステージ2がセットされる。
Each of the
図3(A)を参照して、たとえばいまステージ2の多面体を構成する1つの面2aが上側に来てほぼ水平となっており、面2aに半導体チップ14を載置可能な状態になっている場合を考える。面2aの上には異物16が付着しているものとする。この異物16は前に行なった半導体チップ14の測定時などに半導体チップ14の表面と裏面との間に流した電流により溶融した半導体チップの一部または配線などの導電体が固着したものなどである。この異物16が付着した面2a上に半導体チップ14を載置して測定を行なうと、異物16が半導体チップ14の裏面に傷を形成したり、異物16の導電性に起因して半導体チップ14の電気的特性の評価結果にノイズを生じさせたりなどの不具合を発生する可能性がある。
Referring to FIG. 3 (A), for example, one
そこで図3(B)を参照して、ステージ2の異物16が付着された面2aがたとえば下側に来て、ステージ2の面2aとは異なる異物16が付着されていない面2bが上側に来て面2bに半導体チップ14を載置可能な状態となるようにステージ2を(矢印Rに示すように)回転させる。このようにすれば、異物16が付着されていない清潔な面2bを用いて次の測定が可能となるため、半導体チップ14の損傷を抑制することができ、かつ測定結果の信頼性をより高めることができる。
Therefore, referring to FIG. 3B, the
また通常の、半導体チップの載置される面として用いることが可能な面が1つのみであるステージは、半導体チップを載置する面に異物などの異常が発生していない場合でも、測定結果の信頼性を確保するために、一定期間ごとに新しいステージに交換することが要求される。しかし実施の形態1のステージ2は、たとえば正四面体であれば4つの面のすべてを順番に半導体チップの載置用に使うことができるため、1つの面のみが使用可能なステージに比べて、ステージを交換する回数を減らすことができる。このため設備のコストをより削減することができる。
In addition, a normal stage having only one surface on which a semiconductor chip can be mounted has a measurement result even when there is no abnormality such as foreign matter on the surface on which the semiconductor chip is mounted. In order to ensure reliability, it is required to replace the stage with a new stage at regular intervals. However, since the
なおこのステージ2の回転機構については一般公知の手法を用いればよいが、具体的には、図示されないがたとえばステージ2は重心を有する軸により支持されており、当該軸はたとえばモータと接続されていて、モータにより軸が回転することで回転可能な構造を有していてもよい。
For the rotation mechanism of the
再度図2を参照して、4つのステージ2が設置されているため、それぞれのステージ2の上にセットされた最大4つの半導体チップ14の測定を一時に(1回の半導体チップ14のセットにより)行なうことができる。また図1のように4つのステージ2が設置される3つのインデックステーブル1を有するチップテスタ100においては、最大12の半導体チップの測定を一時に行なうことができる。
Referring to FIG. 2 again, since four
ステージ2は回転可能なインデックステーブル1の上に設置されているため、インデックステーブル1の回転に応じてチップテスタ100内での位置が変化する。具体的には、1つのステージ2に着目すれば、インデックステーブル1の回転により、図2に示すA,B,C,Dの4つの位置のそれぞれに、着目したステージ2をセットさせることができる。図2の位置A,B,C,Dは、インデックステーブル1の4つの角部(C面部)近傍のステージ2が設置される位置を示している。
Since the
位置Aは、測定しようとする半導体チップなどをステージ2に載置する前に、半導体チップを載置するステージ2の面を決定し、必要に応じて上記図3(A)、(B)に示すようにステージ2を回転させる位置である。位置Bは、異物16の付着しない清潔なステージ2の面上に測定しようとする半導体チップ14を載置する位置である。位置Cは、半導体チップ14の表面上にプローブ5(プローブピン4)を接触させて電気的特性の測定を行なう位置である。位置Dは測定結果をもとに半導体チップ14の分別を行なう位置であり、位置Dから図1のチップ移載アーム23により、半導体チップ14は不良チップ用チップトレイ24または良品チップ用チップトレイ25に移載される。
The position A is determined before the semiconductor chip or the like to be measured is placed on the
次に、図4のフローチャートを用いて、実施の形態1における半導体評価方法について説明する。まずインデックステーブル1の上の位置Aにセットされたステージ2を必要に応じて回転させることにより、半導体チップ14を載置すべき清浄な面が上側に来てほぼ水平となるようにセットされる(S10)。次に、工程(S10)において位置Aにあったステージ2が位置Bに来るように、インデックステーブル1が回転する。位置Aから位置Bに移動したステージ2に測定しようとする半導体チップ14がセットされる(S20)。
Next, the semiconductor evaluation method in
ここでステージ2の各面2a,2bにはチップ固定用吸引口3が形成されている。チップ固定用吸引口3の下部(ステージ2の内部)には図示されないがチップ固定用吸引口3の真上に載置された半導体チップ14をステージ2の各面2a,2bに吸着させるための真空ポンプなどが配置されている。つまり半導体チップ14は、これを載置しようとする面のチップ固定用吸引口3を塞ぐように載置されれば、チップ固定用吸引口3に吸着され、ステージ2に確実に固定される。
Here, a
次に、工程(S20)において位置Bにあったステージ2が位置Cに来るように、インデックス1が回転する。位置Bから位置Cに移動したステージ2に載置された半導体チップ14の真上から導体チップ14を構成する回路上の所望の位置に接触するようにセットされるプローブ5(プローブピン4)と、ステージ2の下側の領域との間の領域が電気的に接続され、この領域の電流をテスタ19により測定可能とすべくテスタ19が接続される。この状態で、ステージ2に載置された半導体チップ14の一方の主表面と他方の主表面との間に電流を流しながらテスタ19を用いて半導体チップ14の電気的特性が測定される(S30)。
Next, the
測定が終わったのち、工程(S30)において位置Cにあったステージ2が位置Dに来るように、インデックス1が回転する。その後、位置Cにおける測定の結果をもとに、チップ移載アーム23を用いて、半導体チップ14は、不良チップ用チップトレイ24または良品チップ用チップトレイ25のいずれかに移載される(S40)。
After the measurement is completed, the
なお以上に述べたインデックステーブル1の平面形状は上述した矩形状に限られず、たとえば三角形状や六角形状などの任意の形状とすることができる。また1つのインデックステーブル1の上に設置されるステージ2の数も上述した4つに限られず任意の数とすることができる。
The planar shape of the index table 1 described above is not limited to the rectangular shape described above, and may be an arbitrary shape such as a triangular shape or a hexagonal shape. Further, the number of
図5を参照して、たとえば図2および図3においては正四面体のステージ2を示しているが、正六面体のステージ2を用いることがより好ましい。一般的にパワーデバイスの半導体チップ14は、正方形または長方形の平面形状を有している。正四面体や正八面体など正六面体以外の形状を有するステージ2を用いた場合、ステージ2の面2a,2bが正方形ではないため、チップサイズに対して大きなステージにする必要がある。このためステージ2が非常に大きくなりチップテスタ100のコストが高騰したり実用性が低下したりするする可能性がある。しかしステージ2を正六面体にすればステージ2の面2a,2bが正方形になるため、ステージ2を小型化することができる。
実施の形態2.
まず図6を用いて、この発明の実施の形態2における半導体評価装置の全体の構成について説明する。図6を参照して、実施の形態2における半導体評価装置としてのチップテスタ200は、基本的に実施の形態1のチップテスタ100(図1参照)と同様の構成を備えているが、インデックステーブル1に設置されるステージ20が実施の形態1のステージ2と異なっている。
Referring to FIG. 5, for example, FIG. 2 and FIG. 3 show a regular
First, the overall configuration of the semiconductor evaluation apparatus according to the second embodiment of the present invention will be described with reference to FIG. Referring to FIG. 6,
図7を参照して、チップテスタ200のステージ20は、矩形状(たとえば略正方形)の平面形状を有する平板状であり、ステージ2と同様に、インデックステーブル1の4つの角部(C面部)近傍の位置A,B,C,Dのそれぞれに設置されている。ステージ20を構成する平板の表面にはチップ固定用吸引口3が形成されている。ステージ20の裏面はインデックステーブル1の上面と接合、固定されている。図7においてはインデックステーブル1のC面部がインデックステーブル1の矩形状を形成する各辺に対して約45°の角度を有するように形成されており、ステージ20は、その矩形状を形成する1つの辺が各C面部に沿うように配置されている。プローブ5が矩形の平面形状を有する場合、その矩形の辺とステージ20の辺とがほぼ平行になるように配置されている。
Referring to FIG. 7, the
ステージ20の表面に沿う方向に関する一方の端部の近傍、すなわちステージ20の矩形の平面形状を形成する1つの辺の外側には、送風口6が配置されている。送風口6は当該1つの辺の一方の端部から他方の端部までの全領域において当該1つの辺に沿うように延在することが好ましい。
An
送風口6は、ステージ20よりやや上方に配置され、ステージ20の表面に直接ガスを放出可能な方向を向いていることが好ましく、送風口6に対向するステージ20の表面に乗っている異物を吹き飛ばすためのガスを供給するガス供給部7から供給されるガスを放出する。ガス供給部7は、ガス供給部本体7aとガス供給配管7bとを有している。ガス供給部本体7aからは、たとえば窒素ガスなどステージ20の表面に吹き付けるガスが供給され、そのガスがガス供給部本体7aに接続されるガス供給配管7bを伝って、ガス供給配管7bの出口に接続するように配置された送風口6からステージ20の表面に吹きつけられる。
The
またステージ20の表面に沿う方向に関する上記一方の端部に対向する他方の端部の近傍、すなわち上記1つの辺に対向する他の辺の外側には、吸引口8が配置されている。吸引口8は当該他の辺の一方の端部から他方の端部までの全領域において当該他の辺に沿うように延在することが好ましい。
A
吸引口8は、ステージ20よりやや上方に配置され、ステージ20の表面から取り除いた異物を含むガスを吸引しやすい方向を向いていることが好ましく、送風口6からのガスによって飛ばされた異物を吸引部9により吸引する機能を有している。吸引部9は、吸引部本体9aと吸引配管9bとを有している。吸引部本体9aは吸引口8から吸引された異物を含むガスを吸引する本体であり、たとえば真空ポンプなどにより構成されている。吸引配管9bは吸引部本体9aおよび吸引口8と接続されており、吸引口8から吸引された異物を含むガスを吸引部本体9aの方へ送り込む配管である。以上を言い換えれば、ステージ20は、平面視において互いに対向する送風口6および吸引口8に挟まれるように配置される。
The
実施の形態1においてステージ20を回転させることにより異物の付着されない清浄な面を半導体チップ14の測定に用いているのに対し、実施の形態3においては、ステージ20の表面の異物をガス供給部7および送風口6からのガスにより吹き飛ばし、かつ異物を含むガスを吸引口8および吸引部9により吸引する。このようにすれば、実施の形態1と同様に、異物が付着されていない清浄な状態のステージ20の表面に半導体チップ14を載置して測定を行なうことができる。
In the first embodiment, the clean surface on which the foreign matter is not attached by rotating the
たとえばチップテスタが送風口6およびガス供給部7のみを備え、吸引口8および吸引部9を備えない場合、送風口6からのガスによりステージ20の表面から吹き飛ばされた異物が当該ステージ20の付近の別の場所に残留する可能性がある。この場合、当該異物が再び舞い降りてステージ20の表面に付着する可能性がある。しかし吸引口8および吸引部9により異物を含むガスが吸引されるため、上記のような異物の再付着を抑制することができる。
For example, when the chip tester includes only the
なお図7においては送風口6および吸引口8が位置Aのステージ20を挟む位置にのみ示されているが、送風口6および吸引口8は位置B,C,Dの各ステージ20を挟む位置にも配置されていてもよい。
In FIG. 7, the
次に、図8のフローチャートを用いて、実施の形態2における半導体評価方法について説明する。まずインデックステーブル1の上の位置Aにセットされたステージ20の表面に、このステージ20を平面視において挟むように配置される送風口6およびガス供給部7からガスを噴出するように供給する。これによりステージ2の表面の異物が吹き飛ばされるように除去される。この除去された異物を含むガスが吸引口8および吸引部9により吸引される。このようにしてステージ20の表面が洗浄される(S10)。
Next, the semiconductor evaluation method according to the second embodiment will be described using the flowchart of FIG. First, gas is supplied to the surface of the
なお上記のようにステージ20の表面から除去された異物は速やかに吸引口8から吸引されることが好ましい。このため送風口6からガスが供給されるのと同時に吸引口8からガスが吸引されるようにすることが好ましい。
Note that the foreign matter removed from the surface of the
これ以降の工程(S20)〜(S40)については基本的に実施の形態1と同様である。すなわち工程(S10)において位置Aにあったステージ20が位置Bに来るように、インデックステーブル1が回転し、位置Bで半導体チップ14がステージ20にセットされる(S20)。工程(S20)において位置Bにあったステージ2が位置Cに来るようにインデックス1が回転し、プローブ5およびテスタ19を用いて半導体チップ14の特性が測定される(S30)。測定後、工程(S30)において位置Cにあったステージ2が位置Dに来るようにインデックス1が回転し、半導体チップ14が選別される(S40)。
実施の形態3.
この発明の実施の形態3における半導体評価装置の全体の構成は、基本的に実施の形態2のチップテスタ200(図6参照)と同様の構成を備えている。しかし図9を参照して、実施の形態3においては、位置Aにおいてステージ20の表面に洗浄剤を供給する洗浄剤供給部11と、同じステージ20の表面に洗浄剤を供給する蒸留水供給部12と、ステージ20の表面を乾燥させる乾燥機17とを有している。実施の形態3においては、洗浄剤供給部11からステージ20の表面に供給される洗浄剤により、上記の各実施の形態と同様に、半導体チップ14を載置する前にステージ20の表面を洗浄して異物を除去することができる。
The subsequent steps (S20) to (S40) are basically the same as those in the first embodiment. That is, the index table 1 is rotated so that the
The overall configuration of the semiconductor evaluation apparatus according to the third embodiment of the present invention is basically the same as that of the chip tester 200 (see FIG. 6) according to the second embodiment. However, referring to FIG. 9, in
洗浄剤供給部11は洗浄剤供給部本体11aと洗浄剤供給配管11bとを有している。また蒸留水供給部12は蒸留水供給部本体12aと蒸留水供給配管12bとを有している。洗浄剤供給部本体11aはたとえば洗浄剤が貯蔵されるタンクであることが好ましいが他の態様であってもよい。洗浄剤供給部本体11aは洗浄剤供給配管11bと接続されている。洗浄剤供給部本体11aから供給される洗浄剤は、洗浄剤供給配管11bを伝ってその出口からステージ20の表面上に供給される。
The cleaning
また蒸留水供給部12は、ステージ20の表面上に付着する洗浄剤を濯ぎ流すための蒸留水を供給するためのものである。蒸留水供給部本体12aはたとえば蒸留水が貯蔵されるタンクであることが好ましいが他の態様であってもよい。蒸留水供給部本体12aは蒸留水供給配管12bと接続されている。洗浄剤供給部本体11aから供給される洗浄剤は、洗浄剤供給配管11bを伝ってその出口からステージ20の表面上に供給される。以上より、洗浄剤供給配管11bおよび蒸留水供給配管12bの出口はステージ20の表面に直接洗浄剤を供給可能な方向を向いていることが好ましい。
The distilled
洗浄剤としてはエタノールが用いられることが特に好ましい。このようにすれば、エタノールは揮発性が高いため、洗浄後にステージ20の表面に残存する洗浄剤を速やかに揮発させることができる。また揮発せずに残存したエタノールは蒸留水に溶けるためさらにステージ20の表面から除去しやすくなる。また洗浄剤および蒸留水は、たとえばステージ20の表面の真上をスキャンしながら、ステージ20の表面の真上の全体に行き渡るように供給されることが好ましい。
It is particularly preferable to use ethanol as the cleaning agent. In this way, since ethanol is highly volatile, the cleaning agent remaining on the surface of the
乾燥機17は電源ケーブル18に接続されている。乾燥機17からはたとえば熱風が放出されることにより、洗浄が終わったステージ20の表面に残存する洗浄剤および蒸留水を除去、乾燥させる機能を有している。このため乾燥機17の熱風などが放出される出口はステージ20の表面の方向を向いていることが好ましい。乾燥機17を用いることにより、洗浄が終わったステージ20の表面に洗浄剤および蒸留水が残存しないようステージ20の表面を確実に乾燥させることができる。
The
実施の形態3における半導体評価方法は、基本的に図8のフローチャートを用いて説明することができる。ただし工程(S10)における洗浄が、実施の形態2においては送風口などを用いた洗浄であったのに対し、実施の形態3においては洗浄剤および蒸留水を用いた洗浄となる点において、実施の形態3は実施の形態2と異なっている。
実施の形態4.
この発明の実施の形態4における半導体評価装置の全体の構成は、基本的に実施の形態2のチップテスタ200(図6参照)と同様の構成を備えている。しかし図10を参照して、実施の形態4においては、半導体チップ14をステージ20に載置する前に、ステージ20の表面に着脱可能な未使用の導電体膜13が設置される。これにより、ステージ20の表面を異物から保護し、異物が付着されたステージ20の表面に半導体チップ14が載置された状態でその測定がなされることを抑制することができる。また測定の過程で導電体膜13の表面に異物が付着したとしても、次の半導体チップ14の測定前に(1つの半導体チップ14を測定するごとに)導電体膜13を交換して常に未使用の導電体膜13を用いて半導体チップ14が測定される。このため常に異物の付着がない導電体膜13の表面上に半導体チップ14を載置して信頼性の高い測定を行なうことができる。
The semiconductor evaluation method in the third embodiment can be basically described using the flowchart of FIG. However, the cleaning in the step (S10) was performed using a blowing port or the like in the second embodiment, whereas the cleaning in the third embodiment is performed using a cleaning agent and distilled water. The third embodiment is different from the second embodiment.
The overall configuration of the semiconductor evaluation apparatus according to the fourth embodiment of the present invention is basically the same as that of the chip tester 200 (see FIG. 6) according to the second embodiment. However, referring to FIG. 10, in the fourth embodiment, before the
導電体膜13としては薄い平板状の金属箔を用いることが好ましい。またステージ20の表面には上記のように半導体チップ14を固定するためのチップ固定用吸引口3(第1の吸引孔)が形成されているが、導電体膜13の平板状の表面にもチップ固定用吸引口3と同様のチップ固定用貫通孔15(第2の吸引孔)が形成されている。チップ固定用貫通孔15は、導電体膜13の平板状の表面のうち、導電体膜13がステージ20の表面に供給された際にチップ固定用吸引口3と平面的に重なるように形成されることが好ましい。このようにすれば、導電体膜13と、測定しようとする導電体膜13上の半導体チップ14との双方をステージ20に容易に確実に固定させることができる。
As the
チップ固定用吸引口3においては上記のように真空ポンプなどを用いた吸着がなされるため、導電体膜13は使用後や交換を要する場合には容易にステージ20から着脱可能である。具体的には、実施の形態4においては導電体膜13をステージ20に固定する際にはたとえば粘着層などが用いられることがない。したがって粘着層を半導体チップ14やステージ20に貼り付けたりこれを剥離したりする必要がなく、より簡素な工程で導電体膜13がステージ20から着脱可能となる。また粘着層が半導体チップ14の裏面に残存することにより半導体チップ14が不良品となる可能性を排除することができる。
Since suction using the vacuum pump or the like is performed at the tip fixing
次に、図11のフローチャートを用いて、実施の形態4における半導体評価方法について説明する。まずインデックステーブル1の上の位置Aにセットされたステージ20の表面に、未使用の導電体膜13がセットされる(S10)。導電体膜13はチップ固定用貫通孔15においてチップ固定用吸引口3によりステージ20の表面に吸着される。
Next, the semiconductor evaluation method in
これ以降の工程(S20)〜工程(S40)については基本的に上記の各実施の形態と同様である。すなわち工程(S20)においては当該導電体膜13がセットされたステージ20が位置Bに移動した状態で導電体膜13の上に半導体チップ14が載置される。工程(S30)においては位置Cで半導体チップ14の電気的特性が測定される。工程(S40)においては位置Dで半導体チップ14の分別がなされる。なおこの後、上記説明に用いたステージ20が位置Dから位置Aまでインデックステーブル1の回転により戻ったところで、導電体膜13が未使用のものと交換される。
The subsequent steps (S20) to (S40) are basically the same as those in the above embodiments. That is, in the step (S20), the
ところで、上記説明では、パワーデバイスの測定時のステージの表面を清浄に保つ技術について述べたが、その他の半導体評価に用いるステージの表面を清浄に保つ技術としても利用できることは言うまでもない。 In the above description, the technique for keeping the surface of the stage clean at the time of measuring the power device has been described, but it goes without saying that it can also be used as a technique for keeping the surface of the stage used for other semiconductor evaluations clean.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
この発明は、半導体チップを高精度に評価することを可能とし、かつ評価時の半導体チップへの損傷の発生を抑制する技術として特に有益である。 The present invention is particularly useful as a technique that makes it possible to evaluate a semiconductor chip with high accuracy and suppress the occurrence of damage to the semiconductor chip during evaluation.
1 インデックステーブル、2,20 ステージ、3 チップ固定用吸引口、4 プローブピン、5 プローブ、6 送風口、7 ガス供給部、7a ガス供給部本体、7b ガス供給配管、8 吸引口、9 吸引部、9a 吸引部本体、9b 吸引配管、11 洗浄剤供給部、11a 洗浄剤供給部本体、11b 洗浄剤供給配管、12 蒸留水供給部、12a 蒸留水供給部本体、12b 蒸留水供給配管、13 導電体膜、14 半導体チップ、15 チップ固定用貫通孔、16 異物、17 乾燥機、18 電源ケーブル、20 ステージ、21 半導体ウェハ、22 ウェハキャリア、23 チップ移載アーム、24 不良チップ用チップトレイ、25 良品チップ用チップトレイ、100,200 チップテスタ。
DESCRIPTION OF
Claims (7)
前記ステージに載置された前記半導体チップの一方の主表面と前記一方の主表面に対向する他方の主表面との間に電流を流すことにより前記半導体チップの特性を測定するためのテスタとを備え、
前記ステージは、前記ステージに含まれる複数の面のうち任意の面に前記半導体チップを載置可能なように回転可能である、半導体評価装置。 A polyhedral stage for mounting a semiconductor chip whose characteristics are to be measured;
A tester for measuring the characteristics of the semiconductor chip by passing a current between one main surface of the semiconductor chip placed on the stage and the other main surface opposite to the one main surface; Prepared,
The semiconductor evaluation apparatus, wherein the stage is rotatable so that the semiconductor chip can be placed on an arbitrary surface among a plurality of surfaces included in the stage.
前記ステージに載置された前記半導体チップの一方の主表面および前記一方の主表面に対向する他方の主表面との間に電流を流すことにより前記半導体チップの特性を測定するためのテスタと、
前記ステージの表面に沿う方向に関する一方の端部に配置された送風口から、前記ステージの表面に乗っている異物を吹き飛ばすためのガスを供給するガス供給部と、
前記ステージの一方の端部に対向する他方の端部に配置された吸引口から、前記送風口からのガスによって飛ばされた異物を吸引する吸引部とを備える、半導体評価装置。 A stage for mounting a semiconductor chip whose characteristics are to be measured;
A tester for measuring the characteristics of the semiconductor chip by passing an electric current between one main surface of the semiconductor chip placed on the stage and the other main surface facing the one main surface;
A gas supply unit for supplying a gas for blowing off the foreign matter riding on the surface of the stage from a blower opening arranged at one end with respect to the direction along the surface of the stage;
A semiconductor evaluation apparatus comprising: a suction unit that sucks foreign matter blown by gas from the air blowing port from a suction port disposed at the other end facing the one end of the stage.
前記ステージに載置された前記半導体チップの一方の主表面および前記一方の主表面に対向する他方の主表面との間に電流を流すことにより前記半導体チップの特性を測定するためのテスタと、
前記ステージの表面に洗浄剤を供給する洗浄剤供給部と、
前記ステージの表面に蒸留水を供給する蒸留水供給部とを備える、半導体評価装置。 A stage for mounting a semiconductor chip whose characteristics are to be measured;
A tester for measuring the characteristics of the semiconductor chip by passing an electric current between one main surface of the semiconductor chip placed on the stage and the other main surface facing the one main surface;
A cleaning agent supply unit for supplying a cleaning agent to the surface of the stage;
A semiconductor evaluation apparatus comprising: a distilled water supply unit that supplies distilled water to the surface of the stage.
前記導電体膜の上に前記半導体チップを載置する工程と、
前記導電体膜の上に載置された前記半導体チップの一方の主表面と前記一方の主表面に対向する他方の主表面との間に電流を流すことにより前記半導体チップの特性を測定する工程とを備え、
前記導電体膜は、前記ステージの表面に着脱可能に設置される、半導体評価方法。 A process of installing an unused conductor film on the surface of a stage for mounting a semiconductor chip whose characteristics are to be measured;
Placing the semiconductor chip on the conductor film;
A step of measuring characteristics of the semiconductor chip by passing a current between one main surface of the semiconductor chip placed on the conductor film and the other main surface facing the one main surface; And
The semiconductor evaluation method, wherein the conductor film is detachably installed on the surface of the stage.
前記導電体膜の、前記ステージの表面に供給された際に前記第1の吸引孔と重なる位置に第2の吸引孔が形成されている、請求項6に記載の半導体評価方法。 A first suction hole for fixing the semiconductor chip is formed on the surface of the stage,
The semiconductor evaluation method according to claim 6, wherein a second suction hole is formed at a position overlapping the first suction hole when the conductive film is supplied to the surface of the stage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013056497A JP2014181996A (en) | 2013-03-19 | 2013-03-19 | Semiconductor evaluation device and semiconductor evaluation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013056497A JP2014181996A (en) | 2013-03-19 | 2013-03-19 | Semiconductor evaluation device and semiconductor evaluation method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014181996A true JP2014181996A (en) | 2014-09-29 |
Family
ID=51700848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013056497A Pending JP2014181996A (en) | 2013-03-19 | 2013-03-19 | Semiconductor evaluation device and semiconductor evaluation method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014181996A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018009899A (en) * | 2016-07-14 | 2018-01-18 | トヨタ自動車株式会社 | Inspection apparatus for semiconductor element |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6252940A (en) * | 1985-09-02 | 1987-03-07 | Hitachi Ltd | Semiconductor measuring apparatus |
JPH03165536A (en) * | 1989-11-24 | 1991-07-17 | Nec Corp | Coplanarity measuring device |
JP2012163515A (en) * | 2011-02-09 | 2012-08-30 | Toyota Motor Corp | Semiconductor inspection device |
-
2013
- 2013-03-19 JP JP2013056497A patent/JP2014181996A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6252940A (en) * | 1985-09-02 | 1987-03-07 | Hitachi Ltd | Semiconductor measuring apparatus |
JPH03165536A (en) * | 1989-11-24 | 1991-07-17 | Nec Corp | Coplanarity measuring device |
JP2012163515A (en) * | 2011-02-09 | 2012-08-30 | Toyota Motor Corp | Semiconductor inspection device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018009899A (en) * | 2016-07-14 | 2018-01-18 | トヨタ自動車株式会社 | Inspection apparatus for semiconductor element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6118666B2 (en) | Cutting equipment | |
JP4137471B2 (en) | Dicing method, integrated circuit chip inspection method, and substrate holding apparatus | |
CN104732902B (en) | Display base plate, display panel and display device | |
JP6775450B2 (en) | Stage cleaning method and stage cleaning parts, and inspection system | |
JP6440587B2 (en) | Suction plate, semiconductor device test apparatus, and semiconductor device test method | |
JP5515024B2 (en) | Chip laminated device inspection method, chip laminated device rearrangement unit, and chip laminated device inspection apparatus | |
JP2014025761A (en) | Probe card and inspection device | |
WO2004109306A1 (en) | Method and apparatus for testing electrical characteristics of object under test | |
JP2021105220A (en) | Plating device, substrate holder, resistance measurement module, and method of inspecting substrate holder | |
JP2015153935A (en) | Board inspection apparatus and component mounting apparatus | |
JP2014135363A (en) | Probe device and wafer transfer unit | |
JP2014181996A (en) | Semiconductor evaluation device and semiconductor evaluation method | |
JP6975650B2 (en) | Current measurement module and inspection board using inspection board | |
JP2015072158A (en) | Semiconductor test jig, transportation jig thereof, and foreign substance removing method using the same | |
TWI847954B (en) | Coating equipment | |
JP5345161B2 (en) | Wafer carrier for power device and inspection apparatus using this wafer carrier | |
JP2007178132A (en) | Semiconductor inspection system and semiconductor inspection method | |
JP2006120827A (en) | Manufacturing method of semiconductor device | |
TW202438729A (en) | Coating equipment | |
JP2002365322A (en) | Charge measuring device and method, and electrostatic discharge detector and detection method therefor | |
TWI445973B (en) | Electrical connecting apparatus and testing system using the same | |
JP2003347372A (en) | Wafer to be measured amd its wafer test equipment | |
JP5942376B2 (en) | Semiconductor wafer and semiconductor wafer inspection method | |
JPH10213624A (en) | Method and apparatus for burn-in | |
CN106104780B (en) | Semiconductor device and its test method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160727 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160906 |