JP2014003825A - 電源装置、制御回路、電子機器及び電源の制御方法 - Google Patents

Abstract

【課題】位相余裕を確保することができる電源装置を提供する。
【解決手段】ＤＣ−ＤＣコンバータ１は、入力電圧Ｖｉが供給されるトランジスタＴ１と、そのトランジスタＴ１と出力端子Ｐｏとの間に接続されたコイルＬとを有するコンバータ部２を有する。また、ＤＣ−ＤＣコンバータ１は、出力電圧Ｖｏに応じた帰還電圧ＶＦＢと参照電圧ＶＲ１との比較結果に応じたタイミングでトランジスタＴ１をスイッチングする制御回路３を有する。この制御回路３は、基準電圧ＶＲ０に応じて生成される第１電流と、入力電圧Ｖｉに比例した第２電流との差分電流に応じて、コイルＬに流れるコイル電流ＩＬの変化の割合に基づき変化する参照電圧ＶＲ１を生成する参照電圧生成回路２０を有する。
【選択図】図１

Description

本発明は、電源装置、制御回路、電子機器及び電源の制御方法に関するものである。

電子機器等において、負荷への電力供給にスイッチング電源が用いられており、例えば直流電圧を別の直流電圧に変換するＤＣ−ＤＣコンバータが用いられている。従来、負荷急変に高速応答できるＤＣ−ＤＣコンバータとして、コンパレータ方式のＤＣ−ＤＣコンバータが知られている（例えば、特許文献１参照）。

図１５は、従来のコンパレータ方式のＤＣ−ＤＣコンバータの一例を示す。このＤＣ−ＤＣコンバータ４は、コンバータ部５と制御回路６とを有している。コンバータ部５は、トランジスタＴ１１，Ｔ１２と、コイルＬ１１と、コンデンサＣ１１とを有している。

制御回路６内の比較器８０には、出力電圧Ｖｏ１に応じた帰還電圧ＶＦＢ２（ここでは、出力電圧Ｖｏ１が抵抗Ｒ１１，Ｒ１２によって分圧された分圧電圧）と、参照電圧ＶＲ１１とが入力される。この比較器８０は、帰還電圧ＶＦＢ２と参照電圧ＶＲ１１とを比較し、その比較結果に応じたレベルの出力信号Ｓ１１をＲＳ−フリップフロップ（ＲＳ−ＦＦ回路）８１のセット端子Ｓに出力する。発振器８２は、一定周波数のクロック信号ＣＬＫをＲＳ−ＦＦ回路８１のリセット端子Ｒに出力する。

ＲＳ−ＦＦ回路８１は、Ｈレベルのクロック信号ＣＬＫに応答してリセット状態になってＬレベルの出力信号Ｓ１２を出力する。すると、駆動回路８３は、Ｈレベルの制御信号ＤＨ，ＤＬを出力し、トランジスタＴ１１をオフさせるとともにトランジスタＴ１２をオンさせる。このとき、ＲＳ−ＦＦ回路８１から出力されるＬレベルの出力信号Ｓ１２に応答してスイッチ回路ＳＷ１１がオフされる。すると、電流源８４から供給される電流Ｉ１１に応じてコンデンサＣ１３が充電されるため、参照電圧ＶＲ１１が基準電圧ＶＲ０から固定の傾斜（＝Ｉ１１／Ｃ１３）にて上昇する。

この参照電圧ＶＲ１１が帰還電圧ＶＦＢ２よりも高くなると、比較器８０からＨレベルの出力信号Ｓ１１が出力される。このＨレベルの出力信号Ｓ１１に応答して、ＲＳ−ＦＦ回路８１は、セット状態になってＨレベルの出力信号Ｓ１２を出力する。すると、駆動回路８３は、Ｌレベルの制御信号ＤＨ，ＤＬを出力し、トランジスタＴ１１をオンさせるとともにトランジスタＴ１２をオフさせる。

このように、コンパレータ方式のＤＣ−ＤＣコンバータ４では、出力電圧Ｖｏ１に応じた帰還電圧ＶＦＢ２と参照電圧ＶＲ１１とが比較器８０にて常に比較され、その比較結果に応じて即時にメイン側のトランジスタＴ１１がスイッチングされる。このため、コンパレータ方式のＤＣ−ＤＣコンバータ４は、負荷急変に対して高速に応答することができる。

特開２０１１−１８２５３３号公報

ところで、近年のＤＣ−ＤＣコンバータでは、安価である等の理由から、コンバータ部５内のコンデンサＣ１１には、等価直列抵抗（ＥＳＲ）の低いセラミックコンデンサが採用されることが多い。しかし、そのセラミックコンデンサの等価直列抵抗ＥＳＲが低くなりすぎると、位相余裕を十分に確保することができなくなり、負荷急変時などの高周波動作において、出力電圧Ｖｏ１にリンギングが生じるという問題が発生する。

本発明の一観点によれば、入力電圧が供給されるスイッチ回路と、前記スイッチ回路と出力電圧を出力する出力端との間に接続されたコイルと、を有するコンバータ部と、前記出力電圧に応じた帰還電圧と参照電圧との比較結果に応じたタイミングで前記スイッチ回路をスイッチングする制御回路と、を有し、前記制御回路は、基準電圧に応じて生成される第１電流と、前記入力電圧に比例した第２電流との差分電流に応じて、前記コイルに流れるコイル電流の変化の割合に基づき変化する前記参照電圧を生成する参照電圧生成回路を有する。

本発明の一観点によれば、位相余裕を確保することができるという効果を奏する。

第１実施形態のＤＣ−ＤＣコンバータを示すブロック回路図。 第１実施形態のＤＣ−ＤＣコンバータの動作を示す波形図。 タイマ回路の内部構成例を示す回路図。 （ａ）は、第１実施形態の参照電圧生成回路の内部構成例を示す回路図、（ｂ）は、第１実施形態の参照電圧生成回路の動作を示す波形図。 第１実施形態のｇｍアンプの内部構成例を示す回路図。 第１実施形態の電流源の内部構成例を示す回路図。 負荷急変時のシミュレーション結果を示す説明図。 （ａ）、（ｂ）は、第１実施形態のＤＣ−ＤＣコンバータの周波数特性を説明するための特性図。 負荷急変時のシミュレーション結果を示す説明図。 第２実施形態のＤＣ−ＤＣコンバータを示すブロック回路図。 （ａ）は、第２実施形態の参照電圧生成回路の内部構成例を示す回路図、（ｂ）は、第２実施形態の参照電圧生成回路の動作を示す波形図。 第２実施形態のｇｍアンプの内部構成例を示す回路図。 第２実施形態の電流源の内部構成例を示す回路図。 電子機器を示す概略構成図。 従来のＤＣ−ＤＣコンバータを示すブロック回路図。

以下、第１実施形態を図１〜図９に従って説明する。
図１に示すように、ＤＣ−ＤＣコンバータ１は、入力電圧Ｖｉに基づいてその入力電圧Ｖｉよりも低い出力電圧Ｖｏを生成するコンバータ部２と、そのコンバータ部２を制御する制御回路３とを有している。

まず、コンバータ部２の内部構成例を説明する。
入力電圧Ｖｉの供給される入力端子Ｐｉと、入力電圧Ｖｉよりも低い電位の電源線（ここでは、グランド）との間には、メイン側のトランジスタＴ１と同期側のトランジスタＴ２とが直列に接続されている。なお、メイン側のトランジスタＴ１はＰチャネルＭＯＳトランジスタであり、同期側のトランジスタＴ２はＮチャネルＭＯＳトランジスタである。

トランジスタＴ１は、その第１端子（ソース）が入力端子Ｐｉに接続されるとともに、第２端子（ドレイン）がトランジスタＴ２の第１端子（ドレイン）に接続されている。このトランジスタＴ２の第２端子（ソース）は、グランドに接続されている。

また、トランジスタＴ１の制御端子（ゲート）には制御回路３から制御信号ＤＨが供給されるのに対し、トランジスタＴ２の制御端子（ゲート）には制御回路３から制御信号ＤＬが供給される。これらトランジスタＴ１，Ｔ２は、制御信号ＤＨ，ＤＬに応答して相補的にオン・オフする。

両トランジスタＴ１，Ｔ２間のノードＬＸは、コイルＬの第１端子に接続されている。このコイルＬの第２端子は出力端子Ｐｏに接続されている。このように、入力端子Ｐｉと出力端子Ｐｏとの間には、メイン側のトランジスタＴ１とコイルＬとが直列に接続されている。ここで、上記出力端子Ｐｏには、入力電圧Ｖｉよりも低い出力電圧Ｖｏが生成される。この出力電圧Ｖｏは、出力端子Ｐｏに接続される負荷（図示略）に供給される。なお、この負荷には出力電流Ｉｏも供給される。

また、上記コイルＬの第２端子は平滑用のコンデンサＣ１の第１端子に接続されるとともに、そのコンデンサＣ１の第２端子はグランドに接続されている。このコンデンサＣ１は、出力電圧Ｖｏを平滑化する平滑回路に含まれる。なお、コイルＬに直列に接続される抵抗は、コイルＬに含まれる等化直流抵抗ＤＣＲであり、コンデンサＣ１に直列に接続される抵抗は、コンデンサＣ１に含まれる等価直列抵抗ＥＳＲである。

制御回路３は、コンバータ部２から帰還される出力電圧Ｖｏに基づいて、制御信号ＤＨ，ＤＬのパルス幅を調整する。この制御回路３は、抵抗Ｒ１，Ｒ２と、比較器１０と、参照電圧生成回路２０と、ＲＳ−フリップフロップ（ＲＳ−ＦＦ回路）３０と、タイマ回路４０と、駆動回路５０とを有している。

比較器１０の反転入力端子には、出力電圧Ｖｏに基づく帰還電圧ＶＦＢが供給される。本実施形態では、比較器１０の反転入力端子に、抵抗Ｒ１，Ｒ２により生成された帰還電圧ＶＦＢが供給される。具体的には、抵抗Ｒ１の第１端子には、出力端子Ｐｏが接続されることにより、出力電圧Ｖｏが帰還される。また、抵抗Ｒ１の第２端子が抵抗Ｒ２の第１端子に接続され、その抵抗Ｒ２の第２端子がグランドに接続されている。そして、これら抵抗Ｒ１，Ｒ２間の接続点が比較器１０の反転入力端子に接続されている。ここで、抵抗Ｒ１，Ｒ２は、それぞれの抵抗値に応じて、出力電圧Ｖｏを分圧した帰還電圧ＶＦＢを生成する。この帰還電圧ＶＦＢの値は、抵抗Ｒ１，Ｒ２の抵抗値の比と、出力電圧Ｖｏとグランドの電位差とに対応する。このため、抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏに比例した帰還電圧ＶＦＢを生成することになる。

比較器１０の非反転入力端子には、参照電圧生成回路２０から参照電圧ＶＲ１が供給される。ここで、参照電圧生成回路２０には、入力電圧Ｖｉと、基準電源Ｅ１にて生成される基準電圧ＶＲ０と、ＲＳ−ＦＦ回路３０の出力端子Ｑから出力される出力信号ＳＧ１とが入力される。この参照電圧生成回路２０は、基準電圧ＶＲ０に応じて生成される第１電流と、入力電圧Ｖｉに比例した第２電流との差分電流に応じて、コイルＬに流れるコイル電流ＩＬの変化の割合に基づき電圧値が変化する参照電圧ＶＲ１を生成する。例えば参照電圧生成回路２０は、第１電流と第２電流との差分電流に応じて、上記コイル電流ＩＬと逆相の関係で電圧値が変動する参照電圧ＶＲ１を生成する。また、参照電圧生成回路２０は、参照電圧ＶＲ１の平均値が基準電圧ＶＲ０と一致するように参照電圧ＶＲ１を生成する。なお、上記基準電圧ＶＲ０の電圧値は、出力電圧Ｖｏの目標値（目標電圧）に応じて設定されている。

比較器１０は、帰還電圧ＶＦＢと参照電圧ＶＲ１との比較結果に応じた出力信号Ｓ１を生成する。具体的には、比較器１０は、帰還電圧ＶＦＢが参照電圧ＶＲ１よりも高いときにＬレベルの出力信号Ｓ１を生成し、帰還電圧ＶＦＢが参照電圧ＶＲ１よりも低いときにＨレベルの出力信号Ｓ１を生成する。この出力信号Ｓ１は、ＲＳ−ＦＦ回路３０のセット端子Ｓに供給される。

ＲＳ−ＦＦ回路３０のリセット端子Ｒには、タイマ回路４０から出力される出力信号Ｓ２が供給される。このＲＳ−ＦＦ回路３０は、Ｈレベルの出力信号Ｓ１に応答して、出力端子ＱからＨレベルの出力信号ＳＧ１を出力するとともに、反転出力端子ＸＱからＬレベルの出力信号ＳＧ２を出力する。また、ＲＳ−ＦＦ回路３０は、Ｈレベルの出力信号Ｓ２に応答して、Ｌレベルの出力信号ＳＧ１を出力するとともに、Ｈレベルの出力信号ＳＧ２を出力する。すなわち、ＲＳ−ＦＦ回路３０に対して、Ｈレベルの出力信号Ｓ１はセット信号であるとともに、Ｈレベルの出力信号Ｓ２はリセット信号である。そして、ＲＳ−ＦＦ回路３０から出力される出力信号ＳＧ１は、参照電圧生成回路２０とタイマ回路４０と駆動回路５０とに供給される。

タイマ回路４０は、Ｈレベルの出力信号ＳＧ１に応答して、その出力信号ＳＧ１の立ち上がりタイミングから所定時間経過後にＨレベルとなる出力信号Ｓ２を生成する。ここで、所定時間は、例えば入力電圧Ｖｉと出力電圧Ｖｏに依存する時間である。すなわち、タイマ回路４０は、出力信号ＳＧ１の立ち上がりタイミングから、入力電圧Ｖｉと出力電圧Ｖｏに依存した時間経過後にＨレベルとなる出力信号Ｓ２を生成する。そして、この出力信号Ｓ２は、ＲＳ−ＦＦ回路３０のリセット端子Ｒに供給される。

駆動回路５０は、ＲＳ−ＦＦ回路３０からの出力信号ＳＧ１，ＳＧ２に基づいて、コンバータ部２のトランジスタＴ１，Ｔ２を相補的にオン・オフさせる制御信号ＤＨ，ＤＬを生成する。具体的には、駆動回路５０は、Ｈレベルの出力信号ＳＧ１及びＬレベルの出力信号ＳＧ２に応答してＬレベルの制御信号ＤＨ，ＤＬを生成し、Ｌレベルの出力信号ＳＧ１及びＨレベルの出力信号ＳＧ２に応答してＨレベルの制御信号ＤＨ，ＤＬを生成する。メイン側のトランジスタＴ１は、Ｌレベルの制御信号ＤＨに応答してオンする一方、Ｈレベルの制御信号ＤＨに応答してオフする。また、同期側のトランジスタＴ２は、Ｈレベルの制御信号ＤＬに応答してオンする一方、Ｌレベルの制御信号ＤＬに応答してオフする。なお、上記駆動回路５０において、両トランジスタＴ１，Ｔ２が同時にオンしないように、制御信号ＤＨ，ＤＬにデッドタイムを設定するようにしてもよい。

なお、本実施形態において、ＤＣ−ＤＣコンバータ１は電源装置の一例、トランジスタＴ１はスイッチ回路の一例である。
次に、上記ＤＣ−ＤＣコンバータ１の動作を図２に従って簡単に説明する。なお、図２において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。

図２に示す時刻ｔ１において参照電圧ＶＲ１が帰還電圧ＶＦＢよりも高くなると、比較器１０からＨレベルの出力信号Ｓ１が出力される。このＨレベルの出力信号Ｓ１に応答して、ＲＳ−ＦＦ回路３０は、Ｈレベルの出力信号ＳＧ１及びＬレベルの出力信号ＳＧ２を出力する。そして、駆動回路５０は、それらＨレベルの出力信号ＳＧ１及びＬレベルの出力信号ＳＧ２に応答してＬレベルの制御信号ＤＨ，ＤＬを生成する。すると、Ｌレベルの制御信号ＤＨに応答してメイン側のトランジスタＴ１がオンされ、Ｌレベルの制御信号ＤＬに応答して同期側のトランジスタＴ２がオフされる。このように、制御回路３は、参照電圧ＶＲ１が帰還電圧ＶＦＢを横切ると、メイン側のトランジスタＴ１をオンさせるためのＨレベルの制御信号ＤＨを生成する。換言すると、帰還電圧ＶＦＢと参照電圧ＶＲ１との比較結果に応じてトランジスタＴ１のオンタイミングが設定される。なお、以下の説明では、メイン側のトランジスタＴ１がオンしている期間をオン期間Ｔｏｎという（時刻ｔ１〜ｔ２参照）。

このオン期間Ｔｏｎにおけるコンバータ部２では、入力端子ＰｉがトランジスタＴ１及びコイルＬを通じて出力端子Ｐｏに接続されるため、入力端子ＰｉからコイルＬを通じて出力端子Ｐｏに至る電流経路が形成される。このようなオン期間Ｔｏｎでは、入力電圧Ｖｉと出力電圧Ｖｏとの電位差に応じたコイル電流ＩＬがコイルＬに流れ、コイルＬにエネルギーが蓄積される。このオン期間Ｔｏｎでは、コイル電流ＩＬが時間の経過とともに所定の傾きで増加する。具体的には、オン期間Ｔｏｎにおけるコイル電流ＩＬの傾きｍ１は、入力電圧Ｖｉ及び出力電圧Ｖｏの電圧値をそれぞれＶｉ，Ｖｏとし、コイルＬのインダクタンス値をＬとすると、

となる。すなわち、オン期間Ｔｏｎにおけるコイル電流ＩＬは、入力電圧Ｖｉと出力電圧Ｖｏとの電位差に比例して増加する。

一方、上記Ｈレベルの出力信号ＳＧ１に応答して、タイマ回路４０は、出力信号ＳＧ１の立ち上がりタイミングから所定時間経過後にＨレベルの出力信号Ｓ２を出力する。すると、ＲＳ−ＦＦ回路３０は、そのＨレベルの出力信号Ｓ２に応答してＬレベルの出力信号ＳＧ１及びＨレベルの出力信号ＳＧ２を出力する（時刻ｔ２）。そして、駆動回路５０は、それらＬレベルの出力信号ＳＧ１及びＨレベルの出力信号ＳＧ２に応答してＨレベルの制御信号ＤＨ，ＤＬを生成する。すると、Ｈレベルの制御信号ＤＨに応答してメイン側のトランジスタＴ１がオフされ、Ｈレベルの制御信号ＤＬに応答して同期側のトランジスタＴ２がオンされる。このように、制御回路３は、メイン側のトランジスタＴ１をオンしてから所定時間経過後に、メイン側のトランジスタＴ１をオフするとともに、同期側のトランジスタＴ２をオンする。換言すると、制御回路３は、帰還電圧ＶＦＢが参照電圧ＶＲ１よりも低くなると、所定時間だけメイン側のトランジスタＴ１をオンする。なお、以下の説明では、メイン側のトランジスタＴ１がオフしている期間をオフ期間Ｔｏｆｆという（時刻ｔ２〜ｔ３参照）。

このオフ期間Ｔｏｆｆにおけるコンバータ部２では、グランドがトランジスタＴ２及びコイルＬを通じて出力端子Ｐｏに接続されるため、グランドからコイルＬを通じて出力端子Ｐｏに至る電流経路が形成される。このようなオフ期間Ｔｏｆｆでは、上記オン期間ＴｏｎでコイルＬに蓄えられたエネルギーが出力端子Ｐｏに向けて放出され、コイルＬに誘導電流が流れる。このオフ期間Ｔｏｆｆでは、コイル電流ＩＬが時間の経過とともに所定の傾きで減少する。具体的には、オフ期間Ｔｏｆｆにおけるコイル電流ＩＬの傾きｍ２は、

となる。すなわち、オフ期間Ｔｏｆｆにおけるコイル電流ＩＬは、出力電圧Ｖｏに比例して減少する。

そして、再び参照電圧ＶＲ１が帰還電圧ＶＦＢを横切ると（時刻ｔ３）、制御回路３は、メイン側のトランジスタＴ１をオンするとともに、同期側のトランジスタＴ２をオフする。すなわち、所定のスイッチング周期Ｔが終了すると、次のスイッチング周期Ｔが開始され、そのスイッチング周期Ｔにおいて、オン期間Ｔｏｎ及びオフ期間Ｔｏｆｆが順に実行される。このような動作が繰り返されることにより、出力電圧Ｖｏが基準電圧ＶＲ０に基づく目標電圧に維持される。なお、各スイッチング周期Ｔにおけるコイル電流ＩＬの平均値が出力電流Ｉｏとなる。

次に、タイマ回路４０の内部構成の一例を説明する。
図３に示すように、タイマ回路４０は、オペアンプ４１と、抵抗Ｒ４０，Ｒ４１，Ｒ４２と、ＮチャネルＭＯＳトランジスタＴ４０と、ＰチャネルＭＯＳトランジスタＴ４１，Ｔ４２と、コンデンサＣ４０と、スイッチＳＷ４０と、比較器４２とを有している。

オペアンプ４１の非反転入力端子には、入力電圧Ｖｉに応じた電圧ＶＮ４０が供給される。本例では、オペアンプ４１の非反転入力端子には、抵抗Ｒ４０，Ｒ４１により生成された電圧ＶＮ４０が供給される。具体的には、抵抗Ｒ４０の第１端子には、入力端子Ｐｉが接続されることにより、入力電圧Ｖｉが入力される。また、抵抗Ｒ４０の第２端子が抵抗Ｒ４１の第１端子に接続されるとともに、その抵抗Ｒ４１の第２端子がグランドに接続されている。これら抵抗Ｒ４０，Ｒ４１間のノードＮ４０がオペアンプ４１の非反転入力端子に接続されている。ここで、抵抗Ｒ４０，Ｒ４１は、それぞれの抵抗値に応じて、入力電圧Ｖｉを分圧した電圧ＶＮ４０を生成する。この電圧ＶＮ４０の値は、抵抗Ｒ４０，Ｒ４１の抵抗値の比と、入力電圧Ｖｉとグランドの電位差とに対応する。このため、オペアンプ４１の非反転入力端子には、入力電圧Ｖｉに比例した電圧ＶＮ４０が供給されることになる。

オペアンプ４１の出力端子はトランジスタＴ４０のゲートに接続されている。このトランジスタＴ４０のソースが抵抗Ｒ４２の第１端子及びオペアンプ４１の反転入力端子に接続されるとともに、その抵抗Ｒ４２の第２端子がグランドに接続されている。また、トランジスタＴ４０のドレインはトランジスタＴ４１のドレインに接続されている。

抵抗Ｒ４２の両端子間には、この抵抗Ｒ４２に流れる電流と抵抗Ｒ４２の抵抗値に応じた電位差が生じる。オペアンプ４１は、抵抗Ｒ４２とトランジスタＴ４０との間のノードの電位を、ノードＮ４０の電圧ＶＮ４０と等しくするように、トランジスタＴ４０のゲート電圧を生成する。すなわち、抵抗Ｒ４２の第１端子の電圧がノードＮ４０の電圧ＶＮ４０になるように制御される。したがって、抵抗Ｒ４２の両端子間には、この抵抗Ｒ４２の抵抗値と、両端子間の電位差（電圧ＶＮ４０）とに応じた電流Ｉ４０が流れる。このため、電流Ｉ４０は、

と表わすことができる。すなわち、抵抗Ｒ４２の両端子間には、入力電圧Ｖｉに比例した電流Ｉ４０が流れる。

上記トランジスタＴ４１のソースにはバイアス電圧ＶＢが供給される。また、トランジスタＴ４１のゲートは、同トランジスタＴ４１のドレインとＰチャネルＭＯＳトランジスタＴ４２のゲートとに接続されている。なお、バイアス電圧ＶＢは、入力電圧Ｖｉ、または図示しない電源回路により生成された電圧である。上記トランジスタＴ４２のソースには、バイアス電圧ＶＢが供給される。したがって、これらトランジスタＴ４１とトランジスタＴ４２とはカレントミラー回路に含まれる。本例では、トランジスタＴ４１とトランジスタＴ４２とは、同一の電気的特性を持つ。このため、このカレントミラー回路は、トランジスタＴ４１に流れる電流と同一の電流値の電流Ｉ４１（＝ＶＮ４０／Ｒ４２）をトランジスタＴ４２に流す。

トランジスタＴ４２のドレインは、コンデンサＣ４０の第１端子とスイッチＳＷ４０の第１端子とに接続されている。コンデンサＣ４０の第２端子及びスイッチＳＷ４０の第２端子はグランドに接続されている。このように、スイッチＳＷ４０は、コンデンサＣ４０に並列に接続されている。このスイッチＳＷ４０は、例えばＰチャネルＭＯＳトランジスタである。なお、コンデンサＣ４０には、トランジスタＴ４２から入力電圧Ｖｉに依存した電流Ｉ４１が流れる。

スイッチＳＷ４０の制御端子には、上記ＲＳ−ＦＦ回路３０（図１参照）から出力される出力信号ＳＧ１が供給される。ここで、出力信号ＳＧ１がＨレベルであるときにメイン側のトランジスタＴ１（図１参照）がオンする一方、出力信号ＳＧ１がＬレベルであるときにメイン側のトランジスタＴ１がオフする。これに対し、スイッチＳＷ４０は、出力信号ＳＧ１がＬレベルであるとき（トランジスタＴ１がオフするとき）にオンする。このようにスイッチＳＷ４０がオンすると、コンデンサＣ４０の両端子が互いに接続されるため、コンデンサＣ４０の第１端子（ノードＮ４１）の電圧ＶＮ４１はグランドレベルになる。一方、スイッチＳＷ４０は、出力信号ＳＧ１がＨレベルであるとき（トランジスタＴ１がオンするとき）にオフする。このようにスイッチＳＷ４０がオフすると、コンデンサＣ４０は、トランジスタＴ４２から供給される電流Ｉ４１（入力電圧Ｖｉに依存した電流）により充電される。この結果、ノードＮ４１の電圧ＶＮ４１は、グランドレベルから入力電圧Ｖｉに応じた傾斜で上昇する。すなわち、タイマ回路４０は、メイン側のトランジスタＴ１がオフしているときにコンデンサＣ４０の両端子間を短絡することにより、ノードＮ４１の電圧ＶＮ４１をグランドレベルにリセットする。そして、タイマ回路４０は、トランジスタＴ１がオンすると、コンデンサＣ４０の充電を開始する。その結果、ノードＮ４１の電圧ＶＮ４１が入力電圧Ｖｉに応じた傾斜で上昇する。

ノードＮ４１は比較器４２の非反転入力端子に接続されている。この比較器４２の反転入力端子には、出力電圧Ｖｏが供給される。この比較器４２は、ノードＮ４１の電圧ＶＮ４１と出力電圧Ｖｏとの比較結果に応じた出力信号Ｓ２を上記ＲＳ−ＦＦ回路３０（図１参照）のリセット端子Ｒに出力する。具体的には、比較器４２は、電圧ＶＮ４１が出力電圧Ｖｏよりも低いときにＬレベルの出力信号Ｓ２を出力する一方、電圧ＶＮ４１が出力電圧Ｖｏよりも高くなるとＨレベルの出力信号Ｓ２を出力する。ここで、上述のように、ノードＮ４１の電圧ＶＮ４１は、メイン側のトランジスタＴ１がオンしたとき、入力電圧Ｖｉに応じた傾斜で上昇する。したがって、トランジスタＴ１がオンしてからＨレベルの出力信号Ｓ２が出力されるまでの期間は、入力電圧Ｖｉと出力電圧Ｖｏに依存する。具体的には、メイン側のトランジスタＴ１のオン期間Ｔｏｎは、

と表わすことができる。

ところで、入力電圧Ｖｉと出力電圧Ｖｏが安定している場合、出力電圧Ｖｏは、入力電圧Ｖｉと、メイン側のトランジスタＴ１のオンデューティとに応じた電圧になる。トランジスタＴ１のオンデューティは、トランジスタＴ１をオンする周期、すなわちスイッチング周期Ｔと、トランジスタＴ１のオン期間Ｔｏｎとの比で表わされる。したがって、出力電圧Ｖｏは、

となる。

スイッチング周期Ｔは、オン期間Ｔｏｎと、トランジスタＴ１がオフしているオフ期間Ｔｏｆｆとの合計値である。したがって、オン期間Ｔｏｎは、

と表わすこともでき、オフ期間Ｔｏｆｆは、

と表わすことができる。上記式４及び式６から、

という関係が成り立つ。すなわち、スイッチング周期Ｔ（スイッチング周波数）は、タイマ回路４０内の抵抗Ｒ４０〜Ｒ４２の抵抗値やコンデンサＣ４０の容量値等に応じて決定される。さらに、タイマ回路４０は、Ｈレベルの出力信号Ｓ２を出力するタイミング、すなわち出力信号ＳＧ１のＨレベルのパルス幅（オン期間Ｔｏｎ）を、入力電圧Ｖｉと出力電圧Ｖｏとに応じて調整している。

次に、参照電圧生成回路２０の内部構成の一例を説明する。
図４（ａ）に示すように、参照電圧生成回路２０は、誤差増幅回路２１と、トランスコンダクタンスアンプ（ｇｍアンプ）２２と、抵抗Ｒ２０，Ｒ２１と、コンデンサＣ２０，Ｃ２１と、スイッチ素子ＳＷ２０と、電流源２３とを有している。

誤差増幅回路２１の非反転入力端子には基準電圧ＶＲ０が供給される。この誤差増幅回路２１の出力端子は、抵抗Ｒ２０の第１端子とｇｍアンプ２２の入力端子に接続されている。抵抗Ｒ２０の第２端子がコンデンサＣ２０の第１端子に接続され、そのコンデンサＣ２０の第２端子が誤差増幅回路２１の反転入力端子に接続されている。

ｇｍアンプ２２の出力端子が抵抗Ｒ２１の第１端子に接続され、その抵抗Ｒ２１の第２端子が誤差増幅回路２１の反転入力端子とコンデンサＣ２０の第２端子に接続されている。なお、抵抗Ｒ２０，Ｒ２１及びコンデンサＣ２０はローパスフィルタとして機能する。

上記ｇｍアンプ２２の出力端子はスイッチ素子ＳＷ２０の第１端子に接続されている。このｇｍアンプ２２は、誤差増幅回路２１の出力電圧ＶＮ２０（ノードＮ２０の電圧）を電流に変換し、出力電圧ＶＮ２０に応じたアンプ電流Ｉ２０を生成する。例えばｇｍアンプ２２は、そのｇｍアンプ２２とスイッチ素子ＳＷ２０との間のノードＮ２１に上記アンプ電流Ｉ２０を吐き出す。

上記スイッチ素子ＳＷ２０の第２端子は電流源２３の第１端子に接続され、その電流源２３の第２端子はグランドに接続されている。スイッチ素子ＳＷ２０は、例えばＮチャネルＭＯＳトランジスタである。また、電流源２３は、入力電圧Ｖｉに比例した電流Ｉ２１（＝α×Ｖｉ）を流す。例えば電流源２３は、上記ノードＮ２１から電流Ｉ２１を吸い込む。

ｇｍアンプ２２とスイッチ素子ＳＷ２０との間のノードＮ２１はコンデンサＣ２１の第１端子に接続され、そのコンデンサＣ２１の第２端子はグランドに接続されている。このコンデンサＣ２１には、アンプ電流Ｉ２０と電流Ｉ２１とに応じた電流Ｉ２２が流れる。そして、コンデンサＣ２１の第１端子（ノードＮ２１）の電圧（コンデンサＣ２１の充電電圧）が上記参照電圧ＶＲ１として出力される。

上記スイッチ素子ＳＷ２０の制御端子には、上記ＲＳ−ＦＦ回路３０（図１参照）から出力される出力信号ＳＧ１が供給される。このスイッチ素子ＳＷ２０は、出力信号ＳＧ１がＬレベルであるとき（トランジスタＴ１がオフするとき）にオフする。このようにスイッチ素子ＳＷ２０がオフすると、電流源２３がノードＮ２１から切り離される。このため、コンデンサＣ２１にはアンプ電流Ｉ２０（電流Ｉ２２）が流れる。これにより、コンデンサＣ２１は、電流Ｉ２２（アンプ電流Ｉ２０）により充電される。この結果、図４（ｂ）に示すように、出力信号ＳＧ１がＬレベルの期間（トランジスタＴ１のオフ期間Ｔｏｆｆ）では、参照電圧ＶＲ１が時間の経過とともに所定の傾きで上昇する。具体的には、オフ期間Ｔｏｆｆにおける参照電圧ＶＲ１の傾きｍ３は、コンデンサＣ２１の容量値をＣ２１とすると、

となる。

一方、図４（ａ）に示したスイッチ素子ＳＷ２０は、出力信号ＳＧ１がＨレベルであるとき（トランジスタＴ１がオンするとき）にオンする。このようにスイッチ素子ＳＷ２０がオンすると、電流源２３がスイッチ素子ＳＷ２０を介してノードＮ２１に接続される。このため、コンデンサＣ２１には、アンプ電流Ｉ２０と電流Ｉ２１とに応じた電流Ｉ２２が流れる。具体的には、コンデンサＣ２１には、アンプ電流Ｉ２０と電流Ｉ２１との差分電流となる電流Ｉ２２（＝Ｉ２１−Ｉ２０）が流れる。これにより、コンデンサＣ２１は、電流Ｉ２２（アンプ電流Ｉ２０と電流Ｉ２１との差分電流）により放電される。この結果、図４（ｂ）に示すように、出力信号ＳＧ１がＨレベルの期間（トランジスタＴ１のオン期間Ｔｏｎ）では、参照電圧ＶＲ１が時間の経過とともに所定の傾きで低下する。具体的には、オン期間Ｔｏｎにおける参照電圧ＶＲ１の傾きｍ４は、

となる。

このような図４（ａ）に示した参照電圧生成回路２０では、Ｈレベルの出力信号ＳＧ１に応答してスイッチ素子ＳＷ２０がオンされると、コンデンサＣ２１は、入力電圧Ｖｉに比例した電流Ｉ２１（＝α×Ｖｉ）とｇｍアンプ２２のアンプ電流Ｉ２０との差分電流によって放電される。ここで、トランジスタＴ１のオン・オフを決定する出力信号ＳＧ１によってスイッチ素子ＳＷ２０がオン・オフ制御され、且つコンデンサＣ２１に蓄積された電荷は電流Ｉ２１によって引き抜かれるため、コンデンサＣ２１から放電される電流の平均値Ｉａは、

となる。ここで、上記式１１におけるＤは、トランジスタＴ１のオンデューティである。

また、抵抗Ｒ２０，Ｒ２１及びコンデンサＣ２０を含むローパスフィルタは、コンデンサＣ２１の充電電圧である参照電圧ＶＲ１を累積平均化する。すなわち、誤差増幅回路２１の反転入力端子には、参照電圧ＶＲ１の平均値が供給される。この誤差増幅回路２１は、参照電圧ＶＲ１の平均値が基準電圧ＶＲ０と等しくなるように出力電圧ＶＮ２０を変更する。そして、その出力電圧ＶＮ２０に応じたアンプ電流Ｉ２０がｇｍアンプ２２で生成され、そのアンプ電流Ｉ２０がコンデンサＣ２１を充電するために流れる。すなわち、誤差増幅回路２１及びｇｍアンプ２２等によるフィードバック制御によって、コンデンサＣ２１から放電される電流の平均値Ｉａと等しくなるように上記アンプ電流Ｉ２０が生成される。このため、アンプ電流Ｉ２０は、

と表わすことができる。ここで、トランジスタＴ１のオンデューティＤは、上記式５より、

と表わすこともできる。したがって、アンプ電流Ｉ２０は、

となる。

上記式９、式１０及び式１４から、トランジスタＴ１のオフ期間Ｔｏｆｆにおける参照電圧ＶＲ１の傾きｍ３及びオン期間Ｔｏｎにおける参照電圧ＶＲ１の傾きｍ４は、

と表わすことができる。すなわち、オフ期間Ｔｏｆｆにおける参照電圧ＶＲ１は、出力電圧Ｖｏに比例して上昇し、オン期間Ｔｏｎにおける参照電圧ＶＲ１は、入力電圧Ｖｉと出力電圧Ｖｏとの電位差に比例して低下する。

以上のことから、参照電圧ＶＲ１は、コイル電流ＩＬと逆相の電圧信号と言える。具体的には、参照電圧ＶＲ１は、コイル電流ＩＬと逆相の三角波を持つ電圧信号と言える。より具体的には、参照電圧ＶＲ１は、コイル電流ＩＬのリップル成分（変動成分）とは逆方向に、該リップル成分の変化の割合に基づき変動する電圧信号と言える。詳述すると、図２に示すように、オン期間Ｔｏｎ（時刻ｔ１〜ｔ２参照）では、コイル電流ＩＬが入力電圧Ｖｉと出力電圧Ｖｏとの電位差に比例した傾きｍ１で増加する一方で、参照電圧ＶＲ１が入力電圧Ｖｉと出力電圧Ｖｏとの電位差に比例した傾きｍ４で低下する。また、オフ期間Ｔｏｆｆ（時刻ｔ２〜ｔ３参照）では、コイル電流ＩＬが出力電圧Ｖｏに比例した傾きｍ２で減少する一方で、参照電圧ＶＲ１が出力電圧Ｖｏに比例した傾きｍ３で上昇する。また、このように、参照電圧ＶＲ１とコイル電流ＩＬとは、周期（周波数）が同一の信号であって、互いの位相が約１８０度ずれた信号である。このため、例えば参照電圧ＶＲ１の振幅の極小点とコイル電流ＩＬの振幅の極大点とが時間的に一致し（時刻ｔ２参照）、参照電圧ＶＲ１の振幅の極大点とコイル電流ＩＬの振幅の極小点とが時間的に一致する（時刻ｔ３参照）。

そして、上述した誤差増幅回路２１及びｇｍアンプ２２等によるフィードバック制御によって、参照電圧ＶＲ１は、その平均値が基準電圧ＶＲ０と等しくなるように制御されている。

ところで、ＤＣ−ＤＣコンバータ１の負帰還ループの利得は、入力電圧Ｖｉに比例するとともに、参照電圧ＶＲ１のスロープ量Ｖｓｌｐに反比例する。したがって、周波数が０［Ｈｚ］の時の利得は、その時の利得をＧａｉｎとすると、

と表わすことができる。ここで、オフ期間Ｔｏｆｆにおける参照電圧ＶＲ１のスロープ量Ｖｓｌｐは、オフ期間Ｔｏｆｆの時間をＴｏｆｆとすると、上記式１５より、

となる。このため、上記式１８から明らかなように、アンプ電流Ｉ２０（電流Ｉ２１）の比例係数α及びコンデンサＣ２１の容量値を調整することにより、参照電圧ＶＲ１のスロープ量Ｖｓｌｐを調整することができる。さらに、上記式１７から明らかなように、電流Ｉ２１の比例係数α及びコンデンサＣ２１の容量値を調整することにより、負帰還ループの利得Ｇａｉｎを調整することができる。

なお、ｇｍアンプ２２は電圧電流変換回路の一例、アンプ電流Ｉ２０は第１電流の一例、電流Ｉ２１は第２電流の一例、電流Ｉ２２は第１電流と第２電流との差分電流の一例である。

次に、上記ｇｍアンプ２２の内部構成の一例を説明する。
図５に示すように、ｇｍアンプ２２は、ＮチャネルＭＯＳトランジスタＴ２０と、抵抗Ｒ２２と、ＰチャネルＭＯＳトランジスタＴ２１，Ｔ２２とを有している。

トランジスタＴ２０のゲートには、ノードＮ２０が接続されており、誤差増幅回路２１の出力電圧ＶＮ２０が供給される。トランジスタＴ２０のソースは抵抗Ｒ２２の第１端子に接続され、その抵抗Ｒ２２の第２端子はグランドに接続されている。また、トランジスタＴ２０のドレインはトランジスタＴ２１のドレインに接続されている。このトランジスタＴ２０は、出力電圧ＶＮ２０によってオン・オフ制御されるとともに、出力電圧ＶＮ２０によってオン抵抗が制御される。このトランジスタＴ２０には、出力電圧ＶＮ２０に比例した電流Ｉ２３が流れる。

トランジスタＴ２１のソースにはバイアス電圧ＶＢが供給される。また、トランジスタＴ２１のゲートは、同トランジスタＴ２１のドレインとトランジスタＴ２２のゲートとに接続されている。このトランジスタＴ２２は、そのソースにバイアス電圧ＶＢが供給され、ドレインに上記ノードＮ２１が接続されている。したがって、これらトランジスタＴ２１とトランジスタＴ２２とはカレントミラー回路に含まれる。このカレントミラー回路は、両トランジスタＴ２１，Ｔ２２の電気的特性に応じて、トランジスタＴ２１に流れる電流Ｉ２３に比例した上記アンプ電流Ｉ２０をトランジスタＴ２２に流す。すなわち、トランジスタＴ２２は、ノードＮ２１にアンプ電流Ｉ２０を吐き出す。

次に、上記電流源２３の内部構成の一例を説明する。
図６に示すように、電流源２３は、抵抗Ｒ２３，Ｒ２４，Ｒ２５と、オペアンプ２４と、ＮチャネルＭＯＳトランジスタＴ２３と、ＰチャネルＭＯＳトランジスタＴ２４，Ｔ２５と、ＮチャネルＭＯＳトランジスタＴ２６，Ｔ２７とを有している。

オペアンプ２４の非反転入力端子には、入力電圧Ｖｉに応じた電圧ＶＮ２２が供給される。本例では、オペアンプ２４の非反転入力端子には、抵抗Ｒ２３，Ｒ２４により生成された電圧ＶＮ２２が供給される。具体的には、抵抗Ｒ２３の第１端子には、入力端子Ｐｉが接続されることにより、入力電圧Ｖｉが入力される。また、抵抗Ｒ２３の第２端子が抵抗Ｒ２４の第１端子に接続されるとともに、その抵抗Ｒ２４の第２端子がグランドに接続されている。これら抵抗Ｒ２３，Ｒ２４間のノードＮ２２がオペアンプ２４の非反転入力端子に接続されている。ここで、抵抗Ｒ２３，Ｒ２４は、それぞれの抵抗値に応じて、入力電圧Ｖｉを分圧した電圧ＶＮ２２を生成する。この電圧ＶＮ２２の値は、抵抗Ｒ２３，Ｒ２４の抵抗値の比と、入力電圧Ｖｉとグランドの電位差とに対応する。このため、オペアンプ２４の非反転入力端子には、入力電圧Ｖｉに比例した電圧ＶＮ２２が供給されることになる。

オペアンプ２４の出力端子は、トランジスタＴ２３のゲートに接続されている。このトランジスタＴ２３のソースが抵抗Ｒ２５の第１端子及びオペアンプ２４の反転入力端子に接続されるとともに、その抵抗Ｒ２５の第２端子がグランドに接続されている。また、トランジスタＴ２３のドレインはトランジスタＴ２４のドレインに接続されている。

抵抗Ｒ２５の両端子間には、この抵抗Ｒ２５に流れる電流と抵抗Ｒ２５の抵抗値に応じた電位差が生じる。オペアンプ２４は、抵抗Ｒ２５とトランジスタＴ２３との間のノードの電位を、ノードＮ２２の電圧ＶＮ２２と等しくするように、トランジスタＴ２３のゲート電圧を生成する。すなわち、抵抗Ｒ２５の第１端子の電圧がノードＮ２２の電圧ＶＮ２２になるように制御される。したがって、抵抗Ｒ２５の両端子間には、この抵抗Ｒ２５の抵抗値と、両端子間の電位差（電圧ＶＮ２２）とに応じた電流Ｉ２５が流れる。このため、電流Ｉ２５は、

と表わすことができる。すなわち、抵抗Ｒ２５の両端子間には、入力電圧Ｖｉに比例した電流Ｉ２５が流れる。

上記トランジスタＴ２４のソースにはバイアス電圧ＶＢが供給される。また、トランジスタＴ２４のゲートは、同トランジスタＴ２４のドレインとトランジスタＴ２５のゲートとに接続されている。上記トランジスタＴ２５は、そのソースにバイアス電圧ＶＢが供給され、ドレインがトランジスタＴ２６のドレインに接続されている。したがって、これらトランジスタＴ２４とトランジスタＴ２５とはカレントミラー回路に含まれる。このカレントミラー回路は、両トランジスタＴ２４，Ｔ２５の電気的特性に応じて、トランジスタＴ２４に流れる電流Ｉ２５に比例した電流Ｉ２６をトランジスタＴ２５に流す。この電流Ｉ２６は、トランジスタＴ２４，Ｔ２５を含むカレントミラー回路のミラー比をＭ１とすると、

と表わすことができる。

上記トランジスタＴ２６のソースはグランドに接続されている。また、トランジスタＴ２６のゲートは、同トランジスタＴ２６のドレインとトランジスタＴ２７のゲートとに接続されている。上記トランジスタＴ２７は、そのソースがグランドに接続され、ドレインが上記ノードＮ２１に接続されている。したがって、これらトランジスタＴ２６とトランジスタＴ２７とはカレントミラー回路に含まれる。このカレントミラー回路は、両トランジスタＴ２６，Ｔ２７の電気的特性に応じて、トランジスタＴ２６に流れる電流Ｉ２６に比例した上記電流Ｉ２１をトランジスタＴ２７に流す。すなわち、トランジスタＴ２７は、ノードＮ２１から電流Ｉ２１を吸い込む。この電流Ｉ２１は、トランジスタＴ２６，Ｔ２７を含むカレントミラー回路のミラー比をＭ２とすると、

と表わすこともできる。したがって、電流Ｉ２１の比例係数αは、

となる。この式２２、上記式１７及び上記式１８より、抵抗Ｒ２３〜Ｒ２５の抵抗値、ミラー比Ｍ１，Ｍ２、及び図４に示したコンデンサＣ２１の容量値を適宜調整することにより、参照電圧ＶＲ１のスロープ量Ｖｓｌｐ及び負帰還ループの利得Ｇａｉｎを調整できることが分かる。

次に、出力端子Ｐｏに接続される負荷が急変した場合におけるＤＣ−ＤＣコンバータ１の動作について説明する。図７は、負荷が急増した場合、具体的には出力電流Ｉｏを０［Ａ］から３［Ａ］に急増させた場合のシミュレーション結果を示している。なお、図７のシミュレーション条件は、入力電圧Ｖｉが１２［Ｖ］、出力電圧Ｖｏが１．２［Ｖ］、コイルＬのインダクタンス値が１．５［μＨ］、コンデンサＣ１の容量値が４４［μＦ］、等価直列抵抗ＥＳＲが０［Ω］である。このように、図７は、等価直列抵抗ＥＳＲを小さい値（ここでは、０［Ω］）に設定したときのシミュレーション結果を示している。

図７に示すように、今、時刻ｔ４において、負荷が急増して出力電流Ｉｏが急増すると、出力電圧Ｖｏが急激に低下する。すると、トランジスタＴ１のオフ期間Ｔｏｆｆを短くし、オン期間ＴｏｎでコイルＬにエネルギーを蓄積して出力電圧Ｖｏを上昇させるように動作しようとする。このとき、比較器１０に入力される参照電圧ＶＲ１は、コイル電流ＩＬの変化の割合に基づき電圧値が変化する。ここで、コイル電流ＩＬは、出力電圧Ｖｏに対して位相が９０度進んでいる。このため、そのコイル電流ＩＬの変化の割合に基づき変動する参照電圧ＶＲ１には位相進み成分が導入されていると言える。そして、その位相進み成分の導入された参照電圧ＶＲ１と帰還電圧ＶＦＢとの比較結果に応じてトランジスタＴ１がスイッチング制御される。したがって、ＤＣ−ＤＣコンバータ１は、負荷急増に伴って出力電圧Ｖｏが急激に低下した場合に、オフ期間Ｔｏｆｆが短くなるのを抑制するように動作する（時刻ｔ４〜ｔ５参照）。このような動作は、出力電圧とコイル電流の２つの信号をフィードバックしてメイン側のトランジスタのオンデューティを制御する電流モード制御のＤＣ−ＤＣコンバータにおける負荷急変時の動作と略同じである。すなわち、ＤＣ−ＤＣコンバータ１は、コイル電流ＩＬの変動成分（交流成分）に対応して変動する参照電圧ＶＲ１を生成することで、負荷急変時に擬似的に電流モード制御で動作することができる。これにより、最大で９０度の位相余裕を確保することができ、従来のＤＣ−ＤＣコンバータ４よりも位相余裕を確保することができる。したがって、ＤＣ−ＤＣコンバータ１では、負荷急変時のリンギングの発生を抑制することができる。以下に、この点について図８及び図９に示したシミュレーション結果を参照して説明する。

図８は、本実施形態のＤＣ−ＤＣコンバータ１と従来のＤＣ−ＤＣコンバータ４との周波数特性についてシミュレーションした結果を示したものである。なお、図８（ａ）には、周波数に対する負帰還ループの利得の位相の変化を表わす位相曲線が示され、図８（ｂ）には、周波数に対する負帰還ループの利得の変化を表わすゲイン曲線が示されている。また、図９は、ＤＣ−ＤＣコンバータ１，４において、出力電流Ｉｏを急変させたときの出力電圧Ｖｏ，Ｖｏ１の変化についてシミュレーションした結果を示したものである。なお、図８及び図９のシミュレーション条件は、先の図７に示したシミュレーション条件と同様である。すなわち、図８及び図９に示したシミュレーション条件は、入力電圧Ｖｉが１２［Ｖ］、出力電圧Ｖｏが１．２［Ｖ］、コイルＬのインダクタンス値が１．５［μＨ］、コンデンサＣ１の容量値が４４［μＦ］、等価直列抵抗ＥＳＲが０［Ω］である。

ここで、図１に示した等価直列抵抗ＥＳＲで出来る零点Ｚ１は、

と表わすことができる。この等価直列抵抗ＥＳＲが小さくなると零点周波数が高周波になり、等価直列抵抗ＥＳＲでの位相余裕の確保が困難になる。このため、従来のＤＣ−ＤＣコンバータ４では、等価直列抵抗ＥＳＲが小さくなると、十分な位相余裕（例えば、４５度以上の位相余裕）を確保することができない。具体的には、図８のシミュレーション結果に示されるように、従来のＤＣ−ＤＣコンバータ４では、等価直列抵抗ＥＳＲが小さくなると（ここでは、０［Ω］）、位相余裕を３５．３度しか確保できず、位相余裕を十分に確保することができない。すると、図９に示すように、出力電流Ｉｏが急変して高周波動作になったときに、位相余裕が足りないために、出力電圧Ｖｏ１にリンギングが生じるという問題がある。

これに対し、本実施形態のＤＣ−ＤＣコンバータ１では、等価直列抵抗ＥＳＲでの位相余裕の確保が困難になった場合であっても、コイル電流ＩＬの変化の割合に基づき変動する参照電圧ＶＲ１を生成したことにより、十分な位相余裕を確保することができる。具体的には、ＤＣ−ＤＣコンバータ１は、図８のシミュレーション結果では、位相余裕が６３．２度となり、従来のＤＣ−ＤＣコンバータ４よりも約３０度位相余裕を多く確保することができる。また、ＤＣ−ＤＣコンバータ１では、従来のＤＣ−ＤＣコンバータ４よりも周波数帯域が高周波側に広がっている。そして、上述のように十分な位相余裕が確保されたＤＣ−ＤＣコンバータ１では、図９に示すように、出力電流Ｉｏが急変して高周波動作になっても、出力電圧Ｖｏにリンギングが発生することが抑制される。すなわち、ＤＣ−ＤＣコンバータ１は、十分な位相余裕を確保できたことにより、従来のＤＣ−ＤＣコンバータ４よりも発振に対する安定性が向上している。

ここで、上記リンギングの発生について別の見方をすると、従来のＤＣ−ＤＣコンバータ４では、電圧モード制御のＤＣ−ＤＣコンバータの負荷急変時の動作と同様に、負荷急増に伴って出力電圧Ｖｏが急激に低下したときに、その出力電圧Ｖｏの電圧値が下がり終わるまでトランジスタＴ１をオンし続ける。すると、出力電流Ｉｏの供給量が過大となり、出力電圧Ｖｏ１がオーバーシュートするため、その後は出力電流Ｉｏの供給量を下げるように動作する。しかし、このとき、オーバーシュートした出力電圧Ｖｏ１に基づいて出力電流Ｉｏの供給量を制御するため、出力電流Ｉｏの供給量が過小になってしまう。このような動作が繰り返されることにより、図９に示したようなリンギングが出力電圧Ｖｏに生じることになる。このように、従来のＤＣ−ＤＣコンバータ４では、コイル電流ＩＬよりも９０度位相が遅れている出力電圧Ｖｏ１のみをフィードバックしてメイン側のトランジスタをスイッチング制御しているために、負荷急変時に出力電圧Ｖｏにリンギングが生じてしまう。

これに対し、ＤＣ−ＤＣコンバータ１では、出力電圧Ｖｏに応じた帰還電圧ＶＦＢと比較される参照電圧ＶＲ１をコイル電流ＩＬのリップル成分に対応して変動させるようにした。これにより、ＤＣ−ＤＣコンバータ１では、図７の時刻ｔ４〜ｔ５に示すように、負荷急増に伴って出力電圧Ｖｏが急激に低下するときに、その出力電圧Ｖｏの低下時であってもトランジスタＴ１のオフ期間Ｔｏｆｆが確保される（トランジスタＴ１がオフされる）。このため、出力電流Ｉｏの供給量が過大となることが抑制され、出力電圧Ｖｏのオーバーシュートの発生が抑制される。これにより、ＤＣ−ＤＣコンバータ１では、負荷急変時に出力電圧Ｖｏにリンギングが発生することが抑制される。なお、図７に示したシミュレーション結果では、出力電圧Ｖｏの急激な低下が終了した後（時刻ｔ５参照）、出力電圧Ｖｏが目標電圧に近づくようにその出力電圧Ｖｏの電圧値が徐々に上昇する。

ところで、上述したように、ＤＣ−ＤＣコンバータ１は、コイル電流ＩＬのリップル成分に応じて変動する参照電圧ＶＲ１を生成することで、負荷急変時に擬似的に電流モード制御で動作する。但し、ＤＣ−ＤＣコンバータ１の参照電圧生成回路２０では、参照電圧ＶＲ１の平均値（中心値）が基準電圧ＶＲ０と一致するように誤差増幅回路２１でフィードバック制御しており、この点が上記電流モード制御と異なる。詳述すると、電流モード制御の場合には、出力電流の増加に伴って、誤差増幅回路の出力は出力電流の直流成分の分だけその動作点が移行する。これに対し、ＤＣ−ＤＣコンバータ１の参照電圧生成回路２０では、常に参照電圧ＶＲ１の平均値が基準電圧ＶＲ０に近づくように動作するため、コイル電流ＩＬの交流成分（変動成分）のみを擬似的に再現して参照電圧ＶＲ１を生成していると言える。このようなＤＣ−ＤＣコンバータ１では、入力電圧Ｖｉの電圧値や出力電流Ｉｏの電流値に関わらず、参照電圧ＶＲ１の平均値が基準電圧ＶＲ０（一定電圧）に維持され、出力電圧Ｖｏが基準電圧ＶＲ０に基づく目標電圧（一定電圧）に維持される。

以上説明したように、本実施形態によれば、以下の効果を奏することができる。
（１）コイル電流ＩＬの変化の割合に基づき変化する参照電圧ＶＲ１を生成し、その参照電圧ＶＲ１と帰還電圧ＶＦＢとの比較結果に応じたタイミングでトランジスタＴ１をスイッチングするようにした。これにより、負荷急変時に擬似的に電流モード制御で動作させることができ、最大で９０度の位相余裕を確保することができる。したがって、負荷急変時に出力電圧Ｖｏにリンギングが発生することを好適に抑制することができる。

（２）参照電圧ＶＲ１の平均値が基準電圧ＶＲ０に等しくなるように参照電圧ＶＲ１を生成するようにした。これにより、入力電圧Ｖｉの電圧値や出力電流Ｉｏの電流値に関わらず、出力電圧Ｖｏを基準電圧ＶＲ０に基づく目標電圧（一定電圧）に維持することができる。すなわち、入力電圧Ｖｉや出力電流Ｉｏが変動しても、参照電圧ＶＲ１を横切る時の出力電圧Ｖｏの電圧値が変動することを抑制できる。この結果、出力電圧Ｖｏの安定化を図ることができる。

（３）コイル電流ＩＬの変化の割合に基づき変化する参照電圧ＶＲ１を生成することによって、等価直列抵抗ＥＳＲが小さい場合であっても十分な位相余裕を確保することができる。このため、コンデンサＣ１として、等価直列抵抗ＥＳＲの小さいセラミックコンデンサを用いることができる。これにより、ＤＣ−ＤＣコンバータ１の小型化及び低コスト化を図ることができる。

（第２実施形態）
以下、第２実施形態について、図１０〜図１３に従って説明する。この実施形態のＤＣ−ＤＣコンバータ１ａでは、参照電圧ＶＲ２を生成する参照電圧生成回路２０ａの内部構成、及び参照電圧ＶＲ２を入力する比較器１１の構成が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。

図１０に示すように、制御回路３ａ内の参照電圧生成回路２０ａには、入力電圧Ｖｉと、基準電源Ｅ１にて生成される基準電圧ＶＲ０と、ＲＳ−ＦＦ回路３０の出力端子Ｑから出力される出力信号ＳＧ１とが入力される。この参照電圧生成回路２０ａは、基準電圧ＶＲ０に応じて生成される第１電流と、入力電圧Ｖｉに比例した第２電流との差分電流に応じて、コイル電流ＩＬの変化の割合に基づき電圧値が変化する参照電圧ＶＲ２を生成する。例えば参照電圧生成回路２０ａは、第１電流と第２電流との差分電流に応じて、上記コイル電流ＩＬと同相の関係で電圧値が変動する参照電圧ＶＲ２を生成する。また、参照電圧生成回路２０ａは、参照電圧ＶＲ２の平均値が基準電圧ＶＲ０と一致するように参照電圧ＶＲ２を生成する。

比較器１１は、４つの入力端子、具体的には２つの反転入力端子と２つの非反転入力端子とを有している。比較器１１の一方の反転入力端子には、出力電圧Ｖｏに応じた帰還電圧ＶＦＢが入力され、比較器１１の他方の反転入力端子には、上記参照電圧ＶＲ２が入力される。また、比較器１１の２つの非反転入力端子にはそれぞれ基準電圧ＶＲ０が入力される。

比較器１１は、帰還電圧ＶＦＢと参照電圧ＶＲ２と２つの基準電圧ＶＲ０との比較結果に応じた出力信号Ｓ１ａを生成する。具体的には、比較器１１は、帰還電圧ＶＦＢと参照電圧ＶＲ２とを加算した結果が、２つの基準電圧ＶＲ０を加算した結果よりも高いときにＬレベルの出力信号Ｓ１ａを生成する。また、比較器１１は、帰還電圧ＶＦＢと参照電圧ＶＲ２とを加算した結果が、２つの基準電圧ＶＲ０を加算した結果よりも低いときにＨレベルの出力信号Ｓ１ａを生成する。なお、この出力信号Ｓ１ａは、上記第１実施形態の出力信号Ｓ１と同じタイミングで信号レベルが遷移する信号である。

次に、参照電圧生成回路２０ａの内部構成の一例を説明する。
図１１に示すように、参照電圧生成回路２０ａは、誤差増幅回路２１ａと、ｇｍアンプ２２ａと、抵抗Ｒ２０ａ，Ｒ２１ａと、コンデンサＣ２０ａ，Ｃ２１ａと、スイッチ素子ＳＷ２０ａと、電流源２３ａとを有している。

誤差増幅回路２１ａの非反転入力端子には基準電圧ＶＲ０が供給される。この誤差増幅回路２１ａの出力端子は、抵抗Ｒ２０ａの第１端子とｇｍアンプ２２ａの入力端子に接続されている。抵抗Ｒ２０ａの第２端子がコンデンサＣ２０ａの第１端子に接続され、そのコンデンサＣ２０ａの第２端子が誤差増幅回路２１ａの反転入力端子に接続されている。

ｇｍアンプ２２ａの出力端子が抵抗Ｒ２１ａの第１端子に接続され、その抵抗Ｒ２１ａの第２端子が誤差増幅回路２１ａの反転入力端子とコンデンサＣ２０ａの第２端子に接続されている。なお、抵抗Ｒ２０ａ，Ｒ２１ａ及びコンデンサＣ２０ａはローパスフィルタとして機能する。

上記ｇｍアンプ２２ａの出力端子はスイッチ素子ＳＷ２０ａの第１端子に接続されている。このｇｍアンプ２２ａは、誤差増幅回路２１ａの出力電圧ＶＮ２０ａ（ノードＮ２０ａの電圧）を電流に変換し、出力電圧ＶＮ２０ａに応じたアンプ電流Ｉ２０ａを生成する。例えばｇｍアンプ２２ａは、そのｇｍアンプ２２ａとスイッチ素子ＳＷ２０ａとの間のノードＮ２１ａから上記アンプ電流Ｉ２０ａを吸い込む。

上記スイッチ素子ＳＷ２０ａの第２端子は電流源２３ａの第１端子に接続され、その電流源２３ａの第２端子にはバイアス電圧ＶＢが供給される。スイッチ素子ＳＷ２０ａは、例えばＮチャネルＭＯＳトランジスタである。また、電流源２３ａは、入力電圧Ｖｉに比例した電流Ｉ２１ａ（＝α×Ｖｉ）を流す。例えば電流源２３ａは、上記ノードＮ２１ａに電流Ｉ２１ａを吐き出す。

ｇｍアンプ２２ａとスイッチ素子ＳＷ２０ａとの間のノードＮ２１ａはコンデンサＣ２１ａの第１端子に接続され、そのコンデンサＣ２１ａの第２端子はグランドに接続されている。このコンデンサＣ２１ａには、アンプ電流Ｉ２０ａと電流Ｉ２１ａとに応じた電流Ｉ２２ａが流れる。そして、コンデンサＣ２１ａの第１端子（ノードＮ２１ａ）の電圧（コンデンサＣ２１ａの充電電圧）が上記参照電圧ＶＲ２として出力される。

上記スイッチ素子ＳＷ２０ａの制御端子には、上記ＲＳ−ＦＦ回路３０（図１参照）から出力される出力信号ＳＧ１が供給される。このスイッチ素子ＳＷ２０ａは、出力信号ＳＧ１がＬレベルであるとき（メイン側のトランジスタＴ１がオフするとき）にオフする。このようにスイッチ素子ＳＷ２０ａがオフすると、電流源２３ａがノードＮ２１ａから切り離される。このため、コンデンサＣ２１ａは、アンプ電流Ｉ２０ａ（電流Ｉ２２ａ）により放電される。この結果、図１１（ｂ）に示すように、出力信号ＳＧ１がＬレベルの期間（トランジスタＴ１のオフ期間Ｔｏｆｆ）では、参照電圧ＶＲ２が時間の経過とともに所定の傾きで低下する。具体的には、オフ期間Ｔｏｆｆにおける参照電圧ＶＲ２の傾きｍ５は、コンデンサＣ２１ａの容量値をＣ２１ａとすると、

となる。

一方、図１１（ａ）に示したスイッチ素子ＳＷ２０ａは、出力信号ＳＧ１がＨレベルであるとき（トランジスタＴ１がオンするとき）にオンする。このようにスイッチ素子ＳＷ２０ａがオンすると、電流源２３ａがスイッチ素子ＳＷ２０ａを介してノードＮ２１ａに接続される。このため、コンデンサＣ２１ａには、アンプ電流Ｉ２０ａと電流Ｉ２１ａとに応じた電流Ｉ２２ａが流れる。具体的には、コンデンサＣ２１ａには、アンプ電流Ｉ２０ａと電流Ｉ２１ａとの差分電流となる電流Ｉ２２ａ（＝Ｉ２１ａ−Ｉ２０ａ）が流れる。これにより、コンデンサＣ２１ａは、電流Ｉ２２ａ（アンプ電流Ｉ２０ａと電流Ｉ２１ａとの差分電流）により充電される。この結果、図１１（ｂ）に示すように、出力信号ＳＧ１がＨレベルの期間（トランジスタＴ１のオン期間Ｔｏｎ）では、参照電圧ＶＲ２が時間の経過とともに所定の傾きで上昇する。具体的には、オン期間Ｔｏｎにおける参照電圧ＶＲ２の傾きｍ６は、

となる。

このような図１１（ａ）に示した参照電圧生成回路２０ａでは、Ｈレベルの出力信号ＳＧ１に応答してスイッチ素子ＳＷ２０ａがオンされると、コンデンサＣ２１ａは、入力電圧Ｖｉに比例した電流Ｉ２１ａ（＝α×Ｖｉ）とｇｍアンプ２２ａのアンプ電流Ｉ２０ａとの差分電流によって充電される。ここで、トランジスタＴ１のオン・オフを決定する出力信号ＳＧ１によってスイッチ素子ＳＷ２０ａがオン・オフ制御され、且つ電流Ｉ２１ａによってコンデンサＣ２１ａに電荷が蓄積されるため、コンデンサＣ２１ａに充電される電流の平均値Ｉｂは、

となる。

また、抵抗Ｒ２０ａ，Ｒ２１ａ及びコンデンサＣ２０ａを含むローパスフィルタは、コンデンサＣ２１ａの充電電圧である参照電圧ＶＲ２を累積平均化する。すなわち、誤差増幅回路２１ａの反転入力端子には、参照電圧ＶＲ２の平均値が供給される。この誤差増幅回路２１ａは、参照電圧ＶＲ２の平均値が基準電圧ＶＲ０と等しくなるように出力電圧ＶＮ２０ａを変更する。そして、その出力電圧ＶＮ２０ａに応じたアンプ電流Ｉ２０ａがｇｍアンプ２２ａで生成され、そのアンプ電流Ｉ２０ａがコンデンサＣ２１ａを放電するために流れる。すなわち、誤差増幅回路２１ａ及びｇｍアンプ２２ａ等によるフィードバック制御によって、コンデンサＣ２１ａに充電される電流の平均値Ｉｂと等しくなるように上記アンプ電流Ｉ２０ａが生成される。このため、アンプ電流Ｉ２０ａは、

と表わすことができる。さらに、上記式１３より、トランジスタＴ１のオンデューティＤを入力電圧Ｖｉと出力電圧Ｖｏとの比に置き換えると、アンプ電流Ｉ２０ａは、

となる。

上記式２４、式２５及び式２８から、トランジスタＴ１のオフ期間Ｔｏｆｆにおける参照電圧ＶＲ２の傾きｍ５及びオン期間Ｔｏｎにおける参照電圧ＶＲ２の傾きｍ６は、

と表わすことができる。すなわち、オフ期間Ｔｏｆｆにおける参照電圧ＶＲ２は、出力電圧Ｖｏに比例して低下し、オン期間Ｔｏｎにおける参照電圧ＶＲ２は、入力電圧Ｖｉと出力電圧Ｖｏとの電位差に比例して上昇する。

以上のことから、参照電圧ＶＲ２は、コイル電流ＩＬと同相の電圧信号と言える。具体的には、参照電圧ＶＲ２は、コイル電流ＩＬと同相の三角波を持つ電圧信号と言える。より具体的には、参照電圧ＶＲ２は、コイル電流ＩＬのリップル成分（変動成分）と同一の方向に、リップル成分の変化の割合に基づき変動する電圧信号と言える。詳述すると、図２及び図１１（ｂ）に示すように、オフ期間Ｔｏｆｆでは、コイル電流ＩＬが出力電圧Ｖｏに比例した傾きｍ２で減少する一方で、参照電圧ＶＲ２が出力電圧Ｖｏに比例した傾きｍ５で低下する。また、オン期間Ｔｏｎでは、コイル電流ＩＬが入力電圧Ｖｉと出力電圧Ｖｏとの電位差に比例した傾きｍ１で増加する一方で、参照電圧ＶＲ２が入力電圧Ｖｉと出力電圧Ｖｏとの電位差に比例した傾きｍ６で上昇する。このように、参照電圧ＶＲ２とコイル電流ＩＬとは、周期（周波数）が同一の信号であって、互いの位相が一致した信号である。

そして、上述した誤差増幅回路２１ａ及びｇｍアンプ２２ａ等によるフィードバック制御によって、参照電圧ＶＲ２は、その平均値が基準電圧ＶＲ０と等しくなるように制御されている。

次に、上記ｇｍアンプ２２ａの内部構成の一例を説明する。
図１２に示すように、ｇｍアンプ２２ａは、ＮチャネルＭＯＳトランジスタＴ２０と、抵抗Ｒ２２とを有している。すなわち、ｇｍアンプ２２ａは、上記第１実施形態のｇｍアンプ２２からトランジスタＴ２１，Ｔ２２が省略された構成を有している。

トランジスタＴ２０のゲートには、ノードＮ２０ａが接続されており、誤差増幅回路２１ａの出力電圧ＶＮ２０ａが供給される。トランジスタＴ２０のソースは抵抗Ｒ２２の第１端子に接続され、その抵抗Ｒ２２の第２端子はグランドに接続されている。また、トランジスタＴ２０のドレインは上記ノードＮ２１ａに接続されている。このトランジスタＴ２０は、出力電圧ＶＮ２０ａによってオン・オフ制御されるとともに、出力電圧ＶＮ２０ａによってオン抵抗が制御される。このトランジスタＴ２０には、出力電圧ＶＮ２０ａに比例した上記アンプ電流Ｉ２０ａが流れる。すなわち、トランジスタＴ２０は、ノードＮ２１ａからアンプ電流Ｉ２０ａを吸い込む。

次に、上記電流源２３ａの内部構成の一例を説明する。
図１３に示すように、電流源２３ａは、抵抗Ｒ２３，Ｒ２４，Ｒ２５と、オペアンプ２４と、ＮチャネルＭＯＳトランジスタＴ２３と、ＰチャネルＭＯＳトランジスタＴ２４，Ｔ２５とを有している。すなわち、電流源２３ａは、上記第１実施形態の電流源２３からトランジスタＴ２６，Ｔ２７が省略された構成を有している。

オペアンプ２４の非反転入力端子には、入力電圧Ｖｉが抵抗Ｒ２３，Ｒ２４により分圧されて生成された電圧ＶＮ２２が供給される。オペアンプ２４の出力端子は、トランジスタＴ２３のゲートに接続されている。このトランジスタＴ２３のソースが抵抗Ｒ２５の第１端子及びオペアンプ２４の反転入力端子に接続されている。抵抗Ｒ２５の両端子間には、この抵抗Ｒ２５の抵抗値と、両端子間の電位差（電圧ＶＮ２２）とに応じた電流Ｉ２５が流れる。

トランジスタＴ２４とトランジスタＴ２５とはカレントミラー接続されている。トランジスタＴ２５のドレインは上記ノードＮ２１ａに接続されている。これらトランジスタＴ２４，Ｔ２５を含むカレントミラー回路は、両トランジスタＴ２４，Ｔ２５の電気的特性に応じて、トランジスタＴ２４に流れる電流Ｉ２５に比例した上記電流Ｉ２１ａをトランジスタＴ２５に流す。すなわち、トランジスタＴ２５は、ノードＮ２１ａに電流Ｉ２１ａを吐き出す。この電流Ｉ２１ａは、トランジスタＴ２４，Ｔ２５を含むカレントミラー回路のミラー比をＭ１とすると、上記式１９より、

と表わすことができる。したがって、電流Ｉ２１ａの比例係数αは、

となる。この式３２、上記式１７及び上記式１８より、抵抗Ｒ２３〜Ｒ２５の抵抗値、ミラー比Ｍ１、及び図１１に示したコンデンサＣ２１ａの容量値を適宜調整することにより、参照電圧ＶＲ２のスロープ量及び負帰還ループの利得Ｇａｉｎを調整できることが分かる。

以上説明した本実施形態によれば、上記第１実施形態と同様の効果を奏する。
（他の実施形態）
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。

・上記各実施形態の参照電圧生成回路２０，２０ａでは、参照電圧ＶＲ１，ＶＲ２の平均値が基準電圧ＶＲ０と等しくなるように参照電圧ＶＲ１，ＶＲ２を生成するようにした。これに限らず、例えばコイル電流ＩＬの変化の割合に基づき基準電圧ＶＲ０を変化させて参照電圧ＶＲ１，ＶＲ２を生成するようにしてもよい。すなわち、コイル電流ＩＬのリップル成分に対応するリップルを基準電圧ＶＲ０に付加して参照電圧ＶＲ１，ＶＲ２を生成するようにしてもよい。

・上記各実施形態では、コイル電流ＩＬの変化の割合に基づき基準電圧ＶＲ０を変化させて参照電圧ＶＲ１，ＶＲ２を生成するようにした。これに限らず、例えばコイル電流ＩＬの変化の割合に基づき帰還電圧ＶＦＢ（第２帰還電圧）を変化させて第１帰還電圧を生成するようにしてもよい。すなわち、コイル電流ＩＬのリップル成分に対応するリップルを帰還電圧ＶＦＢ（第２帰還電圧）に付加して第１帰還電圧を生成するようにしてもよい。具体的には、上記帰還電圧ＶＦＢに応じて生成される電流（第３電流）と、入力電圧Ｖｉに比例した電流（第４電流）との差分電流に応じて、コイル電流ＩＬのリップル成分に対応するリップルを帰還電圧ＶＦＢに付加して第１帰還電圧を生成するようにしてもよい。さらに、この場合には、上記各実施形態と同様に、第１帰還電圧の平均値が帰還電圧ＶＦＢと等しくなるように第１帰還電圧を生成することが好ましい。なお、この場合には、上記第１帰還電圧を生成する回路が帰還電圧生成回路となる。

・上記各実施形態及び上記変形例では、出力電圧Ｖｏを抵抗Ｒ１，Ｒ２で分圧した分圧電圧を帰還電圧ＶＦＢとした。これに限らず、例えば出力電圧Ｖｏそのものを帰還電圧ＶＦＢ（第２帰還電圧）としてもよい。

・上記各実施形態では、参照電圧生成回路２０，２０ａのスイッチ素子ＳＷ２０，ＳＷ２０ａの制御端子に出力信号ＳＧ１を供給するようにしたが、メイン側のトランジスタＴ１のオン期間及びオフ期間に対応する信号であれば特に制限されない。例えば出力信号ＳＧ２や制御信号ＤＨ，ＤＬをスイッチ素子ＳＷ２０，ＳＷ２０ａの制御端子に供給するようにしてもよいし、トランジスタＴ１，Ｔ２間のノードＬＸの電圧をスイッチ素子ＳＷ２０，ＳＷ２０ａの制御端子に供給するようにしてもよい。

・上記各実施形態では、タイマ回路４０を、出力信号Ｓ１の立ち上がりタイミングから、入力電圧Ｖｉと出力電圧Ｖｏに依存した時間経過後にＨレベルとなる出力信号Ｓ２を出力するように構成した。このタイマ回路４０の構成を適宜変更してもよい。例えば、タイマ回路４０を固定された時間経過後にＨレベルとなる出力信号Ｓ２を出力するように構成してもよい。また、タイマ回路４０を、入力電圧Ｖｉのみ（もしくは出力電圧Ｖｏのみ）に依存した時間経過後にＨレベルとなる出力信号Ｓ２を出力するように構成してもよい。

・あるいは、ＲＳ−ＦＦ回路３０及びタイマ回路４０に代えて１ショットフリップフロップ回路を設けるようにしてもよい。
・上記各実施形態では、スイッチ回路の一例としてＰチャネルＭＯＳトランジスタＴ１を開示したが、ＮチャネルＭＯＳトランジスタを用いてもよい。また、スイッチ回路としてバイポーラトランジスタを用いてもよい。あるいは、複数のトランジスタを含むスイッチ回路を用いてもよい。

・上記各実施形態における基準電圧ＶＲ０を制御回路３，３ａの外部で生成するようにしてもよい。すなわち、基準電源Ｅ１を制御回路３，３ａの外部に設けるようにしてもよい。

・上記各実施形態における帰還電圧ＶＦＢを制御回路３，３ａの外部で生成するようにしてもよい。すなわち、抵抗Ｒ１，Ｒ２を制御回路３，３ａの外部に設けるようにしてもよい。

・上記各実施形態におけるトランジスタＴ１，Ｔ２を制御回路３，３ａに含めるようにしてもよい。また、コンバータ部２を制御回路３，３ａに含めるようにしてもよい。
・上記各実施形態では、同期整流方式のＤＣ−ＤＣコンバータに具体化したが、非同期整流方式のＤＣ−ＤＣコンバータに具体化してもよい。

・上記各実施形態では、帰還電圧ＶＦＢと参照電圧ＶＲ１とを比較し、その比較結果に応じてメイン側のトランジスタＴ１のオンタイミングを設定するＤＣ−ＤＣコンバータに具体化した。これに限らず、例えば帰還電圧ＶＦＢと参照電圧ＶＲ１とを比較し、その比較結果に応じてメイン側のトランジスタＴ１のオフタイミングを設定するＤＣ−ＤＣコンバータに具体化してもよい。

・図１４に、上記ＤＣ−ＤＣコンバータ１（又はＤＣ−ＤＣコンバータ１ａ）を備える電子機器１００の一例を示す。電子機器１００は、本体部１１０と、本体部１１０に電力を供給する電源部１３０とを有している。

まず、本体部１１０の内部構成例を説明する。
プログラムを実行する中央処理装置（ＣＰＵ）１１１には、そのＣＰＵ１１１で実行されるプログラム又はＣＰＵ１１１が処理するデータを記憶するメモリ１１２が接続されている。また、ＣＰＵ１１１には、インタフェース（Ｉ／Ｆ）１１３を介してキーボード１１４Ａ及びポインティングデバイス１１４Ｂが接続されている。ポインティングデバイス１１４Ｂは、例えばマウス、トラックボール、タッチパネルや静電センサを有するフラットデバイス等である。

また、ＣＰＵ１１１には、インタフェース１１５を介してディスプレイ１１６が接続され、インタフェース１１７を介して通信部１１８が接続されている。ディスプレイ１１６は、例えば液晶ディスプレイやエレクトロルミネッセンスパネル等である。通信部１１８は、例えばローカルエリアネットワークボード等である。

また、ＣＰＵ１１１には、インタフェース１１９を介して外部記憶装置１２０が接続され、インタフェース１２１を介して着脱可能記録媒体アクセス装置１２２が接続されている。外部記憶装置１２０は、例えばハードディスクである。アクセス装置１２２がアクセスする着脱可能な記録媒体としては、例えばＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disk）、フラッシュメモリカード等が挙げられる。

次に、電源部１３０の内部構成例を説明する。
ＤＣ−ＤＣコンバータ１と交流アダプタ１３１は、スイッチＳＷを介して上記本体部１１０に接続されている。これらＤＣ−ＤＣコンバータ１及び交流アダプタ１３１のいずれか一方から電力が本体部１１０に供給される。ＤＣ−ＤＣコンバータ１は、図１４の例では、例えば電池１３２からの入力電圧Ｖｉを出力電圧Ｖｏに変換し、その出力電圧Ｖｏを本体部１１０に供給する。

このような電子機器としては、ノート型のパーソナルコンピュータ、携帯電話等の通信機器、携帯情報端末（ＰＤＡ）等の情報処理装置、デジタルカメラやビデオカメラ等の映像機器、テレビジョン装置等の受信機などが挙げられる。

１，１ａ ＤＣ−ＤＣコンバータ（電源装置）
２ コンバータ部
３，３ａ 制御回路
１０，１１ 比較器
２０，２０ａ 参照電圧生成回路
２１，２１ａ 誤差増幅回路
２２，２２ａ ｇｍアンプ（電圧電流変換回路）
２３，２３ａ 電流源
３０ ＲＳ−ＦＦ回路
４０ タイマ回路
５０ 駆動回路
１００ 電子機器
１１０ 本体部（内部回路）
Ｔ１ ＰチャネルＭＯＳトランジスタ（スイッチ回路）
ＳＷ２０，ＳＷ２０ａ スイッチ素子
Ｌ コイル
Ｒ２０，Ｒ２１ 抵抗（ローパスフィルタ）
Ｃ２０ コンデンサ（ローパスフィルタ）
Ｃ２１ コンデンサ

Claims (10)

1. 入力電圧が供給されるスイッチ回路と、前記スイッチ回路と出力電圧を出力する出力端との間に接続されたコイルと、を有するコンバータ部と、
   前記出力電圧に応じた帰還電圧と参照電圧との比較結果に応じたタイミングで前記スイッチ回路をスイッチングする制御回路と、を有し、
   前記制御回路は、
   基準電圧に応じて生成される第１電流と、前記入力電圧に比例した第２電流との差分電流に応じて、前記コイルに流れるコイル電流の変化の割合に基づき変化する前記参照電圧を生成する参照電圧生成回路を有することを特徴とする電源装置。
2. 前記参照電圧生成回路は、前記コイル電流と逆相又は同相の関係で電圧値が変動する前記参照電圧を生成することを特徴とする請求項１に記載の電源装置。
3. 前記参照電圧生成回路は、前記参照電圧の平均値が前記基準電圧と等しくなるように前記参照電圧を生成することを特徴とする請求項１又は２に記載の電源装置。
4. 前記参照電圧生成回路は、
   非反転入力端子に前記基準電圧が入力される誤差増幅回路と、
   前記誤差増幅回路の出力電圧に応じた前記第１電流を生成する電圧電流変換回路と、
   前記第２電流を生成する電流源と、
   前記電圧電流変換回路と前記電流源との間に介在されたスイッチ素子と、
   前記電圧電流変換回路と前記スイッチ素子との間の接続点に接続されたコンデンサと、を有し、
   前記接続点が前記誤差増幅回路の反転入力端子に帰還され、
   前記スイッチ回路がスイッチングするタイミングで前記スイッチ素子がスイッチングされることを特徴とする請求項１〜３のいずれか１つに記載の電源装置。
5. 前記接続点がローパスフィルタを通じて前記誤差増幅回路の反転入力端子に帰還されることを特徴とする請求項４に記載の電源装置。
6. 入力電圧が供給されるスイッチ回路と、前記スイッチ回路と出力電圧を出力する出力端との間に接続されたコイルと、を有するコンバータ部と、
   基準電圧と第１帰還電圧との比較結果に応じたタイミングで前記スイッチ回路をスイッチングする制御回路と、を有し、
   前記制御回路は、
   前記出力電圧に応じた第２帰還電圧に応じて生成される第３電流と、前記入力電圧に比例した第４電流との差分電流に応じて、前記コイルに流れるコイル電流の変化の割合に基づき変化する前記第１帰還電圧を生成する帰還電圧生成回路を有することを特徴とする電源装置。
7. 前記帰還電圧生成回路は、前記第１帰還電圧の平均値が前記第２帰還電圧と等しくなるように前記第１帰還電圧を生成することを特徴とする請求項６に記載の電源装置。
8. 入力電圧が供給されるスイッチ回路を、出力電圧に応じた帰還電圧と参照電圧との比較結果に応じたタイミングでスイッチングすることにより、前記入力電圧から前記出力電圧を生成する電源の制御回路であって、
   基準電圧に応じて生成される第１電流と、前記入力電圧に比例した第２電流との差分電流に応じて、前記スイッチ回路と前記出力電圧を出力する出力端との間に接続されるコイルに流れるコイル電流の変化の割合に基づき変化する前記参照電圧を生成する参照電圧生成回路を有することを特徴とする制御回路。
9. 制御回路を有する電源と、前記電源の出力電圧が供給される内部回路と、を有する電子機器であって、
   前記制御回路は、
   基準電圧に応じて生成される第１電流と、前記電源の入力電圧に比例した第２電流との差分電流に応じて、前記入力電圧が供給されるスイッチ回路と前記出力電圧を出力する出力端との間に接続されたコイルに流れるコイル電流の変化の割合に基づき変化する参照電圧を生成する参照電圧生成回路を有し、
   前記出力電圧に応じた帰還電圧と前記参照電圧との比較結果に応じたタイミングで前記スイッチ回路をスイッチングすることを特徴とする電子機器。
10. 入力電圧が供給されるスイッチ回路をスイッチングすることにより、前記入力電圧から出力電圧を生成する電源の制御方法であって、
    基準電圧に応じて生成される第１電流と、前記入力電圧に比例した第２電流との差分電流に応じて、前記スイッチ回路と前記出力電圧を出力する出力端との間に接続されるコイルに流れるコイル電流の変化の割合に基づき変化する参照電圧を生成し、
    前記出力電圧に応じた帰還電圧と前記参照電圧との比較結果に応じたタイミングで前記スイッチ回路をスイッチングすることを特徴とする電源の制御方法。