JP2014089162A5

JP2014089162A5 -

Info

Publication number: JP2014089162A5
Application number: JP2012240522A
Authority: JP
Filing date: 2012-10-31
Publication date: 2015-03-05

Description

ＡＰＤピクセルの特性としてダーク（暗）ノイズがある。暗ノイズは、主に熱励起による電子が雪崩増幅して信号となることで発生すると考えられている。ＡＰＤのガイガーモード動作時、ノイズ成分も増倍される。ＡＰＤピクセル数が増えると暗ノイズも増える。暗ノイズの誘因として、不純物による中間準位などが考えられている。検査装置に適用する場合も、暗ノイズのレベルを抑えることが求められる。

上記に加え、検査装置の光検出手段として特にＡＰＤアレイを用いる場合、以下のような課題が生じる。レーザ光源からのパルス発振によるレーザ光のビームを試料であるウェハの表面に照射し、検出対象である異物などからの散乱光の発光をＡＰＤピクセルに入射して計測する。その際、ウェハ表面からの反射光や装置内部に存在する迷光などの影響で、上記散乱光の発光時以外にＡＰＤピクセルに光が入射されると、ＡＰＤピクセルに蓄積された電荷が増倍されて望ましくない信号として出力される場合が確率的に生じる。即ち、前述のＡＰＤの挙動及び暗ノイズの影響により、検出信号の精度の劣化につながる。前記特許文献２の手段では、パルス発振するレーザ光が入射された際に、上記反射光や迷光の影響で、それまでにＡＰＤピクセルへの電荷蓄積が完了していない場合、検出信号の精度が劣化する。

上記のように、従来技術では、検査装置の光検出手段（光検出素子）に関して、（１）検査装置ないし光検出素子の暗ノイズの影響による検出精度の低下、（２）レーザ光源のパルス発振の影響による検出精度の低下、（３）電荷蓄積を用いるＡＰＤアレイ等の光検出素子における反射光や迷光などの影響による検出精度の低下、といった課題がある。

本発明の基本的な実施の形態の検査装置及び検査方法の構成を示す図である。本発明の実施の形態１の検査装置の構成を示す図である。（Ａ），（Ｂ）は、実施の形態１の検査装置のセンサの回路構成及び動作例を示す図である。実施の形態１のセンサであるＡＰＤアレイの等価回路の構成を示す図である。本発明の実施の形態２の検査装置のセンサの回路構成を示す図である。本発明の実施の形態３の検査装置の構成を示す図である。（Ａ），（Ｂ）は、実施の形態３の検査装置のセンサの回路構成及び動作例を示す図である。実施の形態の補足としてパルス信号について示す図である。

本実施の形態の検査装置及び検査方法では、ＡＰＤ等の光検出素子への電荷蓄積を制御する手段として以下を設ける。即ちこの手段として、レーザ光源（照射部）からのパルス発振によるビームに合わせて、光検出素子（検出部）の動作・入出力を動的にＯＮ／ＯＦＦ制御する信号（以下「ゲート信号」と称する）、言い換えれば光検出素子のゲインないし増倍率を少なくとも大小の２値で切り替え制御する信号、を発生及び制御する手段（図１の検出制御部１０４、図２のゲート信号生成部２５などが対応する）を設ける。

＜基本構成＞
図１は、本発明の基本的な実施の形態の検査装置１００及び検査方法の構成を示す。本検査装置１００は、図示のように、照射部１０１、検出部１０２、サンプリング部１０３、検出制御部１０４、第１同期部１０５、及び第２同期部１０６を有する。照射部１０１は、レーザ光源を含む構成であり、試料であるウェハに対して、パルス発振によるビームを照射する。検出部１０２は、照射部１０１のビームによる試料であるウェハ１からの散乱光などを含む光を入射し、光検出素子の特性に応じて、検出信号Ｓとして検出・出力する。検出部１０２は、例えばＡＰＤなどの光検出素子を含んで構成される。サンプリング部１０３は、検出部１０２からの検出信号Ｓを入力し、アナログ・デジタル変換によりサンプリング（量子化）し、当該サンプリング情報を計測・検査の情報として記憶または出力する。

また本実施の形態の検査装置１００では、クロック検出部２０で生成されたクロック信号を遅延調整した信号（Ｃ１´）に基づいて、ゲート信号生成部２５では、ゲート信号（前記Ｇ）を生成し、当該ゲート信号（Ｇ）に基づいてセンサ６を前述同様に制御する。センサ６は前述同様にＡＰＤを含んで構成される光検出素子であり、試料であるウェハ１からの散乱光を含む光を、レンズ５を介して入射し、所定の特性に従い、検出信号（前記Ｓ）を生成・出力する。センサ６が出力する検出信号（Ｓ）は、増幅回路７で増幅され、ＡＤＣ８でサンプリングされる。ＡＤＣ８でのサンプリングのタイミングは、上記信号（Ｃ１´）に従う。

図３（Ａ）で、センサ６は、図示するように、光検出素子であるＡＰＤアレイ３２、バイアス電圧生成回路３１、検出抵抗３３、差動増幅回路３４、及びドライバ回路３５が接続された構成である。また４０は前述のゲート信号Ｇ、４１は検出信号Ｓ、４２はＡＰＤアレイ３２に印加するためのゲイン制御信号（ＧＣとする）を示す。なおＡＰＤアレイ３２の構成を図４に示す。

センサ６では、ＡＰＤアレイ３２に対して、バイアス生成回路３１でバイアス電圧を生成・印加すると共に、ドライバ回路３５でゲート信号Ｇに応じたゲイン制御信号（ＧＣ）４２を、検出抵抗３３を介して印加する。ゲイン制御信号（ＧＣ）４２は、ＶＨ（ハイ電圧）またはＶＬ（ロー電圧）となる電圧信号である。これにより、バイアス電圧とゲイン制御信号（ＧＣ）４２との差分に相当する電圧が、ＡＰＤアレイ３２の両端に印加される。更に、ＡＰＤアレイ３２の出力電流を検出抵抗３３で電圧に変換し、差動増幅回路３４で検出抵抗３３の両端の電圧を差動増幅して、検出信号（Ｓ）４１として出力する。

ここで、同一光量入射によるＡＰＤアレイ３２の増倍電流出力は、ＡＰＤアレイ３２への印加電圧で大きく変動する。そのため、ＡＰＤアレイ３２の増倍率を低くする電圧をバイアス電圧とＶＨとの差電圧で生成し、ＡＰＤアレイ３２の増倍率を高くする電圧をバイアス電圧とＶＬとの差電圧で生成する。これにより、ＡＰＤアレイ３２は、ドライバ回路３５が出力するゲイン制御信号（ＧＣ）４２によって出力電流を制御する。

上記ＡＰＤアレイ３２の出力電流は、ＡＰＤアレイ３２内部に蓄積された電荷であり、増倍率が低い場合に、（ＡＰＤアレイ３２に対する）光入射があっても、蓄積された電荷の出力が抑制される。即ち、ゲート信号（Ｇ）４０によりＡＰＤアレイ３２の動作状態を制御することが可能となる。ゲート信号（Ｇ）４０のＯＮ／ＯＦＦのパルスに基づき、ゲイン制御信号（ＧＣ）４２が、ＶＨの場合には、検出信号（Ｓ）４１の出力を停止する。またＶＬの場合には、検出信号（Ｓ）４１は、（ＡＰＤアレイ３２に対する）光入射に応じた検出電圧が出力される。即ち、図３（Ｂ）にも示すように、光検出素子であるＡＰＤアレイ３２をゲート信号（Ｇ）４０により動的にオン／オフ制御することが可能となる。ゲート信号ＧがＯＮ（ＶＬ）の時は検出信号Ｓの電圧が出力され、ＯＦＦ（ＶＨ）の時は検出信号Ｓが出力されない（遮断される）。

［ＡＰＤアレイ］
図４は、ＡＰＤアレイ３２の等価回路の概略構成を示す。１つのＡＰＤアレイ３２は、複数のＡＰＤ３２ａのアレイを含んで成る。各ＡＰＤ３２ａはガイガーモードで動作させる。各ＡＰＤ３２ａには、前述（背景技術）のように光子の入射に応じた電圧降下による信号（パルス）を取り出すための抵抗３２ｂ（ないし回復時間を早めるためのクエンチング抵抗）が接続されている（検出抵抗３３に相当）。上側の端子のＶｒは逆バイアス電圧を示す。逆バイアス電圧Ｖｒは、ＡＰＤ３２ａの降伏電圧よりも大きい電圧である。光（光子）が入射されたＡＰＤピクセルから、蓄積された電荷を電流として出力する。各ＡＰＤ３２ａからの信号（パルス）の総和がＡＰＤアレイ３２の出力信号（検出信号Ｓ）となる。

上述した実施の形態１の検査装置１００によれば、レーザ光源２からのパルス発振に同期させてセンサ６での光検出、及びＡＤＣ８でのサンプリング等を行う機能を有するので、ＡＰＤアレイ３２を含むセンサ６に関して、（１）暗ノイズの影響、及び（２）レーザ光源のパルス発振の影響を低減すると共に、（３）反射光や迷光の影響による検出精度の劣化に対処して、検出精度を向上することができる。

図５は、実施の形態２におけるセンサ６（６Ｂとする）の構成を示す。図５のセンサ６Ｂは、図示のように、バイアス電圧生成回路３１、ドライバ回路３５、レベルシフト回路３８、ＡＰＤアレイ３２、検出抵抗３３、コンデンサ３６、増幅回路３７等により構成される。

センサ６Ｂでは、バイアス電圧生成回路３１において、ＡＰＤアレイ３２の増倍率が低くなるバイアス電圧ＶＬと増倍率が高くなるバイアス電圧ＶＨとを生成し、これらをドライバ回路３５を介してＡＰＤアレイ３２に印加する。またドライバ回路３５は、レベルシフト回路３８を介して入力されたゲート信号（Ｇ）４０に基づいて、上記ＡＰＤアレイ３２に印加されるバイアス電圧をＶＨまたはＶＬに切り替える。

またＡＰＤアレイ３２の出力電流は、一方が基準電位に固定された検出抵抗３３を介して検出電圧に変換され、コンデンサ３６、及び増幅回路３７を介して、検出信号（Ｓ）４１として出力される。

図７（Ａ），（Ｂ）は、実施の形態３の検査装置１００Ｃにおけるセンサ６（６Ｃとする）の構成及び動作の例である。センサ６Ｃは、図示するように、ＡＰＤアレイ３２、バイアス電圧生成回路３１、検出抵抗３３、ドライバ回路３５、コンデンサ３６、及び増幅回路３７が接続された構成である。センサ６Ｃでは、ＡＰＤアレイ３２に対して、バイアス電圧生成回路３１でバイアス電圧を生成・印加すると共に、ドライバ回路３５でゲート信号（Ｇ）４４に応じたゲイン制御信号（ＧＣ）（ＶＨまたはＶＬとなる電圧）４５を、検出抵抗３３を介して印加する。ゲイン制御信号（ＧＣ）４５が出力するＶＨまたはＶＬについては実施の形態１のゲイン制御信号（ＧＣ）４２と同様である。更に、ＡＰＤアレイ３２の出力電流を検出抵抗３３で電圧に変換し、コンデンサ３６と増幅回路３７を介して、検出信号４３（Ｓ）として出力する。

＜パルス信号＞
図８は、上記実施の形態の補足として各パルス信号について概略的なイメージを示す。（ａ）はレーザ光源２からのパルス発振によるビームのパルスを示す。（ｂ）はクロック検出部２０による再生信号（クロック信号Ｃ１）のパルスを示す。（ｃ）はゲート信号Ｇを示す。ＯＮ時は増倍率が大となり、ＯＦＦ時は増倍率が小となる。（ｄ）はセンサ６（ＡＰＤアレイ３２）の検出信号Ｓ（波形は例）を示す。なお検出信号Ｓとして電荷蓄積の波形で示しているが、カウント値（総数）の出力信号とは別である。

＜光検出素子＞
なお上述の形態では、光検出素子（センサ６）としてＡＰＤアレイを用いた場合を説明したが、これに限らず、フォト・ダイオード、単一のＡＰＤ、光電子増倍管（ＰＭＴ）、等を用いてもよい。その場合にも、上述の形態と同様に、ゲート信号生成部２５等を用いて、それらの光検出素子に対して動作電圧を動的に制御することにより、光検出素子の動的なオン／オフ制御が実現でき、光検出の精度を高めることができる。

ＡＰＤアレイのような半導体光検出素子の出力・増倍率は、ＡＰＤピクセルに対するバイアス電圧に大きく依存し、従来の対策例（例えば前記特許文献２）では、高精度（正確）にバイアス電圧を設定するための手段（例えばＤＡＣ）の具備が必要であった。一方、本実施の形態によれば、照射部１０１に同期させて検出部１０２の入出力の動作をゲート信号により動的に制御する手段（検出制御部１０４）を設けた構成（図１）である。特にバイアス電圧をゲート信号Ｇによりパルス制御（ＯＮ／ＯＦＦ制御）する構成である。これにより高い光検出精度を実現できる。

＜効果等＞
以上説明したように、各実施の形態の検査装置１００によれば、レーザ光源２からのパルス発振に同期させてセンサ６での光検出、及びＡＤＣ８でのサンプリング等を行う機能成を有するので、ＡＰＤアレイ３２などの光検出素子を含むセンサ６に関して、（１）暗ノイズの影響、及び（２）レーザ光源のパルス発振の影響を低減すると共に、（３）反射光や迷光の影響による検出精度の劣化に対処して、検出精度を向上することができる。これにより検査装置１００における試料表面の微小な異物・欠陥などを含む状態を高精度に計測・検査することができる。

Claims

試料の状態の計測ないし検査を行う検査装置であって、
前記試料の表面に対してレーザ光源からパルス発振によるビームを照射する照射部と、
前記照射による前記試料の表面からの光を入射して検出信号を生成し出力する検出部と、
前記照射部のパルス発振のオン／オフのタイミングに同期するための第１のクロック信号を生成する第１同期部と、
前記第１のクロック信号に基づいて前記検出部の入出力を制御するための第１の信号を生成して前記検出部に印加する検出制御部と、
前記検出部からの検出信号をサンプリングするサンプリング部と、
前記検出部に同期するために、前記第１のクロック信号または前記第１の信号に同期させた第２の信号を前記サンプリング部に印加する第２同期部と、を有し、
前記検出部は、前記第１の信号に基づいてパルス発振がオンの場合に検出信号を生成し出力し、前記サンプリング部は、前記第２の信号に基づいて前記検出信号をサンプリングすること、を特徴とする検査装置。
請求項１記載の検査装置において、
前記サンプリング部からのサンプリングデータを入力して所定のデータ処理を行うデータ処理部を有し、
前記データ処理部は、前記第１の信号または前記第１のクロック信号の入力に基づいて前記サンプリングデータの有効／無効を判定すること、を特徴とする検査装置。
請求項１記載の検査装置において、
前記第１の信号は、前記検出部でのゲインまたは増倍率を切り替えるためのゲート信号であり、
前記検出部は、前記ゲート信号の値の大きさに応じたゲインまたは増倍率で前記検出信号を生成すること、を特徴とする検査装置。
請求項１〜３のいずれか一項に記載の検査装置において、
前記検出部は、前記光を入射して検出信号を生成し出力する光検出素子として、ＡＰＤを含んで構成されること、を特徴とする検査装置。
請求項１記載の検査装置において、
前記検出部は、
前記光を入射する光検出素子と、
前記光検出素子の一方端に第１の電圧を供給する第１電圧供給部と、
前記光検出素子の他方端に接続される検出抵抗と、
前記検出抵抗の他方端に接続され第２の電圧を供給する第２電圧供給部と、を有し、
前記第１の信号の入力に応じて、前記第１電圧供給部の第１の電圧、または前記第２電圧供給部の第２の電圧の大きさが制御されること、を特徴とする検査装置。
請求項５記載の検査装置において、
前記検出部は、
前記検出抵抗に接続される差動増幅素子と、
前記検出抵抗の他方端に接続されるドライバ回路と、を有し、
前記差動増幅素子は、前記検出抵抗の端子電圧を増幅して前記検出信号として出力し、
前記ドライバ回路は、前記第１の信号の入力に基づいてロー電圧またはハイ電圧を切り替えてゲイン制御信号として出力すること、を特徴とする検査装置。
請求項１記載の検査装置において、
前記検出部は、
前記光を入射する光検出素子と、
前記光検出素子の一方端に接続されるドライバ回路と、
前記光検出素子の他方端に接続され他方端が基準電位に接続される検出抵抗と、
前記ドライバ回路にロー電圧及びハイ電圧を供給する電圧供給部と、
前記ドライバ回路に前記第１の信号の入力に応じた信号を供給するレベルシフト回路と、
前記光検出素子の他方端に接続される容量素子と、
前記容量素子に接続され前記検出信号を出力する増幅素子と、を有し、
前記ドライバ回路は、前記レベルシフト回路からの信号に応じて、前記ロー電圧及びハイ電圧を切り替えてゲイン制御信号として出力すること、を特徴とする検査装置。
請求項１記載の検査装置において、
前記検出部は、
前記光を入射する光検出素子と、
前記光検出素子の一方端に第１の電圧を供給する第１電圧供給部と、
前記光検出素子の他方端に接続される検出抵抗と、
前記光検出素子の他方端に接続される容量素子と、
前記容量素子に接続され前記検出信号を出力する増幅素子と、
前記検出抵抗の他方端に接続されるドライバ回路と、を有し、
前記ドライバ回路は、前記第１の信号の入力に基づいてロー電圧またはハイ電圧を切り替えてゲイン制御信号として出力すること、を特徴とする検査装置。
請求項１記載の検査装置において、
前記検出部は、前記試料の表面からの散乱光を入射して検出信号を生成し出力する光検出素子を含んで構成され、
前記光検出素子からの検出信号を増幅する増幅回路を有し、
前記検出部からの検出信号をサンプリングするサンプリング部は、前記増幅回路の出力をアナログ・デジタル変換するＡＤＣを有し、
前記ＡＤＣからのサンプリングデータを入力して所定の計測ないし検査のデータ処理を行うデータ処理部と、
全体を制御する制御部と、
画面で前記データ処理の結果を表示する処理を含むユーザインタフェースを提供する処理を行うユーザインタフェース部と、
前記試料を載せたステージを制御するステージ制御部と、を有すること、を特徴とする検査装置。
試料の状態の計測または検査を行う検査装置で行われる検査方法であって、
前記試料の表面に対してレーザ光源からパルス発振によるビームを照射する照射手順と、
前記照射による前記試料の表面からの光を入射して検出信号を生成し出力する検出手順と、
前記照射手順のパルス発振のオン／オフのタイミングに同期するための第１のクロック信号を生成する第１同期手順と、
前記第１のクロック信号に基づいて前記検出手順の入出力を制御するための第１の信号を生成して印加する検出制御手順と、
前記検出手順で出力された検出信号をサンプリングするサンプリング手順と、
前記検出手順に同期するために、前記第１のクロック信号または前記第１の信号に同期させた第２の信号を前記サンプリング手順で印加する第２同期手順と、を有し、
前記検出手順は、前記第１の信号に基づいてパルス信号がオンの場合に検出信号を生成し出力し、前記サンプリング手順では、前記第２の信号に基づいて前記検出信号をサンプリングすること、を特徴とする検査方法。