JP2013519240A - 位置合わせ誤差を確定する機器、装置、及び方法 - Google Patents
位置合わせ誤差を確定する機器、装置、及び方法 Download PDFInfo
- Publication number
- JP2013519240A JP2013519240A JP2012552432A JP2012552432A JP2013519240A JP 2013519240 A JP2013519240 A JP 2013519240A JP 2012552432 A JP2012552432 A JP 2012552432A JP 2012552432 A JP2012552432 A JP 2012552432A JP 2013519240 A JP2013519240 A JP 2013519240A
- Authority
- JP
- Japan
- Prior art keywords
- map
- alignment
- contact surface
- stress
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 235000012431 wafers Nutrition 0.000 claims abstract description 191
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 238000001514 detection method Methods 0.000 claims description 44
- 238000004364 calculation method Methods 0.000 claims description 17
- 238000005304 joining Methods 0.000 claims description 10
- 238000011065 in-situ storage Methods 0.000 claims description 9
- 238000011156 evaluation Methods 0.000 claims description 7
- 239000013598 vector Substances 0.000 description 52
- 238000005259 measurement Methods 0.000 description 27
- 230000003287 optical effect Effects 0.000 description 25
- 230000008569 process Effects 0.000 description 23
- 238000006073 displacement reaction Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 238000007689 inspection Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 238000013459 approach Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005670 electromagnetic radiation Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007717 exclusion Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000012958 reprocessing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000000844 transformation Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000001069 Raman spectroscopy Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000012625 in-situ measurement Methods 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- NRNCYVBFPDDJNE-UHFFFAOYSA-N pemoline Chemical compound O1C(N)=NC(=O)C1C1=CC=CC=C1 NRNCYVBFPDDJNE-UHFFFAOYSA-N 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length Measuring Devices By Optical Means (AREA)
Abstract
Description
1)接合(結合又は予備結合)前の応力及び/又は歪マップを検出するためのモジュール
2)特に特許文献1による位置合わせモジュール
しかし、ウェハの位置合わせもまた、2つの位置合わせマークのみを使用して行うことができる。この場合、位置マップは実際の測定によって検出することはできず、ウェハのレイアウトに基づいて既知であるとされる。
3)結合後の応力マップを検知するための少なくとも1つの測定モジュール
‐ 第1の接触面を第1のX−Y平面に配置し、第2の接触面を、第1のX−Y平面に平行な第2のX−Y平面に配置するステップ;
‐ 第1の基板の動きとは独立した第1のX−Y座標系における、第1の接触面に沿って配置された第1の位置合わせキーのX−Y位置を第1の検出手段によって検出し、第2の接触面に沿って配置されているとともに、第2の基板の動きとは独立した第2のX−Y座標系における第1の位置合わせキーに対応する第2の位置合わせキーのX−Y位置を第2の検出手段によって検出するステップ;
‐ 第1の接触面を、第1のX−Y位置に基づいて確定された第1の位置合わせ位置に位置合わせし、第2の接触面を、第1の接触面に対向して位置するとともに、第1のX−Y位置に基づいて確定された第2の位置合わせ位置に位置合わせするステップ。
‐ 2つのウェハの互いに対する位置合わせ位置それぞれを確定することができ、この確定された位置合わせ位置によって、ウェハの互いに対する接触表面上のすべての構造のセットは経済的に及び/又は技術的に互いに対して最適である。この相対的な位置は、必ずしも必要であるわけではないが、互いに対する位置合わせマークの完全な位置合わせと相関する。もちろん、位置合わせマークもまたほとんどいつも最適位置に、すなわち、μmの範囲ですぐ近傍にあるが、必ずしも完全にそこにある必要はない。
‐ したがって、既に完成された「予備結合」プロセスに対して、2つのウェハを互いから分離することが依然として可能である状態において、予備結合プロセスにおいて生じた応力と、この応力からたぶん生じたねじれ、特に機械的なねじれとが、許容できる範囲の大きさにあるかどうかをチェックすることができる。これは、特に2つのウェハのうちの1つが構造化されており、第2のウェハはほとんど構造化されていない用途に使用される。
‐ したがって、既に完成された「予備結合」プロセスに対して、2つのウェハを互いから分離することが依然として可能である状態において、2つのウェハの位置づけ又は互いに対するウェハの個々の構造の正確性もまた実際に使用に対応しているかどうかをチェックすることができる。このように、ウェハが相互にz−軸の方向に互いに対して接近するときに生じる位置ずれ、又はさらに悪いことに接触プロセス中に生じる理想的な位置からのずれを確定することができる。特に、予備結合ステップにおいて導入される応力の検出の結果として、予想されたねじれの予測と結果的な理想の位置からのずれともまた、特に実験的に評価することができる。
1)上述の第1及び第2のウェハに対応する、第1及び第2の位置マップを検出する。
2)この第1及び第2の位置マップに基づいて、技術的及び/又は経済的基準に従って理想的な位置合わせマップを計算する。この計算は、同様に理想的な位置合わせ位置と、透明領域40における位置合わせマークのための対応するずれベクトルを生じさせる。すなわち、透明領域40における位置合わせマークは、ウェハ全体に対して視察される最適な結果を達成するためには必ずしも完全に位置合わせされる必要はない。さらに、この計算された望ましい位置合わせ位置に基づいて、少なくとも優勢な数、好ましくは位置マップに含まれるすべての位置に対する個々の差分ベクトルを有する、この理由(図16参照)に対して予想することができる2次元の差分ベクトル場v’が計算される。ここで好ましくは、構造50、50’の無い場所が除外されて、品質を低下させることはない。それらは、構造50、50’の代わりに位置合わせキーがあるので、例えば位置合わせキー3.1〜3.4及び4.1〜4.4の位置である。
3)第1及び第2のウェハに対応する第1及び第2の当初の応力マップを、予備結合ステップの前に、特に第1及び第2の位置マップの検出と並行して検出する。
4)ウェハを好適な方法で予備結合する。これら方法は、最も変化にとんだ結合接続に対して当業者に基本的な形式において知られている。
5)実際の位置合わせ精度を透明領域40において検出し、透明領域40における実際のずれベクトルuを確定する。
6)実際のずれベクトルu間の差分を、透明領域に対して計算されたずれベクトルから確定する。
7)確定された差分を考慮して、結果的に得られる差分ベクトルマップv”を計算することができ、この差分ベクトルマップv”においては、少なくとも優勢な数に対して、特に第1及び第2の位置マップに含まれる位置それぞれに対して、ずれベクトルがある。個々の位置に対応するこれらずれベクトルuはここで、個々の位置のそれぞれに対して、6)のもとで確定されたずれベクトル、それぞれの位置の座標位置、及び透明場の座標位置に基づいて計算される修正ベクトルによって適応される。
8)予備結合後の第1及び第2の応力マップを検出する。
9)予備結合の前後の第1の応力マップと予備結合の前後の第2の応力マップとを比較する。
10)個々の点に対して予備結合の前後の応力の差分に基づいて予測することができる追加的な位置合わせ誤差/ずれベクトルを予想する。
11)予備結合において導入される応力によって生じる追加的なずれベクトルを、理論的に予想される、7)において計算されたずれベクトルに足す。
12)ここで11)における計算に基づいて予想されるベクトル場において、個々の点におけるずれベクトルに対して期待される位置合わせ精度が、従来通り技術的かつ経済的な成功基準に対応するかどうか、及びウェハの再処理/分離が行われるべきかどうかを決定する。
1)構造化されたウェハ上に配置された個々の照射野の、理想的な形状からの、既に存在しているねじれ/ずれベクトルを、好適な検出手段によって検出するステップ
特に、結合されたウェハの後の処理のためをも意図されたステップアンドリピートタイプの露光システムは、テストマスクのような好適な装置の補助を以ってこの測定を可能にする。理想的な形状からのこのずれは、ベクトル場の形状において示されるとともにさらなる計算のために記憶される。特に、このベクトル場は位置合わせマークの主な部分、特にすべての位置に対するベクトルを含み、これら位置合わせマークは通常通り照射野のコーナーに配置されている。
2)構造化されたウェハの当初の応力マップを予備結合プロセスの前に、好適な検出手段によって接触面1k(ウェハ1が構造化されたウェハである場合)又は2k(ウェハ1が構造化されたウェハである場合)とは反対側から検出するステップ
3)2つのウェハを、ウェハを位置決めし位置合わせする手段に対して好適な検出手段の補助を以って、互いに対して位置合わせするステップ
4)2つのウェハの予備結合を行うステップ
5)予備結合ステップ後の構造化されたウェハの応力マップを、好適な手段によって接触面1k/2kの反対側から検出するステップ
6)予備結合前の応力マップと予備結合後の応力マップとの差分を確定するステップ
7)予想されるねじれベクトル/予想されるねじれベクトル場を、6)において確定された応力の差分に基づいて導き出すステップ
好都合なことに、このベクトル場におけるベクトルは、1)において確定されたベクトル場からのベクトルの位置と相関する、特に少なくとも大部分が一致する位置に対して確定される。好都合なことに、この一致は500μmより良く、理想的には200μm又は70μmより良い。
8)このねじれベクトル場を1)において確定されたベクトル場に加算するステップ
9)8)における計算から結果的に得られたベクトル場が前述通り技術的かつ経済的な成功基準に合致するかどうか、又はウェハの分離及び再プロセスを行うかどうかをチェックするステップ
1k・・・第1の接触面
2 ・・・第2の基板
2k・・・第2の接触面
3.1〜3.n・・・第1の位置合わせキー
4.1〜4.n・・・第2の位置合わせキー
7・・・第1の検出手段
8・・・第2の検出手段
1o・・・表面
2o・・・表面
1’・・・キャリアウェハ
2’・・・構造ウェハ
40・・・透明領域
50、50’・・・構造
u・・・差分ベクトル
v’、v”・・・ずれベクトル
Claims (14)
- 第1の基板(1)が第2の基板(2)に接合される際に、
‐ 前記第1の基板(1)の第1の接触面(1k)に沿った歪値の第1の歪マップ及び/又は前記第1の接触面(1k)に沿った応力値の第1の応力マップを初期検出手段によって検出することができ、及び/又は
‐ 第2の接触面(2k)に沿った歪値の第2の歪マップ及び/又は前記第2の接触面(2k)に沿った応力値の第2の応力マップを前記検出手段によって検出することができ、及び
‐ 前記第1及び/又は第2の歪マップ、及び/又は前記第1及び/又は第2の応力マップを評価するための評価手段であって、該評価手段によって前記局所的な位置合わせ誤差を決定することができる、
という特徴によって、前記第2の基板(2)に対する前記第1の基板(1)の歪及び/又はねじれによって生じた局所的な位置合わせ誤差を決定するための機器。 - 特に前記評価手段による決定において、第1の位置合わせキー(3.1〜3.n)の第1の位置マップ及び/又は第2の位置合わせキー(4.1〜4.n)の第2の位置マップを考慮に入れるように作られている請求項1に記載の機器。
- 第1の基板(1)が第2の基板(2)に接合される際に、
‐ 前記第1の基板(1)の第1の接触面(1k)に沿った歪値の第1の初期歪マップ及び/又は前記第1の接触面(1k)に沿った応力値の第1の初期応力マップを初期検出手段によって検出することができ、及び/又は
‐ 第2の接触面(2k)に沿った歪値の第2の初期歪マップ及び/又は前記第2の接触面(2k)に沿った応力値の第2の初期応力マップを初期検出手段によって検出することができ、及び
‐ 請求項1に記載された装置であって、前記第1及び/又は第2の当初歪マップ、及び/又は前記第1及び/又は第2の当初応力マップを、前記局所的な位置合わせ誤差の決定において前記評価手段によって考慮することができる、
という特徴によって、前記第2の基板(2)に対する前記第1の基板(1)の歪及び/又はねじれによって生じた局所的な位置合わせ誤差を決定するための装置。 - 以下の特徴:
‐ 前記第1の接触面(1k)に沿って配置された第1の位置合わせキー(3.1〜3.n、50’)の第1の位置マップを、位置検出手段(7、8)によって検出することができ、
‐ 前記第2の接触面(2k)に沿って配置された第2の位置合わせキー(4.1〜4.n、50)の第2の位置マップを、位置検出手段(7、8)によって検出することができ、
‐ 請求項1又は2に記載の機器又は請求項3に記載の装置、
‐ 前記第1の接触面(1k)の第1の位置合わせ位置と前記第2の接触面(2k)の第2の位置合わせ位置とを、前記第1の位置マップ及び前記第2の位置マップの値に基づいて決定するための計算手段、
‐ 前記第1の接触面(1k)の前記第1の位置合わせ位置への位置合わせのため、及び前記第2の接触面(2k)の前記第2の位置合わせ位置への位置合わせのための位置合わせ手段、
‐ 前記第1及び第2の基板(1、2)を接続するための手段、及び
‐ 請求項1又は2に記載の機器、又は請求項3に記載の装置、
によって、第1のプラットフォーム(10)上に適合させることができる第1の基板(1)の第1の接触面(1k)を第2のプラットフォーム(20)上に適合させることができる第2の基板(2)の第2の接触面(2k)に接合するための装置。 - 前記基板(1、2)の接合中に、特にその場で、前記第1及び/又は第2の位置合わせ位置をチェックするための検出手段があることを特徴とする請求項4に記載の装置。
- チェックは前記第1の基板(1)及び/又は前記第2の基板(2)の透明領域(40)を通じて行われることを特徴とする請求項5に記載の装置。
- チェックのためのときに、少なくとも2つ、好ましくは4つの対応する位置合わせキー(3.1〜3.4、4.1〜4.4)があることを特徴とする請求項5又は6に記載の装置。
- 第1の基板(1)が第2の基板(2)に接合される際に、
前記第1の基板(1)の前記第2の基板(2)に対する歪及び/又はねじれによって生じた局所的な位置合わせ誤差を、
‐ 前記第1の基板(1)の第1の接触面(1k)に沿った歪値の第1の歪マップ及び/又は前記第1の接触面(1k)に沿った応力値の第1の応力マップを検出手段によって検出するステップ、及び/又は
‐ 第2の接触面(2k)に沿った歪値の第2の歪マップ及び/又は前記第2の接触面(2k)に沿った応力値の第2の応力マップを検出手段によって検出するステップ、及び
‐ 前記第1及び/又は第2の歪マップ及び/又は第1及び/又は第2の応力マップを、評価手段によって評価し、局所的な位置合わせ誤差を決定するステップ
によって、特にこの順で決定するための方法。 - 第1の位置合わせキー(3.1〜3.n、50’)の第1の位置マップ及び/又は第2の位置合わせキー(4.1〜4.n、50)の第2の位置マップの評価が特に決定において考慮されることを特徴とする請求項8に記載の方法。
- 以下の追加的なステップ、すなわち
‐ 第1の接触面(1k)に沿った歪値の第1の初期歪マップ及び/又は前記第1の接触面(1k)に沿った応力値の第1の初期応力マップを初期検出手段によって接合の前に検出するステップ、及び/又は
‐ 前記第2の接触面(2k)に沿った歪値の第2の初期歪マップ及び/又は前記第2の接触面(2k)に沿った応力値の第2の初期応力マップを、前記初期検出手段によって接合前に検出するステップ、及び
‐ 前記第1及び又は第2の初期歪マップ及び/又は前記第1及び/又は第2の初期応力マップを局所的な位置合わせ誤差の決定において考慮するステップ、
があることを特徴とする請求項8又は9に記載の方法。 - 以下のさらなるステップ、すなわち
‐ 前記第1の接触面(1k)に沿って配置された第1の位置合わせキー(3.1〜3.n、50’)の第1の位置マップを、位置検出手段(7、8)によって接合前に検出するステップ、
‐ 前記第2の接触面(2k)に沿って配置された第2の位置合わせキー(4.1〜4.n、50)の第2の位置マップを、位置検出手段(7、8)によって接合前に検出するステップ、
‐ 前記第1の接触面(1k)の第1の位置合わせ位置及び前記第2の接触面(2k)の第2の位置合わせ位置を、前記第1の位置マップの値及び前記第2の位置マップの値に基づいて、計算手段によって決定するステップ、
‐ 前記第1の接触面(1k)の前記第1の位置合わせ位置へ、及び前記第2の接触面(2k)の前記第2の位置合わせ位置へ位置合わせするステップ、及び
‐ 前記第1及び第2の基板(1、2)を接合するステップ、
がある請求項8〜10のいずれか一項に記載の方法。 - 以下のさらなるステップ、すなわち
‐ 前記第1及び/又は第2の位置合わせ位置を前記基板(1、2)の接合中に、特にその場で、検出手段、特に前記第1の基板(1)及び/又は前記第2の基板(2)の透明領域(40)を通じて、チェックするステップ
があることを特徴とする請求項8〜11のいずれか一項に記載の方法。 - 接合されるウェハ(1、2)のための請求項1に記載の機器又は請求項4に記載の装置の使用であって、前記結合されるウェハ(1、2)は作り直すことができるか、又は作り直される、使用。
- 接合されるウェハ(1、2)のための請求項8に記載の方法の使用であって、前記結合されるウェハ(1、2)は作り直すことができるか、又は作り直される、使用。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP10015569A EP2463892B1 (de) | 2010-12-13 | 2010-12-13 | Einrichtung, Vorrichtung und Verfahren zur Ermittlung von Ausrichtungsfehlern |
EP10015569.6 | 2010-12-13 | ||
PCT/EP2011/065492 WO2012079786A1 (de) | 2010-12-13 | 2011-09-07 | Einrichtung, vorrichtung und verfahren zur ermittlung von ausrichtungsfehlern |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013519240A true JP2013519240A (ja) | 2013-05-23 |
JP5611371B2 JP5611371B2 (ja) | 2014-10-22 |
Family
ID=43828308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012552432A Active JP5611371B2 (ja) | 2010-12-13 | 2011-09-07 | 位置合わせ誤差を確定する機器、装置、及び方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8640548B2 (ja) |
EP (1) | EP2463892B1 (ja) |
JP (1) | JP5611371B2 (ja) |
KR (1) | KR101313909B1 (ja) |
CN (1) | CN102656678B (ja) |
SG (1) | SG181435A1 (ja) |
TW (1) | TWI447842B (ja) |
WO (1) | WO2012079786A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014116519A (ja) * | 2012-12-11 | 2014-06-26 | Nikon Corp | アライメント装置、位置合わせ方法、及び、積層半導体装置 |
JP2015056495A (ja) * | 2013-09-11 | 2015-03-23 | 富士通セミコンダクター株式会社 | 半導体装置の検査装置、及び半導体装置の製造方法 |
JPWO2014064944A1 (ja) * | 2012-10-26 | 2016-09-08 | 株式会社ニコン | 基板位置合わせ装置、基板貼り合わせ装置、基板位置合わせ方法、積層半導体装置の製造方法、及び基板貼り合わせ方法 |
JP2018056481A (ja) * | 2016-09-30 | 2018-04-05 | ボンドテック株式会社 | アライメント装置およびアライメント方法 |
JP2021051320A (ja) * | 2016-08-29 | 2021-04-01 | 株式会社ニコン | 積層装置、薄化装置、露光装置、制御装置、プログラム、積層体の製造方法、及び装置 |
JP7500867B2 (ja) | 2020-08-13 | 2024-06-17 | ウーハン シンシン セミコンダクター マニュファクチュアリング カンパニー リミテッド | 位置合わせマークを備えるウェハ組立体、その形成方法及びウェハ位置合わせ方法 |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6188123B2 (ja) | 2012-12-28 | 2017-08-30 | 芝浦メカトロニクス株式会社 | 貼合装置および貼合処理方法 |
TWI496238B (zh) * | 2013-02-23 | 2015-08-11 | Univ Nat Changhua Education | 對準系統及其方法 |
CN109449081B (zh) | 2013-05-29 | 2023-07-14 | Ev 集团 E·索尔纳有限责任公司 | 用以接合衬底的装置及方法 |
US9058974B2 (en) * | 2013-06-03 | 2015-06-16 | International Business Machines Corporation | Distorting donor wafer to corresponding distortion of host wafer |
US10024741B2 (en) * | 2013-06-05 | 2018-07-17 | Ev Group E. Thallner Gmbh | Measuring device and method for ascertaining a pressure map |
KR101708143B1 (ko) * | 2013-06-17 | 2017-02-17 | 에베 그룹 에. 탈너 게엠베하 | 기판 정렬 장치 및 방법 |
US9059039B2 (en) | 2013-09-06 | 2015-06-16 | International Business Machines Corporation | Reducing wafer bonding misalignment by varying thermal treatment prior to bonding |
US20150155211A1 (en) * | 2013-12-03 | 2015-06-04 | Kulicke And Soffa Industries, Inc. | Systems and methods for bonding semiconductor elements |
KR20150080449A (ko) | 2013-12-06 | 2015-07-09 | 에베 그룹 에. 탈너 게엠베하 | 기질들을 정렬하기 위한 장치 및 방법 |
US9553054B2 (en) * | 2014-10-23 | 2017-01-24 | Globalfoundries Inc. | Strain detection structures for bonded wafers and chips |
JP6570636B2 (ja) | 2014-12-23 | 2019-09-04 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板を仮固定するための方法と装置 |
DE102015108901A1 (de) * | 2015-06-05 | 2016-12-08 | Ev Group E. Thallner Gmbh | Verfahren zum Ausrichten von Substraten vor dem Bonden |
US9466538B1 (en) * | 2015-11-25 | 2016-10-11 | Globalfoundries Inc. | Method to achieve ultra-high chip-to-chip alignment accuracy for wafer-to-wafer bonding process |
CN108352343B (zh) | 2015-12-30 | 2022-04-08 | 玛特森技术公司 | 毫秒退火系统中的衬底支承件 |
DE202016000967U1 (de) | 2016-02-16 | 2016-03-31 | Ev Group E. Thallner Gmbh | Aufnahmeeinrichtung zur Halterung von Wafern |
CN108028180B (zh) | 2016-02-16 | 2022-01-28 | Ev 集团 E·索尔纳有限责任公司 | 用于接合衬底的方法 |
KR102701964B1 (ko) | 2016-02-16 | 2024-09-02 | 에베 그룹 에. 탈너 게엠베하 | 기판을 접합하기 위한 방법 및 장치 |
US9633915B1 (en) * | 2016-03-01 | 2017-04-25 | Globalfoundries Inc. | Method of using dummy patterns for overlay target design and overlay control |
JP7164289B2 (ja) * | 2016-09-05 | 2022-11-01 | 東京エレクトロン株式会社 | 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング |
US10540759B2 (en) * | 2016-11-29 | 2020-01-21 | Kla-Tencor Corporation | Bonded wafer metrology |
DE102017105697A1 (de) * | 2017-03-16 | 2018-09-20 | Ev Group E. Thallner Gmbh | Verfahren und Vorrichtung zur Ausrichtung zweier optischer Teilsysteme |
SG11201907720RA (en) * | 2017-03-20 | 2019-10-30 | Ev Group E Thallner Gmbh | Method for the alignment of two substrates |
JP6983645B2 (ja) * | 2017-12-19 | 2021-12-17 | 株式会社エンプラス | 積層体組立ユニット、積層体、および積層体の製造方法 |
TWI782169B (zh) * | 2018-01-23 | 2022-11-01 | 日商東京威力科創股份有限公司 | 接合系統及接合方法 |
US10847369B2 (en) * | 2018-12-26 | 2020-11-24 | Samsung Electronics Co., Ltd. | Wafer bonding method, method for manufacturing semiconductor device, and apparatus therefor |
CN113302727B (zh) | 2019-01-18 | 2024-09-06 | Ev集团E·索尔纳有限责任公司 | 确定结合波的走向的测量装置及方法 |
SG11201911798UA (en) * | 2019-08-23 | 2021-04-29 | Ev Group E Thallner Gmbh | Method and device for the alignment of substrates |
DE102020126211A1 (de) * | 2020-05-28 | 2021-12-02 | Taiwan Semiconductor Manufacturing Co. Ltd. | Photolithographie-Ausrichtungsprozess für gebondete Wafer |
US11829077B2 (en) | 2020-12-11 | 2023-11-28 | Kla Corporation | System and method for determining post bonding overlay |
US20220269184A1 (en) * | 2021-02-25 | 2022-08-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Machine learning on overlay management |
CN112967965B (zh) * | 2021-03-12 | 2023-11-07 | 长江存储科技有限责任公司 | 对准方法、对准装置、对准设备及计算机存储介质 |
US11782411B2 (en) | 2021-07-28 | 2023-10-10 | Kla Corporation | System and method for mitigating overlay distortion patterns caused by a wafer bonding tool |
US20230032406A1 (en) * | 2021-07-28 | 2023-02-02 | Kla Corporation | System and method for detecting particle contamination on a bonding tool |
EP4427263A1 (de) | 2021-11-02 | 2024-09-11 | EV Group E. Thallner GmbH | Verfahren und vorrichtung zur kompensation von verzerrungen |
CN114739294B (zh) * | 2022-04-15 | 2024-05-14 | 中山大学南昌研究院 | 一种检测键合偏移量的结构和方法 |
JP2023183276A (ja) * | 2022-06-15 | 2023-12-27 | キオクシア株式会社 | 接合装置、接合方法、及び半導体装置の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002064042A (ja) * | 2000-08-18 | 2002-02-28 | Toray Eng Co Ltd | 実装方法および装置 |
JP2009529785A (ja) * | 2006-03-09 | 2009-08-20 | ウルトラテック インク | 基板の曲率および応力マッピングデータに基づくリソグラフィ位置ずれの判定方法 |
JP2009239095A (ja) * | 2008-03-27 | 2009-10-15 | Nikon Corp | 接合方法および接合装置 |
WO2009133682A1 (ja) * | 2008-04-30 | 2009-11-05 | 株式会社ニコン | 評価方法および評価装置 |
JP2010272707A (ja) * | 2009-05-22 | 2010-12-02 | Panasonic Corp | アライメント接合方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100311497B1 (ko) * | 1999-08-24 | 2001-10-18 | 김영환 | 정렬 마크 |
KR100587035B1 (ko) * | 1999-10-25 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 웨이퍼의 정렬마크 형성방법 |
US20070029365A1 (en) * | 2003-10-24 | 2007-02-08 | Paul Brian K | High volume microlamination production of devices |
JP4507604B2 (ja) * | 2004-01-16 | 2010-07-21 | 信越半導体株式会社 | 貼り合せ歪みウェーハの歪み量測定方法 |
US20050255666A1 (en) * | 2004-05-11 | 2005-11-17 | Miradia Inc. | Method and structure for aligning mechanical based device to integrated circuits |
US7433038B2 (en) * | 2006-04-27 | 2008-10-07 | Asml Netherlands B.V. | Alignment of substrates for bonding |
KR20090071740A (ko) * | 2007-12-28 | 2009-07-02 | 주식회사 하이닉스반도체 | 정렬 마크 측정 방법 |
KR20090100953A (ko) * | 2008-03-21 | 2009-09-24 | 삼성전자주식회사 | 소다라임 글라스 기판 및 소다라임 글라스 원판의 열처리방법 |
-
2010
- 2010-12-13 EP EP10015569A patent/EP2463892B1/de active Active
-
2011
- 2011-09-07 US US13/512,723 patent/US8640548B2/en active Active
- 2011-09-07 KR KR1020127011494A patent/KR101313909B1/ko active IP Right Grant
- 2011-09-07 CN CN201180004739.4A patent/CN102656678B/zh active Active
- 2011-09-07 WO PCT/EP2011/065492 patent/WO2012079786A1/de active Application Filing
- 2011-09-07 SG SG2012037339A patent/SG181435A1/en unknown
- 2011-09-07 JP JP2012552432A patent/JP5611371B2/ja active Active
- 2011-11-24 TW TW100143195A patent/TWI447842B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002064042A (ja) * | 2000-08-18 | 2002-02-28 | Toray Eng Co Ltd | 実装方法および装置 |
JP2009529785A (ja) * | 2006-03-09 | 2009-08-20 | ウルトラテック インク | 基板の曲率および応力マッピングデータに基づくリソグラフィ位置ずれの判定方法 |
JP2009239095A (ja) * | 2008-03-27 | 2009-10-15 | Nikon Corp | 接合方法および接合装置 |
WO2009133682A1 (ja) * | 2008-04-30 | 2009-11-05 | 株式会社ニコン | 評価方法および評価装置 |
JP2010272707A (ja) * | 2009-05-22 | 2010-12-02 | Panasonic Corp | アライメント接合方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2014064944A1 (ja) * | 2012-10-26 | 2016-09-08 | 株式会社ニコン | 基板位置合わせ装置、基板貼り合わせ装置、基板位置合わせ方法、積層半導体装置の製造方法、及び基板貼り合わせ方法 |
US9919508B2 (en) | 2012-10-26 | 2018-03-20 | Nikon Corporation | Substrate aligning apparatus, substrate bonding apparatus, substrate aligning method and substrate bonding method |
JP2014116519A (ja) * | 2012-12-11 | 2014-06-26 | Nikon Corp | アライメント装置、位置合わせ方法、及び、積層半導体装置 |
JP2015056495A (ja) * | 2013-09-11 | 2015-03-23 | 富士通セミコンダクター株式会社 | 半導体装置の検査装置、及び半導体装置の製造方法 |
JP2021051320A (ja) * | 2016-08-29 | 2021-04-01 | 株式会社ニコン | 積層装置、薄化装置、露光装置、制御装置、プログラム、積層体の製造方法、及び装置 |
JP2018056481A (ja) * | 2016-09-30 | 2018-04-05 | ボンドテック株式会社 | アライメント装置およびアライメント方法 |
JP7500867B2 (ja) | 2020-08-13 | 2024-06-17 | ウーハン シンシン セミコンダクター マニュファクチュアリング カンパニー リミテッド | 位置合わせマークを備えるウェハ組立体、その形成方法及びウェハ位置合わせ方法 |
Also Published As
Publication number | Publication date |
---|---|
US20120255365A1 (en) | 2012-10-11 |
CN102656678B (zh) | 2015-04-29 |
CN102656678A (zh) | 2012-09-05 |
TWI447842B (zh) | 2014-08-01 |
US8640548B2 (en) | 2014-02-04 |
JP5611371B2 (ja) | 2014-10-22 |
KR20120120122A (ko) | 2012-11-01 |
KR101313909B1 (ko) | 2013-10-01 |
WO2012079786A1 (de) | 2012-06-21 |
TW201234516A (en) | 2012-08-16 |
EP2463892A1 (de) | 2012-06-13 |
EP2463892B1 (de) | 2013-04-03 |
SG181435A1 (en) | 2012-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5611371B2 (ja) | 位置合わせ誤差を確定する機器、装置、及び方法 | |
US11756818B2 (en) | Accommodating device for retaining wafers | |
TWI842929B (zh) | 根據x射線影像複查預測產品失效的方法、電腦可讀取非暫存性儲存媒體及系統 | |
TW556298B (en) | Probing method and device | |
JP5720754B2 (ja) | 積層装置および積層方法 | |
KR101071013B1 (ko) | 검사 방법 및 이 검사 방법을 기록한 프로그램 기록 매체 | |
US20080149927A1 (en) | Semiconductor device, method and apparatus for testing same, and method for manufacturing semiconductor device | |
KR20220033509A (ko) | 엑스선 검사 기반 프로세스 제어 방법 및 시스템 | |
JP2010522441A (ja) | 半導体ウエハの異物検査及びリペアシステムとその方法 | |
US20100021046A1 (en) | Pattern inspection apparatus, pattern inspection method and computer readable recording medium | |
KR20090092426A (ko) | 다이 본딩 방법 및 장치 | |
KR101199619B1 (ko) | 웨이퍼 맵 생성 방법 | |
CN107507783B (zh) | 用于重组晶圆的测试系统及其方法 | |
JP2003152037A (ja) | ウェハ検査方法、検査装置及び検査用赤外線撮像装置 | |
US20100166291A1 (en) | Apparatus for measuring and calibrating error of wafer prober | |
TW200925585A (en) | Automatic defect inspection device for substrate laser repair and method thereof | |
TWI859270B (zh) | 利用x射線檢驗控制製程的方法、電腦可讀取非暫存性儲存媒體及系統 | |
TW201925804A (zh) | 診斷半導體晶圓的方法 | |
US20240093985A1 (en) | System and method for acquiring alignment measurements of structures of a bonded sample | |
JP2005134204A (ja) | 特性検査装置、特性検査方法および特性検査プログラム | |
TW201709370A (zh) | 半導體裝置之測定方法 | |
Roy et al. | Advanced processing control for wafer-to-wafer hybrid bonding | |
TWI300253B (ja) | ||
JP2006135129A (ja) | 半導体検査装置及び半導体装置の製造方法 | |
TW200932078A (en) | Method for capturing multi-region image using optical sensors and apparatus thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140121 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140320 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140324 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140811 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140902 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5611371 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |