JP2013222978A

JP2013222978A - Pulse signal output circuit

Info

Publication number: JP2013222978A
Application number: JP2012091203A
Authority: JP
Inventors: Tsutomu Matsumoto; 力松本; Masami Wada; 正巳和田
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2012-04-12
Filing date: 2012-04-12
Publication date: 2013-10-28
Anticipated expiration: 2032-04-12
Also published as: JP6080091B2

Abstract

PROBLEM TO BE SOLVED: To provide a pulse signal output circuit that has a simple configuration using a FET in light of the difficulty of using a FET having a small size and on resistance because of a mechanism in which a current flowing on a primary side of a pulse transformer is switched on/off, a voltage generated on a secondary side is rectified to charge a capacitor, and a switching element is turned on/off by the voltage across the capacitor.SOLUTION: The direction of a current flowing on a primary side of a pulse transformer is changed by a switch section, a secondary side voltage is full-wave-rectified to charge a capacitor, and the FET is turned on/off by an output voltage of the capacitor. This can implement a short charge/discharge time of the capacitor and a reduced mounting area and heat generation.

Description

本発明はパルス信号を出力するパルス信号出力回路に関し、特にプロセス現場に設置されるフィールド計器に用いて好適なパルス信号出力回路に関するものである。 The present invention relates to a pulse signal output circuit for outputting a pulse signal, and more particularly to a pulse signal output circuit suitable for use in a field instrument installed in a process field.

プロセス現場に設置され、プロセス量を測定するフィールド計器には、測定したプロセス量をパルス信号を用いて伝送する計器がある。このような計器では、ノイズ耐性を向上させるために、出力するパルス信号を他の入出力回路とは直流的に絶縁することが行われている。図１０に、このようなパルス信号出力回路の構成を示す。 A field instrument installed in a process field and measuring a process quantity includes an instrument that transmits the measured process quantity using a pulse signal. In such an instrument, in order to improve noise tolerance, the output pulse signal is galvanically isolated from other input / output circuits. FIG. 10 shows the configuration of such a pulse signal output circuit.

図１０において、１０はフィールド計器に内蔵されるパルス信号出力回路、２０はフィールド計器から離隔して配置される受信計器である。パルス信号出力回路１０と受信計器２０は伝送路２５で接続される。 In FIG. 10, 10 is a pulse signal output circuit built in the field instrument, and 20 is a receiving instrument arranged separately from the field instrument. The pulse signal output circuit 10 and the receiving instrument 20 are connected by a transmission line 25.

パルス信号出力回路１０は、直流電源１１、フォトカプラ１２、抵抗１３、スイッチ１４、スイッチング素子１５、出力端子１６で構成される。直流電源１１の出力電圧はフォトカプラ１２内の発光ダイオードのアノードに印加される。この発光ダイオードのカソードと共通電位点の間には抵抗１３とスイッチ１４の直列回路が接続される。フォトカプラ１２内のフォトトランジスタのエミッタはスイッチング素子１５のベースに接続され、そのコレクタはスイッチング素子１５のコレクタおよび出力端子１６の一方に接続される。スイッチング素子１５のエミッタは出力端子１６の他方に接続される。 The pulse signal output circuit 10 includes a DC power supply 11, a photocoupler 12, a resistor 13, a switch 14, a switching element 15, and an output terminal 16. The output voltage of the DC power supply 11 is applied to the anode of the light emitting diode in the photocoupler 12. A series circuit of a resistor 13 and a switch 14 is connected between the cathode of the light emitting diode and a common potential point. The emitter of the phototransistor in the photocoupler 12 is connected to the base of the switching element 15, and its collector is connected to one of the collector of the switching element 15 and the output terminal 16. The emitter of the switching element 15 is connected to the other output terminal 16.

スイッチ１４は、出力するパルス信号の周波数でオンオフされる。スイッチ１４がオンになるとフォトカプラ１２内の発光ダイオードが点灯する。スイッチング素子１５にはフォトカプラ１２内のフォトトランジスタからベース電流が供給されるので、オンになる。スイッチ１４がオフになると、スイッチング素子１５もオフになる。 The switch 14 is turned on / off at the frequency of the output pulse signal. When the switch 14 is turned on, the light emitting diode in the photocoupler 12 is turned on. Since the base current is supplied to the switching element 15 from the phototransistor in the photocoupler 12, the switching element 15 is turned on. When the switch 14 is turned off, the switching element 15 is also turned off.

受信計器２０は、受信抵抗２１、直流電源２２、カウンタ２３で構成される。受信抵抗２１とカウンタ２３の接続点は、伝送路２５を介してスイッチング素子１５のコレクタとフォトカプラ１２内のフォトトランジスタのコレクタに接続される。スイッチング素子１５がオンになると受信抵抗２１に電流が流れ、その両端には電圧が発生する。このようにして、パルス信号が受信計器２０に伝達される。カウンタ２３は、伝達されたパルス信号をカウントする。 The receiving instrument 20 includes a receiving resistor 21, a DC power supply 22, and a counter 23. A connection point between the reception resistor 21 and the counter 23 is connected to the collector of the switching element 15 and the collector of the phototransistor in the photocoupler 12 via the transmission line 25. When the switching element 15 is turned on, a current flows through the receiving resistor 21 and a voltage is generated at both ends thereof. In this way, the pulse signal is transmitted to the receiving instrument 20. The counter 23 counts the transmitted pulse signal.

一般的に、フォトカプラは耐圧が３０Ｖ以上になると、伝達できる周波数が数ｋＨｚ程度に制限される。このため、フォトカプラを用いたパルス信号出力回路は、耐圧を確保し、かつ数十ｋＨｚの高速パルス信号を伝達することは難しい。このため、高速パルス信号を伝達するためには、パルストランスを用いた回路が使用される。 In general, when the withstand voltage of a photocoupler is 30 V or higher, the frequency that can be transmitted is limited to about several kHz. For this reason, it is difficult for a pulse signal output circuit using a photocoupler to secure a withstand voltage and to transmit a high-speed pulse signal of several tens of kHz. For this reason, a circuit using a pulse transformer is used to transmit a high-speed pulse signal.

図１１に、パルストランスを用いたパルス信号出力回路の構成を示す。なお、図１０と同じ要素には同一符号を付し、説明を省略する。 FIG. 11 shows a configuration of a pulse signal output circuit using a pulse transformer. In addition, the same code | symbol is attached | subjected to the same element as FIG. 10, and description is abbreviate | omitted.

図１１において、パルス信号出力回路３０は、直流電源１１、パルストランス３１、抵抗１３および３４、スイッチ１４、ダイオード３２、コンデンサ３３、スイッチング素子１５、および出力端子１６で構成される。 In FIG. 11, the pulse signal output circuit 30 includes a DC power supply 11, a pulse transformer 31, resistors 13 and 34, a switch 14, a diode 32, a capacitor 33, a switching element 15, and an output terminal 16.

パルストランス３１の１次側の端子Ａ１には直流電源１１が接続され、端子Ｂ１と共通電位点と間には抵抗１３とスイッチ１４の直列回路が接続される。ダイオード３２のアノードはパルストランス３１の２次側の端子Ａ２に接続され、そのカソードにはコンデンサ３３と抵抗３４の並列回路の一方、およびスイッチング素子１５のベースが接続される。パルストランス３１の２次側の端子Ｂ２には、コンデンサ３３と抵抗３４の並列回路の他方およびスイッチング素子１５のエミッタが接続される。 A DC power supply 11 is connected to the primary terminal A1 of the pulse transformer 31, and a series circuit of a resistor 13 and a switch 14 is connected between the terminal B1 and the common potential point. The anode of the diode 32 is connected to the secondary terminal A2 of the pulse transformer 31, and one of the parallel circuit of the capacitor 33 and the resistor 34 and the base of the switching element 15 are connected to the cathode. The other side of the parallel circuit of the capacitor 33 and the resistor 34 and the emitter of the switching element 15 are connected to the secondary terminal B 2 of the pulse transformer 31.

次に、図１２に基づいてこのパルス信号出力回路３０の動作原理を説明する。なお、図１１と同じ要素には同一符号を付し、説明を省略する。 Next, the operation principle of the pulse signal output circuit 30 will be described with reference to FIG. The same elements as those in FIG. 11 are denoted by the same reference numerals, and description thereof is omitted.

図１２において、（Ａ）はスイッチ１４がオンのときの、（Ｂ）はオフのときの電流の流れを表す図である。この回路はフライバックコンバータタイプの回路である。 12A is a diagram illustrating a current flow when the switch 14 is on, and FIG. 12B is a diagram illustrating a current flow when the switch 14 is off. This circuit is a flyback converter type circuit.

スイッチ１４がオンのときはパルストランス３１からコンデンサ３３、抵抗３４に電流が供給されない。このため、点線３５に示すように、コンデンサ３３に蓄積された電荷は抵抗３４に流れ、コンデンサ３３は放電する。 When the switch 14 is on, no current is supplied from the pulse transformer 31 to the capacitor 33 and the resistor 34. For this reason, as indicated by a dotted line 35, the electric charge accumulated in the capacitor 33 flows to the resistor 34, and the capacitor 33 is discharged.

スイッチ１４がオフのときは、コンデンサ３３と抵抗３４にはパルストランス３１の２次側から電流が供給される。このため、点線３６に示すように、コンデンサ３３と抵抗３４に電流が流れ、コンデンサ３３は充電される。 When the switch 14 is off, current is supplied to the capacitor 33 and the resistor 34 from the secondary side of the pulse transformer 31. For this reason, as indicated by a dotted line 36, a current flows through the capacitor 33 and the resistor 34, and the capacitor 33 is charged.

このように、スイッチ１４をオンオフすることにより、スイッチング素子１５をオンすることができる。この回路では、出力パルス信号の立ち上がり時間、立ち下がり時間は、コンデンサ３３と抵抗３４に流れる電流によって決定される。 Thus, the switching element 15 can be turned on by turning on and off the switch 14. In this circuit, the rise time and fall time of the output pulse signal are determined by the current flowing through the capacitor 33 and the resistor 34.

次に、図１３に基づいて図１１のパルス信号出力回路の動作を説明する。なお、図１３（１）は出力パルス信号の周波数が低い場合、（２）は周波数が高い場合の波形図である。また、（Ａ）〜（Ｃ）はそれぞれスイッチ１４の状態、コンデンサ３３の両端電圧、スイッチング素子１５の状態を表す波形図である。 Next, the operation of the pulse signal output circuit of FIG. 11 will be described based on FIG. 13A is a waveform diagram when the frequency of the output pulse signal is low, and FIG. 13B is a waveform diagram when the frequency is high. Further, (A) to (C) are waveform diagrams showing the state of the switch 14, the voltage across the capacitor 33, and the state of the switching element 15, respectively.

図１１のパルス信号出力回路３０では、（１）に示すように、スイッチング素子１５をオンするときは、スイッチ１４を出力するパルス信号の周波数よりも早い周波数でオンオフする。時刻ｔ１からｔ２まではスイッチング素子１５をオンにするので、スイッチ１４はオンオフを繰り返す。コンデンサ３３は短い周期で充電されるのでスイッチング素子１５のベース−エミッタ間に電圧が印加され、スイッチング素子１５はオン状態を維持する。 In the pulse signal output circuit 30 of FIG. 11, when the switching element 15 is turned on as shown in (1), it is turned on and off at a frequency earlier than the frequency of the pulse signal output from the switch 14. Since the switching element 15 is turned on from time t1 to time t2, the switch 14 is repeatedly turned on and off. Since the capacitor 33 is charged with a short cycle, a voltage is applied between the base and the emitter of the switching element 15, and the switching element 15 maintains the ON state.

時刻ｔ２からｔ３まではスイッチング素子１５をオフにするので、スイッチ１４はオフ状態を維持する。コンデンサ３３は抵抗３４によって放電されるので、その両端電圧は時刻ｔ２からコンデンサ３３と抵抗３４で決まる時定数で低下する。（Ｃ）に示すように、スイッチ１４がオンオフを繰り返している間はスイッチング素子１５がオンになり、受信抵抗２１に電流が流れる。スイッチ１４がオフ状態を維持するとスイッチング素子１５がオフになり、電流が流れない。このようにして、パルス信号が受信計器２０に伝達される。 Since the switching element 15 is turned off from time t2 to time t3, the switch 14 maintains the off state. Since the capacitor 33 is discharged by the resistor 34, the voltage at both ends thereof decreases with a time constant determined by the capacitor 33 and the resistor 34 from time t2. As shown in (C), while the switch 14 is repeatedly turned on and off, the switching element 15 is turned on, and a current flows through the reception resistor 21. When the switch 14 is kept off, the switching element 15 is turned off and no current flows. In this way, the pulse signal is transmitted to the receiving instrument 20.

特許文献１には、入出力間が絶縁され、パルス信号を出力する信号伝送装置が記載されている。特許文献１の図３の信号伝送装置は、アナログ信号をパルス幅変調してパルス信号に変換し、フォトカプラで絶縁してフィールド機器に伝送する。 Patent Document 1 describes a signal transmission device that outputs a pulse signal with the input and output insulated. The signal transmission device of FIG. 3 of Patent Document 1 performs pulse width modulation on an analog signal to convert it to a pulse signal, insulates it with a photocoupler, and transmits it to a field device.

特開２０１２−２３６６０号公報JP 2012-23660 A

しかしながら、このようなパルス信号出力回路には、次のような課題があった。
前述したように、図１０のパルス信号出力回路は、絶縁耐圧を高くすると、出力するパルス信号の周波数を高くすることが難しいという課題があった。 However, such a pulse signal output circuit has the following problems.
As described above, the pulse signal output circuit of FIG. 10 has a problem that it is difficult to increase the frequency of the output pulse signal when the dielectric strength is increased.

図１１のパルス信号出力回路は、スイッチ１４がオンオフを繰り返している状態からオフ状態を維持する状態に変化するとき、あるいはその逆のときに、コンデンサ３３の出力電圧はコンデンサ３３と抵抗３４で決まる時定数で変化するので、出力パルス信号のデューティ比を５０％にすることが難しく、かつ出力パルス信号の周波数が高くなると正常にパルス信号を出力することができなくなるという課題があった。 In the pulse signal output circuit of FIG. 11, the output voltage of the capacitor 33 is determined by the capacitor 33 and the resistor 34 when the switch 14 changes from being repeatedly turned on and off to being kept in the off state, or vice versa. Since it changes with the time constant, it is difficult to set the duty ratio of the output pulse signal to 50%, and there is a problem that the pulse signal cannot be normally output when the frequency of the output pulse signal becomes high.

このことを、図１３（２）で説明する。図１３（２）は出力パルス信号の周波数が高い場合の波形図である。 This will be described with reference to FIG. FIG. 13B is a waveform diagram when the frequency of the output pulse signal is high.

時刻ｔ４でスイッチ１４が断続状態から断状態に変化すると、コンデンサ３３は抵抗３４によって放電されるので、その両端の電圧は徐々に小さくなる。そのため、時刻ｔ５にならないと、スイッチング素子１５はオフにならない。この結果、（Ｃ）に示すようにスイッチング素子１５がオンになる時間の方がオフになる時間より長くなり、受信抵抗２１両端に表れるパルス信号の波形のデューティ比は５０％にならなくなる。出力するパルス信号の周波数がより高くなると、スイッチング素子１５がオフになる前にスイッチ１４の断続状態が始まるので、正常にパルス信号を出力することができなくなる。 When the switch 14 changes from the intermittent state to the disconnected state at time t4, the capacitor 33 is discharged by the resistor 34, so that the voltage at both ends thereof gradually decreases. Therefore, the switching element 15 is not turned off until time t5 is reached. As a result, as shown in (C), the time when the switching element 15 is turned on becomes longer than the time when the switching element 15 is turned off, and the duty ratio of the waveform of the pulse signal appearing at both ends of the receiving resistor 21 does not become 50%. When the frequency of the pulse signal to be output becomes higher, the intermittent state of the switch 14 is started before the switching element 15 is turned off, so that the pulse signal cannot be normally output.

スイッチング素子１５としてトランジスタを用いると、コンデンサ３３に蓄積された電荷は抵抗３４とトランジスタのベース電流の両方で放電されるので、コンデンサ３３の両端電圧の立ち下がりは比較的早くなる。また、トランジスタはベースエミッタ間電圧が０．６Ｖ程度で動作させることができるので、パルストランス３１の２次側電圧を低くすることができるという利点もある。しかし、トランジスタはオン抵抗が比較的高いので、大きなサイズのトランジスタを用いなければならないという課題があった。 When a transistor is used as the switching element 15, the charge accumulated in the capacitor 33 is discharged by both the resistor 34 and the base current of the transistor, so that the voltage across the capacitor 33 falls relatively quickly. Further, since the transistor can be operated at a base-emitter voltage of about 0.6 V, there is an advantage that the secondary voltage of the pulse transformer 31 can be lowered. However, since the on-resistance of the transistor is relatively high, there is a problem that a transistor having a large size must be used.

スイッチング素子１５としてＦＥＴ（Field Effect Transistor）を用いると、ＦＥＴのゲート−ソース間損失は非常に小さいので、コンデンサ３３と抵抗３４の値は小さい方がよい。一方、ＦＥＴのスレッシュホールド電圧Ｖｔｈは２．５Ｖ程度と高いので、コンデンサ３３の値を小さくして、抵抗３４の値を大きくした方がよい。このため、コンデンサ３３と抵抗３４の選択が難しいという課題があった。 When an FET (Field Effect Transistor) is used as the switching element 15, the gate-source loss of the FET is very small. Therefore, the values of the capacitor 33 and the resistor 34 should be small. On the other hand, since the threshold voltage Vth of the FET is as high as about 2.5 V, it is better to decrease the value of the capacitor 33 and increase the value of the resistor 34. For this reason, there is a problem that it is difficult to select the capacitor 33 and the resistor 34.

パルストランス駆動専用に高圧電源を用いてＦＥＴのＶｔｈを確保し、さらにパルストランスを２個用いて高速化することも考えられるが、回路規模が大きくなり、コストアップの要因になってしまうという課題もあった。 It is conceivable to use a high-voltage power supply exclusively for driving the pulse transformer to secure the Vth of the FET, and further to increase the speed by using two pulse transformers, but the problem is that the circuit scale becomes large and the cost increases. There was also.

本発明の目的は、出力パルス信号の周波数を高くでき、かつ小型化が可能なパルス信号出力回路を実現することにある。 An object of the present invention is to realize a pulse signal output circuit that can increase the frequency of an output pulse signal and can be miniaturized.

このような課題を達成するために、本発明のうち請求項１記載の発明は、
受信計器から出力された電流をオンオフすることにより、当該受信計器にパルス信号を出力するパルス信号出力回路において、
パルストランスと、
前記パルストランスの１次側に流れる電流の方向を交互に切り替えるスイッチ部と、
前記パルストランスの１次側に流れる電流の経路に配置される第１のコンデンサと、
前記パルストランスの２次側出力を全波整流する整流部と、
前記整流部の出力電流で充電される第２のコンデンサと、
前記第２のコンデンサに並列接続される第１の抵抗と
前記第２のコンデンサの出力電圧でそのゲートが制御され、前記受信計器から出力される電流をオンオフするＦＥＴと、
を備えたものである。第２のコンデンサの値を小さくすることができるので、出力するパルス信号を高速化できる。 In order to achieve such a problem, the invention according to claim 1 of the present invention is:
In the pulse signal output circuit that outputs a pulse signal to the receiving instrument by turning on and off the current output from the receiving instrument,
A pulse transformer,
A switch unit that alternately switches the direction of the current flowing through the primary side of the pulse transformer;
A first capacitor disposed in a path of a current flowing on the primary side of the pulse transformer;
A rectifier for full-wave rectification of the secondary output of the pulse transformer;
A second capacitor charged with the output current of the rectifying unit;
A first resistor connected in parallel to the second capacitor, an FET whose gate is controlled by the output voltage of the second capacitor, and for turning on and off the current output from the receiver instrument;
It is equipped with. Since the value of the second capacitor can be reduced, the output pulse signal can be speeded up.

請求項２記載の発明は、
受信計器から出力された電流をオンオフすることにより、当該受信計器にパルス信号を出力するパルス信号出力回路において、
パルストランスと、
前記パルストランスの１次側に流れる電流の方向を交互に切り替えるスイッチ部と、
前記パルストランスの１次側に流れる電流の経路に配置される第２の抵抗と、
前記パルストランスの２次側に流れる電流が流れる経路に配置される第３のコンデンサと、
前記パルストランスの２次側出力を全波整流する整流部と、
前記整流部の出力電流で充電される第２のコンデンサと、
前記第２のコンデンサに並列接続される第１の抵抗と
前記第２のコンデンサの出力電圧でそのゲートが制御され、前記受信計器から出力される電流をオンオフするＦＥＴと、
を備えたものである。第２のコンデンサの値を小さくすることができるので、出力するパルス信号を高速化できる。 The invention according to claim 2
In the pulse signal output circuit that outputs a pulse signal to the receiving instrument by turning on and off the current output from the receiving instrument,
A pulse transformer,
A switch unit that alternately switches the direction of the current flowing through the primary side of the pulse transformer;
A second resistor disposed in a path of a current flowing on the primary side of the pulse transformer;
A third capacitor disposed in a path through which a current flowing on the secondary side of the pulse transformer flows;
A rectifier for full-wave rectification of the secondary output of the pulse transformer;
A second capacitor charged with the output current of the rectifying unit;
A first resistor connected in parallel to the second capacitor, an FET whose gate is controlled by the output voltage of the second capacitor, and for turning on and off the current output from the receiver instrument;
It is equipped with. Since the value of the second capacitor can be reduced, the output pulse signal can be speeded up.

請求項３記載の発明は、請求項１若しくは請求項２記載の発明において、
前記スイッチ部は４つのスイッチがブリッジ状に接続された構成を具備し、隣り合うスイッチを相補的にオンオフすることにより、前記パルストランスの１次側に流れる電流の方向を切り替えるようにしたものである。スイッチ部の構成を簡単にできる。 The invention according to claim 3 is the invention according to claim 1 or claim 2,
The switch section has a configuration in which four switches are connected in a bridge shape, and the direction of the current flowing through the primary side of the pulse transformer is switched by complementarily turning on and off adjacent switches. is there. The configuration of the switch part can be simplified.

請求項４記載の発明は、請求項１若しくは請求項２記載の発明において、
前記パルストランスの１次側巻き線は中間タップを具備し、
前記スイッチ部を、前記パルストランスの１次側巻き線の、前記中間タップで区切られた巻き線に交互に電流を流す２つのスイッチで構成したものである。スイッチ部の構成を簡単にできる。 The invention according to claim 4 is the invention according to claim 1 or claim 2,
The primary winding of the pulse transformer has an intermediate tap,
The switch unit is configured by two switches that cause current to flow alternately through the windings of the primary winding of the pulse transformer that are separated by the intermediate tap. The configuration of the switch part can be simplified.

請求項５記載の発明は、請求項１乃至請求項４いずれかに記載の発明において、
前記整流部をダイオードブリッジで構成したものである。整流部の構成を簡単にできる。 The invention according to claim 5 is the invention according to any one of claims 1 to 4,
The rectifying unit is configured by a diode bridge. The configuration of the rectification unit can be simplified.

請求項６記載の発明は、請求項１乃至請求項４いずれかに記載の発明において、
前記パルストランスの２次側巻き線は中間タップを具備し、
前記整流部を、その一端が前記パルストランスの２次側巻き線の両端にそれぞれ接続され、他端が共通接続された２つのダイオードで構成したものである。整流部の構成を簡単にできる。 The invention according to claim 6 is the invention according to any one of claims 1 to 4,
The secondary winding of the pulse transformer has an intermediate tap,
The rectifying unit is composed of two diodes having one end connected to both ends of the secondary winding of the pulse transformer and the other end connected in common. The configuration of the rectification unit can be simplified.

請求項７記載の発明は、請求項１乃至請求項６いずれかに記載の発明において、前記パルストランスの１次側端子と前記スイッチ部との間、あるいは２次側端子と前記整流部との間に、少なくとも２個のコンデンサを直列し、これらのコンデンサを前記第１のコンデンサ、あるいは前記第３のコンデンサとしたものである。本質安全防爆におけるブロッキングコンデンサと前記第１、第３のコンデンサを兼ねることができるので、部品点数を削減できる。 The invention according to claim 7 is the invention according to any one of claims 1 to 6, wherein the primary side terminal of the pulse transformer and the switch unit, or the secondary side terminal and the rectifying unit are connected. In the meantime, at least two capacitors are connected in series, and these capacitors serve as the first capacitor or the third capacitor. Since the blocking capacitor in the intrinsically safe explosion-proof and the first and third capacitors can be used, the number of parts can be reduced.

本発明によれば以下のような効果がある。
請求項１、２、３、４、５、６、および７の発明によれば、パルストランスの１次側に流れる電流の方向を交互に切り替え、２次側の出力を全波整流して第２のコンデンサを充電し、この第２のコンデンサ両端の電圧でＦＥＴのオンオフを制御するようにした。 The present invention has the following effects.
According to the first, second, third, fourth, fifth, sixth and seventh aspects of the invention, the direction of the current flowing in the primary side of the pulse transformer is alternately switched, and the output on the secondary side is subjected to full-wave rectification. The second capacitor is charged, and the on / off state of the FET is controlled by the voltage across the second capacitor.

第２のコンデンサ両端の電圧のリップルを従来の半分にすることができるので、その容量値を従来の半分にすることができる。このため、コンデンサの充放電時間を短くすることができるので、ＦＥＴのオンオフ比を５０％に保つことができる。その結果、より周波数の高いパルス信号を出力することができるという効果がある。 Since the voltage ripple across the second capacitor can be halved compared to the prior art, the capacitance value can be halved compared to the prior art. For this reason, since the charge / discharge time of the capacitor can be shortened, the on / off ratio of the FET can be maintained at 50%. As a result, there is an effect that a pulse signal having a higher frequency can be output.

また、第２のコンデンサ両端の直流電圧を従来の倍にすることができるので、スイッチング素子としてスレッシュホールド電圧が高いＦＥＴを使用することができる。このため、スイッチング素子のサイズを小さくすることができるので、実装面積を削減できる。また、ＦＥＴはトランジスタよりオン抵抗が小さいので、余分な発熱を減らすことができるという効果もある。 In addition, since the DC voltage across the second capacitor can be doubled compared to the conventional one, an FET having a high threshold voltage can be used as the switching element. For this reason, since the size of the switching element can be reduced, the mounting area can be reduced. Further, since the FET has a lower on-resistance than the transistor, there is an effect that it is possible to reduce excessive heat generation.

また、スイッチ部によって電流の流れる方向を切り替えてパルストランスの１次側に供給するようにしたので、正負の電圧が不要になる。このため、汎用ロジックＩＣを組み合わせて構成することができるという効果もある。 In addition, since the direction in which the current flows is switched by the switch unit and supplied to the primary side of the pulse transformer, positive and negative voltages are unnecessary. For this reason, there is an effect that a general-purpose logic IC can be combined.

さらに、前記第１あるいは第３のコンデンサと本質安全防爆のブロッキングコンデンサを兼用することにより、部品点数を削減することができるという効果もある。 Furthermore, by combining the first or third capacitor and the intrinsically safe explosion-proof blocking capacitor, there is an effect that the number of parts can be reduced.

本発明の一実施例を示した構成図である。It is the block diagram which showed one Example of this invention. 図１実施例の動作を説明するための波形図である。It is a wave form diagram for demonstrating the operation | movement of FIG. 1 Example. 電流の流れを説明する図である。It is a figure explaining the flow of an electric current. 電流の流れを説明する図である。It is a figure explaining the flow of an electric current. 電流の流れを説明する図である。It is a figure explaining the flow of an electric current. 本発明の効果を説明するための波形図である。It is a wave form diagram for demonstrating the effect of this invention. 本発明の他の実施例を示す構成図である。It is a block diagram which shows the other Example of this invention. 本発明の他の実施例を示す構成図である。It is a block diagram which shows the other Example of this invention. 本発明の他の実施例を示す構成図である。It is a block diagram which shows the other Example of this invention. 従来のパルス信号出力回路の構成図である。It is a block diagram of the conventional pulse signal output circuit. 従来のパルス信号出力回路の構成図である。It is a block diagram of the conventional pulse signal output circuit. 図１１従来例の電流の流れを説明する図である。11 is a diagram for explaining the current flow of the conventional example. 図１１従来例の動作を説明するための波形図である。11 is a waveform diagram for explaining the operation of the conventional example.

以下本発明を、図面を用いて詳細に説明する。図１は本発明に係るパルス信号出力回路の一実施例を示した構成図である。なお、図１１と同じ要素には同一符号を付し、説明を省略する。 Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a pulse signal output circuit according to the present invention. The same elements as those in FIG. 11 are denoted by the same reference numerals, and description thereof is omitted.

図１において、４０はパルス信号出力回路であり、スイッチ部４１、コンデンサ４２および３３、パルストランス４３、整流部４４、抵抗３４、ＦＥＴ４５、および出力端子１６で構成される。スイッチ部４１には、直流電源１１から電流が供給される。スイッチ部４１は４つのスイッチＳ１〜Ｓ４で構成され、整流部４４は４つのダイオードＤ１〜Ｄ４で構成される。なお、直流電源１１の出力電圧をＶｓとする。 In FIG. 1, reference numeral 40 denotes a pulse signal output circuit, which includes a switch unit 41, capacitors 42 and 33, a pulse transformer 43, a rectifier unit 44, a resistor 34, an FET 45, and an output terminal 16. A current is supplied to the switch unit 41 from the DC power supply 11. The switch unit 41 includes four switches S1 to S4, and the rectifier unit 44 includes four diodes D1 to D4. The output voltage of the DC power supply 11 is Vs.

コンデンサ４２、３３は、それぞれ第１、第２のコンデンサに相当し、抵抗３４は第１の抵抗に相当する。また、ダイオードＤ１〜Ｄ４でダイオードブリッジを構成している。 The capacitors 42 and 33 correspond to first and second capacitors, respectively, and the resistor 34 corresponds to a first resistor. The diodes D1 to D4 constitute a diode bridge.

スイッチＳ１とＳ３の一端は直流電源１１に接続される。スイッチＳ２とＳ４の一端は共通電位点に接続され、スイッチＳ２の他端はスイッチＳ１の他端に、スイッチＳ４の他端はスイッチＳ３の他端に接続される。スイッチ部４１は、４つのスイッチＳ１〜Ｓ４がブリッジ状に接続されたフルブリッジスイッチの構成を有している。 One ends of the switches S1 and S3 are connected to the DC power supply 11. One ends of the switches S2 and S4 are connected to a common potential point, the other end of the switch S2 is connected to the other end of the switch S1, and the other end of the switch S4 is connected to the other end of the switch S3. The switch unit 41 has a configuration of a full bridge switch in which four switches S1 to S4 are connected in a bridge shape.

パルストランス４３は、１次側と２次側の２つの巻き線を有する。巻き線の黒丸は巻き始めを表している。すなわち、１次側巻き線と２次側巻き線は同方向に巻かれている。１次側巻き線の端子をＡ１、Ｂ１、２次側巻き線の端子をＡ２、Ｂ２とする。 The pulse transformer 43 has two windings, a primary side and a secondary side. The black circle in the winding represents the beginning of winding. That is, the primary winding and the secondary winding are wound in the same direction. The terminals of the primary winding are A1, B1, and the terminals of the secondary winding are A2, B2.

１次側巻き線の端子Ａ１はスイッチＳ１とＳ２の接続点に接続される。コンデンサ４２の一端はスイッチＳ３とＳ４の接続点に接続され、他端はパルストランス４３の１次側巻き線の端子Ｂ１に接続される。なお、本質安全防爆におけるブロッキングコンデンサを、コンデンサ４２として用いることもできる。この構成は後述する。 A terminal A1 of the primary winding is connected to a connection point between the switches S1 and S2. One end of the capacitor 42 is connected to the connection point between the switches S3 and S4, and the other end is connected to the terminal B1 of the primary winding of the pulse transformer 43. Note that a blocking capacitor in intrinsically safe explosion-proof can also be used as the capacitor 42. This configuration will be described later.

コンデンサ４２を短絡すると、汎用的に用いられるフルブリッジコンバータと同じ構成を有するが、本実施例はコンデンサ４２を用いているので、汎用的なフルブリッジコンバータとは構成が異なる。 When the capacitor 42 is short-circuited, the configuration is the same as that of a full-bridge converter that is used for general purposes. However, since this embodiment uses the capacitor 42, the configuration is different from that of a general-purpose full-bridge converter.

ダイオードＤ１のアノードとＤ３のカソードはパルストランス４３の２次側巻き線の端子Ａ２に接続され、ダイオードＤ２のアノードとＤ４のカソードはパルストランス４３の２次側巻き線の端子Ｂ２に接続される。 The anode of diode D1 and the cathode of D3 are connected to terminal A2 of the secondary winding of pulse transformer 43, and the anode of diode D2 and the cathode of D4 are connected to terminal B2 of the secondary winding of pulse transformer 43. .

コンデンサ３３と抵抗３４は並列接続される。ダイオードＤ１とＤ２のカソードは共通接続され、コンデンサ３３と抵抗３４の並列回路の一端およびＦＥＴ４５のゲートに接続される。ダイオードＤ３とＤ４のアノードは共通接続され、コンデンサ３３と抵抗３４の並列回路の他端およびＦＥＴ４５のソースに接続される。 The capacitor 33 and the resistor 34 are connected in parallel. The cathodes of the diodes D1 and D2 are connected in common and connected to one end of the parallel circuit of the capacitor 33 and the resistor 34 and the gate of the FET 45. The anodes of the diodes D3 and D4 are connected in common and connected to the other end of the parallel circuit of the capacitor 33 and the resistor 34 and to the source of the FET 45.

ＦＥＴ４５のドレインおよびソースは、出力端子１６に接続される。この出力端子１６は、伝送路２５を介して受信計器２０に接続される。このＦＥＴ４５をオンオフすることにより、受信計器２０から送られてきた電流をオンオフして、受信計器２０にパルス信号を伝送する。 The drain and source of the FET 45 are connected to the output terminal 16. The output terminal 16 is connected to the receiving instrument 20 via the transmission line 25. By turning on / off the FET 45, the current sent from the receiving instrument 20 is turned on / off, and a pulse signal is transmitted to the receiving instrument 20.

パルストランス４３の１次側、２次側の電圧、コンデンサ３３の出力電圧（両端電圧）をそれぞれＶ１、Ｖ２、Ｖ３とする。また、このパルストランス４３の２次側の出力電流をｉ１、整流部４４の出力電流をｉ２とする。 The primary and secondary voltages of the pulse transformer 43 and the output voltage (both ends voltage) of the capacitor 33 are V1, V2, and V3, respectively. The output current on the secondary side of the pulse transformer 43 is i1, and the output current of the rectifier 44 is i2.

スイッチ部４１は、直流電源１１の出力電流の方向を切り替え、パルストランス４３の１次側に流れる電流を交互に切り替える。また、整流部４４は、パルストランス４３の２次側の出力を全波整流して出力する。 The switch unit 41 switches the direction of the output current of the DC power supply 11 and alternately switches the current flowing through the primary side of the pulse transformer 43. The rectifying unit 44 performs full-wave rectification on the output on the secondary side of the pulse transformer 43 and outputs the result.

次に、図２に基づいてこの実施例の動作を説明する。図２において、（１）は出力パルス信号の１周期間の各部の波形、（２）はスイッチＳ１〜Ｓ４の１オンオフ１周期の波形である。 Next, the operation of this embodiment will be described with reference to FIG. In FIG. 2, (1) is a waveform of each part during one cycle of the output pulse signal, and (2) is a waveform of one cycle of on / off of the switches S1 to S4.

（Ａ）、（Ｂ）はスイッチＳ１〜Ｓ４の状態を表した図であり、（Ａ）はスイッチＳ１およびＳ４の状態、（Ｂ）はスイッチＳ２およびＳ３の状態である。スイッチＳ１〜Ｓ４は、ＦＥＴ４５をオンするときはオンオフを繰り返し、ＦＥＴ４５をオフするときは一定状態を維持する。スイッチＳ１とＳ４は連動して変化させ、スイッチＳ２とＳ３は連動して変化させる。 (A), (B) is the figure showing the state of switch S1-S4, (A) is the state of switch S1 and S4, (B) is the state of switch S2 and S3. The switches S1 to S4 are repeatedly turned on and off when the FET 45 is turned on, and maintain a constant state when the FET 45 is turned off. The switches S1 and S4 are changed in conjunction, and the switches S2 and S3 are changed in conjunction.

（Ａ）、（Ｂ）の右側波形図から明らかなように、スイッチＳ１（Ｓ４）とＳ２（Ｓ３）は相補的に状態を変化させる。すなわち、スイッチＳ１（Ｓ４）をオンするときはスイッチＳ２（Ｓ３）はオフにし、スイッチＳ１（Ｓ４）をオフにするときはスイッチＳ２（Ｓ３）をオフにする。ＦＥＴ４５をオフするときは、スイッチＳ１とＳ４をオフにし、Ｓ２とＳ３をオンにする。 As is apparent from the right waveform diagrams of (A) and (B), the switches S1 (S4) and S2 (S3) change their states in a complementary manner. That is, the switch S2 (S3) is turned off when the switch S1 (S4) is turned on, and the switch S2 (S3) is turned off when the switch S1 (S4) is turned off. When the FET 45 is turned off, the switches S1 and S4 are turned off, and S2 and S3 are turned on.

なお、ＦＥＴ４５をオフにするときのスイッチＳ１〜Ｓ４の状態は、原理的には次の５つの状態（（ａ）〜（ｅ））が考えられるが、実際には（ａ）または（ｂ）のいずれかの状態に固定する。
（ａ）スイッチＳ１とＳ４をオフにし、Ｓ２とＳ３をオンにする。
（ｂ）スイッチＳ１とＳ４をオンにし、Ｓ２とＳ３をオフにする。
（ｃ）スイッチＳ１とＳ３をオフにし、Ｓ２とＳ４をオンにする。
（ｄ）スイッチＳ１とＳ３をオンにし、Ｓ２とＳ４をオフにする。
（ｅ）スイッチＳ１〜Ｓ４の全てをオフにする。 In addition, the following five states ((a) to (e)) can be considered in principle for the states of the switches S1 to S4 when the FET 45 is turned off, but in reality (a) or (b) Fix in either state.
(A) Turn off the switches S1 and S4 and turn on S2 and S3.
(B) Turn on the switches S1 and S4 and turn off S2 and S3.
(C) Turn off the switches S1 and S3 and turn on S2 and S4.
(D) Turn on the switches S1 and S3 and turn off S2 and S4.
(E) Turn off all the switches S1 to S4.

（Ｃ）はパルストランス４３の１次側および２次側に発生する電圧Ｖ１、Ｖ２の波形である。スイッチ部４１によって直流電源１１の出力電圧Ｖｓは交互に方向を変えてパルストランス４３の１次側に印加されるので、電圧Ｖ１、Ｖ２は±Ｖｓの間で変化する。 (C) shows waveforms of voltages V1 and V2 generated on the primary side and the secondary side of the pulse transformer 43. FIG. Since the output voltage Vs of the DC power supply 11 is alternately changed in direction by the switch unit 41 and applied to the primary side of the pulse transformer 43, the voltages V1 and V2 change between ± Vs.

（Ｄ）はパルストランス４３の２次側巻き線の出力電流ｉ１の波形である。（Ｄ）の右側波形から明らかなように、電流ｉ１はスイッチＳ１〜Ｓ４がオンオフするタイミングで短時間だけ流れ、かつオンからオフに変化したときとオフからオンに変化したときでは、電流の方向は逆になる。 (D) is a waveform of the output current i1 of the secondary winding of the pulse transformer 43. As is apparent from the right waveform of (D), the current i1 flows only for a short time at the timing when the switches S1 to S4 are turned on and off, and the direction of the current when the switch changes from on to off and from off to on. Is reversed.

（Ｅ）は整流部４４の出力電流ｉ２の波形図である。パルストランス４３の２次側巻き線に流れる電流ｉ１は整流部４４で全波整流されるので、電流は一方向のみ流れる。 (E) is a waveform diagram of the output current i2 of the rectifier 44. FIG. Since the current i1 flowing through the secondary winding of the pulse transformer 43 is full-wave rectified by the rectifier 44, the current flows only in one direction.

パルストランスの２次側の電流は、図１実施例では２つのダイオード（Ｄ１とＤ４、あるいはＤ２とＤ３）を通るのでその電圧降下は約１．２Ｖになるが、図１１従来例では１つのダイオード（３２）のみ通るので、その電圧降下は半分の０．６Ｖになる。従って、ダイオードのみで考えると図１実施例の方が効率が低くなる。しかし、図１実施例は図１１従来例に比べて２倍の電流が流れるので、トータルのエネルギー効率は図１実施例の方が図１１従来例よりも高くなる。 The current on the secondary side of the pulse transformer passes through two diodes (D1 and D4, or D2 and D3) in the embodiment of FIG. 1, so that the voltage drop is about 1.2V. Since only the diode (32) passes, the voltage drop is half 0.6V. Therefore, when considering only the diode, the efficiency of the embodiment of FIG. 1 is lower. However, since twice the current flows in the embodiment of FIG. 1 compared to the conventional example of FIG. 11, the total energy efficiency of the FIG. 1 embodiment is higher than that of the conventional example of FIG.

（Ｆ）はコンデンサ３３の両端電圧Ｖ３の波形図である。パルストランス４３の２次側出力は整流部４４で全波整流され、かつこの出力電流ｉ２はコンデンサ３３で平滑されるので、電圧Ｖ３のリップルは小さくなる。 (F) is a waveform diagram of the voltage V3 across the capacitor 33. FIG. The secondary output of the pulse transformer 43 is full-wave rectified by the rectifier 44, and the output current i2 is smoothed by the capacitor 33, so that the ripple of the voltage V3 becomes small.

（Ｇ）はＦＥＴ４５の状態を表した波形図である。電圧Ｖ３のリップルに影響されず、オンオフを繰り返す。 (G) is a waveform diagram showing the state of the FET 45. ON / OFF is repeated without being affected by the ripple of the voltage V3.

次に、図２（２）および図３〜図５に基づいて、動作を詳細に説明する。図３〜図５は各電流経路に流れる電流を説明する図である。なお、図１と同じ要素には同一符号を付し、説明を省略する。 Next, the operation will be described in detail with reference to FIG. 2 (2) and FIGS. 3 to 5 are diagrams for explaining the current flowing through each current path. In addition, the same code | symbol is attached | subjected to the same element as FIG. 1, and description is abbreviate | omitted.

図２（２）において、時刻ｔ１０でスイッチＳ１およびＳ４がオン、Ｓ２およびＳ３がオフになると、直流電源１１からスイッチＳ１、パルストランス４３の１次側巻き線、コンデンサ４２、スイッチＳ４の経路で電流が流れる。図３の点線５０は、この電流が流れる経路を表している。 In FIG. 2 (2), when the switches S1 and S4 are turned on and S2 and S3 are turned off at time t10, the DC power supply 11 passes through the switch S1, the primary winding of the pulse transformer 43, the capacitor 42, and the switch S4. Current flows. A dotted line 50 in FIG. 3 represents a path through which this current flows.

この経路５０に流れる電流はパルストランス４３を励磁させ、その２次側に電圧Ｖ２（図１参照）を発生させる。この電圧は整流部４４で全波整流され、コンデンサ３３、抵抗３４、ＦＥＴ４５のゲート−ソース間に流れる。点線５１はこの電流経路を表す。この電流のためにコンデンサ３３は充電され、ＦＥＴ４５はオンになる。 The current flowing in this path 50 excites the pulse transformer 43 and generates a voltage V2 (see FIG. 1) on the secondary side. This voltage is full-wave rectified by the rectifier 44 and flows between the capacitor 33, the resistor 34, and the gate and source of the FET 45. A dotted line 51 represents this current path. Due to this current, the capacitor 33 is charged and the FET 45 is turned on.

ＦＥＴ４５がオンになるので、図示しない受信計器２０からの電流はＦＥＴ４５を流れ、受信計器２０にパルス信号が伝達される。点線５２は受信計器２０から流れ込む電流の経路を表す。 Since the FET 45 is turned on, a current from a receiving instrument 20 (not shown) flows through the FET 45 and a pulse signal is transmitted to the receiving instrument 20. A dotted line 52 represents a path of current flowing from the receiving instrument 20.

経路５０の途中にコンデンサ４２が配置されているので、経路５０に流れる電流は短時間しか流れない。このため、図２（Ｄ）の右側波形のように、経路５１に流れる電流ｉ１、ｉ２も短時間しか流れない。 Since the capacitor 42 is disposed in the middle of the path 50, the current flowing through the path 50 flows only for a short time. For this reason, as shown in the right waveform of FIG. 2D, the currents i1 and i2 flowing through the path 51 also flow only for a short time.

時刻ｔ１１で経路５１に流れる電流が消滅すると、コンデンサ３３は抵抗３４によって放電する。コンデンサ３３に蓄積された電荷は図４の点線５３の経路で放電し、その結果ＦＥＴ４５はオン状態を維持する。経路５２を流れる電流も継続する。 When the current flowing through the path 51 disappears at time t11, the capacitor 33 is discharged by the resistor 34. The electric charge accumulated in the capacitor 33 is discharged along the path of the dotted line 53 in FIG. 4, and as a result, the FET 45 is kept on. The current flowing through the path 52 continues.

時刻ｔ１２でスイッチＳ１〜Ｓ４の状態が反転すると、パルストランス４３の１次側巻き線には図５の点線５４の経路で電流が流れ、電流の方向が逆になる。このため、パルストランス４３の２次側巻き線に流れる電流の方向も逆になり、点線５５の経路を流れる。しかし、この電流は整流部４４で全波整流されるので、コンデンサ３３、抵抗３４、ＦＥＴ４５には、図３と同じ方向に電流が流れる。このため、ＦＥＴ４５はオン状態を継続する。 When the states of the switches S1 to S4 are reversed at time t12, a current flows through the primary winding of the pulse transformer 43 along the dotted line 54 in FIG. 5, and the direction of the current is reversed. For this reason, the direction of the current flowing through the secondary winding of the pulse transformer 43 is also reversed and flows through the path indicated by the dotted line 55. However, since this current is full-wave rectified by the rectifying unit 44, the current flows through the capacitor 33, the resistor 34, and the FET 45 in the same direction as in FIG. For this reason, the FET 45 is kept on.

コンデンサ４２のために、経路５４に流れる電流も短時間しか流れない。経路５４に電流が流れなくなると、コンデンサ３３に蓄積された電荷は放電し、図４と同じ経路で電流が流れる。ＦＥＴ４５はオン状態を継続する。 Because of the capacitor 42, the current flowing through the path 54 also flows for only a short time. When the current stops flowing through the path 54, the charge accumulated in the capacitor 33 is discharged, and the current flows through the same path as in FIG. The FET 45 remains on.

次に、図６を用いて本実施例の効果を説明する。（１）は図１１従来例の動作を説明する波形図、（２）は図１実施例の動作を説明する波形図である。 Next, the effect of the present embodiment will be described with reference to FIG. (1) is a waveform diagram for explaining the operation of the conventional example of FIG. 11, and (2) is a waveform diagram for explaining the operation of the embodiment of FIG.

図６において、（Ａ）はスイッチの動作を比較した波形図である。図１１従来例ではスイッチが１つ（スイッチ１４）であり、オンオフを繰り返す。これに対して図１実施例ではスイッチ部４１はスイッチＳ１〜Ｓ４の４つのスイッチで構成され、スイッチＳ１、Ｓ４とスイッチＳ２、Ｓ３は相補的に動作する。 In FIG. 6, (A) is a waveform diagram comparing the operation of the switch. In the conventional example of FIG. 11, there is one switch (switch 14), and it is repeatedly turned on and off. On the other hand, in FIG. 1 embodiment, the switch unit 41 is composed of four switches S1 to S4, and the switches S1 and S4 and the switches S2 and S3 operate in a complementary manner.

（Ｂ）はパルストランスの２次側の電圧である。図１１従来例では直流電源１１の出力電圧Ｖｓを単にオンオフするだけなので、コンデンサ３３両端の電圧をＶｃとすると、Ｖｓ〜−Ｖｃ−０．６Ｖの範囲でしか変化しない。これに対して図１実施例では、スイッチ部４１で電流の方向を変えてパルストランス４３の１次側に印加するので、Ｖｓ〜−Ｖｓの範囲で変化する。 (B) is the voltage on the secondary side of the pulse transformer. In the conventional example of FIG. 11, since the output voltage Vs of the DC power supply 11 is simply turned on / off, if the voltage across the capacitor 33 is Vc, it changes only in the range of Vs to -Vc-0.6V. On the other hand, in the embodiment of FIG. 1, since the direction of the current is changed by the switch unit 41 and applied to the primary side of the pulse transformer 43, it changes in the range of Vs to -Vs.

（Ｃ）はパルストランスの２次側に流れる電流の波形である。図１１従来例ではスイッチ１４がオフのときはパルストランス３１の１次側に電流が流れない。このため、パルストランス３１の２次側には、スイッチ１４がオンからオフになる瞬間しか流れない。これに対して図１実施例では、スイッチＳ１〜Ｓ４によって電流の極性を切り替えるので、パルストランス４３には常時電流が流れる。このため、スイッチＳ１〜Ｓ４が切り替わるタイミングでパルストランス４３の２次側に電流が流れる。 (C) is a waveform of a current flowing on the secondary side of the pulse transformer. In the conventional example of FIG. 11, when the switch 14 is OFF, no current flows on the primary side of the pulse transformer 31. For this reason, only the moment when the switch 14 is turned off flows from the secondary side of the pulse transformer 31. On the other hand, in the embodiment of FIG. 1, since the polarity of the current is switched by the switches S1 to S4, a current always flows through the pulse transformer 43. For this reason, a current flows to the secondary side of the pulse transformer 43 at the timing when the switches S1 to S4 are switched.

（Ｄ）は整流後の電流波形である。図１実施例では整流部４４で全波整流するので、図１１従来例に比べて電流が流れる頻度が倍になり、スイッチング速度を倍にしたことと同じ効果が得られる。 (D) is a current waveform after rectification. In the embodiment of FIG. 1, full-wave rectification is performed by the rectifying unit 44, so that the frequency of current flow is doubled compared to the conventional example of FIG. 11, and the same effect as doubling the switching speed can be obtained.

（Ｅ）はコンデンサ３３の出力電圧波形である。（Ｄ）で説明したように、図１実施例では、図１１従来例に比べて電流の頻度が倍になる。このため、図１実施例を図１１従来例と比較すると、電圧の直流成分は倍になり、リップルは半分になる。 (E) is an output voltage waveform of the capacitor 33. As described in (D), the frequency of current in the embodiment of FIG. 1 is doubled compared to the conventional example of FIG. For this reason, when the FIG. 1 embodiment is compared with the conventional example of FIG. 11, the DC component of the voltage is doubled and the ripple is halved.

このため、スイッチング素子としてスレッシュホールド電圧Ｖｔｈが高いＦＥＴを用いても、デジタル回路等で使用する５Ｖ以下の低電圧でパルストランス４３を駆動することができる。また、サイズおよびオン抵抗が小さいＦＥＴを用いることができるので、実装面積および発熱を削減することができる。 Therefore, even if an FET having a high threshold voltage Vth is used as a switching element, the pulse transformer 43 can be driven with a low voltage of 5 V or less used in a digital circuit or the like. In addition, since an FET having a small size and on-resistance can be used, the mounting area and heat generation can be reduced.

また、リップルが半分になるので、リップル量を同じとすると、コンデンサ３３の値を従来例と比べて半分にすることができる。このため、コンデンサ３３の充放電時間が短くなるので、ＦＥＴ４５のオンオフ比（デューティ比）が大きく変化することはない。 Further, since the ripple is halved, the value of the capacitor 33 can be halved compared to the conventional example if the ripple amount is the same. For this reason, since the charge / discharge time of the capacitor 33 is shortened, the on / off ratio (duty ratio) of the FET 45 does not change greatly.

さらに、パルストランス４３の１次側にコンデンサ４２を挿入したので、図６（Ｃ）、（Ｄ）に示すようなパルス状の電流波形を得ることができる。このため、パルストランス４３として小型のトランスを用いても、ＦＥＴ４５を駆動するために必要なエネルギーを得ることができる。また、パルストランス４３が短絡したときに、過大電流が流れることを防止できる。 Further, since the capacitor 42 is inserted on the primary side of the pulse transformer 43, a pulsed current waveform as shown in FIGS. 6C and 6D can be obtained. For this reason, even if a small transformer is used as the pulse transformer 43, the energy necessary for driving the FET 45 can be obtained. Further, it is possible to prevent an excessive current from flowing when the pulse transformer 43 is short-circuited.

図７に、本発明の他の実施例を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。 FIG. 7 shows another embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the same element as FIG. 1, and description is abbreviate | omitted.

図７において、６１は抵抗であり、その一端はスイッチＳ３とＳ４の接続点に接続され、他端はパルストランス４３の端子Ｂ１に接続される。抵抗６１は、パルストランス４４の１次側巻き線に流れる電流が流れる経路中に配置される。 In FIG. 7, reference numeral 61 denotes a resistor, one end of which is connected to a connection point between the switches S <b> 3 and S <b> 4 and the other end is connected to a terminal B <b> 1 of the pulse transformer 43. The resistor 61 is disposed in a path through which a current flowing through the primary winding of the pulse transformer 44 flows.

６２はコンデンサであり、その一端はパルストランス４３の端子Ａ２に、他端はダイオードＤ１とＤ３の接続点に接続される。すなわち、コンデンサ６２は、パルストランス４３の２次側巻き線に流れる電流が流れる経路中に配置される。抵抗６１は第２の抵抗に相当し、コンデンサ６２は第３のコンデンサに相当する。 A capacitor 62 has one end connected to the terminal A2 of the pulse transformer 43 and the other end connected to a connection point between the diodes D1 and D3. That is, the capacitor 62 is arranged in a path through which a current flowing through the secondary winding of the pulse transformer 43 flows. The resistor 61 corresponds to a second resistor, and the capacitor 62 corresponds to a third capacitor.

コンデンサ６２は図１実施例のコンデンサ４２と同じ役割を有しており、パルストランス４３の２次側に流れる電流がパルス状の波形になるようにする。動作は図１実施例と同じなので、説明を省略する。 The capacitor 62 has the same role as the capacitor 42 in the embodiment of FIG. 1 so that the current flowing on the secondary side of the pulse transformer 43 has a pulse waveform. The operation is the same as that in the embodiment of FIG.

図８に、更に他の実施例を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。 FIG. 8 shows still another embodiment. In addition, the same code | symbol is attached | subjected to the same element as FIG. 1, and description is abbreviate | omitted.

図８において、７０はパルス信号出力回路であり、スイッチ部７１、パルストランス７２、整流部７３、コンデンサ３３、抵抗３４、ＦＥＴ４５、および出力端子１６で構成される。スイッチ部７１はスイッチＳ５、Ｓ６で構成され、整流部７３はダイオードＤ５、Ｄ６で構成される。整流部７３は、パルストランス７２の２次側に発生した電圧を全波整流する。 In FIG. 8, reference numeral 70 denotes a pulse signal output circuit, which includes a switch unit 71, a pulse transformer 72, a rectifier unit 73, a capacitor 33, a resistor 34, an FET 45, and an output terminal 16. The switch unit 71 includes switches S5 and S6, and the rectifier unit 73 includes diodes D5 and D6. The rectification unit 73 performs full-wave rectification on the voltage generated on the secondary side of the pulse transformer 72.

パルストランス７２の１次側巻き線、２次側巻き線は中間タップを具備している。すなわち、パルストランス７２の１次側は端子Ａ１、Ｂ１と中間タップＣ１を具備しており、２次側は端子Ａ２、Ｂ２と中間タップＣ２を具備している。 The primary side winding and the secondary side winding of the pulse transformer 72 have an intermediate tap. That is, the primary side of the pulse transformer 72 includes terminals A1 and B1 and an intermediate tap C1, and the secondary side includes terminals A2 and B2 and an intermediate tap C2.

スイッチＳ５とＳ６の一端は共通接続され、この共通接続点は直流電源１１の負側に接続される。スイッチＳ５の他端は端子Ａ１に接続され、スイッチＳ６の他端は端子Ｂ１に接続される。コンデンサ４２の一端は中間タップＣ１に接続され、他端は直流電源１１の正側に接続される。 One ends of the switches S5 and S6 are connected in common, and this common connection point is connected to the negative side of the DC power supply 11. The other end of the switch S5 is connected to the terminal A1, and the other end of the switch S6 is connected to the terminal B1. One end of the capacitor 42 is connected to the intermediate tap C <b> 1, and the other end is connected to the positive side of the DC power supply 11.

ダイオードＤ５のアノードは端子Ａ２に接続され、ダイオードＤ６のアノードは端子Ｂ２に接続される。ダイオードＤ５、Ｄ６のカソードは共通接続され、この共通接続点はコンデンサ３３と抵抗３４の一端、およびＦＥＴ４５のゲートに接続される。ＦＥＴ４５のドレインとソースは出力端子１６に接続される。また、コンデンサ３３と抵抗３４の他端、およびＦＥＴ４５のソースは、中間タップＣ２に接続される。 The anode of the diode D5 is connected to the terminal A2, and the anode of the diode D6 is connected to the terminal B2. The cathodes of the diodes D5 and D6 are connected in common, and this common connection point is connected to one end of the capacitor 33 and the resistor 34 and the gate of the FET 45. The drain and source of the FET 45 are connected to the output terminal 16. The other end of the capacitor 33 and the resistor 34 and the source of the FET 45 are connected to the intermediate tap C2.

スイッチＳ５、Ｓ６は交互にオンオフされる。スイッチＳ５がオン、Ｓ６がオフになると、直流電源１１の出力電流はコンデンサ４２、中間タップＣ１、端子Ａ１、スイッチＳ５を流れ、パルストランス７２の２次側にはパルス電流が発生する。この電流はダイオードＤ５を通り、コンデンサ３３を充電する。 Switches S5 and S6 are alternately turned on and off. When the switch S5 is turned on and the switch S6 is turned off, the output current of the DC power supply 11 flows through the capacitor 42, the intermediate tap C1, the terminal A1, and the switch S5, and a pulse current is generated on the secondary side of the pulse transformer 72. This current passes through the diode D5 and charges the capacitor 33.

スイッチＳ６がオン、Ｓ５がオフになると、直流電源１１の出力電流はコンデンサ４２、中間タップＣ１、端子Ｂ１、スイッチＳ６を流れ、パルストランス７２の２次側にはパルス電流が発生する。この電流はダイオードＤ６を通り、コンデンサ３３を充電する。 When the switch S6 is turned on and S5 is turned off, the output current of the DC power supply 11 flows through the capacitor 42, the intermediate tap C1, the terminal B1, and the switch S6, and a pulse current is generated on the secondary side of the pulse transformer 72. This current passes through the diode D6 and charges the capacitor 33.

すなわち、スイッチＳ５がオンのときとオフのときでは、パルストランス７２の１次側巻き線に流れる電流の方向が逆になる。また、整流部７３は、パルストランス７２の２次側出力を全波整流する。 That is, the direction of the current flowing through the primary winding of the pulse transformer 72 is reversed when the switch S5 is on and off. The rectification unit 73 performs full-wave rectification on the secondary output of the pulse transformer 72.

動作は図１実施例とほぼ同じなので、説明を省略する。この実施例では、パルストランス７２は中間タップＣ１、Ｃ２が必要なので若干複雑になるが、スイッチ部７１と整流部７３はそれぞれ２つのスイッチおよびダイオードで構成できるので、部品数を削減することができる。 The operation is almost the same as that in the embodiment of FIG. In this embodiment, the pulse transformer 72 is slightly complicated because the intermediate taps C1 and C2 are required. However, since the switch unit 71 and the rectifier unit 73 can be configured by two switches and a diode, respectively, the number of parts can be reduced. .

なお、図７実施例と同様に、コンデンサ４２の代わりに抵抗を用い、コンデンサ４２をパルストランス７２の２次側に配置するようにしてもよい。 Similar to the embodiment of FIG. 7, a resistor may be used instead of the capacitor 42, and the capacitor 42 may be disposed on the secondary side of the pulse transformer 72.

図９に、本質安全防爆規格に準拠した回路の構成を示す。なお、図９（Ａ）は図１実施例に対応し、（Ｂ）は図７実施例に対応するものである。また、図１、図７と同じ要素には同一符号を付し、説明を省略する。 FIG. 9 shows a circuit configuration conforming to the intrinsically safe explosion-proof standard. 9A corresponds to the embodiment in FIG. 1, and FIG. 9B corresponds to the embodiment in FIG. The same elements as those in FIGS. 1 and 7 are denoted by the same reference numerals, and description thereof is omitted.

図９（Ａ）において、８０はパルス信号出力回路であり、スイッチＳ１〜Ｓ４を内蔵するスイッチ部４１、パルストランス４３、整流部４４、ＦＥＴ４５、抵抗３４および８５、コンデンサ３３および８１〜８４で構成される。 In FIG. 9A, reference numeral 80 denotes a pulse signal output circuit, which includes a switch unit 41 incorporating switches S1 to S4, a pulse transformer 43, a rectifier unit 44, an FET 45, resistors 34 and 85, and capacitors 33 and 81 to 84. Is done.

コンデンサ８１と８２は直列接続され、スイッチＳ１とＳ２の接続点とパルストランス４３の１次側端子Ａ１の間に配置される。コンデンサ８３と８４は直列接続され、スイッチＳ３とＳ４の接続点とパルストランス４３の１次側端子Ｂ１の間に配置される。また、抵抗８５はコンデンサ３３と抵抗３４の接続点とＦＥＴ４５のゲートの間に配置される。動作は図１実施例と同じなので、説明を省略する。 Capacitors 81 and 82 are connected in series, and are arranged between the connection point of the switches S1 and S2 and the primary side terminal A1 of the pulse transformer 43. Capacitors 83 and 84 are connected in series, and are arranged between the connection point of the switches S3 and S4 and the primary side terminal B1 of the pulse transformer 43. The resistor 85 is disposed between the connection point between the capacitor 33 and the resistor 34 and the gate of the FET 45. The operation is the same as that in the embodiment of FIG.

コンデンサ８１〜８４は本質安全防爆のブロッキングコンデンサとして動作し、かつこれらのコンデンサは図１のコンデンサ４２の役割をも有する。抵抗８５は、故障時に過電流が流れるのを防止するために挿入される。この実施例は、ブロッキングコンデンサ８１〜８４とコンデンサ４２を兼用するので、部品点数を削減することができる。 Capacitors 81-84 operate as intrinsically safe explosion-proof blocking capacitors, and these capacitors also have the role of capacitor 42 of FIG. The resistor 85 is inserted in order to prevent an overcurrent from flowing when a failure occurs. In this embodiment, since the blocking capacitors 81 to 84 and the capacitor 42 are also used, the number of parts can be reduced.

ブロッキングコンデンサは、直列接続された２個のコンデンサのうち、いずれか一方が回路故障または短絡故障することと見なすコンデンサを言う。この回路は、フィールド計器が操作するスイッチ部４１とパルストランス４３の２次側をブロッキングコンデンサ８１〜８４で絶縁しているので、パルストランス４３の２次側以降を非防爆品で構成することができる。 A blocking capacitor refers to a capacitor in which one of two capacitors connected in series is regarded as a circuit failure or a short-circuit failure. In this circuit, since the switch unit 41 operated by the field instrument and the secondary side of the pulse transformer 43 are insulated by the blocking capacitors 81 to 84, the secondary side and the subsequent side of the pulse transformer 43 can be configured with non-explosion-proof products. it can.

図９（Ｂ）において、９０はパルス信号出力回路であり、スイッチ部４１、パルストランス４３、ダイオードＤ１〜Ｄ４を内蔵する整流部４４、ＦＥＴ４５、抵抗３４および９５、コンデンサ３４および９１〜９４で構成される。 9B, reference numeral 90 denotes a pulse signal output circuit, which includes a switch unit 41, a pulse transformer 43, a rectifier unit 44 incorporating diodes D1 to D4, an FET 45, resistors 34 and 95, and capacitors 34 and 91 to 94. Is done.

コンデンサ９１と９２は直列接続され、ダイオードＤ１とＤ３の接続点とパルストランス４３の２次側端子Ａ２の間に配置される。コンデンサ９３と９４は直列接続され、ダイオードＤ２とＤ４の接続点とパルストランス４３の２次側端子Ｂ２の間に配置される。また、抵抗９５はコンデンサ３３と抵抗３４の接続点とＦＥＴ４５のゲートの間に配置される。動作は図７実施例と同じなので、説明を省略する。 Capacitors 91 and 92 are connected in series, and are arranged between the connection point of the diodes D1 and D3 and the secondary terminal A2 of the pulse transformer 43. Capacitors 93 and 94 are connected in series, and are arranged between the connection point of the diodes D2 and D4 and the secondary terminal B2 of the pulse transformer 43. The resistor 95 is disposed between the connection point of the capacitor 33 and the resistor 34 and the gate of the FET 45. The operation is the same as that in the embodiment of FIG.

コンデンサ９１〜９４は本質安全防爆のブロッキングコンデンサとして動作し、かつ図７のコンデンサ６２の役割をも有する。この実施例でも本質安全防爆規格を満たし、かつ部品点数を削減することができる。 Capacitors 91 to 94 operate as intrinsically safe explosion-proof blocking capacitors and also have the role of capacitor 62 in FIG. Even in this embodiment, the intrinsically safe explosion-proof standard can be satisfied and the number of parts can be reduced.

なお、図９実施例においてブロッキングコンデンサはコンデンサを２個直列接続するようにしたが、３つ以上のコンデンサを直列接続する構成としてもよい。また、図８の中間タップを有するパルストランスに適用することもできる。この場合、パルストランス７２の１次側の全ての端子とスイッチ部７１との間、あるいは２次側の全ての端子と整流部７３の間にブロッキングコンデンサを配置すればよい。 In the embodiment shown in FIG. 9, two capacitors are connected in series, but three or more capacitors may be connected in series. Further, the present invention can be applied to a pulse transformer having an intermediate tap in FIG. In this case, a blocking capacitor may be disposed between all terminals on the primary side of the pulse transformer 72 and the switch unit 71 or between all terminals on the secondary side and the rectifying unit 73.

また、図１実施例と図８実施例を混載した構成であってもよい。すなわち、図１実施例でパルストランス４３として１次側巻き線に中間タップを有するものを用い、スイッチ部４１として図８のスイッチ部７１を用いてもよい。また、図８実施例でパルストランス７２として中間タップのないものを用い、整流部７３として図１の整流部４４を用いるようにしてもよい。 Moreover, the structure which mixedly mounted FIG. 1 Example and FIG. 8 Example may be sufficient. That is, in the embodiment of FIG. 1, the pulse transformer 43 having a primary winding with an intermediate tap may be used, and the switch unit 71 of FIG. In the embodiment shown in FIG. 8, a pulse transformer 72 having no intermediate tap may be used, and the rectifying unit 44 shown in FIG.

１１直流電源
１６出力端子
２０受信計器
３３、４２、６２、８１〜８４、９１〜９４コンデンサ
３４、８５、９５抵抗
４０、６０、７０、８０、９０パルス信号出力回路
４１、７１スイッチ部
４３、７２パルストランス
４４、７３整流部
４５ＦＥＴ
Ｓ１〜Ｓ６スイッチ
Ｄ１〜Ｄ６ダイオード
５０〜５５電流経路 11 DC power supply 16 Output terminal 20 Receiver instrument 33, 42, 62, 81-84, 91-94 Capacitor 34, 85, 95 Resistor 40, 60, 70, 80, 90 Pulse signal output circuit 41, 71 Switch unit 43, 72 Pulse transformer 44, 73 Rectifier 45 FET
S1 to S6 switch D1 to D6 Diode 50 to 55 Current path

Claims

In the pulse signal output circuit that outputs a pulse signal to the receiving instrument by turning on and off the current output from the receiving instrument,
A pulse transformer,
A switch unit that alternately switches the direction of the current flowing through the primary side of the pulse transformer;
A first capacitor disposed in a path of a current flowing on the primary side of the pulse transformer;
A rectifier for full-wave rectification of the secondary output of the pulse transformer;
A second capacitor charged with the output current of the rectifying unit;
A first resistor connected in parallel to the second capacitor, an FET whose gate is controlled by the output voltage of the second capacitor, and for turning on and off the current output from the receiver instrument;
A pulse signal output circuit comprising:

In the pulse signal output circuit that outputs a pulse signal to the receiving instrument by turning on and off the current output from the receiving instrument,
A pulse transformer,
A switch unit that alternately switches the direction of the current flowing through the primary side of the pulse transformer;
A second resistor disposed in a path of a current flowing on the primary side of the pulse transformer;
A third capacitor disposed in a path through which a current flowing on the secondary side of the pulse transformer flows;
A rectifier for full-wave rectification of the secondary output of the pulse transformer;
A second capacitor charged with the output current of the rectifying unit;
A first resistor connected in parallel to the second capacitor, an FET whose gate is controlled by the output voltage of the second capacitor, and for turning on and off the current output from the receiver instrument;
A pulse signal output circuit comprising:

The switch unit has a configuration in which four switches are connected in a bridge shape, and the direction of the current flowing through the primary side of the pulse transformer is switched by complementarily turning on and off adjacent switches. 3. The pulse signal output circuit according to claim 1, wherein the pulse signal output circuit is characterized in that:

The primary winding of the pulse transformer has an intermediate tap,
3. The switch unit according to claim 1, wherein the switch unit includes two switches that cause current to flow alternately to a winding of the primary winding of the pulse transformer that is divided by the intermediate tap. The pulse signal output circuit described.

The pulse signal output circuit according to any one of claims 1 to 4, wherein the rectifying unit is configured by a diode bridge.

The secondary winding of the pulse transformer has an intermediate tap,
5. The rectifying unit includes two diodes having one end connected to both ends of the secondary winding of the pulse transformer and the other end connected in common. The pulse signal output circuit according to any one of the above.

At least two capacitors are connected in series between the primary terminal of the pulse transformer and the switch unit, or between the secondary terminal and the rectifier unit, and these capacitors are connected to the first capacitor or The pulse signal output circuit according to any one of claims 1 to 6, wherein the third capacitor is used.