JP2013031322A

JP2013031322A - 出力保護回路及び電子機器

Info

Publication number: JP2013031322A
Application number: JP2011166694A
Authority: JP
Inventors: Hideo Suzuki; 英男鈴木
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2011-07-29
Filing date: 2011-07-29
Publication date: 2013-02-07

Abstract

【課題】定電圧化回路13と負荷15の間に設けられる出力保護回路で、入出力電圧や負荷電流などが変化しても柔軟性を持って対処し安定して動作させる。
【解決手段】保護回路14Ｃは、定電圧化回路13の入力電圧Vinから生成した基準電圧と定電圧化回路13の出力電圧Vsとを比較し、出力電圧Vsが基準電圧未満となった際に負荷15への電力供給を切断する第１のスイッチとしてのFETスイッチSW2と、FETスイッチSW2での切断により起動し、切断状態を少なくとも予め設定された時間維持する第２のスイッチとしてのヒューズF1とを備える。
【選択図】図１

Description

本発明は、例えばデータプロジェクタ装置等の電源回路に好適な出力保護回路及び電子機器に関する。

図３は、ＡＣ電源により動作する電子機器に用いられる電源回路の一般的なブロック構成を示す。同図で、ＡＣ電源１１から供給される商用周波数、例えば５０［Ｈｚ］、１００［Ｖ］の電力はＡＣ／ＤＣコンバータ１２で整流されて、例えば１２［Ｖ］の直流電力とされ、ＤＣ／ＤＣコンバータ１３へ送出される。

ＤＣ／ＤＣコンバータ１３は、例えば昇圧スイッチングレギュレータで構成され、入力された、例えば１２［Ｖ］の直流の電力を昇圧して４０［Ｖ］として出力する。このＤＣ／ＤＣコンバータ１３の出力する直流の電力が、保護回路１４を介して負荷１５に供給される。

保護回路１４は、負荷１５に供給される電力が規定の値を超える場合に、負荷１５やＤＣ／ＤＣコンバータ１３の破損等を防ぐべく強制的に供給を遮断する。

図４に主としてＤＣ／ＤＣコンバータ１３と保護回路１４の具体的な第１の回路構成例を示す。ここではＤＣ／ＤＣコンバータ１３を一般的な電流帰還制御の非絶縁型昇圧スイッチングレギュレータで構成した場合について説明する。

前段、ＡＣ／ＤＣコンバータ１２からの直流入力電圧Ｖｉｎは、ＤＣ／ＤＣコンバータ１３において一端を基準電位（ＧＮＤ）に接続したコンデンサＣ１の他端と、インダクタンスＬの一端とに印加される。このインダクタンスＬの他端が、ダイオードＤ１のアノードと、ｎチャネルのＦＥＴスイッチＳＷ１のドレインとに接続されている。同ＦＥＴスイッチＳＷ１は、ソースを基準電位（ＧＮＤ）に接続し、ゲートに制御部２１からの制御信号が与えられる。

さらにダイオードＤ１のカソードが、一端を基準電位（ＧＮＤ）に接続したコンデンサＣ２の他端と、抵抗Ｒｓの一端とに接続される。そして、同抵抗Ｒｓの他端がＤＣ／ＤＣコンバータ１３の出力として、保護回路１４Ａを構成するヒューズＦの一端に接続され、同ヒューズＦの他端の電位が出力電圧Ｖｏｕｔとして、負荷１５に印加される。

上記抵抗Ｒｓの両端の電位が制御部２１によりフィードバック（ＦＢ）用に検知される。制御部２１は、上記抵抗Ｒｓ両端間の電圧降下に基づいて上記ＦＥＴスイッチＳＷ１のオン／オフを周期的に繰返すことにより、インダクタンスＬへのエネルギーの蓄積／開放を繰返し実行させ、ダイオードＤ１を介して電圧を変換した出力電圧Ｖｏｕｔを負荷１５に供給する。

負荷１５で短絡などの不具合が発生し、意図しない大きな過電流が負荷１５に流れる場合を考えると、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより高い状態では、制御部２１の動作によりなんらかの保護動作を行なわれることが可能となる。

一方で、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより低い状態では、ダイオードＤ１を介した出力電圧Ｖｏｕｔと入力電圧Ｖｉｎとが短絡を生じた状態となるため、ＤＣ／ＤＣコンバータ１３側では対処することができない。

そこで、保護回路１４Ａを実現する最も簡易な方法として、図４に示した如くヒューズＦを配し、負荷１５に意図しない大きな過電流が流れる場合にはヒューズＦを溶断させて負荷１５をＤＣ／ＤＣコンバータ１３と電気的に切り離す構成が考えられる。

しかしながらヒューズＦはその特性上、確実に溶断させるための電流値と、溶断せずに安全に使い続けるための電流値との間に大きなマージンを設ける必要があり、過電流として検出させる電流値は、通常使用する電流値の数倍に設定することになる。

そのため、ヒューズＦをＤＣ／ＤＣコンバータ１３の保護回路として確実に溶断させるためには、通常必要な電流値の数倍以上に耐えうる過剰な設計を系統中の全回路で施す必要があり、効率的ではない。

加えて、保護回路１４ＡとしてのヒューズＦが機能して溶断した場合、動作を復帰するためには、ヒューズＦを新たな溶断していないものと交換する必要があり、その手間が煩雑となる。

上記のような不具合に対処するべく保護回路１４の構成を変えた例を図５に示す。同図に示す保護回路１４Ｂでは、ｐチャネルのＦＥＴスイッチＳＷ２のソースをＤＣ／ＤＣコンバータ１３の出力と接続し、同ＦＥＴスイッチＳＷ２のドレインは、出力電圧Ｖｏｕｔとして負荷１５に供給すると共に、抵抗Ｒ１の一端に接続される。この抵抗Ｒ１の他端が、一端を基準電位（ＧＮＤ）に接続した抵抗Ｒ２の他端と接続される。

そして、上記直列接続された抵抗Ｒ１，Ｒ２の値に応じて分圧した電圧がコンパレータＣＭＰに入力される。このコンパレータＣＭＰにはまた、電圧発生源ＢＴからの基準電位ｒｅｆが与えられる。コンパレータＣＭＰは、基準電位ｒｅｆに対する出力電圧Ｖｏｕｔの分圧値を比較することにより、上記ＦＥＴスイッチＳＷ２へのゲートに与える信号によりＦＥＴスイッチＳＷ２をオン／オフ制御する。

この図５の保護回路１４Ｂでは、コンパレータＣＭＰを用いて出力電圧Ｖｏｕｔの分圧値を基準電位ｒｅｆと比較して監視することで、負荷１５に意図しない大きな過電流が流れ、負荷１５への出力電圧Ｖｏｕｔが低下することを検出し、ＦＥＴスイッチＳＷ２をオフして負荷１５を切り離して保護するものとしている。

このような構成とした場合、基準電位ｒｅｆを作成するための回路やコンパレータＣＭＰなど、保護回路１４として必要な回路構成の規模が大きくなり、部品点数やコストの増大を招く。

さらに上記コンパレータＣＭＰは基準電位ｒｅｆに対する出力電圧Ｖｏｕｔの分圧値に基づいた検出を行なうため、例えば出力電圧Ｖｏｕｔの分圧値が基準電位ｒｅｆに近い領域で変動する場合には、高い頻度でＦＥＴスイッチＳＷ２がオン／オフが繰返されて制御されることとなり、動作が安定しない。

加えて上記図５に示した回路構成においては、入出力電圧や負荷電流などが固定値ではなくダイナミックに変化するような電子機器の電源回路で、保護の必要性を検出するための基準値を予め決めておくことが難しい。

また同様の技術分野の特許文献として、例えば回路保護機能を有する昇圧型の電源回路でありながら、簡単な回路構成として表示装置等の機器に内蔵し易くするべく、負荷への出力電圧の供給を制御するための出力回路（図３の保護回路１４に相当するものと考えられる）を備えた電源装置が考えられている。（例えば、特許文献１）

特開平０９−１４９６３１号公報

上記特許文献に記載された技術もまた、入出力電圧や負荷電流などが固定値ではなく大きく変化するような電子機器の電源回路には対処することが難しいという不具合がある。

本発明は上記のような実情に鑑みてなされたもので、その目的とするところは、入出力電圧や負荷電流などが変化しても柔軟性を持って対処し安定に動作させることが可能な出力保護回路及び電子機器を提供することにある。

本発明の一態様は、定電圧化回路と負荷の間に設けられる出力保護回路であって、上記定電圧化回路の出力電圧が上記定電圧化回路の入力電圧から生成した基準電圧未満となった際に上記負荷への電力供給を切断する第１の切断手段と、上記第１の切断手段の切断により起動し、上記切断状態を少なくとも予め設定された時間維持する第２の切断手段とを具備したことを特徴とする。

本発明によれば、入出力電圧や負荷電流などが変化しても柔軟性を持って対処し安定して動作させることが可能となる。

本発明の第１の実施形態に係るＤＣ／ＤＣコンバータと保護回路の具体的な回路構成例を示す図。本発明の第２の実施形態に係るＤＣ／ＤＣコンバータと保護回路の具体的な回路構成例を示す図。一般的な電子機器の電源回路の構成を示すブロック図。図３のＤＣ／ＤＣコンバータと保護回路の具体的な第１の回路構成例を示す図。図３のＤＣ／ＤＣコンバータと保護回路の具体的な第２の回路構成例を示す図。

（第１の実施形態）
以下、本発明の第１の実施形態について図面を参照して説明する。

図１は、上記図４の保護回路１４Ａに代えて本実施形態に係る保護回路１４Ｃを配した構成例を示す。同図に示す保護回路１４Ｃでは、ＤＣ／ＤＣコンバータ１３の出力電圧ＶｓをｐチャネルのＦＥＴスイッチＳＷ２のソースに印加し、同ソースを抵抗Ｒ１１の一端と接続する一方、同ＦＥＴスイッチＳＷ２のドレインでの電位を出力電圧Ｖｏｕｔとして負荷１５に供給する。

さらに、ＤＣ／ＤＣコンバータ１３の入力電圧Ｖｉｎを直接ダイオードＤ２のアノードに印加し、同ダイオードＤ２のカソードを上記抵抗Ｒ１１の他端、上記ＦＥＴスイッチＳＷ２のゲート、及びヒューズＦ１の一端と接続する。

そして、同ヒューズＦ１の他端を、一端を基準電位（ＧＮＤ）に接続した抵抗Ｒ１２の他端及びダイオードＤ３のアノードと接続し、同ダイオードＤ３のカソードを上記ＦＥＴスイッチＳＷ２のドレインに接続する。

上記ＤＣ／ＤＣコンバータ１３に入力される基準電位Ｖｉｎをこの保護回路１４Ｃ内の第１のスイッチとして機能するＦＥＴスイッチＳＷ２のゲートに印加し、スイッチングのオン／オフしきい値電圧として利用する。これにより、電圧発生源や比較器を使用しない、非常に回路規模を簡略化した回路構成としている。

上記基準電位Ｖｉｎは、具体的には上記ダイオードＤ２、ヒューズＦ１を介して、一端がＧＮＤに接続される抵抗Ｒ１２からなる直列回路の基準電圧点Ａに印加される。この基準電圧点Ａと第１のスイッチであるＦＥＴスイッチＳＷ２のゲートとの間に、第２のスイッチとして上記ヒューズＦ１が挿入されており、ヒューズＦ１の点Ａ側の一端をダイオードＤ３により負荷１５への一方向の電流パスとする。そして、上記抵抗Ｒ１１は、リークを防止する補助抵抗として機能する。

上記のような回路構成にあって、以下その動作について説明する。
まず、ＤＣ／ＤＣコンバータ１３が昇圧動作を開始してその出力電圧Ｖｓが上昇すると、第１のスイッチであるＦＥＴスイッチＳＷ２のソース電圧が上昇する。

このＦＥＴスイッチＳＷ２のゲート電位は基準電圧点Ａの電位と同じであるので、この間の電位差が、ＦＥＴスイッチＳＷ２のオンしきい値電圧を上回るとＦＥＴスイッチＳＷ２のソースとドレイン間が導通し、ＤＣ／ＤＣコンバータ１３の出力が負荷１５と低抵抗で接続されることになる。

基準電圧点Ａでの電位は、正確にはダイオードＤ２の順方向降下電圧Ｖｆ分の若干の電圧降下を考慮する必要があるが、概略ではＤＣ／ＤＣコンバータ１３での入力電圧Ｖｉｎに等しい。したがって、第１のスイッチであるＦＥＴスイッチＳＷ２が導通し、ＤＣ／ＤＣコンバータ１３の出力が負荷１５に供給されるのは、ＤＣ／ＤＣコンバータ１３の出力電圧Ｖｓが、入力電圧Ｖｉｎを基準としてＦＥＴスイッチＳＷ２のオンしきい値電圧分だけ高くなった状態である。

次に、負荷１５内で異常により過電流が発生し、その過剰な負荷電流がＤＣ／ＤＣコンバータ１３の供給能力を超えることで、ＤＣ／ＤＣコンバータ１３の出力電圧Ｖｓが低下した場合を考える。

ＤＣ／ＤＣコンバータ１３の出力電圧Ｖｓの低下に伴い、第１のスイッチであるＦＥＴスイッチＳＷ２のソース電圧も低下する。ＦＥＴスイッチＳＷ２のゲート電位は基準電圧点Ａの電位であり、入力電圧Ｖｉｎと等しく変化しないため、結果としてＦＥＴスイッチＳＷ２のソースとゲートの間の電位が低下する。

この電位がＦＥＴスイッチＳＷ２の導通状態を維持できるしきい値以下になると、ＦＥＴスイッチＳＷ２のソースとドレイン間はオフとなり、ＤＣ／ＤＣコンバータ１３の出力と負荷１５の間が遮断される。

その結果、ＦＥＴスイッチＳＷ２のドレイン端子は急速に電流供給能力を失うため、負荷１５での過剰な電流によりさらに急激に電圧が低下する。この電圧低下が、入力電圧Ｖｉｎの電圧値から、正確にはダイオードの順方向降下電圧Ｖｆの２倍（Ｄ１，Ｄ２分）の若干の電圧降下を考慮する必要があるが、概略では入力電圧Ｖｉｎより低下した時点で、入力電圧Ｖｉｎ、ダイオードＤ２、ヒューズＦ１、ダイオードＤ３、出力電圧Ｖｏｕｔの経路で大きな電流が流れ、ヒューズＦ１が瞬時に溶断する。

このヒューズＦ１の溶断により、ＦＥＴスイッチＳＷ２のゲート電位と基準電圧点Ａの接続が遮断され、ＦＥＴスイッチＳＷ２のゲートとソースの間の電圧が抵抗Ｒ１１の作用により小さく保持される。そのため、再びＦＥＴスイッチＳＷ２が導通してＤＣ／ＤＣコンバータ１３の出力電圧Ｖｓが負荷１５への出力電圧Ｖｏｕｔとされることはない。

以上詳述した如く本実施形態によれば、第１のスイッチであるＦＥＴスイッチＳＷ２の導通能力が充分にあり、負荷１５の異常による過電流の発生に伴って、ＤＣ／ＤＣコンバータ１３の昇圧能力の限界がＦＥＴスイッチＳＷ２の導通能力の限界より先に訪れ、ＤＣ／ＤＣコンバータ１３の出力電圧Ｖｓが出力電圧Ｖｏｕｔより先に低下する場合でも、充分に負荷やＤＣ／ＤＣコンバータの保護が可能となる。

第２のスイッチであるヒューズＦ１は、上記図４で示したヒューズＦと比べ、動作電流に対して充分に小さな電流容量で構成できるため、周囲の回路素子を過剰に大電流に対応した特性としたものとする必要がない。

また、第１のスイッチであるＦＥＴスイッチＳＷ２の導通能力の限界がＤＣ／ＤＣコンバータ１３の昇圧能力の限界より先に訪れサチュレーションが増加し、出力電圧ＶｏｕｔがＤＣ／ＤＣコンバータ１３の出力電圧Ｖｓより先に基準電圧である入力電圧Ｖｉｎより低下した場合、ヒューズＦ１が溶断してオフとなることで、第１のスイッチであるＦＥＴスイッチＳＷ２もオフとなり、順序は異なるが、結果として同様に保護動作が達成される。

（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照して説明する。

図２は、上記図５の保護回路１４Ｂに代えて本実施形態に係る保護回路１４Ｄを配した構成例を示す。同図に示す保護回路１４Ｄでは、ＤＣ／ＤＣコンバータ１３の出力電圧Ｖｓを、抵抗Ｒ１１及び抵抗Ｒ１３の各一端と、ｐチャネルのＦＥＴスイッチＳＷ２のソースとに印加し、同ＦＥＴスイッチＳＷ２のドレインでの電位を出力電圧Ｖｏｕｔとして負荷１５に供給する。

さらに、ＤＣ／ＤＣコンバータ１３の入力電圧Ｖｉｎを直接ダイオードＤ２のアノードに印加し、同ダイオードＤ２のカソードをコンデンサＣ３の一端と、一端を基準電位（ＧＮＤ）に接続した抵抗Ｒ１２の他端及びｎチャネルのＦＥＴスイッチＳＷ３のソースと接続する。

そして、上記コンデンサＣ３の他端を上記抵抗１３の他端及びダイオードＤ４のカソードと接続し、同ダイオードＤ４のアノードを上記抵抗Ｒ１１の他端、上記ＦＥＴスイッチＳＷ２のゲート、及び上記ＦＥＴスイッチＳＷ３のドレインと接続する。さらに、ＦＥＴスイッチＳＷ３のゲートを、抵抗Ｒ１４を介して上記ＦＥＴスイッチＳＷ２のドレインと接続する。

上記した回路構成は、上記図１で示した保護回路１４ＣにおけるヒューズＦ１を、切断後の復旧修理を必要としないＦＥＴスイッチＳＷ３に置換するべく構成したものであり、図１と同様の機能を有する部材には同一の符号を付している。

しかして、抵抗Ｒ１３とコンデンサＣ３の直列回路で構成する時定数回路と、その中間点Ｂから第１のスイッチであるＦＥＴスイッチＳＷ２のゲートに接続されているダイオードＤ４で構成される回路は、ＦＥＴスイッチＳＷ２の最初の導通タイミングを制御するために設けた始動回路であり、その時定数は、ＤＣ／ＤＣコンバータ１３を構成するスイッチングレギュレータの昇圧動作による出力電圧Ｖｓの上昇速度に対して充分に長く設定する。

また、上記図１のダイオードＤ３に代えて設けた抵抗Ｒ１４は、第２のスイッチとして機能するＦＥＴスイッチＳＷ３のオン／オフを制御するために挿入している。

またコンデンサＣ３でも抵抗Ｒ１３を介して充電を開始するが、上述した如く大きな時定数が設定されているために、中点Ｂでの電位は上記電圧Ｖｓに比して立ち上がりが遅く、これら２点間で電位差が生じる。

ＦＥＴスイッチＳＷ２のゲートを、抵抗Ｒ１３とコンデンサＣ３の直列回路で構成する時定数回路の中点ＢとダイオードＤ４を介して接続しているため、上記電位差がＦＥＴスイッチＳＷ２のオンしきい値電圧を上回るとＦＥＴスイッチＳＷ２のソースとドレイン間が導通し、ＤＣ／ＤＣコンバータ１３の出力が負荷１５と低抵抗で接続されることになる。

その結果、負荷１５への出力電圧Ｖｏｕｔも上昇し、抵抗Ｒ１４を介して第２のスイッチとして機能するＦＥＴスイッチＳＷ３のゲートの電位も上昇する。

ＦＥＴスイッチＳＷ３のソースと基準電圧点Ａでの電位は、正確にはダイオードＤ２の順方向降下電圧Ｖｆ分の若干の電圧降下を考慮する必要があるが、概略ではＤＣ／ＤＣコンバータ１３での入力電圧Ｖｉｎに等しい。したがって出力電圧Ｖｏｕｔが、入力電圧ＶｉｎとＦＥＴスイッチＳＷ３のオンしきい値電圧との加算値以上に上昇した時点で、第２のスイッチであるＦＥＴスイッチＳＷ３のドレイン−ソース間が導通する。

その結果、ＦＥＴスイッチＳＷ２のゲートでの電位がＦＥＴスイッチＳＷ３を介して上記基準電圧点Ａでの電位に引き下げられて固定される。

その後にコンデンサＣ３での充電が進んで中点Ｂでの電位が上昇しても、ダイオードＤ４によりＦＥＴスイッチＳＷ２のゲート電位には影響を及ぼさないため、ＦＥＴスイッチＳＷ２の導通状態が維持される。

その結果、ＦＥＴスイッチＳＷ２のドレイン端子は急速に電流供給能力を失うため、負荷１５での過剰な電流によりさらに急激に電圧が低下する。この電圧低下が抵抗Ｒ１４を介して第２のスイッチであるＦＥＴスイッチＳＷ３のゲート電位を下げ、ＦＥＴスイッチＳＷ３のオフしきい値まで低下した時点でＦＥＴスイッチＳＷ３がオフとなり、ＦＥＴスイッチＳＷ２のゲートと基準電圧点Ａとの間の接続が断たれる。

このとき中点Ｂでの電位も若干低下するが、時定数により新たにＦＥＴスイッチＳＷ２のゲート電位をオンしきい値まで下げるほどには低下しないため、ＦＥＴスイッチＳＷ２はオフ状態を維持する。したがって、ここでＦＥＴスイッチＳＷ２が再度導通してＤＣ／ＤＣコンバータ１３の出力電圧Ｖｓが負荷１５への出力電圧Ｖｏｕｔとして接続されることはない。

上記抵抗Ｒ１３とコンデンサＣ３の直列回路で構成される時定数回路は、ＤＣ／ＤＣコンバータ１３の昇圧動作が停止され、その出力電圧Ｖｓが入力電圧Ｖｉｎと等しくなると次第に自然放電されて初期値に戻るので、次の動作開始に備えて自動復帰させることができる。

以上詳述した如く本実施形態によれば、第１のスイッチであるＦＥＴスイッチＳＷ２の導通能力が充分にあり、負荷１５の異常による過電流の発生に伴って、ＤＣ／ＤＣコンバータ１３の昇圧能力の限界が先に訪れ、ＤＣ／ＤＣコンバータ１３の出力電圧Ｖｓが出力電圧Ｖｏｕｔより先に低下する場合でも、充分に負荷やＤＣ／ＤＣコンバータの保護が可能となる。

また、第１のスイッチであるＦＥＴスイッチＳＷ２の導通能力の限界がＤＣ／ＤＣコンバータ１３の昇圧能力の限界より先に訪れてサチュレーションが増加し、出力電圧ＶｏｕｔがＤＣ／ＤＣコンバータ１３の出力電圧Ｖｓより先に基準電圧である入力電圧Ｖｉｎより低下する事態も発生し得る。この場合、第２のスイッチであるＦＥＴスイッチＳＷ３が先にオフすることで、続けて第１のスイッチであるＦＥＴスイッチＳＷ２もオフとなり、順序は異なるが、結果として同様に保護動作が達成される。

また上記実施形態では、第２のスイッチとして上記第１の実施形態では溶断するヒューズＦ１に代えてＦＥＴスイッチＳＷ３を設けるものとしたので、第２のスイッチが機能上オフした後も正常な動作状態に戻った時点で自己復帰するため、回路のユーザがその都度部品交換等を行なう必要がなく、取扱いが容易となる。

さらに上記実施形態では、例えば抵抗Ｒ１３とコンデンサＣ３の直列回路で時定数回路を構成するものとしたので、不必要に頻繁な動作のオン／オフを繰返すことなく、また回復までの時間を容易に設定することが可能となる。

加えて上記第１及び第２の実施形態ではいずれも、入力電圧事態をそのまま基準電圧として用いているため、回路構成を簡易化しながら、入力電圧の変動に柔軟性を持って対処し安定して動作させることが可能となる。

上記各実施形態では、基準電圧として、入力電圧Ｖｉｎとする例で説明したが、基準電圧は、入力電圧Ｖｉｎに限定されるものではなく、入力電圧Ｖｉｎから生成した電圧であっても保護回路として同様の動作が可能となる。

なお本発明は上記各実施形態で用いた回路の構成や素子等を限定するものではなく、同様の機能を持って動作する他の素子等を用いた回路で置換することも可能である。

例えば、上記第１の実施形態では、第２の切断手段として、通常のヒューズＦ１を用いる例で説明したが、第２の切断手段として、自己復帰可能なリセッタブルヒューズを用いるようにしてもよい。

その他、本発明は上述した実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上述した実施形態で実行される機能は可能な限り適宜組み合わせて実施しても良い。上述した実施形態には種々の段階が含まれており、開示される複数の構成要件による適宜の組み合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、効果が得られるのであれば、この構成要件が削除された構成が発明として抽出され得る。

以下に、本願出願の当所の特許請求の範囲に記載された発明を付記する。
請求項１記載の発明は、定電圧化回路と負荷の間に設けられる出力保護回路であって、上記定電圧化回路の出力電圧が上記定電圧化回路の入力電圧から生成した基準電圧未満となった際に上記負荷への電力供給を切断する第１の切断手段と、上記第１の切断手段の切断により起動し、上記切断状態を少なくとも予め設定された時間維持する第２の切断手段とを具備したことを特徴とする。

請求項２記載の発明は、上記請求項１記載の発明において、上記第２の切断手段は、上記第１の切断手段による切断状態を制御する基準電圧を上記第１の切断手段から少なくとも予め設定された時間切断することによって、上記切断状態を少なくとも予め設定された時間維持することを特徴とする。

請求項３記載の発明は、上記請求項１または２記載の発明において、上記第２の切断手段は、予め設定された時間経過後に上記第１の切断手段による切断状態を解除して自己復帰することを特徴とする。

請求項４記載の発明は、上記請求項３記載の発明において、上記第２の切断手段は、時定数回路により上記第１の切断手段による切断状態を解除して自己復帰することを特徴とする。

請求項５記載の発明は、上記請求項１〜３のいずれか記載の発明において、上記第２の切断手段はヒューズで構成することを特徴とする。

請求項６記載の発明は、上記請求項１記載の発明において、当該出力保護回路の出力電圧が上記定電圧化回路の出力電圧より先に上記基準電圧未満となった際に、上記第２の切断手段は、自らが切断されることにより、上記第１の切断手段を切断することを特徴とする。

請求項７記載の発明は、請求項１〜６のいずれか記載の発明において、上記第１の切断手段は、上記定電圧化回路の入力電圧自体を基準電圧として用いることを特徴とする。

請求項８記載の発明は、定電圧化回路、負荷、及び上記定電圧化回路と負荷の間に設けられる出力保護回路を備えた電子機器であって、上記出力保護回路は、上記定電圧化回路の入力電圧から生成した基準電圧に対し、上記出力電圧が上記定電圧化回路の入力電圧から生成した基準電圧未満となった際に上記負荷への電力供給を切断する第１の切断手段、及び上記第１の切断手段での切断により起動し、上記切断状態を少なくとも予め設定された時間維持する第２の切断手段を有したことを特徴とする。

１１…ＡＣ電源、１２…ＡＣ／ＤＣコンバータ、１３…ＤＣ／ＤＣコンバータ、１４，１４Ａ〜１４Ｄ…保護回路、１５…負荷、２１…制御部、Ｃ１〜Ｃ３…コンデンサ、Ｄ１〜Ｄ４…ダイオード、Ｌ…インダクタンス、Ｆ，Ｆ１…ヒューズ、Ｒ１，Ｒ２，Ｒ１１〜Ｒ１４，Ｒｓ…抵抗、ＳＷ１〜ＳＷ３…ＦＥＴスイッチ。

Claims

定電圧化回路と負荷の間に設けられる出力保護回路であって、
上記定電圧化回路の出力電圧が上記定電圧化回路の入力電圧から生成した基準電圧未満となった際に上記負荷への電力供給を切断する第１の切断手段と、
上記第１の切断手段の切断により起動し、上記切断状態を少なくとも予め設定された時間維持する第２の切断手段と
を具備したことを特徴とする出力保護回路。
上記第２の切断手段は、上記第１の切断手段による切断状態を制御する基準電圧を上記第１の切断手段から少なくとも予め設定された時間切断することによって、上記切断状態を少なくとも予め設定された時間維持することを特徴とする請求項１記載の出力保護回路。
上記第２の切断手段は、予め設定された時間経過後に上記第１の切断手段による切断状態を解除して自己復帰することを特徴とする請求項１または２記載の出力保護回路。
上記第２の切断手段は、時定数回路により上記第１の切断手段による切断状態を解除して自己復帰することを特徴とする請求項３記載の出力保護回路。
上記第２の切断手段はヒューズで構成することを特徴とする請求項１〜３のいずれか記載の出力保護回路。
当該出力保護回路の出力電圧が上記定電圧化回路の出力電圧より先に上記基準電圧未満となった際に、
上記第２の切断手段は、自らが切断されることにより、上記第１の切断手段を切断することを特徴とする請求項１記載の出力保護回路。
上記第１の切断手段は、上記定電圧化回路の入力電圧自体を基準電圧として用いることを特徴とする請求項１〜６のいずれか記載の出力保護回路。
定電圧化回路、負荷、及び上記定電圧化回路と負荷の間に設けられる出力保護回路を備えた電子機器であって、
上記出力保護回路は、
上記定電圧化回路の入力電圧から生成した基準電圧に対し、上記出力電圧が上記定電圧化回路の入力電圧から生成した基準電圧未満となった際に上記負荷への電力供給を切断する第１の切断手段、及び
上記第１の切断手段での切断により起動し、上記切断状態を少なくとも予め設定された時間維持する第２の切断手段
を有したことを特徴とする電子機器。