JP2013008783A - 半導体装置の製造方法、半導体装置 - Google Patents
半導体装置の製造方法、半導体装置 Download PDFInfo
- Publication number
- JP2013008783A JP2013008783A JP2011139336A JP2011139336A JP2013008783A JP 2013008783 A JP2013008783 A JP 2013008783A JP 2011139336 A JP2011139336 A JP 2011139336A JP 2011139336 A JP2011139336 A JP 2011139336A JP 2013008783 A JP2013008783 A JP 2013008783A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- insulating layer
- region
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 59
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 abstract description 52
- 229910052751 metal Inorganic materials 0.000 abstract description 49
- 239000002184 metal Substances 0.000 abstract description 49
- 230000002441 reversible effect Effects 0.000 abstract description 12
- 238000009413 insulation Methods 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 208
- 229910010271 silicon carbide Inorganic materials 0.000 description 30
- 239000011229 interlayer Substances 0.000 description 23
- 238000005468 ion implantation Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 9
- 230000005684 electric field Effects 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- UPIXZLGONUBZLK-UHFFFAOYSA-N platinum Chemical compound [Pt].[Pt] UPIXZLGONUBZLK-UHFFFAOYSA-N 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】ＳｉＣを用いて、逆方向特性が良好なショットキーダイオードを高い歩留まりで得る。
【解決手段】図１（ｂ）に示されるように、バリアメタル２１を部分的にエッチングする（電極層エッチング工程）。電極層エッチング工程によってバリアメタル２１がエッチングされた領域における半導体層１０中に、埋め込み絶縁層を形成する（埋め込み絶縁層形成工程）。図１に示される製造方法においては、この埋め込み絶縁層形成工程は、半導体層エッチング工程、絶縁層形成工程、エッチバック工程からなる。
【選択図】図１
【解決手段】図１（ｂ）に示されるように、バリアメタル２１を部分的にエッチングする（電極層エッチング工程）。電極層エッチング工程によってバリアメタル２１がエッチングされた領域における半導体層１０中に、埋め込み絶縁層を形成する（埋め込み絶縁層形成工程）。図１に示される製造方法においては、この埋め込み絶縁層形成工程は、半導体層エッチング工程、絶縁層形成工程、エッチバック工程からなる。
【選択図】図１
Description
本発明は、炭化珪素（ＳｉＣ）を用いた半導体装置の製造方法に関する。また、この製造方法によって製造された半導体装置に関する。
炭化珪素（ＳｉＣ）は、その禁制帯幅がシリコン等と比べて広いため、パワー素子等の材料として極めて有望である。そのショットキー接合が用いられたショットキーダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）等が実現されている。
ＳｉＣが用いられる場合に限らず、ショットキー電極が用いられる半導体装置においては、特にショットキー電極端部における電界集中が問題になる。この電界集中によってアバランシェ破壊が発生した場合には、逆方向電流（リーク電流）が増大し、ショットキーダイオードの逆方向特性が劣化する。Ｓｉ等と比べるとＳｉＣは特に高電圧で動作させて使用する場合が多いため、こうした電界集中の問題は特に顕著となる。このため、ショットキー電極の端部周辺に保護環（ガードリング）を設け、この電界集中を緩和する構造が用いられている。
この構成をもったＳｉＣショットキーダイオードは、例えば特許文献１に記載されている。図３（ａ）は、このショットキーダイオードの断面図である。この構成においては、ｎ＋ＳｉＣ基板１１上に形成されたｎ型ＳｉＣ層１２を具備する半導体層１０の表面に層間絶縁層１３が形成され、層間絶縁層１３に設けられた開口中に、バリアメタル２１、表面電極２２からなるショットキー電極２０が形成される。図３（ａ）は、このショットキー電極２０付近の断面構造を示している。バリアメタル２１は、ｎ型ＳｉＣ層１２との間でショットキー障壁を形成する材料として、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）等で形成され、表面電極２２は、電気抵抗率が低く配線材料として好適なアルミニウム（Ａｌ）等で形成される。
この構造では、ガードリングとしてＦＬＲ（Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）構造のｐ層８１〜８３が形成されている。なお、図３（ａ）は断面図であり、実際にはｐ層８１はバリアメタル２１及び表面電極２２の周囲に沿った環状の形態をなしており、ｐ層８２はｐ層８１の外側、ｐ層８３はｐ層８２の更に外側を囲む環状となっている。また、電界集中がより抑制された構造とするために、最も内側のガードリングとなるｐ層８１中には更にｐ＋層が形成される場合もある。また、最適な電界分布を得るためには、ｐ層８１〜８３が分布する長さは、例えば十数μｍ以上必要である。
この製造方法においては、ｐ層８１〜８３は、イオン注入によって形成される。ただし、イオン注入によって注入されたアクセプタをＳｉＣ中で活性化させてｐ層として機能させるためには、イオン注入後の熱処理が必須である。特許文献１に記載の技術においては、層間絶縁層１３が形成される前にイオン注入とこの熱処理を行い、この熱処理後にｎ型ＳｉＣ層１２表面を酸化（犠牲酸化）し、形成された酸化層を化学的に除去している。これにより、このショットキーダイオードにおけるリーク電流（逆方向電流）を低減することができる。
また、ｐ層（半導体層１０と逆導電型の層）の代わりに、ショットキー電極２０（バリアメタル２１）端部と半導体層１０との間に絶縁層を設けることにより、実質的にこの電界集中を緩和することもできる。図３（ｂ）は、この構成を示す図である。この構成においては、バリアメタル２１の端部の直下に埋め込み絶縁層９０を前記のｐ層８１と同様に環状に形成することにより、この構成を実現している。埋め込み絶縁層９０を形成するに際しては、半導体層１０におけるショットキー電極２０が形成されるべき箇所の周囲における半導体層１０をエッチングしてトレンチ（溝構造）を形成し、このトレンチの中に埋め込み絶縁層９０の材料となる絶縁体層（例えばＳｉＯ２等）を充填すればよい。この構造の場合には、埋め込み絶縁層９０（トレンチ）の幅は、前記のｐ層８１〜８３が分布する長さよりも短くすることができる。このため、素子サイズを小さくする場合には、図３（ａ）の構成よりもこの構成が好ましい。
こうした構造、製造方法を用いて、逆方向特性の良好なショットキーダイオードを、ＳｉＣを用いて得ることができる。
特許文献１（図３（ａ））に記載のような、基板と反対導電型で構成されるガードリング（ｐ層）をショットキー電極２０（バリアメタル２１）周囲に形成するという技術は、ＳｉＣに限らず、Ｓｉを用いた場合でも行われている。しかしながら、ＳｉＣに対してイオン注入を行った場合には、活性化のための熱処理に要求される温度は、Ｓｉ等、他の半導体の場合と比べて高い。例えば、Ｓｉの場合にはこの温度は１０００℃程度でもよいが、ＳｉＣの場合には、１８００℃程度の高温が必要となる場合もある。
こうした高温の熱処理によって、ＳｉＣ（ｎ型ＳｉＣ層１２）の表面には荒れが発生したり、局所的な応力分布等が発生することがある。これらは、ショットキーダイオードの特性に悪影響を及ぼし、かえって逆方向電流を増大させる場合もある。特許文献１に記載の技術においては、この影響を低減するために、犠牲酸化を行って最表面に犠牲酸化層を形成し、この犠牲酸化層を化学的に除去することによって最表面層の除去を行っている。しかしながら、この方法によってこの影響を充分に低減することは困難である。あるいは、この影響が充分に低減されるまで除去される犠牲酸化層（表面層）を厚くした場合には、形成されたイオン注入層が薄くなり、ｐ層のガードリングとしての効果が小さくなった。
一方、図３（ｂ）のような埋め込み絶縁層９０を用いる方法によれば、イオン注入を用いる場合のような高温の処理は要求されない。このため、表面荒れ等の問題は発生しない。しかしながら、局所的な電界集中を抑制するためには、埋め込み絶縁層９０（ガードリング）とショットキー電極２０の端部を平面視において高精度で合わせることが必要となる。この合わせ精度が悪い場合には、電界集中する箇所が発生し、逆方向特性が良好でないショットキーダイオードとなる。このため、歩留まりが低下した。
このように、ＳｉＣを用いて、逆方向特性が良好なショットキーダイオードを高い歩留まりで得ることは困難であった。
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置の製造方法は、炭化珪素（ＳｉＣ）からなる半導体層上にショットキー電極が形成された構成を具備する半導体装置の製造方法であって、前記ショットキー電極を構成する電極層を前記半導体層の上に形成した後に、前記ショットキー電極となる領域以外における電極層をエッチングにより除去する電極層エッチング工程と、前記ショットキー電極となる領域における電極層の周囲の前記半導体層の表面を前記電極層よりも低い位置に加工し、当該低い位置とされた前記半導体層の表面から前記ショットキー電極となる領域における電極層の端部との間に絶縁層を形成する埋め込み絶縁層形成工程と、を具備することを特徴とする。
本発明の半導体装置の製造方法において、前記埋め込み絶縁層形成工程は、前記ショットキー電極となる領域以外における前記半導体層をエッチングすることにより掘り下げる半導体層エッチング工程と、前記電極層と、掘り下げられた前記半導体層の領域とを覆うように絶縁層を形成する絶縁層形成工程と、掘り下げられた前記半導体層の領域を覆う前記絶縁層を残した状態で、前記電極層上の前記絶縁層をエッチングによって除去するエッチバック工程と、を少なくとも含むことを特徴とする。
本発明の半導体装置の製造方法は、前記電極層エッチング工程において、前記ショットキー電極を構成する領域を囲む環状の領域をエッチングし、前記半導体層エッチング工程において、前記環状の領域で前記半導体層が掘り下げられた溝構造を形成することを特徴とする。
本発明の半導体装置の製造方法は、前記半導体層エッチング工程において、前記半導体層をドライエッチングした後でウェットエッチング処理を行うことを特徴とする。
本発明の半導体装置は、前記半導体装置の製造方法によって製造されたことを特徴とする。
本発明の半導体装置の製造方法は、炭化珪素（ＳｉＣ）からなる半導体層上にショットキー電極が形成された構成を具備する半導体装置の製造方法であって、前記ショットキー電極を構成する電極層を前記半導体層の上に形成した後に、前記ショットキー電極となる領域以外における電極層をエッチングにより除去する電極層エッチング工程と、前記ショットキー電極となる領域における電極層の周囲の前記半導体層の表面を前記電極層よりも低い位置に加工し、当該低い位置とされた前記半導体層の表面から前記ショットキー電極となる領域における電極層の端部との間に絶縁層を形成する埋め込み絶縁層形成工程と、を具備することを特徴とする。
本発明の半導体装置の製造方法において、前記埋め込み絶縁層形成工程は、前記ショットキー電極となる領域以外における前記半導体層をエッチングすることにより掘り下げる半導体層エッチング工程と、前記電極層と、掘り下げられた前記半導体層の領域とを覆うように絶縁層を形成する絶縁層形成工程と、掘り下げられた前記半導体層の領域を覆う前記絶縁層を残した状態で、前記電極層上の前記絶縁層をエッチングによって除去するエッチバック工程と、を少なくとも含むことを特徴とする。
本発明の半導体装置の製造方法は、前記電極層エッチング工程において、前記ショットキー電極を構成する領域を囲む環状の領域をエッチングし、前記半導体層エッチング工程において、前記環状の領域で前記半導体層が掘り下げられた溝構造を形成することを特徴とする。
本発明の半導体装置の製造方法は、前記半導体層エッチング工程において、前記半導体層をドライエッチングした後でウェットエッチング処理を行うことを特徴とする。
本発明の半導体装置は、前記半導体装置の製造方法によって製造されたことを特徴とする。
本発明は以上のように構成されているので、ＳｉＣを用いて、逆方向特性が良好なショットキーダイオードを高い歩留まりで得ることができる。
以下、本発明の実施の形態となる半導体装置の製造方法につき説明する。ここで用いられる半導体装置を構成する材料は炭化珪素（ＳｉＣ）であり、この製造方法は、その表面にショットキー電極を形成する方法である。この構造は、ＳｉＣが用いられるＳＢＤ（Ｓｃｈｏｔｔｋｅｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、ＭＥＳＦＥＴ（ＭＥｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等に用いられる。
図１（ａ）〜（ｈ）は、この半導体装置の製造方法を示す工程断面図である。ここでは、ｎ＋ＳｉＣ基板１１上にｎ型ＳｉＣ層１２が形成された半導体層（ウェハ）１０が用いられる。また、この上のショットキー電極２０は、ｎ型ＳｉＣ層１２との間でショットキー接合を形成するバリアメタル（電極層）２１と、表面電極２２で構成される。
まず、図１（ａ）に示されるように、半導体層１０の全面にバリアメタル（電極層）２１を形成する（電極層形成工程）。バリアメタル２１は、ｎ型ＳｉＣ層１２との間でショットキー接合を形成する材料として、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、金（Ａｕ）、白金（Ｐｔ）等で形成され、蒸着（電子線加熱蒸着）やスパッタリング等、周知の成膜方法によって形成することができる。その厚さは、これを用いてショットキー接合が安定して形成できる程度であり、例えば１００ｎｍ程度である。
次に、図１（ｂ）に示されるように、バリアメタル２１を部分的にエッチングする（電極層エッチング工程）。ここでエッチングされる領域は、図１（ｂ）では２箇所となっているが、実際にはショットキー電極２０端部の外側を囲む環状の領域となっており、図１（ｂ）はその断面を示している。この工程は、例えばフォトレジストをマスクとしたドライエッチング等によって行うことができる。ドライエッチングに使用するガス種は、バリアメタル２１の種類に応じて適宜選択することができるが、例えば塩素系ガスを使用することができる。このエッチングによって形成された環状の領域の内側のバリアメタル２１はショットキー電極２０を構成する。
次に、電極層エッチング工程によってバリアメタル２１がエッチングされた領域における半導体層１０中に、埋め込み絶縁層を形成する（埋め込み絶縁層形成工程）。この埋め込み絶縁層は、図３（ｂ）における埋め込み絶縁層９０と同様の形態となる絶縁層である。図１に示される製造方法においては、この埋め込み絶縁層形成工程は、半導体層エッチング工程、絶縁層形成工程、エッチバック工程からなる。
まず、図１（ｃ）に示されるように、半導体層１０を引き続きエッチングしてトレンチ（溝構造）３０を形成する（半導体層エッチング工程）。このエッチングは、電極層エッチング工程におけるバリアメタル２１のエッチングに引き続いて行うことができる。この場合、電極層エッチング工程において用いられたフォトレジストをそのままマスクとして用いることもできる。この半導体層１０がエッチングされて掘り下げられた領域（トレンチ３０）は、平面視においては前記のバリアメタル２１がエッチングされた領域と同じ形状をなす。半導体層１０のドライエッチングに使用するガス種としては、例えばＳＦ６等を用いることができる。なお、半導体層エッチング工程においては、半導体層１０／バリアメタル２１のエッチング速度比（選択比）を高くすることができる、すなわち、バリアメタル２１がほとんどエッチングされない条件で半導体層１０をエッチングすることができる。この場合には、前記のフォトレジストは半導体層エッチング工程において残存している必要はなく、バリアメタル２１のみをマスクとして半導体層１０のエッチングを行うことができる。また、半導体層１０はｎ型ＳｉＣ層１２、ｎ＋ＳｉＣ基板１１で構成されるが、トレンチ３０の深さは、ｎ型ＳｉＣ層１２を貫通してｎ＋ＳｉＣ基板１１は貫通しない程度とすることが、ガードリングとしての良好な特性を得る上では好ましい。この深さは、エッチング時間を調整することによって適宜設定することが可能である。
このように、バリアメタル２１と半導体層１０を連続してエッチングすることにより、加工後のバリアメタル２１の端部とトレンチ３０の端部は一致する。また、エッチングによって分離された図１（ｃ）中の中央部のバリアメタル２１の外周部を取り囲むようにトレンチ３０は形成される。また、図１（ｃ）においては、バリアメタル２１のエッチングされた側面とトレンチ３０内壁の断面形状は鉛直方向に沿った形状としているが、ドライエッチング条件の設定により、これらの形状を鉛直方向から傾いた形状（テーパー形状）とすることもできる。また、このテーパー角度を、エッチングされたバリアメタル２１側面とエッチングされた半導体層１０で異ならせることも可能である。
なお、トレンチ３０をドライエッチングで形成した場合には、半導体層１０におけるトレンチ３０内壁表面には結晶欠陥層が形成される。この結晶欠陥層はＳＢＤの動作における悪影響（逆方向電流の増大等）の原因となる場合があるため、この結晶欠陥層を例えばフッ酸によるウェットエッチング処理等によって除去することが好ましい。
次に、図１（ｄ）に示されるように、トレンチ３０が形成された表面全面に絶縁層４０を厚く形成する（絶縁層形成工程）。絶縁層４０は、絶縁性の高い材料である例えばＳｉＯ２、Ｓｉ３Ｎ４等で形成され、少なくともトレンチ３０が絶縁層４０で充填されるように形成される。絶縁層４０の成膜方法としては、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等、段差被覆性の高い成膜法を用いることができる。この成膜温度は例えば５００℃以下である。なお、半導体層エッチング工程において形成されたトレンチ３０内壁のテーパー角度は、絶縁層４０でトレンチ３０が充分充填できるように設定することが好ましい。
次に、絶縁層４０に対して異方性エッチングを行うことにより、図１（ｅ）に示されるように、トレンチ３０以外のバリアメタル２１上における絶縁層４０を除去する（エッチバック工程）。この異方性エッチングは、例えばフッ素系ガスを用いたドライエッチングを用いて行うことができる。なお、絶縁層形成工程における絶縁層４０の厚さは、エッチバック工程によって図１（ｅ）の形状が実現できるように設定される。また、トレンチ３０表面における絶縁層４０の表面は、ｎ型ＳｉＣ層１２の表面よりも高くなるように、埋め込み絶縁層形成工程における絶縁層４０の厚さ、エッチバック工程における異方性エッチング条件を設定することが好ましい。
上記の半導体層エッチング工程、絶縁層形成工程、エッチバック工程によって、図１（ｅ）に示されるように、図３（ｂ）の埋め込み絶縁層９０と等価な構造の絶縁層４０が得られる。ただし、この場合には、絶縁層４０（トレンチ３０）はバリアメタル１２がエッチングされた領域にのみ形成される。
次に、図１（ｆ）に示されるように、ショットキー電極２０を形成する以外の領域におけるバリアメタル２１をエッチングして除去する（電極層成形工程）。ここでは、ショットキー電極２０として不要な箇所のバリアメタル２１が除去される。このエッチングは、前記の電極層エッチング工程におけるバリアメタル２１と同様のドライエッチングによって行うことができる。あるいは、この工程においてエッチングされるバリアメタル２１のパターンは電極層エッチング工程の場合と比べて大きいため、ウェットエッチングによってバリアメタル２１を除去してもよい。
次に、図１（ｇ）に示されるように、層間絶縁層１３を、ショットキー電極２０が形成される以外の領域に形成する（層間絶縁層形成工程）。層間絶縁層１３に対しては、前記の絶縁層４０と同様の材料、成膜方法を適用することができる。ただし、絶縁層４０ほどの段差被覆性は要求されない。ここでは、層間絶縁層１３を全面に形成した後に、フォトレジストをマスクとしたドライエッチングを行い、ショットキー電極が形成されるべき領域における層間絶縁層１３を除去する。なお、図１（ｇ）に示されるように、層間絶縁層１３がエッチングで除去された領域の底面端部においては、トレンチ３０中に残された絶縁層４０が露出する。このため、層間絶縁層１３のエッチングにおいては、トレンチ３０中に残された絶縁層４０がエッチングされないようにエッチング時間を調整して行う。あるいは、絶縁層４０と層間絶縁層１３を異なる材料で構成し、層間絶縁層形成工程におけるエッチング条件を、層間絶縁層１３／絶縁層４０のエッチング速度比（選択比）が高くなる条件で行うことにより、このエッチングを制御性よく行うことができる。この場合、例えば絶縁層４０をＳｉ３Ｎ４、層間絶縁層１３をＳｉＯ２で構成することができる。この場合、例えばガスとしてＣ２Ｆ６を用いれば、この選択比を高くし、絶縁層４０のエッチング量を小さくして層間絶縁層１３のエッチングを行うことができる。
最後に、図１（ｈ）に示されるように、バリアメタル２１上に表面電極２２を、半導体層１０の裏面側のｎ＋ＳｉＣ基板１１表面に裏面電極５０をそれぞれ形成する。表面電極２２は、例えばアルミニウム（Ａｌ）等、電気抵抗率が低い材料で形成され、ショットキー電極２０を構成する。表面電極２２の成膜、パターニングはバリアメタル２１と同様に行うことができる。ただし、半導体層１０と接して実効的に電極として機能するのはバリアメタル２１である。裏面電極５０は、ｎ型ＳｉＣとオーミック接触をする材料として、例えばＮｉ、Ｔｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｃｒで構成される。これにより、この構造は、表面電極２２と裏面電極５０を２つの電極としたショットキーダイオードとして動作する。図１（ｈ）では裏面電極５０は裏面全面に形成しているが、このパターンは、ショットキーダイオードとして動作できる限りにおいて、任意である。
この製造方法によって、ショットキー電極２０周囲に絶縁層からなるガードリングが設けられた図３（ｂ）と同様の構造を製造することができる。この際、トレンチ３０及びこの中に充填された絶縁層４０を、バリアメタル（電極層）２１の形状と自己整合させて得ることができる。すなわち、絶縁層４０で形成されたガードリングと、ショットキー電極２０との間の位置精度を自動的に高めることができる。これにより、逆方向特性の良好なショットキーダイオードを高い歩留まりで得ることができる。
また、図１の例においては、電極層２１をマスクとしたドライエッチングによって半導体層１０中にトレンチ３０を形成し（半導体層エッチング工程）、このトレンチ３０内に絶縁層４０を形成した（絶縁層形成工程、エッチバック工程）。しかしながら、図１（ｅ）に示される形態で半導体層１０中に絶縁層４０が形成されれば、同様の効果を奏することは明らかである。例えば、半導体層１０に対してイオン注入を行い、イオン注入された領域の電気抵抗率を高めることができる場合には、電極層エッチング工程で形成されたバリアメタル２１中の開口部を通してイオン注入を行えば、図１（ｅ）における絶縁層４０と同様の形態で高抵抗層を形成することができる。この場合においては、前記の半導体層エッチング工程、絶縁層形成工程、エッチバック工程を行う代わりに、このイオン注入を行う工程を電極層エッチング工程後に行い、埋め込み絶縁層形成工程とすることができる。
ショットキー電極２０周囲の構造は、その周囲における半導体層１０が掘り下げられ、この表面とバリアメタル２１との間に絶縁層が形成される限りにおいて任意である。図２は、図１の構成において用いられたようなトレンチを用いずに同様の効果を奏する素子の製造方法を示す工程断面図の一例である。
この製造方法においては、図２（ａ）に示される電極層エッチング工程において、バリアメタル（電極層）２１がエッチングされる領域の形状が、図１の場合とは異なる。図１の場合には、ショットキー電極２０を囲む環状の領域がエッチングされたのに対し、ここでは、ショットキー電極２０の外側の（図示される中での）全ての領域がエッチングされている。
その後、引き続いて半導体層１０がエッチングされること（半導体層エッチング工程）は同様であるが、バリアメタル２１がエッチングされた形態が異なるために、図２（ｂ）に示されるように、これにより、ショットキー電極２０が形成される外側の領域全体の半導体層１０が一様に掘り下げられる。ここでは、図１の場合とは異なり、トレンチ内の狭い領域ではなく、ショットキー電極２０外の全体の広い領域が掘り下げられる。この場合においても、同様のエッチング条件を用いることができる。
次に、図２（ｃ）に示されるように、層間絶縁層１３をバリアメタル２１端部と、掘り下げられた半導体層１０上を含む周囲に形成する。その後、図２（ｄ）に示されるように、図１の場合と同様に表面電極２２、裏面電極５０をそれぞれ形成する。
この構成においては、層間絶縁層１３が、図１の場合における絶縁層４０も兼ねる。すなわち、図１の場合における絶縁層形成工程と層間絶縁層形成工程とが同時に行われ、層間絶縁層１３が図３（ｂ）における埋め込み絶縁層９０としても機能する。また、バリアメタル２１のエッチングは１回のみ行われ、このエッチングにより、半導体層１０がエッチングされる領域とバリアメタル２１（ショットキー電極２０）の形状が定まる。すなわち、図１における電極層エッチング工程と、電極層成形工程とが同時に行われる。また、図１におけるエッチバック工程に対応する工程は、層間絶縁層１３を図２（ｃ）の形状にエッチングする工程となるが、この工程は図１の例においても行われる（図１（ｇ））。このため、この例では図１の製造方法と比べて製造工程が単純化される。
この構造においても、バリアメタル（電極層）２１の周囲における半導体層１０が掘り下げられ、その表面がバリアメタル２１よりも低い位置に加工される。また、この表面とバリアメタル２１との間に層間絶縁層１３が形成される。この構成の層間絶縁層１３は、実質的に図１におけるトレンチ３０内の絶縁層４０と同様の効果、すなわち、ガードリングとしての効果を奏する。
すなわち、図２に示された製造方法によっても、逆方向特性の良好なショットキーダイオードを高い歩留まりで得ることができる。また、このショットキーダイオードをより単純な製造工程で得ることができる。
なお、上記の例では、半導体層をｎ＋基板とｎ型層からなる構成としたが、ショットキーダイオードとして使用できる限りにおいて、その構成は任意である。また、半導体層がｐ型であっても同様の効果を奏することは明らかである。また、ショットキー電極はバリアメタルと表面電極の２層構造であるとしたが、この構成についても、任意である。
１０ 半導体層
１１ ｎ＋ＳｉＣ基板
１２ ｎ型ＳｉＣ層
１３ 層間絶縁層
２０ ショットキー電極
２１ バリアメタル（電極層）
２２ 表面電極
３０ トレンチ（溝構造）
４０ 絶縁層
５０ 裏面電極
８１〜８３ ｐ層
９０ 埋め込み絶縁層
１１ ｎ＋ＳｉＣ基板
１２ ｎ型ＳｉＣ層
１３ 層間絶縁層
２０ ショットキー電極
２１ バリアメタル（電極層）
２２ 表面電極
３０ トレンチ（溝構造）
４０ 絶縁層
５０ 裏面電極
８１〜８３ ｐ層
９０ 埋め込み絶縁層
Claims (5)
- 炭化珪素（ＳｉＣ）からなる半導体層上にショットキー電極が形成された構成を具備する半導体装置の製造方法であって、
前記ショットキー電極を構成する電極層を前記半導体層の上に形成した後に、前記ショットキー電極となる領域以外における電極層をエッチングにより除去する電極層エッチング工程と、
前記ショットキー電極となる領域における電極層の周囲の前記半導体層の表面を前記電極層よりも低い位置に加工し、当該低い位置とされた前記半導体層の表面から前記ショットキー電極となる領域における電極層の端部との間に絶縁層を形成する埋め込み絶縁層形成工程と、
を具備することを特徴とする半導体装置の製造方法。 - 前記埋め込み絶縁層形成工程は、
前記ショットキー電極となる領域以外における前記半導体層をエッチングすることにより掘り下げる半導体層エッチング工程と、
前記電極層と、掘り下げられた前記半導体層の領域とを覆うように絶縁層を形成する絶縁層形成工程と、
掘り下げられた前記半導体層の領域を覆う前記絶縁層を残した状態で、前記電極層上の前記絶縁層をエッチングによって除去するエッチバック工程と、
を少なくとも含むことを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記電極層エッチング工程において、前記ショットキー電極を構成する領域を囲む環状の領域をエッチングし、
前記半導体層エッチング工程において、前記環状の領域で前記半導体層が掘り下げられた溝構造を形成することを特徴とする請求項２に記載の半導体装置の製造方法。 - 前記半導体層エッチング工程において、前記半導体層をドライエッチングした後でウェットエッチング処理を行うことを特徴とする請求項２又は３に記載の半導体装置の製造方法。
- 請求項１から請求項４までのいずれか１項に記載の半導体装置の製造方法によって製造されたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011139336A JP2013008783A (ja) | 2011-06-23 | 2011-06-23 | 半導体装置の製造方法、半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011139336A JP2013008783A (ja) | 2011-06-23 | 2011-06-23 | 半導体装置の製造方法、半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013008783A true JP2013008783A (ja) | 2013-01-10 |
Family
ID=47675897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011139336A Pending JP2013008783A (ja) | 2011-06-23 | 2011-06-23 | 半導体装置の製造方法、半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013008783A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101415599B1 (ko) | 2013-02-28 | 2014-07-08 | 주식회사 누리반도체 | Pn 접합 다이오드 제조방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60257182A (ja) * | 1984-06-04 | 1985-12-18 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS6459873A (en) * | 1987-08-31 | 1989-03-07 | Toshiba Corp | Semiconductor device |
| JPH06268202A (ja) * | 1993-03-12 | 1994-09-22 | Toshiba Corp | 高耐圧炭化珪素ショットキ−・ダイオ−ド |
| JPH0864673A (ja) * | 1994-08-24 | 1996-03-08 | Nec Corp | 半導体集積回路装置およびその製造方法 |
| JP2010040698A (ja) * | 2008-08-04 | 2010-02-18 | Sumitomo Electric Ind Ltd | ガードリング構造，その形成方法および半導体デバイス |
-
2011
- 2011-06-23 JP JP2011139336A patent/JP2013008783A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60257182A (ja) * | 1984-06-04 | 1985-12-18 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS6459873A (en) * | 1987-08-31 | 1989-03-07 | Toshiba Corp | Semiconductor device |
| JPH06268202A (ja) * | 1993-03-12 | 1994-09-22 | Toshiba Corp | 高耐圧炭化珪素ショットキ−・ダイオ−ド |
| JPH0864673A (ja) * | 1994-08-24 | 1996-03-08 | Nec Corp | 半導体集積回路装置およびその製造方法 |
| JP2010040698A (ja) * | 2008-08-04 | 2010-02-18 | Sumitomo Electric Ind Ltd | ガードリング構造，その形成方法および半導体デバイス |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101415599B1 (ko) | 2013-02-28 | 2014-07-08 | 주식회사 누리반도체 | Pn 접합 다이오드 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6354525B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6477106B2 (ja) | 半導体装置 | |
| JP5566020B2 (ja) | トレンチショットキバリアダイオードの製造方法 | |
| JP5479616B2 (ja) | 半導体装置の製造方法 | |
| JP2005532698A (ja) | トレンチ型ショットキ・バリア・ダイオード | |
| JP6411258B2 (ja) | 半導体装置 | |
| JP2009302091A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2011114028A (ja) | ＳｉＣ半導体装置とその製造方法 | |
| US9324816B2 (en) | Semiconductor device | |
| JP5669712B2 (ja) | 半導体装置の製造方法 | |
| JP4942255B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2018082050A (ja) | 炭化珪素半導体素子およびその製造方法 | |
| JP4593115B2 (ja) | ＳｉＣＯＩ基板を備えたショットキーパワーダイオード、およびその製造方法 | |
| JP2005150352A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| TW201901959A (zh) | 半導體裝置及半導體裝置之製造方法 | |
| WO2017187856A1 (ja) | 半導体装置 | |
| JP2010258329A (ja) | ワイドバンドギャップ半導体素子 | |
| JP2013008783A (ja) | 半導体装置の製造方法、半導体装置 | |
| JPWO2010024239A1 (ja) | 接合型半導体装置およびその製造方法 | |
| JP2016062967A (ja) | 半導体装置およびその製造方法 | |
| JP2007318092A (ja) | 半導体装置とその製造方法 | |
| JP5374923B2 (ja) | 半導体装置の製造方法 | |
| JP2006041166A (ja) | イオン注入マスクの形成方法及び炭化珪素デバイス | |
| JP2017050398A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140520 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150623 |