JP2013065692A - 面発光型半導体レーザ、面発光型半導体レーザ装置、光伝送装置および情報処理装置 - Google Patents

Abstract

【課題】発光ムラを抑制した面発光素子アレイを提供する。
【解決手段】面発光素子アレイ３０は、基板上に形成された複数の並列素子アレイＰＡ−１、ＰＡ−２、・・・ＰＡ−ｎを含み、各並列素子アレイは、接続手段により直列に接続される。並列アレイ素子は、並列に接続された複数の面発光素子Ｐ１、Ｐ２、・・・Ｐｍを含んで構成され、面発光素子は、好ましくは面発光型半導体レーザから構成される。さらに並列素子アレイの向きは、複数の面発光素子に接続される電極の位置から決定され、並列素子アレイは、互いに向きが異なるように配置される。
【選択図】図１

Description

本発明は、面発光型半導体レーザ、面発光型半導体レーザ装置、光伝送装置および情報処理装置に関する。

近年、医療・工業の分野で高出力半導体レーザが求められている。一般的に、高出力半導体レーザでは、端面出射レーザが使用されるが、端面出射レーザでは端面破壊が発生し、素子特性が悪くなりやすい。他方、面発光型半導体レーザは、端面破壊を起こさない半導体レーザとして注目されており、温度上昇に対する許容が端面出射レーザに比べ優れている。面発光型半導体レーザを使用して高出力半導体レーザを作製するには、大規模なアレイ構造を作製する必要がある。面発光型半導体レーザ素子を直列接続し、一部の面発光型半導体レーザ素子が故障しても他の面発光型半導体レーザ素子で発光を継続させることができる長寿命の面発光型半導体レーザアレイが提案されている（特許文献１）。

特開２００９−９４３０８号公報

本発明は、発光ムラを抑制した面発光素子アレイを提供することを目的とする。

請求項１は、面発光素子が２次元的に配置された面発光素子アレイであって、基板と、前記基板上に形成された複数の並列素子アレイと、前記複数の並列素子アレイを接続する接続手段とを有し、前記並列素子アレイは、互いに並列に接続された複数の面発光素子を含み、前記並列素子アレイの向きは、前記複数の面発光素子に接続される電極の位置から決定され、前記複数の並列素子アレイは、前記接続手段によってそれぞれ直列に接続され、かつ一の並列素子アレイは、他の並列素子アレイと向きが異なる、面発光素子アレイ。
請求項２は、前記並列素子アレイを構成する複数の面発光素子は、前記基板上に形成された導電性の接続層上に形成され、前記並列素子アレイの前記電極は、前記接続層を介して複数の面発光素子の各々に共通に電気的に接続される、請求項１に記載の面発光素子アレイ。
請求項３は、前記電極は、前記並列素子アレイの一方の端部に形成される、請求項１または２に記載の面発光素子アレイ。
請求項４は、面発光素子は、前記基板上に形成された第１導電型の下部半導体多層膜反射鏡と、活性領域と、活性領域上に形成された第１導電型と異なる第２導電型の上部半導体多層膜反射鏡とを含んで構成され、前記電極は、複数の面発光素子の下部半導体多層膜反射鏡に電気的に接続される、請求項１ないし３いずれか１つに記載の面発光素子アレイ。
請求項５は、前記接続層は、前記基板と前記下部半導体多層膜反射鏡との間に形成された第１導電型の半導体層であり、前記接続層は、前記下部半導体多層膜反射鏡よりも不純物濃度が高い、請求項３に記載の面発光素子アレイ。
請求項６は、前記基板上には、前記上部半導体多層膜反射鏡から前記下部半導体多層膜反射鏡に至る柱状構造が形成され、前記面発光素子からの光は、前記柱状構造の最上層から出射される、請求項４または５に記載の面発光素子アレイ。
請求項７は、前記基板は、発振波長を透過することができる材料から構成され、前記下部半導体多層膜反射鏡の反射率は、前記上部半導体多層膜反射鏡の反射率よりも小さく、前記面発光素子からの光は、前記基板の裏面から出射される、請求項１ないし６いずれか１つに記載の面発光素子アレイ。
請求項８は、前記並列素子アレイは、複数の発光素子が１次元に配列された１次元アレイから構成される、請求項１ないし７いずれか１つに記載の面発光素子アレイ。
請求項９は、前記並列素子アレイは、複数の発光素子が１次元に配列された１次元アレイを複数含む２次元アレイから構成され、２次元アレイに含まれる１次元アレイの向きが異なる、請求項１ないし７いずれか１つに記載の面発光素子アレイ。
請求項１０は、前記１次元アレイの第１の電極は、隣接する１次元アレイの第２の電極に隣接し、前記接続手段は、第１の電極と第２の電極を接続する、請求項９に記載の面発光素子アレイ。
請求項１１は、前記並列素子アレイは、複数の発光素子が１次元に配列された１次元アレイを複数含む２次元アレイから構成され、２次元アレイに含まれる１次元アレイの向きが同じである、請求項１ないし７いずれか１つに記載の面発光素子アレイ。
請求項１２は、前記１次元アレイの第１の電極は、隣接する１次元アレイの第２の電極と対向する側にあり、前記接続手段は、第１の電極と第２の電極を接続する、請求項１１に記載の面発光素子アレイ。
請求項１３は、請求項１ないし１２いずれか１つに記載の面発光素子アレイと、前記面発光素子アレイのアノードおよびカソード間に駆動電流を供給する駆動手段とを有する光源。
請求項１４は、前記駆動手段は、前記面発光素子アレイ内の複数の面発光素子を同時に点灯させる、請求項１２に記載の面発光素子アレイ。

請求項１によれば、面発光素子アレイの全体の発光ムラを抑制することができる。
請求項２、５によれば、複数の発光素子の共通接を容易にすることができる。
請求項３によれば、複数の面発光素子を１つの電極で共通接続することができる。
請求項４によれば、高出力のレーザ光を得ることができる。
請求項６によれば、複数の面発光素子を分離することができる。
請求項７によれば、面発光素子の冷却が容易になる。
請求項８によれば、並列素子アレイの構成が容易になる。
請求項９、１１によれば、並列素子アレイの２次元アレイ化が容易になる。
請求項１０、１２によれば、１次元アレイの接続が容易になる。
請求項１３によれば、面光源の発光ムラを抑制することができる。
請求項１４によれば、面光源の高出力化を図ることができる。

本発明の実施例に係る面発光素子アレイを用いた光源の等価回路図である。 本発明の実施例に係る並列素子アレイの例を示す平面図である。 本発明の第１の実施例に面発光素子アレイの概略平面図である。 本発明の第２の実施例に面発光素子アレイの概略平面図である。 図３に示す面発光素子アレイのＡ１−Ａ１線、Ｂ１−Ｂ１線の概略断面図である。 本発明の第３の実施例に係る面発光素子アレイの概略断面図である。 本発明の第４の実施例に面発光素子アレイの概略断面図である。 本発明の実施例に係る１次元アレイの発光光量のムラを説明する図である。概略断面図である。

面発光型半導体レーザアレイは、プリンター用や通信用で検討されているが、数チャネル〜数10チャネル規模のアレイであり、素子は並列接続されている。高出力面発光半導体レーザアレイでは、数100チャネル規模のアレイが求められており、全ての素子を並列接続にすると駆動のために大電流が必要になる。大電流が必要になると、駆動ドライバも高価なものになるので、駆動電流が低い高出力面発光半導体レーザアレイが望まれる。駆動電流の低減に向け、数チャネルから数10チャネルの面発光型半導体レーザアレイを直列接続する方法が有力な構造として考えられる。好ましくは面発光型半導体レーザで発生する発光ムラが、高出力面発光半導体レーザアレイ全体での発光ムラを引き起こさないような接続方法が望まれる。

本発明の好ましい態様では、複数の面発光素子が並列接続された並列素子アレイを直列に接続した面発光素子アレイにおいて、発光ムラを抑制した高出力な面光源を提供する。

本発明の好ましい実施の形態では、面発光素子として、２次元アレイ化が容易な面発光型半導体レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）を例示し、面発光型半導体レーザをＶＣＳＥＬと称する。なお、図面のスケールは、発明の特徴を分かり易くするために強調しており、必ずしも実際のデバイスのスケールと同一ではないことに留意すべきである。

図１は、本発明の実施例に係る光源の等価回路を示す図である。光源１０は、駆動回路２０と、面発光素子アレイ３０とを含んで構成される。駆動回路２０は、図示しない外部からの制御信号等に応答して面発光素子アレイ３０に駆動信号を供給する。好ましい態様では、駆動回路２０は、面発光素子アレイ３０の複数の発光素子が同時に点灯されるような駆動信号を供給する。

面発光素子アレイ３０は、複数の並列素子アレイＰＡ−１、ＰＡ−２、・・・ＰＡ−ｎ（総称して並列素子アレイＰＡという）を含んで構成される。１つの並列素子アレイＰＡは、複数の面発光素子Ｐ１、Ｐ２、Ｐ３、・・・Ｐｍ（総称して面発光素子Ｐという）を含み、各面発光素子Ｐは互いに並列に接続されている。すなわち、各面発光素子Ｐのアノード電極ＥＡは共通接続され、かつ各発光素子Ｐのカソード電極ＥＣは共通接続される。

駆動回路２０の正側の信号線ＳＡは、並列素子アレイＰＡ−１のアノード電極ＥＡに接続され、並列素子アレイＰＡ−１のカソード電極ＥＣは、接続手段を介して隣の並列素子アレイＰＡ−２のアノード電極ＥＡに接続され、最後の並列素子アレイＰＡ−ｎのカソード電極ＥＣは、駆動回路２０の負側の信号線ＳＣに接続される。こうして、各並列素子アレイＰＡが互いに直列に接続された面発光素子アレイ３０が形成される。

面発光素子アレイに含まれる全ての面発光素子を互いに並列に接続すると、駆動回路２０による駆動電流が大きくなり、駆動回路２０が大型化、高コスト化する。他方、面発光素子アレイに含まれる全ての面発光素子を個々に直列に接続すると、駆動回路２０における駆動電圧が高くなってしまい、さらに１つの面発光素子が故障または短絡してしまうと電流経路が遮断され光源全体が利用できなくなる。本実施例では、並列素子アレイＰＡを直列に接続することで、駆動電流、駆動電圧を抑えつつ、長寿命、高出力化の光源１０を提供することができる。

並列素子アレイＰＡを構成する面発光素子の配列は任意であるが、好ましくは面発光素子が一定の方向に配列される。図２は、幾つかの並列素子アレイの配列パターンを例示する平面図である。図２（Ａ）に示す並列素子アレイ４０は、複数の面発光素子Ｐ１〜Ｐ５が１次元方向に配列されたものであり、これを１次元アレイと称する。図には、５つの面発光素子Ｐ１〜Ｐ５が示されているが、１次元アレイ４０に含まれる面発光素子の数は、５つより多くてもよいし、それより少なくても良い。

１次元アレイ４０は、基板上にモノリシックに形成される。面発光素子Ｐ１〜Ｐ５は、基板上に形成されたメサＭ１〜Ｍ５内にそれぞれ形成される。１次元アレイ４０の長手方向に沿って、メサＭ１〜Ｍ５を覆うようにｐ側電極４４が配線され、ｐ側電極４４は、メサＭ１〜Ｍ５のアノード側の半導体層に電気的に接続される。また、メサＭ１〜Ｍ５の頂部において、ｐ側電極４４には光出射口４２が形成される。ｐ側電極４４は、好ましくは１次元アレイ４０の一方の端部においてアノード電極ＥＡを提供する。１次元アレイ４０の他方の端部には、メサＭ１〜Ｍ５のカソード側の半導体層に電気的に接続されたｎ側電極４６が形成され、ｎ側電極４６は、カソード電極ＥＫを提供する。

ここで、１次元アレイ４０の向きＤとは、複数の発光素子Ｐ１〜Ｐ５が配列される方向であって、カソード電極ＥＫが位置する方向である。好ましくは、１次元アレイ４０は、並列アレイ素子ＰＡを構成するための基本パターンであり、並列アレイ素子ＰＡは、１次元アレイ４０を複数含むことで容易に２次元アレイ化することができる。２次元アレイ化されるとき、隣接する１次元アレイ４０の向きＤは同一であってもよいし、または１８０度異なる方向であってもよい。さらに、並列素子アレイＰＡは、同一方向の複数の１次元アレイと異なる方向の複数の１次元アレイとを含むものであってもよい。好ましくは、並列素子アレイに含まれる複数の１次元アレイは相互に分離され、１次元アレイ内の複数の面発光素子が相互に並列接続され、１次元アレイ同士が直列に接続される。

図２（Ｂ）は、一対の１次元アレイにより２次元アレイ化された並列素子アレイを示している。２次元アレイ５０は、図２（Ａ）に示す１次元アレイ４０Ａ、４０Ｂを２つ含むものであり、互いに素子分離された１次元アレイ４０Ａ、４０Ｂは、向きＤが同一となるように配置されている。つまり、１次元アレイ４０Ａ、４０Ｂの各アノード電極ＥＡは、互いに隣接し、１次元アレイ４０Ａ、４０Ｂの各カソード電極ＥＫは互いに隣接する。そして、１次元アレイ４０Ａのアノード電極ＥＡは、金属配線５２（ハッチングで表示）によって、対向する側の１次元アレイ４０Ｂのカソード電極ＥＫに接続される。こうして、１次元アレイ４０Ａ、４０Ｂを直列接続することにより２次元アレイ化された並列素子アレイＰＡが構成される。

図２（Ｃ）は、一対の１次元アレイにより２次元アレイ化された他の並列素子アレイの構成を示す図である。同図に示す２次元アレイ６０では、１次元アレイ４０Ａと４０Ｂの向きＤが１８０度反転されるように配置される。このため、１次元アレイ４０Ａのカソード電極ＥＫは、１次元アレイ４０Ｂのアノード電極ＥＡに隣接し、１次元アレイ４０Ａのアノード電極ＥＡは、１次元アレイ４０Ｂのカソード電極ＥＫに隣接する。１次元アレイ４０Ａのカソード電極ＥＫが金属配線６２（ハッチングで表示）を介して１次元アレイ４０Ｂのアノード電極ＥＡに接続され、こうして、１次元アレイ４０Ａ、４０Ｂを直列接続することにより２次元アレイ化された並列素子アレイＰＡが構成される。

図３は、本発明の第１の実施例に係る発光素子アレイ１００の模式的な平面図である。同図に示す面発光素子アレイ１００は、図２に示す１次元アレイ４０と２次元アレイ５０との組合せから構成される。１次元アレイ４０と２次元アレイ５０とが交互に配置されるが、１次元アレイ４０の向きは、２次元アレイ５０の向きと１８０度反転された関係にある。発光素子アレイ１００は、単一の基板上に、１次元アレイ４０からなる並列素子アレイと、２次元アレイ５０からなる並列素子アレイとを交互に配置し、その結果、複数の面発光素子が行列状に配列される。図の例では、発光素子アレイ１００は、矩形状の基板またはチップにより形成される。

面発光素子アレイ１００は、矩形状の素子形成エリア１０２内に１次元アレイ４０および２次元アレイ５０を配置する。素子形成エリア１０２の外周には、発光素子アレイ１００のアノード電極１１０とカソード電極１２０とが形成される。アノード電極１１０は、駆動回路２０の信号線ＳＡに接続され、カソード電極１２０は、信号線ＳＣ接続される。アノード電極１１０はさらに、金属配線１１２を介して１次元アレイ４０のアノード電極ＥＡまたはｐ側電極４４に接続される。カソード電極１２０は、金属配線１２２を介して１次元アレイ４０のｎ側電極４６またはカソード電極ＥＫに接続される。

素子形成エリア１０２の境界（図中、太線で示す）は、後述するように、半導体層をエッチングした分離溝によって実現される。また、素子形成エリア１０２内に形成される１次元アレイ４０と２次元アレイ５０の境界、および２次元アレイ５０内に形成される１次元アレイ４０Ａと４０Ｂの境界もまた、半導体層をエッチングした分離溝１０４によって実現される。分離溝１０４は、１次元アレイ４０、４０Ａ、４０Ｂの領域を互いに電気的に隔離する。

図５（Ａ）は、面発光素子アレイ１００のＡ１−Ａ１線断面図、図５（Ｂ）は、そのＢ１−Ｂ１線断面図である。同図に示すように、ＧａＡｓから構成される半絶縁性の半導体基板２００上に、ｎ型のバッファ層２０２、Ａｌ組成の異なるＡｌＧａＡｓ層を交互に重ねたｎ型の下部分布ブラック型反射鏡（Distributed Bragg Reflector：以下、ＤＢＲという）２０４、下部ＤＢＲ２０４上に形成された上部および下部スペーサ層に挟まれた量子井戸層を含む活性領域２０６、活性領域２０６上に形成されたＡｌ組成の異なるＡｌＧａＡｓ層を交互に重ねたｐ型の上部ＤＢＲ２０８がエピタキシャル成長により形成される。

バッファ層２０２は、ＡｌＧａＡｓまたはＧａＡｓから構成され、ｎ型不純物であるシリコンをドーピングした後のキャリア濃度は、１×１０¹⁸ｃｍ^-3以上であり、好ましくは下部ＤＢＲ２０４のキャリア濃度よりも高くされ、これにより、ｎ側電極２１４との良好な電気的接続を得る。ｎ型の下部ＤＢＲ２０４は、例えば、Ａｌ_0.9Ｇａ_0.1Ａｓ層とＡｌ_0.3Ｇａ_0.7Ａｓ層との対の複数の積層体で、各層の厚さはλ／４ｎ_ｒ（但し、λは発振波長、ｎ_ｒは媒質の屈折率）であり、これらを交互に４０周期で積層してある。活性領域２０６の下部スペーサ層は、例えば、アンドープのＡｌ_0.6Ｇａ_0.4Ａｓ層であり、量子井戸活性層は、アンドープＡｌ_0.１１Ｇａ_0.８９Ａｓ量子井戸層およびアンドープのＡｌ_0.３Ｇａ_0.７Ａｓ障壁層であり、上部スペーサ層は、アンドープのＡｌ_0.6Ｇａ_0.4Ａｓ層である。ｐ型の上部ＤＢＲ２０８は、例えば、Ａｌ_0.9Ｇａ_0.1Ａｓ層とＡｌ_0.3Ｇａ_0.7Ａｓ層との対の複数の積層体で、各層の厚さはλ／４ｎ_ｒであり、これらを交互に２４周期積層してある。上部ＤＢＲ２０８の最下層もしくはその内部には、正孔のキャリア密度を増加させるために電流狭窄層を形成することができる。この際、電流狭窄層の酸化アパーチャーの径を約５ミクロン程度もしくはそれ以上とすることでマルチモード発振することができ、約３ミクロン程度に小さくすることで基本横モード発振を得ることができる。また、上部ＤＢＲ２０８の最上層には、不純物濃度の高いｐ型ＧａＡｓからなるコンタクト層を形成し、ｐ側電極２１２との良好な電気的接続を得るようにしてもよい。

面発光素子としての個々のＶＣＳＥＬを分離するため、上部ＤＢＲ２０８から下部ＤＢＲ２０４に至るまで半導体層を異方性エッチングすることで、基板上に円筒状のメサＭが形成される。メサＭを含む基板表面は、層間絶縁膜２１０によって被覆されるが、メサＭの頂部において、層間絶縁膜２１０には上部ＤＢＲ２０８を露出させるためのコンタクトホールが形成される。そして、層間絶縁膜２１０上を、面発光素子の配列方向に沿ってｐ側電極２１２が形成され、ｐ側電極２１２は、コンタクトホールを介して上部ＤＢＲ２０８に電気的に接続される。また、メサＭの頂部において、ｐ側電極２１２には出射口のための開口が形成される。この開口の中心は、好ましくはメサＭの軸方向の中心に一致する。こうして、ｐ側電極２１２は、１次元アレイ４０、４０Ａ、４０Ｂの各ＶＣＳＥＬのｐ型の半導体層に電気的に接続される。

１次元アレイ４０，４０Ａ、４０Ｂの一方の端部には、層間絶縁膜２１０の開口を介してバッファ層２０２に至る深い溝が形成され、当該溝を介してバッファ層２０２に電気的に接続されるｎ側電極２１４が形成される。ｎ側電極２１４は、各ＶＣＳＥＬのカソード側の半導体層に電気的に接続される。ｐ側電極２１２およびｎ側電極２１４は、例えばＡｕまたはＴｉ／Ａｕなどを積層した金属から構成される。

図５（Ｂ）に示すように、１次元アレイ４０、４０Ａ、４０Ｂの間には、基板２００に至る分離溝１０４が形成され、１次元アレイ４０、４０Ａ、４０Ｂをそれぞれ電気的に分離する。また、１次元アレイ４０のｎ側電極２１４は、金属配線５４を介して隣接する１次元アレイ４０Ａのｐ側電極２１２（アノード電極ＥＡ）に接続される。

次に、本実施例の光源１０の動作について説明する。駆動回路２０により駆動電流が面発光素子アレイ３０に供給されると、各並列素子アレイＰＡのＶＣＳＥＬが一斉に点灯する。例えば、ＶＣＳＥＬから発せられる光は、７８０ｎｍのマルチモード光である。

図８は、１つの並列素子アレイＰＡの発光光量のムラを説明する図である。上記したように、ｎ側電極２１４は、バッファ層２０２を介してＶＣＳＥＬＰ１、Ｐ２、Ｐ３・・・Ｐｍの下部ＤＢＲ２０４に共通に接続される、カソード電極である。従って、ｎ側電極２１４からＶＣＳＥＬＰ１、Ｐ２、Ｐ３・・・Ｐｍの下部ＤＢＲ２０４までの電流経路の長さは、ほぼバッファ層２０２の横方向の長さＬ１、Ｌ２、Ｌ３、・・・Ｌｍに近似される。バッファ層２０２は、比較的高い不純物濃度を有するが、そこには少なからず拡散抵抗が生じる。つまり、並列素子アレイには、ｎ側電極２１４から各ＶＣＳＥＬまでの電流経路Ｌ１、Ｌ２、Ｌ３・・・Ｌｍの長さに応じた内部抵抗Ｒ１、Ｒ２、Ｒ３、・・・Ｒｍが生じ、電流経路の長さが大きいほど、その内部抵抗が大きくなる（Ｒ１＞Ｒ２＞Ｒ３・・・＞Ｒｍ）。ＶＣＳＥＬの発光光量は、ＶＣＳＥＬに供給される駆動電流に依存するため、内部抵抗が大きくなるほど、ＶＣＳＥＬへの駆動電流が低下し、発光光量が低下することになる。図の例では、ＶＣＳＥＬＰｍからＶＣＳＥＬＰ１に向けて発光光量が低下することになる。

本実施例の面発光素子アレイ１００では、１次元アレイ４０と２次元アレイ５０の向きが異なるため、１次元アレイ４０の発光光量の低下する方向と２次元アレイ５０の発光光量の低下する方向とが異なる。つまり、１次元アレイ４０は、方向Ｄが異なる１次元アレイ４０Ａと隣接し、１次元アレイ４０Ｂは、方向Ｄが異なる１次元アレイ４０と隣接する。このため、面発光素子アレイ全体の発光光量が１方向に低下するのではなく、互いに異なる方向の発光光量の低下により、全体として発光光量の低下する方向が相殺されたようになり、発光ムラが抑制された面光源を得ることができる。

次に、本発明の第２の実施例について説明する。図４は、第２の実施例に係る面発光素子アレイ１００Ａを示す図である。第２の実施例では、並列素子アレイとして図２（Ｃ）に示す２次元アレイ６０を複数配列したものである。同図に示すように、面発光素子アレイ１００Ａのアノード電極１１０は、一方の１次元アレイ４０Ａのアノード電極ＥＡ／ｐ側電極に接続され、１次元アレイ４０のカソード電極ＥＫは、他方の１次元アレイ４０Ｂのアノード電極ＥＡに金属配線５４を介して接続される。同様に、１次元アレイ４０Ｂのカソード電極ＥＫが隣接する２次元アレイ６０に含まれる１次元アレイ４０Ａのアノード電極ＥＡに金属配線５４を介して接続される。最後の１次元アレイ４０Ｂのカソード電極ＥＫがチップのカソード電極１２０に金属配線１２２を介して接続される。こうして形成された面発光素子アレイ１００Ａは、結果的に、１次元アレイ４０Ａ、４０Ｂの向きＤが交互に１８０度反転されたことになる。つまり、発光光量が変化する列が行方向に交互に配列されることになるため、面発光素子アレイ１００Ａの全体の発光ムラをより効果的に抑制することができる。

次に、本発明の第３の実施例について説明する。図６（Ａ）、（Ｂ）は、第３の実施例に係る面発光素子アレイの要部断面図であり、図５（Ａ）、（Ｂ）の切断箇所に対応する。図６（Ａ）に示すように、１次元アレイの線形方向に沿って複数のメサＭが形成されるが、第３の実施例では、メサＭを形成するためのエッチング溝２３０は、ｎ側電極２１４を形成するためのエッチング溝２４０と同時に形成され、従って、溝２３０、２４０は、バッファ層２０２に至る深さを有する。これにより、メサＭのための溝とｎ側電極２１４のための溝とを形成するエッチング工程が１回ですみ、工程数を削減することができる。

次に、本発明の第４の実施例について説明する。図７（Ａ）、（Ｂ）は、第４の実施例に係る面発光素子アレイの要部断面図であり、図５（Ａ）、（Ｂ）の切断箇所に対応する。第１ないし第３の実施例では、基板の表面からレーザ光を出射させるが、第４の実施例は、レーザ光を基板裏面から出射させるものである。このため、第４の実施例では、下部ＤＢＲ２０４Ａの反射率が上部ＤＢＲ２０８Ａの反射率よりも低くなるように、すなわち下部ＤＢＲ２０４のペア数が上部ＤＢＲ２０８Ａのペア数よりも少なくされ、メサＭの頂部はｐ側電極２１２により完全に被覆され、光出射口２１２Ａは形成されない。さらに、半導体基板２００には、レーザ光の波長を透過可能な材料が選択される。好ましい例では、ＧａＡｓ基板２００を用いるとき、活性領域２０６は、ＩｎＧａＡｓ量子井戸層とＧａＡｓバリア層とから構成され、ＧａＡｓに対して透過である９８０ｎｍの波長帯のレーザ光が出射される。面発光素子アレイを駆動したとき、活性領域を含むメサＭの近傍での発熱が非常に高くなる。裏面出射を行うことで、基板表面側から熱を外部に放散させるためのヒートシンク等の熱放熱部材と取り付けることが可能になる。

上記実施例では、並列素子アレイとして、図２（Ｂ）、（Ｃ）にあるような２次元アレイを包含するものを例示したが、図２（Ａ）に示す１次元アレイ４０のみを用いるものであってもよい。この場合には、隣接する１次元アレイ４０の向きＤは、１８０度反転するように構成することが望ましい。さらに上記実施例では、２つの１次元アレイを組み合わせて２次元アレイを構成したが、２次元アレイは、３つもしくはそれ以上の１次元アレイを含むものであってもよい。この場合にも、１次元アレイの向きＤは、相互に反転させることが望ましい。

さらに上記実施例において、ＶＣＳＥＬはＡｌＧａＡｓ系から構成される例を示したが、これに限らず、他のＩＩＩ−Ｖ族の化合物半導体を用いたものであってもよい。また、ＶＣＳＥＬはマルチモード発振されるものであってもよいし、シングルモード発振されるものであってもよい。また、発光素子としてＶＣＳＥＬを例示したが、これ以外にも、垂直共振器構造をもたない発光ダイオードであってもよい。

以上、本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０：光源
２０：駆動回路
３０：面発光素子アレイ
４０、４０Ａ、４０Ｂ：１次元アレイ
４２：光出射口
４４：ｐ側電極
４６：ｎ側電極
５０：２次元アレイ
５２：金属配線
６０：２次元アレイ
６２：金属配線
１００：面発光素子アレイ
１０２：素子形成エリア
１０４：分離溝
２００：半導体基板
２０２：バッファ層
２０４：下部ＤＢＲ
２０６：活性領域
２０８：上部ＤＢＲ
２１０：層間絶縁膜
２１２：ｐ側電極
２１４：ｎ側電極
ＰＡ：並列素子アレイ
ＥＡ：アノード電極
ＥＣ：カソード電極

Claims (14)

1. 面発光素子が２次元的に配置された面発光素子アレイであって、
   基板と、
   前記基板上に形成された複数の並列素子アレイと、
   前記複数の並列素子アレイを接続する接続手段とを有し、
   前記並列素子アレイは、互いに並列に接続された複数の面発光素子を含み、前記並列素子アレイの向きは、前記複数の面発光素子に接続される電極の位置から決定され、
   前記複数の並列素子アレイは、前記接続手段によってそれぞれ直列に接続され、かつ一の並列素子アレイは、他の並列素子アレイと向きが異なる、面発光素子アレイ。
2. 前記並列素子アレイを構成する複数の面発光素子は、前記基板上に形成された導電性の接続層上に形成され、前記並列素子アレイの前記電極は、前記接続層を介して複数の面発光素子の各々に共通に電気的に接続される、請求項１に記載の面発光素子アレイ。
3. 前記電極は、前記並列素子アレイの一方の端部に形成される、請求項１または２に記載の面発光素子アレイ。
4. 面発光素子は、前記基板上に形成された第１導電型の下部半導体多層膜反射鏡と、活性領域と、活性領域上に形成された第１導電型と異なる第２導電型の上部半導体多層膜反射鏡とを含んで構成され、前記電極は、複数の面発光素子の下部半導体多層膜反射鏡に電気的に接続される、請求項１ないし３いずれか１つに記載の面発光素子アレイ。
5. 前記接続層は、前記基板と前記下部半導体多層膜反射鏡との間に形成された第１導電型の半導体層であり、前記接続層は、前記下部半導体多層膜反射鏡よりも不純物濃度が高い、請求項３に記載の面発光素子アレイ。
6. 前記基板上には、前記上部半導体多層膜反射鏡から前記下部半導体多層膜反射鏡に至る柱状構造が形成され、前記面発光素子からの光は、前記柱状構造の最上層から出射される、請求項４または５に記載の面発光素子アレイ。
7. 前記基板は、発振波長を透過することができる材料から構成され、前記下部半導体多層膜反射鏡の反射率は、前記上部半導体多層膜反射鏡の反射率よりも小さく、前記面発光素子からの光は、前記基板の裏面から出射される、請求項１ないし６いずれか１つに記載の面発光素子アレイ。
8. 前記並列素子アレイは、複数の発光素子が１次元に配列された１次元アレイから構成される、請求項１ないし７いずれか１つに記載の面発光素子アレイ。
9. 前記並列素子アレイは、複数の面発光素子が１次元に配列された１次元アレイを複数含む２次元アレイから構成され、２次元アレイに含まれる１次元アレイの向きが異なる、請求項１ないし７いずれか１つに記載の面発光素子アレイ。
10. 前記１次元アレイの第１の電極は、隣接する１次元アレイの第２の電極に隣接し、前記接続手段は、第１の電極と第２の電極を接続する、請求項９に記載の面発光素子アレイ。
11. 前記並列素子アレイは、複数の面発光素子が１次元に配列された１次元アレイを複数含む２次元アレイから構成され、２次元アレイに含まれる１次元アレイの向きが同じである、請求項１ないし７いずれか１つに記載の面発光素子アレイ。
12. 前記１次元アレイの第１の電極は、隣接する１次元アレイの第２の電極と対向する側にあり、前記接続手段は、第１の電極と第２の電極を接続する、請求項１１に記載の面発光素子アレイ。
13. 請求項１ないし１２いずれか１つに記載の面発光素子アレイと、
    前記面発光素子アレイのアノードおよびカソード間に駆動電流を供給する駆動手段とを有する光源。
14. 前記駆動手段は、前記面発光素子アレイ内の複数の面発光素子を同時に点灯させる、請求項１２に記載の面発光素子アレイ。

Images