Nothing Special   »   [go: up one dir, main page]

JP2013042011A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2013042011A
JP2013042011A JP2011178468A JP2011178468A JP2013042011A JP 2013042011 A JP2013042011 A JP 2013042011A JP 2011178468 A JP2011178468 A JP 2011178468A JP 2011178468 A JP2011178468 A JP 2011178468A JP 2013042011 A JP2013042011 A JP 2013042011A
Authority
JP
Japan
Prior art keywords
region
wiring
insulating layer
layer
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011178468A
Other languages
English (en)
Other versions
JP5579136B2 (ja
Inventor
Hiromi Hayashi
裕美 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011178468A priority Critical patent/JP5579136B2/ja
Priority to US13/428,569 priority patent/US8704374B2/en
Publication of JP2013042011A publication Critical patent/JP2013042011A/ja
Application granted granted Critical
Publication of JP5579136B2 publication Critical patent/JP5579136B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】高品質な配線を有する半導体装置を提供する。
【解決手段】第１の領域１００及び第２の領域２００に設けられた第１の絶縁層１０と、第１の領域に設けられた第１の絶縁層上に形成された第２の絶縁層１１ａと、第２の領域２００に設けられた第１の絶縁層上に形成され、第２の絶縁層と略同一の高さを有する第３の絶縁層１１ｃと、第１の領域に設けられた第１の絶縁層上及び第２の絶縁層の両方の側壁に形成された第１の配線層１３ａと、第２の領域に設けられた第１の絶縁層上、及び第３の絶縁層の上面及び側壁上に形成された第２の配線層１３ｂと、第１の絶縁層、第２の絶縁層、第１の配線層、及び第２の配線層を覆う第４の絶縁層１５と、第１の領域に設けられた第４の絶縁層内に形成され、第１の配線層に接続された第１のコンタクトプラグ１７ａと、第２の領域に設けられた第４の絶縁層内に形成され、第２の配線層に接続された第２のコンタクトプラグ１７ｂと、を備える。
【選択図】 図１

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
近年半導体装置の微細化が進んでおり、微細な配線（単に微細配線とも呼ぶ）を形成することが求められている。その微細配線を形成する方法として、絶縁層のパタンの側壁に配線を形成する側壁配線技術（単に側壁加工とも呼ぶ）が検討されている。側壁配線技術を用いると、絶縁層のパタンの半分のピッチで配線の繰り返しパタンを形成することができる。このような側壁配線は、メモリセル部等に用いられる配線領域（細幅配線領域とも呼ぶ）で設けられることがある。
ところで、製造工程数削減のために、そのような細幅配線領域と、微細配線を形成する必要のない周辺回路等の配線領域（太幅配線等とも呼ぶ）とを同時に形成することが求められている。
そのような場合、細幅配線として形成される配線材料と、太幅配線として形成される配線材料とは同一工程で形成されることになり、それぞれの配線材料の膜厚は等しくなる。ところで、上述した側壁配線技術が用いられる細幅配線領域において、配線材料は絶縁層のパタンの側壁に形成される。そのため、配線の高さはパタンの高さに依存することになる。そして、微細配線を形成する必要のない太幅配線領域において、配線の高さは配線材料の膜厚に依存することになる。そのため、細幅配線領域における配線の高さは、太幅配線領域における配線の高さよりも高くなる。
その結果、コンタクトプラグ（単にコンタクトとも呼ぶ）が細幅配線領域と太幅配線領域との両方に配置される場合には、各領域のコンタクトプラグの高さが異なり、コンタクトプラグの形成（コンタクト加工とも呼ぶ）の難易度が上がるという問題があった。
また、太幅配線領域における配線は、配線抵抗の低抵抗化の為に膜厚を厚くすることが望ましいが、配線材料の膜厚は側壁配線の線幅（ハーフピッチ）等で決まる。このため、太幅配線領域における配線の膜厚が薄くなってしまい、抵抗値が高くなってしまうという問題があった。
このように、従来は高品質な配線を有する半導体装置を形成することが容易ではなかった。
特開２００８−２７９７８号公報
高品質な配線を有する半導体装置を提供する。
実施形態の半導体装置は、第１の領域及び第２の領域に設けられた第１の絶縁層と、前記第１の領域に設けられた前記第１の絶縁層上に形成されたラインアンドスペース状の第２の絶縁層と、前記第２の領域に設けられた前記第１の絶縁層上に形成され、前記第２の絶縁層と略同一の高さを有する第３の絶縁層と、前記第１の領域に設けられた前記第１の絶縁層上及び前記第２の絶縁層の側壁に形成された第１の配線層と、前記第２の領域に設けられた前記第１の絶縁層上、及び前記第３の絶縁層の上面及び側壁上に形成された第２の配線層と、前記第１の絶縁層、前記第２の絶縁層、前記第１の配線層、及び前記第２の配線層を覆う第４の絶縁層と、前記第１の領域に設けられた前記第４の絶縁層内に形成され、前記第１の配線層に接続された第１のコンタクトプラグと、前記第２の領域に設けられた前記第４の絶縁層内に形成され、前記第２の配線層に接続された第２のコンタクトプラグと、を備える。
図１（ａ）は、第１の実施形態に係る半導体装置の基本的な構成について模式的に示した上面図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ線に沿った断面図である。 図２（ａ）、図２（ｂ）、及び図２（ｃ）は、第１の実施形態に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 図３（ａ）、図３（ｂ）、及び図３（ｃ）は、第１の実施形態に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 第１の実施形態に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 第１の実施形態の変形例１に係る半導体装置の基本的な構成について模式的に示した断面図である。 第１の実施形態の変形例２に係る半導体装置の基本的な構成について模式的に示した断面図である。 第１の実施形態の変形例３に係る半導体装置の基本的な構成について模式的に示した断面図である。 図８（ａ）は、第１の実施形態の変形例４に係る半導体装置の基本的な構成について模式的に示した断面図であり、図８（ｂ）は、上層コンタクトと側壁配線との接続関係を明確に示した断面図であり、図８（ｃ）は、第１の実施形態の変形例５に係る半導体装置の基本的な構成について模式的に示した断面図である。 第２の実施形態に係る半導体装置の基本的な構成について模式的に示した断面図である。 第２の実施形態に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 第２の実施形態に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 第２の実施形態に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 第２の実施形態の変形例に係る半導体装置の基本的な構成について模式的に示した断面図である。 第１の実施形態の比較例に係る半導体装置の基本的な構成について模式的に示した断面図である。 第２の実施形態の比較例に係る半導体装置の基本的な構成について模式的に示した断面図である。
以下、実施形態の詳細を図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
（第１の実施形態）
＜配線の構成＞
まず、図１を用いて、第１の実施形態に係る半導体装置の基本的な構成について説明する。図１（ａ）は、第１の実施形態に係る半導体装置の基本的な構成について模式的に示した上面図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ線に沿った断面図である。
図１に示すように、第１の実施形態に係る半導体装置は、細幅配線領域１００と、太幅配線領域２００と、領域３００とを備えている。細幅配線領域（単に領域とも呼ぶ）１００は、メモリセル部等に用いられる微細な配線が形成されている領域である。具体的には、ラインアンドスペース状の絶縁層のパタン（繰り返しパタンとも呼ぶ）の側壁に、２本１組の左右対称の構造を持つ配線（側壁配線とも呼ぶ）が形成されている領域である。太幅配線領域（単に領域とも呼ぶ）２００は、周辺回路等に用いられる配線が形成されている領域である。領域３００は、例えば細幅配線領域１００と、太幅配線領域２００との間に設けられ、実質的に動作する配線が形成されない領域である。
細幅配線領域１００において、絶縁層１０上には、ラインアンドスペース状にパタニングされ、高さ（膜厚）が数十〜数百ｎｍ程度であり、第１の方向に沿った幅が数〜数十ｎｍ程度である第２の方向に延伸する絶縁層（単にパタンとも呼ぶ）１１ａが形成されている。また、絶縁層１１ａの両方の側壁（ラインアンドスペースの延伸方向に沿った側壁）には配線層１３ａが形成され、配線層１３ａの上部にはコンタクトプラグ（上層コンタクト層）１７ａが形成されている。そして、絶縁層１０、絶縁層１１ａ、及び配線層１３ａを覆う絶縁層１５が形成されている。コンタクトプラグ１７ａは、この絶縁層１５内に形成され、配線層１３ａに接続されている。ところで、図１（ａ）のＢ−Ｂ線に示すように、例えば絶縁層１１ａの底面及び上面の中間近傍の高さにおいて、第１の方向に沿った絶縁層１１ａの幅、配線層１３ａの幅、及び配線層１３ａに挟まれる絶縁層１５の幅はそれぞれ略同一である。
太幅配線領域２００において、絶縁層１０上には、高さが数十〜数百ｎｍ程度、１辺の幅が数十〜数百ｎｍ程度の芯材となる大パタン部（絶縁層）１１ｃと、第２の方向に延伸する芯材部（絶縁層）１１ｄとを有する絶縁層が形成されている。この芯材部１１ｄの第１の方向に沿った幅は、例えば絶縁層１１ｃと同程度である。また、絶縁層１０上及び絶縁層１１ｃ、１１ｄの側壁及び上面には膜厚が数〜数十ｎｍ程度の配線層１３ｂが形成され、絶縁層１１ｃの上方且つ配線層１３ｂ上にはコンタクトプラグ（上層コンタクト層）１７ｂが形成されている。そして、配線層１３ｂを覆う絶縁層１５が形成されている。コンタクトプラグ１７ｂは、この絶縁層１５内に形成され、配線層１３ｂに接続されている。尚、絶縁層１１ｃ及び１１ｄの高さは、細幅配線領域１００の絶縁層１１ａの高さと略同一である。また、大パタン部１１ｃの上面の面積は、コンタクトプラグ１７ｂ及び配線層１３ｂの接触している面積よりも大きい。また、延伸部１１ｄの延伸方向は第２の方向に限定されない。
また、領域３００において、絶縁層１０上に形成された高さが数十〜数百ｎｍ程度の絶縁層１１ｂが形成されている。そして、絶縁層１１ｂの細幅配線領域１００側の側壁には配線層１３ａが形成され、太幅配線領域２００側の側壁及び上面には配線層１３ｂが形成されている。尚、絶縁層１１ｂの側壁に形成された配線層１３ａはダミーの配線として用いられることがある。尚、絶縁層１１ｂの高さは、細幅配線領域１００の絶縁層１１ａの高さと略同一である。また、絶縁層１１ｂの形状は特に決まっていないが、本実施形態では、絶縁層１１ａよりも第１方向に沿った幅が大きい大パタン形状である。
絶縁層１０、１１ａ、１１ｂ、１１ｃ、１１ｄ及び１５は、ＳｉＯ２、ＳｉＮ、またはＳｉＯＣ等の絶縁材料である。配線層１３ａ、１３ｂは、一般的に側壁配線材料に用いられるものであれば良く、例えば、ＴｉＮ、Ｔｉ、Ｎｉ、Ｃｏ、Ｗ、Ｍｏ、Ｒｕ、Ｔａ、Ａｌなどや、またこの中のいずれかを含むバリアメタルである。その他の配線材料としては、例えばＷ、Ｔｉ、Ｎｉ、Ｃｏ、Ｃｕなどのシリサイドやドープしたシリコン等で良い。コンタクトプラグ１７ａ、１７ｂは、ダマシンができるメタルであれば良く、例えばＷ、Ｃｕ、Ａｌなどである。
＜配線の製造方法＞
次に、図２〜図４を用いて、第１の実施形態に係る半導体装置の基本的な製造方法について説明する。図２〜図４は、第１の実施形態に係る半導体装置の基本的な製造方法を模式的に示した断面図である。
先ず、図２（ａ）に示すように、図示しないＳｉ基盤等の半導体基板上に例えばＳｉＯ２で形成された絶縁層１０上に膜厚が数十〜数百ｎｍ程度の絶縁層１１となるＳｉＯ２を形成し、絶縁層１１上にレジスト１２を形成する。そして、レジスト１２を、例えばフォトリソグラフィでパタニングする。具体的には、領域１００におけるレジスト１２を、ハーフピッチが数十ｎｍ程度のラインアンドスペース状にパタニングする。また、同時に領域２００におけるレジスト１２を、１辺の幅が数十〜数百ｎｍ程度の大パタン部と、第２の方向に延伸する芯材部（図２〜４において不図示）と、を有する形状にパタニングする。更に、同時に、領域３００におけるレジスト１２を、パタニングする。これにより、領域１００においてレジスト１２ａ、領域２００においてレジスト１２ｃ（大パタン部、及び芯材部含む）、そして領域３００においてレジスト１２ｂがそれぞれ形成される。尚、レジスト１２の代わりに、レジストによってパタニングされた膜を用いても良い。
次に図２（ｂ）に示すように、レジスト１２ａ、１２ｂ、及び１２ｃをマスクとして用いて、ＲＩＥ（reactive ion etching）法等により絶縁層１１をエッチングし、絶縁層１１ａ、１１ｂ、１１ｃ、及び１１ｄ（不図示）を形成する。そして、アッシング等でレジスト１２ａ、１２ｂ、及び１２ｃを除去する。
次に図２（ｃ）に示すように、例えば絶縁層１１ａの第１の方向に沿った幅が半分程度になるまで絶縁層１１ａ、１１ｂ及び１１ｃに対して、ウェットエッチング等の等方性のエッチングを行う（スリミングとも呼ぶ）。
次に図３（ａ）に示すように、絶縁層１０上、及び絶縁層１１ａ、１１ｂ、１１ｃ、１１ｄ（ここでは不図示なので図１（ａ）参照）の上面と、側壁とにＰＶＤ（Physical Vapor Deposition）法またはＣＶＤ（Chemical Vapor Deposition）法によって膜厚が数〜数十ｎｍ程度の配線層１３となる例えばＷを形成する。配線材料成膜時には領域１００の絶縁層１１ａの側壁に配線材料が成膜されやすいように成膜方法を調整すると良い。例えば、ＰＶＤ法を用いる場合は、成膜時のバイアスを調整する。
次に図３（ｂ）に示すように、配線層１３上にレジストを形成し、太幅配線領域２００をカバーするようにリソグラフィによってパタニングする。これにより、太幅配線領域２００における配線層１３上にレジスト１４が形成される。
次に図３（ｃ）に示すように、レジスト１４をマスクとして用いて、ＲＩＥ等により配線層１３をエッチバックする。そしてアッシング等により、レジスト１４を除去する。これにより、領域１００の絶縁層１１ａの側壁には配線層１３ａが形成され、領域２００には、配線層１３ｂが除去されずに残る。そして、領域３００において、絶縁層１１ｂの領域１００側の側壁には、配線層１３ａが形成され、領域２００側の上面及び側壁には配線層１３ｂが形成されている。
次に、図４に示すように、全面に絶縁層１５が形成される。領域１００において、絶縁層１５、及び１１ａの一部をＲＩＥ等の異方性エッチングで除去して、配線層１３ａの上部を露出するコンタクトホール１６ａが形成される。また、領域２００において、絶縁層１５の一部を、ＲＩＥ等の異方性エッチングで除去して、絶縁層１１ｃ（大パタン）上方の配線層１３ｂを露出するコンタクトホール１６ｂが形成される。このコンタクトホール１６ａ、及び１６ｂは同時に形成される。そして、図１に示すように、それぞれのコンタクトホール内にＷ等のダマシンができるメタルを埋め込むことで、領域１００にコンタクトプラグ１７ａが形成され、領域２００にコンタクトプラグ１７ｂが形成される。また、配線層１３ｂは配線層１３ａとは異なりエッチングされないので、エッチングコンタクトプラグ１７ａの頂部は、コンタクトプラグ１７ｂの頂部よりも低い位置にある。
＜比較例＞
ここで、図１４を用いて、実施形態の比較例に係る半導体装置について簡単に説明する。
図１４に示すように、比較例に係る半導体装置は、細幅配線領域１００と、太幅配線領域２００と、領域３００とを備えている。領域１００は、側壁配線が形成されている領域である。領域２００は、周辺回路等に用いられる配線が形成されている領域である。領域３００は、領域１００と、領域２００との間に設けられ、配線が形成されない領域である。
細幅配線領域１００において、絶縁層１０上には、第２の方向に延伸するラインアンドスペース状にパタニングされた絶縁層１１ａが形成されている。また、絶縁層１１ａの側壁には高さが数十〜数百ｎｍ程度である配線層１３ａが形成され、配線層１３ａの上部にはコンタクトプラグ１７ａが形成されている。そして、絶縁層１０、絶縁層１１ａ、及び配線層１３ａを覆う絶縁層１５が形成されている。コンタクトプラグ１７ａは、この絶縁層１５内に形成され、配線層１３ａに接続されている。
領域２００において、絶縁層１０上には、膜厚が数〜数十ｎｍ程度の配線層１３ｄが形成され、配線層１３ｄ上にはコンタクトプラグ１７ｂが形成されている。そして、配線層１３ｂを覆う絶縁層１５が形成されている。
また、領域３００において、絶縁層１０上には絶縁層１５が形成されている。
領域２００の配線層１３ｄは、領域１００の配線層１３ａと同時に形成される。このため、配線層１３ｄの膜厚は、配線層１３ａの幅や、配線層１３ａ形成時における配線材料のエッチング量等で決まる。近年の微細化が進んでいる半導体装置において、配線１３ａの幅は狭くすることが望ましく、配線層１３ｄの膜厚を充分に確保することができない。そのため、領域１００の、コンタクトプラグ１７ａが形成される配線層１３ａの高さと、領域２００の、コンタクトプラグ１７ｂが形成される配線層１３ｂの高さとの差が大きくなる。この結果、領域１００及び領域２００に形成される配線層の高さが異なり、コンタクトプラグ１７ａ及び１７ｂを形成するための、コンタクトホール形成時のエッチングの制御が困難である。
また、領域３００においては、領域１００及び２００とは異なり、絶縁層１５しか形成されないので、領域１００、２００、及び３００の間の絶縁層１５の表面（不図示）における平坦性が悪くなってしまうこともある。
＜実施形態の作用効果＞
上述した実施形態によれば、半導体装置は、第１の領域１００及び第２の領域２００に設けられた第１の絶縁層１０と、第１の領域１００に設けられた第１の絶縁層１０上に形成されたラインアンドスペース状の第２の絶縁層１１ａと、第２の領域２００に設けられた第１の絶縁層１０上に形成され、第２の絶縁層１１ａと略同一の高さを有する第３の絶縁層１１ｃと、第１の領域１００に設けられた第１の絶縁層１０上及び第２の絶縁層１１ａの側壁に形成された第１の配線層１３ａと、第２の領域２００に設けられた第１の絶縁層１０上、及び第３の絶縁層１１ｃの上面及び側壁上に形成された第２の配線層１３ｂと、第１の絶縁層１０、第２の絶縁層１１ａ、第１の配線層１３ａ、及び第２の配線層１３ｂを覆う第４の絶縁層１５と、第１の領域１００に設けられた第４の絶縁層１５内に形成され、第１の配線層１３ａに接続された第１のコンタクトプラグ１７ａと、第２の領域２００に設けられた第４の絶縁層１５内に形成され、第２の配線層１３ｂに接続された第２のコンタクトプラグ１７ｂと、を備える。第３の絶縁層１１ｃは、第２のコンタクトプラグ１７ｂと第２の配線１３ｂとが接触している面積よりも面積の大きいパタン（大パタン部）を有している。また、第２のコンタクトプラグは、該大パタン部上方の第２の配線と接続されている。
このように、細幅配線領域１００においては、配線間隔の微細化に伴い、側壁加工用に芯材となる絶縁層１１ａが形成されている。そして、太幅配線領域２００においても、芯材となる絶縁層１１ｃを形成することで、絶縁層１１の側壁にも配線層１３ｂが形成される。そのため、配線層１３ｂの電気伝導方向に垂直な断面の断面積が比較例で示した配線層１３ｄよりも大きくなり、配線抵抗を減少させることができる。
また、絶縁層１１ａの高さと絶縁層１１ｃの高さとが実質的に同じであるため、細幅配線領域１００におけるコンタクトプラグが接続される配線層１３ａの高さと、太幅配線領域２００のコンタクトプラグが接続される配線層１３ｃの高さとはほぼ同等になる。その結果、細幅配線領域１００、及び太幅配線領域２００において、同時にコンタクトプラグを形成することが容易となる。
更に、第３の領域は、第１の絶縁層１０上に形成され、第２の絶縁層１１ａと略同一の高さを有し、第４の絶縁膜で覆われた第５の絶縁層１１ｂが設けされている。このように、実質的に何も形成されない領域３００にも芯材となる付加的な絶縁層を形成することで、領域１００〜３００に絶縁層１５を形成した際に、絶縁層１５の平坦性を向上させることができる。
上述したように、本実施形態では、配線抵抗が抑制された高品質な細幅配線領域と、太幅配線領域とを有する半導体装置（配線）を得ることができる。
＜第１の実施形態の変形例＞
（変形例１）
尚、図５に示すように、太幅配線領域２００に大パタン部１１ｃを有する絶縁層の代わりに、細幅配線領域１００と同様のラインアンドスペース状の絶縁層１１ｅが形成されても良い。変形例１に係る基本的な製造方法は、上述した第１の実施形態とほぼ同様なので、詳細な説明は省略する。変形例１では、図２（ａ）に示す工程において、太幅配線領域２００のレジスト１２を、例えば細幅領域１００のレジスト１２ａと同様のラインアンドスペース状のパタンにすることで、絶縁層１１ｅを形成することが可能である。
このように、第４の絶縁層１１ｃを、ラインアンドスペース状としても、上述した第１の実施形態と同様に、比較例の配線層１３ｄの場合と比べて、太幅配線領域２００の配線層１３ｃの断面積を充分に確保できる。これにより、上述した第１実施形態と同様に、配線層１３ｃにおいて配線抵抗を抑制することができる。
また、変形例１の配線層１３ｃは、上述した第１の実施形態と同様に、細幅配線領域１００の配線層１３ａ及び太幅配線領域２００の配線層１３ｃの高さは、ほぼ同じである。そのため、第１の実施形態と同様に、比較例と比べてコンタクトプラグ１７ａ、１７ｂの形成が容易である。
更に、上述した第１の実施形態と同様に、領域３００には、領域１００、２００に形成された絶縁層１１ａ、及び１１ｅと同じ高さの大パタン部１１ｂが形成されているので、絶縁層１５の上面の平坦性の悪化を抑制することが可能である。
尚、太幅配線領域２００の絶縁層１１ｅの幅や、本数は適宜変更可能である。絶縁層１１ｅの幅をより細くし、本数を増やすことで、絶縁層１１ｅを覆う配線層１３ｃの電気伝導方向断面の金属膜の断面積がより大きくなるので、配線抵抗の抑制の観点で好ましい。
（変形例２）
次に、図６を用いて、上述した第１の実施形態の変形例２について説明する。変形例２は、領域３００に大パタンの絶縁層が形成されないという点で、第１の実施形態と異なっている。
しかし、変形例２の配線層１３ｂは、上述した第１の実施形態と同様に、比較例の配線層１３ｄの場合と比べて、太幅配線領域２００の配線層１３ｃの断面積を充分に確保できる。これにより、上述した第１実施形態と同様に、配線層１３ｂにおいて抵抗値を低下することができる。
また、変形例２の配線層１３ｂは、上述した第１の実施形態と同様に、細幅配線領域１００の配線層１３ａ及び太幅配線領域２００の配線層１３ｂの高さは、ほぼ同じである。そのため、第１の実施形態と同様に、比較例と比べてコンタクトプラグ１７ａ、１７ｂの形成が容易である。
（変形例３）
次に、図７を用いて、上述した第１の実施形態の変形例３について説明する。変形例３は、領域３００に大パタンの絶縁層が形成されず、太幅配線領域２００に大パタン部１１ｃを有する絶縁層の代わりに、細幅配線領域１００と同様のラインアンドスペース状の絶縁層１１ｅが形成されているという点で第１の実施形態と異なっている。
これにより、変形例１では、上述した第１の実施形態と同様に、比較例の配線層１３ｄの場合と比べて、太幅配線領域２００の配線層１３ｃの断面積を充分に確保できる。これにより、上述した第１実施形態と同様に、配線層１３ｃにおいて抵抗値を低下することができる。
また、変形例１の配線層１３ｃは、上述した第１の実施形態と同様に、細幅配線領域１００の配線層１３ａ及び太幅配線領域２００の配線層１３ｃの高さは、ほぼ同じである。そのため、第１の実施形態と同様に、比較例と比べてコンタクトプラグ１７ａ、１７ｂの形成が容易である。
尚、細幅配線領域１００における配線層１３ａ及びコンタクトプラグ１７ａは、図８（ａ）、及び図８（ｂ）に示すように、側壁配線層１３ａに接触するコンタクトプラグ１７ａの底面と、側壁配線層１３ａの上面との距離ｄ１が大きくなるほど、コンタクトプラグ１７ａと、側壁配線層１３ａとの接触面積が大きくなる。このｄ１の調整方法としては、上述した第１の実施形態で説明した図４のコンタクトホール１６ａ、１６ｂの形成の際、例えばエッチング時間を調整する方法等がある。ｄ１が大きくなるほど（コンタクトプラグ１７ａと、側壁配線層１３ａとの接触面積が大きくなるほど）、コンタクト抵抗を抑制することができるようになる。
また、図８（ｃ）に示すように、細幅配線領域１００における、ラインアンドスペース状の側壁配線層１３ａ間の絶縁膜１５に、エアギャップ１５ａを設けても良い。このエアギャップ１５ａの形成方法としては、上述した第１の実施形態で説明した図４の絶縁層１５の形成の際、埋め込み性の悪い膜種、または成膜方法を用いることで、形成することができる。エアギャップ１５ａを側壁配線層１３ａ間に形成することで、配線間容量を低減することが可能である。
（第２の実施形態）
次に、図９を用いて、第２の実施形態に係る半導体装置の基本的な構成について、概略的に説明する。この第２の実施形態は、例えば不揮発性メモリに、上述した第１の実施形態の配線を適用したものである。
＜第２の実施形態に係る半導体装置の構成＞
図９に示すように、第２の実施形態に係る半導体装置（半導体記憶装置）は、細幅配線領域１００と、太幅配線領域２００と、領域３００とを備えている。また、第２の実施形態に係る半導体装置は、メモリセルトランジスタ等を含む各種トランジスタが形成されるトランジスタ領域４００、及び配線が形成される配線領域５００に分けられる。尚、配線領域５００に関しては、上述した第１の実施形態及び各変形例と同様なので、詳細な説明は省略する。
トランジスタ領域４００の細幅配線領域１００において、例えば半導体基板（シリコン基板）２０には第２方向に延びるストライプ形状の素子領域ＡＡが、第２方向に沿って複数設けられている。隣接する素子領域ＡＡ間には第２方向に延びる素子分離領域（Shallow Trench Isolation：ＳＴＩ）２１が形成され、この素子分離領域２１によって素子領域ＡＡは電気的に分離されている。半導体基板２０上には、複数の素子領域ＡＡを跨ぐようにして、第２の方向に直交する第１方向に延びたストライプ形状のワード線ＷＬ（不図示）及びセレクトゲート線ＳＧＤ，ＳＧＳ（不図示）が形成されている。ワード線ＷＬと素子領域ＡＡとが交差する領域には、電荷蓄積絶縁膜（不図示）が設けられている。そして、ワード線ＷＬと素子領域ＡＡとが交差する領域にはメモリセルトランジスタＭＴ（不図示）が設けられ、セレクトゲート線ＳＧＤ、ＳＧＳと素子領域ＡＡとが交差する領域には、それぞれ選択トランジスタＳＴ（不図示）が設けられている。第２方向で隣接するワード線ＷＬ間、セレクトゲート線間、及びワード線ＷＬとセレクトゲート線との間の素子領域ＡＡには、メモリセルトランジスタＭＴ及び選択トランジスタＳＴのソース領域またはドレイン領域となる不純物拡散層が形成されている。
第２方向で隣接するセレクトゲート線ＳＧＤ間の素子領域ＡＡに形成される不純物拡散層は、選択トランジスタＳＴのドレイン領域として機能する。そしてこのドレイン領域上には例えばコンタクトプラグ（下層プラグ）２５ａが形成される。配線領域５００の細幅配線領域１００において、コンタクトプラグ２５ａは、第２方向に沿って設けられたストライプ形状のビット線ＢＬ（配線層１３ａ）に接続される。このコンタクトプラグ２５ａは、配線層１３ａ、及び絶縁層１１ａの下方に設けられる。換言すると、コンタクトプラグ２５ａは、配線層１３ａ間の絶縁層１５と接触しないように形成されている。
第２方向で隣接するセレクトゲート線ＳＧＳ間の素子領域ＡＡに形成される不純物拡散層は、選択トランジスタＳＴのソース領域として機能する。そしてこのソース領域上には、コンタクトプラグ（不図示）が形成される。該コンタクトプラグは図示せぬソース線ＳＬ（不図示）に接続される。尚、コンタクトプラグ２５ａは、選択トランジスタＳＴのソース領域上に形成され、配線層１３ａは、ソース線ＳＬであっても良い。
トランジスタ領域４００の太幅配線領域２００において、素子分離領域（不図示）に囲まれた半導体基板２０の表面領域内には、Ｎ又はＰ型の不純物が拡散された一対のソース／ドレイン領域（第１の不純物拡散領域）２０ａが形成されている。そして、一対のソース／ドレイン領域２０ａにチャネル領域が挟まれている。また、前記チャネル領域上にはゲート絶縁膜２２となる、例えばシリコン酸化膜が形成されている。ゲート絶縁膜２２上には電極膜２３となる、例えばポリシリコンが形成されている。また、電極膜２３上には電極膜２４となる、例えばポリシリコンが形成されている。この電極膜２３と電極膜２４とは電気的に接続され、ゲート電極として機能する。
そして、ソース／ドレイン領域２０ａの上にはコンタクトプラグ２５ｂとなる導電材料が形成されている。配線領域５００の太幅配線領域２００において、コンタクトプラグ２５ｂは、配線層１３ｂに接続される。
また、電極膜２４上にはコンタクトプラグ２５ｃとなる導電材料が形成されている。配線領域５００の太幅配線領域２００において、コンタクトプラグ２５ｃは、コンタクトプラグ２５ｂが接続される配線層とは別の配線層１３ｂに接続される。
＜第２の実施形態に係る半導体装置の製造方法＞
次に、図９〜１２を用いて、第２の実施形態に係る半導体装置の基本的な製造方法について、概略的に説明する。尚、トランジスタ領域４００の形成方法は周知のものなので、詳細な説明は省略する。また、配線領域５００の形成方法は、第１の実施形態で説明したものと同様なので、詳細な説明は省略する。
まず図１０に示すように、周知の技術を用いて、図９で説明したトランジスタ領域４００が形成される。
次に、図１１に示すように、図２〜図３で説明した方法と同様にして、配線領域５００且つ細幅配線領域１００における絶縁層１０上に、ラインアンドスペース状のスリミングされた絶縁層１１ａを形成し、配線領域５００且つ太幅配線領域２００における絶縁層１０上に、大パタン部（絶縁層）１１ｃと、第２の方向に延伸する配線部（絶縁層）１１ｄ（不図示）とを有する絶縁層を形成する。また、配線領域５００且つ領域３００における絶縁層１０上に、大パタン部（絶縁層）１１ｂを形成する。そして、絶縁層１０上、及び絶縁層１１ａ、１１ｂ、１１ｃ、１１ｄの上面と、側壁と配線層１３を形成する。この際、コンタクトプラグ２５ａが、配線層１３、及び絶縁層１１ａの下方に設けられように、絶縁層１１ａを配置する。また、コンタクトプラグ２５ｂ、２５ｃがそれぞれ、絶縁層１１ｃの間で配線層１３と接続するように、絶縁層１１ｃが配置される。
次に、図１２に示すように、図３（ｂ）、３（ｃ）で説明した方法と同様にして、細幅配線領域１００において、ＲＩＥ等により配線層１３をエッチバックして、絶縁層１１ａの側壁に、ラインアンドスペース状の配線層１３ａを形成する。また、太幅配線領域２００において、コンタクトプラグ２５ｂ、２５ｃが接続される配線層１３の一部をパタニングすることで、コンタクトプラグ２５ｂ、２５ｃを電気的に分離する。
そして、図４、及び１で説明したような方法によって、図９に記載の構成を得ることが可能となる。
＜第２の実施形態の作用効果＞
上述した実施形態によれば、上述で説明した第１の実施形態及び各変形例の配線構造を不揮発性メモリに適応することが可能である。
ところで、図１５に示すように、コンタクトプラグ２５ａが、配線層１３及び絶縁層１１ａの下方に設けられない場合、配線層１３のエッチバック時に、コンタクトプラグ２５ａの一部が露出され、露出部がエッチングされてしますことがある。このため、コンタクトプラグ２５ａのエッチングされた一部はダメージを受けてしまう。
しかし、第２の実施形態のコンタクトプラグ２５ａは、配線層１３ａ、及び絶縁層１１ａの下方に設けられている。これにより、側壁配線層１３ａを形成するための配線層１３のエッチバック時に露出されない。そのため、配線層１３のエッチバック時においても、コンタクトプラグ２５ａはダメージを受けす、良好なコンタクトプラグ２５ａを得ることができる。
（変形例）
また、上述で説明した各実施形態、及び各変形例で説明した配線は、図１３に示すように、第２の実施形態で説明したような不揮発性メモリだけでなく、揮発性メモリ（ＤＲＡＭ等）にも用いることが可能である。
図１３に示すように、第２の実施形態の変形例に係る半導体装置は、細幅配線領域１００と、太幅配線領域２００と、領域３００とを備えている。また、第２の実施形態の変形例に係る半導体装置は、各種トランジスタが形成されるトランジスタ領域４００、及び配線が形成される配線領域５００に分けられる。尚、配線領域５００に関しては、上述した第１の実施形態及び各変形例と同様なので、詳細な説明は省略する。
トランジスタ領域４００の太幅配線領域２００において、半導体基板２０の表面領域内には、Ｎ又はＰ型の不純物が拡散された一対のソース／ドレイン領域（第１の不純物拡散領域）２０ａが形成されている。そして、一対のソース／ドレイン領域２０ａにチャネル領域が挟まれている。また、前記チャネル領域上にはゲート絶縁膜２２となる、例えばシリコン酸化膜が形成されている。ゲート絶縁膜２２上には電極膜２３となる、例えばポリシリコンが形成されている。この電極膜２３はゲート電極として機能する。
そして、ソース／ドレイン領域２０ａの上にはコンタクトプラグ２５ｄとなる導電材料が形成されている。配線領域５００の太幅配線領域２００において、コンタクトプラグ２５ｄは、配線層２６ａに接続される。そして、配線領域５００の細幅配線領域１００まで延伸された配線層２６ａと、配線層１３ａとの間にコンタクトプラグ２７ａが形成される。この際、コンタクトプラグ２７ａは、図９で説明したコンタクトプラグ２５ａと同様に、配線層１３ａ、及び絶縁層１１ａの下方に設けられる。
また、電極膜２３上にはコンタクトプラグ２５ｅとなる導電材料が形成されている。配線領域５００の太幅配線領域２００において、コンタクトプラグ２５ｅは、配線層２６ｂに接続される。また配線層２６ｂと配線層１３ｃとの間にはコンタクトプラグ２７ｂが形成されている。
このように、揮発性メモリにおいても、上述した各実施形態、及び各変形例を適応することができる。そのため、各実施形態、及び各変形例と同様の理由で、各実施形態、及び各変形例と同様の効果を得ることができる。
尚、上述した各実施形態及び各変形例において、太幅配線領域２００に、絶縁層１１ａと略同じ高さの絶縁層１１ｃ、ｄ、ｅ等を形成している。しかし、これに限らず、絶縁層１１ａと略同じ高さの絶縁層であれば、どのようなパタンでもかまわない。
また、上述した各実施形態において、領域３００に、芯材となる大パタンの絶縁層１１ｂを形成している。配線を覆う絶縁層１５の表面の平坦性を保つことができるのであれば、絶縁層１１ｂのパタン形状はどのような形状でもかまわない。
また、上述した第１の実施形態の変形例１、３及び第２の実施形態の変形例で説明した、太幅配線領域２００における、ラインアンドスペース状の絶縁層１１ｅの延伸方向は、細幅配線領域１００における絶縁層１１ａと平行である。しかし、これに限らず、絶縁層１１ａ、及び１１ｅはかならずしも平行である必要はない。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出される。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば、発明として抽出され得る。
１０…絶縁層、 １１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅ…絶縁層
１２、１２ａ、１２ｂ、１２ｃ…レジスト、 １３、１３ａ、１３ｂ、１３ｃ…配線層
１４…レジスト、 １５…絶縁層、 １５ａ…エアギャップ
１６ａ、１６ｂ…コンタクトホール、 １７ａ、１７ｂ…コンタクトプラグ
２０…半導体基板、 ２０ａ…ドレイン領域、 ２１…素子分離領域
２２…ゲート絶縁膜、 ２３、２４…電極膜
２５ａ、２５ｂ、２５ｃ、２５ｄ、２５ｅ…コンタクトプラグ
２６ａ、２６ｂ…配線層、 ２７ａ、２７ｂ…コンタクトプラグ
１００…細幅配線領域、 ２００…太幅配線領域、 ３００…領域
４００…トランジスタ領域、 ５００…配線領域。

Claims (6)

  1. 第１の領域及び第２の領域に設けられた第１の絶縁層と、
    前記第１の領域に設けられた前記第１の絶縁層上に形成されたラインアンドスペース状の第２の絶縁層と、
    前記第２の領域に設けられた前記第１の絶縁層上に形成され、前記第２の絶縁層と略同一の高さを有する第３の絶縁層と、
    前記第１の領域に設けられた前記第１の絶縁層上及び前記第２の絶縁層の両方の側壁に形成された第１の配線層と、
    前記第２の領域に設けられた前記第１の絶縁層上、及び前記第３の絶縁層の上面及び側壁上に形成された第２の配線層と、
    前記第１の絶縁層、前記第２の絶縁層、前記第１の配線層、及び前記第２の配線層を覆う第４の絶縁層と、
    前記第１の領域に設けられた前記第４の絶縁層内に形成され、前記第１の配線層に接続された第１のコンタクトプラグと、
    前記第２の領域に設けられた前記第４の絶縁層内に形成され、前記第２の配線層に接続された第２のコンタクトプラグと、
    を備えることを特徴とする半導体装置。
  2. 第３の領域に設けられた前記第１の絶縁層上に形成され、前記第２の絶縁層と略同一の高さを有し、前記第４の絶縁膜で覆われた第５の絶縁層を更に備えることを特徴とする請求項１に記載の半導体装置。
  3. 前記第３の絶縁層は、前記第２のコンタクトプラグと前記第２の配線とが接触している面積よりも面積の大きいパタンを有することを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第４の絶縁層は、ラインアンドスペース状であることを特徴とする請求項１または２に記載の半導体装置。
  5. 前記第１の配線層の頂部は、前記第２の絶縁層の頂部よりも低い位置にあることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
  6. 第１の領域に設けられた第１の絶縁層上にラインアンドスペース状の第２の絶縁層を形成し、第２の領域に設けられた第１の絶縁層上に第３の絶縁層を形成することと、
    前記第１の領域に設けられた前記第１の絶縁層上、及び前記第２の絶縁層の側壁上に第１の配線層を形成し、前記第２の領域に設けられた前記第１の絶縁層上、前記第３の絶縁層の上面、及び側壁上に第２の配線層を形成することと、
    前記第１の絶縁層、前記第２の絶縁層、前記第１の配線層、及び前記第２の配線層を覆う第４の絶縁層を形成することと、
    前記第１の領域に設けられた前記第１の配線層に接続されるように前記第４の絶縁層内に第１のコンタクトプラグを形成し、前記第２の領域に設けられた前記第２の配線層に接続されるように前記第４の絶縁層内に第２のコンタクトプラグを形成することと
    を備えることを特徴とする半導体装置の製造方法。
JP2011178468A 2011-08-17 2011-08-17 半導体装置及びその製造方法 Expired - Fee Related JP5579136B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011178468A JP5579136B2 (ja) 2011-08-17 2011-08-17 半導体装置及びその製造方法
US13/428,569 US8704374B2 (en) 2011-08-17 2012-03-23 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011178468A JP5579136B2 (ja) 2011-08-17 2011-08-17 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013042011A true JP2013042011A (ja) 2013-02-28
JP5579136B2 JP5579136B2 (ja) 2014-08-27

Family

ID=47712078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011178468A Expired - Fee Related JP5579136B2 (ja) 2011-08-17 2011-08-17 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8704374B2 (ja)
JP (1) JP5579136B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050249A (ja) * 2013-08-30 2015-03-16 株式会社東芝 半導体装置の製造方法
US11217594B2 (en) * 2019-09-05 2022-01-04 Nanya Technology Corporation Semiconductor device and method for fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63293859A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 半導体装置
JP2005353779A (ja) * 2004-06-10 2005-12-22 Sharp Corp クロスポイント構造の半導体記憶装置及びその製造方法
JP2008027978A (ja) * 2006-07-18 2008-02-07 Toshiba Corp 半導体装置及びその製造方法
JP2008113042A (ja) * 2008-01-30 2008-05-15 Oki Electric Ind Co Ltd 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156502A (ja) * 1998-09-21 2000-06-06 Texas Instr Inc <Ti> 集積回路及び方法
JP3907921B2 (ja) * 2000-06-19 2007-04-18 富士通株式会社 半導体装置の製造方法
JP2008198885A (ja) * 2007-02-15 2008-08-28 Fujitsu Ltd 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63293859A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 半導体装置
JP2005353779A (ja) * 2004-06-10 2005-12-22 Sharp Corp クロスポイント構造の半導体記憶装置及びその製造方法
JP2008027978A (ja) * 2006-07-18 2008-02-07 Toshiba Corp 半導体装置及びその製造方法
JP2008113042A (ja) * 2008-01-30 2008-05-15 Oki Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
US8704374B2 (en) 2014-04-22
US20130043604A1 (en) 2013-02-21
JP5579136B2 (ja) 2014-08-27

Similar Documents

Publication Publication Date Title
US8759224B2 (en) Method of forming a pattern structure for a semiconductor device
US9196609B2 (en) Semiconductor device
US10439048B2 (en) Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices
JP2012204537A (ja) 半導体記憶装置およびその製造方法
JP4901898B2 (ja) 半導体装置の製造方法
JP5492384B2 (ja) 半導体素子及びその製造方法
US8574988B2 (en) Method for forming semiconductor device
KR20210049231A (ko) 반도체 메모리 소자 및 이의 제조 방법
US9564371B2 (en) Method for forming semiconductor device
JP6094023B2 (ja) 半導体装置の製造方法
JP5520102B2 (ja) 半導体装置の製造方法
JP2010258224A (ja) 不揮発性半導体記憶装置及びその製造方法
JP5579136B2 (ja) 半導体装置及びその製造方法
KR20100052814A (ko) 수직 트랜지스터의 자기 정렬 컨택 형성방법 및 컨택홀을 포함하는 수직 트랜지스터
KR20120085360A (ko) 게이트 구조물, 게이트 구조물 형성 방법 및 이를 이용한 반도체 소자 제조 방법
JP5563811B2 (ja) 半導体装置および半導体装置の製造方法
JP2005129568A (ja) 半導体装置及びその製造方法
US7381652B2 (en) Method of manufacturing flash memory device
US20080153289A1 (en) Method for manufacturing semiconductor devices and plug
JP2011009625A (ja) 半導体装置の製造方法
JP2013102022A (ja) 半導体装置及びその製造方法
KR20070038225A (ko) 반도체 장치의 제조 방법
JP4439429B2 (ja) 半導体装置の製造方法
JP2012256950A (ja) 半導体装置及び半導体装置の製造方法
KR20120121174A (ko) 반도체 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130905

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140708

R151 Written notification of patent or utility model registration

Ref document number: 5579136

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees