Nothing Special   »   [go: up one dir, main page]

JP2012114251A - Manufacturing method of photoelectric conversion device - Google Patents

Manufacturing method of photoelectric conversion device Download PDF

Info

Publication number
JP2012114251A
JP2012114251A JP2010262069A JP2010262069A JP2012114251A JP 2012114251 A JP2012114251 A JP 2012114251A JP 2010262069 A JP2010262069 A JP 2010262069A JP 2010262069 A JP2010262069 A JP 2010262069A JP 2012114251 A JP2012114251 A JP 2012114251A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
layer
group
semiconductor layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010262069A
Other languages
Japanese (ja)
Inventor
Isamu Tanaka
勇 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010262069A priority Critical patent/JP2012114251A/en
Publication of JP2012114251A publication Critical patent/JP2012114251A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/541CuInSe2 material PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve conversion efficiency of a photoelectric conversion device.SOLUTION: A manufacturing method of a photoelectric conversion device 21 comprises: a first step of forming a film in which a metallic oxide and a metal chalcogenide are mixed on an electrode layer 2; a second step of changing the film to an intermediate layer in which a metal and the metal chalcogenide are mixed by heating the film in a reductive gas atmosphere; and a third step of changing the intermediate layer to a metal chalcogenide layer as a photoelectric conversion element by heating the intermediate layer under an atmosphere containing a chalcogen element.

Description

本発明は、金属カルコゲナイドを含む光電変換装置に関するものである。   The present invention relates to a photoelectric conversion device including a metal chalcogenide.

太陽光発電等に使用される光電変換装置として、CISやCIGS等のカルコパイライト系のI−III−VI族化合物半導体、あるいは、CdTe等のII−VI族化合物半導体等の金属カルコゲナイドによって光吸収層が形成されたものがある(例えば、特許文献1)。   As a photoelectric conversion device used for photovoltaic power generation, a light absorption layer by a metal chalcogenide such as a chalcopyrite-based I-III-VI compound semiconductor such as CIS or CIGS, or a II-VI compound semiconductor such as CdTe (For example, Patent Document 1).

このような金属カルコゲナイドを含む光電変換装置は、複数の光電変換セルが平面的に並設された構成を有する。各光電変換セルは、ガラス等の基板の上に、金属電極等の下部電極と、光吸収層やバッファ層等を含む半導体層からなる光電変換層と、透明電極や金属電極等の上部電極とが、この順に積層されて構成される。また、複数の光電変換セルは、隣り合う一方の光電変換セルの上部電極と他方の光電変換セルの下部電極とが接続導体によって電気的に接続されることで、電気的に直列に接続されている。   A photoelectric conversion device including such a metal chalcogenide has a configuration in which a plurality of photoelectric conversion cells are arranged side by side in a plane. Each photoelectric conversion cell has a lower electrode such as a metal electrode on a substrate such as glass, a photoelectric conversion layer formed of a semiconductor layer including a light absorption layer and a buffer layer, and an upper electrode such as a transparent electrode and a metal electrode. Are stacked in this order. In addition, the plurality of photoelectric conversion cells are electrically connected in series by electrically connecting the upper electrode of one adjacent photoelectric conversion cell and the lower electrode of the other photoelectric conversion cell by a connecting conductor. Yes.

そして、上記光吸収層は、下部電極上に形成された金属元素を含む酸化物皮膜が、カルコゲン元素を含む雰囲気で熱処理されることにより形成されている。   The light absorption layer is formed by heat-treating an oxide film containing a metal element formed on the lower electrode in an atmosphere containing a chalcogen element.

特開平6−37342号公報JP-A-6-37342

金属カルコゲナイドを含む光電変換装置には、変換効率の向上が常に要求される。この変換効率は、光電変換装置において太陽光のエネルギーが電気エネルギーに変換される割合を示し、例えば、光電変換装置から出力される電気エネルギーの値が、光電変換装置に入射される太陽光のエネルギーの値で除されて、100が乗じられることで導出される。   A photoelectric conversion device including a metal chalcogenide is always required to improve conversion efficiency. This conversion efficiency indicates the rate at which sunlight energy is converted into electrical energy in the photoelectric conversion device. For example, the value of the electrical energy output from the photoelectric conversion device is the energy of sunlight incident on the photoelectric conversion device. It is derived by dividing by the value of and multiplied by 100.

本発明は、上記課題に鑑みてなされたものであり、光電変換装置における変換効率の向上を図ることを目的とする。   The present invention has been made in view of the above problems, and an object thereof is to improve the conversion efficiency of a photoelectric conversion device.

本発明の一実施形態に係る光電変換装置の製造方法は、電極層上に金属酸化物および金属カルコゲナイドが混合した皮膜を形成する第1工程と、該皮膜を還元ガス雰囲気下で加熱して前記皮膜を金属および金属カルコゲナイドが混合した中間体層に変化させる第2工程と、該中間体層をカルコゲン元素含有雰囲気下で加熱して前記中間体層を光電変換体としての金属カルコゲナイド層に変化させる第3工程とを具備する。   The method for manufacturing a photoelectric conversion device according to an embodiment of the present invention includes a first step of forming a film in which a metal oxide and a metal chalcogenide are mixed on an electrode layer, and heating the film in a reducing gas atmosphere to A second step of changing the film to an intermediate layer mixed with metal and metal chalcogenide; and heating the intermediate layer in a chalcogen element-containing atmosphere to change the intermediate layer to a metal chalcogenide layer as a photoelectric conversion body A third step.

本発明によれば、光電変換効率の高い光電変換装置を提供することが可能となる。   ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to provide a photoelectric conversion apparatus with high photoelectric conversion efficiency.

一実施形態に係る光電変換装置を上方から見た様子を示す模式図である。It is a schematic diagram which shows a mode that the photoelectric conversion apparatus which concerns on one Embodiment was seen from upper direction. 図1の切断面線II−IIにおける光電変換装置の断面を示す模式図である。It is a schematic diagram which shows the cross section of the photoelectric conversion apparatus in cut surface line II-II of FIG. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus.

以下、本発明の一実施形態を図面に基づいて説明する。なお、図面においては同様な構成および機能を有する部分については同一符号が付されており、下記説明では重複説明が省略される。また、図面は模式的に示されたものであり、各図における各種構造のサイズおよび位置関係等は正確に図示されたものではない。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings. In the drawings, parts having similar configurations and functions are denoted by the same reference numerals, and redundant description is omitted in the following description. Further, the drawings are schematically shown, and the sizes, positional relationships, and the like of various structures in the drawings are not accurately illustrated.

<(1)光電変換装置の構成>
図1は、光電変換装置21の構成を示す上面図である。図2は、図1の切断面線II−IIにおける光電変換装置21の断面図、つまり図1で一点鎖線にて示された位置における光電変換装置21のXZ断面図である。なお、図1から図8には、光電変換セル10の配列方向(図1の図面視左右方向)をX軸方向とする右手系のXYZ座標系が付されている。
<(1) Configuration of photoelectric conversion device>
FIG. 1 is a top view illustrating a configuration of the photoelectric conversion device 21. 2 is a cross-sectional view of the photoelectric conversion device 21 taken along section line II-II in FIG. 1, that is, an XZ cross-sectional view of the photoelectric conversion device 21 at the position indicated by the one-dot chain line in FIG. 1 to 8 are provided with a right-handed XYZ coordinate system in which the arrangement direction of photoelectric conversion cells 10 (the horizontal direction in the drawing in FIG. 1) is the X-axis direction.

光電変換装置21は、基板1の上に複数の光電変換セル10が並設された構成を有している。図1では、図示の都合上、2つの光電変換セル10のみが示されているが、実際の光電変換装置21には、図面の左右方向、或いは更にこれに垂直な図面の上下方向に、多数の光電変換セル10が平面的に(二次元的に)配列されている。   The photoelectric conversion device 21 has a configuration in which a plurality of photoelectric conversion cells 10 are arranged in parallel on a substrate 1. In FIG. 1, only two photoelectric conversion cells 10 are shown for convenience of illustration, but there are many actual photoelectric conversion devices 21 in the horizontal direction of the drawing or in the vertical direction of the drawing perpendicular to the drawing. The photoelectric conversion cells 10 are arranged in a plane (two-dimensionally).

各光電変換セル10は、下部電極層2、光電変換層3、上部電極層4、およびグリッド電極5を主に備えている。光電変換装置21では、上部電極層4およびグリッド電極5が設けられた側の主面が受光面となっている。また、光電変換装置21には、第1〜3溝部P1,P2,P3といった3種類の溝部が設けられている。   Each photoelectric conversion cell 10 mainly includes a lower electrode layer 2, a photoelectric conversion layer 3, an upper electrode layer 4, and a grid electrode 5. In the photoelectric conversion device 21, the main surface on the side where the upper electrode layer 4 and the grid electrode 5 are provided is a light receiving surface. In addition, the photoelectric conversion device 21 is provided with three types of groove portions such as first to third groove portions P1, P2, and P3.

基板1は、複数の光電変換セル10を支持するものであり、例えば、ガラス、セラミックス、樹脂、または金属等の材料で構成されている。ここでは、基板1が、1〜3mm程度の厚さを有する青板ガラス(ソーダライムガラス)で構成されているものとする。   The substrate 1 supports the plurality of photoelectric conversion cells 10 and is made of, for example, a material such as glass, ceramics, resin, or metal. Here, the board | substrate 1 shall be comprised with the blue plate glass (soda lime glass) which has a thickness of about 1-3 mm.

下部電極層2は、基板1の一主面の上に設けられた導電層であり、例えば、モリブデン(Mo)、アルミニウム(Al)、チタン(Ti)、タンタル(Ta)、または金(Au)等の金属、あるいはこれらの金属の積層構造体からなる。また、下部電極層2は、0.2〜1μm程度の厚さを有し、例えば、スパッタ法または蒸着法等の公知の薄膜形成方法によって形成される。   The lower electrode layer 2 is a conductive layer provided on one main surface of the substrate 1. For example, molybdenum (Mo), aluminum (Al), titanium (Ti), tantalum (Ta), or gold (Au). Or a laminated structure of these metals. The lower electrode layer 2 has a thickness of about 0.2 to 1 μm and is formed by a known thin film forming method such as sputtering or vapor deposition.

光電変換層3は、光吸収層としての第1の半導体層31とバッファ層としての第2の半導体層32とが積層された構成を有している。   The photoelectric conversion layer 3 has a configuration in which a first semiconductor layer 31 as a light absorption layer and a second semiconductor layer 32 as a buffer layer are stacked.

第1の半導体層31は、下部電極層2の+Z側の主面(一主面とも言う)の上に設けられた、第1の導電型(ここではp型の導電型)を有する半導体層であり、1〜3μm程度の厚さを有している。第1の半導体層31は、薄層化によって少ない材料で安価に変換効率を高める観点から、金属カルコゲナイドを含む半導体によって主として構成されている。金属カルコゲナイドとは、金属元素とカルコゲン元素との化合物である。なお、カルコゲン元素とは、VI−B族元素のうちのS、Se、Teをいう。金属カルコゲナイドとしては、例えば、I−III−VI族化合物やII−VI族化合物等が挙げられる。   The first semiconductor layer 31 is a semiconductor layer having a first conductivity type (here, p-type conductivity type) provided on the + Z side main surface (also referred to as one main surface) of the lower electrode layer 2. And has a thickness of about 1 to 3 μm. The first semiconductor layer 31 is mainly composed of a semiconductor containing metal chalcogenide from the viewpoint of increasing conversion efficiency at low cost with a small amount of material by thinning. A metal chalcogenide is a compound of a metal element and a chalcogen element. The chalcogen element means S, Se, or Te among the VI-B group elements. Examples of metal chalcogenides include I-III-VI group compounds and II-VI group compounds.

ここで、I−III−VI族化合物は、I−B族元素(本明細書において、族の名称は旧IUPAC方式で記載している。なお、I−B族元素は、新IUPAC方式では11族元素
とも言う)とIII−B族元素(13族元素とも言う)とVI−B族元素(16族元素とも言う)との化合物である。そして、I−III−VI族化合物としては、例えば、CuInSe2(二セレン化銅インジウム、CISとも言う)、Cu(In,Ga)Se2(二セレン化銅インジウム・ガリウム、CIGSとも言う)、Cu(In,Ga)(Se,S)2(二セレン・イオウ化銅インジウム・ガリウム、CIGSSとも言う)等が挙げられる。なお、第1の半導体層31は、薄膜の二セレン・イオウ化銅インジウム・ガリウム層を表面層として有する二セレン化銅インジウム・ガリウム等の多元化合物半導体の薄膜によって構成されていても良い。
Here, the group I-III-VI compound is a group IB element (in this specification, the name of the group is described in the old IUPAC system. Note that the group IB element is 11 in the new IUPAC system. Group III-B elements (also referred to as group 13 elements) and VI-B group elements (also referred to as group 16 elements). Examples of the I-III-VI group compound include CuInSe 2 (also referred to as copper indium diselenide, CIS), Cu (In, Ga) Se 2 (also referred to as copper indium diselenide / gallium, CIGS), Cu (In, Ga) (Se, S) 2 (also referred to as diselene / copper indium gallium sulphide / CIGSS) or the like. The first semiconductor layer 31 may be formed of a thin film of a multicomponent compound semiconductor such as copper indium selenide / gallium having a thin film of selenite / copper indium sulfide / gallium as a surface layer.

また、II−VI族化合物は、II−B族元素(12族元素とも言う)とVI−B族元素との化合物である。そして、II−VI族化合物としては、例えば、ZnS、ZnSe、ZnTe、CdS,CdSe、およびCdTe等が挙げられる。   The II-VI group compound is a compound of a II-B group element (also referred to as a group 12 element) and a VI-B group element. Examples of II-VI group compounds include ZnS, ZnSe, ZnTe, CdS, CdSe, and CdTe.

ここでは、第1の半導体層31が、p型の導電型を有するCIGSによって構成されているものとする。   Here, it is assumed that the first semiconductor layer 31 is composed of CIGS having p-type conductivity.

以上のような第1の半導体層31は、いわゆる塗布法または印刷法と称されるプロセスによって形成される。塗布法では、第1の半導体層31を構成する元素が含まれた半導体形成用溶液が下部電極層2の上に塗布され、その後、乾燥と熱処理とが順次に行われる。   The first semiconductor layer 31 as described above is formed by a process called a coating method or a printing method. In the application method, a solution for forming a semiconductor containing an element constituting the first semiconductor layer 31 is applied onto the lower electrode layer 2, and thereafter, drying and heat treatment are sequentially performed.

第2の半導体層32は、第1の半導体層31の一主面の上に設けられた半導体層である。この第2の半導体層32は、第1の半導体層31の導電型とは異なる導電型(ここではn型の導電型)を有している。また、第2の半導体層32は、I−III−VI族化合物半導体によって主に構成されている第1の半導体層31とヘテロ接合する態様で設けられている。光電変換セル10では、ヘテロ接合を構成する第1の半導体層31と第2の半導体層32とにおいて光電変換が生じるため、第1の半導体層31と第2の半導体層32とが積層されて光電変換層3として機能している。なお、導電型が異なる半導体とは、伝導担体(キャリア)が異なる半導体のことである。また、上記のように第1の半導体層31の導電型がp型である場合、第2の半導体層32の導電型は、n型でなく、i型であっても良い。更に、第1の半導体層31の導電型がn型またはi型であり、第2の半導体層32の導電型がp型である態様も有り得る。   The second semiconductor layer 32 is a semiconductor layer provided on one main surface of the first semiconductor layer 31. The second semiconductor layer 32 has a conductivity type (here, n-type conductivity type) different from that of the first semiconductor layer 31. Further, the second semiconductor layer 32 is provided in a heterojunction with the first semiconductor layer 31 mainly composed of an I-III-VI group compound semiconductor. In the photoelectric conversion cell 10, photoelectric conversion occurs in the first semiconductor layer 31 and the second semiconductor layer 32 constituting the heterojunction, and thus the first semiconductor layer 31 and the second semiconductor layer 32 are stacked. It functions as the photoelectric conversion layer 3. Note that semiconductors having different conductivity types are semiconductors having different conductive carriers. Further, as described above, when the conductivity type of the first semiconductor layer 31 is p-type, the conductivity type of the second semiconductor layer 32 may be i-type instead of n-type. Further, there may be a mode in which the conductivity type of the first semiconductor layer 31 is n-type or i-type and the conductivity type of the second semiconductor layer 32 is p-type.

第2の半導体層32は、例えば、硫化カドミウム(CdS)、硫化インジウム(In)、硫化亜鉛(ZnS)、酸化亜鉛(ZnO)、セレン化インジウム(InSe)、In(OH,S)、(Zn,In)(Se,OH)、および(Zn,Mg)O等の化合物半導体によって構成されている。そして、リーク電流が低減される観点から言えば、第2の半導体層32は、1Ω・cm以上の抵抗率を有するものとすることができる。なお、第2の半導体層32は、例えばケミカルバスデポジション(CBD)法等で形成される。 The second semiconductor layer 32 includes, for example, cadmium sulfide (CdS), indium sulfide (In 2 S 3 ), zinc sulfide (ZnS), zinc oxide (ZnO), indium selenide (In 2 Se 3 ), In (OH , S), (Zn, In) (Se, OH), and (Zn, Mg) O. From the viewpoint of reducing the leakage current, the second semiconductor layer 32 can have a resistivity of 1 Ω · cm or more. The second semiconductor layer 32 is formed by, for example, a chemical bath deposition (CBD) method or the like.

また、第2の半導体層32は、第1の半導体層31の一主面の法線方向に厚さを有する。この厚さは、10〜200nmに設定され、第2の半導体層32上に上部電極層4がスパッタリング等で製膜される際のダメージが抑制される観点から言えば、100〜200nmとすることができる。   In addition, the second semiconductor layer 32 has a thickness in the normal direction of one main surface of the first semiconductor layer 31. This thickness is set to 10 to 200 nm, and from the viewpoint of suppressing damage when the upper electrode layer 4 is formed on the second semiconductor layer 32 by sputtering or the like, the thickness is set to 100 to 200 nm. Can do.

上部電極層4は、第2の半導体層32の上に設けられた、n型の導電型を有する透明導電膜であり、光電変換層3において生じた電荷を取り出す電極(取出電極とも言う)である。上部電極層4は、第2の半導体層32よりも低い抵抗率を有する物質によって構成されている。上部電極層4には、いわゆる窓層と呼ばれるものも含まれ、この窓層に加えて更に透明導電膜が設けられる場合には、これらが一体の上部電極層4とみなされても良い
The upper electrode layer 4 is a transparent conductive film having an n-type conductivity provided on the second semiconductor layer 32, and is an electrode (also referred to as an extraction electrode) that extracts charges generated in the photoelectric conversion layer 3. is there. The upper electrode layer 4 is made of a material having a lower resistivity than the second semiconductor layer 32. The upper electrode layer 4 includes what is called a window layer, and when a transparent conductive film is further provided in addition to the window layer, these may be regarded as an integrated upper electrode layer 4.

上部電極層4は、禁制帯幅が広く且つ透明で低抵抗の物質、例えば、酸化亜鉛(ZnO)、酸化亜鉛の化合物(Al、ボロン(B)、ガリウム(Ga)、インジウム(In)、およびフッ素(F)のうちの何れか一つの元素等が含まれたもの)、錫(Sn)が含まれた酸化インジウム(ITO)、および酸化錫(SnO2)のうちの少なくとも一つからなる金属酸化物半導体等によって構成されている。 The upper electrode layer 4 is made of a transparent, low-resistance material having a wide forbidden band, such as zinc oxide (ZnO), a compound of zinc oxide (Al, boron (B), gallium (Ga), indium (In), and A metal comprising at least one of fluorine (F), indium oxide (ITO) containing tin (Sn), and tin oxide (SnO 2 ). It is composed of an oxide semiconductor or the like.

上部電極層4は、スパッタ法、蒸着法、または化学的気相成長(CVD)法等によって、0.05〜3.0μmの厚さを有するように形成される。ここで、光電変換層3から電荷が良好に取り出される観点から言えば、上部電極層4は、1Ω・cm未満の抵抗率と、50Ω/□以下のシート抵抗とを有するものとすることができる。   The upper electrode layer 4 is formed to have a thickness of 0.05 to 3.0 μm by sputtering, vapor deposition, chemical vapor deposition (CVD), or the like. Here, from the viewpoint of good charge extraction from the photoelectric conversion layer 3, the upper electrode layer 4 can have a resistivity of less than 1 Ω · cm and a sheet resistance of 50 Ω / □ or less. .

第2の半導体層32および上部電極層4は、第1の半導体層31が吸収する光の波長領域に対して光を透過させ易い性質(光透過性とも言う)を有する素材によって構成され得る。これにより、第2の半導体層32と上部電極層4とが設けられることで生じる、第1の半導体層31における光の吸収効率の低下が抑制される。   The second semiconductor layer 32 and the upper electrode layer 4 can be made of a material having a property (also referred to as light transmission property) that allows light to easily pass through the wavelength region of light absorbed by the first semiconductor layer 31. Thereby, a decrease in light absorption efficiency in the first semiconductor layer 31 caused by providing the second semiconductor layer 32 and the upper electrode layer 4 is suppressed.

また、光透過性が高められると同時に、光反射のロスが防止される効果と光散乱効果とが高められ、更に光電変換によって生じた電流が良好に伝送される観点から言えば、上部電極層4は、0.05〜0.5μmの厚さとなるようにすることができる。更に、上部電極層4と第2の半導体層32との界面で光反射のロスが防止される観点から言えば、上部電極層4と第2の半導体層32との間で絶対屈折率が略同一となるようにすることができる。   In addition, from the viewpoint of improving the light transmittance, the effect of preventing loss of light reflection and the light scattering effect, and further transmitting the current generated by the photoelectric conversion, the upper electrode layer 4 can have a thickness of 0.05 to 0.5 μm. Further, from the viewpoint of preventing light reflection loss at the interface between the upper electrode layer 4 and the second semiconductor layer 32, the absolute refractive index is substantially between the upper electrode layer 4 and the second semiconductor layer 32. It can be made the same.

グリッド電極5は、Y軸方向に離間して設けられ、それぞれがX軸方向に延在する複数の集電部5aと、各集電部5aが接続されてなるとともにY軸方向に延在する連結部5bとを備える。グリッド電極5は、導電性を有する電極であり、例えば、銀(Ag)等の金属からなる。   The grid electrodes 5 are provided apart from each other in the Y-axis direction, and each of the current collectors 5a is connected to a plurality of current collectors 5a extending in the X-axis direction and extends in the Y-axis direction. And a connecting portion 5b. The grid electrode 5 is an electrode having conductivity, and is made of a metal such as silver (Ag), for example.

集電部5aは、光電変換層3において発生して上部電極層4において取り出された電荷を集電する役割を担う。集電部5aが設けられれば、上部電極層4の薄層化が可能となる。   The current collector 5 a plays a role of collecting charges generated in the photoelectric conversion layer 3 and taken out in the upper electrode layer 4. If the current collector 5a is provided, the upper electrode layer 4 can be thinned.

グリッド電極5および上部電極層4によって集電された電荷は、第2溝部P2に設けられた接続部45を通じて、隣の光電変換セル10に伝達される。接続部45は、上部電極層4の延在部分4aと、その上に形成された連結部5bからの垂下部分5cとによって構成されている。これにより、光電変換装置21においては、隣り合う光電変換セル10の一方の下部電極層2と、他方の上部電極層4およびグリッド電極5とが、第2溝部P2に設けられた接続部45が接続導体とされて、電気的に直列に接続されている。   The charges collected by the grid electrode 5 and the upper electrode layer 4 are transmitted to the adjacent photoelectric conversion cell 10 through the connection part 45 provided in the second groove part P2. The connection part 45 is comprised by the extension part 4a of the upper electrode layer 4, and the hanging part 5c from the connection part 5b formed on it. Thereby, in the photoelectric conversion device 21, one lower electrode layer 2 of the adjacent photoelectric conversion cell 10, the other upper electrode layer 4 and the grid electrode 5 are connected to each other by the connection portion 45 provided in the second groove portion P2. The connecting conductor is electrically connected in series.

グリッド電極5は、良好な導電性が確保されつつ、光吸収層31への光の入射量を左右する受光面積の低下が最小限にとどめられるように、50〜400μmの幅を有するものとすることができる。   The grid electrode 5 has a width of 50 to 400 μm so that good conductivity is ensured and a decrease in the light receiving area that affects the amount of light incident on the light absorption layer 31 is minimized. be able to.

<(2)光電変換装置の製造方法>
図4から図8は、光電変換装置21の製造途中の様子をそれぞれ模式的に示す断面図である。なお、図4から図8で示される各断面図は、図2で示された断面に対応する部分の製造途中の様子を示す。
<(2) Manufacturing method of photoelectric conversion device>
4 to 8 are cross-sectional views schematically showing a state in the process of manufacturing the photoelectric conversion device 21. Each of the cross-sectional views shown in FIGS. 4 to 8 shows a state in the middle of manufacturing a portion corresponding to the cross-section shown in FIG.

まず、図3で示されるように、洗浄された基板1の略全面に、スパッタ法等が用いられて、Mo等からなる下部電極層2が成膜される。そして、下部電極層2の上面のうちのY方向に沿った直線状の形成対象位置からその直下の基板1の上面にかけて、第1溝部P1が形成される。第1溝部P1は、例えば、YAGレーザー等によるレーザー光が走査されつつ形成対象位置に照射されることで溝加工が行われる、スクライブ加工によって形成され得る。図4は、第1溝部P1が形成された後の状態を示す図である。   First, as shown in FIG. 3, the lower electrode layer 2 made of Mo or the like is formed on the substantially entire surface of the cleaned substrate 1 by using a sputtering method or the like. Then, the first groove portion P1 is formed from the linear formation target position along the Y direction on the upper surface of the lower electrode layer 2 to the upper surface of the substrate 1 immediately below the formation position. The first groove portion P1 can be formed by, for example, a scribe process in which a groove process is performed by irradiating a formation target position while scanning with a laser beam by a YAG laser or the like. FIG. 4 is a diagram illustrating a state after the first groove portion P1 is formed.

第1溝部P1が形成された後、下部電極層2の上に、第1の半導体層31と第2の半導体層32とが順次に形成される。図5は、第1の半導体層31および第2の半導体層32が形成された後の状態を示す図である。   After the first groove portion P1 is formed, the first semiconductor layer 31 and the second semiconductor layer 32 are sequentially formed on the lower electrode layer 2. FIG. 5 is a diagram illustrating a state after the first semiconductor layer 31 and the second semiconductor layer 32 are formed.

第1の半導体層31が形成される際には、まず、第1の半導体層31を形成するための半導体形成用溶液が準備される。半導体形成用溶液は、I−III−VI族化合物を形成するための原料となるI−B族元素、III−B族元素およびVI−B族元素(以下、これらの原料となる元素を原料元素とも言う)が溶媒中に溶解または分散されたものである。   When the first semiconductor layer 31 is formed, first, a solution for forming a semiconductor for forming the first semiconductor layer 31 is prepared. A solution for forming a semiconductor includes a group I-B element, a group III-B element, and a group VI-B element (hereinafter referred to as the source element). Also dissolved or dispersed in a solvent.

上記の半導体形成用溶液が下部電極層2の一主面の上に塗布され、乾燥によって前駆体としての皮膜(以下、前駆体層とも言う)が形成される。半導体形成用溶液の塗布は、例えば、スピンコータ、スクリーン印刷、ディッピング、スプレー、またはダイコータ等が用いられて行われる。   The above-mentioned solution for forming a semiconductor is applied onto one main surface of the lower electrode layer 2, and a film as a precursor (hereinafter also referred to as a precursor layer) is formed by drying. Application of the semiconductor forming solution is performed using, for example, a spin coater, screen printing, dipping, spraying, or a die coater.

前駆体層を形成するための乾燥は、不活性雰囲気または還元雰囲気において行われ、その乾燥時の温度は、例えば、50〜300℃であれば良い。この不活性雰囲気としては、例えば、窒素雰囲気等がある。また、還元雰囲気としては、フォーミングガス雰囲気や水素雰囲気等がある。この乾燥の際に有機成分の熱分解まで行なってもよい。   Drying for forming the precursor layer is performed in an inert atmosphere or a reducing atmosphere, and the temperature at the time of drying may be, for example, 50 to 300 ° C. Examples of the inert atmosphere include a nitrogen atmosphere. The reducing atmosphere includes a forming gas atmosphere and a hydrogen atmosphere. You may carry out to pyrolysis of an organic component in the case of this drying.

そして、この前駆体層は、金属酸化物および金属カルコゲナイドが混合した皮膜となっている。金属酸化物および金属カルコゲナイドが混合しているというのは、金属酸化物および金属カルコゲナイドがそれぞれ数nm〜数百nmの微細領域を形成して、これらが混在しながら前駆体層中に分散している状態をいう。   This precursor layer is a film in which a metal oxide and a metal chalcogenide are mixed. The metal oxide and the metal chalcogenide are mixed because the metal oxide and the metal chalcogenide each form a fine region of several nm to several hundred nm, and these are mixed and dispersed in the precursor layer. The state that is.

なお、前駆体層中の金属カルコゲナイドは、所望とする第1の半導体層31を構成する金属カルコゲナイドであってもよく(例えば、第1の半導体層31がI−III−VI族化合物の場合に、前駆体層にI−III−VI族化合物が存在する)、第1の半導体層31とは異なる金属カルコゲナイドであってもよい(例えば、第1の半導体層31がI−III−VI族化合物の場合に、前駆体層にI−VI族化合物およびIII−VI族化合物が存在する)。   The metal chalcogenide in the precursor layer may be a metal chalcogenide constituting the desired first semiconductor layer 31 (for example, when the first semiconductor layer 31 is an I-III-VI group compound). In addition, a metal chalcogenide different from the first semiconductor layer 31 may be used (for example, the first semiconductor layer 31 is an I-III-VI group compound). In this case, the precursor layer contains a group I-VI compound and a group III-VI compound).

このように前駆体層が、金属酸化物および金属カルコゲナイドが混合した皮膜になっていることで、前駆体層が熱処理されて金属カルコゲナイドの多結晶層と成る際、結晶化が良好に進行して結晶粒径が大きくなり、その結果、光電変換効率の高いものとなる。これは以下の理由によるものと考えられる。前駆体層が金属酸化物のみで構成されていると、前駆体層は、まず、雰囲気中の還元ガスで還元されて金属を主に含んだ中間層となり、その後、雰囲気中のカルコゲン元素含有ガスでカルコゲン化されて金属カルコゲナイドの多結晶層になる。しかし、この中間段階において、金属を主に含む中間層とカルコゲン元素含有ガスとの反応のしやすさは、中間層の厚み方向で異なり、組成ばらつきが生じたり、粒径のばらつきが生じたりし、光電変換効率が向上しにくい。一方、前駆体層が金属カルコゲナイドのみで構成されていると、前駆体層の熱処理の際、前駆体層の全体で均一に金属カルコゲナイド同士の反応や焼結が生じるものの、結晶粒径が小さくなる傾向があり、光電変換効率が向上しにくい。これに対し、本実施形態のように、前駆体層に金属酸化物および金属カルコゲナイドが混合した状態であると、前駆体層の熱処理の際、金属酸化物
領域が還元されて金属領域となり、この金属領域が溶融して金属カルコゲナイド同士の間に浸透して、原料密度の高い状態となる。その結果、結晶化が良好に進行して結晶粒径が大きくなり、光電変換効率の高い第1の半導体層31となるためであると考えられる。
Thus, when the precursor layer is a film in which the metal oxide and the metal chalcogenide are mixed, when the precursor layer is heat-treated and becomes a polycrystalline layer of the metal chalcogenide, the crystallization proceeds well. The crystal grain size becomes large, and as a result, the photoelectric conversion efficiency becomes high. This is thought to be due to the following reasons. When the precursor layer is composed only of a metal oxide, the precursor layer is first reduced with a reducing gas in the atmosphere to become an intermediate layer mainly containing metal, and then the chalcogen element-containing gas in the atmosphere The metal is chalcogenized into a polycrystalline layer of metal chalcogenide. However, in this intermediate stage, the ease of reaction between the intermediate layer mainly containing metal and the chalcogen element-containing gas varies in the thickness direction of the intermediate layer, resulting in composition variations and particle size variations. It is difficult to improve the photoelectric conversion efficiency. On the other hand, when the precursor layer is composed only of the metal chalcogenide, during the heat treatment of the precursor layer, the metal chalcogenide uniformly reacts and sinters throughout the precursor layer, but the crystal grain size becomes small. There is a tendency, and it is difficult to improve the photoelectric conversion efficiency. On the other hand, when the metal oxide and the metal chalcogenide are mixed in the precursor layer as in the present embodiment, the metal oxide region is reduced to a metal region during the heat treatment of the precursor layer. The metal region melts and penetrates between the metal chalcogenides, resulting in a high raw material density. As a result, it is considered that crystallization proceeds well, the crystal grain size becomes large, and the first semiconductor layer 31 with high photoelectric conversion efficiency is obtained.

結晶化を良好に行なうという観点から、前駆体層における金属カルコゲナイドの合計モル数は、金属酸化物のモル数よりも大きくすることができる。具体的には、金属カルコゲナイドの合計モル数は、金属酸化物のモル数の20〜100倍とすることができる。   From the viewpoint of good crystallization, the total number of moles of metal chalcogenide in the precursor layer can be made larger than the number of moles of metal oxide. Specifically, the total number of moles of metal chalcogenide can be 20 to 100 times the number of moles of metal oxide.

以上のような金属酸化物および金属カルコゲナイドが混合した前駆体層は、例えば、以下のような方法で作製される(第1の作製方法)。ここでは、第1の半導体層31がI−III−VI族化合物の場合を例にして説明する。まず、平均粒径が5〜1000nmの金属酸化物粒子(金属酸化物粒子としては、例えば、I−B族金属酸化物粒子およびIII−B族金属酸化物粒子が挙げられる)と、平均粒径が5〜1000nmの金属カルコゲナイド粒子(I−III−VI族化合物粒子、I−VI族化合物粒子およびIII-VI族化合物粒子としては、例えば、I−III−VI族化合物粒子、I−VI族化合物粒子およびIII-VI族化合物粒子が挙げられる)が溶媒中に分散された半導体形成用溶液が作製される。そして、この半導体形成用溶液が下部電極層2上に塗布され、乾燥されることにより、前駆体層が作製される。   The precursor layer in which the above metal oxide and metal chalcogenide are mixed is produced, for example, by the following method (first production method). Here, the case where the first semiconductor layer 31 is an I-III-VI group compound will be described as an example. First, metal oxide particles having an average particle diameter of 5 to 1000 nm (the metal oxide particles include, for example, group IB metal oxide particles and group III-B metal oxide particles), and an average particle diameter 5 to 1000 nm metal chalcogenide particles (I-III-VI group compound particles, I-VI group compound particles and III-VI group compound particles include, for example, I-III-VI group compound particles, I-VI group compounds A solution for forming a semiconductor in which particles and III-VI compound particles are dispersed in a solvent is prepared. And this precursor solution is apply | coated on the lower electrode layer 2, and a precursor layer is produced by drying.

なお、上記金属カルコゲナイド粒子としての、I−III−VI族化合物粒子、I−VI族化合物粒子およびIII-VI族化合物粒子は、例えば以下のようにして作製される。まず、I−B族元素、III−B族元素およびVI−B族元素の原料(例えば、各元素を含む塩や錯体等の化合物)が溶媒に溶解され、原料溶液が作製される。そして、この原料溶液が加熱されることにより、I−B族元素とIII−B族元素とVI−B族元素とが反応して成るI−III−VI族化合物粒子、I−B族元素とVI−B族元素とが反応して成るI−VI族化合物粒子、または、III−B族元素とVI−B族元素とが反応して成るIII−VI族化合物粒子が作製される。   The I-III-VI group compound particles, the I-VI group compound particles, and the III-VI group compound particles as the metal chalcogenide particles are produced, for example, as follows. First, a raw material of a group I-B element, a group III-B element, and a group VI-B element (for example, a compound such as a salt or a complex containing each element) is dissolved in a solvent to prepare a raw material solution. And by heating this raw material solution, the I-III-VI group compound particle | grains which IB group element, III-B group element, and VI-B group element react, IB group element and Group I-VI compound particles formed by reacting with a group VI-B element or group III-VI compound particles formed by reacting a group III-B element and a group VI-B element are produced.

また、上記金属酸化物粒子としての、I−B族金属酸化物粒子およびIII−B族金属酸化物粒子は、例えば以下のようにして作製される。まず、I−B族元素イオンおよびIII−B族元素イオンを含む水溶液に、アルカリが添加されてI−B族元素の水酸化物粒子およびIII−B族元素の水酸化物粒子が作製される。そして、これらの水酸化物粒子が加熱されることにより、I−B族金属の酸化物粒子およびIII−B族金属の酸化物粒子が作製される。   Moreover, the IB group metal oxide particles and the III-B group metal oxide particles as the metal oxide particles are produced, for example, as follows. First, alkali is added to an aqueous solution containing a group I-B element ion and a group III-B element ion to produce a group I-B element hydroxide particle and a group III-B element hydroxide particle. . Then, these hydroxide particles are heated to produce Group I-B metal oxide particles and Group III-B metal oxide particles.

また、金属酸化物および金属カルコゲナイドが混合した前駆体層は、以下のような方法でも作製され得る(第2の作製方法)。まず、I−B族元素、III−B族元素およびVI−B族元素の原料(例えば、各元素を含む塩や錯体等の化合物)が溶媒に溶解され、半導体形成用溶液が作製される。そして、この半導体形成用溶液が下部電極層2上に塗布されて、各元素の原料を含む塗布膜が作製される。そして、この塗布膜が酸素含有雰囲気で加熱処理されることにより、I−B族元素、III−B族元素およびVI−B族元素の原料同士が化学反応して、I−III−VI族化合物粒子、I−VI族化合物粒子、または、III−VI族化合物粒子として金属カルコゲナイド粒子が生成する。また、それと同時に、一部のI−B族元素およびIII−B族元素が酸化されて、金属酸化物が生成する。その結果、金属カルコゲナイドと金属酸化物とが混合した前駆体層が形成される。なお、このような塗布膜にした状態から、金属カルコゲナイド粒子を良好に作製するという観点では、I−III−VI族化合物を構成するI−B族元素、III−B族元素およびVI−B族元素が一つの分子中に含まれる単一源前駆体(米国特許第6992202号明細書を参照)がI−B族元素、III−B族元素およびVI−B族元素の原料として用いられ得る。   In addition, the precursor layer in which the metal oxide and the metal chalcogenide are mixed can be manufactured by the following method (second manufacturing method). First, a raw material for a group I-B element, a group III-B element, and a group VI-B element (for example, a compound such as a salt or a complex containing each element) is dissolved in a solvent to prepare a solution for forming a semiconductor. And this semiconductor formation solution is apply | coated on the lower electrode layer 2, and the coating film containing the raw material of each element is produced. The coating film is heat-treated in an oxygen-containing atmosphere, so that the raw materials of the group IB element, the group III-B element, and the group VI-B element chemically react with each other, and the group I-III-VI compound Metal chalcogenide particles are produced as particles, group I-VI compound particles, or group III-VI compound particles. At the same time, some IB group elements and III-B group elements are oxidized to form metal oxides. As a result, a precursor layer in which metal chalcogenide and metal oxide are mixed is formed. In addition, from the viewpoint of satisfactorily producing metal chalcogenide particles from such a coated film, the IB group element, the III-B group element, and the VI-B group constituting the I-III-VI group compound are used. Single source precursors (see US Pat. No. 6,992,202) in which elements are contained in one molecule can be used as raw materials for group IB, group III-B and group VI-B elements.

以上のような前駆体層が熱処理されることにより、金属カルコゲナイド層である第1の半導体層31が形成される。前駆体層の熱処理は、水素のような還元ガス雰囲気および第1の半導体層31の金属カルコゲナイドを構成するカルコゲン元素を含む雰囲気(例えば、Se蒸気、S蒸気、HSe、HS等を含む雰囲気)で行なわれる。前駆体層は、還元ガス雰囲気での熱処理が行われた後に、カルコゲン元素を含む雰囲気で行われてもよく、還元ガスとカルコゲン元素をともに含む雰囲気で、金属酸化物の還元とカルコゲン化が同時に行われてもよい。前駆体層は、例えば、還元ガスとカルコゲン元素をともに含む雰囲気で、5〜30℃/minの昇温速度で最高温度500〜600℃まで熱処理される。 By heat-treating the precursor layer as described above, the first semiconductor layer 31 that is a metal chalcogenide layer is formed. The heat treatment of the precursor layer is performed using a reducing gas atmosphere such as hydrogen and an atmosphere containing a chalcogen element constituting the metal chalcogenide of the first semiconductor layer 31 (for example, Se vapor, S vapor, H 2 Se, H 2 S, or the like). Atmosphere). The precursor layer may be subjected to a heat treatment in a reducing gas atmosphere and then performed in an atmosphere containing a chalcogen element. In an atmosphere containing both the reducing gas and the chalcogen element, the reduction and chalcogenization of the metal oxide are performed simultaneously. It may be done. For example, the precursor layer is heat-treated up to a maximum temperature of 500 to 600 ° C. at a temperature increase rate of 5 to 30 ° C./min in an atmosphere containing both a reducing gas and a chalcogen element.

第2の半導体層32は、溶液成長法(CBD法とも言う)によって形成される。例えば、酢酸カドミウムとチオ尿素とがアンモニア水に溶解され、これに第1の半導体層31の形成までが行われた基板1が浸漬されることで、第1の半導体層31にCdSからなる第2の半導体層32が形成される。   The second semiconductor layer 32 is formed by a solution growth method (also referred to as a CBD method). For example, cadmium acetate and thiourea are dissolved in ammonia water, and the substrate 1 on which the formation of the first semiconductor layer 31 has been performed is immersed therein, whereby the first semiconductor layer 31 is made of CdS. Two semiconductor layers 32 are formed.

第1の半導体層31および第2の半導体層32が形成された後、第2の半導体層32の上面のうちのY方向に沿った直線状の形成対象位置からその直下の下部電極層2の上面にかけて、第2溝部P2が形成される。第2溝部P2は、例えば、40〜50μm程度のスクライブ幅のスクライブ針を用いたスクライビングが、ピッチがずらされながら連続して数回にわたって行われることで形成される。また、スクライブ針の先端形状が第2溝部P2の幅に近い程度にまで広げられたうえでスクライブされることによって第2溝部P2が形成されても良い。あるいは、2本または2本を超えるスクライブ針が相互に当接または近接した状態で固定され、1回から数回のスクライブが行われることによって第2溝部P2が形成されても良い。図6は、第2溝部P2が形成された後の状態を示す図である。第2溝部P2は、第1溝部P1よりも若干X方向(図中では+X方向)にずれた位置に形成される。   After the first semiconductor layer 31 and the second semiconductor layer 32 are formed, the lower electrode layer 2 immediately below the linear formation target position along the Y direction on the upper surface of the second semiconductor layer 32 is formed. A second groove portion P2 is formed over the upper surface. The second groove portion P2 is formed, for example, by performing scribing using a scribe needle having a scribe width of about 40 to 50 μm continuously several times while shifting the pitch. Further, the second groove portion P2 may be formed by scribing after the tip shape of the scribe needle is expanded to an extent close to the width of the second groove portion P2. Alternatively, the second groove portion P2 may be formed by fixing two or more than two scribe needles in contact with or in close proximity to each other, and performing one to several scribes. FIG. 6 is a diagram illustrating a state after the second groove portion P2 is formed. The second groove portion P2 is formed at a position slightly shifted in the X direction (in the drawing, + X direction) from the first groove portion P1.

第2溝部P2が形成された後、第2の半導体層32の上に、例えば、Snが含まれた酸化インジウム(ITO)等を主成分とする透明の上部電極層4が形成される。上部電極層4は、スパッタ法、蒸着法、またはCVD法等で形成される。図7は、上部電極層4が形成された後の状態を示す図である。   After the formation of the second groove P2, the transparent upper electrode layer 4 mainly composed of indium oxide (ITO) containing Sn, for example, is formed on the second semiconductor layer 32. The upper electrode layer 4 is formed by sputtering, vapor deposition, CVD, or the like. FIG. 7 is a view showing a state after the upper electrode layer 4 is formed.

上部電極層4が形成された後、グリッド電極5が形成される。グリッド電極5については、例えば、Ag等の金属粉が樹脂バインダー等に分散している導電性を有するペースト(導電ペーストとも言う)が、所望のパターンを描くように印刷され、これが乾燥されて固化されることで形成される。なお、固化された状態は、導電ペーストに用いられるバインダーが熱可塑性樹脂である場合の熔融後の固化状態、およびバインダーが熱硬化性樹脂や光硬化性樹脂等の硬化性樹脂である場合の硬化後の状態の双方を含む。図8は、グリッド電極5が形成された後の状態を示す図である。   After the upper electrode layer 4 is formed, the grid electrode 5 is formed. For the grid electrode 5, for example, a conductive paste (also referred to as a conductive paste) in which a metal powder such as Ag is dispersed in a resin binder or the like is printed so as to draw a desired pattern, and this is dried and solidified. Is formed. The solidified state is the solidified state after melting when the binder used in the conductive paste is a thermoplastic resin, and the curing when the binder is a curable resin such as a thermosetting resin or a photocurable resin. Includes both later states. FIG. 8 is a diagram illustrating a state after the grid electrode 5 is formed.

グリッド電極5が形成された後、上部電極層4の上面のうちの直線状の形成対象位置からその直下の下部電極層2の上面にかけて、第3溝部P3が形成される。第3溝部P3の幅は、例えば、40〜1000μm程度であることが好適である。また、第3溝部P3は、第2溝部P2と同様に、メカニカルスクライビングによって形成されることが好適である。このようにして、第3溝部P3の形成によって、図1および図2で示された光電変換装置21が製作されたことになる。   After the grid electrode 5 is formed, a third groove portion P3 is formed from the linear formation target position on the upper surface of the upper electrode layer 4 to the upper surface of the lower electrode layer 2 immediately below the formation position. The width of the third groove portion P3 is preferably about 40 to 1000 μm, for example. Further, the third groove portion P3 is preferably formed by mechanical scribing similarly to the second groove portion P2. In this way, the photoelectric conversion device 21 shown in FIGS. 1 and 2 is manufactured by forming the third groove portion P3.

<(3)具体例>
次に、光電変換装置21について、具体例を示して説明する。
<(3) Specific example>
Next, the photoelectric conversion device 21 will be described with a specific example.

ここでは、まず、次の工程[a]〜[d]が順次に行われることで半導体形成用溶液が
作製された。
Here, first, the following steps [a] to [d] were sequentially performed to prepare a semiconductor forming solution.

[a]I-B族元素の有機金属錯体である10ミリモル(mmol)のCu(CHCN)・PFと、ルイス塩基性有機化合物である20mmolのP(Cとを、100mlのアセトニトリルに溶解させた後、室温(例えば25℃程度)における5時間の攪拌によって第1錯体溶液が調製された。 [A] 10 mmol (mmol) of Cu (CH 3 CN) 4 .PF 6 which is an organometallic complex of an IB group element, and 20 mmol of P (C 6 H 5 ) 3 which is a Lewis basic organic compound, Was dissolved in 100 ml of acetonitrile, and then the first complex solution was prepared by stirring at room temperature (for example, about 25 ° C.) for 5 hours.

[b]金属アルコキシドである40mmolのナトリウムメトキシド(NaOCH)と、カルコゲン元素含有有機化合物である40mmolのHSeCとを、300mlのメタノールに溶解させ、更に、6mmolのInClと4mmolのGaClとを溶解させた後、室温における5時間の攪拌によって第2錯体溶液が調製された。 [B] 40 mmol of sodium methoxide (NaOCH 3 ) as a metal alkoxide and 40 mmol of HSeC 6 H 5 as a chalcogen element-containing organic compound were dissolved in 300 ml of methanol, and then 6 mmol of InCl 3 and 4 mmol of After dissolving GaCl 3 , a second complex solution was prepared by stirring at room temperature for 5 hours.

[c]工程[a]で調製された第1錯体溶液に対して、工程[b]で調製された第2錯体溶液が1分間に10mlの速度で滴下され、白い析出物(沈殿物)が生じた。上記滴下処理の終了後、室温における1時間の攪拌と、遠心分離機による沈殿物の抽出とが、順次に行われた。この沈殿物の抽出時には、遠心分離機によって一旦取り出された沈殿物を500mlのメタノールに分散させた後に遠心分離機で沈殿物を再度取り出す工程が2回繰り返され、最後にこの沈殿物が室温で乾燥されることで、単一源前駆体を含む沈殿物が得られた。この単一源前駆体では、1つの錯体分子に、CuとInとSeとが含まれるか、またはCuとGaとSeとが含まれる。   [C] To the first complex solution prepared in step [a], the second complex solution prepared in step [b] is dropped at a rate of 10 ml per minute, and a white precipitate (precipitate) is formed. occured. After completion of the dropping treatment, stirring for 1 hour at room temperature and precipitation extraction with a centrifugal separator were sequentially performed. When extracting the precipitate, the process of dispersing the precipitate once taken out by the centrifuge in 500 ml of methanol and then taking out the precipitate again by the centrifuge is repeated twice. Upon drying, a precipitate containing a single source precursor was obtained. In this single source precursor, one complex molecule contains Cu, In, and Se, or contains Cu, Ga, and Se.

[d]工程[c]で得られた単一源前駆体を含む沈殿物に有機溶媒であるピリジンが添加されることで、単一源前駆体の濃度が45質量%である半導体形成用溶液が作製された。   [D] A semiconductor forming solution in which the concentration of the single source precursor is 45% by mass by adding pyridine as an organic solvent to the precipitate containing the single source precursor obtained in the step [c]. Was made.

次に、ガラスによって構成される基板の表面にMo等からなる下部電極層が成膜されたものが用意され、下部電極層の上に半導体形成用溶液がブレード法によって塗布された後、窒素中に酸素が1000ppm含まれる雰囲気中において、300℃に10分間保持される乾燥によって皮膜(前駆体層)が形成された。このようなブレード法による塗布とその後の乾燥とからなる処理が順次に10回行われることで、厚い前駆体層が形成された。   Next, a substrate in which a lower electrode layer made of Mo or the like is formed on the surface of a substrate made of glass is prepared. After a semiconductor forming solution is applied on the lower electrode layer by a blade method, In an atmosphere containing 1000 ppm of oxygen, a film (precursor layer) was formed by drying at 300 ° C. for 10 minutes. A thick precursor layer was formed by sequentially performing the treatment including application by the blade method and subsequent drying 10 times.

この前駆体層をXPS分析で分析したところ、CuInGaSeに酸素が1000ppm含まれていることがわかった。 When this precursor layer was analyzed by XPS analysis, it was found that CuInGaSe 2 contained 1000 ppm of oxygen.

その後、水素ガスとセレン蒸気ガスとの混合気体の雰囲気下で前駆体層の熱処理が実施された。この熱処理では、室温付近から550℃まで5分間で昇温され、550℃で2時間保持されることで、2μmの厚さを有し且つ主としてCIGSからなる実施例としての第1の半導体層が形成された。   Thereafter, heat treatment of the precursor layer was performed in an atmosphere of a mixed gas of hydrogen gas and selenium vapor gas. In this heat treatment, the temperature is raised from near room temperature to 550 ° C. over 5 minutes and held at 550 ° C. for 2 hours, whereby the first semiconductor layer as an example having a thickness of 2 μm and mainly made of CIGS is obtained. Been formed.

また、上記実施例としての第1の半導体層の形成工程において、前駆体層の形成が酸素を含まず窒素のみの雰囲気中で行なわれたこと以外は、上記実施例と同様にして処理が行われることによって、比較例1としての第1の半導体層が形成された。   Further, in the first semiconductor layer forming step as the above example, the processing is performed in the same manner as in the above example except that the precursor layer is formed in an atmosphere containing only nitrogen and not containing oxygen. As a result, the first semiconductor layer as Comparative Example 1 was formed.

この比較例1の形成途中における前駆体層をXPS分析で分析したところ、CuInGaSeのみが観察され、酸素は含まれていなかった。 When the precursor layer in the middle of formation of Comparative Example 1 was analyzed by XPS analysis, only CuInGaSe 2 was observed and oxygen was not contained.

また、上記実施例としての第1の半導体層の形成工程において、半導体形成用溶液が以下のようにして形成されること以外は、上記実施例と同様にして処理が行われることによって、比較例2としての第1の半導体層が形成された。この比較例2において用いられた半導体形成用溶液は、まず、CuO粉末とIn粉末とGa粉末とが2:0.
6:0.4のモル比で混合され、これにポリエチレングリコールが混合されることによって作製された。
Further, in the step of forming the first semiconductor layer as the above example, the process is performed in the same manner as in the above example except that the semiconductor forming solution is formed as follows. A first semiconductor layer as 2 was formed. In the semiconductor forming solution used in Comparative Example 2, first, CuO powder, In 2 O 3 powder, and Ga 2 O 3 powder were 2: 0.
It was prepared by mixing at a molar ratio of 6: 0.4 and mixing with polyethylene glycol.

このようにして作製された実施例および比較例としての各光電変換装置の変換効率が測定された。変換効率については、いわゆる定常光ソーラシミュレーターが用いられて、光電変換装置の受光面に対する光の照射強度が100mW/cm2であり且つAM(エアマス)が1.5である条件下での変換効率が測定された。その結果、比較例1としての光電変換装置の変換効率が9%、および、比較例2としての光電変換装置の変換効率が6%であったのに対し、実施例としての光電変換装置の変換効率は14%であり、優れていることがわかった。 The conversion efficiencies of the photoelectric conversion devices as examples and comparative examples manufactured in this manner were measured. Regarding the conversion efficiency, a so-called steady light solar simulator is used, and the conversion efficiency under the condition that the light irradiation intensity on the light receiving surface of the photoelectric conversion device is 100 mW / cm 2 and AM (air mass) is 1.5. Was measured. As a result, while the conversion efficiency of the photoelectric conversion device as Comparative Example 1 was 9% and the conversion efficiency of the photoelectric conversion device as Comparative Example 2 was 6%, the conversion of the photoelectric conversion device as Example The efficiency was 14% and was found to be excellent.

なお、上記一実施形態および各種変形例をそれぞれ構成する全部または一部は、適宜、矛盾しない範囲で組み合わせ可能であることは、言うまでもない。   Needless to say, all or a part of each of the above-described embodiment and various modifications can be appropriately combined within a consistent range.

1 基板
2 下部電極層
3 光電変換層
4 上部電極層
5 グリッド電極
10 光電変換セル
21 光電変換装置
31 第1の半導体層
32 第2の半導体層
45 接続部
DESCRIPTION OF SYMBOLS 1 Substrate 2 Lower electrode layer 3 Photoelectric conversion layer 4 Upper electrode layer 5 Grid electrode 10 Photoelectric conversion cell 21 Photoelectric conversion device 31 1st semiconductor layer 32 2nd semiconductor layer 45 Connection part

Claims (4)

電極層上に金属酸化物および金属カルコゲナイドが混合した皮膜を形成する第1工程と、
該皮膜を還元ガス雰囲気下で加熱して前記皮膜を金属および金属カルコゲナイドが混合した中間体層に変化させる第2工程と、
該中間体層をカルコゲン元素含有雰囲気下で加熱して前記中間体層を光電変換体としての金属カルコゲナイド層に変化させる第3工程と
を具備することを特徴とする光電変換装置の製造方法。
A first step of forming a film in which a metal oxide and a metal chalcogenide are mixed on the electrode layer;
A second step of heating the coating under a reducing gas atmosphere to change the coating to an intermediate layer mixed with metal and metal chalcogenide;
And a third step of changing the intermediate layer to a metal chalcogenide layer as a photoelectric conversion body by heating the intermediate layer in a chalcogen element-containing atmosphere.
前記第2工程と前記第3工程とを同時に行なう請求項1に記載の光電変換装置の製造方法。   The method for manufacturing a photoelectric conversion device according to claim 1, wherein the second step and the third step are performed simultaneously. 前記還元ガスにHを含ませる請求項1または2に記載の光電変換装置の製造方法。 The method for manufacturing a photoelectric conversion device according to claim 1, wherein H 2 is included in the reducing gas. 前記皮膜にI族元素およびIII族元素を前記金属酸化物および金属カルコゲナイドの少なくとも一方の状態で含ませる請求項1乃至3のいずれかに記載の光電変換装置の製造方法。
The method for manufacturing a photoelectric conversion device according to any one of claims 1 to 3, wherein the film includes a group I element and a group III element in at least one state of the metal oxide and the metal chalcogenide.
JP2010262069A 2010-11-25 2010-11-25 Manufacturing method of photoelectric conversion device Pending JP2012114251A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010262069A JP2012114251A (en) 2010-11-25 2010-11-25 Manufacturing method of photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010262069A JP2012114251A (en) 2010-11-25 2010-11-25 Manufacturing method of photoelectric conversion device

Publications (1)

Publication Number Publication Date
JP2012114251A true JP2012114251A (en) 2012-06-14

Family

ID=46498139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010262069A Pending JP2012114251A (en) 2010-11-25 2010-11-25 Manufacturing method of photoelectric conversion device

Country Status (1)

Country Link
JP (1) JP2012114251A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022562A (en) * 2012-07-18 2014-02-03 Kyocera Corp Method for manufacturing photoelectric conversion device
KR20160124017A (en) * 2015-04-16 2016-10-26 코넬 유니버시티 Monolayer films of semiconducting metal dichalcogenides, methods of making same, and uses of same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009538681A (en) * 2006-05-30 2009-11-12 エスセーアー・ハイジーン・プロダクツ・アーベー Initial product adapted to function as a garment and method of manufacturing the same
WO2010085553A1 (en) * 2009-01-21 2010-07-29 Purdue Research Foundation Selenization of precursor layer containing culns2 nanoparticles

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009538681A (en) * 2006-05-30 2009-11-12 エスセーアー・ハイジーン・プロダクツ・アーベー Initial product adapted to function as a garment and method of manufacturing the same
WO2010085553A1 (en) * 2009-01-21 2010-07-29 Purdue Research Foundation Selenization of precursor layer containing culns2 nanoparticles

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022562A (en) * 2012-07-18 2014-02-03 Kyocera Corp Method for manufacturing photoelectric conversion device
KR20160124017A (en) * 2015-04-16 2016-10-26 코넬 유니버시티 Monolayer films of semiconducting metal dichalcogenides, methods of making same, and uses of same
KR102579500B1 (en) * 2015-04-16 2023-09-19 코넬 유니버시티 Monolayer films of semiconducting metal dichalcogenides, methods of making same, and uses of same

Similar Documents

Publication Publication Date Title
JP5430748B2 (en) Photoelectric conversion device and method for manufacturing photoelectric conversion device
JP5409960B2 (en) Photoelectric conversion device
JP5451899B2 (en) Photoelectric conversion device
JP2012114251A (en) Manufacturing method of photoelectric conversion device
JP5837196B2 (en) Method for manufacturing photoelectric conversion device
JP5918042B2 (en) Method for manufacturing photoelectric conversion device
JP2012114250A (en) Manufacturing method of photoelectric conversion device
JP5964683B2 (en) Method for manufacturing photoelectric conversion device
JP5220206B2 (en) Photoelectric conversion device
JP5570650B2 (en) Manufacturing method of semiconductor layer and manufacturing method of photoelectric conversion device
JP5791802B2 (en) Method for manufacturing photoelectric conversion device
JP6162592B2 (en) Method for manufacturing photoelectric conversion device
JP2013224239A (en) Particle for formation of semiconductor layer, method of producing semiconductor layer and method of manufacturing photoelectric conversion device
JP5683377B2 (en) Manufacturing method of semiconductor layer and manufacturing method of photoelectric conversion device
JP2012195553A (en) Method for manufacturing semiconductor layer and method for manufacturing photoelectric conversion device
JP2014090009A (en) Photoelectric conversion device
JP2012160514A (en) Method for producing metal chalcogenide layer and method for manufacturing photoelectric conversion device
JP2015191931A (en) Method of manufacturing photoelectric conversion device
JP2013239618A (en) Photoelectric conversion device manufacturing method
JP2015070020A (en) Method of manufacturing photoelectric conversion device
JP2014049493A (en) Process of manufacturing photoelectric conversion device
JP2015026711A (en) Method of manufacturing photoelectric conversion device
JP2015204305A (en) Method of manufacturing photoelectric conversion device
JP2014022676A (en) Method of manufacturing photoelectric conversion device
JP2014045155A (en) Method of manufacturing photoelectric conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140715

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141111