Nothing Special   »   [go: up one dir, main page]

JP2012114157A - ドロップレシピ作成方法およびデータベース作成方法 - Google Patents

ドロップレシピ作成方法およびデータベース作成方法 Download PDF

Info

Publication number
JP2012114157A
JP2012114157A JP2010260293A JP2010260293A JP2012114157A JP 2012114157 A JP2012114157 A JP 2012114157A JP 2010260293 A JP2010260293 A JP 2010260293A JP 2010260293 A JP2010260293 A JP 2010260293A JP 2012114157 A JP2012114157 A JP 2012114157A
Authority
JP
Japan
Prior art keywords
drop recipe
drop
recipe
semiconductor integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010260293A
Other languages
English (en)
Inventor
Yasuo Matsuoka
康男 松岡
Ryoichi Inenami
良市 稲浪
Takumi Ota
拓見 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010260293A priority Critical patent/JP2012114157A/ja
Priority to US13/238,615 priority patent/US8560977B2/en
Publication of JP2012114157A publication Critical patent/JP2012114157A/ja
Priority to US14/883,569 priority patent/USRE46901E1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/21Design, administration or maintenance of databases

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Databases & Information Systems (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Abstract

【課題】ドロップレシピを簡単に作成すること。
【解決手段】半導体集積回路の設計データに基づいてテスト用のドロップレシピを複数作成するテストドロップレシピ作成工程と、前記テスト用のドロップレシピを用いて被処理基板に塗布された硬化性樹脂材料に前記半導体集積回路のパターンが形成されたテンプレートが押印されることにより形成された前記硬化性樹脂材料のパターンの欠陥検査結果に基づいて、前記複数のテスト用のドロップレシピから前記被処理基板上の押印位置毎に最も欠陥数が少ないドロップレシピを選択する選択工程と、前記選択された押印位置毎のドロップレシピを前記半導体集積回路を構成する機能回路ブロック毎に収集してドロップレシピ作成支援データベースを生成するデータベース化工程と、を備える。
【選択図】図8

Description

本発明の実施形態は、ドロップレシピ作成方法およびデータベース作成方法に関する。
半導体集積回路の製造技術としてナノインプリント・リソグラフィ技術(以下、単にナノインプリンティング)が知られている。ナノインプリンティングは、半導体集積回路のパターンが形成されたテンプレートを半導体ウェハに塗布されたレジストにプレスすることによって当該テンプレートに形成されているパターンをレジストに転写する技術である。レジスト材料の塗布量の制御は、ウェハへのレジスト材料の塗布量分布を定義したドロップレシピに基づいて行われる。
特開2007−320098号公報 特開2007−296783号公報
本発明の一つの実施形態は、ドロップレシピを簡単に作成するためのドロップレシピ作成方法および当該方法で用いるドロップレシピ作成支援データベースを作成するデータベース作成方法を提供することを目的とする。
本発明の一つの実施形態によれば、半導体集積回路の設計データに基づいてテスト用のドロップレシピを複数作成するテストドロップレシピ作成工程と、前記テスト用のドロップレシピを用いて被処理基板に塗布された硬化性樹脂材料に前記半導体集積回路のパターンが形成されたテンプレートが押印されることにより形成された前記硬化性樹脂材料のパターンの欠陥検査結果に基づいて、前記複数のテスト用のドロップレシピから前記被処理基板上の押印位置毎に最も欠陥数が少ないドロップレシピを選択する選択工程と、前記選択された押印位置毎のドロップレシピを前記半導体集積回路を構成する機能回路ブロック毎に収集してドロップレシピ作成支援データベースを生成するデータベース化工程と、を備えることを特徴とする。
図1−1は、ナノインプリンティングによる転写工程を説明する図である。 図1−2は、ナノインプリンティングによる転写工程を説明する図である。 図1−3は、ナノインプリンティングによる転写工程を説明する図である。 図2は、一枚のウェハ100の俯瞰した図である。 図3は、インプリント位置Zにインプリントされるパターンを説明する図である。 図4は、GDSデータのデータ構造の一例を説明する図である。 図5は、データベース作成装置の構成を説明する図である。 図6は、ドロップレシピ作成支援データベースのデータ構成の一例を説明する図である。 図7は、吐出量補正データに記述される線幅と吐出量との対応関係の一例を示す図である。 図8は、データベース作成方法を説明するフローチャートである。 図9は、ドロップレシピ作成装置の構成を説明する図である。 図10は、ドロップレシピ作成方法を説明するフローチャートである。 図11は、レジスト材料が特定の方向に流れ出すテンプレートパターンの一例を示す図である。 図12は、ドロップレシピ作成支援データベースを構成するIP毎のドロップレシピの一例を説明する図である。
以下に添付図面を参照して、実施形態にかかるインプリント方法およびインプリント装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
(第1の実施形態)
まず、ナノインプリンティングによる一般的な転写工程について説明する。図1−1〜図1−3は、ナノインプリンティングによる転写工程を説明する図である。なお、ここでは一例として、紫外線照射によりレジスト(光硬化性樹脂材料)を硬化させる光ナノインプリントについて説明するが、本実施形態は加熱によりレジスト(熱硬化性樹脂材料)を硬化させる熱ナノインプリンティングにも適用できる。
転写工程では、まず、図1−1に示すように、加工対象のウェハ100(被処理基板の一例)にレジスト材料101(硬化性樹脂材料の一例)が塗布される。インプリント装置には、ウェハ100に対して平行に2次元的に駆動されるレジスト材料101を吐出するノズルを有し、レジスト材料の塗布量分布を定義したドロップレシピに基づいてレジスト材料101の塗布量を局所的に変化させることができるタイプのものがある。ドロップレシピは、デザインパターン(あるいはレジストパターンやテンプレートパターンでもよい)の設計データに基づいて作成される。ドロップレシピは、レジストパターンの密度が高い部分には塗布量を多くし、レジストパターンの密度が低い部分には塗布量を少なくするように定義される。ドロップレシピにおける塗布量分布は、例えばノズルから吐出される一滴のレジスト材料の量(吐出量)と個々の液滴毎の吐出位置とで定義される。図1−1では、このようなタイプのインプリント装置により、テンプレート102の凹部に対応する位置にレジスト材料101の液滴が滴下されている。
続いて、レジスト材料101が塗布されたウェハ100にテンプレート102がプレスされる。すると、レジスト材料101は毛細管現象によりテンプレート102に形成されているテンプレートパターンの凹部に入り込む。レジスト材料101がテンプレートパターンに充分に入り込んだ後、図1−2に示すようにテンプレート102の上方から紫外線が照射される。テンプレート102は、石英などの紫外線(UV光)を透過する材質で構成されており、テンプレート102の上方から照射されたUV光はテンプレート102を透過してレジスト材料101に照射される。レジスト材料101はUV光照射により硬化する。
レジスト材料101の硬化後、テンプレート102が離型され、図1−3に示すように、ウェハ100上に硬化したレジスト材料101によるレジストパターンが形成される。
ウェハ100上に形成されたレジスト材料101は、その後の工程にて、化学機械研磨により研磨される。化学機械研磨が行われる際、ウェハ100内の最も外側に形成されたレジストパターンにはウェハ100の中央部に形成されたレジストパターンと異なる力がかかるため、ウェハ100に形成されたレジストパターンをうまく平坦化できない。したがって、ウェハ100全体が均一なパターンに覆われていることが理想である。
図2は、一枚のウェハ100の俯瞰した図である。図2に示す矩形は夫々1回のインプリントでレジストパターンが形成される領域(以降、1ショット領域という)である。図示するように、ウェハ100は、インプリント位置をずらして複数回インプリントされることによってほぼ全面にレジストパターンが形成される。また、インプリント位置Zのように最も外側の1ショット領域のさらに外側のウェハ100の縁からはみ出てしまうために1ショット分のインプリントができない位置にもインプリントが行われる。
ここで、ウェハ100の最も外側の部分と中央部とで同一のドロップレシピを用いてインプリントを行うと、ウェハ100の最も外側にインプリントした際にレジスト材料がウェハ100の外縁からはみ出してしまう。はみ出したレジスト材料は後々の工程における汚染原因(パーティクル)を発生させる。したがって、ウェハ100内の最も外側の部分のインプリント位置にインプリントする場合には、ウェハ100の中央部のドロップレシピと異なるものを用いる必要がある。
図2の例では、インプリント位置Aは、1ショット領域の4辺が他の1ショット領域に接することになる位置であるが、複数あるインプリント位置Aに同一のドロップレシピを用いてもレジスト材料のはみ出しなどの問題は生じない。すなわち、インプリント位置Aには同一のレジストレシピを使用してインプリントを行うことができる。しかしながら、最も外側に位置するインプリント位置B、インプリント位置C、およびインプリント位置Zでは、インプリント位置Aに用いられるドロップレシピと同一のドロップレシピを用いることはできない。また、最も外側に位置するインプリント位置においても、1辺あるいは2辺が他の1ショット領域に接するインプリント位置Bと3辺が他の1ショット領域に接するインプリント位置Cと1ショット分の完全なレジストパターンをインプリントできないインプリント位置Zとでは同一のドロップレシピを用いることができない。したがって、インプリント位置A、B、C、Zでは夫々異なるドロップレシピが用意される。
図3は、インプリント位置Zにインプリントされるパターンを説明する図である。近年、一定の機能をもつ回路ブロック(機能回路ブロック)を予め設計しておき、その回路ブロックの設計データを適宜組み合わせることで半導体集積回路全体にかかる設計データの作成を高速化する設計手法がある。この予め設計された回路ブロックは半導体IP(以降、単にIP)と呼ばれ、それ自体取引の対象となる。図3に示す1ショットにより形成されるチップ103は、セルa、テスト回路a、テスト回路b、周辺回路a〜eのIPが組み合わされて構成されている。そして、図3に示すインプリント位置Zのうちの紙面右側のインプリント位置Zは、チップ103のうちの周辺回路a、周辺回路dおよび周辺回路eがインプリントされる。
図4は、設計データの一例としてのGDSデータのデータ構造の一例を説明する図である。GDSデータ41は、複数レイヤを有しており、絶縁酸化膜層、金属層など半導体集積回路を構成する異なる層の設計データを異なるレイヤで保持することができるようになっている。さらに、GDSデータは、テキストが記述されるレイヤを備えており、そのレイヤにおいてIP毎に名称、配置位置および配置方向(以降、名称、配置位置および配置方向を属性情報と総称する)が定義される。図4の例によれば、レイヤ41−1に回路ブロック1および回路ブロック2の2つのIPにかかる属性情報が定義されている。
属性情報が定義されるレイヤにおいては、IPをさらに小さい回路ブロックに分割できるときは、属性情報が定義されるレイヤには当該小さい回路ブロックにかかる属性情報がさらに定義される。例えば大きい回路ブロックが当該大きい回路ブロックよりも小さい同一の回路ブロックを複数備えるような場合は、当該小さい回路ブロックの属性情報が定義される。回路ブロックの属性情報同士は階層構造を用いて互いに関連付けられる。図4の例によれば、レイヤ41−1は、回路ブロック1の属性情報の下位の階層に回路ブロック11、回路ブロック12および回路ブロック13の属性が定義され、回路ブロック12の属性情報の下位の階層にさらに4つの回路ブロック121の属性情報が定義されている。
最も小さい回路ブロックに関しては、パターンの形状を定義した設計データが定義される。当該設計データは同じGDSデータの別レイヤに保持される。図4の例によれば、回路ブロック121の3層の設計データがレイヤ41−2、レイヤ41−3、レイヤ41−4に保持されていることを示している。なお、図示していないが、回路ブロック11、回路ブロック13も最も小さい回路ブロックに該当するため、このGDSデータにはこれらのブロックにかかる設計データも保持される。
GDSデータは以上のように構成されているため、1個のテンプレートにかかるパターンの全貌は、最小の構成要素にかかる全ての設計データをレイヤ41−1に定義されている属性情報に基づいて配置することによって把握される。つまり、ドロップレシピを作成するためには設計データを記述したレイヤを含む全レイヤを読み込む必要があるため、ドロップレシピを1つ作成するのに膨大な時間を必要とする。また、半導体集積回路を製造するにあたってインプリント位置毎に最適なドロップレシピを求めるためには、テスト用のドロップレシピを複数種類作成して実際にインプリントを行い、当該テスト用のドロップレシピから欠陥数等の観点から最も成績のよいドロップレシピをインプリント位置毎に選択する作業が必要であり、実際の製造に用いるドロップレシピを決定するまでに要する時間がテスト用のドロップレシピの数に応じて増大するという問題があった。
本発明の実施の形態では、ドロップレシピを作成する作業を簡単化するために、IP毎にインプリント位置毎の最適なドロップレシピを求めておいて、当該求めたドロップレシピをデータベース化しておく。そして、新規の半導体集積回路を製造する際、当該新規の半導体集積回路を構成するIP毎にドロップレシピを前記作成しておいたデータベースから取り出してレイヤ41−1に定義されている属性情報に基づいて組み合わせることによって当該新規の半導体集積回路にかかるインプリント位置毎のドロップレシピを作成できるようにした。
図5は、このようなデータベース(ドロップレシピ作成支援データベース)を作成するためのデータベース作成装置の構成を説明する図である。図示するように、データベース作成装置200は、CPU1、RAM(Random Access Memory)2、ROM(Read Only Memory)3、外部記憶装置4、入力部5、および出力部6を備えている。CPU1、RAM2、ROM3、外部記憶装置4、入力部5、および出力部6はバスラインを介して夫々接続されている。
CPU1は、ドロップレシピ作成支援データベース45を作成するためのコンピュータプログラムであるデータベース作成プログラム21を実行する。入力部5は、マウスやキーボードを備えて構成され、ユーザからのデータベース作成装置200にかかる操作が入力される。入力部5へ入力された操作情報は、CPU1へ送られる。
外部記憶装置4は、例えばハードディスクドライブなどにより構成され、CPU1のデータの入出力装置として用いられる。具体的には、外部記憶装置4には、製造対象の半導体集積回路のGDSデータ41が予め格納される。また、外部記憶装置4には、CPU1が吐出量および吐出位置を夫々変化させて作成したテスト用の複数のドロップレシピ(テストドロップレシピ群42)が格納される。
当該テストドロップレシピ群42は、ユーザによりレジストパターンの試作に使用される。ユーザは、試作の後、試作されたレジストパターンにかかる欠陥検査結果(欠陥検査結果群43)およびCD(Critical Dimension)の測定値(CD測定値群44)を外部記憶装置4に入力する。テストドロップレシピ毎の欠陥検査結果およびCD測定値は、インプリント位置毎に入力される。
CPU1は、欠陥検査結果群43およびCD測定値群44を参照して、テストドロップレシピ群42から最も成績のよいドロップレシピをインプリント位置毎に夫々一つ選択して外部記憶装置4にドロップレシピ作成支援データベース45を生成する。
図6は、ドロップレシピ作成支援データベース45のデータ構成の一例を説明する図である。図示するように、ドロップレシピ作成支援データベース45は、インプリント位置毎にIP毎のドロップレシピを保持している。夫々のドロップレシピは、IP毎に固有の名称およびインプリント位置に固有の名称をデータ内部あるいはファイル名に組み込まれているなどにより、夫々のドロップレシピは、IPおよびインプリント位置に対応づけられている。
テンプレート製造時のプロセスばらつきなどに起因して、納品される個々のテンプレートは線幅のばらつきが生じている。第1の実施形態では、IP毎のドロップレシピに使用したテンプレートの代表線幅を対応づけておく。テンプレートの製造業者は、通常、製造したテンプレートに対して検査を行い、テンプレートに検査結果を成績表として添付して納品する。テンプレートの代表線幅は、テンプレートの納品時に添付されている成績表から取得することもできる。
CPU1は、テストドロップレシピ群42、欠陥検査結果群43、およびCD測定値群44から、テンプレートパターンの線幅と、当該線幅から意図した線幅のレジストパターンが得られる吐出量と、の対応関係を求め、求めた対応関係を吐出量補正データ46として外部記憶装置4に出力する。図7は、吐出量補正データ46に記述される線幅と吐出量との対応関係の一例を示す図である。図示するように、当該対応関係は、線幅が大きくなるに従って吐出量が小さくなることを示している。
ユーザは、1つのテンプレートにかかるドロップレシピを作成して、当該作成したドロップレシピの吐出量を吐出量補正データ46に基づいて調整(補正)することで、同じ設計データにかかる個々のテンプレートの線幅のばらつきに起因する仕上がり形状のばらつきを小さく抑えることができるようになる。
出力部6は、液晶モニタなどの表示装置であり、CPU1からの指示に基づいて、操作画面などオペレータに対する出力情報を表示する。
なお、データベース作成装置200で実行されるデータベース作成プログラム21を、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供または配布するように構成しても良い。また、データベース作成プログラム21をインターネット等のネットワーク経由で提供または配布するように構成してもよい。また、ROM3や外部記憶装置4等に予め組み込んでデータベース作成装置200に提供するように構成してもよい。また、データベース作成プログラム21を、CD−ROMなどの記録媒体に記録して提供または配布するように構成してもよい。
次に、データベース作成装置200を用いてドロップレシピ作成支援データベース45を作成するデータベース作成方法を説明する。
図8は、データベース作成方法を説明するフローチャートである。図示するように、まず、CPU1は外部記憶装置4からGDSデータ41を取得する(ステップS1)。CPU1は、取得したGDSデータ41の全レイヤを解釈してテストドロップレシピ群42を生成する(ステップS2)。
ユーザは、インプリント位置毎に当該テストドロップレシピ群42のうちの全てのインプリント位置についてテストドロップレシピ群42のうちの全てのテストドロップレシピを用いてレジストパターンを試作し(ステップS3)、試作したレジストパターンについてCD測定および欠陥検査を実行する(ステップS4)。ユーザは、得られた欠陥検査結果群43およびCD測定値群44を外部記憶装置4に格納する。
CPU1は、外部記憶装置4に格納された欠陥検査結果群43およびCD測定値群44を取得し(ステップS5)、取得した欠陥検査結果群43およびCD測定値群44に基づいてテストドロップレシピ群のうちから最も成績のよいドロップレシピをインプリント位置毎に選抜する(ステップS6)。そして、CPU1は、選抜したドロップレシピをIP毎に分解する(ステップS7)。そして、CPU1は、分解して得られたIP毎のドロップレシピを予め定められた標準方向となるように反転もしくは回転またはその両方を行う(ステップS8)。これにより、回転すると同一のIPや鏡面対称のIPにかかるドロップレシピを一つのIPにかかるドロップレシピとして管理することができ、データベースをサイズダウンできる。
そして、CPU1は、IP毎のドロップレシピにIPの名称、インプリント位置の名称、試作に使用したテンプレートの代表線幅を付してドロップレシピ作成支援データベース45を生成する(ステップS9)。さらに、CPU1は、吐出量補正データ46を生成する(ステップS10)。そしてデータベース作成方法が終了となる。
このように、本発明の第1の実施形態によれば、設計データ(GDSデータ41)に基づいてテスト用のドロップレシピ(テストドロップレシピ群42)を複数作成し、作成したテスト用のドロップレシピを用いて試作されたレジストパターンの欠陥検査結果(欠陥検査結果群43)に基づいて、複数のテスト用のドロップレシピからインプリント位置毎に最も欠陥数が少ないドロップレシピを選択し、選択したドロップレシピをIP毎にデータベース化してドロップレシピ作成支援データベース45を生成するようにしたので、新規の半導体集積回路にかかるドロップレシピを作成する際、当該新規の半導体集積回路のGDSデータ41の属性情報に基づいて当該新規の半導体集積回路を構成するIP毎にドロップレシピを組み合わせることでレジストレシピを作成することができるので、全レイヤ分のGDSデータ41を読み出す必要がないので、簡単かつ高速に新規の半導体集積回路にかかるドロップレシピを作成することができる。また、ドロップレシピ作成支援データベース45は、インプリント位置毎にIP毎のドロップレシピを保持しているので、新規の半導体集積回路にかかるドロップレシピをインプリント位置毎に作成することができる。また、ドロップレシピ作成支援データベース45は、IP毎にドロップレシピを保持しているので、インプリント位置Zのように1ショット分のインプリントができないような場合、インプリントできる部分にかかる属性情報のみを用いてIP毎のドロップレシピを配置すればよいので、インプリント位置Zに使用するドロップレシピを簡単かつ高速に作成することができる。
(第2の実施形態)
図9は、ドロップレシピ作成支援データベース45を使用して新規の半導体集積回路にかかるテンプレートのドロップレシピを作成するドロップレシピ作成装置の構成を説明する図である。図示するように、ドロップレシピ作成装置300は、データベース作成装置200と同様のコンピュータ構成を備えており、外部記憶装置4に格納される内容およびCPU1が実行するプログラムが異なる。
CPU1は、ドロップレシピ作成支援データベース45を用いてインプリント位置毎のドロップレシピ(ドロップレシピ群47)を作成するためのコンピュータプログラムであるドロップレシピ作成プログラム22を実行する。入力部5は、マウスやキーボードを備えて構成され、ユーザからのドロップレシピ作成装置300にかかる操作が入力される。入力部5へ入力された操作情報は、CPU1へ送られる。
外部記憶装置4は、例えばハードディスクドライブなどにより構成され、CPU1のデータの入出力装置として用いられる。具体的には、外部記憶装置4には、新規に製造する半導体集積回路のGDSデータ41、ドロップレシピ作成支援データベース45、吐出量補正データ46が予め格納される。また、外部記憶装置4には、CPU1が作成したドロップレシピ群47が格納される。
出力部6は、液晶モニタなどの表示装置であり、CPU1からの指示に基づいて、操作画面などオペレータに対する出力情報を表示する。
なお、ドロップレシピ作成装置300で実行されるドロップレシピ作成プログラム22を、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供または配布するように構成しても良い。また、ドロップレシピ作成プログラム22をインターネット等のネットワーク経由で提供または配布するように構成してもよい。また、ROM3や外部記憶装置4等に予め組み込んでドロップレシピ作成装置300に提供するように構成してもよい。また、ドロップレシピ作成プログラム22を、CD−ROMなどの記録媒体に記録して提供または配布するように構成してもよい。
図10は、ドロップレシピ作成装置300を使用して実現するドロップレシピ作成方法を説明するフローチャートである。図示するように、CPU1は、まず、外部記憶装置4からGDSデータ41を取得する(ステップS21)。そして、CPU1は、GDSデータ41が含む属性情報が定義されているレイヤ41−1から製造対象の半導体集積回路を構成するIPの属性情報を抽出する(ステップS22)。
そして、CPU1は、ウェハ100上のインプリント位置を1つ指定する(ステップS23)。そして、CPU1は、ドロップレシピ作成支援データベース45から、指定された位置における製造対象の半導体集積回路を構成するIPにかかるドロップレシピを抽出する(ステップS24)。具体的には、CPU1は、抽出した属性情報に含まれるIPの名称と指定されたインプリント位置を検索キーとしてドロップレシピ作成支援データベース45を検索し、ドロップレシピを抽出する。
そして、CPU1は、抽出したドロップレシピを属性情報に記述されている配置位置および配置方向に従って配置し、指定されたインプリント位置における1ショットにかかるドロップレシピを完成させる(ステップS25)。
そして、CPU1は、全てのインプリント位置を指定済みであるか否かを判定する(ステップS26)。未指定のインプリント位置がある場合(ステップS26、No)、ステップS23に移行してCPU1は未指定のインプリント位置のうちの1つを指定する。全てのインプリント位置が指定済みである場合(ステップS26、Yes)、CPU1は、製造にあたり使用されるテンプレートの代表線幅の入力を受け付ける(ステップS27)。代表線幅は、例えばユーザにより入力部5から入力される。CPU1は、入力された代表線幅を用いて吐出量補正データ46を検索して、当該代表線幅に対応する吐出量を算出する(ステップS28)。そして、CPU1は、インプリント位置毎のドロップレシピの吐出量を算出した吐出量で補正し(ステップS29)、インプリント位置毎のドロップレシピ(ドロップレシピ群47)が完成する。
このように、本発明の第2の実施形態によれば、GDSデータ41から当該半導体集積回路を構成するIPの配置位置を抽出し、ドロップレシピ作成支援データベース45から、所望のインプリント位置にかかる前記半導体集積回路を構成するIPのドロップレシピを抽出し、抽出したドロップレシピを抽出した対応する配置位置に基づいて配置して、前記半導体集積回路のテンプレートにかかるドロップレシピを作成するように構成したので、ドロップレシピを作成する毎にGDSデータ41を構成する全レイヤを読み出す必要がないので、簡単かつ高速にドロップレシピを作成できるようになる。
また、半導体集積回路のテンプレートの代表線幅に基づいて、前記テンプレートにかかるドロップレシピにおける硬化性樹脂材料の吐出量を補正するようにしたので、個々のテンプレート毎にドロップレシピを作成することなくインプリントを実行することができるようになる。
(第3の実施形態)
欠陥数に影響を与えるレジスト材料にかかる性質として、収縮率、弾性力、基材密着力、帯電性、耐溶剤性、フッ素含有率などがある。これらの性質は、どれか1つの性質を向上させると他の性質が劣化するという関係を有しているものがあり、全ての性質について最も望ましい組成とすることはできない。したがって、通常は、レジスト材料は1ショット中の欠陥数ができるだけ少なくなるように組成が調整された1種類のレジスト材料を用いてインプリントが行われる。
ところで、近年、1つのテンプレート内で複数種類のレジスト材料を滴下する塗布装置が開発されつつある。そのような塗布装置を用いる場合、局所的に最適なレジスト材料を選択して塗布することが可能となる。そこで、第1の実施形態においてテストドロップレシピ群42を作成するとき(ステップS2)、夫々異なるレジスト材料を指定したレジストパターンを作成するようにするとよい。
このように、ドロップレシピ作成支援データベース45を使用するレジスト材料を含めて最適化したドロップレシピで構成するようにすることで、レジスト材料を局所的に変化させたドロップレシピを簡単かつ高速に作成することができる。
例えば、ラインアンドスペースを多く含むメモリセルのようなIPは、離型時に摩擦により帯電し、帯電した電荷によりラインが倒れて欠陥が生じやすい傾向がある。そこで、このようなIPに対しては他のIPより帯電しにくい組成のレジスト材料を使用することができる。
(第4の実施形態)
前述のように、ドロップレシピはGDSデータに基づいて定められるが、ラインアンドパターンのように異方性のある複数のパターンが極度に偏向して配列されている場合、テンプレートの押印時にレジスト材料が特定の方向に流れ出して、意図したようにレジスト材料がテンプレート全面に行き渡らず、結果として欠陥の増加を引き起こす場合がある。
例えば図11に示したテンプレートパターンは、レジスト材料が特定の方向に流れ出すテンプレートパターンの一例を示す図である。黒塗りの矩形は、形成されるレジストパターンを示している。当該テンプレートパターンは、夫々ラインアンドパターンを備えるIPa、IPb、IPc、IPdの4つのIPを含んでいる。ラインアンドパターンを押印した際、レジスト材料は、ラインに沿った方向に流れやすい。したがって、図11の斜線に示した領域にレジスト材料が流れ出してくる傾向がある。
そこで、レジスト材料の特定方向への流出をせき止めるために、レジスト材料が流れ出しやすい方向に粘度が高いレジスト材料を配置するようにドロップレシピ作成支援データベースを構成するIP毎のドロップレシピを作成するようにするとよい。
図12は、ドロップレシピ作成支援データベースを構成するIP毎のドロップレシピの一例を説明する図である。図示するように、各IP(IPa〜d)のドロップレシピにおいて、ラインの部分には欠陥数を低減する観点から選択されたレジスト材料101−1が塗布される。そして、ラインの終端部には、レジスト材料101−1よりも粘度が高いレジスト材料101−2がラインの並び方向に一列に塗布される。これにより、レジスト材料101−1がライン方向に流れ出しても、レジスト材料101−2により形成された柵により流れが阻害され、レジスト材料101−1の特定方向への流出を防止することができる。なお、本図ではレジスト材料101−2はラインの終端部にラインの並び方向に塗布されているが、IP毎のパターンを囲むように全部の辺に沿ってレジスト材料101−2を塗布するようにドロップレシピを作成してもよい。
このように、本発明の第4の実施形態によれば、テスト用のドロップレシピは、半導体集積回路を構成するIP毎にインプリント時にレジスト材料の流出を阻害する位置に前記レジスト材料よりも粘度が高いレジスト材料を配置したものとすることにより、IP毎の特定方向へのレジスト材料の流出を防止することができるようになる。
なお、第1〜第4の実施形態の説明では、ドロップレシピ作成支援データベース45はIP毎のドロップレシピで構成されるものとして説明したが、GDSデータ41に属性情報が定義されているどの階層の回路ブロックをドロップレシピ作成支援データベース45が保持するドロップレシピの単位としてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
21 データベース作成プログラム、22 ドロップレシピ作成プログラム、41 GDSデータ、42 テストドロップレシピ群、43 欠陥検査結果群、44 CD測定値群、45 ドロップレシピ作成支援データベース、46 吐出量補正データ、47 ドロップレシピ群、100 ウェハ、101 レジスト材料、102 テンプレート、200 データベース作成装置、300 ドロップレシピ作成装置。

Claims (8)

  1. 半導体集積回路の設計データに基づいてテスト用のドロップレシピを複数作成するテストドロップレシピ作成工程と、
    前記テスト用のドロップレシピを用いて被処理基板に塗布された硬化性樹脂材料に前記半導体集積回路のパターンが形成されたテンプレートが押印されることにより形成された前記硬化性樹脂材料のパターンの欠陥検査結果に基づいて、前記複数のテスト用のドロップレシピから前記被処理基板上の押印位置毎に最も欠陥数が少ないドロップレシピを選択する選択工程と、
    前記選択された押印位置毎のドロップレシピを前記半導体集積回路を構成する機能回路ブロック毎に収集してドロップレシピ作成支援データベースを生成するデータベース化工程と、
    を備えることを特徴とするデータベース作成方法。
  2. 前記データベース化工程は、
    前記選択された押印位置毎のドロップレシピを機能回路ブロック毎に分解する分解工程と、
    前記分解されたドロップレシピを反転/回転して基準方向にそろえる方向合わせ工程と、
    を含むことを特徴とする請求項1に記載のデータベース作成方法。
  3. 前記テスト用のドロップレシピにかかるレジストパターンのCD測定値に基づいてテンプレートパターンの線幅と所望のレジストパターンの線幅が得られるための硬化性樹脂材料の一滴当たりの吐出量とを対応づけた吐出量補正データを作成する吐出量補正データ作成工程をさらに備える、
    ことを特徴とする請求項1に記載のデータベース作成方法。
  4. 前記テストドロップレシピ作成工程において生成されるテスト用のドロップレシピは、使用する硬化性樹脂材料の組成が夫々異なる、ことを特徴とする請求項1に記載のデータベース作成方法。
  5. 前記テストドロップレシピ作成工程において生成されるテスト用のドロップレシピは、前記半導体集積回路を構成する機能回路ブロック毎に前記テンプレートの押印時に前記硬化性樹脂材料を流出を阻害する位置に前記硬化性樹脂材料よりも粘度が高い第二の硬化性樹脂材料を配置したドロップレシピである、
    ことを特徴とする請求項1に記載のデータベース作成方法。
  6. 半導体集積回路の設計データから当該半導体集積回路を構成する複数の機能回路ブロックの配置位置を抽出する機能回路ブロック情報抽出工程と、
    機能回路ブロック毎のドロップレシピを押印位置毎に保持するドロップレシピ作成支援データベースから、所望の押印位置にかかる前記半導体集積回路を構成する複数の機能回路ブロックのドロップレシピを抽出するドロップレシピ抽出工程と、
    前記抽出した複数のドロップレシピを前記抽出した対応する配置位置に基づいて配置して、前記半導体集積回路のテンプレートにかかるドロップレシピを作成するドロップレシピ配置工程と、
    を備えることを特徴とするドロップレシピ作成方法。
  7. 前記機能回路ブロック情報抽出工程において、前記複数の機能回路ブロックの配置位置とともに配置方向を抽出し、
    前記ドロップレシピ配置工程において、前記抽出した複数の機能回路ブロックのドロップレシピを前記抽出した配置位置と配置方向とに基づいて配置する、
    ことを特徴とする請求項6に記載のドロップレシピ作成方法。
  8. 前記半導体集積回路のテンプレートの代表線幅に基づいて、前記テンプレートにかかるドロップレシピにおける硬化性樹脂材料の吐出量を補正する補正工程をさらに備える、
    ことを特徴とする請求項6に記載のドロップレシピ作成方法。
JP2010260293A 2010-11-22 2010-11-22 ドロップレシピ作成方法およびデータベース作成方法 Pending JP2012114157A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010260293A JP2012114157A (ja) 2010-11-22 2010-11-22 ドロップレシピ作成方法およびデータベース作成方法
US13/238,615 US8560977B2 (en) 2010-11-22 2011-09-21 Drop recipe creating method, database creating method and medium
US14/883,569 USRE46901E1 (en) 2010-11-22 2015-10-14 Drop recipe creating method, database creating method and medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010260293A JP2012114157A (ja) 2010-11-22 2010-11-22 ドロップレシピ作成方法およびデータベース作成方法

Publications (1)

Publication Number Publication Date
JP2012114157A true JP2012114157A (ja) 2012-06-14

Family

ID=46065355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010260293A Pending JP2012114157A (ja) 2010-11-22 2010-11-22 ドロップレシピ作成方法およびデータベース作成方法

Country Status (2)

Country Link
US (2) US8560977B2 (ja)
JP (1) JP2012114157A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076504A (ja) * 2013-10-09 2015-04-20 大日本印刷株式会社 モールド管理システム
JP2015213130A (ja) * 2014-05-02 2015-11-26 キヤノン株式会社 インプリント装置、インプリント方法、および物品の製造方法
JP2015233101A (ja) * 2014-06-10 2015-12-24 キヤノン株式会社 インプリント装置、インプリント方法、および物品の製造方法
KR20160054405A (ko) 2014-11-06 2016-05-16 캐논 가부시끼가이샤 임프린트 시스템 및 물품의 제조 방법
JP2016178127A (ja) * 2015-03-18 2016-10-06 キヤノン株式会社 インプリントシステム、および物品の製造方法
JP2017118057A (ja) * 2015-12-25 2017-06-29 キヤノン株式会社 インプリント装置の調整方法、インプリント方法および物品製造方法
JP2017162923A (ja) * 2016-03-08 2017-09-14 東芝メモリ株式会社 パターン形成方法およびインプリント装置
US9804503B2 (en) 2014-02-17 2017-10-31 Toshiba Memory Corporation Resist placing method and resist placing program
JP2021141259A (ja) * 2020-03-06 2021-09-16 キヤノン株式会社 決定方法、インプリント方法、インプリント装置、物品の製造方法及びプログラム

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012159448A (ja) * 2011-02-02 2012-08-23 Toshiba Corp 欠陥検査方法および半導体装置の製造方法
JP6602033B2 (ja) * 2015-03-31 2019-11-06 キヤノン株式会社 インプリント装置、供給量分布の作成方法、インプリント方法、及び物品の製造方法
US10331028B2 (en) * 2015-11-12 2019-06-25 Toshiba Memory Corporation Imprinting apparatus, recording medium, and imprinting method
US10783290B2 (en) * 2017-09-28 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. IC manufacturing recipe similarity evaluation methods and systems
US10725375B2 (en) 2018-12-04 2020-07-28 Canon Kabushiki Kaisha Using non-linear fluid dispensers for forming thick films
JP7286400B2 (ja) * 2019-04-24 2023-06-05 キヤノン株式会社 成形装置、決定方法、および物品製造方法

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3689747A (en) * 1970-12-09 1972-09-05 Ibm Digital evaporation monitor system
US5580500A (en) * 1993-08-30 1996-12-03 Kabushiki Kaisha Kobe Seiko Sho Method of manufacturing carbon substrate
US6122564A (en) * 1998-06-30 2000-09-19 Koch; Justin Apparatus and methods for monitoring and controlling multi-layer laser cladding
US6580959B1 (en) * 1999-03-11 2003-06-17 Precision Optical Manufacturing (Pom) System and method for remote direct material deposition
US6467076B1 (en) * 1999-04-30 2002-10-15 Nicolas Bailey Cobb Method and apparatus for submicron IC design
US6415193B1 (en) * 1999-07-08 2002-07-02 Fabcentric, Inc. Recipe editor for editing and creating process recipes with parameter-level semiconductor-manufacturing equipment
US6912330B2 (en) * 2001-05-17 2005-06-28 Sioptical Inc. Integrated optical/electronic circuits and associated methods of simultaneous generation thereof
JP4592235B2 (ja) * 2001-08-31 2010-12-01 株式会社東芝 生産装置の故障診断方法及び生産装置の故障診断システム
JP2003077907A (ja) * 2001-08-31 2003-03-14 Toshiba Corp 生産装置の異常停止回避方法及び異常停止回避システム
US6560751B1 (en) * 2001-11-06 2003-05-06 Sony Corporation Total overlay feed forward method for determination of specification satisfaction
US7181303B2 (en) * 2002-04-15 2007-02-20 Sap Aktiengesellschaft Building blocks for describing process flows
US6775818B2 (en) * 2002-08-20 2004-08-10 Lsi Logic Corporation Device parameter and gate performance simulation based on wafer image prediction
US20050026455A1 (en) * 2003-05-30 2005-02-03 Satomi Hamada Substrate processing apparatus and substrate processing method
EP1526411A1 (en) * 2003-10-24 2005-04-27 Obducat AB Apparatus and method for aligning surface
WO2007024323A2 (en) * 2005-06-17 2007-03-01 The University Of North Carolina At Chapel Hill Nanoparticle fabrication methods, systems, and materials
KR100631009B1 (ko) * 2004-02-05 2006-10-04 (주)사나이시스템 마스크 레이아웃으로부터 입체 구조물을 자동 생성하는 방법
US7159205B1 (en) * 2004-05-04 2007-01-02 Advanced Micro Devices, Inc. Use of non-lithographic shrink techniques for fabrication/making of imprints masks
US7648767B2 (en) * 2004-06-01 2010-01-19 Dow Corning Corporation Material composition for nano- and micro-lithography
US7939003B2 (en) * 2004-08-11 2011-05-10 Cornell Research Foundation, Inc. Modular fabrication systems and methods
WO2006035859A1 (ja) * 2004-09-30 2006-04-06 Japan Science And Technology Agency 自己組織化材料のパターニング方法、及び自己組織化材料パターニング基板とその生産方法、並びに自己組織化材料パターニング基板を用いたフォトマスク
CN100511599C (zh) * 2005-03-30 2009-07-08 松下电器产业株式会社 灰化设备、灰化方法及杂质掺入设备
JP4834866B2 (ja) * 2005-06-02 2011-12-14 ダウ・コーニング・コーポレイション ナノパターニング方法、硬化されたレジストフィルム及び該レジストフィルムを含有する物品
US7334202B1 (en) * 2005-06-03 2008-02-19 Advanced Micro Devices, Inc. Optimizing critical dimension uniformity utilizing a resist bake plate simulator
US8132130B2 (en) * 2005-06-22 2012-03-06 Asml Masktools B.V. Method, program product and apparatus for performing mask feature pitch decomposition for use in a multiple exposure process
DE102006019935B4 (de) * 2006-04-28 2011-01-13 Advanced Micro Devices, Inc., Sunnyvale SOI-Transistor mit reduziertem Körperpotential und ein Verfahren zur Herstellung
JP2007296783A (ja) 2006-05-01 2007-11-15 Canon Inc 加工装置及び方法、並びに、デバイス製造方法
JP4819577B2 (ja) 2006-05-31 2011-11-24 キヤノン株式会社 パターン転写方法およびパターン転写装置
US7613538B2 (en) * 2006-07-24 2009-11-03 Hewlett-Packard Development Company, L.P. Compensation for distortion in contact lithography
JP2008091782A (ja) 2006-10-04 2008-04-17 Toshiba Corp パターン形成用テンプレート、パターン形成方法、及びナノインプリント装置
JP5371240B2 (ja) * 2006-12-27 2013-12-18 株式会社半導体エネルギー研究所 配線の作製方法
JP4922774B2 (ja) 2007-01-26 2012-04-25 株式会社東芝 パターン形成方法及びパターン形成用モールド
US8010321B2 (en) * 2007-05-04 2011-08-30 Applied Materials, Inc. Metrics independent and recipe independent fault classes
US8245161B1 (en) * 2007-08-16 2012-08-14 Kla-Tencor Corporation Verification of computer simulation of photolithographic process
JP4908369B2 (ja) * 2007-10-02 2012-04-04 株式会社東芝 インプリント方法及びインプリントシステム
US8825189B2 (en) * 2007-11-13 2014-09-02 Fisher Rosemount Systems, Inc. Methods and apparatus to execute an auxiliary recipe and a batch recipe associated with a process control system
US8150541B2 (en) * 2007-11-13 2012-04-03 Fisher-Rosemount Systems, Inc. Methods and apparatus to modify a recipe process flow associated with a process control system during recipe execution
US8555206B2 (en) * 2007-12-21 2013-10-08 Fisher-Rosemount Systems, Inc. Methods and apparatus to present recipe progress status information
US8191021B2 (en) * 2008-01-28 2012-05-29 Actel Corporation Single event transient mitigation and measurement in integrated circuits
US8293354B2 (en) * 2008-04-09 2012-10-23 The Regents Of The University Of Michigan UV curable silsesquioxane resins for nanoprint lithography
JP2010030153A (ja) * 2008-07-29 2010-02-12 Toshiba Corp パターン形成方法及びパターン形成装置
US8198663B2 (en) * 2008-07-29 2012-06-12 International Business Machines Corporation Structure for dual contact trench capacitor and structure thereof
US20100154826A1 (en) * 2008-12-19 2010-06-24 Tokyo Electron Limited System and Method For Rinse Optimization
JP2010171338A (ja) * 2009-01-26 2010-08-05 Toshiba Corp パターン生成方法及びパターン形成方法
JP4892026B2 (ja) * 2009-03-19 2012-03-07 株式会社東芝 パターン形成方法
JP5443070B2 (ja) * 2009-06-19 2014-03-19 東京エレクトロン株式会社 インプリントシステム
US8343371B2 (en) * 2010-01-15 2013-01-01 Tokyo Electron Limited Apparatus and method for improving photoresist properties using a quasi-neutral beam
US8336003B2 (en) * 2010-02-19 2012-12-18 International Business Machines Corporation Method for designing optical lithography masks for directed self-assembly
US8834695B2 (en) * 2010-03-09 2014-09-16 Sparkle Power Inc. Droplet manipulations on EWOD microelectrode array architecture
JP5238742B2 (ja) * 2010-03-19 2013-07-17 株式会社東芝 加工方法および加工装置
JP5337114B2 (ja) * 2010-07-30 2013-11-06 株式会社東芝 パタン形成方法
JP2012069701A (ja) * 2010-09-22 2012-04-05 Toshiba Corp インプリント方法、半導体集積回路製造方法およびドロップレシピ作成方法
US20120117520A1 (en) * 2010-11-08 2012-05-10 NGR, Inc. Systems And Methods For Inspecting And Controlling Integrated Circuit Fabrication Using A Calibrated Lithography Simulator
JP2012114158A (ja) * 2010-11-22 2012-06-14 Toshiba Corp インプリント方法およびインプリント装置
JP2012169475A (ja) * 2011-02-15 2012-09-06 Toshiba Corp インプリント装置および半導体基板の製造方法
US8533639B2 (en) * 2011-09-15 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Optical proximity correction for active region design layout
US8527915B2 (en) * 2011-11-01 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for modifying doped region design layout during mask preparation to tune device performance

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076504A (ja) * 2013-10-09 2015-04-20 大日本印刷株式会社 モールド管理システム
US9804503B2 (en) 2014-02-17 2017-10-31 Toshiba Memory Corporation Resist placing method and resist placing program
JP2015213130A (ja) * 2014-05-02 2015-11-26 キヤノン株式会社 インプリント装置、インプリント方法、および物品の製造方法
US10406743B2 (en) 2014-05-02 2019-09-10 Canon Kabushiki Kaisha Imprint apparatus, imprint method, and method of manufacturing article
JP2015233101A (ja) * 2014-06-10 2015-12-24 キヤノン株式会社 インプリント装置、インプリント方法、および物品の製造方法
US10197910B2 (en) 2014-06-10 2019-02-05 Canon Kabushiki Kaisha Imprint apparatus, imprint method, and method of manufacturing article
CN105589296A (zh) * 2014-11-06 2016-05-18 佳能株式会社 压印系统及物品的制造方法
JP2016092270A (ja) * 2014-11-06 2016-05-23 キヤノン株式会社 インプリントシステム及び物品の製造方法
KR102004578B1 (ko) * 2014-11-06 2019-07-26 캐논 가부시끼가이샤 임프린트 시스템 및 물품의 제조 방법
KR20160054405A (ko) 2014-11-06 2016-05-16 캐논 가부시끼가이샤 임프린트 시스템 및 물품의 제조 방법
US10661486B2 (en) 2014-11-06 2020-05-26 Canon Kabushiki Kaisha Imprint system and method of manufacturing article
JP2016178127A (ja) * 2015-03-18 2016-10-06 キヤノン株式会社 インプリントシステム、および物品の製造方法
US10451965B2 (en) 2015-03-18 2019-10-22 Canon Kabushiki Kaisha Imprint system and method of manufacturing article
JP2017118057A (ja) * 2015-12-25 2017-06-29 キヤノン株式会社 インプリント装置の調整方法、インプリント方法および物品製造方法
JP2017162923A (ja) * 2016-03-08 2017-09-14 東芝メモリ株式会社 パターン形成方法およびインプリント装置
JP2021141259A (ja) * 2020-03-06 2021-09-16 キヤノン株式会社 決定方法、インプリント方法、インプリント装置、物品の製造方法及びプログラム
JP7397721B2 (ja) 2020-03-06 2023-12-13 キヤノン株式会社 決定方法、インプリント方法、インプリント装置、物品の製造方法及びプログラム

Also Published As

Publication number Publication date
US20120131056A1 (en) 2012-05-24
US8560977B2 (en) 2013-10-15
USRE46901E1 (en) 2018-06-19

Similar Documents

Publication Publication Date Title
JP2012114157A (ja) ドロップレシピ作成方法およびデータベース作成方法
US9651860B2 (en) Imprinting method and imprinting apparatus, sample shot extraction method, and article manufacturing method using same
JP7507802B2 (ja) シミュレーション方法、シミュレーション装置、膜形成装置、物品の製造方法、およびプログラム
JP6823374B2 (ja) パターンの欠陥の分析を行う方法、インプリント装置、及び物品の製造方法
US8392855B2 (en) Transferring pattern onto semiconductor substrate using optimum transfer condition determined for each divided area
US20110143271A1 (en) Pattern generating method and process determining method
US11577433B2 (en) Imprint apparatus, method of manufacturing article, planarized layer forming apparatus, information processing apparatus, and determination method
US20120315349A1 (en) Template, template manufacturing method, and template manufacturing apparatus
JP6300459B2 (ja) インプリント装置およびインプリント方法、それを用いた物品の製造方法
JP5366903B2 (ja) インプリントリソグラフィ方法及び装置
KR101790460B1 (ko) 임프린트용 형의 패턴의 결정 방법, 임프린트 방법 및 장치
JP6679328B2 (ja) インプリント装置、制御方法及び物品の製造方法
JP2011061029A (ja) インプリント方法および装置
Takeishi et al. Nanoimprint system development and status for high volume semiconductor manufacturing
JP2017055115A (ja) インプリント装置、物品製造方法、レシピ生成装置、レシピを変更する方法およびプログラム
JP6281592B2 (ja) レプリカテンプレートの製造方法
JP5906598B2 (ja) 半導体インプリント用テンプレート
Khusnatdinov et al. High-throughput jet and flash imprint lithography for advanced semiconductor memory
JP2012234901A (ja) インプリント装置の動作方法及びインプリント用テンプレートの管理装置の動作方法
JP6395352B2 (ja) インプリント装置およびインプリント方法、それを用いた物品の製造方法
US20180370091A1 (en) Imprint apparatus, method of manufacturing article, information processing apparatus, method of supporting map editing, and storage medium
JP2012243799A (ja) インプリント方法及びテンプレートの欠陥検査方法
US20130069278A1 (en) Pattern formation device, method for pattern formation, and program for pattern formation
JP6566843B2 (ja) パターン形成方法、インプリントシステムおよび物品製造方法
JP7475147B2 (ja) 表示制御方法、編集支援方法、物品製造方法、プログラムおよび情報処理装置