JP2012181308A - Electro-optical device and electronic device - Google Patents
Electro-optical device and electronic device Download PDFInfo
- Publication number
- JP2012181308A JP2012181308A JP2011043597A JP2011043597A JP2012181308A JP 2012181308 A JP2012181308 A JP 2012181308A JP 2011043597 A JP2011043597 A JP 2011043597A JP 2011043597 A JP2011043597 A JP 2011043597A JP 2012181308 A JP2012181308 A JP 2012181308A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- electrode
- capacitor
- pixel electrode
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
本発明は、電気光学装置および電子機器に関する。 The present invention relates to an electro-optical device and an electronic apparatus.
上記電気光学装置として、基板上に、走査線と、データ線と、画素ごとに設けられた画素電極と、薄膜トランジスターと、該薄膜トランジスターの半導体層と画素電極との間に積層され、該半導体層のドレイン領域および画素電極間を中継する中継配線と、データ線と中継配線間に積層され、所定電位に保持される第1シールド層と、画素電極および中継配線間に積層され、所定電位に保持される第2シールド層とを備えた電気光学装置が知られている(特許文献1)。 As the electro-optical device, a scanning line, a data line, a pixel electrode provided for each pixel, a thin film transistor, and a semiconductor layer of the thin film transistor and the pixel electrode are stacked on the substrate. A relay wiring that relays between the drain region of the layer and the pixel electrode; a first shield layer that is stacked between the data line and the relay wiring and held at a predetermined potential; and a layer that is stacked between the pixel electrode and the relay wiring and has a predetermined potential An electro-optical device including a second shield layer to be held is known (Patent Document 1).
上記特許文献1の電気光学装置によれば、画像信号に乗る電磁波ノイズを低減して高品位の画像表示が得られるとしている。 According to the electro-optical device disclosed in Patent Document 1, high-quality image display can be obtained by reducing electromagnetic noise on the image signal.
しかしながら、特許文献1の電気光学装置では、薄膜トランジスターのゲート電極と、ソース領域に接続されたデータ線との間には、シールド層が存在していない。それゆえに、データ線の電位のゆらぎがゲート電極の電位に影響して、薄膜トランジスターからの適正な出力電位が得られず、例えばクロストークなどの表示不具合を招くおそれがあった。 However, in the electro-optical device of Patent Document 1, there is no shield layer between the gate electrode of the thin film transistor and the data line connected to the source region. Therefore, the fluctuation of the potential of the data line affects the potential of the gate electrode, so that an appropriate output potential from the thin film transistor cannot be obtained, and there is a possibility of causing display defects such as crosstalk.
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。 SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.
[適用例1]本適用例の電気光学装置は、画素電極と、データ線と、前記画素電極に対応して設けられ前記データ線と電気的に接続されたトランジスターと、前記トランジスター及び前記画素電極と電気的に接続された保持容量と、前記トランジスターと前記画素電極との間に設けられ、前記データ線と前記保持容量とを含む少なくとも5層の導電層と、を備え、前記少なくとも5層の導電層が1層おきに固定電位とされていることを特徴とする。 Application Example 1 An electro-optical device according to this application example includes a pixel electrode, a data line, a transistor provided corresponding to the pixel electrode and electrically connected to the data line, the transistor, and the pixel electrode. A storage capacitor electrically connected to the transistor, and at least five conductive layers provided between the transistor and the pixel electrode and including the data line and the storage capacitor. The conductive layer has a fixed potential every other layer.
この構成によれば、固定電位に接続され1層おきに配置された導電層をシールド層として機能させ、トランジスターと画素電極との間における配線間の電磁波シールド性が向上した電気光学装置を提供できる。 According to this configuration, it is possible to provide an electro-optical device in which the conductive layers connected to a fixed potential and arranged every other layer function as a shield layer, and the electromagnetic wave shielding property between wirings between the transistor and the pixel electrode is improved. .
[適用例2]上記適用例の電気光学装置において、前記トランジスターは、半導体層と、前記半導体層に絶縁膜を介して配置されたゲート電極とを有し、前記少なくとも5層の導電層は、前記ゲート電極と前記画素電極との間に前記ゲート電極と平面的に重なるように配置された第1導電層と、前記第1導電層と前記画素電極との間に前記第1導電層と平面的に重なるように配置された前記データ線を含む第2導電層と、前記第2導電層と前記画素電極との間に前記第データ線と平面的に重なるように配置された第3導電層と、前記第3導電層と前記画素電極との間に前記第3導電層と平面的に重なるように配置された第4導電層としての第1容量電極と、前記第1容量電極と前記画素電極との間に前記第1容量電極と誘電体層を介して対向配置された第5導電層としての第2容量電極とを含み、前記第1導電層と、前記第3導電層と、前記第2容量電極とが固定電位とされていることを特徴とする。
これによれば、第1導電層と、第3導電層と、第2容量電極とをシールド層として機能させ、トランジスターと画素電極との間においてゲート電極とデータ線との間を含む配線間の電磁波シールド性を向上させることができる。
Application Example 2 In the electro-optical device according to the application example described above, the transistor includes a semiconductor layer and a gate electrode disposed on the semiconductor layer via an insulating film, and the at least five conductive layers include: A first conductive layer disposed between the gate electrode and the pixel electrode so as to planarly overlap the gate electrode; and the first conductive layer and the plane between the first conductive layer and the pixel electrode. A second conductive layer including the data line disposed so as to overlap with the second conductive layer, and a third conductive layer disposed between the second conductive layer and the pixel electrode so as to planarly overlap the second data layer. A first capacitor electrode as a fourth conductive layer disposed between the third conductive layer and the pixel electrode so as to planarly overlap the third conductive layer, the first capacitor electrode, and the pixel Opposite the first capacitor electrode with a dielectric layer between the electrodes And a second capacitor electrode of the fifth conductive layer which is location, and the first conductive layer, said third conductive layer, and the second capacitor electrode, characterized in that there is a fixed potential.
According to this, the first conductive layer, the third conductive layer, and the second capacitor electrode function as a shield layer, and between the wiring including the gate electrode and the data line between the transistor and the pixel electrode. Electromagnetic shielding properties can be improved.
[適用例3]上記適用例の電気光学装置において、誘電体層を介して前記データ線と前記第1導電層とが平面的に重なり合って、付加容量が構成されていることを特徴とする。
これによれば、第1導電層をシールド層として機能させるだけでなく、付加容量の一方の電極として機能させるので、安定した動作状態が得られる電気光学装置を提供できる。
Application Example 3 In the electro-optical device according to the application example described above, the data line and the first conductive layer are planarly overlapped with each other via a dielectric layer to form an additional capacitor.
According to this, since not only the first conductive layer functions as a shield layer but also functions as one electrode of the additional capacitor, an electro-optical device capable of obtaining a stable operation state can be provided.
[適用例4]上記適用例の電気光学装置において、前記第1導電層と前記第2容量電極との少なくとも一方に与えられる固定電位が駆動信号の最大電位と基準電位との間の中間電位であることが好ましい。
これによれば、固定電位を基準電位とする場合に比べて、保持容量あるいは付加容量として機能させる際の電気的な耐圧を低く設定することができる。言い換えれば、保持容量あるいは付加容量における耐圧を確保するために、例えば、一対の電極間に挟持される誘電体層を耐圧が高い構造としなくてもよい。
Application Example 4 In the electro-optical device according to the application example described above, the fixed potential applied to at least one of the first conductive layer and the second capacitor electrode is an intermediate potential between the maximum potential of the drive signal and the reference potential. Preferably there is.
According to this, compared with the case where the fixed potential is set as the reference potential, the electric withstand voltage when functioning as the storage capacitor or the additional capacitor can be set low. In other words, in order to ensure the withstand voltage in the storage capacitor or the additional capacitor, for example, the dielectric layer sandwiched between the pair of electrodes may not have a high withstand voltage structure.
[適用例5]上記適用例の電気光学装置において、前記第1導電層がアモルファスの金属シリサイド膜であることを特徴とする。
これによれば、アモルファスの金属シリサイド膜は、成膜時に高温で熱処理を施す必要がなく、遮光性と低反射性とを兼ね備えているので、トランジスターの半導体層に入射する光を遮光し、リーク電流などの発生を防止できる。すなわち、より安定した動作状態が得られるトランジスターを備えた電気光学装置を提供できる。
Application Example 5 In the electro-optical device according to the application example described above, the first conductive layer is an amorphous metal silicide film.
According to this, the amorphous metal silicide film does not need to be heat-treated at a high temperature at the time of film formation, and has both light shielding properties and low reflection properties, so that light incident on the semiconductor layer of the transistor is shielded and leaked. Generation of current and the like can be prevented. That is, it is possible to provide an electro-optical device including a transistor that can obtain a more stable operation state.
[適用例6]本適用例の電子機器は、上記適用例の電気光学装置を備えたことを特徴とする。
これによれば、安定した動作状態が得られる電気光学装置を備えた電子機器を提供できる。
Application Example 6 An electronic apparatus according to this application example includes the electro-optical device according to the application example described above.
According to this, an electronic apparatus including an electro-optical device that can obtain a stable operation state can be provided.
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings. Note that the drawings to be used are appropriately enlarged or reduced so that the part to be described can be recognized.
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。 In the following embodiments, for example, when “on the substrate” is described, the substrate is disposed so as to be in contact with the substrate, or is disposed on the substrate via another component, or the substrate. It is assumed that a part is arranged so as to be in contact with each other and a part is arranged via another component.
(第1実施形態)
本実施形態では、薄膜トランジスター(Thin Film Transistor;TFT)を画素のスイッチング素子として備えた電気光学装置としてのアクティブマトリクス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置(液晶プロジェクター)の光変調素子(液晶ライトバルブ)として好適に用いることができるものである。
(First embodiment)
In the present embodiment, an active matrix liquid crystal device as an electro-optical device including a thin film transistor (TFT) as a pixel switching element will be described as an example. This liquid crystal device can be suitably used as, for example, a light modulation element (liquid crystal light valve) of a projection type display device (liquid crystal projector) described later.
<液晶装置>
まず、本実施形態の電気光学装置としての液晶装置について、図1および図2を参照して説明する。図1(a)は液晶装置の構成を示す概略平面図、同図(b)は同図(a)のH−H’線で切った概略断面図、図2は液晶装置の電気的な構成を示す等価回路図である。
<Liquid crystal device>
First, a liquid crystal device as an electro-optical device according to this embodiment will be described with reference to FIGS. 1 and 2. 1A is a schematic plan view showing the configuration of the liquid crystal device, FIG. 1B is a schematic cross-sectional view taken along line HH ′ of FIG. 1A, and FIG. 2 is an electrical configuration of the liquid crystal device. FIG.
図1(a)および(b)に示すように、本実施形態の液晶装置100は、対向配置された素子基板10および対向基板20と、これら一対の基板によって挟持された液晶層50とを有する。素子基板10および対向基板20は、透明な例えば石英などのガラス基板が用いられている。
As shown in FIGS. 1A and 1B, a
素子基板10は対向基板20よりも一回り大きく、両基板は、額縁状に配置されたシール材40を介して接合され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層50を構成している。シール材40は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材40には、一対の基板の間隔を一定に保持するためのスペーサー(図示省略)が混入されている。
The
額縁状に配置されたシール材40の内側には、同じく額縁状に遮光膜21が設けられている。遮光膜21は、例えば遮光性の金属あるいは金属酸化物などからなり、遮光膜21の内側が複数の画素Pを有する表示領域Eとなっている。なお、図1では図示省略したが、表示領域Eにおいても複数の画素Pを平面的に区分する遮光部が設けられている。
A
素子基板10の1辺部に沿ったシール材40との間にデータ線駆動回路101が設けられている。また、該1辺部に対向する他の1辺部に沿ったシール材40の内側に検査回路103が設けられている。さらに、該1辺部と直交し互いに対向する他の2辺部に沿ったシール材40の内側に走査線駆動回路102が設けられている。該1辺部と対向する他の1辺部のシール材40の内側には、2つの走査線駆動回路102を繋ぐ複数の配線105が設けられている。これらデータ線駆動回路101、走査線駆動回路102に繋がる配線は、該1辺部に沿って配列した複数の外部接続端子104に接続されている。
以降、該1辺部に沿った方向をX方向とし、該1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向として説明する。
なお、検査回路103の配置はこれに限定されず、データ線駆動回路101と表示領域Eとの間のシール材40の内側に沿った位置に設けてもよい。
A data
Hereinafter, the direction along the one side will be referred to as the X direction, and the direction along the other two sides orthogonal to the one side and facing each other will be described as the Y direction.
The arrangement of the
図1(b)に示すように、素子基板10の液晶層50側の表面には、画素Pごとに設けられた光透過性を有する画素電極15およびスイッチング素子としての薄膜トランジスター(TFT;Thin Film Transistor)30と、信号配線と、これらを覆う配向膜18とが形成されている。
また、TFT30における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。当該遮光構造については後述する。
As shown in FIG. 1B, on the surface of the
In addition, a light shielding structure is employed that prevents light from entering the semiconductor layer in the
対向基板20の液晶層50側の表面には、遮光膜21と、これを覆うように成膜された層間膜層22と、層間膜層22を覆うように設けられた共通電極23と、共通電極23を覆う配向膜24とが設けられている。
On the surface of the
遮光膜21は、図1(a)に示すように平面的にデータ線駆動回路101や走査線駆動回路102、検査回路103と重なる位置において額縁状に設けられている。これにより対向基板20側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Eに入射しないように遮蔽して、表示領域Eの表示における高いコントラストを確保している。
As shown in FIG. 1A, the
層間膜層22は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜21を覆うように設けられている。このような層間膜層22の形成方法としては、例えばプラズマCVD法などを用いて成膜する方法が挙げられる。
The
共通電極23は、例えばITOなどの透明導電膜からなり、層間膜層22を覆うと共に、図1(a)に示すように対向基板20の四隅に設けられた上下導通部106により素子基板10側の配線に電気的に接続している。
The
画素電極15を覆う配向膜18および共通電極23を覆う配向膜24は、液晶装置100の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、液晶分子に対して略水平配向処理が施されたものや、SiOx(酸化シリコン)などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。
The
図2に示すように、液晶装置100は、少なくとも表示領域Eにおいて互いに絶縁されて直交する信号線としての複数の走査線3aおよび複数のデータ線6aと、データ線6a沿って平行するように配置された容量線3bとを有する。
走査線3aが延在する方向がX方向であり、データ線6aが延在する方向がY方向である。
As shown in FIG. 2, the
The direction in which the
走査線3aとデータ線6aならびに容量線3bと、これらの信号線類により区分された領域に、画素電極15と、TFT30と、保持容量16とが設けられ、これらが画素Pの画素回路を構成している。
A
走査線3aはTFT30のゲートに電気的に接続され、データ線6aはTFT30のソースに電気的に接続されている。画素電極15はTFT30のドレインに電気的に接続されている。
データ線6aはデータ線駆動回路101(図1参照)に接続されており、データ線駆動回路101から供給される画像信号D1,D2,…,Dnを画素Pに供給する。走査線3aは走査線駆動回路102(図1参照)に接続されており、走査線駆動回路102から供給される走査信号SC1,SC2,…,SCmを各画素Pに供給する。データ線駆動回路101からデータ線6aに供給される画像信号D1〜Dnは、この順に線順次で供給してもよく、互いに隣接する複数のデータ線6a同士に対してグループごとに供給してもよい。走査線駆動回路102は、走査線3aに対して、走査信号SC1〜SCmを所定のタイミングでパルス的に線順次で供給する。
The
The
液晶装置100は、スイッチング素子であるTFT30が走査信号SC1〜SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1〜Dnが所定のタイミングで画素電極15に書き込まれる構成となっている。そして、画素電極15を介して液晶層50に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極15と液晶層50を介して対向配置された共通電極23との間で一定期間保持される。
保持された画像信号D1〜Dnがリークするのを防止するため、画素電極15と共通電極23との間に形成される液晶容量と並列に保持容量16が接続されている。保持容量16は、TFT30のドレインと容量線3bとの間に設けられている。詳しくは、後述するが、保持容量16は、遮光性の第1容量電極および第2容量電極との間に誘電体層を有するものであって、上記第2容量電極が上記容量線3bを構成している。容量線3bは、固定電位に接続されている。
また、図2では図示省略したが、データ線6aを一方の電極とする付加容量34(図5参照)が設けられている。保持容量16および付加容量34の詳しい構成については後述する。
In the
In order to prevent the held image signals D1 to Dn from leaking, the holding
Although not shown in FIG. 2, an additional capacitor 34 (see FIG. 5) having the
なお、図1(a)に示した検査回路103には、データ線6aが接続されており、液晶装置100の製造過程において、上記画像信号を検出することで液晶装置100の動作欠陥などを確認できる構成となっているが、図2の等価回路では省略している。また、検査回路103は、上記画像信号をサンプリングしてデータ線6aに供給するサンプリング回路、データ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。
Note that a
このような液晶装置100は透過型であって、画素Pが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
Such a
次に、画素Pの平面的な配置と構造について、図3〜図6を参照して説明する。図3は第1実施形態の液晶装置における画素の配置を示す概略平面図、図4(a)および(b)は第1実施形態の液晶装置における画素の構成を示す概略平面図、図5は図4のA−A’線で切った画素の構造を示す概略断面図、図6は第1導電層の平面的な配置を示す概略平面である。 Next, the planar arrangement and structure of the pixel P will be described with reference to FIGS. 3 is a schematic plan view showing the arrangement of pixels in the liquid crystal device of the first embodiment, FIGS. 4A and 4B are schematic plan views showing the configuration of pixels in the liquid crystal device of the first embodiment, and FIG. FIG. 6 is a schematic cross-sectional view showing the structure of the pixel cut along the line AA ′ in FIG. 4, and FIG. 6 is a schematic plan view showing the planar arrangement of the first conductive layer.
図3に示すように、液晶装置100における画素Pは、例えば平面的に略四角形の開口領域を有する。開口領域は、X方向とY方向とに延在し格子状に設けられた遮光性の非開口領域により囲まれている。
As shown in FIG. 3, the pixel P in the
X方向に延在する非開口領域には、図2に示した走査線3aが設けられている。走査線3aは遮光性の導電部材が用いられており、走査線3aによって非開口領域の少なくとも一部が構成されている。
A
同じく、Y方向に延在する非開口領域には、図2に示したデータ線6aと容量線3bが設けられている。データ線6aおよび容量線3bも遮光性の導電部材が用いられており、これらによって非開口領域の少なくとも一部が構成されている。
Similarly, the
非開口領域は、素子基板10側に設けられた上記信号線類によって構成されるだけでなく、対向基板20側において格子状にパターニングされた遮光膜21によっても構成することができる。
The non-opening region can be formed not only by the signal lines provided on the
非開口領域の交差部付近には、図2に示したTFT30や保持容量16が設けられている。遮光性を有する非開口領域の交差部付近にTFT30を設けることにより、TFT30の光誤動作を防止すると共に、開口領域における開口率を確保している。詳しい画素Pの構造については後述するが、交差部付近にTFT30や保持容量16を設ける関係上、交差部付近の非開口領域の幅は、他の部分に比べて広くなっている。
Near the intersection of the non-opening regions, the
図4(a)に示すように、画素Pは、走査線3aとデータ線6aの交差部にTFT30が設けられている。TFT30は、ソース領域30sと、ドレイン領域30dと、チャネル領域30cと、ソース領域30sとチャネル領域30cとの間に設けられた接合領域30eと、チャネル領域30cとドレイン領域30dとの間に設けられた接合領域30fとを有するLDD(Lightly Doped Drain)構造の半導体層30aを有している。半導体層30aは上記交差部を通過して、走査線3aと重なるように配置されている。
As shown in FIG. 4A, the pixel P is provided with a
走査線3aはデータ線6aとの交差部において、X,Y方向に拡張された平面視で四角形の拡張部を有している。当該拡張部に平面的に重なると共に接合領域30fおよびドレイン領域30dと重ならない開口部を有する折れ曲がった形状のゲート電極30gが設けられている。
The
ゲート電極30gは、Y方向に延在した部分が平面的にチャネル領域30cと重なっている。また、チャネル領域30cと重なった部分から折り曲げられてX方向に延在し、互いに対向する部分がそれぞれ走査線3aの拡張部との間に設けられたコンタクトホールCNT7,CNT8によって、電気的に走査線3aと接続している。
In the
コンタクトホールCNT7,CNT8は、平面視でX方向が長い矩形状(長方形)であって、半導体層30aのチャネル領域30cと接合領域30fとに沿って接合領域30fを挟むように両側に設けられている。
The contact holes CNT7 and CNT8 are rectangular (rectangular) having a long X direction in a plan view, and are provided on both sides so as to sandwich the
データ線6aは、Y方向に延在すると共に、走査線3aと平面的に重なる同じく拡張部分を有し、当該拡張部分からX方向に突出した部分に設けられ、かつ重なり合って接合された2つのコンタクトホールCNT1,CNT3によってソース領域30sと電気的に接続している。コンタクトホールCNT1を含む部分がソース電極31a(図5参照)となっている。一方、ドレイン領域30dの端部にも重なり合って接合された2つのコンタクトホールCNT2,CNT4が設けられており、コンタクトホールCNT2を含む部分がドレイン電極31c(図5参照)となっている。コンタクトホールCNT2,CNT4に隣り合うようにコンタクトホールCNT5が設けられており、コンタクトホールCNT4とコンタクトホールCNT5とは島状に設けられた中継電極6bによって電気的に接続している。詳しいコンタクトホールCNT1,CNT2,CNT3,CNT4,CNT5の構造については、後述する。
The
画素電極15は、走査線3aやデータ線6aと外縁部が重なるように設けられており、本実施形態では走査線3aと重なる位置に設けられた2つのコンタクトホールCNT4,CNT5を介してドレイン電極31cに電気的に接続されている。
The
保持容量16は、第1容量電極16bと、第1容量電極16bに対向するように配置された第2容量電極16aとを有している。第1容量電極16bは、走査線3aの拡張部と重なる部分と、該拡張部と重なった部分から走査線3aの延在方向とデータ線6aの延在方向とに延出された部分とを有しており、非開口領域(図3参照)に配置されている。
また、第1容量電極16bは、図4(b)に示すように、画素Pごとに独立して島状に設けられている。1つの画素Pを囲むようにして当該画素Pの第1容量電極16bと隣り合う画素Pの第1容量電極16bとが配置され、遮光性の非開口領域を構成している。
これに対して、第2容量電極16aは、図4(a)および(b)に示すように、第1容量電極16bと平面的に重なると共に、Y方向において複数の画素Pに跨って設けられた本線部16amと本線部16amからX方向に突出した突出部16apとを有している。本線部16amおよび突出部16apは第1容量電極16bおよびデータ線6aや走査線3aとほぼ同等の幅で設けられている。第2容量電極16aは、画素電極15が第1容量電極16bと電気的に接続するコンタクトホールCNT6を含む領域を除いて、第1容量電極16bと重なるように設けられている。
The
Further, as shown in FIG. 4B, the
On the other hand, as shown in FIGS. 4A and 4B, the
次に、図5および図6を参照して、画素Pの構造について、さらに詳しく説明する。本実施形態の液晶装置100は、素子基板10上においてTFT30と画素電極15との間に5つの導電層を有している。5つの導電層は、1層おきに固定電位とされている。
具体的には、図5に示すように、素子基板10上には、まず走査線3aが形成される。走査線3aは、例えばAl、Ti、Cr、W、Ta、Moなどの金属のうちの少なくとも1つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性を有している。
Next, the structure of the pixel P will be described in more detail with reference to FIGS. The
Specifically, as shown in FIG. 5, first, the
走査線3aを覆うように例えば酸化シリコンなどからなる下地絶縁膜11aが形成され、下地絶縁膜11a上に島状に半導体層30aが形成される。半導体層30aは例えば多結晶シリコン膜からなり、不純物イオンが注入されて、前述したソース領域30s、接合領域30e、チャネル領域30c、接合領域30f、ドレイン領域30dを有するLDD構造が形成されている。
A
半導体層30aを覆うように第1絶縁膜(ゲート絶縁膜)11bが形成される。さらに第1絶縁膜11bを挟んでチャネル領域30cに対向する位置にゲート電極30gが形成される。
A first insulating film (gate insulating film) 11b is formed so as to cover the
ゲート電極30gと第1絶縁膜11bとを覆うようにして第2絶縁膜11cが形成され、半導体層30aのそれぞれの端部と重なる位置に第1絶縁膜11b、第2絶縁膜11cを貫通する2つの孔が形成される。そして、2つの孔を埋めると共に第2絶縁膜11cを覆うようにAl(アルミニウム)などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、ソース領域30sに繋がるコンタクトホールCNT1およびソース電極31aが形成される。同時にゲート電極30gと平面的に重なる配線31bと、コンタクトホールCNT2およびドレイン電極31cが形成される。つまり、ソース電極31a、配線31b、ドレイン電極31cは、同一導電層においてパターニングされたものである。配線31bを含むこれらの電極部分を総称して第1導電層31と呼ぶ。
A second insulating
なお、あらゆる方向からTFT30(半導体層30a)に入射する光を遮光し、且つ反射させて迷光を生じさせない観点から、第1導電層31の形成材料としては、アモルファスの金属シリサイド膜を用いることが好ましい。アモルファスの金属シリサイド膜としては、例えば、a−W−Si(タングステンシリサイド)膜が挙げられ、結晶化した金属シリサイド膜に比べて、遮光性と低反射性とを両立させることができる。
Note that an amorphous metal silicide film is used as a material for forming the first
第1導電層31を覆うように第3絶縁膜11dが形成され、ソース電極31aおよびドレイン電極31cと重なる位置に第3絶縁膜11dを貫通する2つの孔が形成される。その2つの孔を埋めると共に第3絶縁膜11dを覆うようにAl(アルミニウム)などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることによって、ソース電極31aに繋がるコンタクトホールCNT3およびデータ線6aが形成される。また、ドレイン電極31cに繋がるコンタクトホールCNT4および中継電極6bが形成される。同一導電層においてパターニングされるデータ線6aおよび中継電極6bを総称して第2導電層32と呼ぶ。
A third
図6に示すように、第1導電層31のうち、配線31bはデータ線6aと平面的に重なると共に、データ線6aの延在方向(Y方向)に沿って隣り合う画素Pに跨って連続的にパターニングされる。これによって、誘電体層としての第3絶縁膜11dを挟んで対向配置されたデータ線6aと配線31bとを一対の電極とした付加容量34が構成される。
また、配線31bとはそれぞれ分離されて島状にソース電極31a、ドレイン電極31cがパターニングされる。ドレイン電極31cは中継電極6bと平面的に重なるようにパターニングされる。
As shown in FIG. 6, in the first
Further, the
データ線6aおよび中継電極6bと第3絶縁膜11dとを覆うように層間絶縁膜12が形成される。層間絶縁膜12は、例えばシリコンの酸化物や窒化物からなり、TFT30が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的研磨処理(Chamical Mechanical Polishing;CMP処理)やスピンコート処理などが挙げられる。
層間絶縁膜12上には、走査線3aやデータ線6aと平面的に重なるようにパターニングされた第3導電層33が形成されている。第3導電層33は、例えばAlなどの遮光性の導電部材からなる。なお、図4(a)の平面図では、第3導電層33は図示省略されているが、平面的には図3に示した非開口領域内に形成されている。
On the
第3導電層33と層間絶縁膜12とを覆うように層間絶縁膜13aが形成されている。層間絶縁膜13aも例えばシリコンの酸化物や窒化物からなり、層間絶縁膜12と同様に平坦化処理を施してもよい。
An interlayer insulating
2つの層間絶縁膜12,13aを貫通する孔が中継電極6bと重なる位置に形成され、この孔を埋めるようにして遮光性を有する導電膜が成膜される。この導電膜をパターニングして、中継電極6bと接続するコンタクトホールCNT5および第1容量電極16bが形成される。第1容量電極16bを含む導電層が第4導電層である。
第4導電層を構成する上記遮光性の導電膜としては、Al(アルミニウム)、TiN(窒化チタン)などからなる単層膜あるいはこれらが積層された多層膜を用いることができる。
A hole penetrating the two interlayer insulating
As the light-shielding conductive film constituting the fourth conductive layer, a single layer film made of Al (aluminum), TiN (titanium nitride), or a multilayer film in which these layers are stacked can be used.
次に、第1容量電極16bと層間絶縁膜13aとを覆うように例えばシリコンの酸化物からなる保護膜を成膜する。この保護膜のうち誘電体層16cが形成される領域を除くように保護膜をパターニングする。保護膜を部分的に除去してパターニングする方法としては、例えば成膜された保護膜を部分的にドライエッチングする方法や、予め除去したい第1容量電極16bの表面をレジストなどによってマスキングした状態で保護膜を成膜した後にレジストを除去するリフトオフ法が挙げられる。これにより、第1容量電極16bの外縁部分を覆うと共に層間絶縁膜13aの表面を覆う保護層13bが形成される。
Next, a protective film made of, for example, silicon oxide is formed so as to cover the
次に、第1容量電極16bと保護層13bとを覆うように誘電体膜が成膜され、誘電体膜のうち画素電極15と繋がるコンタクトホールCNT6と重なる部分を除くようにパターニングして誘電体層16cが形成される。誘電体膜としては、シリコン窒化膜や、酸化ハウニュウム(HfO2)、アルミナ(Al2O3)、酸化タンタル(Ta2O5)などの単層膜、またはこれらの単層膜のうち少なくとも2種の単層膜を積層した多層膜を用いてもよい。さらに、誘電体層16cとほぼ重なるように第2容量電極16aをパターニング形成する。第2容量電極16aを含む導電層が第5導電層である。例えば、第1容量電極16b(第4導電層)と第2容量電極16a(第5導電層)とが共に同じ材料で構成されていたとしても、第2容量電極16aをパターニングする際に、第1容量電極16bは保護層13bと誘電体層16cとによって完全に覆われているので、第1容量電極16bがエッチングされてしまうなどの不具合の発生が防止される。
Next, a dielectric film is formed so as to cover the
保持容量16は、上記のように形成された遮光性の第1容量電極16bおよび第2容量電極16aと、これらの電極に挟まれた誘電体層16cとから構成されている。
The
保持容量16と保護層13bとを覆うように層間絶縁膜14が形成されている。層間絶縁膜14も例えばシリコンの酸化物や窒化物からなり、層間絶縁膜13aと同様に平坦化処理を施してもよい。
An interlayer insulating
層間絶縁膜14を貫通する孔が第1容量電極16bと重なる位置に形成され、この孔を埋めるようにしてITOなどの透明導電膜が成膜される。この透明導電膜をパターニングして画素電極15と、第1容量電極16bと画素電極15とを電気的に接続させるコンタクトホールCNT6とが形成される。
A hole penetrating the
保持容量16において、上述したように第1容量電極16bはコンタクトホールCNT5および中継電極6bを介してTFT30のドレイン電極31cと電気的に接続すると共に、コンタクトホールCNT6を介して画素電極15と電気的に接続している。第2容量電極16aの本線部16amは上述したようにデータ線6aの延在方向(Y方向)において複数の画素Pに跨るように形成され、等価回路(図2参照)における容量線3bとしても機能している。これにより、TFT30のドレイン電極31cを介して画素電極15に与えられた電位を第1容量電極16bと第2容量電極16aとの間において保持することができる。
In the
このような素子基板10の配線構造において、第1導電層31の配線31b、第3導電層33、第5導電層としての第2容量電極16aには、それぞれ固定電位が与えられる。固定電位として、液晶装置100における駆動電圧Vddと基準電位Vssとの間の中間電位が与えられる。例えば、駆動電圧Vddは最大電位が15.5v、基準電位Vssは0v、中間電位は7vである。
In such a wiring structure of the
なお、第1導電層31の配線31b、第3導電層33、第2容量電極16aを上記固定電位に接続させる方法としては、例えば、それぞれの導電層を図1(a)に示した表示領域Eの外側の周辺領域まで引き出させて、上記固定電位を供給する配線に接続させる方法が挙げられる。
As a method for connecting the
上記実施形態の効果は、以下の通りである。
(1)上記実施形態の素子基板10の配線構造によれば、TFT30と画素電極15との間において、1層おきに配置された、第1導電層31の配線31b、第3導電層33、第5導電層としての第2容量電極16aには、それぞれ固定電位が与えられているため、ゲート電極30gとデータ線6aとの間を含む配線間の電磁波シールド性が向上している。それゆえに、TFT30の安定した動作が実現され、不安定な動作に起因するクロストークなどの現象が低減される。すなわち、優れた表示品質を有する電気光学装置としての液晶装置100を実現することができる。
(2)また、与えられる固定電位が中間電位であるため、固定電位を基準電位Vssとする場合に比べて、保持容量16や付加容量34に加わる印加電圧を小さくすることができる。したがって、保持容量16や付加容量34における耐圧が小さくて済む。言い換えれば、印加電圧によって破壊され難い保持容量16および付加容量34とすることができる。
(3)さらに、互いに同一方向(Y方向)に延在するデータ線6aと第1導電層31の配線31bとを一対の電極とする比較的に大きな電気容量を確保可能な付加容量34が構成されている。したがって、前述したようにデータ線6aに供給される画像信号が電磁波の影響を受け難いと共に、データ線6aの電位つまり画像信号の電位が安定する。
The effect of the said embodiment is as follows.
(1) According to the wiring structure of the
(2) Further, since the given fixed potential is an intermediate potential, the applied voltage applied to the
(3) Further, the
(第2実施形態)
<電子機器>
図7は電子機器としての投射型表示装置の構成を示す概略図である。図7に示すように、本実施形態の電子機器としての投射型表示装置1000は、システム光軸Lに沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投射レンズ1207とを備えている。
(Second Embodiment)
<Electronic equipment>
FIG. 7 is a schematic diagram illustrating a configuration of a projection display device as an electronic apparatus. As shown in FIG. 7, a
偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。
The polarized
ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。
The
ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。
ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。
ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
The red light (R) reflected by the
Green light (G) reflected by the
The blue light (B) transmitted through the
液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ1207によってスクリーン1300上に投射され、画像が拡大されて表示される。
The liquid
液晶ライトバルブ1210は、上述した液晶装置100が適用されたものである。液晶装置100は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。
The liquid
このような投射型表示装置1000によれば、安定した動作品質が得られる液晶装置100を備え、光源としてのランプユニット1101から強い(明るい)光が各液晶ライトバルブ1210,1220,1230に照射されたとしても、高い表示品位が実現されている。
According to such a projection
上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。 Various modifications other than the above embodiment are conceivable. Hereinafter, a modification will be described.
(変形例1)上記液晶装置100における第1導電層31の平面的な配置は、これに限定されない。例えば、図3に示した非開口領域と同じように、走査線3aに沿ったX方向と、データ線6aに沿ったY方向とに連続させ、所謂格子状に第1導電層31を設けてもよい。これによれば、X方向またはY方向のいずれか一方に連続させる場合に比べて、第1導電層31の電気抵抗が低下し、電磁波シールドの効果をより高めることができる。なお、第1導電層31よりも下層に位置する半導体層30aと上層に位置する配線との接続を図るコンタクトホールと重なる部分は除いてパターニングする。
(Modification 1) The planar arrangement of the first
(変形例2)上記素子基板10上の導電層において、1層おきの導電層に与えられる固定電位は、すべて同じ固定電位であることに限定されない。例えば、保持容量16、付加容量34に関連する第1導電層31の配線31bや第2容量電極16aには、前述したように固定電位として中間電位を与え、保持容量16や付加容量34に関わらない第3導電層33には基準電位VssやGND電位を与えてもよい。
(Modification 2) In the conductive layer on the
(変形例3)上記液晶装置100における半導体層30aの配置は、これに限定されない。例えば、走査線3aとデータ線6aの交差部において、データ線6aに沿った方向に半導体層30aを配置したとしても、本発明の配線構造を適用することができる。
(Modification 3) The arrangement of the
(変形例4)上記液晶装置100におけるTFT30と画素電極15との間の導電層の数は、5層に限定されない。6層以上の構造としてもよい。
(Modification 4) The number of conductive layers between the
(変形例5)上記液晶装置100は透過型に限定されない。画素電極15が光反射性を有する反射型の液晶装置であっても、本発明を適用することができる。
(Modification 5) The
(変形例6)上記液晶装置100が適用される電子機器は、上記実施形態の投射型表示装置1000に限定されない。例えば、投射型のHUD(ヘッドアップディスプレイ)や直視型のHMD(ヘッドマウントディプレイ)、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、POSなどの情報端末機器の表示部として好適に用いることができる。
(Modification 6) The electronic apparatus to which the
(変形例7)上記素子基板10の配線構造を適用可能な電気光学装置は、上記液晶装置100に限定されない。例えば、トランジスターを備えたアティブ駆動型の電気光学装置であって、有機EL(Electro Luminessence)装置、電気泳動装置などの表示装置に適用することができる。
(Modification 7) The electro-optical device to which the wiring structure of the
3a…走査線、6a…データ線、10…基板としての素子基板、11b…ゲート絶縁膜としての第1絶縁膜、15…画素電極、16a…第5導電層および第2容量電極、16b…第4導電層および第1容量電極、16c…誘電体層、30…トランジスターとしてのTFT、30a…半導体層、30g…ゲート電極、31…第1導電層、32…第2導電層、33…第3導電層、34…付加容量、100…電気光学装置としての液晶装置、1000…電子機器としての投射型表示装置。 3a ... scanning line, 6a ... data line, 10 ... element substrate as substrate, 11b ... first insulating film as gate insulating film, 15 ... pixel electrode, 16a ... fifth conductive layer and second capacitor electrode, 16b ... first 4 conductive layers and first capacitor electrode, 16c: dielectric layer, 30 ... TFT as transistor, 30a ... semiconductor layer, 30g ... gate electrode, 31 ... first conductive layer, 32 ... second conductive layer, 33 ... third Conductive layer, 34... Additional capacitance, 100... Liquid crystal device as an electro-optical device, 1000... Projection type display device as electronic equipment.
Claims (6)
データ線と、
前記画素電極に対応して設けられ前記データ線と電気的に接続されたトランジスターと、
前記トランジスター及び前記画素電極と電気的に接続された保持容量と、
前記トランジスターと前記画素電極との間に設けられ、前記データ線と前記保持容量とを含む少なくとも5層の導電層と、を備え、
前記少なくとも5層の導電層が1層おきに固定電位とされていることを特徴とする電気光学装置。 A pixel electrode;
Data lines,
A transistor provided corresponding to the pixel electrode and electrically connected to the data line;
A storage capacitor electrically connected to the transistor and the pixel electrode;
A conductive layer provided between the transistor and the pixel electrode and including the data line and the storage capacitor; and
The electro-optical device, wherein the at least five conductive layers have a fixed potential every other layer.
前記少なくとも5層の導電層は、前記ゲート電極と前記画素電極との間に前記ゲート電極と平面的に重なるように配置された第1導電層と、前記第1導電層と前記画素電極との間に前記第1導電層と平面的に重なるように配置された前記データ線を含む第2導電層と、前記第2導電層と前記画素電極との間に前記第データ線と平面的に重なるように配置された第3導電層と、前記第3導電層と前記画素電極との間に前記第3導電層と平面的に重なるように配置された第4導電層としての第1容量電極と、前記第1容量電極と前記画素電極との間に前記第1容量電極と誘電体層を介して対向配置された第5導電層としての第2容量電極とを含み、
前記第1導電層と、前記第3導電層と、前記第2容量電極とが固定電位とされていることを特徴とする請求項1に記載の電気光学装置。 The transistor includes a semiconductor layer, and a gate electrode disposed on the semiconductor layer via an insulating film,
The at least five conductive layers include a first conductive layer disposed between the gate electrode and the pixel electrode so as to planarly overlap the gate electrode, and the first conductive layer and the pixel electrode. A second conductive layer including the data line disposed between the first conductive layer and the first conductive layer; and a second conductive layer between the second conductive layer and the pixel electrode. And a first capacitor electrode as a fourth conductive layer disposed so as to overlap the third conductive layer in a plane between the third conductive layer and the pixel electrode. A second capacitor electrode as a fifth conductive layer disposed opposite to the first capacitor electrode via a dielectric layer between the first capacitor electrode and the pixel electrode;
The electro-optical device according to claim 1, wherein the first conductive layer, the third conductive layer, and the second capacitor electrode are set to a fixed potential.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011043597A JP2012181308A (en) | 2011-03-01 | 2011-03-01 | Electro-optical device and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011043597A JP2012181308A (en) | 2011-03-01 | 2011-03-01 | Electro-optical device and electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012181308A true JP2012181308A (en) | 2012-09-20 |
Family
ID=47012566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011043597A Withdrawn JP2012181308A (en) | 2011-03-01 | 2011-03-01 | Electro-optical device and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012181308A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10095077B2 (en) | 2016-11-25 | 2018-10-09 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
WO2020192054A1 (en) * | 2019-03-25 | 2020-10-01 | 昆山国显光电有限公司 | Transparent array substrate, transparent display panel, display panel, and display terminal |
US10884307B2 (en) | 2018-06-22 | 2021-01-05 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
-
2011
- 2011-03-01 JP JP2011043597A patent/JP2012181308A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10095077B2 (en) | 2016-11-25 | 2018-10-09 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US10884307B2 (en) | 2018-06-22 | 2021-01-05 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
WO2020192054A1 (en) * | 2019-03-25 | 2020-10-01 | 昆山国显光电有限公司 | Transparent array substrate, transparent display panel, display panel, and display terminal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5834705B2 (en) | Electro-optical device and electronic apparatus | |
JP5895473B2 (en) | Liquid crystal device and electronic device | |
JP6044358B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
JP2018101067A (en) | Electro-optic device and electronic equipment | |
JP5794013B2 (en) | Electro-optical device and electronic apparatus | |
JP5919636B2 (en) | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device | |
JP2012078624A (en) | Electric optical device and electronic equipment | |
US11081588B2 (en) | Electro-optical device and electronic apparatus | |
JP2018136477A (en) | Electro-optical device and electronic apparatus | |
JP2012103385A (en) | Electro-optic device and electronic apparatus | |
JP5919890B2 (en) | Electro-optical device and electronic apparatus | |
JP5609583B2 (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
JP6303748B2 (en) | ELECTRO-OPTICAL DEVICE, OPTICAL UNIT, AND ELECTRONIC DEVICE | |
JP5754207B2 (en) | Liquid crystal device and electronic device | |
JP2012181308A (en) | Electro-optical device and electronic device | |
JP6044700B2 (en) | Electro-optical device and electronic apparatus | |
JP5849605B2 (en) | Electro-optical device and electronic apparatus | |
JP5747586B2 (en) | Electro-optical device and electronic apparatus | |
JP2012252033A (en) | Electro-optical device and electronic apparatus | |
JP5975141B2 (en) | Electro-optical device and electronic apparatus | |
JP2016080809A (en) | Electro-optic device, method for manufacturing electro-optic device, and electronic equipment | |
JP6402999B2 (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
JP7409236B2 (en) | Electro-optical devices and electronic equipment | |
JP2012220753A (en) | Electro-optic device and electronic apparatus | |
JP2017097086A (en) | Liquid crystal device and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140513 |