JP2012178754A - 電力合成器 - Google Patents

Abstract

【課題】 電力合成器の横寸法を低減しつつ、横寸法の低減に伴う特性劣化を防止する。
【解決手段】 入力側から第１線路、折返し線路、第２線路、直線線路が接続される直列回路を構成し、入力側が入力端子に接続される第１インピーダンス変成器と、第１インピーダンス変成器と同構成の第２インピーダンス変成器と、第１及び第２インピーダンス変成器とループを構成するアイソレーション回路と、第１及び第２インピーダンス変成器が共有する出力接点と出力端子との間に配置される出力インピーダンス変成器とを有する電力合成器であって、第１線路と第２線路は互いに平行に配置され、ループの横縦アスペクト比が１より小さく、第１線路の線幅を第１折返し線路の線幅より狭くして入力信号位相を９０度回転し、アイソレーション回路で入力インピーダンスと整合し、出力インピーダンス変成器で出力インピーダンスと整合する。
【選択図】 図１

Description

本発明は、電力増幅器に係り、特にマイクロ波帯またはミリ波帯の信号の増幅に好適な電力増幅器に関する。

並列型増幅器は一例として、図１４のように並列に配置された増幅部５ａ〜５ｄ、入力を分配する電力分配回路３、および前記増幅部の出力を合成する電力合成回路４から構成される。入力端子１から入力されるＲＦ信号は電力分配回路３で同相同振幅の信号に分配される。図１４では電力分配回路３は２段構成であり、電力分配器３ａで２分配し、さらに、電力分配器３ｂおよび電力分配器３ｃそれぞれで２分配する仕組みになっている。増幅された信号を合成する電力合成回路４は電力分配回路３と左右対称である。

増幅部５ａと５ｂの出力が電力合成器４ａで、増幅部５ｃと５ｄの出力が電力合成器４ｃで合成され、そして、電力合成器４ａと４ｃの出力が電力合成器４ｂで合成されて、出力端子２から出力される。電力合成回路４のような二分岐構造ではＮ段で２^Ｎ個の並列信号を１つの信号に合成できる。さらに、二分岐構造のノードにウィルキンソン型電力合成器を使用すれば分岐間に高いアイソレーションを確保できる（たとえば、特許文献１参照）。

本発明が解決する課題を説明する前にウィルキンソン型電力合成器の基本構成および動作について説明する。図１５に示す基本回路構成では２１、２２は入力端子、２３は出力端子、２０４ａ、２０４ｂは２１と２３の間、２２と２３の間をそれぞれ接続するインピーダンス変成器であり、要求周波数バンドの中心周波数に対して１／４波長（λ／４）を有する伝送線路である。そして、２０５は２１と２２の間を接続するアイソレーション抵抗である。反射損失が最小になるように入力インピーダンスがＺｉ（＝Ｒｉ）、出力インピーダンスがＺｏ（＝Ｒｏ）になるように設計されている場合、２０５の抵抗値Ｒｓは式（１）と設定される。

インピーダンス変成器２０４ａ、２０４ｂの特性インピーダンスＺ_ｂは式（２）と設定される。

入力の振幅と位相が同じの場合、アイソレーション抵抗２０５は端子が同電位で、電流が流れないため、存在しないに等しい。その場合、インピーダンス変成器２０４ａ、２０４ｂの出力側から見た入力インピーダンスＲｉは（式（２）および式（３）より）２＊Ｒｏに変成される。そして、前記変成されたインピーダンスが並列に接続されているため、等価的にＲｏであり、出力インピーダンスＲｏと整合されている。

入力間のアイソレーションの基本原理を次に述べる。入力が片方だけ、たとえば入力端子２１から信号が入ってくる場合、アイソレーション抵抗２０５を通して流出する位相回転０度の信号成分が、インピーダンス変成器２０４ａ、２０４ｂを通して１８０度位相回転した信号成分と打ち消しあう結果、端子２２より流出する逆方向信号が大幅に低減する。アイソレーションを最大にするため、要求周波数において２つの成分の振幅が等しくなるように回路パラメータを設定すればいいわけである。

アイソレーション抵抗２０５を通る信号の位相回転を０度に近付けるため、入力端子２１と２２の間隔を狭めることが必要である。また、インピーダンス変成器２０４ａ、２０４ｂおよびアイソレーション抵抗２０５はトポロジー的にループに接続されているため、寄生結合が生じにくいように空間的に接近しない構造が望ましい。周辺長Ｌが一定のｎ辺正多角形では横幅ｄは式（４）で求められる。

ただし、ｎは偶数とする。式（４）の値はｎに対して単調増加し、ｎが無限大の場合に最大になる。つまり、円形の場合にｄ（＝Ｌ／π）が最大になる。たとえば、１／４波長が４００ｕｍの場合、Ｌ＝８００ｕｍ、ｄ≒２５５ｕｍである。

その結果、図１６の２次元構造図で示すようにインピーダンス変成器２０４ａ、２０４ｂが半円形のレイアウトを有することが好適である。Ｓ０およびＹ０はそれぞれループ横寸法およびループ縦寸法とすれば、アスペクト比Ｓ０／Ｙ０＝１である。図１６では２０１、２０２は電力合成器より前段の回路と、２０３は電力合成器より後段の回路と接続するための５０Ω線路である。

図１７は従来技術のウィルキンソン型電力合成器の理想特性を示す。入力反射(図１７ａ)および出力反射(図１７ｄ)は最低になるように（▼で示される）要求周波数に対応する特性曲線部分がスミスチャート中心に位置される。入力間分離(図１７ｂ)は−２０ｄＢ以下が望ましい。そして、通過ゲインを示す特性(図１７ｃ)は各入力の出力寄与分で表し、無損失の場合に要求周波数帯では−３．０１ｄＢに等しいが、損失があればこれより低くなる。

特開平１１−３３０８１３号公報

"Analysis and Design of Compact Two-way Wilkinson Power Dividers Using Coupled Lines," APMC 2009, pp. 1319-1322 "Characteristics of Coupled Microstriplines," IEEE Transactions on Microwave Theory and Techniques, Vol. MTT-27, No. 7, July 1979, pp. 700-705

電力分配回路は構造的に電力合成回路と似ており、入出力関係が逆になっているだけである。以下、電力合成器について説明する場合、入出力関係を逆にして「合成」を「分配」に置き換えれば、その内容が電力分配回路にも当てはまることは明らかである。また、電力分配器について説明する場合も同様である。

また、本明細書では信号が左から入力され、右へ出力されるように説明および図の表示を統一化し、左右が「横」、上下が「縦」と記述する。

インピーダンス変成器２０４ａ、２０４ｂが図１６に示すように半円形のレイアウトでは回路面積が大きいという問題が生じる。これを解決するために非特許文献１に開示されたウィルキンソン型電力分配器では、図１８に示すようにインピーダンス変成器２１４ａ、２１４ｂを平行に配置することによってループ面積を低減している。

この場合、横縦アスペクト比Ｓ３／Ｙ３は１より数倍大きくなる。しかし、並列増幅部の出力をチップ内蔵回路で合成する場合、面積低減には横寸法が小さい、つまり、横縦アスペクト比が１よりできるだけ小さい正の分数が要求される。なぜなら、チップ縦寸法が並列増幅部によって決まり、電力合成器の出力端子が入力端子に近づくほど横寸法が小さくなって、チップ面積の増大が抑圧できるためである。しかし、横寸法を低減すると、線路の自己結合によって特性インピーダンスが変化し、入力間分離および入出力整合が劣化する。そこで、本発明の目的は電力合成器の横寸法を低減しつつ電力合成器の横寸法の低減に伴う特性劣化を防止することである。

本願において開示される発明のうち、代表的なものについて簡単に説明すれば、下記のとおりである。

入力側から順番に第１線路、第１折返し線路、第２線路、第１直線線路が接続される第１直列回路を構成し、第１直列回路の入力側が第１入力端子に接続される第１インピーダンス変成器と、入力側から順番に第３線路、第２折返し線路、第４線路、第２直線線路が接続される第２直列回路を構成し、第２直列回路の入力側が第２入力端子に接続される第２インピーダンス変成器と、第１入力端子と第２入力端子の間に配置され、第１インピーダンス変成器及び第２インピーダンス変成器とループを構成するアイソレーション回路と、第１インピーダンス変成器と第２インピーダンス変成器が共有する出力接点と出力端子との間に配置される出力インピーダンス変成器とを有し、第１線路と第２線路、第３線路と第４線路それぞれは互いに平行に配置され、入出力方向の直交方向におけるループの幅に対する入出力方向のループの幅の比が１より小さく、第１線路の線幅が第１折返し線路の線幅より狭く第３線路の線幅が第２折返し線路の線幅より狭いことで第１インピーダンス変成器および第２インピーダンス変成器で入力信号位相をそれぞれ９０度回転し、アイソレーション回路で入力インピーダンスと整合し、出力インピーダンス変成器で出力インピーダンスと整合する電力合成器である。

本発明によれば、電力合成器の横寸法を小さくしつつ、横寸法低減に伴う特性劣化を防止することができる。

実施例１に関わる電力合成器の回路図の例である。 平行ＭＳＬにおける偶数（Even）モードおよび奇数（Odd）モードの容量成分を示す概略断面図の例である。 実施例２に関わる電力合成器の２次元構造を示すレイアウト図の例である。 実施例２に関わる電力合成器を示す等価回路図の例である。 実施例２に関わる電力合成器の特性を示すグラフの例である。 実施例３に関わる電力合成器の２次元構造を示すレイアウト図の例である。 実施例３に関わる電力合成器を示す等価回路図の例である。 実施例３に関わる多段ＭＳＬのインピーダンス変成を表す複素数面上の軌道を示す概略図の例である。 実施例３に関わる電力合成器の特性を示すグラフの例である。 実施例２に関わる電力合成器を示す等価回路図の例である。 実施例３に関わる電力合成器を示す等価回路図の例である。 実施例４に関わる電力合成回路を示す回路図の例である。 実施例５に関わる並列増幅器を示す回路図の例である。 従来の並列型増幅器のブロック構成を示す回路図である。 従来のウィルキンソン方式電力合成器を示す回路図である。 従来のウィルキンソン方式電力合成器の２次元構造を示すレイアウト図である。 従来のウィルキンソン方式電力合成器の特性を示すグラフである。 従来のウィルキンソン方式電力分配器の２次元構造を示すレイアウト図である。

図１は、本発明の実施の形態１に関わる電力合成器の回路図である。インピーダンス変成器１２０ａは、入力側からの順番で接続された線路１２１ａ、折返し線路１２２ａ、線路１２３ａおよび直線線路１２４ａで構成される直列回路を有する。線路１２１ａおよび線路１２３ａが互いに平行配置され、直列回路の入力側が入力端子１１に接続されている。

また、インピーダンス変成器１２０ｂはインピーダンス変成器１２０ａと同じ構造を有する。すなわち、入力側からの順番で接続された線路１２１ｂ、折返し線路１２２ｂ、線路１２３ｂおよび直線線路１２４ｂで構成される直列回路を有する。線路１２１ｂおよび線路１２３ｂが互いに平行配置され、入力側が入力端子１２に接続されている。

アイソレーション回路１２５は入力端子１１、入力端子１２の間に接続され、インピーダンス変成器１２０ａおよびインピーダンス変成器１２０ａとループを構成する。

出力インピーダンス変成器１２６はインピーダンス変成器１２０ａとインピーダンス変成器１２０ｂが共有する出力接点１４と出力端子１３の間に接続されている。

上記線路が裏面グラウンドの誘電体基板の表面に形成される場合、マイクロストリップライン（ＭＳＬ）でモデル化できる。以下では線路がＭＳＬの場合について述べるが、ＭＳＬ以外の伝送線路にも定性的に当てはまると考える。

平行配置された線路は相互結合によって孤立した同線幅の線路とは特性インピーダンスが異なる。まず、平行ＭＳＬの特性インピーダンスについて説明しておく。非特許文献２によると、図２に示すように、線路幅Ｗ、線路間隔Ｓ、基板厚Ｈの平行ＭＳＬでは偶数モードおよび奇数モードの単位線路長容量がそれぞれ式（５）および式（６）で与えられる。

ただし、ε₀は真空誘電率、ε_rは基板の比誘電率、ε_reは等価比誘電率、ｃは光速であり、式（７）から式（１５）が成立する。

指数ｉで偶数モードまたは奇数モードを示し、空気中の容量をC_i ^aとする場合、特性インピーダンスおよび等価比誘電率は式（１６）と式（１７）により求められる。

上記説明は対称平行ＭＳＬの場合に当てはまるが、非対称平行ＭＳＬでも同じように偶数モードおよび奇数モードが存在し、定性的に同じように動作すると考える。

折返しによって平行ＭＳＬ部分が存在する場合、奇数モードの特性インピーダンスが有効である。平行ＭＳＬ部分の線間容量が影響を及ぼし、特性インピーダンスが低減する。その効果で、前記線路１２１ａでは等価的に位相回転が低減する。式（３）を式（１８）のように書きなおせば理解できる。

tan(βl)の絶対値が小さいとき、分母が１で近似できる。分子の第２項はＺ_ｂに比例するため、Ｚ_ｂが小さくなると等価的にtan(βl)が小さくなり、位相回転が低減する。

つまり、従来技術のウィルキンソン型電力合成器のような式（２）で決められる特性インピーダンスに対応する孤立直線ＭＳＬの線幅Ｗ０を用いて電力合成器の横寸法を低減しようとすると、折り返しによって存在する平行ＭＳＬ部分では特性インピーダンスが低減する。そのため、位相回転が不十分になり、インピーダンス変成にも誤差が発生するゆえに、入力間分離および入出力整合の特性が劣化する。

そこで、本実施例では平行ＭＳＬ部分の特性インピーダンスの変化に着目し、平行ＭＳＬ部分の線幅を変更することによって位相回転を増加させる。具体的には、平行ＭＳＬ部分１２１ａ、１２１ｂの線幅を縮小することにより容量が低減し、特性インピーダンスが増加する。その結果、位相回転が増加し、要求周波数バンドの中心周波数に対してインピーダンス変成器１２０ａ、１２０ｂそれぞれで入力信号位相を９０度回転することにより、入力間分離を向上することができる。一般的にはインピーダンス変成のずれが残るため、本実施例では出力インピーダンス変成器１２６で出力インピーダンスとの整合性、アイソレーション回路１２５で入力インピーダンスとの整合性を向上することによって、入力間分離および入出力整合を同時に向上することができる。

また、平行ＭＳＬ部分の線幅を非対称的に変化させることもできる。具体的には、線路１２３ａの線幅を直線線路１２４ａの線幅より広く、線路１２３ｂの線路を直線線路１２４ｂの線幅より広くすることにより、位相回転を増加させることが可能である。この場合、設計条件によって線幅の変更に合せてインピーダンス変成器１２０ａ、１２０ｂの線長を変更して９０度位相回転を実現することも可能である。これにより、従来技術のウィルキンソン型電力合成器と異なって、インピーダンス変成器１２０ａ、１２０ｂそれぞれの総合線長を１／４波長より小さくすることができる。

本発明の実施の形態１では電力合成器のループの横寸法を狭くし、ループの横縦アスペクト比を１より小さくした場合、ループ長を大幅に増加させなくても入力間分離および入出力整合の好性能が実現できる。

図３は、本発明の実施の形態２に関わる電力合成器の２次元構造を示すレイアウト図である。

インピーダンス変成器１００ａは、ＭＳＬ１０１ａ、半円形ＭＳＬ１０２ａ、ＭＳＬ１０３ａおよび直線ＭＳＬ１０４ａの直列回路から構成され、入力端子１１に接続される。また、インピーダンス変成器１００ｂは、ＭＳＬ１０１ｂ、半円形ＭＳＬ１０２ｂ、ＭＳＬ１０３ｂおよび直線ＭＳＬ１０４ｂの直列回路から構成され、入力端子１２に接続される。アイソレーション抵抗１０５が、入力端子１１、１２の間に接続され、インピーダンス変成器１００ａ及びインピーダンス変成器１００ｂとループを構成する。

前記インピーダンス変成器１００ａと前記インピーダンス変成器１００ｂが共有する出力接点１４と出力端子１３の間に出力インピーダンス変成器１０６が接続されている。

本実施例では、ＭＳＬ１０１ａとＭＳＬ１０３ａが平行配置され、ＭＳＬ１０１ｂとＭＳＬ１０３ｂが平行配置され、ＭＳＬ１０１ａとＭＳＬ１０１ｂの線幅をＷ５とし、ＭＳＬ１０３ａと前記ＭＳＬ１０３ｂの線幅をＷ６とする。さらに、半円形ＭＳＬ１０２ａ、半円形ＭＳＬ１０２ｂ、直線ＭＳＬ１０４ａおよび直線ＭＳＬ１０４ｂの線幅が等しく、Ｗ７とする。

インピーダンス変成器１００ａおよび前記インピーダンス変成器１００ｂは左右非対称であり、直線ＭＳＬ１０４ａおよび直線ＭＳＬ１０４ｂの長さはアイソレーション抵抗１０５の長さによって決まる。Ｓ１およびＹ１はそれぞれループ横寸法およびループ縦寸法である。横縦アスペクト比Ｓ１／Ｙ１は１より小さい。

図４は図３の等価回路図である。ただし、マイクロ波回路の非連続つなぎ目を正確にモデル化するマイクロ波接続素子は省略している。Ｗ７は式（２）より得られる特性インピーダンスＺ_ｂを有する孤立した直線ＭＳＬの線幅に等しい。レイアウト設計上または製造上の制限に合せ、線幅寸法が最適化されても本発明の範疇内とみなす。アイソレーション抵抗１０５の抵抗値は式（１）のＲｓに等しい。

実施例１と同様に、ＭＳＬ１０１ａとＭＳＬ１０３ａが構成する平行ＭＳＬ部分では奇数モードの特性インピーダンスが有効である。平行ＭＳＬ部分１０１ａ、１０１ｂの線幅をＷ７より狭くすれば位相回転の低減を補正し、入力間分離を向上できる。さらに、アイソレーション抵抗１０５で入力整合を確保でき、出力インピーダンス変成器１０６で出力整合を確保できる。

さらに、設計条件によって線幅の変更に合せてインピーダンス変成器１００ａ、１００ｂの線長を変更して９０度位相回転を実現することも可能である。これにより、従来技術のウィルキンソン型電力合成器と異なって、インピーダンス変成器１００ａ、１００ｂの総合線長は１／４波長より小さくすることができる。

図３および図４では半円形ＭＳＬ１０２ａおよび半円形ＭＳＬ１０２ｂと描かれているが、実施に当たってプロセスの制限などより八角形または矩形を含む形状がある。さらに、マイクロ波性能の劣化抑止に矩形の曲がり角の線幅を意図的に変更して最適化することも可能である。

出力インピーダンス変成器１０６はＭＳＬで実現可能であるが、集中定数素子を含む整合回路で構成してもよい。図１０に示すように、出力接点１４と出力端子１３の間に直列容量１３１および接地されたインダクタンス１３２から構成される出力整合回路１３０により構成することができる。

図５は前記方法で横寸法が７０ｕｍの場合に設計した図４の電力合成回路についてシミュレーションから得た特性を示す。基板厚が１００ｕｍ、比誘電率が１２．９、要求周波数バンドが５８ＧＨｚから６７ＧＨｚと仮定した。マーカー（▼）で区切られた要求周波数バンド内では入出力反射が最小になるように入出力インピーダンスが５０Ωに設計される（図５（ａ）および図５（ｄ））。アイソレーション抵抗は１００Ωである。図５（ｂ）に示されるようにアイソレーションは−２５ｄＢ以下である。そして、通過ゲイン(図５(ｃ))は入力に対する出力寄与分で表され、（無損失の場合）−３．０１ｄＢより約０．１ｄＢ低い。

上記シミュレーション結果より、実施形態２の電力合成器は並列型大電力増幅器における出力合成に好適な性能が実現できる。さらに、図１６のような従来技術の電力合成器と比べて本発明では横寸法が７割以上の横幅縮小が実現でき、チップ内蔵に好適である。

図６は、本発明の実施の形態３に関わる電力合成器の２次元構造を示すレイアウト図である。

インピーダンス変成器１１０ａは、ＭＳＬ１１１ａ、半円形ＭＳＬ１１２ａ、ＭＳＬ１１３ａおよび直線ＭＳＬ１１４ａの直列回路から構成され、入力端子１５に接続される。また、インピーダンス変成器１１０ｂは、ＭＳＬ１１１ｂ、半円形ＭＳＬ１１２ｂ、ＭＳＬ１１３ｂおよび直線ＭＳＬ１１４ｂの直列回路から構成され、入力端子１６に接続される。容量１１８ａ、アイソレーション抵抗１１５および容量１１８ｂの直列回路が、入力端子１５、１６の間に接続され、インピーダンス変成器１１０ａ及びインピーダンス変成器１１０ｂとループを構成する。

インピーダンス変成器１１０ａとインピーダンス変成器１１０ｂが共有する出力接点１８と出力端子１７の間に出力インピーダンス変成器１１６が接続されている。

本実施例では、ＭＳＬ１１１ａとＭＳＬ１１３ａが互いに平行配置され、ＭＳＬ１１１ｂとＭＳＬ１１３ｂが互いに平行配置され、ＭＳＬ１１１ａおよびＭＳＬ１１１ｂの線幅をＷ８とし、ＭＳＬ１１３ａおよびＭＳＬ１１３ｂの線幅をＷ９とする。さらに、半円形ＭＳＬ１１２ａおよび半円形ＭＳＬ１１２ｂの線幅をＷ１０とし、直線ＭＳＬ１１４ａおよび直線ＭＳＬ１１４ｂの線幅をＷ１１とする。

インピーダンス変成器１１０ａおよびインピーダンス変成器１１０ｂは左右非対称であり、直線ＭＳＬ１１４ａおよび直線ＭＳＬ１１４ｂの長さは容量１１８ａ、アイソレーション抵抗１１５および容量１１８ｂの直列回路の長さによって決まる。

Ｓ２およびＹ２はそれぞれループ横寸法およびループ縦寸法である。横縦アスペクト比Ｓ２／Ｙ２は１より小さい。

図７は図６の等価回路図である。ただし、マイクロ波回路の非連続つなぎ目を正確にモデル化するマイクロ波接続素子は省略している。式（２）より得られる特性インピーダンスＺ_ｂを有する孤立した直線ＭＳＬの線幅をＷ０とするとき、Ｗ１０をＷ０より狭く、Ｗ１１をＷ０より広く設定することが本実施形態の特徴である。つまり、式（１９）の関係が成り立つ。

また、線路幅Ｗ１０の直線ＭＳＬの特性インピーダンスをＺ_Ｍ１、線路幅Ｗ１１の直線ＭＳＬの特性インピーダンスをＺ_Ｍ２とすると、式（２０）の関係が成り立つ。ｍａｇ（）は絶対値を意味する。

図８は一定の周波数に対して特性インピーダンスＺ_ｂのＭＳＬおよび特性インピーダンスＺ_Ｍ１、Ｚ_Ｍ２の２段ＭＳＬによるインピーダンス変化をインピーダンスの複素数平面上（実数Ｚ_ｒは横軸、虚数Ｚ_ｉｍは縦軸）の軌道で示す。Ｚ_１＝Ｚｉ（＝Ｒｉ）、Ｚ_２＝２Ｚｏ＝（２Ｒｏ）とすると、式（２１）と式（２２）の関係が成り立つ。

式（２１）ではβ_２、l_２は線路の幅がＷ１１の直線ＭＳＬの波数と線路長であり、式（２２）ではβ_１、l_１は線路の幅がＷ１０の直線ＭＳＬの波数と線路長である。Ｚ_３は２段ＭＳＬの非連続界面から見た出力側終端インピーダンス（＝Ｚ_２）である。

インピーダンスの複素数平面上ではＭＳＬによって変成されるインピーダンスはＭＳＬ長さに対して円形の軌道を有する。特性インピーダンスＺ_ｂの１／４波長ＭＳＬに対応する軌道は円周角が１８０度である。しかし、特性インピーダンスＺ_Ｍ１、Ｚ_Ｍ２の２段ＭＳＬに対応する軌道は特性インピーダンスＺ_ｂの場合より半径が長いため、各段に対応する軌道の円周角が９０度より小さい。したがって、２段ＭＳＬでは合計線長が１／４波長より短くても等価的に９０度位相回転を実現できるため、電力合成器に適用すれば面積低減が可能である。

実施形態３は実施形態１の説明と同じように、前記ＭＳＬ１１１ａと前記ＭＳＬ１１３ａが構成する平行ＭＳＬ部分では奇数モードの特性インピーダンスが有効である。平行ＭＳＬ部分の線幅は、式（２３）が成り立つように設定する。あるいは、式（２３）と式（２４）が同時に成り立つように設定する。

その結果、平行ＭＳＬ部分の結合による位相回転の低減を補正し、入力間分離を向上する。さらに、出力インピーダンス変成器１０６で出力整合を確保し、容量１１８ａ、アイソレーション抵抗１１５および容量１１８ａと同じ容量値の容量１１８ｂの最適化で入力整合を確保する。

さらに、設計条件によって線幅の変更に合せてインピーダンス変成器１００ａおよびインピーダンス変成器１００ｂの線長を変更して線幅の変更と合わせて９０度位相回転を実現することも可能である。

図９は実施形態３の電力合成器のシミュレーションから得られた特性を示す。基板と周波数条件は図５と同じである。マーカー（▼）で区切られた要求周波数バンド内では入出力反射が最小になるように入出力インピーダンスが５０Ω近い値に設計される（図９（ａ）および図９（ｄ））。アイソレーション抵抗は７０Ω、容量は０．１２ｐＦである。図９（ｂ）に示されるようにアイソレーションは−２５ｄＢ以下である。そして、通過ゲイン(図９（ｃ）)は入力に対する出力寄与分で表し、（無損失の場合）−３．０１ｄＢより約０．１ｄＢ低い。

シミュレーション結果より、実施形態３の電力合成器は並列型大電力増幅器における出力合成に好適な性能が実現できる。さらに、図１６のような従来技術の電力合成器と比べて本発明では横寸法が７割以上の横幅縮小が実現できる。また、式（１９）の関係が成り立つことにより、縦寸法は実施形態２の実施例と比べて４５％以上減少でき、チップ内蔵に好適である。

また、実施例２と同様に、出力インピーダンス変成器１１６はＭＳＬで実現可能であるが、集中定数素子を含む整合回路で構成してもよい。図１１のように出力接点１８と出力端子１７の間に直列容量１４１および接地されたインダクタンス１４２から構成される出力整合回路１４０により構成することができる。

図１２は、本発明の実施の形態４に関わる電力合成回路を示す回路図である。端子６１と６２から入力される信号は５０Ω線路６０１、６０２を介して電力合成器６aで合成され、端子６３と６４から入力される信号は５０Ω線路６０３、６０４を介して電力合成器６ｂで合成される。そして、電力合成器６a、６ｂの出力は５０Ω線路６０５、６０６を介して電力合成器６ｃで合成される。電力合成器６ａ〜６ｃは、実施例１〜３で説明した電力合成器が適用される。

図１２では２段の二分岐構造を示すが、同じ方法で段数を増やせば入力信号数を増やせることが明確である。Ｎ段の電力合成回路は２^Ｎ個の並列信号を１つの信号に合成できる。

出力端子６２に接続される電力合成器６ｃでない電力合成器６ａまたは６ｂでは、それぞれの出力インピーダンス変成器６１６ａまたは６１６ｂがＬ字形に曲がっているＭＳＬである。本実施例の電力合成回路では、Ｌ字形ＭＳＬの縦部分と電力合成器６ａまたは６ｂとの平行距離Ｓ３が、Ｌ字形ＭＳＬの縦部分と後段の電力合成器６ｃとの平行距離Ｓ４より広く開くように、Ｌ字形ＭＳＬが配置されることを特徴とする。これにより、Ｌ字形ＭＳＬと電力合成器との寄生結合による特性変化を抑圧できる。

最終段電力合成器６ｃは出力インピーダンスとの整合に集中定数素子で構成される整合回路３６で実施すればより面積が小さくできる。

図１３は、本発明の実施の形態５に関わる並列方式増幅器を示す回路図である。並列型増幅器は並列電力増幅部５ａ〜５ｄ、電力合成器６ａ〜６ｃを含む電力合成回路、電力合成器６ａ〜６ｃの入出力を反転して電力分配に使用する電力分配回路を含む構成を有する。電力分配に使用される電力合成器７ａ〜７ｃを、下記では電力分配器と呼ぶことにする。電力合成回路は、実施例４で説明した電力合成回路が適用される。

入力は電力分配器７ｃで２分配され、さらに、電力分配器７ａ、７ｂに４つの同相同振幅の信号に分配され、並列電力増幅部５ａ〜５ｄに入力される。電力増幅部に増幅された信号は電力合成器６ａ、６ｂで合成され、さらに電力合成器６ｃで合成され、１つの信号になる。

並列型増幅器はチップ縦寸法が電力増幅部で決まり、電力分配回路および電力合成回路の横寸法を縮小すれば、チップ面積が低減する。

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、種々変形実施可能であり、上述した各実施形態を適宜組み合わせることが可能であることは当業者に理解されよう。

１、１１、１２、１５、１６、２１、２２、６１〜６４、６６…入力端子
２、１３、１７、２３、６５、６７…出力端子
１４、１８…出力接点
１００ａ、１００ｂ、１１０ａ、１１０ｂ、１２０ａ、１２０ｂ、２０４ａ、２０４ｂ、２１４ａ、２１４ｂ…インピーダンス変成器
１０１ａ、１０３ａ、１０１ｂ、１０３ｂ、１１１ａ、１１３ａ、１１１ｂ、１１３ｂ…（平行）ＭＳＬ
１０２ａ、１０２ｂ、１１２ａ、１１２ｂ…半円形ＭＳＬ
１０４ａ、１０４ｂ、１１４ａ、１１４ｂ…直線ＭＳＬ
１０５、１１５、２０５、２１５…アイソレーション抵抗
１０６、１１６、１２６、３６、３７…出力インピーダンス変成器
１１８ａ、１１８ｂ…容量
１２１ａ、１２３ａ、１２１ｂ、１２３ｂ…（平行）線路
１２２ａ、１２２ｂ…折返し線路
１２４ａ、１２４ｂ…直線線路
１２５…アイソレーション回路
１３０、１４０…出力整合回路
１３１、１４１…容量
１３２、１４２…インダクタンス
２０１、２０２、２０３、６０１〜６０６…５０Ω線路
３…電力分配回路
３ａ〜３ｃ、７ａ〜７ｃ…電力分配器
４…電力合成回路
４ａ〜４ｃ、６ａ〜６ｃ…電力合成器
５ａ〜５ｄ…増幅部
６１６ａ、６１６ｂ…Ｌ字形ＭＳＬ

Claims (5)

1. 入力側から順番に第１線路、第１折返し線路、第２線路、第１直線線路が接続される第１直列回路を構成し、前記第１直列回路の入力側が第１入力端子に接続される第１インピーダンス変成器と、
   入力側から順番に第３線路、第２折返し線路、第４線路、第２直線線路が接続される第２直列回路を構成し、前記第２直列回路の入力側が第２入力端子に接続される第２インピーダンス変成器と、
   前記第１入力端子と前記第２入力端子の間に配置され、前記第１インピーダンス変成器及び前記第２インピーダンス変成器とループを構成するアイソレーション回路と、
   前記第１インピーダンス変成器と前記第２インピーダンス変成器が共有する出力接点と出力端子との間に配置される出力インピーダンス変成器と、を有し、
   前記第１線路と前記第２線路、前記第３線路と前記第４線路、それぞれは互いに平行に配置され、
   入出力方向の直交方向における前記ループの幅に対する、前記入出力方向の前記ループの幅の比が１より小さく、
   前記第１線路の線幅が前記第１折返し線路の線幅より狭く、前記第３線路の線幅が前記第２折返し線路の線幅より狭いことで、前記第１インピーダンス変成器および前記第２インピーダンス変成器で入力信号位相をそれぞれ９０度回転し、
   前記アイソレーション回路で入力インピーダンスと整合し、
   前記出力インピーダンス変成器で出力インピーダンスと整合する電力合成器。
2. 請求項１に記載の電力合成器において、
   前記入力インピーダンスをＲｉ、前記出力インピーダンスをＲｏとし、
   Ｚ_ｂ＝√（２＊Ｒｉ＊Ｒｏ）
   によって決まる特性インピーダンスＺ_ｂを有する孤立直線線路の線幅をＷ０とする場合、
   前記第１折返し線路の線幅、前記第１直線線路の線幅、前記第２折返し線路の線幅、前記第２直線線路がＷ０に等しく、
   前記アイソレーション回路が２＊Ｒｉの抵抗値を有する第１抵抗であり、
   前記出力インピーダンス変成器が伝送線路、もしくは集中定数容量及び集中定数インダクタンスを含む整合回路である電力合成器。
3. 請求項１に記載の電力合成器において、
   前記入力インピーダンスをＲｉ、前記出力インピーダンスをＲｏ、さらに
   Ｒｉ＜２＊Ｒｏ
   とし、
   Ｚ_ｂ＝√（２＊Ｒｉ＊Ｒｏ）
   によって決まる特性インピーダンスＺ_ｂを有する孤立直線線路の線幅をＷ０とする場合、
   前記第１折返し線路の線幅と前記第２折返し線路の線幅がＷ０より狭く、
   前記第１直線線路の線幅と前記第２直線線路の線幅がＷ０より広く、
   前記アイソレーション回路が第１容量、第２抵抗および前記第１容量と同じ容量値の第２容量から構成される直列回路であり、
   前記出力インピーダンス変成器が伝送線路、もしくは集中定数容量及び集中定数インダクタンスを含む整合回路である電力合成器。
4. 請求項１乃至３の少なくともいずれか１つの電力合成器を用いたＮ入力（Ｎ≧４）１出力の二分岐構造を有する電力合成回路であって、
   出力端子に接続される第１電力合成器の入力端子に接続される第２電力合成器及び第３電力合成器それぞれの出力インピーダンス変成器がＬ字形の伝送線路であり、
   前記Ｌ字形の縦線路部分と前記第１電力増幅器との距離が、前記Ｌ字形の縦線路部分と前記第２電力合成器又は前記第３電力合成器との距離よりも小さい電力合成回路。
5. 請求項４に記載の電力合成回路と、
   並列に配置される複数の増幅部と、を有する並列型増幅器であって、
   前記電力合成回路を用いて前記複数の増幅部の出力を合成する並列型増幅器。