JP2012149914A - Apparatus and method for inspecting degradation of printed wiring board - Google Patents
Apparatus and method for inspecting degradation of printed wiring board Download PDFInfo
- Publication number
- JP2012149914A JP2012149914A JP2011006994A JP2011006994A JP2012149914A JP 2012149914 A JP2012149914 A JP 2012149914A JP 2011006994 A JP2011006994 A JP 2011006994A JP 2011006994 A JP2011006994 A JP 2011006994A JP 2012149914 A JP2012149914 A JP 2012149914A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- printed circuit
- circuit board
- deterioration
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
この発明に関し、特に、プリント基板および電子部品の検査部位の使用または経年変化による劣化を電気的に検査する劣化検査装置および劣化検査方法に関する。 More particularly, the present invention relates to a deterioration inspection apparatus and a deterioration inspection method for electrically inspecting deterioration due to use or aging of printed circuit boards and electronic parts.
電子機器に搭載される基板の長期信頼性への要求が高まると同時に、基板の低コスト化、部品の小型化・複雑化、高密度実装化に伴って、耐用年数に対する寿命までの実効値（期間）が低下している。 At the same time as the demand for long-term reliability of boards mounted on electronic devices is increasing, the effective value for the service life for the service life is reduced as the cost of the board is reduced, the parts are reduced in size and complexity, and the density is increased. Period) is decreasing.
たとえば、工場等の大規模システムおよび社会インフラ系に用いられる基板は、長期運用により寿命が尽きて故障した場合にシステムの停止に伴う損害は大きくなるので、故障前に定期的に交換が行われている。必要以上の定期交換は、基板代およびシステムの計画停止に伴う費用が大きくかかるので、非破壊で各部品および基板の寿命を測定することで余寿命を評価することが求められている。 For example, boards used in large-scale systems such as factories and social infrastructure systems are damaged regularly due to long-term operation and will be damaged when the system is shut down. ing. Periodic replacement more than necessary is costly due to the cost of the board and the planned outage of the system. Therefore, it is required to evaluate the remaining life by measuring the life of each component and board in a non-destructive manner.
非破壊の基板の劣化検査手法としては、画像による比較検査、ファンクションテストやインサーキットテスト（ＩＣＴ）等がある。画像による比較検査では使用に伴い汚れた基板の検査は難しく、また外観から部品の劣化を見分けることは難しい。 Nondestructive substrate deterioration inspection methods include comparative inspection using images, function test, in-circuit test (ICT), and the like. In comparison inspection by image, it is difficult to inspect a board that has become dirty with use, and it is difficult to distinguish the deterioration of components from the appearance.
また、ファンクションテストでは、動作不良を引き起こす故障発生前に、故障の原因となる基板または基板上の電子部品の動作の異常を検出することは難しい。さらに、ＩＣＴでは、基板実装状態においては各部品は他の部品の影響を受けるために劣化の検出および劣化部の特定が困難である。 In the function test, it is difficult to detect an abnormality in the operation of the board or the electronic component on the board that causes the failure before the occurrence of the failure that causes the malfunction. Furthermore, in ICT, since each component is influenced by other components in the board mounted state, it is difficult to detect deterioration and specify a deteriorated portion.
基板の劣化を評価するために、たとえば、特開２００３−２３２８３６号公報（特許文献１）に開示された基板および基板の検査方法が考案されている。 In order to evaluate the deterioration of the substrate, for example, a substrate and a substrate inspection method disclosed in Japanese Patent Laid-Open No. 2003-232728 (Patent Document 1) have been devised.
しかし、特開２００３−２３２８３６号公報に開示された技術では、実際には各部品によって温度や湿度や電流量の大小による劣化量の加速係数が異なる上に、各部品自体が寿命にばらつきを持つために正確な寿命評価はできない。 However, in the technique disclosed in Japanese Patent Application Laid-Open No. 2003-232728, the acceleration factor of the deterioration amount due to the magnitude of temperature, humidity, and current amount differs depending on each component, and each component itself varies in life. Therefore, accurate life evaluation cannot be performed.
さらに、検査用の代表部品を用いて評価する手法でも、部品ごとに環境変数が劣化に及ぼす影響量の加速係数が異なり、また部品自体がばらつくために正確な評価はできない。 Furthermore, even with the method of evaluating using representative parts for inspection, the acceleration coefficient of the influence amount of environmental variables on deterioration differs for each part, and the part itself varies, so that accurate evaluation cannot be performed.
本発明の目的は、プリント基板を破壊することなく、故障発生前にプリント基板またはプリント基板上の回路の修理もしくは交換を容易にできる劣化検査装置を提供することである。 An object of the present invention is to provide a deterioration inspection apparatus that can easily repair or replace a printed circuit board or a circuit on the printed circuit board before failure occurs without destroying the printed circuit board.
この発明に係るプリント基板の劣化検査装置は、検査波形発生部と、この検査波形発生部からの出力波形を検査部位まで伝送させるための波形伝送部と、この検査波形発生部からの波形が検査部位から反射された反射波形を検出する反射波形検出部と、この反射波形検出部が検出した反射波形および比較のための参照用波形に基づいて、検査部位の劣化状態を判断する演算処理部を備えている。 The deterioration inspection apparatus for a printed circuit board according to the present invention includes an inspection waveform generation unit, a waveform transmission unit for transmitting an output waveform from the inspection waveform generation unit to an inspection site, and a waveform from the inspection waveform generation unit. A reflection waveform detection unit that detects a reflection waveform reflected from the part, and an arithmetic processing unit that determines a deterioration state of the examination part based on the reflection waveform detected by the reflection waveform detection part and a reference waveform for comparison. I have.
この発明によれば、プリント基板またはプリント基板上の回路（以下、検査部位とも称する。）を破壊することなく、プリント基板またはプリント基板上の回路の劣化の状態が故障発生前にわかる。その結果、劣化しているプリント基板またはプリント基板上の部品の修理もしくは交換を容易にできる。 According to the present invention, the state of deterioration of the printed circuit board or the circuit on the printed circuit board can be known before the failure occurs without destroying the printed circuit board or the circuit on the printed circuit board (hereinafter also referred to as an inspection site). As a result, it is possible to easily repair or replace a deteriorated printed circuit board or a component on the printed circuit board.
以下、この発明の各実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰り返さない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The same or corresponding parts are denoted by the same reference numerals, and the description thereof will not be repeated.
[実施の形態１]
図１は、実施の形態１に従うプリント基板劣化検査装置１の構成を示すブロック図である。図１を参照して、プリント基板劣化検査装置１は、時間領域反射率計（ＴＤＲ）５０と、高周波伝送部４０とインターフェース部３０と、コンピュータ６０とを含む。
[Embodiment 1]
FIG. 1 is a block diagram showing a configuration of printed circuit board
ＴＤＲ５０は、急峻な立ち上がりのパルス波を出力するパルス発生器５１と、パルス発生器５１の出力ノード５２における電圧波形を測定する測定機としてのオシロスコープ５３とを含む。パルス発生器５１およびオシロスコープ５３は、高周波伝送部４０によってインターフェース部３０の同軸コネクタ３５と接続される。
The TDR 50 includes a
パルス発生器５１から出力されたパルス波は、インターフェース部３０を介してプリント基板２０に印加される。
The pulse wave output from the
オシロスコープ５３は、パルス発生器５１の出力ノード５２の電圧波形を測定する。パルス発生器５１から出力されたパルス波は、プリント基板２０上のコンデンサ、抵抗、ＩＣ素子の回路が設置されている基板上の各場所から反射される。オシロスコープ５３は、これによって生じた反射波（以下、測定電圧波形とも称する。）を検出する。
The
オシロスコープ５３によって測定電圧波形は、デジタル変換されてコンピュータ６０に出力される。
The measurement voltage waveform is digitally converted by the
高周波伝送部４０は、ＴＤＲ５０と接続される同軸コネクタ４４と、端子４３Ａにおいて、同軸コネクタ４４に接続される同軸リレー４３と、端子４３Ｂと接地電位との間に接続されている抵抗４５と、端子４３Ｃにおいて、同軸リレー４３と接続される同軸ケーブル４１Ａと、同軸ケーブル４１Ａと接続される同軸リレー４２Ａと、同軸リレー４２Ａのリレー端子の一端で接続される同軸ケーブル４１Ｂと、同軸ケーブル４１Ｂと接続される次段の同軸リレー４２Ｂと、次段の同軸リレー端子４２Ｂと接続される接続用同軸ケーブル４６とを含む。
The high-
なお、以降の説明において、同軸ケーブル４１Ａ、４１Ｂおよび同軸リレー４２Ａ、４２Ｂをそれぞれ同軸ケーブル４１、同軸リレー４２とも称する。
In the following description, the
また、高周波伝送部４０は、同軸ケーブル４１および同軸リレー４２のように複数段設置することができ、それにより、所望の検査部位にパルス波を伝送させる。
Moreover, the high
コンピュータ６０は、同軸リレー４２Ａ、４２Ｂを制御する。これにより、同軸リレー４２は、所望の検査部位へパルス波を伝送させる。また、複数の接続用同軸ケーブル４６のいずれかによって、パルス発生器５１から出力されたパルス波がインターフェース部３０に伝送される。
The
次に、インターフェース部３０は、高周波伝送部４０に含まれる接続用同軸ケーブル４６と接続される同軸コネクタ３５と、同軸コネクタ３５に接続されるセミリジッド同軸ケーブル３６と、セミリジッド同軸ケーブル３６に接続される基板実装型高周波リレー３７とを含む。
Next, the
なお、インターフェース部３０は、セミリジッド同軸ケーブル３６と基板実装型高周波リレー３７とを複数段配置することができ、それにより、所望の検査部位にパルス波を伝送させる。
Note that the
さらに、インターフェース部３０は、最終段の基板実装型高周波リレー３７の各リレー端子と接続されるための複数のマイクロストリップライン３４と、マイクロストリップライン３４に接続されるプローブ３２を含む。
Further, the
複数の同軸コネクタ３５によって高周波伝送部４０と接続される。コンピュータ６０が基板実装型高周波リレー３７を制御し、パルス波伝送経路を切り替える。伝送経路の切り替えにより、パルス発生器５１から出力されたパルス波は複数のプローブ３２のいずれかに伝送される。
A plurality of
また、実際に劣化検査する際に、高周波伝送部４０の同軸リレー４３の接続を端子４３Ａから端子４３Ｂに切り替えて、その後、プリント基板とインターフェース部３０とを接続すると、同軸リレー４３の端子４３Ｂに接続されている抵抗４５を介して、プリント基板等に蓄積されている残留電荷を除去することができる。
When actually inspecting deterioration, the connection of the
すべての伝送経路を一通り抵抗４５に接続して残留電荷を除去後、同軸リレー端子４３Ｂを４３Ａに切り替えて、ＴＤＲ５０をプリント基板２０に接続すれば、耐電圧が低いＴＤＲ５０は保護され、また、過剰な電流が流れることによるプリント基板２０に実装された部品の破壊を防ぐことができる。
After all the transmission paths are connected to the
図２は、図１のプリント基板劣化検査装置１のインターフェース部３０の概略的な構成を示す図である。図２では、さらに、検査部位であるプリント基板２０の概略的な構成も併せて示す。
FIG. 2 is a diagram showing a schematic configuration of the
図４は、図２のインターフェース部３０の一部の拡大図である。図２、図４では、断面部分にハッチングを付している。
FIG. 4 is an enlarged view of a part of the
図２、図４を参照して、プリント基板２０は、絶縁性基板２１に配線パターンが形成されたプリント配線板２０Ａに、多数の電子部品が実装されたものである。配線パターンは、スルーホール２２の導電層や、この導電層に接続されたランド２３、２４などを含む。
2 and 4, a printed
プリント基板劣化検査装置１は、プリント基板２０に実装された電子部品の劣化状態を検査する。図２には、検査部位の１つとして、アルミ電解コンデンサ２６が示されている。アルミ電解コンデンサ２６は、プリント基板に実装される様々な部品の中で最も寿命が問題となる部品である。すなわち、アルミ電解コンデンサ２６は、劣化状態を検査する必要がある部品である。
The printed circuit board
通常、アルミ電解コンデンサ２６が用いられている回路では、アルミ電解コンデンサ２６の電極間に電圧をかけるとアルミ電解コンデンサ２６とは別のルートを通って電流が流れてくる。さらに、特性改善のためにアルミ電解コンデンサ２６は複数個並列で使用されることが多い。このため、プリント基板実装状態にあるアルミ電解コンデンサ２６の特性を測定することは難しい。
Normally, in a circuit in which the aluminum
そこで、プリント基板劣化検査装置１は、検査部位であるアルミ電解コンデンサの劣化状態を時間領域反射率測定（ＴＤＲ法）によって検査する。
Therefore, the printed circuit board
図２を参照して、インターフェース部３０は、絶縁性基板３３と、絶縁性基板３３上に形成されたマイクロストリップライン３４と、複数のプローブ３２と、複数のプローブ３２が埋め込まれた絶縁性のブロック３１と、セミリジッド同軸ケーブル３６と、基板実装型高周波リレー３７と、位置決めピン３８と、プッシュピン３９とを含む。
Referring to FIG. 2, the
プローブ３２は、プリント基板２０の複数の検査部位を一度に検査するために複数個設けられている。プローブ３２は、劣化状態を検査する部品に配線距離が最も近く、かつ検査される部品の隣接する部品から配線距離が遠い位置にあるランド２４もしくはスルーホール２２の導電層にプロービングでき、かつ、検査部位の極性を考慮して配置する。
A plurality of
また、ＴＤＲ測定では高周波のパルス波を伝達するためにグランド線が重要であるため、プローブ３２は、プリント基板劣化検査装置１のグランドとプリント基板２０のグランドとを接続するために、さらに複数個設けられている。
Further, since ground lines are important for transmitting high-frequency pulse waves in TDR measurement, a plurality of
また、プローブ３２は、プリント基板２０の電源ラインおよびグランド線のランド２４もしくはスルーホール２２の導電層に多数の点でプロービングできるように配置されている。
The
この配置により、プリント基板２０の電源ラインおよびグランド線は、ＴＤＲ５０の測定時のグランド線としても利用することができる。
With this arrangement, the power line and the ground line of the printed
図３は、実際にプリント基板２０とプリント基板劣化検査装置１とを接続した図である。図３を参照して、インターフェース部３０の位置決めピン３８が、プリント基板２０の基準穴２５を貫通する。これにより、プリント基板２０とインターフェース部３０との位置あわせがされる。また、プッシュピン３９よる外力で、プリント基板２０は、インターフェース部３０に押し当てられる。具体的には、プリント基板２０上のランド２４とプローブ３２とが、接触不良なく接続される。
FIG. 3 is a diagram in which the printed
この際、プリント基板２０をたわませるとプリント基板２０に損傷を与えたり、また、プリント基板２０とインターフェース部３０に接触不良が生じたりするため、プッシュピン３９は適切に分散配置されている。
At this time, if the printed
図４を参照して、プローブ３２は、円筒部３２Ａと、円筒部３２Ａの両端にそれぞれ挿入された第１、第２の接触子３２Ｂ、３２Ｃと、接触子３２Ｂ、３２Ｃの間に設けられたバネ部材３２Ｄとを含む。第１の接触子３２Ｂは、検査部位のプリント基板２０のランド２４と電気的に接触する。良好な電気的接触を得るために、接触子３２Ｂの端部は王冠状に突出した形状を有する。第２の接触子３２Ｃは、絶縁性基板３３に形成されたマイクロストリップライン３４と電気的に接触する。接触子３２Ｃは、マイクロストリップライン３４を介して同軸コネクタ３５に接続される。
Referring to FIG. 4, the
バネ部材３２Ｄは、接触子３２Ｂ、３２Ｃを円筒部３２Ａの両端から突出するように付勢する。これによって、プローブ３２とプリント基板２０のランド２４との間、およびプローブ３２とマイクロストリップライン３４との間の電気的接触を確実にする。
The
さらにプローブ３２とマイクロストリップライン３４との間の電気的接触が確実に取れるように、マイクロストリップライン３４の表面は金メッキされていることが好ましい。
Furthermore, the surface of the
なお、マイクロストリップライン３４が形成された絶縁性基板３３は、検査部位のプリント基板２０に応じて交換可能な構成となっている。
The insulating
再び図１を参照して、インターフェース部３０の各基板実装型高周波リレー３７は、各プローブ３２と個別に対応し、各プローブ３２と同軸コネクタ３５とを接続するマイクロストリップライン３４に設けられる。コンピュータ６０は、同軸リレー４２および基板実装型高周波リレー３７のリレー端子を切り替えることによって、ＴＤＲ５０に接続されるプローブ３２を順次切り替える。こうして、プリント基板劣化検査装置１は、各プローブ３２に接続された図２のプリント基板に実装された複数の部品（コンデンサ、抵抗、ＩＣ素子）および基板の劣化の状態を順々に検査する。
Referring again to FIG. 1, each board-mounted high-
すなわち、多数の測定点を順々に測定することにより、何百点もの部品を短時間で測定することができる。特に、短時間で劣化検査を行なう必要がある場合（定期メンテナンスなど）でも、実施の形態１により、プリント基板上に実装された部品の劣化の状態を短時間で検査できる。 That is, hundreds of parts can be measured in a short time by measuring a large number of measurement points in order. In particular, even when it is necessary to perform a deterioration inspection in a short time (periodic maintenance or the like), the first embodiment can check the deterioration state of components mounted on the printed circuit board in a short time.
次に、コンピュータ６０の構成について説明する。コンピュータ６０は、中央処理装置、メモリ回路、および信号の入出力のためのインターフェース回路などを含む。機能的に見ると、コンピュータ６０は、測定制御部６４と、波形演算部６１と、記憶部６２と、判定部６３とを含む。
Next, the configuration of the
測定制御部６４は、パルス発生器５１がパルス波を出力するタイミング、およびオシロスコープが電圧を測定するタイミングを制御する。さらに、測定制御部６４は、高周波伝送部４０の同軸リレー４２とインターフェース部３０の基板実装型高周波リレー３７を切り替えることによって、たとえば、検査部位のアルミ電解コンデンサ２６が接続されている回路とＴＤＲ５０とを選択的に接続する。こうして、パルス発生器５１から出力されたパルス波は、インターフェース部３０のマイクロストリップライン３４、プローブ３２、図２のプリント基板２０の配線パターンを介して、検査部位であるアルミ電解コンデンサ２６に到達する。アルミ電解コンデンサ２６の劣化の状態に応じて生じた反射波は逆の経路をたどってパルス発生器５１に戻り、オシロスコープ５３によって検出される。
The
波形演算部６１は、オシロスコープ５３によって測定電圧波形のデータに基づいた種々の波形を生成する。波形演算部６１は、微分演算部６５と、特徴量抽出部６６とを含む。
The
波形演算部６１により、測定電圧波形から直接特徴量を抽出することができる。また、加えて、測定電圧波形を微分演算部６５において微分した後に特徴量抽出部６６で特徴量を抽出することもできる。微分演算部６５において微分することで、測定電圧波形からプローブ３２の接触抵抗成分を取り除いたり、時間変化に注目した特徴量を抽出したりすることが可能となる。たとえば、波形演算部６１は測定電圧波形のデータを時間微分し、特定の時間内の微分値の最大値を抽出することができる。
The feature amount can be directly extracted from the measured voltage waveform by the
記憶部６２は、良好な参照用のプリント基板に対してＴＤＲ５０によって測定電圧波形を参照用の電圧波形（以下、参照電圧波形とも称する。）およびその電圧波形を微分した微分波形（以下、参照微分波形とも称する。）を参照用の波形データとして記憶する。さらに記憶部６２は、各測定点の各時間における複数の判定閾値および波形演算部６１が生成する各特徴量（以下、参照特徴量とも称する。）に対する閾値を記憶する。
The
判定部６３には、測定電圧波形と、測定電圧波形を微分演算部６５において微分された微分波形と、特徴量抽出部６６から抽出された特徴量とが入力される。
The
判定部６３は、検査部位に応じて、測定電圧波形、微分波形および特徴量を任意に選択し、記憶部６２に記憶された対応する参照電圧波形、参照微分波形および参照特徴量とをそれぞれ比較する。
The
具体的には、判定部６３は、記憶部６２に記憶されている各時間における複数の判定閾値のどの間にあたるかにより劣化度を判断する。また、判定部６３は、種々の特徴量が記憶部６２に記憶されている複数の判定閾値のどの間にあたるかにより劣化度を判断する。
なお、ＴＤＲ法による測定を行なっているため、時間的分解能に位置情報が含まれる。このため、プローブ点からの検査部位の位置と反射波の測定時間との間に関係に考慮して、判定閾値は、測定時間および検査部位の特性に対応して設けている。
Specifically, the
Since measurement is performed by the TDR method, position information is included in the temporal resolution. For this reason, in consideration of the relationship between the position of the examination site from the probe point and the measurement time of the reflected wave, the determination threshold is provided corresponding to the measurement time and the characteristics of the examination site.
図５は、参照電圧波形７０および参照電圧波形７０に、複数の判定閾値を段階的に加減した波形７１〜７６である。また、図５の縦軸を電圧とし、横軸を時間としている。
FIG. 5 shows
上述したように、ＴＤＲ法による測定では、その測定時間の長さにより、プローブ点から検査部位の位置がわかる。早い時間に現れる波形ほどプローブ点に近い部品からの反射波になるために、部品ごとに判定区間を定めることができる。 As described above, in the measurement by the TDR method, the position of the examination site can be known from the probe point by the length of the measurement time. Since a waveform appearing earlier is a reflected wave from a component closer to the probe point, a determination section can be defined for each component.
たとえば、プリント基板上に部品Ａ、部品Ｂ、部品Ｃがプローブ点からの近い順に部品Ａ、Ｂ、Ｃが配置されているとき、以下の時間帯の測定電圧波形を確認することで部品Ａ、Ｂ、Ｃの劣化の状態を判断できる。 For example, when the components A, B, and C are arranged on the printed circuit board in the order from the probe point, the components A, B, and C are checked by checking the measurement voltage waveforms in the following time zones. The state of deterioration of B and C can be determined.
まず、部品Ａについては、図５の最初の時間帯（ｔ１〜ｔ２）の測定電圧波形を確認し、部品Ｂについては、次の時間帯（ｔ２〜ｔ３）の測定電圧波形を確認し、部品Ｃでは、最後の時間帯（ｔ３〜ｔ４）の測定電圧波形を確認することで、劣化の状態が確認できる。 First, for the component A, the measurement voltage waveform in the first time zone (t1 to t2) in FIG. 5 is confirmed, and for the component B, the measurement voltage waveform in the next time zone (t2 to t3) is confirmed. In C, the state of deterioration can be confirmed by confirming the measurement voltage waveform in the last time zone (t3 to t4).
参照電圧波形７０は、良好な参照用のプリント基板に対してＴＤＲ５０によって測定電圧波形であり、劣化の状態を判定するための波形である。
The
波形７１は、参照電圧波形７０に、各時間帯に応じた第１の閾値を加えた波形である。波形７２は、各時間帯に応じた参照電圧波形７０に第１の閾値を減じた波形である。
A
また、波形７３は、参照電圧波形７０に、各時間帯に応じた第２の閾値を加えた波形である。波形７４は、各時間帯に応じた参照電圧波形７０に第２の閾値を減じた波形である。
A
さらに、波形７５は、参照電圧波形７０に、各時間帯に応じた第３の閾値を加えた波形である。波形７６は、各時間帯に応じた参照電圧波形７０に第３の閾値を減じた波形である。
Further, the
ここで、測定電圧波形を用いて、検査部位の劣化の状態の判定をする場合を説明する。
図示していない測定電圧波形と参照電圧波形７０に第１から第３の閾値を加減した波形７１〜波形７６を直接比較して、検査部位の劣化の状態を判定する。
Here, a case will be described in which the state of deterioration of the examination site is determined using the measured voltage waveform.
The
たとえば、図示していない測定電圧波形が、すべての時間帯において、波形７１と波形７２の間に納まっているときには、測定された検査部位の劣化状態が、第１状態にあると判定する。
For example, when a measurement voltage waveform (not shown) is included between the
また、測定電圧波形が、ある時間帯において、波形７１および波形７２の間に測定電圧波形が納まっていないが、波形７３および波形７４の間に納まっている場合、その時間帯に対応する検査部位の劣化状態が、第２状態にあると判定する。
Further, when the measurement voltage waveform does not fit between the
そして、測定電圧波形が、ある時間帯において、波形７３および波形７４の間に測定電圧波形が納まっていないが、波形７５および波形７６の間に納まっている場合、その時間帯に対応する検査部位の劣化状態が、第３状態にあると判定する。
When the measurement voltage waveform does not fit between the
さらに、測定電圧波形が、ある時間帯において、波形７５および波形７６の間にも測定電圧波形が納まっていない場合は、その時間帯に対応する検査部位の劣化状態が、第４状態にあると判断できる。
Furthermore, when the measurement voltage waveform does not fit between the
また、別の例として、図示していない測定電圧波形と参照電圧波形７０の差の絶対値が、すべての時間帯において、第１の閾値の範囲内に納まっているときには、測定された検査部位の劣化状態が、第１状態にあると判定する。
As another example, when the absolute value of the difference between the measurement voltage waveform (not shown) and the
また、測定電圧波形と参照電圧波形７０の差の絶対値が、ある時間帯において、第１の閾値の範囲内に測定電圧波形が納まっていないが、第２の閾値の範囲内に納まっている場合、その時間帯に対応する検査部位の劣化状態が、第２状態にあると判定する。
In addition, the absolute value of the difference between the measured voltage waveform and the
そして、測定電圧波形と参照電圧波形７０の差の絶対値が、ある時間帯において、第２の閾値の範囲内に測定電圧波形が納まっていないが、第３の閾値の範囲内に納まっている場合、その時間帯に対応する検査部位の劣化状態が、第３状態にあると判定する。
Then, the absolute value of the difference between the measurement voltage waveform and the
さらに、ある時間帯において、第３の閾値の範囲内にも測定電圧波形が納まっていない場合は、その時間帯に対応する検査部位の劣化状態が、第４状態にあると判断する。 Further, if the measured voltage waveform does not fall within the third threshold value within a certain time zone, it is determined that the degradation state of the examination site corresponding to that time zone is in the fourth state.
たとえば、判定された第１状態から第４状態に対して、第１状態は「正常使用範囲内」、第２状態は「次回メンテナンスの際、検査部位の再度確認必要」、第３状態は「検査部位に対応する部品を交換が必要」、第４状態は「プリント基板の稼動停止後、基板全体を交換が必要」など予め定義しておくとにより、プリント基板または検査部位に対する劣化の状態を簡易にユーザーが容易に判定することができる。 For example, with respect to the determined first to fourth states, the first state is “within normal use range”, the second state is “requires confirmation of the examination site at the next maintenance”, and the third state is “ If the parts corresponding to the inspection part need to be replaced ”and the fourth state is defined in advance such as“ the entire board needs to be replaced after the operation of the printed circuit board is stopped ”, the state of deterioration of the printed circuit board or the inspection part can be determined. The user can easily make a determination.
なお、第１〜３の閾値は、上記の例に限られない。すなわち、閾値は、任意に設定できる。また、微分波形、特徴量を用いて検査部位の劣化の状態を判定する場合も同じであるので、ここでは説明を繰り返さない。 The first to third threshold values are not limited to the above example. That is, the threshold value can be set arbitrarily. The same applies to the case where the deterioration state of the examination region is determined using the differential waveform and the feature amount, and therefore the description thereof will not be repeated here.
さらに、実施の形態１により、単純な２端子間の抵抗値だけではなく、様々な特性の変化量を検出し、劣化の状態を判断することが可能となる。 Further, according to the first embodiment, it is possible to detect not only a simple resistance value between two terminals but also a change amount of various characteristics to determine a deterioration state.
たとえば、各周波数に対するインピーダンスの変化をとらえることにより、基板の層間剥離、トランジスタの特性変化、ＩＣの入力インピーダンスの変化、コンデンサの等価直列抵抗の変化等を検出することが可能となる。 For example, by detecting changes in impedance with respect to each frequency, it is possible to detect delamination of substrates, changes in transistor characteristics, changes in IC input impedance, changes in equivalent series resistance of capacitors, and the like.
測定電圧波形に対する特性の変化をとらえることにより、トランジスタの特性変化、ダイオードの特性変化等を検出することが可能となる。 By capturing changes in characteristics with respect to the measured voltage waveform, it is possible to detect transistor characteristic changes, diode characteristic changes, and the like.
また、時定数情報の変化をとらえることによりコンデンサの静電容量、コイルのインダクタンス変化等を検出することが可能となる。 Further, it is possible to detect a change in capacitance of the capacitor, a change in inductance of the coil, and the like by detecting changes in the time constant information.
さらに、時間的分解能により位置情報を含むため、劣化した部品の位置を特定することが可能となる。 Further, since the position information is included with the temporal resolution, the position of the deteriorated part can be specified.
以上により、この劣化検査装置を用いて、抵抗、静電容量等の値を絶対的に正確に求めることはできない。しかし、この劣化検査装置は、プリント基板または検査部位の劣化の状態について、相対的に様々な特性を一度に広範囲に簡便に検査できる。これにより、検査部位の劣化の状態を容易に判定することができる。 As described above, values such as resistance and capacitance cannot be obtained absolutely accurately using this deterioration inspection apparatus. However, this deterioration inspection apparatus can easily and relatively inspect a wide variety of characteristics at once with respect to the state of deterioration of the printed circuit board or the inspection site. Thereby, the state of degradation of the examination site can be easily determined.
さらに、プリント基板または検査部位が故障する前の変化を詳細に検出することが可能となる。これにより、プリント基板または検査部位が故障発生前に交換等を行い、突発的なシステム停止に基づく大規模な損失を防ぐことができる。 Furthermore, it becomes possible to detect in detail the change before the printed circuit board or the inspection site fails. As a result, the printed circuit board or the inspection site can be replaced before the failure occurs, and a large-scale loss due to a sudden system stop can be prevented.
次に、具体的に、プリント基板上にあるコンデンサ、抵抗、ＩＣ素子の劣化の状態の検査手順について、詳しく述べる。 Next, the inspection procedure for the state of deterioration of capacitors, resistors, and IC elements on the printed circuit board will be specifically described in detail.
まず、プリント基板上にあるコンデンサの劣化検査について説明する。コンデンサにはいくつかの種類が存在するが、電解系のコンデンサは基板に実装される部品の中でしばしば寿命が問題となる部品のうちのひとつである。 First, the deterioration inspection of the capacitor on the printed circuit board will be described. Although there are several types of capacitors, electrolytic capacitors are one of components that often have a problem with their lifetime among components mounted on a substrate.
基板上にあるコンデンサは、周囲に別のコンデンサが多数用いられることが多い。また、回路の別のルートを通って電流が流れてくるため、基板実装状態において、コンデンサの特性を測定することが難しい。 Many capacitors on the substrate are often used around them. In addition, since the current flows through another route of the circuit, it is difficult to measure the characteristics of the capacitor when mounted on the board.
コンデンサの劣化を正確に測定するために、検査部位のコンデンサの一端は正極に、他端は負極に接続され、この正極になるべく近い位置にある信号線と負極になるべく近く位置にあるグランド線とをプロービングすることが望ましい。 In order to accurately measure the deterioration of the capacitor, one end of the capacitor at the inspection site is connected to the positive electrode, the other end is connected to the negative electrode, a signal line as close as possible to the positive electrode and a ground line as close as possible to the negative electrode Probing is desirable.
なお、検査部位のコンデンサの近傍に別のコンデンサがある場合は、別のコンデンサから遠い位置にあって検査部位のコンデンサの端点と接続されている信号線またはグランド線をプロービングできれば好ましい。具体的には、検査部位のコンデンサの劣化の状態を測定するため、プロービング用の信号線およびグランド線の間に、抵抗、ＩＣ素子が挟まっているような場合でも検査することを可能になる。 In the case where there is another capacitor in the vicinity of the capacitor at the test site, it is preferable that the signal line or the ground line connected to the end point of the capacitor at the test site can be probed at a position far from the other capacitor. Specifically, since the state of deterioration of the capacitor at the inspection site is measured, it is possible to inspect even when a resistor or an IC element is sandwiched between the probing signal line and the ground line.
また、コンデンサの劣化が進行してくるとしてくると等価直列抵抗が増加し、容量が減少する。ただし、通常、高信頼性が要求される基板は、その基板上にあるコンデンサの多少の等価直列抵抗の変化および容量の変化に対してマージンをもつように設計されている。 In addition, when the deterioration of the capacitor progresses, the equivalent series resistance increases and the capacitance decreases. However, usually, a board that requires high reliability is designed to have a margin against a slight change in equivalent series resistance and a change in capacitance of a capacitor on the board.
しかし、その許容範囲内であっても、劣化している状態をそのままにしておくと、劣化がさらに進行し、故障に至る可能性がある。あるいは、他の部品に許容範囲を超えた電流等の負担がかかり、そのために他の部品が故障してしまう可能性もある。やはり、コンデンサの劣化をその特性変化の変化により容易に検出することが必要になる。 However, even if it is within the allowable range, if the deteriorated state is left as it is, the deterioration further proceeds and a failure may occur. Alternatively, a load such as an electric current exceeding an allowable range is applied to other components, which may cause other components to fail. After all, it is necessary to easily detect the deterioration of the capacitor by the change in its characteristic change.
具体的には、この等価直列抵抗が増加すると図示していない測定電圧波形は、図５の時刻ｔ１から時刻ｔ２の間にある波形のように初期時点での波形の傾きよりも小さくなる。 Specifically, when this equivalent series resistance increases, the measured voltage waveform (not shown) becomes smaller than the slope of the waveform at the initial time point, as in the waveform between time t1 and time t2 in FIG.
よって、このように、予め測定された特徴量を設定し、この特徴量を劣化の指標とし、この指標からある閾値を超えた段階で基板を交換する必要があると判断することができる。 Therefore, in this way, it is possible to determine that it is necessary to set a feature amount measured in advance, use this feature amount as an indicator of deterioration, and replace the substrate when a certain threshold value is exceeded from this indicator.
このような特徴量として、たとえば、２つの測定電圧間が変化するのにかかる時間や微分波形の最小値などがあげられる。 Examples of such a feature amount include the time required for a change between two measurement voltages and the minimum value of a differential waveform.
また、他にも測定電圧波形の時間積分値もあげられる。この時間積分値を特徴量としている理由は、以下のとおりである。信号線とグランド線が絶縁されている場合には、測定電圧波形はある程度時間が経過するとパルス波の電圧と一致し、それまでの電圧低下量の積分値はコンデンサに蓄えられたエネルギーと相関性がある。また、一般にコンデンサに蓄えられるエネルギーはコンデンサの容量によって変化するので、測定電圧波形の電圧低下量の積分値からコンデンサの容量の時間変化を検出することが可能となるからである。 In addition, the time integration value of the measured voltage waveform is also included. The reason why the time integral value is used as the feature amount is as follows. When the signal line and the ground line are insulated, the measured voltage waveform matches the pulse wave voltage after a certain amount of time, and the integrated value of the voltage drop until that time is correlated with the energy stored in the capacitor. There is. In addition, since the energy stored in the capacitor generally varies depending on the capacitance of the capacitor, it is possible to detect the time variation of the capacitance of the capacitor from the integrated value of the voltage drop amount of the measured voltage waveform.
なお、この方法は、ＴＤＲ測定器の時間分解能が低く、隣接するコンデンサとの切り分けが難しい際に特に有効な手段である。 This method is a particularly effective means when the time resolution of the TDR measuring device is low and it is difficult to separate the adjacent capacitors.
次に、基板上にある抵抗の検査について説明する。抵抗の劣化原因としては、たとえば、高温での長期間の使用による抵抗上昇等がある。なお、抵抗上昇が起こると、測定電圧波形は上昇するので、抵抗の位置に対応した時間の電圧波形の上昇をとらえることで検出することができる。 Next, the inspection of the resistance on the substrate will be described. As a cause of resistance deterioration, for example, there is an increase in resistance due to long-term use at a high temperature. When the resistance rises, the measured voltage waveform rises, and can be detected by capturing the voltage waveform rise for the time corresponding to the resistance position.
また、抵抗の短絡が起これば、測定電圧波形は下降するので抵抗の位置に対応した時間の測定電圧波形の下降をとらえることで検出することができる。 Further, if a short circuit of the resistor occurs, the measured voltage waveform is lowered, so that it can be detected by detecting the fall of the measured voltage waveform for the time corresponding to the position of the resistor.
抵抗の劣化状態を正確に測定するため、検査部位の抵抗の近傍にある信号線とグランド線の間に検査部位の抵抗が挟み込みこまれるようにし、プロービングされる。なお、グランド線はプリント基板２０のグランド線および電源ラインを利用することもできる。このような方法で検出した測定電圧波形を比較することで、抵抗の劣化の状態を判断できる。
In order to accurately measure the deterioration state of the resistance, the resistance of the test site is sandwiched between the signal line and the ground line in the vicinity of the resistance of the test site and probed. Note that the ground line and the power supply line of the printed
次に、基板上にあるＩＣ素子の検査について説明する。一般的に、ＩＣ素子の劣化原因として多いのは、パッケージの劣化によるワイヤー断線やリーク電流の増加等があげられる。 Next, the inspection of the IC element on the substrate will be described. Generally, there are many causes of IC element deterioration, such as wire breakage due to package deterioration and an increase in leakage current.
従来の測定方法（インサーキットテスト等）では、ＩＣ素子の高い入出力インピーダンスは、回路上の他の経路の低インピーダンスにより検出がうまくできない。従って、ＩＣ素子の劣化を容易に判断することが難しい。 In the conventional measurement method (in-circuit test or the like), the high input / output impedance of the IC element cannot be detected well due to the low impedance of other paths on the circuit. Therefore, it is difficult to easily determine the deterioration of the IC element.
しかし、実施の形態１による測定では、少なくともＩＣ素子と基板とを電気的接続しているボンディングワイヤ程度までは、パルス波形が十分な強度をもって到達するので、容易に劣化検査を行なうことが十分に可能になる。 However, in the measurement according to the first embodiment, the pulse waveform reaches with sufficient strength at least to the extent of the bonding wire that electrically connects the IC element and the substrate. It becomes possible.
具体的には、ボンディングワイヤが断線しているときは、ＩＣ素子の抵抗上昇が起こり測定電圧波形も上昇する。したがって、ボンディングワイヤの位置に対応した時間の測定電圧波形の上昇を検出し、劣化の状態を判断することができる。 Specifically, when the bonding wire is disconnected, the resistance of the IC element increases and the measured voltage waveform also increases. Therefore, it is possible to detect an increase in the measured voltage waveform for a time corresponding to the position of the bonding wire and determine the state of deterioration.
また、リーク電流が増加しているときは、ＩＣ素子の抵抗低下が起こり測定電圧波形も下降する。従って、抵抗の位置に対応した時間の波形の下降を検出し、劣化の状態を判断することができる。 When the leak current is increasing, the resistance of the IC element is lowered and the measured voltage waveform is also lowered. Accordingly, it is possible to detect the fall of the waveform of the time corresponding to the position of the resistor and determine the state of deterioration.
なお、オシロスコープの性能および回路により決定される測定電圧波形の状態によっては、十分に時間が経過した時点での波形の乖離量を比較した方が検出しやすく、劣化の状態を判断しやすい場合もある。 Depending on the performance of the oscilloscope and the state of the measured voltage waveform determined by the circuit, it may be easier to detect the waveform deviation when a sufficient amount of time has passed, and it may be easier to determine the state of deterioration. is there.
次に、基板配線等の検査について説明する。一般的に、基板配線等の劣化原因として多いのは、基板の長期間の運用による劣化により、抵抗上昇、リーク電流増加、基板の絶縁体の絶縁性能の低下等が考えられる。 Next, inspection of substrate wiring and the like will be described. In general, the most common causes of deterioration of the substrate wiring and the like are an increase in resistance, an increase in leakage current, a decrease in the insulation performance of the insulator of the substrate, and the like due to deterioration due to long-term operation of the substrate.
通常の直流を用いる電気的検査では直流抵抗値に影響しない基板の絶縁体の劣化を検出することは難しい。 It is difficult to detect the deterioration of the substrate insulator that does not affect the DC resistance value in an electrical inspection using ordinary DC.
しかし、ＴＤＲ法を用いた検査では信号線とグランド線間の絶縁体内に発生する電磁波をとらえることができる。このため、基板の絶縁体の誘電率・透磁率の変化を検出し、絶縁性能の劣化を判断することができる。具体的には、抵抗値信号線を印加電圧・温度が高い場所等の劣化が予測される場所の配線にプロービングし、グランド線をプリント基板２０の接地地点および電源線にプロービングする。
However, in the inspection using the TDR method, electromagnetic waves generated in the insulator between the signal line and the ground line can be captured. For this reason, it is possible to detect the deterioration of the insulation performance by detecting the change in the dielectric constant and permeability of the insulator of the substrate. Specifically, the resistance signal line is probed to the wiring where the degradation is predicted such as the place where the applied voltage / temperature is high, and the ground line is probed to the grounding point of the printed
[実施の形態２]
図６は、実施の形態２に従うプリント基板劣化検査装置２の構成を示すブロック図である。
[Embodiment 2]
FIG. 6 is a block diagram showing a configuration of printed circuit board
図６を参照して、プリント基板劣化検査装置２は、プリント基板１２０と、高周波伝送部１４０、時間領域反射率計（ＴＤＲ）１５０と、コンピュータ１６０と、プリント基板１２０上の回路素子（たとえば、アルミ電解コンデンサ１２６、抵抗１２７、ＩＣ素子１２８等）とを含む。
Referring to FIG. 6, printed circuit board
高周波伝送部１４０には、ＴＤＲ１５０と接続されるマイクロストリップライン１３４と、基板実装型高周波リレー１３７Ａ〜１３７Ｆ（以下、基板実装型高周波リレー１３７とも称する。）と、同軸コネクタ１３５と、同軸コネクタ１３５どうしを接続する接続用同軸ケーブル１４６と、残留電荷を除去する抵抗１４５とを含む。
The high-
さらに、プリント基板劣化検査装置２は、通信部１７０と表示部１７１とを含む。測定制御部１６４が、通信部１７０および表示部１７１を制御している。
Furthermore, the printed circuit board
通信部１７０は、コンピュータ１６０から情報を受けて、検査部位の劣化の状態の判定結果や基板実装型高周波リレー１３７Ａ〜１３７Ｆの制御情報を出力する。また、表示部１７１も、コンピュータ１６０から情報を受けて、検査部位の劣化の状態の判定結果、基板実装型高周波リレー１３７Ａ〜１３７Ｆの制御情報を表示することができる。
The
この実施の形態２では、ＴＤＲ１５０、高周波伝送部１４０およびコンピュータ１６０がプリント基板１２０にあらかじめすべてが組み込まれていると想定しているが、特にこれに限られない。
In the second embodiment, it is assumed that the
図６を参照して、ＴＤＲ１５０は、２チャンネルＤＤＳ（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ）１５４と、２チャンネルＤＤＳ１５４からの信号に合わせて高速パルスを発生させる高速コンパレータ１５１（以下、コンパレータ１５１とも称する。）と、２チャンネルＤＤＳ１５４からの別の信号に合わせてサンプリングを行なう広帯域高速Ａ／Ｄコンバータ１５３（以下、Ａ／Ｄコンバータ１５３とも称する。）とを含む。
Referring to FIG. 6,
ここで、コンパレータ１５１は、急峻な立ち上がりのパルス波を出力するパルス発生器としての役割を果たす。Ａ／Ｄコンバータ１５３は、コンパレータ１５１から出力されたパルス波の反射波の波形を測定するオシロスコープとしての役割を果たす。
Here, the
なお、ＴＤＲ１５０の時間分解能を上げる方法には、たとえば、２チャンネルＤＤＳ１５４の周波数をごくわずかにずらすことにより、等価サンプリング法によって安価で容易に実現することができる。
Note that a method for increasing the time resolution of the
プリント基板１２０上のたとえばある抵抗値に整合したマイクロストリップライン１３４および基板実装型高周波リレー１３７とを介して、ＴＤＲ１５０と検査部位とを接続する。なお、コンピュータ１６０は、基板実装型高周波リレー１３７を制御する。この制御により、基板実装型高周波リレー１３７は、コンパレータ１５１から発生したパルス波の伝送先を所望の検査部位に切り替える。
The
次に、コンピュータ１６０の構成について説明する。コンピュータ１６０は、中央処理装置、メモリ回路、および信号の入出力のためのインターフェース回路などを含む。機能的に見ると、コンピュータ１６０は、測定制御部１６４と、波形演算部１６１と、記憶部１６２と、判定部１６３とを含む。
Next, the configuration of the
なお、コンピュータ１６０はプリント基板１２０にすでに組み込まれているマイコン(マイクロコンピュータ)などでその機能を代用できる。
Note that the function of the
測定制御部１６４は、コンパレータ１５１がパルス波を出力するタイミングを制御する。さらに、測定制御部１６４は、基板実装型高周波リレー１３７Ａ〜１３７Ｆを切り替えることによって、検査部位とＴＤＲ１５０とを選択的に接続する。こうして、コンパレータ１５１から出力されたパルス波は、基板実装型高周波リレー１３７Ａ〜１３７Ｆおよびマイクロストリップライン１３４を介して、検査部位に到達する。検査部位の劣化の状態に応じて生じた反射波は逆の経路をたどってＴＤＲ１５０に戻り、Ａ／Ｄコンバータ１５３によって検出される。
The
波形演算部１６１は、Ａ／Ｄコンバータ１５３によって測定電圧波形のデータに基づいた種々の波形を生成する。波形演算部１６１は、第１の微分演算部１６５、第２の微分演算部１６７とインピーダンス変換部１６６とを含む。
The
第１の微分演算部１６５は、Ａ／Ｄコンバータ１５３によって測定電圧波形のデータを時間微分する。なお、第１の微分演算部１６５に入力された測定電圧波形はデジタルデータであるので、微分は差分商で近似できる。
The first
インピーダンス変換部１６６は、Ａ／Ｄコンバータ１５３によって変換された測定電圧波形のデータに基づいて、出力ノード１５２から検査対象であるプリント基板側を見たインピーダンスの波形を算出する。
Based on the measured voltage waveform data converted by the A /
第２の微分演算部１６７は、インピーダンス変換部１６６によって算出されたインピーダンス波形を時間微分する。なお、インピーダンス波形はデジタルデータとして与えられるので、微分は差分商で近似できる。
The second
記憶部１６２は、良好な参照用のプリント基板に対してＴＤＲ１５０によって測定電圧波形を参照用の電圧波形として記憶する。さらに記憶部１６２は、参照用の電圧波形の微分波形、および参照用の電圧波形に基づいて算出されたインピーダンスの微分波形を記憶する。
The
判定部１６３は、検査用のプリント基板に対して測定電圧波形、測定電圧波形の微分波形、およびインピーダンスの微分波形を、記憶部１６２に記憶された参照用のプリント基板に対する参照電圧波形、参照電圧波形の微分波形、およびインピーダンスの微分波形とそれぞれ比較する。
The
電圧波形比較の結果に基づいて、判定部１６３は、検査部位の劣化の状態の判定を行なう。劣化の状態の判定基準の詳細については実施の形態１と同じであるので、ここでは説明を繰り返さない。
Based on the result of the voltage waveform comparison, the
プリント基板がＴＤＲ１５０およびコンピュータ１６０を備えている場合には、このプリント基板自体が、プリント基板または検査部位に対して、劣化検査を自動的におこなうことができる。さらに、検査部位の劣化状態をプリント基板に自己診断させた結果を、プリント基板上または遠隔地に出力したり、または表示したりすることができる。たとえば、通信部を介して、作業者は遠隔検査も可能となる。これにより、検査対象のプリント基板をインターフェース部に設置する等の作業も必要とせず無人での劣化検査が可能になる。なお、無人でプリント基板の劣化検査を行なうときは、通常回路と劣化検査用の信号線を切り離す必要があるため、基板実装型高周波リレー１３７Ｆを設けている。
When the printed circuit board includes the
さらに、定期的にプリント基板が自身で自己の機能の一部を一時停止後に、劣化検査をさせることができる。この劣化検査の反射波形を含む詳細データを記憶部６２または外部記憶装置に保持させ、毎回の検査のデータとして取り出せるようにすることもできる。これにより、プリント基板または検査部位の経年劣化を把握できる。
Further, the printed circuit board can periodically inspect the deterioration after temporarily suspending a part of its functions. The detailed data including the reflection waveform of the deterioration inspection can be held in the
ここで、具体的な検査部位の検査手順について説明する。
プリント基板１２０は通常の動作をしているときは、ＴＤＲ１５０の保護のためおよび配線をつなぐことによる通常動作信号波形への影響を減らすために基板実装型高周波リレー１３７Ｆによって通常の回路とＴＤＲ１５０は切り離されている。測定時には、図６を参照して、第１の例として、ＩＣ素子１２８Ａの反射波の波形を測定する場合に、ＴＤＲ１５０は、基板実装型高周波リレー１３７Ａ、１３７Ｆ、１３７Ｂ、１３７Ｃおよびその間を接続するマイクロストリップライン１３４を介して、同軸コネクタ１３５Ａに接続されている。
Here, a specific inspection procedure for the inspection site will be described.
When the printed
さらに、同軸コネクタ１３５Ａは接続用同軸ケーブル１４６の一方端と接続され、一方、接続用同軸ケーブル１４６の他端は同軸コネクタ１３５Ｂと接続される。これにより、同軸コネクタ１３５Ｂと接続されたＩＣ１２８Ａの反射波の波形が測定される。
Further, the
また、同軸コネクタ１３５Ａ、１３５Ｂを図示していない同軸プローブに接続され、この同軸プローブをプリント基板上の導電部が露出している任意の場所でプロービングすることができる。これにより、任意の場所で反射波の波形を測定することもできる。
Further, the
第２の例として、基板実装型高周波リレー１３７Ｃを図６の状態から切り替えると、２つのＩＣ１２８Ａ、１２８Ｂを同時に測定することができる。
As a second example, when the board-mounted high-
第３の例として、基板実装型高周波リレー１３７Ｂを図６の状態から切り替えると、抵抗１２７、その先にあるＩＣ１２８Ｂ、およびスルーホール１２２を介して繋がっている基板上の他の部品を測定することができる。
As a third example, when the board-mounted high-
第４の例として、基板実装型高周波リレー１３７Ｂ、１３７Ｄを図６の状態からそれぞれ切り替えると、２つのＩＣ１２８Ａ、１２８Ｂを同時に測定することができる。この状態でさらに、基板実装型高周波リレー１３７Ｅを切り替えると、ＩＣ１２８Ａ、アルミ電解コンデンサ１２６、およびアルミ電解コンデンサ１２６の先にあるスルーホール１２２を介して繋がっている基板上の他の部品を測定することができる。
As a fourth example, when the board mounted high frequency relays 137B and 137D are switched from the state shown in FIG. 6, two
次に、図７は、実施の形態２を用いて別のプリント基板２２０を検査する場合の接続関係の一例を示す図である。
Next, FIG. 7 is a diagram illustrating an example of a connection relationship when another printed
同軸コネクタ１３５Ａ、１３５Ｂ間をつないでいた図６の接続用同軸ケーブル１４６を図７のように別のプリント基板２２０に設けてある別の同軸コネクタ２３５Ａにつなぎかえ、さらに状況に応じて同軸コネクタ１３５Ａ、２３５Ｂ間や同軸コネクタ１３５Ａ、２３５Ｃ間につなぎかえることで、１つのＴＤＲ１５０が、さらに多数の測定箇所を測定することが可能となる。具体的には、図７の状態で、ＴＤＲ１５０は、基板実装型高周波リレー１３７Ａ、１３７Ｆ、１３７Ｂ、１３７Ｃおよびその間を接続するマイクロストリップライン１３４を介して、同軸コネクタ１３５Ａに接続される。さらに、同軸コネクタ１３５Ａは接続用同軸ケーブル１４６Ａの一方端と接続され、一方、接続用同軸ケーブル１４６Ａの他端は同軸コネクタ２３５Ａと接続される。これにより、マイクロストリップライン２３４を介して、同軸コネクタ２３５Ｂに接続された抵抗２２７およびその先に接続されたＩＣ２２８の反射波の波形が測定される。
The connecting
また、図７では、接続用同軸ケーブル１４６Ａにより、ＴＤＲ１５０の出力波形の経路が確保されるようにプリント基板１２０とプリント基板２２０が接続されている。この状態で、図示していない接続用同軸ケーブルを高周波プローブにつなぎかえてプリント基板２２０上にある測定用のプロービングパッドあるいはプリント基板２２０上に露出している導電部にプロービングする。こうすることで、１つのＴＤＲ１５０が、さらに多数の検査部位を測定することが可能となる。なお、プリント基板２２０または検査部位を検査する場合には、記憶部１６２は、別の基板に関する参照用データを記憶している。
Further, in FIG. 7, the printed
このようにすれば、メンテナンス時においても、特別の検査装置等を持ち込まずにプリント基板の検査を行なうことができ、プリント基板上の任意の位置にある回路自体の劣化の状態を簡易に測定できることになる。 In this way, even during maintenance, the printed circuit board can be inspected without bringing in a special inspection device or the like, and the state of deterioration of the circuit itself at an arbitrary position on the printed circuit board can be easily measured. become.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、各実施の形態において説明された技術的思想は、可能な限り組み合わされて実現されることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims. Further, it is intended that the technical ideas described in the embodiments are combined and realized as much as possible.
１，２ プリント基板劣化検査装置、２０，１２０，２２０ プリント基板、２０Ａ プリント配線板、２１，３３ 絶縁性基板、２２，１２２ スルーホール、２３，２４ ランド、２５ 基準穴、２６，１２６ アルミ電解コンデンサ、３０ インターフェース部、３１ ブロック、３２ プローブ、３２Ａ 円筒部、３２Ｂ，３２Ｃ 接触子、３２Ｄ バネ部材、３４，１３４，２３４ マイクロストリップライン、３５，４４，１３５，１３５Ａ，１３５Ｂ，２３５Ａ，２３５Ｂ 同軸コネクタ、３６ セミリジッド同軸ケーブル、３７，１３７，１３７Ａ〜１３７Ｆ 基板実装型高周波リレー、３８ 位置決めピン、３９ プッシュピン、４０，１４０ 高周波伝送部、４１，４１Ａ，４１Ｂ 同軸ケーブル、４２，４２Ａ，４２Ｂ，４３，１３７Ａ〜１３７Ｅ 同軸リレー、４３Ａ，４３Ｃ 同軸リレー端子、４５，１２７，１４５，２２７ 抵抗、４６，１４６，１４６Ａ，１４６Ｂ 接続用同軸ケーブル、５１ パルス発生器、５２，１５２ 出力ノード、５３ オシロスコープ、６０，１６０ コンピュータ、６１，１６１ 波形演算部、６２，１６２ 記憶部、６３，１６３ 判定部、６４，１６４ 測定制御部、６５，１６５，１６７ 微分演算部、６６ 特徴量抽出部、７０ 参照電圧波形、７１〜７６ 波形、１２８，１２８Ａ 素子、１５１ コンパレータ、１５３ Ａ／Ｄコンバータ、１７０ 通信部、１７１ 表示部、１５４ ２チャンネルＤＤＳ。 1, 2, Printed circuit board deterioration inspection device, 20, 120, 220 Printed circuit board, 20A Printed wiring board, 21, 33 Insulating substrate, 22, 122 Through hole, 23, 24 Land, 25 Reference hole, 26, 126 Aluminum electrolytic capacitor , 30 interface section, 31 block, 32 probe, 32A cylindrical section, 32B, 32C contactor, 32D spring member, 34, 134, 234 microstrip line, 35, 44, 135, 135A, 135B, 235A, 235B coaxial connector, 36 Semi-Rigid Coaxial Cable, 37, 137, 137A to 137F Board Mount Type High Frequency Relay, 38 Positioning Pin, 39 Push Pin, 40, 140 High Frequency Transmission Unit, 41, 41A, 41B Coaxial Cable, 42, 42A, 42B, 43, 13 A to 137E coaxial relay, 43A, 43C coaxial relay terminal, 45, 127, 145, 227 resistor, 46, 146, 146A, 146B coaxial cable for connection, 51 pulse generator, 52, 152 output node, 53 oscilloscope, 60, 160 Computer, 61, 161 Waveform calculation unit, 62, 162 Storage unit, 63, 163 Determination unit, 64, 164 Measurement control unit, 65, 165, 167 Differentiation calculation unit, 66 Feature quantity extraction unit, 70 Reference voltage waveform, 71 ~ 76 waveform, 128, 128A element, 151 comparator, 153 A / D converter, 170 communication unit, 171 display unit, 154 2-channel DDS.
Claims (12)
検査波形発生部と、
前記検査波形発生部からの出力波形を前記検査部位まで伝送させるための波形伝送部と、
前記検査波形発生部からの波形が前記検査部位から反射された反射波形を検出する反射波形検出部と、
前記反射波形検出部が検出した反射波形および比較のための参照用波形に基づいて、前記検査部位の劣化状態を判断する演算処理部とを備えるプリント基板劣化検査装置。 A printed circuit board deterioration inspection apparatus for inspecting deterioration of a printed circuit board inspection site,
Inspection waveform generator,
A waveform transmission unit for transmitting the output waveform from the test waveform generation unit to the test site;
A reflected waveform detector that detects a reflected waveform reflected from the examination site by the waveform from the examination waveform generator;
A printed circuit board deterioration inspection apparatus comprising: an arithmetic processing unit that determines a deterioration state of the inspection region based on a reflection waveform detected by the reflection waveform detection unit and a reference waveform for comparison.
前記反射波形から前記検査部位の劣化状態を判定するために必要な検査データを生成する波形演算部と、
前記参照用波形に対応する参照用データを記憶する記憶部と、
前記参照用データと前記検査データを比較することにより、前記検査部位の劣化を判定する判定部と、
前記検査波形発生部を制御する測定制御部とをさらに含む、請求項２に記載のプリント基板劣化検査装置。 The arithmetic processing unit includes:
A waveform calculation unit that generates inspection data necessary to determine the deterioration state of the inspection site from the reflected waveform;
A storage unit for storing reference data corresponding to the reference waveform;
A determination unit that determines deterioration of the examination region by comparing the reference data and the examination data;
The printed circuit board deterioration inspection apparatus according to claim 2, further comprising a measurement control unit that controls the inspection waveform generation unit.
前記演算処理部は、前記切替部を制御する請求項２に記載のプリント基板劣化検査装置。 There are a plurality of the examination sites, and the waveform transmission unit further includes a switching unit that switches the transmission destination of the output waveform to any one of the plurality of the examination sites,
The printed circuit board deterioration inspection apparatus according to claim 2, wherein the arithmetic processing unit controls the switching unit.
前記プリント基板劣化検査装置は、
前記演算処理部の判定結果を前記プリント基板の外部へ出力するための通信部をさらに備える請求項２に記載のプリント基板劣化検査装置。 The printed circuit board deterioration inspection device is provided on the printed circuit board,
The printed circuit board deterioration inspection apparatus is:
The printed circuit board deterioration inspection apparatus according to claim 2, further comprising a communication unit configured to output a determination result of the arithmetic processing unit to the outside of the printed circuit board.
前記プリント基板劣化検査装置は、
前記演算処理部の判定結果を前記プリント基板の外部へ表示するための表示部をさらに備える請求項２に記載のプリント基板劣化検査装置。 The printed circuit board deterioration inspection device is provided on the printed circuit board,
The printed circuit board deterioration inspection apparatus is:
The printed circuit board deterioration inspection apparatus according to claim 2, further comprising a display unit for displaying a determination result of the arithmetic processing unit to the outside of the printed circuit board.
前記検査部位に印加するために、パルス発生器によってパルス波を発生するステップと、
前記パルス波を前記検査部位まで伝送するステップと、
反射波形検出部によって前記パルス波が前記検査部位から反射された反射波形を検出するステップと、
前記反射波形検出部の前記反射波形および比較のための参照用波形に基づいて、前記検査部位の劣化状態を判断するステップとを備えるプリント基板劣化検査方法。 A printed circuit board deterioration inspection method for inspecting deterioration of a printed circuit board inspection site,
Generating a pulse wave by a pulse generator for application to the examination site;
Transmitting the pulse wave to the examination site;
Detecting a reflected waveform in which the pulse wave is reflected from the examination site by a reflected waveform detector;
Determining a deterioration state of the inspection region based on the reflection waveform of the reflection waveform detector and a reference waveform for comparison.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011006994A JP2012149914A (en) | 2011-01-17 | 2011-01-17 | Apparatus and method for inspecting degradation of printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011006994A JP2012149914A (en) | 2011-01-17 | 2011-01-17 | Apparatus and method for inspecting degradation of printed wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012149914A true JP2012149914A (en) | 2012-08-09 |
Family
ID=46792304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011006994A Pending JP2012149914A (en) | 2011-01-17 | 2011-01-17 | Apparatus and method for inspecting degradation of printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012149914A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103454569A (en) * | 2013-09-23 | 2013-12-18 | 镇江艾科半导体有限公司 | Semiconductor chip test board |
| WO2018146747A1 (en) * | 2017-02-08 | 2018-08-16 | 三菱電機株式会社 | Information processing device, information processing method, and information processing program |
| JP2019045308A (en) * | 2017-09-01 | 2019-03-22 | 株式会社Ihi | Line noise testing device |
| JP2019045309A (en) * | 2017-09-01 | 2019-03-22 | 株式会社Ihi | Line noise testing device |
| US10615846B2 (en) | 2016-01-18 | 2020-04-07 | Denso Corporation | Transmission-path degradation detection apparatus |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11166956A (en) * | 1997-12-03 | 1999-06-22 | Nec Corp | Lsi logic circuit evaluation device |
| JP2004354233A (en) * | 2003-05-29 | 2004-12-16 | Yamaha Corp | Device and method for ic test |
| JP2007121102A (en) * | 2005-10-27 | 2007-05-17 | Nissan Motor Co Ltd | Method and apparatus for detecting breakage of electric wire and cable |
| JP2009287943A (en) * | 2008-05-27 | 2009-12-10 | Mitsubishi Electric Corp | Board inspection method |
| JP2010164427A (en) * | 2009-01-15 | 2010-07-29 | Mitsubishi Electric Corp | Apparatus and method of inspecting printed circuit board |
-
2011
- 2011-01-17 JP JP2011006994A patent/JP2012149914A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11166956A (en) * | 1997-12-03 | 1999-06-22 | Nec Corp | Lsi logic circuit evaluation device |
| JP2004354233A (en) * | 2003-05-29 | 2004-12-16 | Yamaha Corp | Device and method for ic test |
| JP2007121102A (en) * | 2005-10-27 | 2007-05-17 | Nissan Motor Co Ltd | Method and apparatus for detecting breakage of electric wire and cable |
| JP2009287943A (en) * | 2008-05-27 | 2009-12-10 | Mitsubishi Electric Corp | Board inspection method |
| JP2010164427A (en) * | 2009-01-15 | 2010-07-29 | Mitsubishi Electric Corp | Apparatus and method of inspecting printed circuit board |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103454569A (en) * | 2013-09-23 | 2013-12-18 | 镇江艾科半导体有限公司 | Semiconductor chip test board |
| US10615846B2 (en) | 2016-01-18 | 2020-04-07 | Denso Corporation | Transmission-path degradation detection apparatus |
| WO2018146747A1 (en) * | 2017-02-08 | 2018-08-16 | 三菱電機株式会社 | Information processing device, information processing method, and information processing program |
| WO2018146845A1 (en) * | 2017-02-08 | 2018-08-16 | 三菱電機株式会社 | Information processing device, information processing method, and information processing program |
| JP6425851B1 (en) * | 2017-02-08 | 2018-11-21 | 三菱電機株式会社 | INFORMATION PROCESSING APPARATUS, INFORMATION PROCESSING METHOD, AND INFORMATION PROCESSING PROGRAM |
| US11435383B2 (en) | 2017-02-08 | 2022-09-06 | Mitsubishi Electric Corporation | Information processing apparatus, information processing method, and computer readable medium |
| JP2019045308A (en) * | 2017-09-01 | 2019-03-22 | 株式会社Ihi | Line noise testing device |
| JP2019045309A (en) * | 2017-09-01 | 2019-03-22 | 株式会社Ihi | Line noise testing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2994259B2 (en) | Substrate inspection method and substrate inspection device | |
| US6930610B2 (en) | Monitoring system and method for wiring systems | |
| US5254953A (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
| US5557209A (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
| KR100796171B1 (en) | Contact type single side probe and inspection apparatus and method for open/short test of conductive lines used thereof | |
| JP5463918B2 (en) | Electrical component connection inspection method for electric component built-in substrate and electric component built-in substrate | |
| JPH04309875A (en) | In-circuit tester | |
| JP2012149914A (en) | Apparatus and method for inspecting degradation of printed wiring board | |
| JPH07191080A (en) | Equipment and method to measure perfectness of electrical connection | |
| JP5391869B2 (en) | Board inspection method | |
| JP2016090495A (en) | Withstand voltage test device, insulation resistance test device, and connection state verification circuit | |
| US8044671B2 (en) | Method for servicing an apparatus for capacitive ascertaining and/or monitoring of a process variable | |
| KR101727378B1 (en) | Substrate inspection apparatus | |
| JP2007292581A (en) | Watt-hour meter inspection apparatus | |
| JP2009250761A (en) | Substrate connection inspection apparatus | |
| JP5231295B2 (en) | Inspection apparatus and inspection method thereof | |
| KR20140146535A (en) | Circuit board inspection apparatus | |
| JP2014095687A (en) | Solder connection part test circuit and method | |
| JP6918659B2 (en) | Circuit board inspection equipment | |
| JP5291860B2 (en) | Insulation withstand voltage test equipment | |
| US9733300B2 (en) | Corrosion detection system | |
| JP2015007552A (en) | Method for inspecting printed circuit board | |
| KR101471802B1 (en) | Method of inspecting test jig | |
| KR20140009027A (en) | Apparatus and method for inspecting board | |
| JP2000232141A (en) | Method for testing conduction of substrate for semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140128 |