JP2012023489A

JP2012023489A - 変調電源

Info

Publication number: JP2012023489A
Application number: JP2010158755A
Authority: JP
Inventors: Takatoshi Kawai; 孝俊河合
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2010-07-13
Filing date: 2010-07-13
Publication date: 2012-02-02

Abstract

【課題】広帯域増幅部に供給するＤＣ電圧幅を大電圧高速変調電源の出力電圧幅よりも低くすることができ、広帯域増幅部における電力損失を低減することができる変調電源を提供すること。
【解決手段】大電圧高速変調電源１００は、多値ＤＣ電圧源１１１から供給された複数のＤＣ電圧を入力ＡＭ信号に応じて離散的に切り換え出力するＤＣ電圧切換部１１２と、ＤＣ電圧切換部１１２の出力電圧を基準電位とするフローティング構造のＤＣ電圧源１５０と、ＤＣ電圧源１５０を電源電圧とし、入力信号を線形に増幅する広帯域増幅部１２０と、広帯域増幅部１２０を流れる瞬時電流を検出する電流検出部１３０と、広帯域増幅部１２０に流れる瞬時電流に応じて供給されるＤＣ電圧をオン／オフ制御するスイッチング部１４１とを備える。スイッチング部１４１は、広帯域増幅部１２０の動作電流が一定範囲内に収まるようにオン／オフ制御する。
【選択図】図４

Description

本発明は、電源変調方式を用いた電力増幅器の変調電源に係り、詳細には、ＥＴ（Envelope Tracking）方式もしくはＥＥ＆Ｒ（Envelope Elimination and Restoration）方式を用いた送信電力増幅装置を構成する大電力ＲＦ増幅器に対して電源電圧を供給する、高効率な、かつ高速な電圧変化に追従可能な、かつ最大出力電圧が高い、大電力変調電源に関する。

高効率増幅技術としてＥＴ方式もしくはＥＥ＆Ｒ方式が注目を浴びており、これを実現するためには出力信号の包絡線変化に出力電圧を追従させることが可能な高速な変調電源が必要である。増幅装置の総合効率を向上するためには、変調電源にも高効率が要求される。

また、携帯電話等無線通信における通信速度の高速化に伴う変調信号の広帯域化により、包絡線変化も高速化しており、変調電源に要求される出力電圧の変化速度も高速化している。

図１は、変調電源を必要とする、ＥＴ方式を用いたＲＦ増幅装置の構成を示す図である。

図１に示すように、ＥＴ方式ＲＦ増幅装置１０は、ＲＦ信号入力端子１１、ＲＦ増幅部１２、ＡＭ信号生成部１３、遅延部１４、変調電源１５、及びＲＦ信号出力端子１６を備える。

以上の構成において、ＥＴ方式ＲＦ増幅装置１０は、ＲＦ信号入力端子１１に入力された、振幅変調されたＲＦ信号をＲＦ増幅部１２で線形増幅してＲＦ信号出力端子１６から出力する。このとき、ＥＴ方式ＲＦ増幅装置１０の電力効率を向上させるために、ＲＦ増幅部１２が常に飽和に近い状態で動作するように、ＲＦ信号の包絡線振幅に応じてＲＦ増幅部１２に供給される電源電圧を変化させる。

ＡＭ信号生成部１３は、ＲＦ信号の包絡線振幅とＲＦ増幅部１２の特性に基づきＲＦ増幅部１２に供給する電源電圧を設定するＡＭ信号を生成する。

遅延部１４は、変調電源１５を経由する信号の遅延時間とＲＦ増幅部１２を経由する信号の遅延時間とが一致するように設定される。

変調電源１５は、ＡＭ信号に基づきＲＦ信号の包絡線振幅に応じて変化する電源電圧をＲＦ増幅部１２に供給する。変調電源１５は、ＲＦ信号の周波数帯域幅の増加に応じて、より高速に出力電圧を変化させることが要求されている。

従来、この種の高速変調電源として、例えば、特許文献１に記載されているような構成がある。

図２は、特許文献１に記載の高速変調電源の構成を示す回路図である。

図２に示すように、高速変調電源２０は、ＡＭ信号入力端子２１、線形増幅部２２、広帯域増幅部２３、電流検出部２４、制御信号生成部２５、高効率増幅部２６、及びＲＦ増幅部電源電圧出力端子２８を備える。

以上の構成において、ＡＭ信号入力端子２１に入力されたＡＭ信号は、ＲＦ増幅部電源電圧出力端子２８からのフィードバックループを備えた線形増幅部２２において適当なレベルの信号に増幅される。

広帯域増幅部２３は、ＡＭ信号の周波数帯域をカバー可能であり、線形増幅部２２において適当なレベルの信号に増幅された信号をさらに増幅する。広帯域増幅部２３により増幅された信号は、ＲＦ増幅部電源電圧出力端子２８から出力されて、電源電圧としてＲＦ増幅部（図示略）に供給される。

電流検出部２４は、広帯域増幅部２３を流れる瞬時動作電流を動作電流値信号に変換する。

制御信号生成部２５は、動作電流値信号を元にスイッチング制御信号を生成する。

高効率増幅部２６は、スイッチング制御信号により、広帯域増幅部の動作電流が閾値よりも大きい場合はＨｉｇｈ電圧を、閾値よりも小さい場合はＬｏｗ電圧を出力するようにＯＮ／ＯＦＦ制御され、内部のインダクタにより、ＯＮ／ＯＦＦ制御により生成されたパルス信号から高周波成分を抑圧して低周波成分のみをＲＦ増幅部電源電圧出力端子２８から出力する。

高速変調電源２０は、入力ＡＭ信号において電力的に大部分を占める低周波成分は効率の良い高効率増幅部２６により増幅されて出力される。一方で、高速変調電源２０における入出力間の線形性は、広帯域増幅部２３により確保できるため、高速に出力電圧を変化させることが可能で比較的効率が良い変調電源を提供することができる。

本構成例では広帯域増幅部２３は、ＡＢ級プッシュプル電圧フォロアで構成されており、高効率増幅部２６はスイッチング制御されるＤＣ／ＤＣ変換器により構成される。

このように、高速変調電源２０は、線形増幅部２２及び広帯域増幅部２３に対して入出力間フィードバックを行うことで、出力電圧の精度向上を図っている。これは高速変調電源２０の広帯域化に対応する。また、広帯域増幅部２３の出力電流により高効率増幅部２６を制御する。この場合、電源出力電流は主として高効率増幅部２６から供給することで、高速変調電源２０の高効率化を図ることができる。

特表２００３−５３３１１６号公報

しかしながら、このような高速変調電源にあっては、要求される最大出力電圧が高くなってきた場合、以下の課題が生じる。

ＥＴ方式を用いたＲＦ増幅装置において、高速変調電源により電源電圧を供給されるＲＦ増幅部は、効率を改善するために例えばガリウムナイトライド（gallium nitride：ＧａＮ（窒化ガリウム））のように高い電圧で動作可能な素子が使用されるようになっている。

このとき高速変調電源に要求される最大出力電圧も高くなり、これに応じて広帯域増幅部や高効率増幅部に供給される電源電圧も高くなる。広帯域増幅部に常に一定の電流が流れるように高効率増幅部が制御されており、出力電圧が小さいときは広帯域増幅部における電圧降下が大きくなり、広帯域増幅部における電力損失が増加する。

ＲＦ増幅装置に入力される変調信号のＰＡＰＲ（Peak to Average Power Ratio）が大きいとき、高速変調電源において、平均出力電圧に対する最大出力電圧の比も大きくなり、高速変調電源の出力電圧が低くなる頻度も増加するため、高速変調電源の平均出力電力に対する広帯域増幅部における電力損失が増加し、高速変調電源の電力効率が低下してしまう。

上記課題をまとめると以下の通りである。

高速変調電源に要求される最大電圧の増大を背景として、広帯域増幅部及び高効率増幅部の電源電圧も増大する。このため、耐電圧の高い半導体素子を使用している。

（１）出力電圧が低いとき、広帯域増幅部における損失が大きい。

（２）広帯域増幅器の電源電圧が大きいので、半導体素子に要求される耐電圧が高くなり、素子の寄生成分により、広帯域増幅部の広帯域性が低下する。

（３）高効率増幅部を構成するスイッチング部がオン／オフする際、電圧変化幅が大きくなり、発生するノイズレベルが増大する。

（４）高効率増幅部の電源電圧が大きいので、半導体素子に要求される耐電圧が高くなり、素子の寄生成分により、高効率増幅部がカバーできる周波数帯域の上限が低下する。

本発明の目的は、広帯域増幅部に供給するＤＣ電圧幅を大電圧高速変調電源の出力電圧幅よりも低くすることができ、広帯域増幅部における電力損失を低減することができる変調電源を提供することである。

本発明の変調電源は、電圧源となる線形な広帯域増幅部と、前記広帯域増幅部に流れる電流により制御される高効率増幅部とを並列動作させる、変調電源であって、値の異なる複数のＤＣ電圧を出力する多値ＤＣ電圧源と、前記多値ＤＣ電圧源から供給された複数のＤＣ電圧を入力エンベロープ信号に応じて離散的に切り換え出力するＤＣ電圧切換部と、前記ＤＣ電圧切換部の出力電圧を出力する基準電位生成部と、前記基準電位生成部の出力電圧を基準電位とするフローティング構造の第１のＤＣ電圧源と、前記第１のＤＣ電圧源を電源電圧とし、入力信号を線形に増幅する広帯域増幅部と、前記広帯域増幅部を流れる瞬時電流を検出する電流検出部と、前記広帯域増幅部に流れる瞬時電流に応じて供給されるＤＣ電圧をオン／オフ制御するスイッチング部と、を備える構成を採る。

本発明によれば、最大出力電圧に対して、広帯域増幅部を構成する最終段増幅部に供給されるＤＣ電圧幅を小さくすることができる。これにより、広帯域増幅部における電力損失を低減し、大電圧高速変調電源の電力効率を改善することができる。

また、広帯域増幅部を構成する最終段増幅部において耐電圧が低い増幅素子を採用することができ、広帯域増幅部の広帯域性を改善し、大電圧高速変調電源における入出力間の線形性を改善することができる。その結果、最大出力電圧が大きく、出力電圧を高速に変化させることが可能な大電圧高速変調電源を高効率で実現することができる。

さらに、最大出力電圧に対して、高効率増幅部を構成するスイッチング部がオン／オフ制御する電圧幅を、大電圧高速変調電源の最大出力電圧と比較して小さくすることができ、スイッチング部のオン／オフ動作時に生じるリンギングレベルやスイッチングノイズの増大を抑えることができる。

また、スイッチング制御に使用するスイッチング素子として、大電圧高速変調電源の最大出力電圧と比較して低い耐電圧の素子を使用することができ、高効率増幅部が出力可能な周波数上限の低下を抑えることができる。

従来の変調電源を必要とする、ＥＴ方式を用いたＲＦ増幅装置の構成を示す図従来の高速変調電源の構成を示す回路図本発明の基本原理を説明する図本発明の実施の形態１に係る大電圧高速変調電源の構成を示す回路図上記実施の形態１に係る大電圧高速変調電源の動作説明図本発明の実施の形態２に係る大電圧高速変調電源の構成を示す回路図本発明の実施の形態３に係る大電圧高速変調電源の構成を示す回路図本発明の実施の形態４に係る大電圧高速変調電源の構成を示す回路図本発明の実施の形態５に係る大電圧高速変調電源の構成を示す回路図

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

（原理説明）
図３は、本発明の基本原理を説明する図である。図３（ａ）は、従来例の広帯域増幅部及び高効率増幅部に供給される電源電圧と広帯域増幅部の出力電圧（ＲＦ増幅器電源電圧）と基準電位生成部出力電圧（ＬＰＦなし）とを示す波形、図３（ｂ）は、基準電位生成部出力電圧（ＬＰＦなし）を基準電位とした、本発明の広帯域増幅部に供給される電源電圧と広帯域増幅部の出力電圧（ＲＦ増幅器電源電圧）とを示す波形である。

従来の高速変調電源は、電圧源となる広帯域増幅部（ＡＢ級アンプ等）とこの広帯域増幅部に流れる電流により制御される高効率増幅部（ＤＣ−ＤＣ変換器等）を並列動作させ、出力電圧の精度は広帯域増幅部により確保しつつ、出力電力を主として高効率増幅部から取り出すことで変調電源としての高効率を得ている。このとき、広帯域増幅部の出力電圧が低いと、広帯域増幅部における電圧降下が大きい。また、図３（ａ）ｂ．に示すように、高効率増幅部のオン／オフ制御における電圧変化幅が大きい。

本発明は、広帯域増幅部をフローティング構造とし、かつ基準電位生成部の出力電圧を基準電位とする（図３（ｂ）ａ．参照）。そして、広帯域増幅部に流れる電流に応じて高効率増幅部をオン／オフ制御（電流大：オン，電流小：オフ）する。

図３（ａ）の従来例の電源電圧と図３（ｂ）の本発明の電源電圧Ｖｄｃ０とを比較して明らかなように、広帯域増幅部に供給される電源電圧を格段に低下させることができる。さらに、高効率増幅部をフローティング構造とし、かつＤＣ電圧切換部の出力電圧を基準電位とし、広帯域増幅部に流れる電流に応じて高効率増幅部をオン／オフ制御した場合（図３（ｂ）ｂ．参照）、図３ｂ．に比較して示すように、本発明は従来例と比較してスイッチング時の電圧変化幅を削減することができる。

本発明の従来方式に対する主要なメリットは以下の通りである。

（１）出力電圧が低いときの広帯域増幅部の損失低減を図ることができる。

（２）耐電圧の小さい増幅素子を使用することができ、素子の寄生容量増加による広帯域増幅部が対応可能な上限周波数の低下を抑えることができる。

（３）高効率増幅部におけるスイッチング動作時のリンギングレベルおよびスイッチングノイズを低減できる。

（４）耐電圧の小さいスイッチ素子を使用することができ、素子の寄生容量増加による高効率増幅部がカバーする上限周波数の低下を抑えることができる。

（実施の形態１）
図４は、本発明の実施の形態１に係る大電圧高速変調電源の構成を示す回路図である。本実施の形態は、ＥＴもしくはＥＥ＆Ｒ方式の電源部に用いられる高効率及び広帯域変調電源に適用可能である。

図４に示すように、大電圧高速変調電源１００は、ＡＭ信号入力端子１０１、基準電位生成部１１０、広帯域増幅部１２０、電流検出部１３０、高効率増幅部１４０、ＤＣ電圧源１５０、遅延調整部１６０、及びＲＦ増幅部電源電圧出力端子１０２を備える。

大電圧高速変調電源１００は、電圧源となる広帯域増幅部１２０と、広帯域増幅部１２０に流れる電流により制御される高効率増幅部１４０とが、装置出力に対して並列に接続され、並列動作させる基本構成を採る。

基準電位生成部１１０は、多値ＤＣ電圧源１１１、ＤＣ電圧切換部１１２、及びＤＣ電圧切換制御部１１３を備える。

多値ＤＣ電圧源１１１は、値の異なる複数のＤＣ電圧を出力する。

ＤＣ電圧切換部１１２は、多値ＤＣ電圧源１１１から入力される複数のＤＣ電圧に対して装置入力ＡＭ信号に応じてＤＣ電圧を離散的に切り換え出力する。ＤＣ電圧切換部１１２は、多値ＤＣ電圧源１１１からの複数のＤＣ電圧を高速に切り換え出力する。ここで、ＤＣ電圧切換部１１２の出力電圧は、大電圧高速変調電源１００が出力する電圧よりも常に低くなるように制御する。

ＤＣ電圧切換制御部１１３は、比較器及び基準電位Ｖref１〜Ｖref３を有し、ＡＭ信号入力端子１０１に入力されるＡＭ信号と基準電位Ｖref１〜Ｖref３とを比較器で比較して、ＤＣ電圧切換部１１２の各スイッチを切り換える切換信号を生成する。

広帯域増幅部１２０は、前置増幅部１２１、及び最終段増幅部１２２を備える。広帯域増幅部１２０は、入力信号を線形に増幅する。

最終段増幅部１２２は、ＤＣ電圧源１５０を電源電圧とし、入力信号を線形に増幅する。

電流検出部１３０は、広帯域増幅部１２０を流れる瞬時動作電流を検出する。

高効率増幅部１４０は、スイッチング部１４１、ＬＰＦ部１４２、及びＤＣ電圧源１４３を備える。

スイッチング部１４１は、ＤＣ電圧源１４３を電源電圧とし、広帯域増幅部１２０に流れる瞬時動作電流に応じて供給されるＤＣ電圧をオン／オフ制御する。スイッチング部１４１は、広帯域増幅部１２０の動作電流が一定範囲内に収まるようにオン／オフ制御する。スイッチング部１４１は、広帯域増幅部１２０の動作電流が閾値以上の場合スイッチオンし、閾値より小さい場合スイッチオフする。

ＬＰＦ部１４２は、スイッチング部１４１によるオン／オフ制御で得られた信号から高周波成分を抑圧し、不要成分の少ない出力電圧をＲＦ増幅部電源電圧出力端子１０２に出力する。

ＤＣ電圧源１５０は、基準電位生成部１１０の出力電圧を基準電位とするフローティング構造のＤＣ電圧源である。ＤＣ電圧源１５０は、基準電位生成部１１０の出力電圧を基準電位とするＤＣ電圧Ｖdc０を、広帯域増幅部１２０の最終段増幅部１２２に供給する。

遅延調整部１６０は、遅延部１６１を備える。遅延調整部１６０は、各経路の遅延時間を統一するための遅延を挿入する。図４では、遅延部１６１は、広帯域増幅部１２０の入力に配置しているが目的に対して適切な位置に配置される。

以下、上述のように構成された大電圧高速変調電源１００の動作について説明する。

大電圧高速変調電源１００に入力されたＡＭ入力信号は、広帯域増幅部１２０においてＲＦ増幅部に供給する電圧にまで増幅して出力される。

広帯域増幅部１２０に要求される電力利得が大きい場合、広帯域増幅部１２０は前置増幅部１２１及び最終段増幅部１２２により構成することが望ましく、前置増幅部１２１及び最終段増幅部１２２の各々の増幅手段においてフィードバックループを構成することで、大電圧高速変調電源１００の入出力間の線形性を向上させる。そして、フィードバックループを分割することでフィードバックループの遅延時間を低減し、フィードバックループの遅延による広帯域増幅部１２０が対応可能な上限周波数の低下を抑えることができる。

また、大電圧高速変調電源１００の電圧利得が大きい場合は、前置増幅部１２１に電源電圧を供給するＤＣ電圧源（図示略）と最終段増幅部１２２に電源電圧を供給するＤＣ電圧源１５０とを個別に配置する方が望ましい。

基準電位生成部１１０は、値の異なる複数のＤＣ電圧を出力する多値ＤＣ電圧源１１１と、ＤＣ電圧切換部１１２とを備え、多値ＤＣ電圧源１１１の出力はＤＣ電圧切換部１１２に接続される。多値ＤＣ電圧源１１１は、複数のＤＣ電圧源を直列に接続する構成としてもよい。

ＤＣ電圧切換制御部１１３は、大電圧高速変調電源１００に入力された入力ＡＭ信号に応じた特定のＤＣ電圧をＤＣ電圧切換部１１２から出力するように、ＤＣ電圧切換部１１２に対する切換制御を行う。ＤＣ電圧切換制御部１１３は、ＤＣ電圧切換部１１２の出力電圧が、大電圧高速変調電源１００の出力電圧よりも常に低い電圧となるように、動作する。

ＤＣ電圧切換部１１２を構成するスイッチとしては、高速スイッチングの観点からＦＥＴが適している。ＤＣ電圧切換部１１２に対するＤＣ電圧切換制御部１１３の制御として、ＤＣ電圧切換部１１２に入力された複数のＤＣ電圧から排他選択的に特定のＤＣ電圧を出力する構成としてもよい。但し、図４に示すように逆流防止用のダイオードを用いたＤＣ電圧切換部１１２において各々のスイッチに対応した閾値電圧に対するＨｉｇｈ／Ｌｏｗにより、各々のスイッチをオン／オフ制御する構成の方が、高速スイッチング及び瞬断防止の観点からより望ましい。

電流検出部１３０は、広帯域増幅部１２０の瞬時動作電流を検出し、スイッチ制御信号を生成する。図４では、電流検出部１３０は、ＤＣ電圧源１５０から最終段増幅部１２２に供給される瞬時電流を検出する構成としているが、最終段増幅部１２２の瞬時出力電流を検出する構成としてもよい。

高効率増幅部１４０は、大電圧高速変調電源１００の出力に対して、広帯域増幅部１２０と並列に配置され、電流検出部１３０で生成されたスイッチ制御信号によりオン／オフ制御されるスイッチング部１４１と、ＬＰＦ部１４２と、ＤＣ電圧源１４３とから構成される。ＤＣ電圧源１４３は、スイッチング部１４１がＯＮ状態に制御されたときのスイッチング部１４１の出力電圧を設定する。

広帯域増幅部１２０の瞬時動作電流が閾値よりも大きい状態では、スイッチング部１４１がＯＮ状態となり、スイッチング部１４１からＶｃｃが出力され、広帯域増幅部１２０の瞬時動作電流が閾値よりも小さい状態では、スイッチング部１４１がＯＦＦ状態となり、スイッチング部１４１からＧＮＤ電位が出力される。

スイッチング部１４１を構成するスイッチ素子としては、高速スイッチングの観点からＦＥＴが適している。スイッチング部１４１を構成するダイオードの代わりに、ＤＣ電圧源１４３と直列に接続されたスイッチと排他的に動作する、スイッチを配置する構成としてもよい。但し、ダイオードの方が高速スイッチング及び瞬断防止の観点からより望ましい。

ＬＰＦ部１４２は、スイッチング部１４１の出力に接続され、スイッチング部１４１のスイッチング動作により発生する高周波成分を抑圧した信号を、高効率増幅部１４０の出力として出力する。

ＤＣ電圧源１５０は、基準電位生成部１１０の出力電圧を基準電位とするフローティング構造のＤＣ電圧源である。ＤＣ電圧源１５０は、広帯域増幅部１２０を構成する最終段増幅部１２２に対して電源電圧を供給する。ＤＣ電圧源１５０は、基準電位とする負電極を基準電位生成部１１０の出力に接続し、ＤＣ電圧源１５０のＤＣ電圧は、多値ＤＣ電圧源１１１の各出力電圧ステップ幅よりも大きい電圧に設定する。

遅延調整部１６０は、最終段増幅部１２２において、前置増幅部１２１から出力された信号の遅延時間と、ＤＣ電圧源１５０を通過してきた電源信号の遅延時間との差を小さくするために配置される。遅延部１６１は、入出力間に適当な遅延時間を与える。

図４では、広帯域増幅部１２０の入力に遅延部１６１を配置しているが、前置増幅部１２１の遅延時間が、ＤＣ電圧源１５０を通過してきた電源信号の遅延時間よりも大きい場合は、遅延手段は基準電位生成部１１０の入力に配置する。また、前置増幅部１２１の遅延時間、及び基準電位生成部１１０の遅延時間のばらつきを吸収するために、広帯域増幅部１２０の入力及び基準電位生成部１１０の入力に対して、それぞれ遅延手段を配置する構成としてもよい。

図５は、大電圧高速変調電源１００の動作説明図である。

図５（ａ）において、ＶＯＵＴ(ｔ)は、大電圧高速変調電源１００に入力されたＡＭ信号が、広帯域増幅部１２０において線形増幅された、大電圧高速変調電源１００の出力電圧波形である。

Ｖｄｃ０−は、ＤＣ電圧源１５０の負電極に供給される、基準電位生成部１１０の出力電圧波形である。Ｖｄｃ０−は、常にＶＯＵＴ(ｔ)よりも小さい値となるように、ＤＣ電圧切換制御部１１３により、多値ＤＣ電圧源１１１の出力電圧を離散的に切り換え出力した電圧波形である。Ｖｄｃ０＋は、ＤＣ電圧源１５０の正電極に出力される電圧波形であり、Ｖｄｃ０−に対してＶｄｃ０が加算された電圧波形である。

ＤＣ電圧源１５０におけるＶｄｃ０は、常にＶｄ０＋がＶＯＵＴ(ｔ)よりも大きい電圧となるように設定されている。

図５（ｂ）は、Ｖｄｃ０−を基準電位として、Ｖｄｃｏ＋及びＶＯＵＴ(ｔ)を記載したグラフである。ＶＯＵＴ(ｔ)は、常にＶｄｃ０＋とＶｄｃ０−の範囲に収まっている。

このように、ＤＣ電圧切換制御部１１３が動作し、かつＤＣ電圧源１５０におけるＶｄｃ０を設定することで、ＤＣ電圧源１５０を電源電圧とする最終段増幅部１２２を飽和させることなく動作させつつ、最終段増幅部１２２に供給するＤＣ電圧を大電圧高速変調電源に要求される最大出力電圧よりも小さな値とすることが可能である。

以上詳細に説明したように、本実施の形態によれば、大電圧高速変調電源１００は、多値ＤＣ電圧源１１１から供給された複数のＤＣ電圧を入力ＡＭ信号に応じて離散的に切り換え出力するＤＣ電圧切換部１１２と、ＤＣ電圧切換部１１２の出力電圧を出力する基準電位生成部１１０とを備える。また、大電圧高速変調電源１００は、基準電位生成部１１０の出力電圧を基準電位とするフローティング構造のＤＣ電圧源１５０と、ＤＣ電圧源１５０を電源電圧とし、入力信号を線形に増幅する広帯域増幅部１２０とを備える。また、大電圧高速変調電源１００は、広帯域増幅部１２０を流れる瞬時動作電流を検出する電流検出部１３０と、ＤＣ電圧源１４３を電源電圧とし、広帯域増幅部１２０に流れる瞬時電流に応じて供給されるＤＣ電圧をオン／オフ制御するスイッチング部１４１とを備える。スイッチング部１４１は、広帯域増幅部１２０の動作電流が一定範囲内に収まるようにオン／オフ制御する。

以上の構成により、広帯域増幅部１２０を構成する最終段増幅部１２２に電源電圧を供給するＤＣ電圧源１５０のＤＣ電圧幅を、大電圧高速変調電源１００の出力電圧幅よりも小さくすることができる。この場合、大電圧高速変調電源１００の最大電圧に対して、低い電圧のＤＣ電圧源１５０で広帯域増幅器１２０が使用可能である。

これにより、大電圧高速変調電源１００の出力電圧が低い場合に、最終段増幅部１２２における電圧降下を低減して、電力損失を低減することができ、大電圧高速変調電源１００の電力効率を改善することができる。

また、広帯域増幅部１２０を構成する最終段増幅部１２２において耐電圧が低い増幅素子を採用することで、増幅素子の寄生容量を低減し、広帯域増幅部１２０の広帯域性を改善することができ、大電圧高速変調電源１００における入出力間の線形性を改善することができる。

以上により最大出力電圧が大きく、出力電圧を高速に変化させることが可能な大電圧高速変調電源を高効率で実現することができる。

ここで、大電圧変調電源１００の出力電圧の精度は、供給電圧幅が制限された広帯域増幅部１２０で確保する。

また、広帯域増幅部１２０の電流が一定範囲内に収まるようにスイッチング部１４１を制御することで、広帯域増幅部１２０における消費電力を制限し、大電圧高速変調電源１００の高効率化を実現する。

（実施の形態２）
図６は、本発明の実施の形態２に係る大電圧高速変調電源の構成を示す回路図である。
本実施の形態の説明に当たり、図４と同一構成部分には同一番号を付して重複箇所の説明を省略する。

図６に示すように、大電圧高速変調電源２００は、ＡＭ信号入力端子１０１、基準電位生成部１１０、広帯域増幅部１２０、電流検出部１３０、高効率増幅部２４０、ＤＣ電圧源１５０、遅延調整部１６０、及びＲＦ増幅部電源電圧出力端子１０２を備える。

高効率増幅部２４０は、スイッチング部２４１、ＬＰＦ部１４２、及びＤＣ電圧源２４３を備える。

本発明の実施の形態２に係る大電圧高速変調電源２００の基本的な構成及び動作は、実施の形態１と同様である。

高効率増幅部２４０を構成するスイッチング部２４１は、基準電位生成部１１０の出力電圧を基準電位とし、電流検出部１３０で生成されたスイッチ制御信号によりオン／オフ制御される。

ＤＣ電圧源２４３は、スイッチング部２４１がＯＮ状態に制御されたときのスイッチング部２４１の基準電位に対する出力電圧を設定する。

広帯域増幅部１２０の瞬時動作電流が閾値よりも大きい状態では、スイッチング部２４１がＯＮ状態となり、スイッチング部２４１から、基準電位生成部１１０の出力電圧である基準電位に対してＶｃｃ’が加算された電圧が出力される。一方、広帯域増幅部１２０の瞬時動作電流が閾値よりも小さい状態では、スイッチング部２４１がＯＦＦ状態となり、基準電位生成部１１０の出力電圧である基準電位が出力される。

基準電位生成部１１０の出力電圧に対してＶｃｃ’を加算した電圧が、常に大電圧高速変調電源２００の出力電圧よりも大きくなるように、ＤＣ電圧源２４３のＤＣ電圧Ｖｃｃ’は設定される。

ＤＣ電圧Ｖｃｃ’は、大電圧高速変調電源２００の最大出力電圧よりも小さい電圧に設定できる。この設定にすると、スイッチング部２４１において、スイッチング制御によるオン／オフ動作に伴う電圧変化幅を小さくし、スイッチング動作により発生するリンギングレベルやスイッチングノイズを低減することが可能である。

また、使用するスイッチング素子として、耐電圧は低いが寄生容量の小さい素子を選択することができる。このため、高効率増幅部２４０が出力可能な上限周波数を改善し、大電圧高速変調電源２００の出力電力に対する高効率増幅部２４０の出力電力を増やし、電力効率の低い広帯域増幅部１２０の出力電力を減らすことで、大電圧高速変調電源２００の電力効率を改善することが可能となる。

このように、本実施の形態に係る大電圧高速変調電源２００では、実施の形態１と同様に、出力電力の大部分を占める低周波成分は効率の良い高効率増幅部２４０により増幅されて出力され、大電圧高速変調電源２００における入出力間の線形性は広帯域増幅部１２０により確保される。

さらに、従来方式よりもスイッチング動作時に発生するリンギングレベルやスイッチングノイズを低減することができ、従来方式よりも耐電圧の低いスイッチング素子を選択して、高効率増幅部２４０が出力できる上限周波数の低下を抑えることが可能である。これにより、比較的効率が良い大電圧高速変調電源を実現することができる。

（実施の形態３）
図７は、本発明の実施の形態３に係る大電圧高速変調電源の構成を示す回路図である。
本実施の形態の説明に当たり、図６と同一構成部分には同一番号を付して重複箇所の説明を省略する。

図７に示すように、大電圧高速変調電源３００は、ＡＭ信号入力端子１０１、基準電位生成部３１０、広帯域増幅部１２０、電流検出部１３０、高効率増幅部２４０、ＤＣ電圧源１５０、遅延調整部１６０、及びＲＦ増幅部電源電圧出力端子１０２を備える。

基準電位生成部３１０は、多値ＤＣ電圧源１１１、ＤＣ電圧切換部１１２、ＤＣ電圧切換制御部１１３、及びＬＰＦ部３１１を備える。

ＬＰＦ部３１１は、ＤＣ電圧切換部１１２におけるＤＣ電圧切り換え動作により発生する高調波成分、及びリンギングやスイッチングノイズに含まれる高周波成分を抑圧する。

本発明の実施の形態３に係る大電圧高速変調電源３００の基本的な構成及び動作は、実施の形態２と同様である。

ＬＰＦ部３１１は、最終段増幅部１２２の入力信号に対する電源電圧の急激な変化を低減するとともに、リンギングやスイッチングノイズの発生源であるＤＣ電圧切換部１１２の直近に配置されノイズの高周波成分を抑圧するため、大電圧高速変調電源３００の放射ノイズを低減することができる。

また、リンギングやスイッチングノイズの影響により、最終段増幅部１２２内部の電位、及びスイッチング部２４１内部の電位と、ＧＮＤ電位との電圧差が増大することを防ぐことができる。

このように、本実施の形態に係る大電圧高速変調電源３００では、実施の形態１及び２と同様に、出力電力の大部分を占める低周波成分は効率の良い高効率増幅部２４０により増幅されて出力され、大電圧高速変調電源における入出力間の線形性は広帯域増幅部１２０により確保される。

また、大電圧高速変調電源３００の出力電圧が低い場合に、最終段増幅部１２２における電圧降下を低減して、電力損失を低減することができ、大電圧高速変調電源３００の電力効率を改善することができる。

また、広帯域増幅部１２０を構成する最終段増幅部１２２において耐電圧が低い増幅素子を採用することで、増幅素子の寄生容量を低減し、広帯域増幅部１２０の広帯域性を改善することができ、大電圧高速変調電源３００における入出力間の線形性を改善することができる。

また、スイッチング動作時に発生するリンギングレベルやスイッチングノイズを低減することができ、耐電圧の低いスイッチング素子を選択して、スイッチング動作速度の低下を抑えることが可能である。

これにより、比較的効率が良い大電圧高速変調電源を実現することができる。

さらに、本実施の形態では、基準電位生成部３１０が、ＤＣ電圧切換部１１２のＤＣ電圧切換制御により発生するリンギングやスイッチングノイズ及び高調波成分を抑圧するＬＰＦ部３１１を備えることで、大電圧高速変調電源３００から放射される高周波ノイズを低減することができる。

（実施の形態４）
図８は、本発明の実施の形態４に係る大電圧高速変調電源の構成を示す回路図である。
本実施の形態の説明に当たり、図７と同一構成部分には同一番号を付して重複箇所の説明を省略する。

図８に示すように、大電圧高速変調電源４００は、ＡＭ信号入力端子１０１、基準電位生成部３１０、広帯域増幅部１２０、電流検出部１３０、高効率増幅部２４０、ＤＣ電圧源４１０、遅延調整部１６０、及びＲＦ増幅部電源電圧出力端子１０２を備える。

大電圧高速変調電源４００は、図７の大電圧高速変調電源３００のＤＣ電圧源１５０に代えてＤＣ電圧源４１０を用いる。

ＤＣ電圧源４１０は、基準電位生成部３１０の出力電圧を基準電位とするフローティング構造のＤＣ電圧源であり、前記基準電位に対し正のＤＣ電圧Ｖｄｃｐと負のＤＣ電圧Ｖｄｃｎとを出力する。

本発明の実施の形態４に係る大電圧高速変調電源４００の基本的な構成及び動作は、実施の形態３と同様である。

ＤＣ電圧源４１０は、広帯域増幅部１２０の最終段増幅部１２２に、前記基準電位に対し正のＤＣ電圧Ｖｄｃｐと負のＤＣ電圧Ｖｄｃｎとを供給する。広帯域増幅部１２０の最終段増幅部１２２は、基準電位生成部３１０の出力電圧である基準電位に対して、正負のＤＣ電圧Ｖｄｃｐ，Ｖｄｃｎが電源電圧となる。

最終段増幅部１２２は、正負のＤＣ電圧Ｖｄｃｐ，Ｖｄｃｎを電源電圧として受けることで、駆動能力が増大する。これにより、各部設定ばらつきや、温度変動や、経年変化等の影響により、最終段増幅部１２２において、前置増幅部１２１から出力された信号の遅延時間と、ＤＣ電圧源４１０を通過してきた電源信号の遅延時間との差が増大した場合でも、電源電圧により最終段増幅部１２２の出力電圧が飽和することを防ぐことができる。

このように、本実施の形態に係る大電圧高速変調電源４００では、実施の形態１乃至３と同様に、出力電力の大部分を占める低周波成分は効率の良い高効率増幅部により増幅されて出力され、大電圧高速変調電源における入出力間の線形性は広帯域増幅部により確保される。

また、大電圧高速変調電源４００の出力電圧が低い場合に、最終段増幅部１２２における電圧降下を低減して、電力損失を低減することができ、大電圧高速変調電源４００の電力効率を改善することができる。

また、広帯域増幅部１２０を構成する最終段増幅部１２２において耐電圧が低い増幅素子を採用することで、増幅素子の寄生容量を低減し、広帯域増幅部１２０の広帯域性を改善することができ、大電圧高速変調電源４００における入出力間の線形性を改善することができる。

また、基準電位生成部３１０が、ＤＣ電圧切換部１１２のＤＣ電圧切換制御により発生するリンギングやスイッチングノイズ及び高調波成分を抑圧するＬＰＦ部３１１を備えることで、大電圧高速変調電源４００から放射される高周波ノイズを低減することができる。

さらに、本実施の形態では、基準電位生成部３１０の出力電圧を基準電位とするフローティング構造のＤＣ電圧源４１０が、前記基準電位に対して正のＤＣ電圧と負のＤＣ電圧とを広帯域増幅部１２０の最終段増幅部１２２に供給するので、何らかの要因で、最終段増幅部１２２において、前置増幅部１２１から出力された信号の遅延時間と、ＤＣ電圧源４１０を通過してきた電源信号の遅延時間との差が増大した場合でも最終段増幅部１２２が電源電圧により飽和することを防ぐことができる。

（実施の形態５）
図９は、本発明の実施の形態５に係る大電圧高速変調電源の構成を示す回路図である。
本実施の形態の説明に当たり、図７と同一構成部分には同一番号を付して重複箇所の説明を省略する。

図９に示すように、大電圧高速変調電源５００は、ＡＭ信号入力端子１０１、基準電位生成部３１０、ＤＣ電圧源５１０、広帯域増幅部１２０、電流検出部１３０、高効率増幅部５４０、ＤＣ電圧源１５０、遅延調整部１６０、及びＲＦ増幅部電源電圧出力端子１０２を備える。

高効率増幅部５４０は、スイッチング部５４１、及びＬＰＦ部１４２を備える。

本発明の実施の形態５に係る大電圧高速変調電源５００の基本的な構成及び動作は、実施の形態３と同様である。

高効率増幅部５４０を構成するスイッチング部５４１は、基準電位生成部３１０の出力電圧を基準電位とし、電流検出部１３０で生成されたスイッチ制御信号によりオン／オフ制御される。ＤＣ電圧源５１０は、基準電位生成部３１０の出力電圧を基準電位とし、スイッチング部５４１に電源電圧を供給し、スイッチング部５４１がＯＮ状態に制御されたときのスイッチング部５４１の出力電圧を設定するとともに、最終段増幅部１２２の電源電圧を供給する。スイッチング部５４１に電源電圧を供給するＤＣ電圧源と、最終段増幅部１２２に電源電圧を供給するＤＣ電圧源とを共有することで、部品点数を削減することが可能となる。

このように、本実施の形態に係る大電圧高速変調電源５００では、実施の形態１乃至４と同様に、出力電力の大部分を占める低周波成分は効率の良い高効率増幅部５４０により増幅されて出力され、大電圧高速変調電源における入出力間の線形性は広帯域増幅部１２０により確保される。

また、大電圧高速変調電源５００の出力電圧が低い場合に、最終段増幅部１２２における電圧降下を低減して、電力損失を低減することができ、大電圧高速変調電源５００の電力効率を改善することができる。

また、広帯域増幅部１２０を構成する最終段増幅部１２２において耐電圧が低い増幅素子を採用することで、増幅素子の寄生容量を低減し、広帯域増幅部１２０の広帯域性を改善することができ、大電圧高速変調電源５００における入出力間の線形性を改善することができる。

また、基準電位生成部３１０が、ＤＣ電圧切換部１１２のＤＣ電圧切換制御により発生するリンギングやスイッチングノイズ及び高調波成分を抑圧するＬＰＦ部３１１を備えることで、大電圧高速変調電源５００から放射される高周波ノイズを低減することができる。

さらに、本実施の形態では、基準電位生成部３１０の出力電圧を基準電位とするフローティング構造のＤＣ電圧源５１０が、最終段増幅部１２２に電源電圧を供給するとともに、スイッチング部５４１に電源電圧も供給する構成を採るため、部品点数を削減することができる。

以上の説明は本発明の好適な実施の形態の例証であり、本発明の範囲はこれに限定されることはない。

例えば、広帯域増幅部に電源電圧を供給するＤＣ電圧源は、ＤＣ電圧切換部を備えた基準電位生成部の出力電圧を基準電位とするフローティング構造のＤＣ電圧源であればよく、その種類・個数・接続方法はどのようなものでもよい。

また、上記各実施の形態では、大電圧高速変調電源という名称を用いたが、これは説明の便宜上であり、大電圧変調電源、高速変調電源、大電力ＲＦ増幅器等であってもよい。

さらに、上記変調電源を構成する各回路部、例えばスイッチの種類・段数、ＤＣ電圧切換制御部の種類などは前述した実施の形態に限られない。当然のことながら、本変調電源に、各種補償用の回路を付加してもよい。

本発明に係る変調電源は、広帯域増幅部と高効率増幅部とが並列に配置され、高効率増幅部は広帯域増幅部の瞬時動作電流によりスイッチング制御され、かつ広帯域増幅部を構成する最終段増幅部の電源電圧を最大出力電圧に対して低減可能な大電圧高速変調電源として有用である。また、本発明に係る変調電源は、出力電圧が低い状態における最終段増幅手段の電力損失を低減し、増幅素子の寄生容量増大による広帯域増幅部の広帯域性劣化に伴う出力電圧の速度低下を抑えられるため、最大出力電圧が大きく、かつ高速に出力電圧を変化させる、ＥＴ方式を用いた大電力無線送信装置の変調電源として有用である。

１００，２００，３００，４００，５００大電圧高速変調電源
１０１ＡＭ信号入力端子
１０２ＲＦ増幅部電源電圧出力端子
１１０，３１０基準電位生成部
１１１多値ＤＣ電圧源
１１２ＤＣ電圧切換部
１１３ＤＣ電圧切換制御部
１２０広帯域増幅部
１２１前置増幅部
１２２最終段増幅部
１３０電流検出部
１４０，２４０，５４０高効率増幅部
１４１，２４１，５４１スイッチング部
１４２，３１１ＬＰＦ部
１４３，１５０，２４３，４１０，５１０ＤＣ電圧源
１６０遅延調整部
１６１遅延部

Claims

電圧源となる線形な広帯域増幅部と、前記広帯域増幅部に流れる電流により制御される高効率増幅部とを並列動作させる、変調電源であって、
値の異なる複数のＤＣ電圧を出力する多値ＤＣ電圧源と、
前記多値ＤＣ電圧源から供給された複数のＤＣ電圧を入力エンベロープ信号に応じて離散的に切り換え出力するＤＣ電圧切換部と、
前記ＤＣ電圧切換部の出力電圧を出力する基準電位生成部と、
前記基準電位生成部の出力電圧を基準電位とするフローティング構造の第１のＤＣ電圧源と、
前記第１のＤＣ電圧源を電源電圧とし、入力信号を線形に増幅する広帯域増幅部と、
前記広帯域増幅部を流れる瞬時電流を検出する電流検出部と、
前記広帯域増幅部に流れる瞬時電流に応じて供給されるＤＣ電圧をオン／オフ制御するスイッチング部と、
を備える変調電源。
前記第１のＤＣ電圧源は、前記基準電位生成部の出力電圧を基準電位とするＤＣ電圧を、前記広帯域増幅部の最終段増幅部に供給する、請求項１記載の変調電源。
前記基準ＤＣ電圧切換部の出力電圧は、装置出力電圧よりも低い、請求項１記載の変調電源。
前記スイッチング部は、前記広帯域増幅部の動作電流が一定範囲内に収まるようにオン／オフ制御する、請求項１記載の変調電源。
前記スイッチング部にＤＣ電圧を供給するＤＣ電圧源を、前記基準電位生成部の出力電圧を基準電位とするフローティング構造の第２のＤＣ電圧源とした、請求項１記載の変調電源。
前記ＤＣ電圧切換部のＤＣ電圧切換制御により発生するリンギング及びスイッチングノイズ及び高調波成分を抑圧するＬＰＦ部を出力に配置した基準電位生成部を備える請求項１記載の変調電源。
前記第１のＤＣ電圧源は、前記基準電位に対して正のＤＣ電圧と負のＤＣ電圧とを前記広帯域増幅部の最終段増幅部に供給する、請求項１記載の変調電源。
前記最終段増幅部にＤＣ電圧を供給するＤＣ電圧源と、前記スイッチング部にＤＣ電圧を供給するＤＣ電圧源とを、前記基準電位生成部の出力電圧を基準電位とするフローティング構造のＤＣ電圧源で共有した、請求項１記載の変調電源。