JP2012089745A - リード端子およびそれを備えたリード端子付き絶縁基体ならびに素子収納用パッケージ - Google Patents
リード端子およびそれを備えたリード端子付き絶縁基体ならびに素子収納用パッケージ Download PDFInfo
- Publication number
- JP2012089745A JP2012089745A JP2010236506A JP2010236506A JP2012089745A JP 2012089745 A JP2012089745 A JP 2012089745A JP 2010236506 A JP2010236506 A JP 2010236506A JP 2010236506 A JP2010236506 A JP 2010236506A JP 2012089745 A JP2012089745 A JP 2012089745A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead terminal
- pad
- base
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】リード端子2であって、一端部に設けられたリードパッド部2aと、他端部に設けられた、リードパッド部2aよりも幅が狭いリード部2bと、リードパッド部2aおよびリード部2bの間に設けられた、リードパッド部2aからリード部2bに向かって幅が漸次狭くなるテーパー部2cとを有し、少なくともリードパッド部2aが、絶縁基体1に設けられている導電パッド1aに接合材を介して接合されることを特徴とする。
【選択図】図1
Description
<リード端子の構成、および絶縁基体の構成>
本実施形態に係るリード端子は、図1に示すように、一端部に設けられたリードパッド部2aと、他端部に設けられた、リードパッド部2aよりも幅が狭いリード部2bと、リードパッド部2aおよびリード部2bの間に設けられた、リードパッド部2aからリード部2bに向かって幅が漸次狭くなるテーパー部2cとを有し、少なくともリードパッド部2aが、絶縁基体1に設けられている導電パッド1aに接合材7を介して接合される。
部に設けられた、リードパッド部2aよりも幅の狭いリード部2bと、リードパッド部2aおよびリード部2bとの間にリードパッド部2aからリード部2bに向かって幅が漸次狭くなるテーパー部2cとを有している。リード端子2は、外部との信号の入出力を行なうためのものである。少なくともリードパッド部2aが絶縁基体1に設けられている導電パッド1aに接合材7を介して接合され、他端部のリード部2bは外部回路基板に電気的に接続される。すなわち、リードパッド部2a、テーパー部2c、および一部のリード部2bが、絶縁基体1に設けられた導電パッド1aに接合材7を介して接合される。また、リード端子2のリード部2bは外部回路基板に電気的に接続される。なお、外部回路基板は、例えば、プリント基板、電源回路等である。なお、リード端子2の先端部は、図1に示すように、先端部に向かってリード端子2の幅が漸次狭くなるような形状であっても、先端部が、矩形状であってもよい。
は鉄(Fe)−ニッケル(Ni)合金等の金属材料から成る。これらの金属のインゴットを周知の圧延加工法や打ち抜き加工法、エッチング加工法等の金属加工法を採用することによって、所定の形状となるように製作される。また、リード端子2の厚みは、リード端子2の熱収縮により、セラミック材料から成る絶縁基体1に応力が作用するのを抑制する観点から、例えば、0.05(mm)以上0.5(mm)以下に設定されることが好ましい。また、リード端子2と絶縁基体1の導電パッド1aは、銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等のロウ材から成る接合材7を介して接合される。
う問題があり、80°より大きいと接合材7が突起部2dを乗り越えやすくなるという問題がある。
本実施形態に係る素子収納用パッケージは、図5に示すように、上側主面に半導体素子4が載置される載置部10b、および半導体素子4が電気的に接続される配線導体層10cが設けられるとともに、下側主面にリード端子2が接合される導電パッド10aが設けられた基体10と、導電パッド10aに接合された本発明に係るリード端子2と、載置部1aを覆うように基体に取着されて基体との間に半導体素子4を収納する封止部材とを備えている。
また、基体10の上側主面に、例えば、半導体素子4に信号を入出力するための配線導体層10cが形成されている。また、上側主面に、半導体素子4の載置部10bが設けられている。なお、リード端子2は、少なくともリードパッド部2aが基体10に設けられた導電パッド10aに接合材7を介して接合される。そして、リード端子2のリード部2bは、外部回路基板に電気的に接続される。
ている導電パッド10aに銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等の接合材7を介して接合される。
ここで、素子収納用パッケージ、およびこれを備えた電子装置の製造方法を説明する。
れている。なお、導電パッド10a、配線導体層10cおよびメタライズ層上に、電解メッキまたは無電解メッキ等のメッキ形成方法によって、1.0(μm)以上3.0(μm)以下のメッキ層厚みを有するニッケルメッキ層が形成される。
1a 導電パッド
2 リード端子
2a リードパッド部
2b リード部
2c テーパー部
3 リード端子付き絶縁基体
4 半導体素子
5 シールリング
6 蓋体
7 接合材
10 基体
10a 導電パッド
10b 搭載部
10c 配線導体層
10d ビア導体層
Claims (6)
- 一端部に設けられたリードパッド部と、
他端部に設けられた、前記リードパッド部よりも幅が狭いリード部と、
前記リードパッド部および前記リード部の間に設けられた、前記リードパッド部から前記リード部に向かって幅が漸次狭くなるテーパー部とを有し、
少なくとも前記リードパッド部が、絶縁基体に設けられている導電パッドに接合材を介して接合されることを特徴とするリード端子。 - 請求項1に記載のリード端子であって、
上面視して前記テーパー部が曲線状となっていることを特徴とするリード端子。 - 請求項1または請求項2に記載のリード端子であって、
前記リード部は、該リード部の長手方向と交差する方向に突き出た突起部を有していることを特徴とするリード端子。 - 請求項3に記載のリード端子であって、
前記突起部は、前記リード部から細長く突き出て前記リードパッド部に向かって傾斜していることを特徴とするリード端子。 - 請求項1乃至請求項4のいずれかに記載のリード端子の少なくとも前記リードパッド部が、導電パッドに接合材を介して接合されていることを特徴とするリード端子付き絶縁基体。
- 上側主面に半導体素子が載置される載置部および前記半導体素子が電気的に接続される配線導体層が設けられているとともに、下側主面にリード端子が接合される導電パッドが設けられた基体と、
前記導電パッドに接合された請求項1乃至請求項4のいずれかに記載のリード端子と、
前記載置部を覆うように前記基体に取着されて該基体との間に前記半導体素子を収納する封止部材と
を備えたことを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010236506A JP2012089745A (ja) | 2010-10-21 | 2010-10-21 | リード端子およびそれを備えたリード端子付き絶縁基体ならびに素子収納用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010236506A JP2012089745A (ja) | 2010-10-21 | 2010-10-21 | リード端子およびそれを備えたリード端子付き絶縁基体ならびに素子収納用パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012089745A true JP2012089745A (ja) | 2012-05-10 |
Family
ID=46261022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010236506A Pending JP2012089745A (ja) | 2010-10-21 | 2010-10-21 | リード端子およびそれを備えたリード端子付き絶縁基体ならびに素子収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012089745A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5291755U (ja) * | 1975-12-29 | 1977-07-08 | ||
JPH01173948U (ja) * | 1988-05-27 | 1989-12-11 | ||
JPH07297343A (ja) * | 1994-04-27 | 1995-11-10 | Hitachi Cable Ltd | 複合リードフレーム |
JP2005203487A (ja) * | 2004-01-14 | 2005-07-28 | Denso Corp | 電子装置およびその製造方法 |
JP2007173629A (ja) * | 2005-12-22 | 2007-07-05 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
-
2010
- 2010-10-21 JP JP2010236506A patent/JP2012089745A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5291755U (ja) * | 1975-12-29 | 1977-07-08 | ||
JPH01173948U (ja) * | 1988-05-27 | 1989-12-11 | ||
JPH07297343A (ja) * | 1994-04-27 | 1995-11-10 | Hitachi Cable Ltd | 複合リードフレーム |
JP2005203487A (ja) * | 2004-01-14 | 2005-07-28 | Denso Corp | 電子装置およびその製造方法 |
JP2007173629A (ja) * | 2005-12-22 | 2007-07-05 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4926033B2 (ja) | 回路基板及びこれを用いたパッケージ並びに電子装置 | |
JP5106528B2 (ja) | 電子部品収納用パッケージ、及び電子装置 | |
JP5669494B2 (ja) | 素子収納用パッケージ、およびこれを備えた電子装置 | |
JP4760509B2 (ja) | リードフレーム組立体 | |
JP4511376B2 (ja) | 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 | |
JP2011228591A (ja) | 素子収納用パッケージ、およびこれを備えた電子装置 | |
JP2012089745A (ja) | リード端子およびそれを備えたリード端子付き絶縁基体ならびに素子収納用パッケージ | |
JPWO2019208577A1 (ja) | 放熱基板および電子装置 | |
JP6680589B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP5523199B2 (ja) | 素子収納用パッケージ、およびこれを備えた電子装置 | |
JP6809813B2 (ja) | 半導体パッケージおよび半導体装置 | |
JP2004253556A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP6258748B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP6162520B2 (ja) | 半導体素子収納用パッケージおよびこれを備えた実装構造体 | |
JP2009277794A (ja) | 半導体素子収納用パッケージ | |
JP6698492B2 (ja) | 半導体パッケージおよび半導体装置 | |
JP6885706B2 (ja) | 半導体素子実装用基板および半導体装置 | |
JP4295641B2 (ja) | 電子部品収納用パッケージの製造方法 | |
JP6680634B2 (ja) | 半導体素子実装用基板および半導体装置 | |
JP6042773B2 (ja) | 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置 | |
JP6219693B2 (ja) | 素子収納用パッケージおよびこれを備えた実装構造体 | |
JP4172790B2 (ja) | 配線基板 | |
JP6538484B2 (ja) | 回路基板および電子装置 | |
JP4753539B2 (ja) | 電子部品搭載用基板およびこれを用いた電子装置 | |
JP5865783B2 (ja) | 電子部品収納用容器および電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140422 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140623 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141118 |