Nothing Special   »   [go: up one dir, main page]

JP2012089745A - リード端子およびそれを備えたリード端子付き絶縁基体ならびに素子収納用パッケージ - Google Patents

リード端子およびそれを備えたリード端子付き絶縁基体ならびに素子収納用パッケージ Download PDF

Info

Publication number
JP2012089745A
JP2012089745A JP2010236506A JP2010236506A JP2012089745A JP 2012089745 A JP2012089745 A JP 2012089745A JP 2010236506 A JP2010236506 A JP 2010236506A JP 2010236506 A JP2010236506 A JP 2010236506A JP 2012089745 A JP2012089745 A JP 2012089745A
Authority
JP
Japan
Prior art keywords
lead
lead terminal
pad
base
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010236506A
Other languages
English (en)
Inventor
Hiroshi Kawakami
浩 川上
Nobuyuki Tanaka
信幸 田中
Daisuke Sakumoto
大輔 作本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010236506A priority Critical patent/JP2012089745A/ja
Publication of JP2012089745A publication Critical patent/JP2012089745A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】本発明は、リード端子の応力の集中を抑制することができるリード端子、およびそれを備えた絶縁基板ならびに素子収納用パッケージを提供する。
【解決手段】リード端子2であって、一端部に設けられたリードパッド部2aと、他端部に設けられた、リードパッド部2aよりも幅が狭いリード部2bと、リードパッド部2aおよびリード部2bの間に設けられた、リードパッド部2aからリード部2bに向かって幅が漸次狭くなるテーパー部2cとを有し、少なくともリードパッド部2aが、絶縁基体1に設けられている導電パッド1aに接合材を介して接合されることを特徴とする。
【選択図】図1

Description

本発明は、例えば、リード端子およびそれを備えたリード端子付き絶縁基体ならびに素子収納用パッケージに関する。
絶縁基板に備えられた導電パッドに接合するリード端子において、リード端子の途中部の側縁を切り欠いたリード端子がある。このようなリード端子としては、例えば、特許文献1に開示されている。
特開平6−181276号公報
しかしながら、上記リード端子は、リード端子が引っ張られる際に、リード端子の中途部のリード幅が変わる箇所のエッジ部で応力が集中して、リード端子の破断やリード端子の剥離等が発生しやすく、引っ張りに対して弱いという問題があった。
本発明は、上記課題に鑑みてなされたものであり、その目的は、リード端子の中途部の応力の集中を抑制することができるリード端子、およびそれを備えたリード端子付き絶縁基体ならびに素子収納用パッケージに関する。
上記目的を達成するために本発明におけるリード端子は、一端部に設けられたリードパッド部と、他端部に設けられた、前記リードパッド部よりも幅が狭いリード部と、前記リードパッド部および前記リード部の間に設けられた、前記リードパッド部から前記リード部に向かって幅が漸次狭くなるテーパー部とを有し、少なくとも前記リードパッド部が、絶縁基体に設けられている導電パッドに接合材を介して接合されることを特徴とするものである。
また、上記目的を達成するために本発明におけるリード端子付き絶縁基体は、本発明に係るリード端子の少なくとも前記リードパッド部が、導電パッドに接合材を介して接合されていることを特徴とするものである。
また、上記目的を達成するために本発明における素子収納用パッケージは、上側主面に半導体素子が載置される載置部および前記半導体素子が電気的に接続される配線導体層が設けられているとともに、下側主面にリード端子が接合される導電パッドが設けられた基体と、前記導電パッドに接合された本発明に係るリード端子と、前記載置部を覆うように前記基体に取着されて該基体との間に前記半導体素子を収納する封止部材とを備えたことを特徴とするものである。
本発明のリード端子、およびこれを備えたリード端子付き絶縁基体ならびに素子収納用パッケージは、リード端子の応力の集中を抑制することができるという効果を奏する。
本実施形態に係るリード端子およびそれを備えた絶縁基体であって、(a)は絶縁基体の斜視図、(b)は平面図である。 本実施形態に係るリード端子およびそれを備えた絶縁基体の他の例の平面図である。 (a)、(b)は本実施形態に係るリード端子およびそれを備えた絶縁基体の他の例の平面図である。 (a)、(b)は本実施形態に係るリード端子およびそれを備えた絶縁基体の他の例の平面図である。 本実施形態の素子収納用パッケージであって、(a)は素子収納用パッケージに半導体素子および蓋体を設けた斜視図、(b)は、(a)の素子収納用パッケージをX−Xで切断した素子収納用パッケージの断面図である。
以下、本発明の一実施形態に係るリード端子、およびこれを備えたリード端子付き絶縁基体ならびに素子収納用パッケージについて、図面を参照しながら説明する。
<実施形態>
<リード端子の構成、および絶縁基体の構成>
本実施形態に係るリード端子は、図1に示すように、一端部に設けられたリードパッド部2aと、他端部に設けられた、リードパッド部2aよりも幅が狭いリード部2bと、リードパッド部2aおよびリード部2bの間に設けられた、リードパッド部2aからリード部2bに向かって幅が漸次狭くなるテーパー部2cとを有し、少なくともリードパッド部2aが、絶縁基体1に設けられている導電パッド1aに接合材7を介して接合される。
また、本実施形態に係るリード端子付き絶縁基体3は、本発明に係るリード端子2が、導電パッド1aに接合材7を介して接合されている。
絶縁基体1は、平面視したとき、矩形状に形成された板状の部材である。絶縁基体1は、図1に示すように、リード端子2が接合される導電パッド1aを有している。なお、リード端子2は、導電パッド1aに接合材7を介して接合される。そして、リード端子2は、リード部2bが外部回路基板に電気的に接続される。また、絶縁基体1の厚みは、例えば、0.3(mm)以上10(mm)以下に設定されている。なお、リード端子付き絶縁基体3は、導電パッド1aが設けられた絶縁基体1と導電パッド1aに接合されたリード端子2で構成されている。
また、絶縁基体1は、例えば、アルミナ質セラミックス、窒化アルミニウム質セラミックスまたはムライト質セラミックス等のセラミック材料から成る。絶縁基体1は、半導体素子4の発熱をすみやかに放熱し、かつ高い絶縁性を有する材料が好ましい。また、絶縁基体1の導電パッド1aは、タングステン、モリブデンまたはマンガン等で形成されている。
絶縁基体1は、平板形状のグリーンシートに金型を用いた打ち抜きを施すことによってそれぞれの形状に合わせて製作される。そして、絶縁基体1の導電パッド1aは、セラミックグリーンシートに、例えば、タングステン、モリブデンまたはマンガン等の粉末に有機溶剤、溶媒を添加混合してなる金属ペーストを予め周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによって形成される。そして、これらのセラミックグリーンシートを複数積層することによって絶縁基体1が形成される。
リード端子2は、図1に示すように、一端部に設けられたリードパッド部2aと、他端
部に設けられた、リードパッド部2aよりも幅の狭いリード部2bと、リードパッド部2aおよびリード部2bとの間にリードパッド部2aからリード部2bに向かって幅が漸次狭くなるテーパー部2cとを有している。リード端子2は、外部との信号の入出力を行なうためのものである。少なくともリードパッド部2aが絶縁基体1に設けられている導電パッド1aに接合材7を介して接合され、他端部のリード部2bは外部回路基板に電気的に接続される。すなわち、リードパッド部2a、テーパー部2c、および一部のリード部2bが、絶縁基体1に設けられた導電パッド1aに接合材7を介して接合される。また、リード端子2のリード部2bは外部回路基板に電気的に接続される。なお、外部回路基板は、例えば、プリント基板、電源回路等である。なお、リード端子2の先端部は、図1に示すように、先端部に向かってリード端子2の幅が漸次狭くなるような形状であっても、先端部が、矩形状であってもよい。
リード端子2と絶縁基体1の導電パッド1aは、接合材7を介して接合されており、例えば、リード端子2のリード部2bを外部回路基板に接続する際に、リード端子2に対して引っ張りの応力が作用する場合がある。しかしながら、リード端子2が、リードパッド部2aからリード部2bに向かって幅が漸次狭くなるテーパー部2cを有しているため、リード端子2に対して引っ張りの力が作用しても、応力が集中しにくく、リード端子2の破断や導電パッド1aからの剥離を抑制することができる。これによって、リード端子2の引っ張り強度が向上する。
また、リード端子2は、素子収納用パッケージの半導体素子4が載置される絶縁基体や素子収納用パッケージの入出力端子等に用いられる絶縁基体等に対して適用することができる。すなわち、リード端子2の少なくともリードパッド部2aが、絶縁基体1に設けられている導電パッド1aに接合材7を介して接合されているリード端子付き絶縁基体3であれば適用することができる。
また、リード端子2と導電パッド1aとの接合部が、リード端子2のリードパッド部2aの四角形状およびテーパー部2cの三角形状で構成されるため、接合部の接合面積が広く確保されるとともに、接合部の外周の長さが増大して接合材7のフィレット量が増加するため、リード端子2が導電パッド1aに高い接合強度で接合される。これにより、リード端子2と導電パッド1aとの接合強度が向上する。
また、リードパッド部2aは、図1に示すように、四角形状に形成されているが、リード端子2と導電パッド1aとの接合面積を確保することができれば、リードパッド部2aの形状は四角形状に限らない。接合面積を拡大する点から、図2に示すように、五角形状であってもよい。また、円形状であってもよい。また、円形状の場合は、接合材7のフィレットが形成される領域がより拡大されるため、接合強度が向上する。また、リードパッド部2aにエッジ部が存在しないので、エッジ部における応力の集中の発生を抑制することができる。
リード端子2のテーパー部2cは、図3に示すように、曲率をもって設けられていてもよい。すなわち、リード端子2は、上面視して、テーパー部2cが曲線状となっている。テーパー部2cは、図3(a)に示すように、テーパー部2cが内側に窪むような曲線状、または、図3(b)に示すように、テーパー部2cが外側に膨らむような曲線状となっている。テーパー部2cが、曲線状、すなわち、曲率をもって設けられているため、さらに応力の集中がしにくく、リード端子2の破断や導電パッド1aからの剥離を抑制することができる。テーパー部2cは、応力の集中を抑制する観点から、曲率半径を、0.1(mm)以上3(mm)以下に設定することが好ましい。
リード端子2は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金また
は鉄(Fe)−ニッケル(Ni)合金等の金属材料から成る。これらの金属のインゴットを周知の圧延加工法や打ち抜き加工法、エッチング加工法等の金属加工法を採用することによって、所定の形状となるように製作される。また、リード端子2の厚みは、リード端子2の熱収縮により、セラミック材料から成る絶縁基体1に応力が作用するのを抑制する観点から、例えば、0.05(mm)以上0.5(mm)以下に設定されることが好ましい。また、リード端子2と絶縁基体1の導電パッド1aは、銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等のロウ材から成る接合材7を介して接合される。
リード端子2は、リード部2bが、リード部2bの長手方向と交差する方向に突き出た突起部2dを有していてもよい。突起部2dは、図4(a)に示すように、リード部2bと同じ厚みをもってリード部2bからリード部2bの長手方向と交差する方向に突き出た矩形状を有する板状体である。突起部2dは、図4(a)に示すように、リード部2bからの突出量Cは、例えば、0.3(mm)以上1(mm)以下に設定されている。また、突起部2dの幅Dは、例えば、0.2(mm)以上1(mm)以下に設定されている。また、突起部2dは、好ましくは、リード部2bの長手方向と垂直方向に突き出ることが好ましい。また、突起部2dは、矩形状を有する板状体に限らず、多角形状等を有する板状体であってもよい。
テーパー部2cは、幅が漸次狭くなっているため、接合材7がリード部2bに流れやすくなる。しかしながら、リード部2bが、突起部2dを有しているため、突起部2dで接合材7の流れを止めることができる。したがって、突起部2dよりも先端側のリード部2bに向かって接合材7が流出するのを抑制することができる。リード端子2の先端部への接合材7の流出が抑制されるため、リード端子2と導電パッド1aとの接合部における接合材7の量を所定の量だけ保持することができ、リード端子2の接合強度を強化することができる。
また、リード端子2は、図4(a)に示すように、突起部2dの全体の長さAとリードパッド2aの幅Bは、A≧Bに設定することが好ましい。このような関係にすることにより、突起部2dの全体の長さが大きいため、接合材7の流出を突起部2dで確実に止めることができる。
また、突起部2dは、図4(a)に示すように、リード部2bの長手方向に垂直な方向に突き出ているが、これに限らない。突起部2dは、図4(b)に示すように、リード部2bから細長く突き出てリードパッド部2aに向かって傾斜していてもよい。すなわち、突起部2dは、リード部2bから同じ厚みでもって突き出た矩形状を有する細長い板状体であり、突起部2dの先端部が、リードパッド部2a側に傾いている。また、少なくともリード部2bから突き出ているリードパッド部2a側の側面が、リードパッド部2a側に傾斜している外方の辺が大きい台形状であってもよい。すなわち、少なくとも突起部2dのリードパッド2a側の側面がリードパッド2a側に傾斜している形状を有していればよい。
突起部2dが、リードパッド2a側に傾いているため、突起部2dの傾斜部で接合材7の流れを止めやすくすることができる。すなわち、突起部2dが傾いているため、突起部2dで接合材7の流れを止める効果が大きくなる。また、リード端子2は、外部回路基板に設けられた接合用の孔に挿入されて接合される場合には、突起部2dの傾いている部分が孔に係止されやすく、外部回路基板を強固に固定することができる。
また、リード部2bと突起部2dとの成す角度αは、図4(b)に示すように、接合材7の流れを止めるという点から、30(°)以上80(°)以下に設定されることが好ましい。30°より小さいと接合材7を溜められる部分の容量が小さくなりやすくなるとい
う問題があり、80°より大きいと接合材7が突起部2dを乗り越えやすくなるという問題がある。
<素子収納用パッケージの構成、および電子装置の構成>
本実施形態に係る素子収納用パッケージは、図5に示すように、上側主面に半導体素子4が載置される載置部10b、および半導体素子4が電気的に接続される配線導体層10cが設けられるとともに、下側主面にリード端子2が接合される導電パッド10aが設けられた基体10と、導電パッド10aに接合された本発明に係るリード端子2と、載置部1aを覆うように基体に取着されて基体との間に半導体素子4を収納する封止部材とを備えている。
基体10は、平面視したとき、矩形状に形成された絶縁性の部材である。基体10は、図5に示すように、下側主面にリード端子2が接合される導電パッド10aを有している。
また、基体10の上側主面に、例えば、半導体素子4に信号を入出力するための配線導体層10cが形成されている。また、上側主面に、半導体素子4の載置部10bが設けられている。なお、リード端子2は、少なくともリードパッド部2aが基体10に設けられた導電パッド10aに接合材7を介して接合される。そして、リード端子2のリード部2bは、外部回路基板に電気的に接続される。
また、上側主面に形成された配線導体層10cと下側主面に形成された導電パッド10aは、図5に示すように、基体10の内部に設けられたビア導体層10dで電気的に接続されている。また、基体10は、シールリング5と接合される部分にメタライズ層が形成されている。
また、半導体素子4は、図5に示すように、載置部10bに直接設けられているが、載置部10bに素子載置基台を載置し、その上面に設けてもよい。また、素子載置基台は、半導体素子4から基体10へ熱を伝えるための伝熱媒体として機能する。この構成にすることによって、素子載置基台の高さを調整することで、基体10の配線導体層10cの高さ方向の位置決めが容易となる。
また、素子載置用基台は、例えば、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体またはムライト質焼結体等のセラミック材料から成る。また、素子載置用基台は、配線パターンが設けられていてもよい。この場合、配線パターンの一端は半導体素子4にボンディングワイヤ等で電気的に接続され、配線パターンの他端は基体10の配線導体層10cにボンディングワイヤ等で電気的に接続される。素子載置用基体の熱膨張係数は、例えば、4(ppm/℃)以上8(ppm/℃)以下に設定されることが好ましい。
また、素子載置基台は、例えば、銅(Cu)−タングステン(W)合金、銅(Cu)−モリブデン(Mo)合金等の材料から成る台座に絶縁性の基板を接合して構成してもよい。また、素子載置基台は、半導体素子4を載置固定することができるものであればよく、例えば、ペルチェ素子等の電子冷却素子に絶縁性の基板を接合した構成であってもよい。
シールリング5は、上面視したときに矩形状であり、シールリング5の上面に蓋体6をシーム溶接等により接合するための接合媒体として設けられる。また、シールリング5は、基体10の上面に当接させて設けられている。
リード端子2は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状にして製作される。そして、リード端子2は、基体10の下側主面に形成され
ている導電パッド10aに銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等の接合材7を介して接合される。
また、シールリング5は、基体10の上面に銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等のロウ材で接合される。また、シールリング5は、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等の金属材料から成る。また、シールリング5の熱膨張係数は、例えば、5(ppm/℃)以上15(ppm/℃)以下に設定されることが好ましい。
本実施形態の素子収納用パッケージは、本発明に係るリード端子を備えているため、リード端子2に対して引っ張りの力が作用しても、応力が集中しにくく、リード端子2の破断や導電パッド1aからの破断を抑制することができる。これによって、リード端子2の引っ張り強度が向上する。
また、素子収納用パッケージは、載置部を覆うように基体に取着されて基体との間に半導体素子4を収納する封止部材を備えている。封止部材は、半導体素子4を気密に封止するものであれば、樹脂材料であっても、金属材料から成る蓋体であってもよい。
封止部材が、蓋体の場合、蓋体6は、上面視したときに矩形状であり、半導体素子4を気密に封止するために、蓋体6の外周部がシールリング5の上面に接合されている。
また、蓋体6は、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等の金属材料から成る。蓋体6は、シーム溶接によって基体10の上面に接合されているシールリング5に接合される。また、蓋体6の熱膨張係数は、例えば、5(ppm/℃)以上20(ppm/℃)以下に設定されることが好ましい。
また、蓋体6は、基体10とシールリング5とからなる内部に半導体素子4を気密に封止することになる。なお、蓋体6は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等のインゴットを周知のプレス加工により所定の形状となすことによって製作される。
半導体素子4は、図5に示すように、基体10の上側主面の載置部10bに接着固定される。そして、半導体素子4の上面に設けられている電極がボンディングワイヤ等を介して配線導体層10cに接続される。次に、基体10の上面にシールリング5を介して蓋体6をシーム溶接等の溶接法で接合し、基体10、シールリング5および蓋体6の内部に半導体素子4が気密に収納されて電子装置となる。すなわち、少なくとも半導体素子4を搭載した後、蓋体6で密封することにより電子装置となる。
<素子収納用パッケージ、および電子装置の製造方法>
ここで、素子収納用パッケージ、およびこれを備えた電子装置の製造方法を説明する。
基体10は、絶縁性の基板であり、例えば、平板形状のグリーンシートに金型を用いた打ち抜きを施すことによってそれぞれの形状に合わせて製作される。そして、基体10の導電パッド10a、配線導体層10c、ビア導体層10dは、セラミックグリーンシートに、例えば、タングステン、モリブデンまたはマンガン等の粉末に有機溶剤、溶媒を添加混合してなる金属ペーストを予め周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによって形成される。
そして、これらのセラミックグリーンシートを複数積層することによって基体10が形成される。また、基体10は、シールリング5と接合される部分にメタライズ層が形成さ
れている。なお、導電パッド10a、配線導体層10cおよびメタライズ層上に、電解メッキまたは無電解メッキ等のメッキ形成方法によって、1.0(μm)以上3.0(μm)以下のメッキ層厚みを有するニッケルメッキ層が形成される。
また、蓋体6は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定の形状にして製作される。
リード端子2は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状にして製作される。そして、リード端子2は、基体10の下側主面に形成されている導電パッド10aに銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等の接合材7を介して接合される。
シールリング5は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定の形状にして製作される。
基体10とシールリング5が銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等のロウ材を介して接合されることによって素子収納用パッケージが製作される。
ここで、電子装置の製造方法について説明する。
電子装置は、素子収納用パッケージの基体10の載置部10bに半導体素子4を、例えば、金(Au)−錫(Sn)半田または金(Au)−ゲルマニウム(Ge)半田等の材料で接着固定する。そして、そして、半導体素子4の上面に設けられている電極がボンディングワイヤ等を介して配線導体層10cに接続される。次に、シールリング5の上面に蓋体6をシーム溶接等の溶接法によって接合し、基体10とシールリング5および蓋体6の内部に半導体素子4を気密に収容して電子装置とする。
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
1 絶縁基体
1a 導電パッド
2 リード端子
2a リードパッド部
2b リード部
2c テーパー部
3 リード端子付き絶縁基体
4 半導体素子
5 シールリング
6 蓋体
7 接合材
10 基体
10a 導電パッド
10b 搭載部
10c 配線導体層
10d ビア導体層

Claims (6)

  1. 一端部に設けられたリードパッド部と、
    他端部に設けられた、前記リードパッド部よりも幅が狭いリード部と、
    前記リードパッド部および前記リード部の間に設けられた、前記リードパッド部から前記リード部に向かって幅が漸次狭くなるテーパー部とを有し、
    少なくとも前記リードパッド部が、絶縁基体に設けられている導電パッドに接合材を介して接合されることを特徴とするリード端子。
  2. 請求項1に記載のリード端子であって、
    上面視して前記テーパー部が曲線状となっていることを特徴とするリード端子。
  3. 請求項1または請求項2に記載のリード端子であって、
    前記リード部は、該リード部の長手方向と交差する方向に突き出た突起部を有していることを特徴とするリード端子。
  4. 請求項3に記載のリード端子であって、
    前記突起部は、前記リード部から細長く突き出て前記リードパッド部に向かって傾斜していることを特徴とするリード端子。
  5. 請求項1乃至請求項4のいずれかに記載のリード端子の少なくとも前記リードパッド部が、導電パッドに接合材を介して接合されていることを特徴とするリード端子付き絶縁基体。
  6. 上側主面に半導体素子が載置される載置部および前記半導体素子が電気的に接続される配線導体層が設けられているとともに、下側主面にリード端子が接合される導電パッドが設けられた基体と、
    前記導電パッドに接合された請求項1乃至請求項4のいずれかに記載のリード端子と、
    前記載置部を覆うように前記基体に取着されて該基体との間に前記半導体素子を収納する封止部材と
    を備えたことを特徴とする半導体素子収納用パッケージ。
JP2010236506A 2010-10-21 2010-10-21 リード端子およびそれを備えたリード端子付き絶縁基体ならびに素子収納用パッケージ Pending JP2012089745A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010236506A JP2012089745A (ja) 2010-10-21 2010-10-21 リード端子およびそれを備えたリード端子付き絶縁基体ならびに素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010236506A JP2012089745A (ja) 2010-10-21 2010-10-21 リード端子およびそれを備えたリード端子付き絶縁基体ならびに素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2012089745A true JP2012089745A (ja) 2012-05-10

Family

ID=46261022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010236506A Pending JP2012089745A (ja) 2010-10-21 2010-10-21 リード端子およびそれを備えたリード端子付き絶縁基体ならびに素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2012089745A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5291755U (ja) * 1975-12-29 1977-07-08
JPH01173948U (ja) * 1988-05-27 1989-12-11
JPH07297343A (ja) * 1994-04-27 1995-11-10 Hitachi Cable Ltd 複合リードフレーム
JP2005203487A (ja) * 2004-01-14 2005-07-28 Denso Corp 電子装置およびその製造方法
JP2007173629A (ja) * 2005-12-22 2007-07-05 Kyocera Corp 電子部品収納用パッケージおよび電子装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5291755U (ja) * 1975-12-29 1977-07-08
JPH01173948U (ja) * 1988-05-27 1989-12-11
JPH07297343A (ja) * 1994-04-27 1995-11-10 Hitachi Cable Ltd 複合リードフレーム
JP2005203487A (ja) * 2004-01-14 2005-07-28 Denso Corp 電子装置およびその製造方法
JP2007173629A (ja) * 2005-12-22 2007-07-05 Kyocera Corp 電子部品収納用パッケージおよび電子装置

Similar Documents

Publication Publication Date Title
JP4926033B2 (ja) 回路基板及びこれを用いたパッケージ並びに電子装置
JP5106528B2 (ja) 電子部品収納用パッケージ、及び電子装置
JP5669494B2 (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP4760509B2 (ja) リードフレーム組立体
JP4511376B2 (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP2011228591A (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP2012089745A (ja) リード端子およびそれを備えたリード端子付き絶縁基体ならびに素子収納用パッケージ
JPWO2019208577A1 (ja) 放熱基板および電子装置
JP6680589B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5523199B2 (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP6809813B2 (ja) 半導体パッケージおよび半導体装置
JP2004253556A (ja) 半導体素子収納用パッケージおよび半導体装置
JP6258748B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP6162520B2 (ja) 半導体素子収納用パッケージおよびこれを備えた実装構造体
JP2009277794A (ja) 半導体素子収納用パッケージ
JP6698492B2 (ja) 半導体パッケージおよび半導体装置
JP6885706B2 (ja) 半導体素子実装用基板および半導体装置
JP4295641B2 (ja) 電子部品収納用パッケージの製造方法
JP6680634B2 (ja) 半導体素子実装用基板および半導体装置
JP6042773B2 (ja) 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置
JP6219693B2 (ja) 素子収納用パッケージおよびこれを備えた実装構造体
JP4172790B2 (ja) 配線基板
JP6538484B2 (ja) 回路基板および電子装置
JP4753539B2 (ja) 電子部品搭載用基板およびこれを用いた電子装置
JP5865783B2 (ja) 電子部品収納用容器および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141118