JP2012080357A - Power amplifier and power circuit - Google Patents
Power amplifier and power circuit Download PDFInfo
- Publication number
- JP2012080357A JP2012080357A JP2010224205A JP2010224205A JP2012080357A JP 2012080357 A JP2012080357 A JP 2012080357A JP 2010224205 A JP2010224205 A JP 2010224205A JP 2010224205 A JP2010224205 A JP 2010224205A JP 2012080357 A JP2012080357 A JP 2012080357A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- power supply
- voltage
- power
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0244—Stepped control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/511—Many discrete supply voltages or currents or voltage levels can be chosen by a control signal in an IC-block amplifier circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/516—Some amplifier stages of an amplifier use supply voltages of different value
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
本発明は、電力増幅器や、電力増幅器を有する電源回路に関し、特に、電力増幅器に関する電力変換効率を改善する技術に関する。 The present invention relates to a power amplifier and a power supply circuit having the power amplifier, and more particularly to a technique for improving power conversion efficiency related to the power amplifier.
[背景技術1の説明:電力増幅器について]
演算増幅器(オペアンプ)は、出力可能な電流が小さいため、駆動できる負荷インピーダンスには限界がある。そこで、小さな負荷インピーダンスを駆動するためには、オペアンプの出力にNPNトランジスタとPNPトランジスタからなるプッシュプル増幅器を接続することで、出力可能な電流を増やすことができる。
[Description of Background Art 1: Power Amplifier]
Since an operational amplifier (op-amp) has a small outputable current, there is a limit to the load impedance that can be driven. Therefore, in order to drive a small load impedance, the output current can be increased by connecting a push-pull amplifier composed of an NPN transistor and a PNP transistor to the output of the operational amplifier.
図4には、従来方式の電力増幅器の構成例を示してある。
本例の電力増幅器は、入力端子41と出力端子42、演算増幅器(オペアンプ)43、バイアス回路を構成する抵抗器44、ダイオード45、ダイオード46、抵抗器47、プッシュプル回路のNPNトランジスタ48とPNPトランジスタ49、直流電圧源50と直流電圧源51から構成されている。
FIG. 4 shows a configuration example of a conventional power amplifier.
The power amplifier of this example includes an input terminal 41, an output terminal 42, an operational amplifier (op-amp) 43, a resistor 44 constituting a bias circuit, a diode 45, a diode 46, a resistor 47, an
具体的には、オペアンプ43の+端子に入力端子41が接続されている。
また、直流電圧源50の−側が接地されており、直流電圧源50の+側が抵抗器44の一端に接続されており、抵抗器44の他端がダイオード45のアノード端子に接続されており、ダイオード45のカソード端子がダイオード46のアノード端子に接続されており、ダイオード46のカソード端子が抵抗器47の一端に接続されており、抵抗器47の他端が直流電圧源51の−側に接続されており、直流電圧源51の+側が接地されている。
また、NPNトランジスタ48のベース(B)端子が抵抗器44とダイオード45との間の接続線に接続されており、NPNトランジスタ48のコレクタ(C)端子が直流電圧源50と抵抗器44との間の接続線に接続されており、NPNトランジスタ48のエミッタ(E)端子がPNPトランジスタ49のエミッタ(E)端子に接続されている。
また、PNPトランジスタ49のベース(B)端子がダイオード46と抵抗器47との間の接続線に接続されており、PNPトランジスタ49のコレクタ(C)端子が抵抗器47と直流電圧源51との間の接続線に接続されている。
また、オペアンプ43の出力端子がダイオード45とダイオード46との間の接続線に接続されている。
また、NPNトランジスタ48とPNPトランジスタ49との間の接続線(ここでは、説明のために、接続線Aと言う)に出力端子42が接続されており、接続線Aと出力端子42との間の接続線にオペアンプ43の−端子が接続されている。
Specifically, the input terminal 41 is connected to the + terminal of the operational amplifier 43.
The negative side of the
The base (B) terminal of the
The base (B) terminal of the
The output terminal of the operational amplifier 43 is connected to a connection line between the diode 45 and the diode 46.
In addition, an output terminal 42 is connected to a connection line between the
本例の電力増幅器における動作について説明する。
入力信号は入力端子41を通ってオペアンプ43の+端子に入力され、オペアンプ43の−端子へは出力信号がフィードバックされる。ダイオード45はNPNトランジスタ48のベース−エミッタ間の電圧降下を補償するためのものであり、ダイオード46はPNPトランジスタ49のベース−エミッタ間の電圧降下を補償するためのものであり、抵抗器44、抵抗器47と共に、バイアス回路を構成する。直流電圧源51よりも高い電圧値に設定される直流電圧源50に接続されたNPNトランジスタ48と、直流電圧源50よりも低い電圧値に設定される直流電圧源51に接続されたPNPトランジスタ49は、プッシュプル増幅器を構成し、NPNトランジスタ48は基準電圧よりも高い電圧を出力し、PNPトランジスタ49は基準電圧よりも低い電圧を出力する。
The operation of the power amplifier of this example will be described.
The input signal is input to the + terminal of the operational amplifier 43 through the input terminal 41, and the output signal is fed back to the − terminal of the operational amplifier 43. The diode 45 is for compensating for the voltage drop between the base and the emitter of the
図5(a)、(b)には、本例のプッシュプル増幅器における出力波形の例を示してある。
図5(a)、(b)のグラフでは、横軸は時間を表しており、縦軸は電圧を表している。また、基準電圧としては、例えば、ゼロ(0)が用いられる。
具体的には、図5(a)には、NPNトランジスタ48の出力波形の例(実線)を示してあるとともに、PNPトランジスタ49の出力波形の例(破線)を示してある。図5(b)には、これらを合成した波形を示してあり、この波形がプッシュプル増幅器からの出力として出力端子42へ出力される。
FIGS. 5A and 5B show examples of output waveforms in the push-pull amplifier of this example.
In the graphs of FIGS. 5A and 5B, the horizontal axis represents time, and the vertical axis represents voltage. For example, zero (0) is used as the reference voltage.
Specifically, FIG. 5A shows an example of the output waveform of the NPN transistor 48 (solid line) and an example of the output waveform of the PNP transistor 49 (broken line). FIG. 5B shows a waveform obtained by synthesizing these, and this waveform is output to the output terminal 42 as an output from the push-pull amplifier.
図5(a)に示されるように、NPNトランジスタ48とPNPトランジスタ49の各々の出力波形は、正弦波を半波整流した波形であり、これはB級にバイアスされた増幅器に相当する。B級増幅器が正弦波を出力するときの電力変換効率ηは(式1)で表されることが知られている。
NPNトランジスタ48について(式1)を説明すると、Vddは直流電圧源50の電源電圧であり、VomaxはNPNトランジスタ48の出力電圧の最大値である。(式1)のVomaxが直流電圧源50の電圧Vddと同じ電圧である場合(つまり、飽和出力時)の電圧変換効率ηは78.5%となるが、最大出力電圧Vomaxが下がると電力変換効率ηも低下する。
(Formula 1) will be described with respect to the
図6には、従来方式のプッシュプル増幅器における電力変換効率特性の一例を示してある。
図6のグラフでは、横軸はバックオフ(dB)を表しており、縦軸は電力変換効率(%)を表しており、出力電圧に対する電力変換効率ηの一例を示してある。
ここで、横軸はバックオフで、Vomax/Vddの対数表示をしており、零点が飽和出力を示す。
FIG. 6 shows an example of power conversion efficiency characteristics in a conventional push-pull amplifier.
In the graph of FIG. 6, the horizontal axis represents back-off (dB), the vertical axis represents power conversion efficiency (%), and an example of power conversion efficiency η with respect to the output voltage is shown.
Here, the horizontal axis is backoff, logarithmic display of Vomax / Vdd, and the zero point indicates the saturation output.
なお、ここでは、NPNトランジスタ48について説明したが、PNPトランジスタ49についても同様のことが言える。従って、NPNトランジスタ48とPNPトランジスタ49を組み合わせたプッシュプル増幅器の電力変換効率も(式1)及び図6に示すようになる。
Although the
本例の電力増幅器の回路では、プッシュプル増幅器(NPNトランジスタ48やPNPトランジスタ49)の他に、オペアンプ43やバイアス回路も電力を消費するが、NPNトランジスタ48及びPNPトランジスタ49の電流増幅率hfeが大きく、オペアンプ43の消費電力はプッシュプル増幅器の消費電力と比較すると僅かであるため、図6に示されるプッシュプル増幅器の電力変換効率特性とほぼ一致する。
In the power amplifier circuit of this example, in addition to the push-pull amplifier (
図6に示されるように、出力が低い場合には電力変換効率も低下する。図4に示される回路は、必ずしも飽和で動作するとは限らない。例えば、音響用増幅器に用いれば音量を調節するために必ずしも飽和で動作しない。従って、出力レベルが低いときには、電力変換効率は低下する。 As shown in FIG. 6, when the output is low, the power conversion efficiency also decreases. The circuit shown in FIG. 4 does not necessarily operate at saturation. For example, if it is used in an acoustic amplifier, it does not always operate at saturation in order to adjust the volume. Therefore, when the output level is low, the power conversion efficiency decreases.
[背景技術2の説明:電源回路について]
送信機の電力増幅器への要求として、設置場所の制約や据付コストの低減のために、小型・軽量化が強く求められている。装置の体積や重量としては、電力損失によって発生する熱を放熱するための放熱フィンが多くを占めるが、電力効率を改善することで放熱フィンを小さくすることが可能になり、小型・軽量化に寄与する。
電力効率を改善する方法として、飽和型の電力増幅器の電源電圧を変動させるEER(Envelop Elimination and Restoration)方式がある。
[Description of Background Art 2: Power Supply Circuit]
As a requirement for a power amplifier of a transmitter, there is a strong demand for reduction in size and weight in order to limit installation locations and reduce installation costs. As for the volume and weight of the equipment, most of the fins are used to dissipate the heat generated by power loss, but by improving the power efficiency, the fins can be made smaller, making it smaller and lighter. Contribute.
As a method for improving the power efficiency, there is an EER (Envelope Elimination and Restoration) system that varies the power supply voltage of a saturation type power amplifier.
図7には、EER方式の装置の構成例(ブロック構成例)を示してある。
本例の装置は、入力端子101と出力端子102、分配器103、RF(Radio Frequency)リミット増幅器104、主増幅器105、包絡線検波器106、電源回路107から構成されている。
具体的には、入力端子101、分配器103、RFリミット増幅器104、主増幅器105、出力端子102が直列に接続されている。また、分配器103には包絡線検波器106が接続されており、包絡線検波器106には電源回路107が接続されており、電源回路107が主増幅器105の電源回路となっている。
FIG. 7 shows a configuration example (block configuration example) of an EER apparatus.
The apparatus of this example includes an input terminal 101 and an
Specifically, an input terminal 101, a distributor 103, an
本例の装置における動作について説明する。
入力端子101から入力されたRF信号を分配器103で分配し、片方の分配信号を包絡線検波器106で検波してその結果(包絡線信号に関する情報)を電源回路107へ出力する。電源回路107は、主増幅器105の電源電圧を包絡線信号に従って変動させる。
分配器103でRF信号を分配したもう一方の分配信号については、RFリミット増幅器104で振幅変動分を取り除き位相情報のみを保ちながら主増幅器105で増幅し、その増幅結果を出力端子102へ出力する。主増幅器105の電源電圧は振幅情報に従って変動するため振幅情報は復元され、主増幅器105は常に飽和状態で動作することから高効率となる。
The operation of the apparatus of this example will be described.
The RF signal input from the input terminal 101 is distributed by the distributor 103, one distribution signal is detected by the envelope detector 106, and the result (information on the envelope signal) is output to the
The other distributed signal obtained by distributing the RF signal by the distributor 103 is amplified by the
主増幅器105は飽和状態で動作するため高効率となるが、EER方式の全体効率については、電源回路107の効率も重要になってくる。W−CDMA(Wideband−Code Divison Multiple Access)の信号やOFDM(Orthogonal Frequency Division Multiplexing)の信号のような広帯域の信号の包絡線信号の帯域は広く、この場合、電源回路107は高速に動作する必要がある。
Since the
高速に動作する電源回路としては、例えば、非特許文献1や非特許文献2に記載されている(非特許文献1、2参照。)。
図8には、高速に動作する電源回路107の構成例を示してある。
本例の電源回路107は、入力端子111と出力端子112、広帯域な電圧源のプッシュプル増幅器を有する電力増幅器61、制御回路である電流検出器120及びヒステリシスコンパレータ121、高効率なDC/DCコンバータ122から構成されている。
ここで、入力端子111は包絡線検波器106の出力端子と接続され、出力端子112は主増幅器105の電源に関する入力端子と接続される。電流検出器120は、例えば、抵抗から構成される。
DC/DCコンバータ122は、電圧電源131、スイッチ素子132、ダイオード133、インダクタンス134から構成されている。
For example,
FIG. 8 shows a configuration example of the
The
Here, the input terminal 111 is connected to the output terminal of the envelope detector 106, and the output terminal 112 is connected to the input terminal related to the power supply of the
The DC / DC converter 122 includes a voltage power supply 131, a switch element 132, a diode 133, and an inductance 134.
具体的には、電力増幅器61は図4に示されるものと同様な構成を有しており、電力増幅器61の入力端子は入力端子111と接続されており(或いは、入力端子111自体でもよい)、電力増幅器61の出力端子は電流検出器120の一端(ノードP1)と接続されている。なお、説明の便宜上から、図8では、図4と同様な構成部については同一の符号を付してある。
電流検出器120の一端(ノードP1)と他端(ノードP2)のそれぞれが、ヒステリシスコンパレータ121の2つの入力端子のそれぞれと接続されている。
スイッチ素子132は例えばトランジスタから構成されており、ヒステリシスコンパレータ121の出力端子がスイッチ素子132のゲート端子と接続されている。また、スイッチ素子132のドレイン端子に電源電圧131が接続されており、スイッチ素子132のソース端子(ノードP)にダイオード133のカソード端子及びインダクタンス134の一端が接続されている。
ダイオード133のアノード端子は接地されている。
インダクタンス134の他端は出力端子112と接続されている。
インダクタンス134と出力端子112との間の接続線に電流検出器120の他端(ノードP2)が接続されている。
Specifically, the power amplifier 61 has the same configuration as that shown in FIG. 4, and the input terminal of the power amplifier 61 is connected to the input terminal 111 (or the input terminal 111 itself may be used). The output terminal of the power amplifier 61 is connected to one end (node P1) of the
One end (node P 1) and the other end (node P 2) of the
The switch element 132 is composed of, for example, a transistor, and the output terminal of the hysteresis comparator 121 is connected to the gate terminal of the switch element 132. The power supply voltage 131 is connected to the drain terminal of the switch element 132, and the cathode terminal of the diode 133 and one end of the inductance 134 are connected to the source terminal (node P) of the switch element 132.
The anode terminal of the diode 133 is grounded.
The other end of the inductance 134 is connected to the output terminal 112.
The other end (node P2) of the
本例の電源回路における動作について説明する。
この回路の動作は、追従モードと非追従モードに分かれる。
(1:追従モードの説明)
包絡線検波器106で検波された信号が、入力端子111に入力され、プッシュプル増幅器を有する電力増幅器61で電圧源に変換される。
包絡線検波器106からの出力が直流(DC:Direct Current)成分である場合には、電流検出器120のノードP1の電圧が上がり、ヒステリシスコンパレータ121がスイッチ素子132をオンさせるように動く。すると、スイッチ素子132とインダクタンス134との接続点のノードPに電源電圧131が印加され、インダクタンス134を経由して出力端子112の電圧が徐々に上昇する。
The operation of the power supply circuit of this example will be described.
The operation of this circuit is divided into a tracking mode and a non-tracking mode.
(1: Explanation of follow-up mode)
The signal detected by the envelope detector 106 is input to the input terminal 111 and converted into a voltage source by the power amplifier 61 having a push-pull amplifier.
When the output from the envelope detector 106 is a direct current (DC) component, the voltage at the node P1 of the
そして、出力端子112の電圧がプッシュプル増幅器を有する電力増幅器61の出力(電圧)より高くなると、ノードP2が高くなり、ヒステリシスコンパレータ121はスイッチ素子132をオフさせる。すると、インダクタンス134を流れていた電流はダイオード133経由で流れ、出力端子112の電圧は徐々に低下し、これにより、ヒステリシスコンパレータ121はスイッチ素子132をオンさせ、繰り返し動作になる。すなわち、自ら発振して制御する。 When the voltage at the output terminal 112 becomes higher than the output (voltage) of the power amplifier 61 having a push-pull amplifier, the node P2 becomes higher and the hysteresis comparator 121 turns off the switch element 132. Then, the current flowing through the inductance 134 flows through the diode 133, and the voltage at the output terminal 112 gradually decreases. As a result, the hysteresis comparator 121 turns on the switch element 132 and repeats the operation. That is, it oscillates and controls itself.
この自励周波数は、自由度のあるヒステリシス幅と、インダクタンス134と、電源電圧131と、電流検出器120の抵抗値で決まるが、高く設定するとスイッチング損失が増加し或いはスイッチ素子132の限界値を超えるので限度はある。
包絡線検波器106からの出力がDC成分と低周波分の交流(AC:Alternating Current)成分である場合には、DC入力の場合と同様に、DC/DCコンバータ122が追従し、出力電力は効率の良いDC/DCコンバータ122から供給される。
This self-excited frequency is determined by the hysteresis width having flexibility, the inductance 134, the power supply voltage 131, and the resistance value of the
When the output from the envelope detector 106 is a DC component and an alternating current (AC) component for a low frequency, the DC / DC converter 122 follows and the output power is the same as in the case of the DC input. Supplied from an efficient DC / DC converter 122.
(2:非追従モードの説明)
包絡線検波器106からの出力がDC成分と高い周波数のAC成分になると、DC/DCコンバータ122からの出力ではインダクタンス134で高い周波数のAC成分は除去されるため、DC/DCコンバータ122から供給されるのはDC成分と低い周波数のAC成分となり、高い周波数のAC成分は、プッシュプル増幅器を有する電力増幅器61から供給することになる。このとき、電流検出器120のノードP1とノードP2の両端にDC成分とAC高周波成分が発生し、ヒステリシスコンパレータ121からの出力は、AC成分の高周波を基本とする周波数でスイッチ素子132を動かす。
(2: Explanation of non-following mode)
When the output from the envelope detector 106 becomes a DC component and a high frequency AC component, the high frequency AC component is removed by the inductance 134 in the output from the DC / DC converter 122, so that the DC / DC converter 122 supplies it. The DC component and the low-frequency AC component are supplied, and the high-frequency AC component is supplied from the power amplifier 61 having a push-pull amplifier. At this time, a DC component and an AC high frequency component are generated at both ends of the node P1 and the node P2 of the
以上に説明したように、本例の電源回路107では、低い周波数成分は、高効率であるDC/DCコンバータ12から供給し、高い周波数成分は、高速動作が可能なプッシュプル増幅器を有する電源増幅器61から供給することで、高効率で高速な動作が可能となる。
As described above, in the
本例の電源回路107では、自励周波数を高くして追従できるAC成分を増やすことで、つまり高効率なDC/DCコンバータ122から出力するエネルギーの割合を増やすことで、電源回路の高効率化を試みることが考えられるが、例えば、WiMAX(Worldwide Interoperability for Microwave Access)やLTE(Long Term Evolution)などの広帯域な通信システムでは包絡線も広帯域になるため、DC/DCコンバータ122のスイッチング周波数を上げるとスイッチング損失が大きくなり、電源回路の効率は低下する。
In the
そこで、広帯域な通信システムでは、周波数が低いAC成分は効率の高いDC/DCコンバータ122から供給し、周波数が高いAC成分はプッシュプル増幅器を有する電力増幅器61から供給するように、回路定数を設定する。
このため、WiMAXやLTEなどの広帯域な通信システムでは、DC成分と低い周波数成分は高効率なDC/DCコンバータ122により供給し、高い周波数成分はプッシュプル増幅器を有する電力増幅器61から供給することになる。
Therefore, in a broadband communication system, circuit constants are set so that an AC component with a low frequency is supplied from a DC / DC converter 122 with high efficiency, and an AC component with a high frequency is supplied from a power amplifier 61 having a push-pull amplifier. To do.
For this reason, in a broadband communication system such as WiMAX or LTE, a DC component and a low frequency component are supplied by a highly efficient DC / DC converter 122, and a high frequency component is supplied from a power amplifier 61 having a push-pull amplifier. Become.
主増幅器105の出力電力が大きい場合には、電源回路107からも多くの電流を供給する必要がある。本例の電源回路107において、DC/DCコンバータ122としては、スイッチ素子132、ダイオード133、インダクタンス134が必要な電流を流せる部品を選択すればよいが、高スルーレートで動作するオペアンプ43については一般的に大電流を流せる部品はない。このため、本例のように、出力にNPNトランジスタ48とPNPトランジスタ49を接続することで、出力できる電流の容量を増やすことが可能である。
When the output power of the
ところで、W−CDMA信号やOFDM信号は、広帯域な信号であるとともに、平均電力とピーク電力との比であるPAPR(Peak to Average Power Ratio)が8dB程度である。
図9には、OFDM信号における包絡線信号のスペクトラムの累積確率密度分布の一例を示してある。
図9のグラフでは、横軸は周波数(MHz)を表しており、縦軸は累積確率密度分布(%)を表している。
これは、帯域が10MHzでPAPRが8dBであるOFDM変調信号の包絡線を求めて、電力の累積確率密度分布をDCから10MHzまでプロットしたグラフである。
By the way, the W-CDMA signal and the OFDM signal are wideband signals, and the PAPR (Peak to Average Power Ratio) which is the ratio of the average power to the peak power is about 8 dB.
FIG. 9 shows an example of the cumulative probability density distribution of the spectrum of the envelope signal in the OFDM signal.
In the graph of FIG. 9, the horizontal axis represents frequency (MHz), and the vertical axis represents cumulative probability density distribution (%).
This is a graph in which an envelope of an OFDM modulation signal having a bandwidth of 10 MHz and a PAPR of 8 dB is obtained, and a cumulative probability density distribution of power is plotted from DC to 10 MHz.
ここで、電源回路107では、DC成分と低い周波数成分はDC/DCコンバータ122から供給し、高い周波数成分はプッシュプル増幅器を有する電力増幅器61から供給するが、仮に、3MHz以下をDC/DCコンバータ122から供給し、3MHz以上をプッシュプル増幅器を有する電力増幅器61から供給すると、図9のグラフから、電源回路107が供給する電力の内、DC/DCコンバータ122から90%の電力を供給し、プッシュプル増幅器を有する電力増幅器61から10%の電力を供給することになる。
Here, in the
また、DC/DCコンバータ122の電力変換効率は、スイッチ素子132のオン抵抗やスイッチング損失、ダイオード133の順方向電圧、インダクタンス134の損失などで決まり、ηdとする。一方、電力増幅器61が有するプッシュプル増幅器の電力変換効率は、図6から読み取れ、OFDM信号のPAPRが8dBであることから、当該電力変換効率は−8dBの電力変換効率となり、ここでは、このときの電力変換効率をηbとする。 The power conversion efficiency of the DC / DC converter 122 is determined by the on-resistance and switching loss of the switch element 132, the forward voltage of the diode 133, the loss of the inductance 134, and the like, and is ηd. On the other hand, since the power conversion efficiency of the push-pull amplifier included in the power amplifier 61 can be read from FIG. 6 and the PAPR of the OFDM signal is 8 dB, the power conversion efficiency is -8 dB. Is assumed to be ηb.
以上の条件において、電源回路107が主増幅器105へ供給する電力の内、10%を電力増幅器61が有する電力変換効率ηbのプッシュプル増幅器から供給し、90%を電力変換効率ηdのDC/DCコンバータ122から供給することになる。これにより、電源回路107の電力変換効率ηsは(式2)により計算できる。
仮に、ηb=30%、ηd=90%として計算すると、ηs=75%となる。電源回路107の電力変換効率を改善するためには、電力変換効率が低いプッシュプル増幅器の効率を上げることが必要である。
Assuming that ηb = 30% and ηd = 90%, ηs = 75%. In order to improve the power conversion efficiency of the
[背景技術1の課題の説明:電力増幅器について]
図4に示される電力増幅器(プッシュプル増幅器で出力を強化したオペアンプ回路)の電力変換効率は、出力レベルが飽和出力のとき最大となるが、出力レベルが下がるに従って電力変換効率も低下してしまう、という問題があった。
[Description of
The power conversion efficiency of the power amplifier (an operational amplifier circuit whose output is reinforced with a push-pull amplifier) shown in FIG. 4 becomes maximum when the output level is a saturated output, but the power conversion efficiency also decreases as the output level decreases. There was a problem.
[背景技術2の課題の説明:電源回路について]
図8に示される電源回路107では、例えば、広帯域で且つPAPRが高い信号においては、電力増幅器(図4に示されるものと同様なもの)が有するプッシュプル増幅器の電力変換効率が低いため、電源回路の電力変換効率が低い、という問題があった。
[Description of
In the
なお、上述したように、図4や図8に示される電力増幅器の回路では、プッシュプル増幅器(NPNトランジスタ48やPNPトランジスタ49)の他に、オペアンプ43やバイアス回路も電力を消費するが、NPNトランジスタ48及びPNPトランジスタ49の電流増幅率hfeが大きく、オペアンプ43の消費電力はプッシュプル増幅器の消費電力と比較すると僅かであるため、図6に示されるプッシュプル増幅器の電力変換効率特性とほぼ一致する。
As described above, in the power amplifier circuit shown in FIGS. 4 and 8, the operational amplifier 43 and the bias circuit consume power in addition to the push-pull amplifier (
[背景技術1、2に共通な目的の説明]
本発明は、このような従来の事情に鑑み為されたもので、電力変換効率を改善した電力増幅器や、このような電力増幅器を有する電源回路を提供することを目的とする。
[Description of purpose common to
The present invention has been made in view of such a conventional situation, and an object thereof is to provide a power amplifier having improved power conversion efficiency and a power supply circuit having such a power amplifier.
上記目的を達成するため、本発明では、入力信号を増幅する電力増幅器において、次のような構成とした。
すなわち、前記入力信号を増幅する増幅素子と、直流電圧源とスイッチとダイオードが直列に接続された閉回路を1つのブロックとして、複数のブロックが、隣接する異なるブロックのうちの一方のダイオードのアノード端子と他方のダイオードのカソード端子とが接続されるように、接続され、前記増幅素子に対して電源電圧を出力する電源電圧生成回路を備えている。
当該電力増幅器では、電源電圧制御手段が、当該電力増幅器の入力信号の信号レベル又は前記増幅素子で増幅された出力信号の信号レベルに応じて、前記電源電圧生成回路を構成する前記複数のブロックのスイッチについてオン/オフを制御することで、前記電源電圧生成回路から出力される電源電圧を制御する。
In order to achieve the above object, in the present invention, a power amplifier for amplifying an input signal has the following configuration.
That is, an amplifier element that amplifies the input signal, a closed circuit in which a DC voltage source, a switch, and a diode are connected in series are regarded as one block, and a plurality of blocks are anodes of one of the adjacent different blocks. A power supply voltage generation circuit is connected so that the terminal and the cathode terminal of the other diode are connected, and outputs a power supply voltage to the amplifying element.
In the power amplifier, the power supply voltage control means includes a plurality of blocks constituting the power supply voltage generation circuit according to the signal level of the input signal of the power amplifier or the signal level of the output signal amplified by the amplification element. The power supply voltage output from the power supply voltage generation circuit is controlled by controlling on / off of the switch.
従って、増幅素子に対して電源電圧を出力する電源電圧生成回路から出力される電源電圧を制御することにより、電力増幅器の電力変換効率を改善することができる。 Therefore, the power conversion efficiency of the power amplifier can be improved by controlling the power supply voltage output from the power supply voltage generation circuit that outputs the power supply voltage to the amplifier element.
上記目的を達成するため、本発明では、入力信号を差動増幅器及びプッシュプル増幅器により増幅する電力増幅器において、次のような構成とした。
すなわち、前記差動増幅器からの出力信号を前記プッシュプル増幅器により増幅し、前記プッシュプル増幅器からの出力信号を前記差動増幅器の入力信号として帰還(フィードバック)する構成を有している。
当該電力増幅器は、前記プッシュプル増幅器を構成する複数の増幅素子の各々の電源電圧を生成する回路として、直流電圧源とスイッチとダイオードが直列に接続された閉回路を1つのブロックとして、複数のブロックが、隣接する異なるブロックのうちの一方のダイオードのアノード端子と他方のダイオードのカソード端子とが接続されるように、接続され、前記プッシュプル増幅器を構成する複数の増幅素子の各々に対して電源電圧を出力する電源電圧生成回路を備えている。
当該電力増幅器では、電源電圧制御手段が、当該電力増幅器の入力信号の信号レベル又は当該電力増幅器からの出力信号の信号レベルに応じて、前記電源電圧生成回路を構成する前記複数のブロックのスイッチについてオン/オフ(オン状態とオフ状態の切り替え)を制御することで、前記電源電圧生成回路から出力される電源電圧を制御する。
In order to achieve the above object, in the present invention, a power amplifier that amplifies an input signal using a differential amplifier and a push-pull amplifier has the following configuration.
That is, the output signal from the differential amplifier is amplified by the push-pull amplifier, and the output signal from the push-pull amplifier is fed back as an input signal of the differential amplifier.
The power amplifier is a circuit that generates a power supply voltage for each of a plurality of amplifying elements that constitute the push-pull amplifier, and a closed circuit in which a DC voltage source, a switch, and a diode are connected in series as one block, A block is connected so that an anode terminal of one diode and a cathode terminal of the other diode of the adjacent different blocks are connected to each of a plurality of amplifying elements constituting the push-pull amplifier. A power supply voltage generation circuit for outputting a power supply voltage is provided.
In the power amplifier, the power supply voltage control means is configured to switch the plurality of blocks constituting the power supply voltage generation circuit according to the signal level of the input signal of the power amplifier or the signal level of the output signal from the power amplifier. The power supply voltage output from the power supply voltage generation circuit is controlled by controlling on / off (switching between the on state and the off state).
従って、プッシュプル増幅器を構成する複数の増幅素子の各々に対して電源電圧を出力する電源電圧生成回路から出力される電源電圧を制御することにより、電力増幅器の電力変換効率を改善することができる。 Therefore, the power conversion efficiency of the power amplifier can be improved by controlling the power supply voltage output from the power supply voltage generation circuit that outputs the power supply voltage to each of the plurality of amplifying elements constituting the push-pull amplifier. .
本発明では、上記のような電力増幅器を備え、入力信号を増幅して出力する電源回路において、次のような構成とした。
すなわち、入力信号を増幅する電力増幅器として、上記のような電力増幅器を備えた。
更に、電流検出器が前記電力増幅器からの出力の電流値を検出し、ヒステリシスコンパレータが前記電流検出器により検出された電流値を入力し、DC/DCコンバータが前記ヒステリシスコンパレータからの出力信号に応じて制御される。
そして、前記電力増幅器からの出力信号と前記DC/DCコンバータからの出力信号が合成されて当該電源回路の出力信号として出力される構成を有する。
In the present invention, a power supply circuit that includes the power amplifier as described above and amplifies and outputs an input signal has the following configuration.
That is, the power amplifier as described above is provided as a power amplifier for amplifying an input signal.
Furthermore, the current detector detects the current value of the output from the power amplifier, the hysteresis comparator inputs the current value detected by the current detector, and the DC / DC converter responds to the output signal from the hysteresis comparator. Controlled.
The output signal from the power amplifier and the output signal from the DC / DC converter are combined and output as an output signal of the power supply circuit.
従って、電源回路が備える電力増幅器について、プッシュプル増幅器を構成する複数の増幅素子の各々に対して電源電圧を出力する電源電圧生成回路から出力される電源電圧を制御することにより、電力増幅器の電力変換効率を改善することができる。 Therefore, for the power amplifier provided in the power supply circuit, by controlling the power supply voltage output from the power supply voltage generation circuit that outputs the power supply voltage to each of the plurality of amplifying elements constituting the push-pull amplifier, Conversion efficiency can be improved.
以上説明したように、本発明によると、電力変換効率を改善した電力増幅器や、このような電力増幅器を有する電源回路を実現することができる。 As described above, according to the present invention, a power amplifier with improved power conversion efficiency and a power supply circuit having such a power amplifier can be realized.
本発明に係る実施例を図面を参照して説明する。 Embodiments according to the present invention will be described with reference to the drawings.
本発明の第1実施例を説明する。
図1には、本発明の一実施例に係る電力増幅器の構成例を示してある。
本例の電力増幅器は、入力端子1と出力端子2、演算増幅器(オペアンプ)3、バイアス回路を構成する抵抗器4、ダイオード5、ダイオード6、抵抗器7、プッシュプル回路のNPNトランジスタ8とPNPトランジスタ9、直流電圧源10と直流電圧源11を備えており、これらの構成については、概略的には、図4(全体)や図8(電力増幅器61の部分)に示される対応する部分と同様であるが、本例では、NPNトランジスタ8のコレクタ(C)端子(ノードA)の接続の仕方と、PNPトランジスタ9のコレクタ(C)端子(ノードB)の接続の仕方が異なっている。
A first embodiment of the present invention will be described.
FIG. 1 shows a configuration example of a power amplifier according to an embodiment of the present invention.
The power amplifier of this example includes an
本例の電力増幅器は、上記のような従来方式と同様な構成を有するとともに、更に、複数(本例では、8つ)の直流電圧源12〜19、これと同数(本例では、8つ)のスイッチ20〜27、これと同数(本例では、8つ)のダイオード28〜35、直流電圧源36と直流電圧源37、スイッチ制御部38を備えている。
The power amplifier of this example has the same configuration as that of the conventional method as described above, and further includes a plurality (eight in this example) of DC voltage sources 12 to 19 and the same number (eight in this example). )
具体的な接続の仕方を説明する。
まず、NPNトランジスタ8側について説明する。
NPNトランジスタ8のコレクタ(C)端子(ノードA)と直流電圧源36(電圧V0)の+側とが接続されている。
直流電圧源36の−側には、直列に設けられた4段の回路のうちの最終段(本例では、4段目)の回路が接続されている。
A specific connection method will be described.
First, the
The collector (C) terminal (node A) of the
The negative side of the
各段の回路は、1つのダイオード(それぞれ、28、29、30、31)と、1つの直流電圧源(それぞれ、12、13、14、15)と、1つのスイッチ(それぞれ、20、21、22、23)から構成されている。
各段の回路のダイオード28、29、30、31が、次の段にカソード端子が向くようにして、直列に接続されており、また、1段目の回路のダイオード28のアノード端子は接地されており、4段目の回路のダイオード31のカソード端子は直流電圧源36の−側と接続されている。
また、各段の回路では、ダイオード(それぞれ、28、29、30、31)のアノード端子側の接続線に直流電圧源(それぞれ、12、13、14、15)の−側が接続されており、当該直流電圧源の+側にスイッチ(それぞれ、20、21、22、23)の一端が接続されており、当該スイッチの他端が当該ダイオードのカソード端子側の接続線に接続されている。
なお、1段目の回路から4段目の回路まで、順に、直流電圧源12、13、14、15の電圧をV1、V2、V3、V4とする。
Each stage circuit has one diode (28, 29, 30, 31 respectively), one DC voltage source (12, 13, 14, 15 respectively) and one switch (20, 21, 21, respectively). 22 and 23).
The
In each stage circuit, the negative side of the DC voltage source (12, 13, 14, 15) is connected to the anode terminal side connection line of the diode (28, 29, 30, 31), respectively. One end of a switch (20, 21, 22, 23, respectively) is connected to the + side of the DC voltage source, and the other end of the switch is connected to a connection line on the cathode terminal side of the diode.
Note that the voltages of the
次に、PNPトランジスタ9側について説明する。
PNPトランジスタ9のコレクタ(C)端子(ノードB)と直流電圧源37(電圧V0)の−側とが接続されている。
直流電圧源37の+側には、直列に設けられた4段の回路のうちの最終段(本例では、4段目)の回路が接続されている。
Next, the
The collector (C) terminal (node B) of the
The + side of the
各段の回路は、1つのダイオード(それぞれ、32、33、34、35)と、1つの直流電圧源(それぞれ、16、17、18、19)と、1つのスイッチ(それぞれ、24、25、26、27)から構成されている。
各段の回路のダイオード32、33、34、35が、次の段にアノード端子が向くようにして、直列に接続されており、また、1段目の回路のダイオード32のカソード端子は接地されており、4段目の回路のダイオード35のアノード端子は直流電圧源37の+側と接続されている。
また、各段の回路では、ダイオード(それぞれ、32、33、34、35)のアノード端子側の接続線に直流電圧源(それぞれ、16、17、18、19)の−側が接続されており、当該直流電圧源の+側にスイッチ(それぞれ、24、25、26、27)の一端が接続されており、当該スイッチの他端が当該ダイオードのカソード端子側の接続線に接続されている。
なお、1段目の回路から4段目の回路まで、順に、直流電圧源16、17、18、19の電圧をV1、V2、V3、V4とする。
Each stage circuit has one diode (32, 33, 34, 35, respectively), one DC voltage source (16, 17, 18, 19 respectively) and one switch (24, 25, respectively). 26, 27).
The
In each stage circuit, the negative side of the DC voltage source (16, 17, 18, 19) is connected to the connection line on the anode terminal side of the diode (32, 33, 34, 35, respectively). One end of a switch (24, 25, 26, 27, respectively) is connected to the + side of the DC voltage source, and the other end of the switch is connected to a connection line on the cathode terminal side of the diode.
Note that the voltages of the DC voltage sources 16, 17, 18, and 19 are
次に、NPNトランジスタ8側とPNPトランジスタ9側に共通な部分について説明する。
入力端子1とオペアンプ3の+端子との間の接続線に、スイッチ制御部38が接続されている。
スイッチ制御部38は、入力端子1から入力される信号に基づいて、NPNトランジスタ8側の4段の回路のそれぞれのスイッチ20〜23と、PNPトランジスタ9側の4段の回路のそれぞれのスイッチ24〜27を制御する。
なお、スイッチ制御部38からNPNトランジスタ8側の4段の回路のそれぞれのスイッチ20〜23への制御信号(スイッチ制御信号)をC1、C2、C3、C4とし、スイッチ制御部38からPNPトランジスタ9側の4段の回路のそれぞれのスイッチ24〜27への制御信号(スイッチ制御信号)をC5、C6、C7、C8とする。
Next, parts common to the
A
Based on the signal input from the
The control signals (switch control signals) from the
このように、本例の電力増幅器では、図4(全体)や図8(電力増幅器61の部分)の従来方式との違いは、NPNトランジスタ8及びPNPトランジスタ9のコレクタ(C)端子に接続されている電源回路にある。
なお、従来方式では、NPNトランジスタ48のコレクタ(C)端子には直流電圧源50が接続されているとともに、PNPトランジスタ49のコレクタ(C)端子には直流電圧源51が接続されており、NPNトランジスタ48及びPNPトランジスタ49のコレクタ(C)端子の電圧は固定であった。
In this way, the power amplifier of this example is connected to the collector (C) terminals of the
In the conventional system, a
これに対して、本例の方式では、スイッチ20〜27を入力レベルによって切り替えることにより、NPNトランジスタ8及びPNPトランジスタ9のコレクタ(C)端子の電圧値が変化する。
直流電圧源12とスイッチ20とダイオード28で1つのブロック(1つの段の回路)を構成し、このような同じ構成を有するブロックが4段と直流電圧源36が直列に接続されてNPNトランジスタ8のコレクタ(C)端子に接続される。同様に、直流電圧源16とスイッチ24とダイオード32で1つのブロック(1つの段の回路)を構成し、このような同じ構成を有するブロックが4段と直流電圧源37が直列に接続されてPNPトランジスタ9のコレクタ(C)端子に接続される。
スイッチ20〜27は、スイッチ制御部38から出力されるスイッチ制御信号C1〜C8で制御される。
On the other hand, in the method of this example, the voltage values of the collector (C) terminals of the
The DC voltage source 12, the
The
本例の電力増幅器における動作について説明する。
図2(a)には、本例の電力増幅器が有するプッシュプル増幅器におけるスイッチ制御信号C1〜C8の一例を示してあり、これに対応して、図2(b)には、トランジスタ8、9のコレクタ(C)端子の電圧を示してある。
図2(a)のグラフでは、横軸は時間を表しており、縦軸はスイッチ制御信号がスイッチをオン(ON)にする状態(本例では、ハイ(H)の状態)であるか或いはスイッチをオフ(OFF)にする状態(本例では、ロウ(L)の状態)であるかを表している。
図2(b)のグラフでは、横軸は時間を表しており、縦軸はノードA、Bについて電圧を表している。なお、基準電圧としては、例えば、ゼロ(0)が用いられる。
The operation of the power amplifier of this example will be described.
FIG. 2A shows an example of the switch control signals C1 to C8 in the push-pull amplifier included in the power amplifier of this example. Correspondingly, FIG. 2B shows the
In the graph of FIG. 2A, the horizontal axis represents time, and the vertical axis represents a state in which the switch control signal turns on the switch (in this example, a state of high (H)) or This indicates whether the switch is in a state of being turned off (in this example, a low (L) state).
In the graph of FIG. 2B, the horizontal axis represents time, and the vertical axis represents voltage for nodes A and B. For example, zero (0) is used as the reference voltage.
図2(a)、(b)により、スイッチ制御信号C1〜C8の状態に対する、NPNトランジスタ8のコレクタ(C)端子(ノードA)の電圧及びPNPトランジスタ9のコレクタ(C)端子(ノードB)の電圧の関係が示されている。
なお、説明のために、時間(時刻)T1〜T16を示してある。
2A and 2B, the voltage of the collector (C) terminal (node A) of the
For the sake of explanation, times (time) T1 to T16 are shown.
より具体的に説明する。
本例では、スイッチ制御信号C1〜C8がHであるときに、対応するスイッチ20〜27がオンする。
まず、直流電圧源12とスイッチ20とダイオード28からなる1ブロックで、スイッチ20がオン、オフ切り替えしたときの動作を説明する。
スイッチ20のスイッチ制御信号C1がLであるときは、直流電圧源12のパスには電流が流れず、ダイオード28を電流が流れる。スイッチ20のスイッチ制御信号C1がHであるときは、直流電圧源12のパスに電流が流れ、ダイオード28には電流が流れない。
これは、他のブロックについても同様である。
This will be described more specifically.
In this example, when the switch control signals C1 to C8 are H, the corresponding switches 20 to 27 are turned on.
First, the operation when the
When the switch control signal C1 of the
The same applies to other blocks.
次に、ノードAの電圧に着目して説明する。
時間が0からT1までの間は、スイッチ制御信号C1〜C4が全てLであるため、スイッチ20〜23は全てオフであり、従って、電流はダイオード28〜31を流れ、ノードAには直流電圧源36の電圧V0がかかる。
なお、本説明では、ダイオード28〜35の順方向電圧はゼロとして説明する。
Next, a description will be given focusing on the voltage of the node A.
Since the switch control signals C1 to C4 are all L during the time from 0 to T1, all the
In this description, the forward voltage of the
続いて、時間T1からT2までの間は、スイッチ制御信号C1のみがHでその他のスイッチ制御信号C2〜C4はLであるため、スイッチ20のみがオンしている。すると、直流電圧源12と直流電圧源36が直列に接続されるため、ノードAの電圧はV0+V1となる。つまり、スイッチがオンになるブロックの直流電圧源の電圧が直流電圧源36の電圧V0に加算された結果の電圧がノードAにかかる。
Subsequently, from time T1 to T2, only the switch control signal C1 is H and the other switch control signals C2 to C4 are L, so only the
続いて、時間T2、T3、T4のそれぞれでスイッチ制御信号C2、C3、C4のそれぞれがHとなりスイッチ21、22、23のそれぞれがオンになることで、ノードAの電圧としては、電圧V2、V3、V4のそれぞれが加算される。
また、時間T5、T6、T7、T8のそれぞれでスイッチ制御信号C4、C3、C2、C1のそれぞれがLとなりスイッチ23、22、21、20のそれぞれがオフになることで、ノードAの電圧としては、電圧V4、V3、V2、V1のそれぞれが減算される。
Subsequently, each of the switch control signals C2, C3, and C4 becomes H at times T2, T3, and T4, and each of the switches 21, 22, and 23 is turned on. As a voltage of the node A, the voltage V2, Each of V3 and V4 is added.
In addition, the switch control signals C4, C3, C2, and C1 become L at time T5, T6, T7, and T8, respectively, and the
次に、ノードBの電圧に着目して説明する。
ノードBの電圧についても、ノードAの電圧について説明したのと同様に、スイッチ制御信号C5〜C8で制御されるスイッチ24〜27がオン、オフ切り替えすることで、対応する電圧V1〜V4の大きさが加算、減算される。
なお、時間T9〜T16におけるノードBの電圧の変化の例が図2(a)、(b)に示されている。ノードBの電圧については、ノードAの電圧に対して正負が逆になっている。
Next, a description will be given focusing on the voltage of the node B.
As for the voltage of the node B, as described for the voltage of the node A, the switches 24 to 27 controlled by the switch control signals C5 to C8 are switched on and off, so that the corresponding voltages V1 to V4 are increased. Is added and subtracted.
An example of the change in the voltage at the node B during the time T9 to T16 is shown in FIGS. The voltage at node B is opposite to the voltage at node A.
スイッチ制御部38の動作について説明する。
ノードAの電圧を制御するためのスイッチ20〜23を制御するスイッチ制御信号C1〜C4は、出力波形が正であるときに変化する。
スイッチ制御信号C1は出力波形の電圧がV0よりも大きいときにHとなり、スイッチ制御信号C2は出力波形の電圧がV0+V1よりも大きいときにHとなり、スイッチ制御信号C3は出力波形の電圧がV0+V1+V2よりも大きいときにHとなり、スイッチ制御信号C4は出力波形の電圧がV0+V1+V2+V3よりも大きいときにHとなる。
The operation of the
The switch control signals C1 to C4 for controlling the
The switch control signal C1 is H when the output waveform voltage is higher than V0, the switch control signal C2 is H when the output waveform voltage is higher than V0 + V1, and the switch control signal C3 is higher than V0 + V1 + V2. Is high, and the switch control signal C4 is H when the voltage of the output waveform is larger than V0 + V1 + V2 + V3.
ノードBの電圧を制御するためのスイッチ24〜27を制御するスイッチ制御信号C5〜C8は、出力波形が負であるときに変化する。
スイッチ制御信号C5は出力波形の電圧が−V0よりも小さいときにHとなり、スイッチ制御信号C6は出力波形の電圧が−V0−V1よりも小さいときにHとなり、スイッチ制御信号C7は出力波形の電圧が−V0−V1−V2よりも小さいときにHとなり、スイッチ制御信号C8は出力波形の電圧が−V0−V1−V2−V3よりも小さいときにHとなる。
Switch control signals C5 to C8 for controlling the switches 24 to 27 for controlling the voltage of the node B change when the output waveform is negative.
The switch control signal C5 is H when the voltage of the output waveform is smaller than -V0, the switch control signal C6 is H when the voltage of the output waveform is smaller than -V0-V1, and the switch control signal C7 is of the output waveform. When the voltage is smaller than -V0-V1-V2, the switch control signal C8 becomes H when the voltage of the output waveform is smaller than -V0-V1-V2-V3.
その他の条件では、スイッチ制御信号C1〜C8はLとなる。
以上のような条件でスイッチ制御信号C1〜C8が動作するようにスイッチ制御部38は構成されており、このような構成は例えばコンパレータ回路を用いることで容易に実現することができる。このコンパレータ回路にはヒステリシス特性を持たせてもよい。
Under other conditions, the switch control signals C1 to C8 are L.
The
図1に示されるように、本例では、スイッチ制御部38は、入力端子1から入力される信号からスイッチ制御信号C1〜C8を作成するため、入力レベルに対する出力レベルの利得を考慮して設計される。
なお、他の構成例として、スイッチ制御部38が、出力端子2から出力される信号(或いは、他のところの信号)に基づいてスイッチ制御信号C1〜C8を作成する構成が用いられてもよい。
As shown in FIG. 1, in this example, the
As another configuration example, a configuration in which the
ここで、各電圧V0、V1、V2、V3、V4としては、それぞれ種々な値が用いられてもよく、例えば、同じ電圧であってもよく、また、それぞれ異なった電圧であってもよい。
また、本例では、ノードAの電圧及びノードBの電圧は、それぞれ5段階に変化するように構成されているが、何段でも構わない。
また、本例では、スイッチ制御信号C1〜C8について、出力波形とV0、V1、V2、V3の加算又は減算で組み合わせた値とを比較して信号レベルを決めているが、必ずしもそのようにする必要はなく、他の構成が用いられてもよい。
Here, various values may be used as the voltages V0, V1, V2, V3, and V4, for example, the same voltage may be used, or different voltages may be used.
In this example, the voltage of the node A and the voltage of the node B are each configured to change in five stages, but any number of stages may be used.
In this example, the signal levels of the switch control signals C1 to C8 are determined by comparing the output waveform and the value obtained by adding or subtracting V0, V1, V2, and V3. There is no need and other configurations may be used.
本例の方式では、図2(a)、(b)を参照して説明したように、NPNトランジスタ8のコレクタ(C)端子(ノードA)の電圧及びPNPトランジスタ9のコレクタ(C)端子(ノードB)の電圧が、出力波形に応じて変化する。つまり、出力波形が小さいときはコレクタ(C)端子の電圧の絶対値も小さくなるように、ノードAの電圧及びノードBの電圧を制御する。
In the method of this example, as described with reference to FIGS. 2A and 2B, the voltage at the collector (C) terminal (node A) of the
一方、従来方式では、図6に示されるように、出力レベルが飽和出力から下がるに従って、電力変換効率も下がってしまう。これは(式1)で示される通りである。
これに対して、本例の方式では、コレクタ(C)端子の電圧を出力波形に応じて制御するため、常に飽和出力に近い状態で動作する。このため、本例の方式では、従来方式と比較して、電力変換効率が向上する。
On the other hand, in the conventional method, as shown in FIG. 6, as the output level decreases from the saturated output, the power conversion efficiency also decreases. This is as shown in (Formula 1).
On the other hand, in the method of this example, since the voltage of the collector (C) terminal is controlled according to the output waveform, it always operates in a state close to the saturated output. For this reason, in the system of this example, the power conversion efficiency is improved as compared with the conventional system.
図3には、本例の電力増幅器が有するプッシュプル増幅器における電力変換効率特性の一例を示してある。
図3のグラフでは、横軸はバックオフ(dB)を表しており、縦軸は電力変換効率(%)を表しており、出力電圧に対する電力変換効率の一例を示してある。
ここで、横軸はバックオフで、(式1)におけるVomax/Vddの対数表示をしており、零点が飽和出力を示す。
FIG. 3 shows an example of power conversion efficiency characteristics in the push-pull amplifier included in the power amplifier of this example.
In the graph of FIG. 3, the horizontal axis represents back-off (dB), the vertical axis represents power conversion efficiency (%), and an example of the power conversion efficiency with respect to the output voltage is shown.
Here, the horizontal axis is backoff, and the logarithm of Vomax / Vdd in (Equation 1) is displayed, and the zero point indicates the saturation output.
図3に示される本例の電力変換特性では、図6に示される従来方式の電力変換特性と比較して、飽和出力よりも低い出力で効率が向上している。
なお、本例では、バイポーラトランジスタによる回路で説明しているが、電界効果トランジスタによる回路でもよく、同様の効果が得られる。
In the power conversion characteristic of this example shown in FIG. 3, the efficiency is improved at an output lower than the saturated output as compared with the power conversion characteristic of the conventional system shown in FIG.
In this example, a circuit using a bipolar transistor is described. However, a circuit using a field effect transistor may be used, and the same effect can be obtained.
以上に説明したように、従来方式では、NPNトランジスタ48のコレクタ(C)端子、PNPトランジスタ48のコレクタ(C)端子に接続される直流電圧源50、直流電圧源51の電圧は出力レベルに関係なく一定であるため、出力レベルが下がるに従って電力変換効率も低下してしまった。
そこで、本例では、NPNトランジスタ8のコレクタ(C)端子の電圧及びPNPトランジスタ9のコレクタ(C)端子の電圧を出力レベルに応じて制御するようにした。
As described above, in the conventional system, the voltages of the
Therefore, in this example, the voltage at the collector (C) terminal of the
直流電圧源の電圧値を変えるために、複数の直流電圧源を直列に接続し、それぞれの直流電圧源をオン、オフ切り替えすることで、直列接続した複数の直流電圧源の電圧を制御することが可能となる。
ここで、例えば、直列に接続した複数の直流電圧源の各々にスイッチを設ければ、それぞれの直流電圧源をオン、オフ切り替えできるが、これでは、複数の直流電圧源を直列に接続しているため、電流が流れない。
そこで、本例では、各々の直流電圧源12〜19に対してスイッチ20〜27を直列に接続し、直列に接続した直流電圧源12〜19とスイッチ20〜27に対してダイオード28〜35を並列に接続した。このような直流電圧源、スイッチ、ダイオードを一組の回路ブロックとして、同様な回路ブロックを直列に接続した。このとき、ダイオード28〜35のアノード端子は直流電圧源12〜19の負(−)側に接続し、ダイオード28〜35のカソード端子は直流電圧源12〜19の正(+)側に接続した。このような回路ブロックを直列に接続し、スイッチ20〜27のオン、オフ切り替えを制御することで、電圧を制御することが可能となる。
In order to change the voltage value of a DC voltage source, a plurality of DC voltage sources are connected in series, and each DC voltage source is switched on and off to control the voltage of the plurality of DC voltage sources connected in series. Is possible.
Here, for example, if a switch is provided for each of a plurality of DC voltage sources connected in series, each DC voltage source can be switched on and off, but in this case, a plurality of DC voltage sources are connected in series. Current does not flow.
Therefore, in this example, switches 20 to 27 are connected in series to the respective DC voltage sources 12 to 19, and
スイッチ20〜27がオンであるときは、対応する直流電圧源12〜19の電圧が加算され、電流は直流電圧源12〜19を流れ、ダイオード28〜35には順方向の逆電圧があるため流れない。一方、スイッチ20〜27がオフであるときは、直流電圧源12〜19の回路が開放になっているため、電圧は加算されないが、電流はダイオード28〜35を流れ、回路は動作する。このような構成により、トランジスタ8、9のコレクタ(C)端子の電圧を制御することができる。スイッチ20〜27の制御としては、出力レベルに応じて適切な電圧になるように制御する。
When the
また、電源電圧を生成する回路(直流電圧源12〜19やスイッチ20〜27やダイオード28〜35から構成される回路)について、更に説明しておく。
本例の電源電圧生成回路は、図1に示されるような構成をとることにより、複数の電源が直列に接続されていてそれぞれの電圧の足し算が供給されるように構成されている。
このように電源が直列に接続される構成では、スイッチが同時にオン、オフ状態になったとしても不定状態にはならないという構成上の利点があり、出力が大きい増幅器に適用した場合にも、本例の構成は安定した動作を実現し易いと考えられる。
これに対して、例えば、複数の電源が並列的に用意されていてこれらの電源のうちのどれか1つをスイッチングにより選択するような構成では、スイッチングの過程で、複数のスイッチが同時にオンになる若しくはオフになる瞬間が発生すると、その間が不定状態になってしまうという問題が想定される。
Further, a circuit for generating a power supply voltage (a circuit including DC voltage sources 12 to 19, switches 20 to 27, and
The power supply voltage generation circuit of this example is configured such that a plurality of power supplies are connected in series and the addition of each voltage is supplied by adopting the configuration shown in FIG.
In such a configuration in which the power supplies are connected in series, there is a structural advantage that even if the switches are turned on and off at the same time, there is an indefinite state. The configuration of the example is considered to easily realize a stable operation.
On the other hand, for example, in a configuration in which a plurality of power supplies are prepared in parallel and one of these power supplies is selected by switching, the plurality of switches are simultaneously turned on during the switching process. If a moment that becomes or turns off occurs, a problem that the state becomes indefinite is assumed.
以上のように、本例の電力増幅器では、プッシュプル増幅器について、トランジスタ8、9のコレクタ(C)端子の電圧を出力レベルに応じて制御することで、高効率化を実現する。
As described above, in the power amplifier of this example, the push-pull amplifier achieves high efficiency by controlling the voltage at the collector (C) terminal of the
一構成例として、入力信号を差動増幅器(本例では、オペアンプ3)及びプッシュプル増幅器(本例では、トランジスタ8、9を用いて構成されるもの)により電力増幅を行う電力増幅器であって、差動増幅器の出力信号をプッシュプル増幅器において増幅すること、プッシュプル増幅器の出力を差動増幅器の入力に帰還すること、プッシュプル増幅器を構成する複数の増幅素子(本例では、トランジスタ8、9)の各々の電源電圧を当該電力増幅器の入力信号若しくは出力信号の信号レベルに応じて制御すること、を行う。
As one configuration example, a power amplifier that amplifies power of an input signal by a differential amplifier (in this example, an operational amplifier 3) and a push-pull amplifier (in this example, configured using
更に、一構成例として、上記した電力増幅器において、電源電圧の制御に関して、次のような構成とする。
すなわち、直流電圧源12〜19とスイッチ20〜27とダイオード28〜35が直列に接続された回路を1つのブロックとして、複数のブロックが、異なるブロックのダイオード28〜35のアノード端子とカソード端子が互いに接続されるように接続され、プッシュプル増幅器を構成する各々の増幅素子8、9に対して電源電圧を出力する電源電圧生成回路と、
電源電圧生成回路を構成する複数のスイッチ20〜27についてオン/オフを制御することにより電源電圧生成回路から出力される電源電圧を制御する電源電圧制御部(本例では、スイッチ制御部38)と、を備えた。
Further, as one configuration example, the power amplifier described above has the following configuration with respect to control of the power supply voltage.
That is, a circuit in which the DC voltage sources 12 to 19, the
A power supply voltage control unit (in this example, a switch control unit 38) that controls the power supply voltage output from the power supply voltage generation circuit by controlling on / off of the plurality of
従って、本例では、増幅器(本例では、電力増幅器)において、オペアンプ3の出力を補助するために接続される増幅器(主に、本例のようにプッシュプル増幅器)の高効率化を実現して増幅効率を向上させることができる。
具体的には、本例では、プッシュプル増幅器の電力変換効率を向上させることが可能となり、消費電力の低減、電力損失により発生する熱を放熱するための放熱フィンの小型化に寄与する。また、本例では、トランジスタ8、9のコレクタ電圧を出力レベル(出力レベル自体が参照されずに、出力レベルに関する他の指標が参照されてもよい)に応じて制御することから、トランジスタ8、9のコレクタ−エミッタにかかる電圧を低く抑えることができるため、設計時に低い耐圧のトランジスタを選択することが可能である。
このように、本例では、従来方式の電力増幅器(プッシュプル増幅器で出力を強化したオペアンプ回路)の電力変換効率が、出力レベルが下がるに従って低下する、という問題を改善することができる。
Therefore, in this example, in an amplifier (in this example, a power amplifier), an amplifier (mainly a push-pull amplifier as in this example) connected to assist the output of the
Specifically, in this example, it becomes possible to improve the power conversion efficiency of the push-pull amplifier, which contributes to reduction of power consumption and miniaturization of the radiation fin for radiating heat generated by power loss. In this example, since the collector voltages of the
Thus, in this example, it is possible to improve the problem that the power conversion efficiency of a conventional power amplifier (an operational amplifier circuit whose output is enhanced by a push-pull amplifier) decreases as the output level decreases.
なお、図1に示される本例の電力増幅器では、差動増幅器(本例では、オペアンプ3)、プッシュプル増幅器(本例では、トランジスタ8、9を用いて構成されるもの)、直流電圧源12〜19とスイッチ20〜27とダイオード28〜35を用いて構成されたプッシュプル増幅器の各増幅素子(本例では、トランジスタ8、9)の電源電圧生成回路、電源電圧生成回路の電源電圧を制御する電源電圧制御手段(本例では、スイッチ制御部38の機能)を備えている。
ここで、電源電圧制御手段により行われる制御の態様としては、種々なものが用いられてもよく、また、例えば、電力増幅器の入力信号の信号レベルに応じて制御が行われてもよく、或いは、電力増幅器からの出力信号の信号レベルに応じて制御が行われてもよく、或いは、これらの両方に応じて制御が行われてもよく、或いは、他の構成例として、他のところの信号のレベルに応じて制御が行われてもよい。
また、電源電圧生成回路としては、例えば、複数段のブロック(本例では、電圧V1〜V4)からなる回路だけでなく、図1に示される固定の直流電圧源36、37(電圧V0)も含んだ回路としてとらえることも可能である。
In the power amplifier of this example shown in FIG. 1, a differential amplifier (in this example, the operational amplifier 3), a push-pull amplifier (in this example, configured using the
Here, various modes of control performed by the power supply voltage control means may be used. For example, the control may be performed according to the signal level of the input signal of the power amplifier, or The control may be performed in accordance with the signal level of the output signal from the power amplifier, or the control may be performed in accordance with both of them, or as another configuration example, the signal in other places Control may be performed according to the level.
As the power supply voltage generation circuit, for example, not only a circuit composed of a plurality of blocks (voltages V1 to V4 in this example) but also the fixed
本発明の第2実施例を説明する。
図10には、本発明の一実施例に係る電力増幅器の構成例を示してある。
本例の電力増幅器は、入力端子1と出力端子2、演算増幅器(オペアンプ)3、バイアス回路を構成する抵抗器4、ダイオード5、ダイオード6、抵抗器7、プッシュプル回路のNPNトランジスタ8とPNPトランジスタ9、直流電圧源10と直流電圧源11を備えており、これらの構成については、図1に示される対応する部分と同様であるが、本例では、NPNトランジスタ8のコレクタ(C)端子(ノードA)の接続の仕方と、PNPトランジスタ9のコレクタ(C)端子(ノードB)の接続の仕方が異なっている。
A second embodiment of the present invention will be described.
FIG. 10 shows a configuration example of a power amplifier according to an embodiment of the present invention.
The power amplifier of this example includes an
本例の電力増幅器は、上記のような構成を有するとともに、更に、複数(本例では、6つ)の直流電圧源201〜206、これと同数(本例では、6つ)のスイッチ211〜216、これと同数(本例では、6つ)のダイオード221〜226、スイッチ制御部231、スイッチ制御信号変換回路232を備えている。
The power amplifier of this example has the above-described configuration, and further includes a plurality (six in this example) of
具体的な接続の仕方を説明する。
まず、NPNトランジスタ8側について説明する。
NPNトランジスタ8のコレクタ(C)端子(ノードA)には、直列に設けられた3段の回路のうちの最終段(本例では、3段目)の回路が接続されている。
A specific connection method will be described.
First, the
The collector (C) terminal (node A) of the
各段の回路は、1つのダイオード(それぞれ、221、222、223)と、1つの直流電圧源(それぞれ、201、202、203)と、1つのスイッチ(それぞれ、211、212、213)から構成されている。
ここで、各段の回路の構成は、図1に示される各段の回路の構成と同様である。本例では、3段目の回路のダイオード223のカソード端子はNPNトランジスタ8のコレクタ(C)端子(ノードA)と接続されている。
Each stage circuit is composed of one diode (221, 222, 223, respectively), one DC voltage source (201, 202, 203, respectively), and one switch (211, 212, 213, respectively). Has been.
Here, the circuit configuration of each stage is the same as the circuit configuration of each stage shown in FIG. In this example, the cathode terminal of the diode 223 in the third-stage circuit is connected to the collector (C) terminal (node A) of the
本例では、1段目の回路から3段目の回路まで、順に、直流電圧源201、202、203の電圧をVa、Vb、Vcとする。
本例では、直流電圧源の電圧値について、Vaを単位電圧として、Vb=Va×2、Vc=Va×4という関係になるように設定する。つまり、1段目の電圧値(単位電圧Va)に対して、2段目以降の電圧値が、それぞれ、2倍、4倍、8倍、16倍、・・・というように2のn(nは1以上の整数)乗倍になるように設定する。
In this example, the voltages of the
In this example, the voltage value of the DC voltage source is set so that Va is a unit voltage and Vb = Va × 2 and Vc = Va × 4. That is, with respect to the voltage value of the first stage (unit voltage Va), the voltage values of the second and subsequent stages are respectively 2 times, 4 times, 8 times, 16 times,. n is an integer greater than or equal to 1).
次に、PNPトランジスタ9側について説明する。
PNPトランジスタ9のコレクタ(C)端子(ノードB)には、直列に設けられた3段の回路のうちの最終段(本例では、3段目)の回路が接続されている。
Next, the
The collector (C) terminal (node B) of the
各段の回路は、1つのダイオード(それぞれ、224、225、226)と、1つの直流電圧源(それぞれ、204、205、206)と、1つのスイッチ(それぞれ、214、215、216)から構成されている。
ここで、各段の回路の構成は、図1に示される各段の回路の構成と同様である。本例では、3段目の回路のダイオード226のアノード端子はPNPトランジスタ9のコレクタ(C)端子(ノードB)と接続されている。
Each stage circuit is composed of one diode (224, 225, 226, respectively), one DC voltage source (204, 205, 206, respectively), and one switch (214, 215, 216, respectively). Has been.
Here, the circuit configuration of each stage is the same as the circuit configuration of each stage shown in FIG. In this example, the anode terminal of the diode 226 of the third stage circuit is connected to the collector (C) terminal (node B) of the
本例では、1段目の回路から3段目の回路まで、順に、直流電圧源204、205、206の電圧をVa、Vb、Vcとする。
本例では、直流電圧源の電圧値について、Vaを単位電圧として、Vb=Va×2、Vc=Va×4という関係になるように設定する。つまり、1段目の電圧値(単位電圧Va)に対して、2段目以降の電圧値が、それぞれ、2倍、4倍、8倍、16倍、・・・というように2のn(nは1以上の整数)乗倍になるように設定する。
In this example, the voltages of the
In this example, the voltage value of the DC voltage source is set so that Va is a unit voltage and Vb = Va × 2 and Vc = Va × 4. That is, with respect to the voltage value of the first stage (unit voltage Va), the voltage values of the second and subsequent stages are respectively 2 times, 4 times, 8 times, 16 times,. n is an integer greater than or equal to 1).
次に、NPNトランジスタ8側とPNPトランジスタ9側に共通な部分について説明する。
入力端子1とオペアンプ3の+端子との間の接続線に、スイッチ制御部231が接続されており、その後段に、スイッチ制御信号変換回路232が接続されている。
スイッチ制御部38は、入力端子1から入力される信号に基づいて、NPNトランジスタ8側の3段の回路のそれぞれのスイッチ211〜213と、PNPトランジスタ9側の3段の回路のそれぞれのスイッチ214〜216を、スイッチ制御信号変換回路232を介して、制御する。
Next, parts common to the
A
Based on a signal input from the
なお、NPNトランジスタ8側の3段の回路のスイッチ211〜213に関してスイッチ制御部231から出力される制御信号(スイッチ制御信号)をC1、C2、C3、C4とし、PNPトランジスタ9側の3段の回路のスイッチ214〜216に関してスイッチ制御部231から出力される制御信号(スイッチ制御信号)をC5、C6、C7、C8とする。
The control signals (switch control signals) output from the
スイッチ制御信号変換回路232は、スイッチ制御部231から出力されるスイッチ制御信号C1〜C8を入力して、入力C1〜C4に基づいて、NPNトランジスタ8側の3段の回路のそれぞれのスイッチ211、212、213へスイッチ制御信号(変換後のスイッチ制御信号)CC1、CC2、CC3を出力するとともに、入力C5〜C8に基づいて、PNPトランジスタ9側の3段の回路のそれぞれのスイッチ214、215、216へスイッチ制御信号(変換後のスイッチ制御信号)CC4、CC5、CC6を出力する。
The switch control
本例の方式では、スイッチ211〜216を入力レベルによって切り替えることにより、NPNトランジスタ8及びPNPトランジスタ9のコレクタ(C)端子の電圧値が変化する。
スイッチ211〜216は、スイッチ制御信号変換回路232から出力されるスイッチ制御信号(変換後のスイッチ制御信号)CC1〜CC6で制御される。
In the method of this example, the voltage values of the collector (C) terminals of the
The switches 211 to 216 are controlled by switch control signals (switch control signals after conversion) CC1 to CC6 output from the switch control
このように、本例の図10に示される構成では、図1に示される構成と比べて、ノードAとノードBの電圧制御方法が異なり、具体的には、直流電圧源の数(回路の段数)と電圧値や、スイッチ制御部231の後にスイッチ制御信号変換回路232を挿入した点が異なる。
Thus, the configuration shown in FIG. 10 of this example differs from the configuration shown in FIG. 1 in the voltage control method for node A and node B. Specifically, the number of DC voltage sources (the circuit The number of stages) and the voltage value, and the point that the switch control
本例の電力増幅器における動作について説明する。
図11(a)には、本例の電力増幅器が有するプッシュプル増幅器におけるスイッチ制御信号(変換前)C1〜C8の一例を示してあり、これに対応して、図11(b)には、本例の電力増幅器が有するプッシュプル増幅器におけるスイッチ制御信号(変換後)CC1〜CC6の一例を示してあり、これらに対応して、図11(c)には、トランジスタ8、9のコレクタ(C)端子の電圧を示してある。
The operation of the power amplifier of this example will be described.
FIG. 11A shows an example of switch control signals (before conversion) C1 to C8 in the push-pull amplifier included in the power amplifier of this example. Corresponding to this, FIG. An example of the switch control signals (after conversion) CC1 to CC6 in the push-pull amplifier included in the power amplifier of this example is shown. Corresponding to these, FIG. 11C shows the collectors (C of the
図11(a)のグラフでは、横軸は時間を表しており、縦軸はスイッチ制御信号(変換前)がオン(ON)の状態(本例では、ハイ(H)の状態)であるか或いはオフ(OFF)の状態(本例では、ロウ(L)の状態)であるかを表している。
図11(b)のグラフでは、横軸は時間を表しており、縦軸はスイッチ制御信号がスイッチをオン(ON)にする状態(本例では、ハイ(H)の状態)であるか或いはスイッチをオフ(OFF)にする状態(本例では、ロウ(L)の状態)であるかを表している。
図11(c)のグラフでは、横軸は時間を表しており、縦軸はノードA、Bについて電圧を表している。なお、基準電圧としては、例えば、ゼロ(0)が用いられる。
In the graph of FIG. 11A, the horizontal axis represents time, and the vertical axis represents whether the switch control signal (before conversion) is in an ON state (in this example, a high (H) state). Alternatively, it indicates whether it is in an OFF state (in this example, a low (L) state).
In the graph of FIG. 11 (b), the horizontal axis represents time, and the vertical axis represents a state in which the switch control signal turns on the switch (in this example, a state of high (H)) or This indicates whether the switch is in a state of being turned off (in this example, a low (L) state).
In the graph of FIG. 11C, the horizontal axis represents time, and the vertical axis represents voltage for nodes A and B. For example, zero (0) is used as the reference voltage.
ここで、図11(a)のグラフの内容は、図2(a)のグラフの内容と同様である。
また、図11(c)のグラフの内容は、本例では電圧をVa、Vb、Vcを用いて表しているという点を除いて、図2(b)のグラフの内容と同様である。
具体的には、ノードAの電圧については、時間が0からT1までの間は電圧Vaがかかり、時間がT1からT2までの間は電圧Vb(=2×Va)がかかり、時間がT2からT3までの間は電圧Va+Vb(=3×Va)がかかり、時間がT3からT4までの間は電圧Vc(=4×Va)がかかり、時間がT4からT5までの間は電圧Va+Vc(=5×Va)がかかり、時間がT5からT6までの間は電圧Vcがかかり、時間がT6からT7までの間は電圧Va+Vbがかかり、時間がT7からT8までの間は電圧Vbがかかり、時間がT8以降は電圧Vaがかかる。
また、ノードBの電圧については、図11(c)に示されるように、時間T9〜T16において、ノードAの電圧(時間T1〜T8)に対して正負が逆になって変化する。
Here, the content of the graph of FIG. 11A is the same as the content of the graph of FIG.
Moreover, the content of the graph of FIG.11 (c) is the same as the content of the graph of FIG.2 (b) except that the voltage is represented using Va, Vb, and Vc in this example.
Specifically, with respect to the voltage of the node A, the voltage Va is applied from
Further, as shown in FIG. 11C, the voltage at the node B changes at times T9 to T16 with the positive and negative being reversed with respect to the voltage at the node A (time T1 to T8).
図11(b)のグラフについて説明する。
図11(b)には、スイッチ制御部231から出力された図11(a)に示されるスイッチ制御信号(変換前)C1〜C8がスイッチ制御信号変換回路232によって変換された後のスイッチ制御信号(変換後)CC1〜CC6を示してある。
ここで、スイッチ制御信号(変換前)C1〜C4(又は、C5〜C8)は、出力波形の電圧値の絶対値が高くなるにつれて、C1からC4へ(又は、C5からC8へ)順にL(OFF)からH(ON)へ切り替わる。
The graph of FIG. 11B will be described.
11B shows a switch control signal after the switch control signals (before conversion) C1 to C8 shown in FIG. 11A output from the
Here, the switch control signals (before conversion) C1 to C4 (or C5 to C8) are L (in order) from C1 to C4 (or from C5 to C8) in order as the absolute value of the voltage value of the output waveform increases. Switch from OFF) to H (ON).
図12(a)の表には、ノードAを例として、時間に応じたスイッチ制御信号(変換後)CC1〜CC3の状態の一例を示してあり、また、ノードAの電圧を示してある。
本例では、各時間T0、T1、T2、T3、T4においてスイッチ制御信号(変換後)CC1〜CC3を切り替える状態を示してある。スイッチ制御信号(変換後)CC1〜CC3について、1はH(ON)を表しており、0はL(OFF)を表している。
In the table of FIG. 12A, an example of the state of the switch control signals (after conversion) CC1 to CC3 according to time is shown with the node A as an example, and the voltage of the node A is shown.
In this example, the state which switches switch control signal (after conversion) CC1-CC3 in each time T0, T1, T2, T3, T4 is shown. For switch control signals (after conversion) CC1 to CC3, 1 represents H (ON), and 0 represents L (OFF).
また、ノードAの電圧は、電圧Vaを単位電圧として、その倍数となる。本例では、Va、Vb、Vcの関係は、Vaを単位電圧として、Vb=2×Va、Vc=4×Vaであるため、Vaを1とすれば、10進数で表現されたノードAの電圧をスイッチ制御信号CC1〜CC3により2進数で表現していることになる。 The voltage of the node A is a multiple of the voltage Va as a unit voltage. In this example, the relationship between Va, Vb, and Vc is Vb = 2 × Va and Vc = 4 × Va, where Va is a unit voltage. Therefore, when Va is 1, the node A expressed in decimal number The voltage is expressed in binary by the switch control signals CC1 to CC3.
図12(b)の表には、ノードAを例として、時間に応じたスイッチ制御信号(変換後)CC1〜CC3の状態及びスイッチ制御信号(変換前)C1〜C4の状態の一例を示してある。これにより、スイッチ制御信号(変換後)CC1〜CC3とスイッチ制御信号(変換前)C1〜C4の関係が示される。
本例では、このような関係が満たされるように、スイッチ制御信号変換回路232として、スイッチ制御信号(変換前)C1〜C4をスイッチ制御信号(変換後)CC1〜CC3へ変換する論理回路を設計する。このような論理回路としては、種々な構成で設計されてもよい。
The table of FIG. 12B shows an example of the state of the switch control signals (after conversion) CC1 to CC3 and the state of the switch control signals (before conversion) C1 to C4 according to time, taking the node A as an example. is there. Thereby, the relationship between the switch control signals (after conversion) CC1 to CC3 and the switch control signals (before conversion) C1 to C4 is shown.
In this example, a logic circuit that converts the switch control signals (before conversion) C1 to C4 to the switch control signals (after conversion) CC1 to CC3 is designed as the switch control
なお、図12(a)、(b)では、ノードA、スイッチ制御信号(変換後)CC1〜CC3、スイッチ制御信号(変換前)C1〜C4について説明したが、ノードB、スイッチ制御信号(変換後)CC4〜CC6、スイッチ制御信号(変換前)C5〜C8についても、同様に考えることができる。
また、本例では、スイッチ制御部231の後段にスイッチ制御信号変換回路232を配置しているが、他の構成例として、スイッチ制御部231とスイッチ制御信号変換回路232とが一体で構成されてもよく、この場合、例えば、入力に基づいて(スイッチ制御信号(変換前)を特定せずに又は特定して)スイッチ制御信号(変換後)を出力する。
12A and 12B, the node A, the switch control signals (after conversion) CC1 to CC3, and the switch control signals (before conversion) C1 to C4 have been described. However, the node B, the switch control signal (conversion) Later) CC4 to CC6 and switch control signals (before conversion) C5 to C8 can be similarly considered.
In this example, the switch control
図10に示されるように、本例では、スイッチ制御部231やスイッチ制御信号変換回路232は、入力端子1から入力される信号からスイッチ制御信号(変換前)C1〜C8やスイッチ制御信号(変換後)CC1〜CC6を作成するため、入力レベルに対する出力レベルの利得を考慮して設計される。
なお、他の構成例として、スイッチ制御部231やスイッチ制御信号変換回路232が、出力端子2から出力される信号(或いは、他のところの信号)に基づいてスイッチ制御信号(変換前)C1〜C8やスイッチ制御信号(変換後)CC1〜CC6を作成する構成が用いられてもよい。
As shown in FIG. 10, in this example, the
As another configuration example, the
以上のように、本例の電力増幅器では、図1に示される電力増幅器と比較して、ノードA(又は、ノードB)の電圧を同じステップ数で制御する場合には、直流電圧源の数を減らすことができる。具体的には、図1に示される電力増幅器では、直流電圧源が10個であるが、本例の図10に示される電力増幅器では、直流電圧源が6個である。 As described above, in the power amplifier of this example, when the voltage of node A (or node B) is controlled with the same number of steps as compared with the power amplifier shown in FIG. Can be reduced. Specifically, the power amplifier shown in FIG. 1 has 10 DC voltage sources, but the power amplifier shown in FIG. 10 of this example has 6 DC voltage sources.
このように、直流電圧源の電圧を加算する方式では、電圧のステップ数よりも少ない直流電圧源で実現することが可能となる。
これに対して、例えば、複数の電源が並列的に用意されていて、これらの電源のうちのいずれか1つをスイッチングにより選択するような構成では、電圧のステップ数と同じ数の直流電圧源が必要となる。
よって、本例の方式では、低コストで高効率な電力増幅器を実現することが可能となる。
As described above, the method of adding the voltages of the DC voltage sources can be realized with a DC voltage source having fewer steps than the voltage steps.
In contrast, for example, in a configuration in which a plurality of power supplies are prepared in parallel and any one of these power supplies is selected by switching, the same number of DC voltage sources as the number of voltage steps Is required.
Therefore, with the system of this example, it is possible to realize a low-cost and high-efficiency power amplifier.
なお、図10に示される本例の電力増幅器では、差動増幅器(本例では、オペアンプ3)、プッシュプル増幅器(本例では、トランジスタ8、9を用いて構成されるもの)、直流電圧源201〜206とスイッチ211〜216とダイオード221〜226を用いて構成されたプッシュプル増幅器の各増幅素子(本例では、トランジスタ8、9)の電源電圧生成回路、電源電圧生成回路の電源電圧を制御する電源電圧制御手段(本例では、スイッチ制御部231及びスイッチ制御信号変換回路232の機能)を備えている。
In the power amplifier of this example shown in FIG. 10, a differential amplifier (in this example, the operational amplifier 3), a push-pull amplifier (in this example, configured using the
本発明の第3実施例を説明する。
本発明の一実施例として、第1実施例の図1に示される電力増幅器を適用した電源回路の例を示す。なお、第2実施例の図10に示される電力増幅器を適用した電源回路についても、同様に実現することができる。
本例の電源回路は、図8に示される電源回路において、図8に示される構成の電力増幅器61(図4に示されるものと同様なもの)の代わりに、図1に示される構成の電力増幅器(第1実施例に係る電力増幅器)を用いた構成となっている。
具体的には、図1に示される電力増幅器の入力端子1は図8に示される電源回路の入力端子111と接続されており(或いは、入力端子111自体でもよい)、図1に示される電力増幅器の出力端子2は図8に示される電源回路の電流検出器120の一端(ノードP1)と接続されている。
A third embodiment of the present invention will be described.
As an embodiment of the present invention, an example of a power supply circuit to which the power amplifier shown in FIG. 1 of the first embodiment is applied is shown. The power supply circuit to which the power amplifier shown in FIG. 10 of the second embodiment is applied can be similarly realized.
The power supply circuit of this example is different from the power amplifier 61 having the configuration shown in FIG. 8 (similar to that shown in FIG. 4) in the power supply circuit shown in FIG. An amplifier (a power amplifier according to the first embodiment) is used.
Specifically, the
本例のように、図1に示される電力増幅器を図8に示される電源回路に適用すると、効率が改善する。例えば、(式2)において、ηb=55%、ηd=90%として計算するとηs=84.6%となり、従来方式のηs=75%から電力変換効率が9.6%向上する。これにより、図7に示されるEER方式の装置の全体の効率が向上する。
本例の装置(図7に示されるのと同様な装置)は、種々なものに適用されてもよく、例えば、広帯域の高周波信号で無線通信を行う送信機で使用される。
When the power amplifier shown in FIG. 1 is applied to the power supply circuit shown in FIG. 8 as in this example, the efficiency is improved. For example, in (Expression 2), when ηb = 55% and ηd = 90% are calculated, ηs = 84.6%, and the power conversion efficiency is improved by 9.6% from ηs = 75% of the conventional method. This improves the overall efficiency of the EER system apparatus shown in FIG.
The device of the present example (the device similar to that shown in FIG. 7) may be applied to various devices, and is used in, for example, a transmitter that performs wireless communication using a broadband high-frequency signal.
以上のように、本例の電源回路では、プッシュプル増幅器(本例では、トランジスタ8、9を用いて構成されるもの)とDC/DCコンバータ122による高速追従電源のプッシュプル増幅器において、トランジスタ8、9のコレクタ(C)端子の電圧を出力レベルに応じて制御することで、高効率化を実現する。
なお、例えば、EER方式やET(Envelope Tracking)方式の増幅器における電源回路に、図1に示される電力増幅器を線形増幅器として適用することができる。
As described above, in the power supply circuit of this example, the push-pull amplifier (in this example, configured using the
For example, the power amplifier shown in FIG. 1 can be applied as a linear amplifier to a power supply circuit in an EER or ET (Envelope Tracking) amplifier.
一構成例として、入力信号を増幅して出力する電源回路であって、
入力信号を増幅する差動増幅器(本例では、オペアンプ3)を用いた電力増幅器(例えば、DC/DCコンバータ122に比べて広帯域な信号を増幅するもので、主に電圧源となるもの)と、
電力増幅器からの出力電流値を検出して出力する電流検出器120と、
電流検出器120で検出した電流値を入力するヒステリシスコンパレータ121と、
ヒステリシスコンパレータ121の出力信号に応じて制御されるDC/DCコンバータ122と、
電力増幅器の出力信号とDC/DCコンバータ122の出力信号を合成して当該電源回路の出力信号として出力する合成部(本例では、電力増幅器の出力信号とDC/DCコンバータ122の出力信号を合成する回路構成部分)と、を備え、
更に、電力増幅器として、図1に示されるような増幅器(第1実施例に係る電力増幅器)を用いる。
As one configuration example, a power supply circuit that amplifies and outputs an input signal,
A power amplifier using a differential amplifier (in this example, the operational amplifier 3) for amplifying an input signal (for example, an amplifier that amplifies a wideband signal compared to the DC / DC converter 122 and is mainly a voltage source); ,
A
A hysteresis comparator 121 for inputting a current value detected by the
A DC / DC converter 122 controlled in accordance with an output signal of the hysteresis comparator 121;
A combining unit that combines the output signal of the power amplifier and the output signal of the DC / DC converter 122 and outputs the combined signal as the output signal of the power supply circuit (in this example, combines the output signal of the power amplifier and the output signal of the DC / DC converter 122) Circuit component part), and
Further, as the power amplifier, an amplifier as shown in FIG. 1 (the power amplifier according to the first embodiment) is used.
従って、本例の電源回路では、電力増幅器においてオペアンプ3の出力を補助するために接続される増幅器(主に、本例のようにプッシュプル増幅器)の高効率化を実現して増幅効率を向上させることができる。
具体的には、本例では、例えば、EER方式の電力変換効率を向上させることが可能となり、消費電力の低減、電力損失により発生する熱を放熱するための放熱フィンの小型化に寄与する。また、本例では、トランジスタ8、9のコレクタ電圧を出力レベル(出力レベル自体が参照されずに、出力レベルに関する他の指標が参照されてもよい)に応じて制御することから、トランジスタ8、9のコレクタ−エミッタにかかる電圧を低く抑えることができるため、設計時に低い耐圧のトランジスタを選択することが可能である。
Therefore, in the power supply circuit of this example, the amplifier (mainly push-pull amplifier as in this example) connected to assist the output of the
Specifically, in this example, for example, it becomes possible to improve the power conversion efficiency of the EER system, which contributes to reduction of power consumption and miniaturization of the radiation fin for radiating heat generated by power loss. In this example, since the collector voltages of the
なお、図1及び図8を例として説明すると、本例の電源回路は、図1に示される電力増幅器と、図8に示される電流検出器120、ヒステリシスコンパレータ121、DC/DCコンバータ122を備えている。また、本例の電源回路では、電力増幅器の出力側が電流検出器120を介して出力端子112に接続されているとともに、DC/DCコンバータ122の出力側が出力端子112に接続されており、これらの出力が合成されて出力端子112から出力される構成となっている。
1 and FIG. 8 as an example, the power supply circuit of this example includes the power amplifier shown in FIG. 1, the
ここで、本発明に係るシステムや装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々なシステムや装置として提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがROM(Read Only Memory)に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー(登録商標)ディスクやCD(Compact Disc)−ROM等のコンピュータにより読み取り可能な記録媒体や当該プログラム(自体)として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
Here, the configuration of the system and apparatus according to the present invention is not necessarily limited to the configuration described above, and various configurations may be used. The present invention can also be provided as, for example, a method or method for executing the processing according to the present invention, a program for realizing such a method or method, or a recording medium for recording the program. It is also possible to provide various systems and devices.
The application field of the present invention is not necessarily limited to the above-described fields, and the present invention can be applied to various fields.
In addition, as various processes performed in the system and apparatus according to the present invention, for example, the processor executes a control program stored in a ROM (Read Only Memory) in hardware resources including a processor and a memory. A controlled configuration may be used, and for example, each functional unit for executing the processing may be configured as an independent hardware circuit.
The present invention can also be understood as a computer-readable recording medium such as a floppy (registered trademark) disk or a CD (Compact Disc) -ROM storing the control program, and the program (itself). The processing according to the present invention can be performed by inputting the program from the recording medium to the computer and causing the processor to execute the program.
1、41、101、111・・入力端子、 2、42、102、112・・出力端子、 3、43・・オペアンプ、 4、7、44、47・・抵抗器、 5、6、45、46、133・・ダイオード、 8、48・・NPNトランジスタ、 9、49・・PNPトランジスタ、 10〜19、36、37、50、51、201〜206・・直流電圧源、 20〜27、211〜216・・スイッチ、 28〜35、221〜226・・ダイオード、 38、231・・スイッチ制御部、 C1〜C8・・スイッチ制御信号、 61・・電力増幅器、 103・・分配器、 104・・RFリミット増幅器、 105・・主増幅器、 106・・包絡線検波器、 107・・電源回路、 120・・電流検出器、 121・・ヒステリシスコンパレータ、 122・・DC/DCコンバータ、 131・・電源電圧、 132・・スイッチ素子、 134・・インダクタンス、 232・・スイッチ制御信号変換回路、
1, 41, 101, 111 ...
Claims (3)
前記入力信号を増幅する増幅素子と、
直流電圧源とスイッチとダイオードが直列に接続された閉回路を1つのブロックとして、複数のブロックが、隣接する異なるブロックのうちの一方のダイオードのアノード端子と他方のダイオードのカソード端子とが接続されるように、接続され、前記増幅素子に対して電源電圧を出力する電源電圧生成回路と、
前記入力信号の信号レベル又は前記増幅素子で増幅された出力信号の信号レベルに応じて、前記電源電圧生成回路を構成する前記複数のブロックのスイッチについてオン/オフを制御することで、前記電源電圧生成回路から出力される電源電圧を制御する電源電圧制御手段とを備えた、
ことを特徴とする電力増幅器。 A power amplifier for amplifying an input signal,
An amplifying element for amplifying the input signal;
A closed circuit in which a DC voltage source, a switch, and a diode are connected in series is regarded as one block, and a plurality of blocks are connected to the anode terminal of one diode and the cathode terminal of the other diode in adjacent blocks. A power supply voltage generation circuit that is connected and outputs a power supply voltage to the amplifying element;
According to the signal level of the input signal or the signal level of the output signal amplified by the amplification element, the power supply voltage is controlled by controlling on / off of the switches of the plurality of blocks constituting the power supply voltage generation circuit. Power supply voltage control means for controlling the power supply voltage output from the generation circuit,
A power amplifier characterized by that.
前記差動増幅器からの出力信号を前記プッシュプル増幅器により増幅し、前記プッシュプル増幅器からの出力信号を前記差動増幅器の入力信号として帰還する構成を有しており、
当該電力増幅器は、前記プッシュプル増幅器を構成する複数の増幅素子の各々の電源電圧を生成する回路として、直流電圧源とスイッチとダイオードが直列に接続された閉回路を1つのブロックとして、複数のブロックが、隣接する異なるブロックのうちの一方のダイオードのアノード端子と他方のダイオードのカソード端子とが接続されるように、接続され、前記プッシュプル増幅器を構成する複数の増幅素子の各々に対して電源電圧を出力する電源電圧生成回路を備え、
当該電力増幅器は、当該電力増幅器の入力信号の信号レベル又は当該電力増幅器からの出力信号の信号レベルに応じて、前記電源電圧生成回路を構成する前記複数のブロックのスイッチについてオン/オフを制御することで、前記電源電圧生成回路から出力される電源電圧を制御する電源電圧制御手段を備えた、
ことを特徴とする電力増幅器。 A power amplifier that amplifies an input signal by a differential amplifier and a push-pull amplifier,
The output signal from the differential amplifier is amplified by the push-pull amplifier, and the output signal from the push-pull amplifier is fed back as an input signal of the differential amplifier,
The power amplifier is a circuit that generates a power supply voltage for each of a plurality of amplifying elements that constitute the push-pull amplifier, and a closed circuit in which a DC voltage source, a switch, and a diode are connected in series as one block, A block is connected so that an anode terminal of one diode and a cathode terminal of the other diode of the adjacent different blocks are connected to each of a plurality of amplifying elements constituting the push-pull amplifier. A power supply voltage generation circuit that outputs a power supply voltage is provided.
The power amplifier controls on / off of the switches of the plurality of blocks constituting the power supply voltage generation circuit according to the signal level of the input signal of the power amplifier or the signal level of the output signal from the power amplifier. Thus, provided with power supply voltage control means for controlling the power supply voltage output from the power supply voltage generation circuit,
A power amplifier characterized by that.
入力信号を増幅する電力増幅器として、請求項1又は請求項2に記載の電力増幅器を備え、
更に、
前記電力増幅器からの出力の電流値を検出する電流検出器と、
前記電流検出器により検出された電流値を入力するヒステリシスコンパレータと、
前記ヒステリシスコンパレータからの出力信号に応じて制御されるDC/DCコンバータと、を備え、
前記電力増幅器からの出力信号と前記DC/DCコンバータからの出力信号が合成されて当該電源回路の出力信号として出力される構成を有する、
ことを特徴とする電源回路。 A power supply circuit comprising the power amplifier according to claim 1 or 2, amplifying an input signal and outputting the amplified signal,
As a power amplifier for amplifying an input signal, the power amplifier according to claim 1 or 2, comprising:
Furthermore,
A current detector for detecting a current value of an output from the power amplifier;
A hysteresis comparator for inputting a current value detected by the current detector;
A DC / DC converter controlled according to an output signal from the hysteresis comparator,
An output signal from the power amplifier and an output signal from the DC / DC converter are combined and output as an output signal of the power supply circuit.
A power supply circuit characterized by that.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010224205A JP2012080357A (en) | 2010-10-01 | 2010-10-01 | Power amplifier and power circuit |
PCT/JP2011/005407 WO2012042832A1 (en) | 2010-10-01 | 2011-09-27 | Power amplifier and power supply circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010224205A JP2012080357A (en) | 2010-10-01 | 2010-10-01 | Power amplifier and power circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012080357A true JP2012080357A (en) | 2012-04-19 |
Family
ID=45892324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010224205A Pending JP2012080357A (en) | 2010-10-01 | 2010-10-01 | Power amplifier and power circuit |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2012080357A (en) |
WO (1) | WO2012042832A1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61234106A (en) * | 1986-01-29 | 1986-10-18 | Nippon Gakki Seizo Kk | Power amplifier |
JPS6251302A (en) * | 1985-08-28 | 1987-03-06 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | Circuit apparatus having load connected to output terminal of amplifier |
JPS6281804A (en) * | 1985-09-28 | 1987-04-15 | リツエンツイア・パテント−フエルヴアルツングス−ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | Switching amplifier |
JP2009159218A (en) * | 2007-12-26 | 2009-07-16 | Hitachi Kokusai Electric Inc | Power supply circuit and power amplifier and base station device using the same |
-
2010
- 2010-10-01 JP JP2010224205A patent/JP2012080357A/en active Pending
-
2011
- 2011-09-27 WO PCT/JP2011/005407 patent/WO2012042832A1/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6251302A (en) * | 1985-08-28 | 1987-03-06 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | Circuit apparatus having load connected to output terminal of amplifier |
JPS6281804A (en) * | 1985-09-28 | 1987-04-15 | リツエンツイア・パテント−フエルヴアルツングス−ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | Switching amplifier |
JPS61234106A (en) * | 1986-01-29 | 1986-10-18 | Nippon Gakki Seizo Kk | Power amplifier |
JP2009159218A (en) * | 2007-12-26 | 2009-07-16 | Hitachi Kokusai Electric Inc | Power supply circuit and power amplifier and base station device using the same |
Also Published As
Publication number | Publication date |
---|---|
WO2012042832A1 (en) | 2012-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8030995B2 (en) | Power circuit used for an amplifier | |
JP5119961B2 (en) | Envelope tracking power supply circuit and high-frequency amplifier including the same | |
Choi et al. | Optimized envelope tracking operation of Doherty power amplifier for high efficiency over an extended dynamic range | |
JP2010166157A (en) | Envelope tracking power supply circuit and amplifier | |
JP5929906B2 (en) | Power supply device, transmission device using the same, and operation method of power supply device | |
JP5472115B2 (en) | Power amplifier | |
CN110690859B (en) | Power amplifying circuit | |
JP6680235B2 (en) | Power amplifier circuit and high frequency module | |
JP5867501B2 (en) | Power supply device and control method | |
KR101664732B1 (en) | Dynamic bias modulator with multiple output voltage converter and power amplifier using the same | |
CN111656680B (en) | H-bridge power amplifier arrangement | |
Watkins et al. | How not to rely on Moore's Law alone: low-complexity envelope-tracking amplifiers | |
JP5991199B2 (en) | Power supply device and power amplification device using the same | |
He et al. | A review on supply modulators for envelope-tracking power amplifiers | |
US8981851B2 (en) | Power supply modulator and method for controlling same | |
Lin et al. | A CMOS envelope tracking supply converter for RF power amplifiers of 5G NR mobile terminals | |
JP2014045335A (en) | Modulated power circuit | |
Bräckle et al. | Power supply modulation for RF applications | |
JP2011097504A (en) | Power supply circuit | |
WO2012042832A1 (en) | Power amplifier and power supply circuit | |
WO2012081588A1 (en) | Power supply circuit | |
Pham et al. | Adjustable 4-level hybrid converter for symbol power tracking in 5G new radio | |
JP2012023489A (en) | Modulation power supply | |
Bae et al. | CMOS dynamic supply switching power amplifier for LTE applications | |
JP5276428B2 (en) | Power circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140729 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20140805 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141125 |