JP2012064822A

JP2012064822A - 固体撮像装置及びその製造方法

Info

Publication number: JP2012064822A
Application number: JP2010208743A
Authority: JP
Inventors: Mitsuo Yasuhira; 光雄安平; Haruhisa Yokoyama; 晴久横山
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2010-09-17
Filing date: 2010-09-17
Publication date: 2012-03-29
Also published as: WO2012035702A1

Abstract

【課題】画素領域中央部での電圧降下を抑制することができる固体撮像装置とその製造方法を提供する。
【解決手段】複数の画素部１００が二次元配置されてなる画素領域６１を有する固体撮像装置１であって、半導体基板５と、半導体基板５上に形成された層間絶縁膜２０〜２２と、層間絶縁膜２０〜２２上に形成された下部電極４０と、下部電極４０上に形成された光電変換膜４１と、光電変換膜４１上に形成された透光性を有する上部電極４２と、を有し、上部電極４２は画素領域６１全体に拡がっており、上部電極４２における少なくとも一部には、隣接する画素部１００の間を通り、上部電極４２を構成する材料よりも電気抵抗率が小さい材料からなる金属配線４５が積層されていることを特徴とする固体撮像装置１とする。
【選択図】図３

Description

本発明は、光電変換膜が半導体基板上に積層された積層型の固体撮像装置に関し、特に、光電変換膜にかかるバイアス電圧の均一化のために、素子構造の改良を図る技術に関する。

従来の積層型固体撮像装置として、例えば図１４に示すように、Ｐ型の半導体基板４０１と、Ｎ^＋型ソース領域４０９と、ゲート電極４０８と、Ｎ⁻型ＢＣＣＤチャネル４１０と、透明電極４０２と、分離絶縁膜４０３と、光導電膜４０４と、画素電極４０５と、引き出し電極４０６と、層間絶縁膜４０７とを備えたものがある。この固体撮像装置は、画素部４００が二次元配列された画素領域を有する。

光導電膜４０４で光電変換により発生した信号電荷は、画素電極４０５、及び引き出し電極４０６を介して、Ｎ^＋型ソース領域４０９に蓄積される。透明電極４０２には、バイアス電圧が印加されている。そして、所定の蓄積時間後に、読出し電圧がゲート電極４０８に印加されることにより、Ｎ^＋型ソース領域４０９から、Ｎ⁻型ＢＣＣＤチャネル４１０に信号電荷が転送される。次に、転送パルスがゲート電極４０８に印加されることにより、Ｎ⁻型ＢＣＣＤチャネル４１０を介して信号電荷が転送され、外部に映像信号として取り出される。なお、目的に応じて、Ｎ⁻型ＢＣＣＤチャネル４１０の代わりにＭＯＳトランジスタを介した信号出力経路を用いることもできる。

特開昭６１-１４２７６７号公報

しかしながら、上記従来の積層型固体撮像装置では、画素領域周辺部からの距離が大きい画素領域中央部において、画素領域周辺部よりも電圧降下が大きくなるという課題がある。これは、電気抵抗率が比較的大きい材料、例えばＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）やＺｎＯで構成される透明電極４０２が、画素領域全体に拡がった形で光導電膜４０４上に設けられ、かつ、透明電極４０２を介して光導電膜４０４へ電圧が印加される際、電圧印加が画素領域の最外周部から行われることにより生ずる。抵抗は、電気抵抗率に抵抗の長さを乗じ、さらに抵抗の断面積で除した値であるので、印加された電圧は、画素領域周辺部から画素領域中央部へ向かうにつれ、電流経路の距離の増加に伴い、徐々に降下する。そのため、画素領域周辺部と比べ、画素領域中央部において、電圧降下が大きくなる。

画素領域の場所により電圧降下が異なると、光導電膜４０４で発生した電荷が、画素電極４０５へ集まる量にむらができ、画質が劣化してしまう。また、画素領域ごとの電圧降下の差が大きいと、電荷の画素電極４０５へ集まる量のむらが大きくなり、画質の劣化が顕著なものとなってしまう。

本発明は、上記問題の解決を図るべくなされたものであって、画素領域中央部での電圧降下を抑制することができる固体撮像装置とその製造方法を提供することを目的とする。

上記目的を達成するために、本発明に係る固体撮像装置は、複数の画素が二次元配置されてなる画素領域を有する固体撮像装置であって、半導体基板と、前記半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜上に形成された下部電極と、前記下部電極上に形成された光電変換膜と、前記光電変換膜上に形成された透光性を有する上部電極と、を有し、前記上部電極は画素領域全体に拡がっており、前記上部電極における少なくとも一部には、隣接する画素の間を通り、前記上部電極を構成する材料よりも電気抵抗率が小さい材料からなる金属配線が積層されていることを特徴とする。

本発明に係る固体撮像装置では、画素領域における上部電極上の少なくとも一部に、上部電極を構成する材料より電気抵抗率の小さい材料からなる金属配線が積層されている。金属配線が積層されている箇所の抵抗は、上部電極と金属配線とが並列接続された状態で合成抵抗になり、この合成抵抗は上部電極のみの抵抗よりも小さくなる。そのため、金属配線が積層されている箇所では、電圧降下が小さくなり、略同一電位となる。

また、上部電極上の少なくとも一部に、略同一電位となる部分があるため、画素領域周辺部と画素領域中央部とにおける、電圧降下の差は従来例より小さくなる、すなわち、画素領域中央部における電圧降下を抑制することができる。

このように、上部電極における少なくとも一部に、金属配線が積層されることで、当該部分での全体としての低抵抗化を図ることができ、画素領域中央部での電圧降下が抑制できる。また、金属配線は隣接する画素間の画素境界部上に積層されているため、光電変換膜への入射光を遮ることがない。

本発明の製造方法によると、画素領域中央部での電圧降下が抑制できる固体撮像装置を製造することができる。

本発明の実施の形態１に係る固体撮像装置の全体構成を模式的に示すブロック図である。図１に示した固体撮像装置における４画素分の平面図である。図１に示した固体撮像装置の画素部の断面図である。図１に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。図１に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。図１に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。図１に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。本発明の実施の形態２に係る固体撮像装置の画素部の断面図である。図８に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。本発明の実施の形態３に係る固体撮像装置の画素部の断面図である。図１０に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。図１０に示した固体撮像装置の画素部の製造工程の一部を模式的に示す工程断面図である。図１０に示した固体撮像装置及び変形例に係る固体撮像装置の金属配線を模式的に示す平面図である。従来の固体撮像装置の断面図である。

[実施の形態１]
１．固体撮像装置１の全体構成
実施の形態１に係る固体撮像装置１の全体構成について、図１を用い説明する。

図１に示すように、実施の形態１に係る固体撮像装置１では、複数の画素部１００が、二次元配置、例えばマトリクス状（行列状）に配列され、画素領域６１となっている。画素領域６１は、画素領域中央部６５と画素領域周辺部６６とを備える。また、固体撮像装置１には、パルス発生回路６２と、垂直シフトレジスタ６３と、水平シフトレジスタ６４とが、画素領域６１を囲むように形成されている。垂直シフトレジスタ６３および水平シフトレジスタ６４は、パルス発生回路６２からのタイミングパルスの印加に呼応して、各画素部１００に対して、順次、駆動パルスを出力する。
２．画素部１００の構成
図２は、図１に示した固体撮像装置１における４画素分の平面図である。各画素部１００同士は、画素境界部４３で区画されている。画素部１００には、リセットゲート１０と、増幅トランジスタ１１と、Ｎ型不純物拡散層の電荷蓄積領域１５と、Ｎ型不純物拡散層のフローティングディフュージョン１６と、Ｎ型不純物拡散層のリセットトランジスタドレイン１７と、転送ゲート１８と、コンタクト３１〜３４とが備えられている。

図３は、図１に示した固体撮像装置１の画素部１００の断面図であり、図２のＡ―Ａ’断面を示している。図３に示すように、Ｐ型ウェルが形成された半導体基板５内には、ＳＴＩ（ＳｈａｌｌｏｗＴｒｅｎｃｈＩｓｏｒａｔｉｏｎ）１２が形成されている。画素部１００は、チャネルストッパー１３と、電荷蓄積領域１５と、フローティングディフュージョン１６と、リセットトランジスタドレイン１７とを備えている。

半導体基板５の上には、ゲート酸化膜１４と、層間絶縁膜２０とが順に積層されており、層間絶縁膜２０内には、リセットゲート１０と、転送ゲート１８と、増幅トランジスタゲート１９と、接続電極２３とが形成されている。

層間絶縁膜２０の上には、層間絶縁膜２１，２２が順に積層されており、層間絶縁膜２１，２２内には、配線２４，２５（例えば、ＡｌやＣｕで形成される）と接続電極２６とが形成されている。層間絶縁膜２０〜２２は、例えば、ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法を用いてなる酸化膜によって形成される。

層間絶縁膜２２の上には、画素電極４０が、画素毎に区画されるよう形成されている。画素電極４０の上には、光電変換膜４１が、例えば、α―Ｓｉ膜や無機光導電膜等により形成されている。光電変換膜４１は、画素境界部４３において分離されており、画素境界部４３では、分離された光電変換膜４１間に、絶縁膜４４が介挿されるよう形成されている。光電変換膜４１及び絶縁膜４４上には、透明電極４２（例えば、ＩＴＯやＺｎＯにより形成される）が形成され、光電変換膜４１は、画素領域６１全体に拡がっている。画素境界部４３における透明電極４２上に、金属配線４５が形成されている。なお、絶縁膜４４は画素境界部４３に設けられており、絶縁膜４４の上面は受光部では無いため、絶縁膜４４の上に配置された金属配線４５が、開口率を低下させることはない。そのため、金属配線４５の最大幅は絶縁膜４４と同じ幅である。また、金属配線４５の幅は、図１における画素領域中央部６５での電圧降下の減少の程度が意味を持つ範囲内であれば、小さくしてもよい。金属配線４５の形状は、画素領域６１におけるすべての隣接する画素の間を通るメッシュ状となっている。さらに、画素領域６１を囲むように形成される、と言うことは、金属配線４５は画素領域中央部６５から画素領域周辺部６６に向かって伸びており、金属配線４５は画素領域中央部６５と画素領域周辺部６６とを繋ぐことになる。

透明電極４２及び金属配線４５上には、平坦化膜５０，５２と、カラーフィルター５１と、マイクロレンズ５３とが形成されている。
３．固体撮像装置１の駆動
カラーフィルター５１を通して入射した光は、光電変換膜４１で電荷に変換される。透明電極４２にはバイアス電圧が印加されており、発生した電荷は、透明電極４２と画素電極４０との間のバイアス電圧により、画素電極４０に引き寄せられて、画素電極４０から接続電極２３，２６を通って、電荷蓄積領域１５に一時蓄積される。次に、電荷は、電荷蓄積領域１５から、転送ゲート１８の作用により、フローティングディフュージョン１６に蓄積される。このとき、信号電荷量に応じてフローティングディフュージョン１６の電位が変動し、この変動量が増幅トランジスタゲート１９を介して、増幅トランジスタ１１に伝わり、さらに増幅トランジスタ１１で増幅され、外部に信号として取り出される。

リセットトランジスタドレイン１７は、電源電圧端子Ｖｄｄに電気的に接続されている。そのため、リセットトランジスタドレイン１７の電位は常にＶｄｄである。リセットゲート１０をＯＮにすることにより、フローティングディフュージョン１６の電位は、リセットトランジスタドレイン１７の電位Ｖｄｄにリセットされる。
４．効果
画素領域６１における透明電極４２上には、透明電極４２を構成する材料より電気抵抗率の小さい材料からなる金属配線４５が積層されているため、透明電極４２と金属配線４５とをまとめた合成抵抗が、透明電極４２のみの抵抗よりも小さくなる。よって、従来の構成では、透明電極４２の抵抗が原因で大きくなっていた画素領域中央部６５での電圧降下が小さくなり、画素領域中央部６５での電圧降下を抑制することができる。これにより、画素領域６１の場所ごとに電圧降下の大きさが異なった場合に起きる、画質の劣化を軽減することができる。さらに、本実施例では、金属配線４５が画素領域中央部６５から画素領域周辺部６６まで積層されているので、シェーディングも軽減できる。また、金属配線４５は隣接する画素の間、すなわち、画素境界部４３上に配されているため、開口率が低下することもない。

また、光電変換膜４１は、絶縁膜４４により画素毎に電気的に分離されている。そのため、光電変換膜４１の膜厚を薄くしても、光電変換膜４１本来の特性である分光感度や残像の面や、画素間リークの面で良好な特性が得られる。仮に、光電変換膜４１が画素毎に分離されていない場合、画素間のＣＲ時定数が蓄積時間τより十分大きいことが求められ、光電変換膜４１の暗導電率を大きくする必要が生じる。光導電性を損なわず大きな暗導電率を得るには、光電変換膜４１の材料としてバンドギャップを大きいものを選択し、暗時のキャリアを減少させねばならない。しかしながら、バンドギャップを大きくした上で、可視光全域で十分な感度を得るには、さらに光電変換膜４１の膜厚を厚くする必要がある。このような構成をとると、光電変換膜４１のバイアス電圧の増大や光導電性残像が劣化されてしまう。従って、光電変換膜４１は、絶縁膜４４により画素毎に電気的に分離される必要が生じる。

なお、絶縁膜４４を遮光材料で形成した場合、隣接画素からの斜め入射光を遮光できるため、隣接画素からの斜め入射光によるクロストークを抑制できる。
５．固体撮像装置１の製造方法
本発明の実施の形態１における画素部１００の製造方法について、図４〜７を用いて、要部となる工程を説明する。

図４の（ａ）において、半導体基板５に、トランジスタや拡散層の素子を分離するＳＴＩ１２を形成する。具体的には、半導体基板５をドライエッチングすることで、例えば分離領域となる深さ２００ｎｍ〜４００ｎｍの溝を形成する。次に、形成した溝と半導体基板５の界面の欠陥領域を低減するため、熱酸化等により、例えば酸化膜厚１０ｎｍ〜２０ｎｍの犠牲酸化を行い、さらに、例えば１０ｋｅＶ〜２０ｋｅＶ、１×１０^１３ｃｍ^−２〜３×１０^１３ｃｍ^−２で、Ｂのイオン注入を行い、Ｐ^＋層のチャネルストッパー１３を形成する。また、Ｐ型の半導体基板５にＰやＡｓを、例えば、５０ｋｅＶ〜８０ｋｅＶ、１×１０^１４ｃｍ^−２〜２×１０^１５ｃｍ^−２で、イオン注入することにより、電荷蓄積領域１５やフローティングディフュージョン１６、及びリセットトランジスタドレイン１７の各Ｎ型の不純物層を同時に形成する。熱酸化、またはプラズマ酸化等により、転送ゲート１８やリセットゲート１０を構成するトランジスタのゲート酸化膜となるゲート酸化膜１４を、例えば、５ｎｍ〜１０ｎｍ形成する。

次に、図４の（ｂ）に示すように、熱ＣＶＤまたはプラズマ酸化等により、Ｐｏｌｙ−Ｓｉ膜を、例えば、１００ｎｍ〜２００ｎｍ堆積し、その後一般的なフォトリソグラフィ技術によって、所定のレジストパターンを形成する。そして、Ｐｏｌｙ−Ｓｉ膜を選択的にエッチングすることにより、Ｐｏｌｙ−Ｓｉ膜からなる転送ゲート１８や増幅トランジスタゲート１９やリセットゲート１０を形成する。

ここで、ゲート酸化膜１４形成後に、フローティングディフュージョン１６上の一部を開口し、Ｐｏｌｙ−Ｓｉ膜で構成される増幅トランジスタゲート１９を形成して、フローティングディフュージョン１６と増幅トランジスタゲート１９の電気的接続をとっている。

ＣＶＤ酸化膜よりなる層間絶縁膜２０を、例えば５００ｎｍ〜１０００ｎｍ形成する。そして、一般的なフォトリソグラフィ技術とエッチング技術とによって、所定の位置にコンタクト３１やコンタクト３２、及びコンタクト３３を形成する。開口されたコンタクト開口部にＷ（タングステン）のプラグを埋め込み、Ｗプラグの接続電極２３を形成し、電荷蓄積領域１５やリセットトランジスタドレイン１７との電気的接続を形成する。例えば２００ｎｍ〜３００ｎｍの膜厚のＡｌやＣｕ等よりなる配線２４と、ＣＶＤ酸化膜よりなる層間絶縁膜２１を形成する。同様の繰り返しで、配線２５、層間絶縁膜２２を形成し、多層配線の形成を終了する。ここで、接続電極２３上にコンタクトを開口し、Ｗプラグを埋め込んで接続電極２６を形成する。

図５の（ａ）において、画素毎に区画されたアルミニウム（Ａｌ）やタングステン（Ｗ）、モリブデン（Ｍｏ）などからなる膜厚１００ｎｍ〜３００ｎｍの画素電極４０を形成する。画素電極４０形成後に、画素電極４０上にプラズマＣＶＤやスパッタ、及び塗布装置で、撮像目的に応じた分光感度特性を有するα―Ｓｉ膜や無機の光導電膜等を１００ｎｍ〜１ｕｍ堆積し、光電変換膜４１を形成する。

図５の（ｂ）において、一般的なフォトリソグラフィ技術とエッチング技術とにより、画素境界部４３における光電変換膜４１をエッチングし、光電変換膜の溝４８を形成する。

図６の（ａ）において、画素境界部４３にあたる光電変換膜の溝４８を、ＣＶＤ酸化膜によって構成される絶縁膜４４で埋め込む。さらに、光電変換膜４１及び絶縁膜４４上に、スパッタやＣＶＤで、ＩＴＯやＺｎＯによって構成される例えば数１０ｎｍ〜数１００ｎｍの膜厚の透明電極４２を形成する。

図６の（ｂ）において、画素部１００上に、スパッタやＣＶＤで、例えば、膜厚１００ｎｍ〜３００ｎｍのＡｌやＷ、Ｍｏ等の金属配線４５を堆積する。次に、一般的なフォトリソグラフィ技術とエッチング技術とにより、光電変換膜４１をエッチングし、画素境界部４３における透明電極４２上に、メッシュ状の金属配線４５を形成する。

図７において、画素電極４０、光電変換膜４１、透明電極４２から成る光電変換部４６上に、平坦化膜５０，５２、オンチップカラーフィルター５１、及びオンチップマイクロレンズ５３を形成する。
[実施の形態２]
１．画素部２００の構成
図８は、本発明の実施の形態２における、固体撮像装置１の画素部２００の断面図である。

下記以外の構成は、画素部１００と同じなので説明を省略する。
光電変換膜４１の溝内の下部には、絶縁膜４７が埋め込まれている。そして、光電変換膜４１及び絶縁膜４７の上には、透明電極４２が形成されている。絶縁膜４７は、その上面が光電変換膜４１の上面より低い位置にある。また、透明電極４２の厚みが、光電変換膜４１における画素間の溝の幅の半分と比べて小さいため、光電変換膜４１の溝の内壁に透明電極４２が被着される、すなわち、溝が埋まり切らず、溝内に透明電極４２の表面により囲まれてなる凹形状部が残った状態となる。透明電極４２の凹形状部には、金属配線１４５が埋め込まれている。金属配線１４５の埋め込まれた部分も、透明電極４２の上に存在することになる。金属配線１４５の深さは、金属配線１４５の最下面が光電変換膜４１の上面より下にあって、金属配線１４５の最下面の下に、透明電極４２と絶縁膜４７とが形成できる程度でなければならない。
２．効果
画素領域６１における透明電極４２上には、透明電極４２を構成する材料より電気抵抗率の小さい材料からなる金属配線１４５が積層されているため、実施例１と同様に、画素領域中央部６５での電圧降下を抑制することができる。さらに、金属配線１４５の断面積は、実施の形態１における金属配線４５の断面積よりも大きいため、画素領域中央部６５での電圧降下をより小さくできる。

また、この構成では、画素境界部４３における透明電極４２の溝が埋まり切らず残った凹形状部に、金属配線１４５が埋め込まれている。さらに、金属配線１４５は、その最上面が光電変換膜４１の上面より下にあるように形成されるため、隣接画素からの斜め入射光を遮光でき、隣接画素からの斜め入射光によるクロストークも抑制できる。また、金属配線１４５は、その最下面の下に、透明電極４２と絶縁膜４７とが存在するよう形成されるため、透明電極４２が画素領域６１全体に拡がる構成を取ることができ、かつ電極がショートすることが無い。
３．製造方法
本発明の実施の形態２における画素部２００の製造方法について、本発明の実施の形態１との差異を中心に、要部となる工程を図９を用いて説明する。

図９（ａ）において、画素境界部４３の分離された光電変換膜４１の溝に、ＣＶＤ酸化膜よりなる絶縁膜４７を形成する。ここで、前記絶縁膜４７の膜厚は、前記画素電極４０の膜厚（例えば、１００ｎｍ〜３００ｎｍ）より厚く形成する。次に、光電変換膜４１及び画素境界部４３における、光電変換膜４１の溝の下部の絶縁膜４７上であって、溝内の光電変換膜４１側壁に、スパッタやＣＶＤでＩＴＯやＺｎＯからなる透明電極４２を、例えば数１０ｎｍ〜数１００ｎｍの膜厚で形成する。

次に、図９（ｂ）において、透明電極４２上に、スパッタやＣＶＤに基づき、例えば１００ｎｍ〜３００ｎｍの膜厚でＡｌやＷ、Ｍｏ等の金属を堆積する。一般的なフォトリソグラフィ技術とエッチング技術とによって金属をエッチングし、溝内に金属膜を形成し、画素境界部４３の透明電極４２上に、メッシュ状の金属配線４５を形成する。
[実施の形態３]
１．画素部３００の構成
図１０は、本発明の実施の形態３における、固体撮像装置１の画素部３００の断面図である。

下記以外の構成は、画素部１００と同じなので説明を省略する。
画素部３００において、光電変換膜４１は、画素境界部４３によって画素毎に区画されている。画素境界部４３の上には、絶縁膜２８が形成されている。絶縁膜２８の側壁には、画素電極４０と同一材料により構成された側壁画素電極３９が、絶縁膜２８の上部を残して形成された構造となっている。

絶縁膜２８を遮光材料で形成した場合、隣接画素からの斜め入射光を遮光できるため、隣接画素からの斜め入射光によるクロストークを抑制できる。
２．製造方法
本発明の実施の形態３における、画素部３００の製造方法について、本発明の実施の形態１との差異を中心に、図１１，１２を用いて、要部となる工程を説明する。

図１１（ａ）において、層間絶縁膜２２形成後に、ＣＶＤ法に基づき、酸化膜よりなる絶縁膜２８を、例えば１００ｎｍ〜１ｕｍ堆積し、一般的なフォトリソグラフィ技術とエッチング技術とによって、画素境界部４３と同等の分離幅を持つ所定の形状の絶縁膜２８を形成する。

次に、図１１（ｂ）において、絶縁膜２８を形成後に、ＡｌやＷ、Ｍｏ等からなる金属配線を画素部、及び絶縁膜２８の側壁部に１００ｎｍ〜３００ｎｍ堆積し、一般的なフォトリソグラフィ技術とエッチング技術とによって、所定の形状の画素電極４０と側壁画素電極３９を形成する。画素電極４０の面積は、画素境界部４３における絶縁膜２８の幅で決まる。画素間の分離幅を画素サイズの１０％〜２０％とすれば、開口率は６４％〜８１％と見積もられる。

図１２（ａ）において、画素電極４０、及び側壁画素電極３９形成後に、画素電極４０、及び側壁画素電極３９上に、プラズマＣＶＤやスパッタ、及び塗布装置で、撮像目的に応じた分光感度特性を有するα―Ｓｉ膜や無機の光電変換膜、及び有機の光電変換膜を、例えば１００ｎｍ〜１ｕｍ堆積し、光電変換膜４１を形成する。

次に図１２（ｂ）において、光電変換膜４１、及び画素境界部４３の絶縁膜２８上に、スパッタやＣＶＤでＩＴＯやＺｎＯからなる透明電極４２を、例えば数１０ｎｍ〜数１００ｎｍ堆積して形成する。さらに透明電極４２上であって、絶縁膜２８の上方に金属配線４５を形成する。
[その他の事項]
１．金属配線の形状
本発明に係る実施例では、金属配線４５の形状を、すべての隣接する画素部１００の間を通るという図１３(ａ)で示すメッシュ状としてきた。この場合、金属配線４５の断面積が増えるので、画素領域中央部６５の電圧降下が、効果的に抑制される。しかしながら、図１３（ｂ）で示すストライプ状を選択すると、製造工程で金属配線４５を形成することが簡便であるという利点がある。また、図１３（ｃ）で示す複数の画素部１００をまとめて金属配線４５で囲むような形状をとれば、金属配線４５に費やす材料が小さくなるので、コスト削減が期待できる。図１３（ｄ）で示す画素領域中央部６５にある画素部１００の周囲にのみメッシュ状の金属配線４５を形成し、他の金属配線４５の少なくとも一部を、画素領域周辺部６６へ繋ぐような形状をとれば、特に電圧降下の影響が顕著となる画素領域中央部６５の電圧降下を抑制しつつ、コスト削減も図ることができる。このように一部の隣接する画素の間を通る形状をとってもよい。また、画素領域６１の少なくとも一部にのみ金属配線４５が形成されても、同様の効果が得られる。
２．その他
なお、本発明に係る固体撮像装置の構成などは、上記実施の形態に係る固体撮像装置１の構成に限定されるものではなく、本発明の効果を奏する範囲において、種々の変形および応用が可能である。そして、技術的思想を逸脱しない範囲において、上述の各工程で使用したプロセスを他の等価なプロセスに置換することが可能である。また、工程順を入れ替えることも、材料種を変更することも可能である。

例えば、画素の配置については、実施の形態で示したマトリクス状（行列状）の配列の他に、画素を４５°回転させ配列するといった構成を取ることができる。カラーフィルターについては、原色ベイヤー配列や補色市松配列等の配列を選択できる。金属配線４５の材料は、銅、アルミニウムなどの他にＷ、Ｍｏ、Ｔｉ等も選択できる。

本発明は、デジタルカメラ等に利用でき、画質の劣化が抑制された固体撮像装置を実現するのに有用である。

１固体撮像装置
５半導体基板
１５電荷蓄積領域
１６フローティングディフュージョン
４０画素電極
４１光電変換膜
４２透明電極
４４絶縁膜
４５金属配線
１００画素部
２００画素部
３００画素部
４００画素部

Claims

複数の画素が二次元配置されてなる画素領域を有する固体撮像装置であって、
半導体基板と、
前記半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成された下部電極と、
前記下部電極上に形成された光電変換膜と、
前記光電変換膜上に形成された透光性を有する上部電極と、
を有し、
前記上部電極は画素領域全体に拡がっており、
前記上部電極における少なくとも一部には、隣接する画素の間を通り、前記上部電極を構成する材料よりも電気抵抗率が小さい材料からなる金属配線が積層されている
ことを特徴とする固体撮像装置。
前記光電変換膜と前記下部電極とは画素毎に区画されており、
隣接する画素における互いの前記光電変換膜間に、絶縁膜が介挿されている
ことを特徴とする請求項１に記載の固体撮像装置。
前記絶縁膜はその上面が、前記光電変換膜の上面より低く位置するよう形成されており、
前記光電変換膜の側壁と前記絶縁膜の上面とで溝が構成されており、
前記上部電極は、前記溝の内壁に沿って形成されており、
前記溝内には前記上部電極の表面により囲まれてなる凹形状部が残っており、
前記金属配線は、前記凹形状部に埋め込まれている
ことを特徴とする請求項２に記載の固体撮像装置。
前記絶縁膜が介挿されているのは、前記隣接する画素間における、前記光電変換膜の間の一部であって、
前記絶縁膜と前記光電変換膜の間には、
前記下部電極と同一材料により構成され前記下部電極と電気的に接続が図られた側壁画素電極が、前記絶縁膜の側壁上部を残して形成されている
ことを特徴とする請求項２に記載の固体撮像装置。
前記絶縁膜は、遮光性を有する
ことを特徴とする請求項２〜４のいずれかに記載の固体撮像装置。
前記金属配線は、
前記半導体基板表面を平面視したとき、前記上部電極の表面がメッシュ状またはストライプ状に形成されている
ことを特徴とする請求項１〜５のいずれかに記載の固体撮像装置。
複数の画素が二次元配置されてなる画素領域を有する固体撮像装置の製造方法であって、
半導体基板上に、層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、下部電極を形成する工程と、
前記下部電極上に、光電変換膜を形成する工程と、
前記光電変換膜上に、透光性を有する上部電極を、画素領域全体に拡がるよう、形成する工程と、
前記上部電極上における少なくとも一部には、隣接する画素の間を通り、前記上部電極を構成する材料よりも電気抵抗率が小さい材料からなる金属配線を積層する工程とを含む
ことを特徴とする固体撮像装置の製造方法。
前記下部電極を形成する工程では、前記下部電極を画素毎に区画した状態で形成し、
前記光電変換膜を形成する工程では、前記光電変換膜を画素毎に区画した状態で形成するものであって、
前記光電変換膜を形成する工程の後であって、
前記金属配線を積する工程の前に、
隣接する画素の前記光電変換膜間を埋め込むように絶縁膜を形成する工程と、
前記絶縁膜の上面が、前記光電変換膜の上面より低い位置に配置されるよう、前記絶縁膜の一部を除去する工程とを含む
ことを特徴とする請求項７に記載の固体撮像装置の製造方法。
前記層間絶縁膜を形成する工程の後であって、
前記下部電極を形成する工程の前に、
隣接する画素の間である画素境界部の前記層間絶縁膜の上に、絶縁膜を立設する工程を含み、
前記絶縁膜を立設する工程の後であって、
前記光電変換膜を形成する工程の前に、
前記下部電極と同一材料により構成され、前記下部電極と電気的に接続が図られた側壁画素電極を、前記絶縁膜の側壁に対し、その上部を除いた部分に被着させる工程を含み、
前記金蔵配線を積層する工程では、前記隣接する画素の間の前記絶縁膜上に、前記金属配線を積層する
ことを特徴とする請求項７に記載の固体撮像装置の製造方法。