JP2012059832A5 - - Google Patents

Description

本発明の一実施の形態に係るＷＬＣＭの概略構成を表す断面図である。 図１に示したＷＬＣＭにおけるシリコン基板の表面および裏面の概略構成を表す平面図である。 図１に示したＷＬＣＭの製造方法を工程順に示す断面図である。 図３に続く工程を示す断面図である。 図４に続く工程を示す断面図である。 図５に続く工程を示す断面図である。 図６（Ｄ）に示した工程後のシリコン基板の裏面の構成を表す平面図である。 図６に続く工程を示す断面図である。 図８に続く工程を示す断面図である。 図９に続く工程を示す断面図である。 図１０に続く工程を示す平面図である。 図１１に示した工程により形成されるＷＣＳＰの断面図である。 図１１に続く工程を示す断面図である。 図１３に続く工程を説明するための模式図である。 変形例１に係る配線層形成工程を工程順に示す平面図および断面図である。

（７．半田ボール形成工程）
次いで、図１０に示したように、再配線層１６の半田用ランド１６ｃのうち封止樹脂層１８の開口１８ａおよび電磁遮光シールド膜３０ａの開口３０ａ１により露出した領域に、半田ボール１７を形成する。

Claims (18)

1. 支持基板と、
   前記支持基板の第１主面に形成された機能素子および第１の接合部と、
   前記機能素子および前記第１の接合部を挟んで前記支持基板に対向配置された封止基板と、
   前記支持基板の第２主面側に設けられた第２の接合部と、
   前記支持基板を貫通して設けられ、前記第１および第２の接合部を電気的に接続させる貫通電極とを備え、
   前記支持基板の各主面と直交する側面全体が第１の電磁シールド膜で塗装されている
   半導体パッケージ。
2. 前記第１の電磁シールド膜は遮光性を有する
   請求項１に記載の半導体パッケージ。
3. 前記第１の電磁シールド膜はカーボンブラックよりなる
   請求項２に記載の半導体パッケージ。
4. 前記貫通電極は、
   前記支持基板の前記第１の接合部に対向して設けられた貫通孔と、
   前記貫通孔において前記第１の接合部に接続されると共に、前記貫通孔の内部から前記第２主面上の前記第２の接合部の形成領域まで延設された配線層とを有する
   請求項１ないし請求項３のいずれか１項に記載の半導体パッケージ。
5. 前記配線層の一部が前記側面に露出し、前記第１の電磁シールド膜と接続されている
   請求項４に記載の半導体パッケージ。
6. 前記支持基板の第２主面側に、前記第２の接合部に対応して開口を有する第２の電磁シールド膜が設けられている
   請求項４に記載の半導体パッケージ。
7. 前記第２の電磁シールド膜は遮光性を有する
   請求項６に記載の半導体パッケージ。
8. 前記機能素子は受光素子である
   請求項１に記載の半導体パッケージ。
9. 機能素子および第１の接合部を第１主面に有する支持基板に封止基板を貼り合わせる工程と、
   前記支持基板の前記第１の接合部に対応する領域に貫通電極を形成する工程と、
   前記支持基板の第２主面側に、前記貫通電極に電気的に接続される第２の接合部を形成する工程と、
   前記支持基板の各主面と直交する側面全体に、導電材料を塗布することにより第１の電磁シールド膜を形成する工程と
   を含む半導体パッケージの製造方法。
10. 前記第１の電磁シールド膜を形成する工程において、前記導電材料として遮光性を有する材料を用いる
    請求項９に記載の半導体パッケージの製造方法。
11. 前記導電材料としてカーボンブラックを用いる
    請求項１０に記載の半導体パッケージの製造方法。
12. 前記貫通電極を形成する工程では、
    前記支持基板の前記第１の接合部に対向して第１の貫通孔を形成した後、
    配線層を、前記第１の貫通孔において前記第１の接合部に接触させると共に、前記貫通孔の内部から前記第２主面上の前記第２の接合部の形成領域まで連続的に形成する
    請求項９ないし請求項１１のいずれか１項に記載の半導体パッケージの製造方法。
13. 前記支持基板の第２主面側に、前記第２の接合部に対応して開口を有する第２の電磁シールド膜を形成する
    請求項１２に記載の半導体パッケージの製造方法。
14. 前記第２の電磁シールド膜として遮光性を有する材料を用いる
    請求項１３に記載の半導体パッケージの製造方法。
15. 前記支持基板は、各々が前記機能素子を含む複数のチップからなるウェハであり、
    前記貫通電極を形成する工程および前記第２の接合部を形成する工程をウェハレベルで行い、
    前記第２の接合部を形成した後、ダイシング工程を経て前記第１のシールド膜を形成する
    請求項９に記載の半導体パッケージの製造方法。
16. 前記貫通電極を形成する工程において、前記配線層の一部を隣接するチップ間において繋げて形成することにより、ダイシング後のチップの側面に前記配線層の一部を露出させる
    請求項１５に記載の半導体パッケージの製造方法。
17. 前記貫通電極を形成する工程において、
    前記支持基板のダイシングラインに対応する領域に第２の貫通孔を形成した後、
    前記配線層の一部を、前記第１の貫通孔から前記第２の貫通孔の内部まで連続的に形成する
    請求項１６に記載の半導体パッケージの製造方法。
18. 支持基板と、
    前記支持基板の第１主面に形成された受光素子および第１の接合部と、
    前記受光素子および前記第１の接合部を挟んで前記支持基板に対向配置された封止基板と、
    前記支持基板の第２主面側に設けられた第２の接合部と、
    前記支持基板を貫通して設けられ、前記第１および第２の接合部とを電気的に接続させる貫通電極と、
    前記封止基板上に設けられたレンズユニットとを備え、
    前記支持基板の各主面と直交する側面全体が第１の電磁シールド膜で塗装されている
    光学モジュール。