Nothing Special   »   [go: up one dir, main page]

JP2012049633A - 無瞬断切替機能を備えた伝送装置および伝送路無瞬断切替方法 - Google Patents

無瞬断切替機能を備えた伝送装置および伝送路無瞬断切替方法 Download PDF

Info

Publication number
JP2012049633A
JP2012049633A JP2010187498A JP2010187498A JP2012049633A JP 2012049633 A JP2012049633 A JP 2012049633A JP 2010187498 A JP2010187498 A JP 2010187498A JP 2010187498 A JP2010187498 A JP 2010187498A JP 2012049633 A JP2012049633 A JP 2012049633A
Authority
JP
Japan
Prior art keywords
path
transmission
signal
bip
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010187498A
Other languages
English (en)
Other versions
JP5533433B2 (ja
Inventor
Motoaki Okumura
元昭 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010187498A priority Critical patent/JP5533433B2/ja
Publication of JP2012049633A publication Critical patent/JP2012049633A/ja
Application granted granted Critical
Publication of JP5533433B2 publication Critical patent/JP5533433B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

【課題】低次パスについて回線品質がよい方の伝送路に確実に無瞬断切替を行う。
【解決手段】第1伝送路を介して受信された低次パスの信号を対象としたBIP−8演算結果とパスオーバヘッドに設定されているBIP−8演算結果とを比較することによって回線品質を判定し、二つの伝送路のうちの第2伝送路を介して受信された低次パスの信号を対象としたBIP−8演算結果とパスオーバヘッドに設定されているBIP−8演算結果とを比較することによって回線品質を判定し、第1伝送路を介して受信された信号と第2伝送路を介して受信された信号とを、パスオーバヘッドに設定されているマルチフレーム識別データを用いて同期させて出力し、出力した信号のうちのいずれかの信号を選択し、当該選択している信号に対応する方の回線品質判定処理で回線品質の劣化が検出された場合に、選択する信号を他方の信号に切り替える。
【選択図】図5

Description

本発明は、SDH/SONET伝送システムにおける低次パスの伝送路無瞬断切替を行う無瞬断切替機能を備えた伝送装置および伝送路無瞬断切替方法に関する。
SDH/SONET(Synchronous Digital Hierarchy/Synchronous Optical Network )伝送システムにおいて、伝送装置が、PDH(Plesiochronous Digital Hierarchy)信号によって通信を行うPDH伝送装置に接続されるとき、SDH/SONETの伝送装置は、PDH伝送装置から送信されてくる複数の通信を多重化し、複数の伝送路を介して多重化したSDH信号の伝送を行う。多重化されたSDH信号の伝送において、伝送路上にエラーが検出された場合には、伝送装置は、多重化する前の元の通信単位で、受信するSDH信号の伝送路を切り替えることが好ましい。
図6は、一般的なSDH/SONET伝送システムにおける伝送装置の送信部の構成を示すブロック図である。図7は、一般的なSDH/SONET伝送システムにおける伝送装置の受信部の構成を示すブロック図である。図6および図7を参照して、一般的なSDH/SONET伝送システムにおける伝送装置の構成例を説明する。図6および図7に示す伝送装置では、VC(Virtual Container )−11パス、VC−12パスまたはVC−2パスなどの低次パスでPDH信号が伝送される。
送信部401では、例えば、受信インタフェース部110が、PDH伝送装置(図示せず)からPDH信号を受信する。OH挿入部120は、受信したPDH信号に対してPOH(Path OverHead )を付加した後、SDH信号にマッピングする。低次パスのPOHは、V5バイト121、J2バイト122、N2バイト123およびK4バイト124を含む。OH挿入部120は、パストレース機能生成部140、タンデムコネクション機能生成部141および切替制御機能生成部142が生成したデータをPOHに挿入する。その後、POHが付加されたPDH信号はSDH信号に多重化され、分岐部150に出力される。分岐部150に出力されたSDH信号は分岐されて、送信インタフェース部160,161から、異なる伝送路に送出される。
受信部402では、例えば、受信インタフェース部210,211が、異なる伝送路を介してSDH信号を受信する。OH抽出部220は、受信インタフェース部210が受信したSDH信号における低次パスの信号のPOHからデータを抽出し、パストレース機能抽出部240、タンデムコネクション機能抽出部241および切替制御機能抽出部242に抽出したデータを出力する。そして、OH抽出部220は、受信した信号を選択部260に出力する。
OH抽出部225は、受信インタフェース部211が受信したSDH信号における低次パスの信号のPOHからデータを抽出し、パストレース機能抽出部245、タンデムコネクション機能抽出部246および切替制御機能抽出部247に抽出したデータを出力する。そして、OH抽出部225は、受信した信号を選択部260に出力する。
選択部260は、OH抽出部220,225から入力された二つの信号のうちのどちらかを選択する。送信インタフェース部270は、選択部260によって選択された信号をPDH信号にデマッピングし、デマッピングしたPDH信号を伝送装置に接続されているPDH伝送装置(図示せず)に送出する。
このような伝送装置では、信号の受信対象の伝送路(現用系の伝送路)の回線品質が低下すると、信号の連続性が損なわれないようにして受信対象を他方の伝送路(予備系の伝送路)に切り替えることによって、伝送路の無瞬断切替が実現される。
伝送路無瞬断切替のトリガの多くは、伝送路上のエラー混入である。伝送路上のエラー混入を検出する誤り検出機能として、ITU−T勧告G.707では、高次パスの場合にはBIP(Bit Interleaved Parity)−8が規定され、低次パスの場合にはBIP−2が規定されている。特許文献1には、SDH/SONET伝送システムにおける高次パスの伝送路無瞬断切替を行う伝送装置が記載されている。
特許文献1に記載された伝送装置の送信部では、高次パスのPOHにマルチフレーム識別データを付加してSDH信号を送信する。特許文献1に記載された伝送装置の受信部では、受信した信号を遅延メモリに一時格納するとともに、高次パスのPOHに挿入されたマルチフレーム識別データにもとづいてマルチフレーム同期を行うことによって高次パスの伝送路無瞬断切替を行う。
特許文献2には、送信側で高次パスのPOHにマルチフレーム識別データを付加してSDH信号を送信し、受信側で高次パスのPOHに挿入されたマルチフレーム識別データにもとづいてマルチフレーム同期を行うとともに、高次パスのPOHにおけるB3バイトに設定されるパリティ演算結果を用いて伝送路無瞬断切替を行う伝送システムが記載されている。
特開2004−186980号公報(段落0010−0012) 特開2005−260820号公報(段落0038−0040)
特許文献1には、遅延メモリとPOHに設定されたマルチフレーム識別データを用いて伝送路無瞬断切替を行うことが記載されているが、何を伝送路切替の契機にするのかについては記載されていない。特許文献2には、POHに設定されたパリティ演算結果を用いてエラーが検出されたことを伝送路切替の契機にすることが記載されているが、切替の対象はVC−4パスなどの高次パスである。
そこで、本発明は、第1の伝送路と第2の伝送路とを有する伝送システムにおいて低次パスについて回線品質がよい方の伝送路に確実に無瞬断切替を行うことができる伝送装置および伝送路無瞬断切替方法を提供することを目的とする。
本発明による伝送装置は、PDH信号を多重化したSDH信号を二つの伝送路に送出する伝送装置であって、PDH信号をSDH信号にマッピングする際に付加されるパスオーバヘッドにマルチフレーム識別データと低次パスの信号にもとづくBIP−8演算結果とを設定するデータ設定手段と、二つの伝送路のうちの第1伝送路を介して受信された低次パスの信号を対象としてBIP−8演算を実行して得られたBIP−8演算結果とパスオーバヘッドに設定されているBIP−8演算結果とを比較することによって回線品質を判定する第1回線品質判定手段と、二つの伝送路のうちの第2伝送路を介して受信された低次パスの信号を対象としてBIP−8演算を実行して得られたBIP−8演算結果とパスオーバヘッドに設定されているBIP−8演算結果とを比較することによって回線品質を判定する第2回線品質判定手段と、第1伝送路を介して受信された信号と第2伝送路を介して受信された信号とを、パスオーバヘッドに設定されているマルチフレーム識別データを用いて同期させて出力する同期手段と、同期手段が出力する信号のうちのいずれかの信号を選択し、第1回線品質判定手段と第2回線品質判定手段とのうちの当該選択している信号に対応する方の回線品質判定手段が回線品質の劣化を検出した場合に、選択する信号を他方の信号に切り替える選択手段とを備えたことを特徴とする。
本発明による伝送路無瞬断切替方法は、PDH信号をSDH信号にマッピングする際に付加されるパスオーバヘッドにマルチフレーム識別データと低次パスの信号にもとづくBIP−8演算結果とを設定して二つの伝送路に送出し、二つの伝送路のうちの第1伝送路を介して受信された低次パスの信号を対象としてBIP−8演算を実行して得られたBIP−8演算結果とパスオーバヘッドに設定されているBIP−8演算結果とを比較することによって回線品質を判定する第1回線品質判定処理を実行し、二つの伝送路のうちの第2伝送路を介して受信された低次パスの信号を対象としてBIP−8演算を実行して得られたBIP−8演算結果とパスオーバヘッドに設定されているBIP−8演算結果とを比較することによって回線品質を判定する第2回線品質判定処理を実行し、第1伝送路を介して受信された信号と第2伝送路を介して受信された信号とを、パスオーバヘッドに設定されているマルチフレーム識別データを用いて同期させて出力し、出力した信号のうちのいずれかの信号を選択し、第1回線品質判定処理と第2回線品質判定処理とのうちの当該選択している信号に対応する方の回線品質判定処理で回線品質の劣化が検出された場合に、選択する信号を他方の信号に切り替えることを特徴とする。
本発明によれば、第1の伝送路と第2の伝送路とを有する伝送システムにおいて低次パスについて回線品質がよい方の伝送路に確実に無瞬断切替を行うことができる。
本発明による伝送装置を適用することが可能な伝送システムの構成例を示すブロック図である。 図1に示す伝送装置の送信部の構成を示すブロック図である。 図1に示す伝送装置の受信部の構成を示すブロック図である。 VCのフレーム構成例を示す説明図である。 本発明による伝送装置の主要部を示すブロック図である。 一般的なSDH/SONET伝送システムにおける伝送装置の送信部の構成を示すブロック図である。 一般的なSDH/SONET伝送システムにおける伝送装置の受信部の構成を示すブロック図である。
図1は、本発明による伝送装置を適用することが可能な伝送システムの構成例を示すブロック図である。図2は、図1に示す伝送装置の送信部の構成を示すブロック図である。図3は、図1に示す伝送装置の受信部の構成を示すブロック図である。図1〜図3を参照して、本実施形態の伝送装置の構成を説明する。図1および図2に示す伝送装置では、VC−11パス、VC−12パスまたはVC−2パスなどの低次パスでPDH信号が伝送される。
図1に示す伝送装置100は、送信部101および受信部102を備える。伝送装置200は、送信部201および受信部202を備える。伝送装置100と伝送装置200とは、伝送路301,302を介して対向し、SDH信号を伝送する。また、伝送装置100,200には、PDH信号を送受信するPDH伝送装置(図示せず)が接続される。
図2を参照して、送信部101の構成を説明する。送信部101は、伝送装置100がPDH伝送装置から受信したPDH信号に対してPOHを付加した後、SDH信号にマッピングし、当該SDH信号を分岐させて、異なる伝送路301,302を介して伝送装置200に送出する。
送信部101は、受信インタフェース部110、OH挿入部120、挿入制御部130、パストレース機能生成部140、タンデムコネクション機能生成部141、切替制御機能生成部142、マルチフレーム生成部143、BIP−8演算部144、分岐部150、および送信インタフェース部160,161を備える。
受信インタフェース部110は、SDH信号を受信する。受信インタフェース部110は、受信したSDH信号をOH挿入部120に出力する。
図4は、VCのフレーム構成例を示す説明図である。図4に示すVCの構成は、ITU−T勧告G.707によって規定されたVC−11、VC−12、VC−2のフレーム構成である。図4に示すVCのPOHにおけるV5、J2、N2、K4の各バイトは、図2に示すV5バイト121、J2バイト122、N2バイト123、K4バイト124に対応している。
OH挿入部120は、受信インタフェース部110から入力したPDH信号に、POH(V5バイト121、J2バイト122、N2バイト123およびK4バイト124のオーバヘッドバイトを含む。)を付加する。OH挿入部120は、挿入制御部130の制御に従って、所定のデータをオーバヘッドバイトに設定する。その後、POHが付加されたPDH信号はSDH信号に多重化され、分岐部150に出力される。
挿入制御部130は、マッピングパストレース機能生成部140、タンデムコネクション機能生成部141、切替制御機能生成部142、マルチフレーム生成部143およびBIP−8演算部144から入力されるデータを、POHのオーバヘッドバイトのどのバイトに挿入するかを制御する。挿入制御部130は、マッピングパストレース機能生成部140、タンデムコネクション機能生成部141、切替制御機能生成部142、マルチフレーム生成部143およびBIP−8演算部144から入力されたデータとともに、それらのデータをどのオーバヘッドバイトに設定するのかを示す情報を挿入制御部130に出力する。
パストレース機能生成部140は、パストレース機能のためのデータを生成する。タンデムコネクション機能生成部141は、タンデムコネクション機能のためのデータを生成する。切替制御機能生成部142は、低次パスの切替制御に使用されるデータを生成する。例えば、低次パスの切替制御に使用されるデータには、データフレームのどこに、どの低次パスからのデータが積まれているのかを特定可能なデータが含まれる。マルチフレーム生成部143は、マルチフレーム識別データ(以下、マルチフレームという。)を生成する。マルチフレーム生成部143によって生成されたマルチフレームは、受信部102で、SDH信号の同期をとるために用いることができる。マッピングパストレース機能生成部140、タンデムコネクション機能生成部141、切替制御機能生成部142、マルチフレーム生成部143によって生成されたデータは、挿入制御部130に出力される。
BIP−8演算部144は、OH挿入部120から出力される低次パスの信号に対して、BIP−8の誤り監視演算を行う。BIP−8は、高次パスやセクションの誤り監視に用いられるパリティチェックの方式であり、一般に低次パスで用いられるBIP−2よりも監視精度が高い。BIP−8演算部144による誤り監視演算の演算結果を示すデータは、誤り監視データとして、挿入制御部130に出力される。
挿入制御部130は、マルチフレーム生成部143が生成したマルチフレームと誤り監視データとを、POHのいずれのオーバヘッドバイトに挿入するのかを決定する。一例として、タンデムコネクション機能を使用しない場合には、N2バイトに挿入することに決定する。また、マルチフレームを、K4バイトの空きビットに挿入することに決定する。
分岐部150は、OH挿入部120から入力されたSDH信号を分岐させ、送信インタフェース部160,161に出力する。
送信インタフェース部160,161は、分岐部150から入力されたSDH信号を、それぞれの伝送路301,302に送出する。例えば、送信インタフェース部160は、伝送路301にSDH信号を送出する。送信インタフェース部161は、伝送路302にSDH信号を送出する。
図3を参照して、受信部102の構成を説明する。受信部102は、伝送装置200から異なる伝送路301,302を介してSDH信号を受信する。そして、SDH信号をPDH信号にデマッピングしてPDH伝送装置に送出する。
受信部102は、受信インタフェース部210,211、OH抽出部220,225、抽出制御部230,231、パストレース機能生成部240,245、タンデムコネクション機能生成部241,246、切替制御機能生成部242,247、マルチフレーム生成部243,248、BIP−8演算部244,249、無瞬断切替部250、選択部260、および送信インタフェース部270,271を備える。
受信インタフェース部210,211のそれぞれは、いずれかの伝送路301,302を介してSDH信号を受信する。例えば、受信インタフェース部210は、伝送路301から受信したSDH信号をOH抽出部220に出力する。受信インタフェース部211は、伝送路302から受信したSDH信号をOH抽出部225に出力する。
OH抽出部220は、受信インタフェース部210から入力されたPOHのオーバヘッドバイト(V5バイト221、J2バイト222、N2バイト223、K4バイト224を含む。)からデータを抽出する。OH抽出部220は、抽出したオーバヘッドバイトのデータを抽出制御部230に出力する。OH抽出部220は、受信インタフェース部210から入力された信号を、無瞬断切替部250のマルチフレーム同期部251および遅延メモリ252に出力する。
抽出制御部230は、OH抽出部220から入力されたデータを、パストレース機能抽出部240、タンデムコネクション機能抽出部241、切替制御機能抽出部242、マルチフレーム抽出部243およびBIP−8演算抽出部244のうちのデータを使用する部分に出力する。
パストレース機能抽出部240は、抽出制御部230によって入力されたデータから、パストレース機能のためのデータを抽出する。切替制御機能抽出部242は、抽出制御部230によって入力されたデータから、低次パスの切替制御機能に使用されるデータを抽出する。
例えば、受信インタフェース部211が受信した信号において、POHのN2バイト221にBIP−8の誤り監視データが設定されている場合には、抽出制御部230は、OH抽出部220が抽出したN2バイト221のデータをBIP−8演算抽出部244に出力する。また、マルチフレームがK4バイト224に設定されている場合には、抽出制御部230は、OH抽出部220が抽出したK4バイト221のデータをマルチフレーム抽出部243に出力する。
BIP−8演算抽出部244は、抽出制御部230によって入力されたデータから、SDH信号の送信元で挿入された誤り監視データを抽出する。また、BIP−8演算抽出部244は、受信された低次パスの信号を対象としてBIP−8演算を行う。そして、BIP−8演算抽出部244は、抽出した誤り監視データと演算結果とを比較して、受信インタフェース部210が受信した低次パスの信号に対して伝送路のエラー(誤り)が発生していないか判定する。BIP−8演算抽出部244は、誤り監視の判定結果を選択部260に出力する。マルチフレーム抽出部243は、抽出制御部230によって入力されたデータから、マルチフレーム位相の検出を行う。マルチフレーム抽出部243は、マルチフレーム位相の検出結果をマルチフレーム同期部251に出力する。
OH抽出部225は、受信インタフェース部211から入力されたPOHのオーバヘッドバイト(V5バイト226、J2バイト227、N2バイト228、K4バイト229を含む。)からデータを抽出する。OH抽出部225は、抽出したオーバヘッドバイトのデータを抽出制御部231に出力する。そして、OH抽出部225は、受信インタフェース部211から入力された信号を、無瞬断切替部250のマルチフレーム同期部253および遅延メモリ254に出力する。
抽出制御部231は、OH抽出部220から入力されたデータを、パストレース機能抽出部245、タンデムコネクション機能抽出部246、切替制御機能抽出部247、マルチフレーム抽出部248およびBIP−8演算抽出部249のうちのデータを使用する部分に出力する。パストレース機能抽出部245、タンデムコネクション機能抽出部246、切替制御機能抽出部247、マルチフレーム抽出部248およびBIP−8演算抽出部249の機能は、それぞれ、パストレース機能抽出部240、タンデムコネクション機能抽出部241、切替制御機能抽出部242、マルチフレーム抽出部243、BIP−8演算抽出部244の機能と同様である。
無瞬断切替部250は、マルチフレーム同期部251,253、遅延メモリ252,254、および遅延制御部255を含む。無瞬断切替部250は、OH抽出部220およびOH抽出部225から入力された低次パスの信号のマルチフレーム位相を一致させる。無瞬断切替部250は、マルチフレーム位相を合わせた低次パスの信号を選択部260に送信する。
マルチフレーム同期部251は、マルチフレーム抽出部243によって検出されたマルチフレーム位相の検出結果にもとづいて、OH抽出部220から入力された信号に対するマルチフレーム位相情報を遅延制御部255に出力する。マルチフレーム同期部253は、マルチフレーム抽出部248によって検出されたマルチフレーム位相の検出結果にもとづいて、OH抽出部225から入力された信号に対するマルチフレーム位相情報を遅延制御部255に出力する。
遅延メモリ252は、OH抽出部220から出力された信号を一時的に蓄積する。遅延メモリ254は、OH抽出部225から出力された信号を一時的に蓄積する。遅延メモリ252,254に格納された信号は、遅延制御部255による遅延制御に従って、選択部260に出力される。
遅延制御部255は、マルチフレーム同期部251,253から入力された二つのマルチフレーム位相情報にもとづいて、遅延メモリ252,254から読み出される信号のマルチフレーム位相が一致するように、遅延メモリ252,254に格納された信号の遅延量の制御(遅延制御)を行う。例えば、遅延制御部255は、遅延制御によって、遅延メモリ252,254に格納されているそれぞれの信号の出力タイミングを調節する。なお、遅延制御部255による信号の遅延量の遅延制御には、マルチフレーム位相情報を利用した信号の同期制御として一般的に利用されている制御を用いることができる。
そして、遅延制御部255は、調節した出力タイミングで、遅延メモリ252,254が格納している信号を選択部260に出力する。その結果、遅延メモリ252,254によって二つの信号の遅延差は吸収され、選択部260に出力される二つの信号は、マルチフレーム位相の同期がとられた状態になる。
選択部260は、所定の伝送路切替条件に従って、無瞬断切替部250から入力された二つの信号(伝送路301を介して受信されたSDH信号にもとづく信号と、伝送路302を介して受信されたSDH信号にもとづく信号)のうちの1つを選択する。なお、所定の伝送路切替条件は、例えば、受信インタフェース部210が受信したSDH信号に対するBIP−8演算抽出部244による誤り監視の判定結果と、受信インタフェース部211が受信したSDH信号に対するBIP−8演算抽出部249による誤り監視の判定結果とにもとづいて決定される。
例えば、選択部260は、伝送路301を介して受信された信号を選択して出力しているときに(具体的には、遅延メモリ252の出力を選択しているときに)、BIP−8演算抽出部244による誤り監視の判定結果が回線品質の劣化(例えば、あらかじめ決められているしきい値よりも低下)を示した場合には、伝送路302を介して受信された信号を選択して出力する状態に切り替わる。また、選択部260は、伝送路302を介して受信された信号を選択して出力しているときに(具体的には、遅延メモリ254の出力を選択しているときに)、BIP−8演算抽出部248による誤り監視の判定結果が回線品質の劣化(例えば、あらかじめ決められているしきい値よりも低下)を示した場合には、伝送路301を介して受信された信号を選択して出力する状態に切り替わる。その結果、選択部260は、対向する伝送装置200から受信するSDH信号の伝送路を、エラーが検出されない可能性が高い伝送路に切り替えることができる。なお、所定の伝送路切替条件は、BIP−8演算抽出部244,249による誤り監視の判定結果以外の既存の制御等に従って決定されてもよい。
送信インタフェース部270は、選択部260によって選択された信号をPDH信号にデマッピングし、デマッピングしたPDH信号をPDH伝送装置に送信する。
以上のように、本実施形態では、伝送装置100の送信部101において、PDH伝送装置から受信したPDH信号に対して、PDH信号をSDH信号にマッピングするときに付加されるオーバヘッドバイトにマルチフレームを挿入し、異なる伝送路301,302を介して伝送装置200にSDH信号を送信する。伝送装置200の受信部202では、異なる伝送路301,302を介して伝送装置100から受信した低次パスの信号に対して、低次パスのPOHから抽出したマルチフレームの同期をとり、マルチフレーム位相が一致するように遅延制御を行う。その結果、瞬断を発生させることなく低次パスの伝送路を切り替える(例えば、無瞬断で伝送路301から伝送路302に伝送路を切り替える)ことができる。
また、本実施形態では、受信部102において、BIP−8演算抽出部244,249が、低次パスのPOHから抽出した誤り監視データを用いてBIP−8による誤り監視を行うので、従来の低次パス用に規定されていたBIP−2による誤り監視と比較して、誤り監視の精度を向上させることができる。
さらに、このような伝送装置では、上述したようにBIP−8による誤り監視演算によって誤り監視の精度を向上することによって、より確実に伝送路の誤りを検出することができるので、受信部102の選択部260は、低次パスについて回線品質がよい方の伝送路に確実に無瞬断切替を行うことができる。
なお、本実施形態では、低次パスのPOHに設定されたBIP−8演算結果を用いて低次パスの無瞬断切替を実現したが、BIP−2演算結果を併用して低次パスの無瞬断切替を実現してもよい。例えば、BIP−8演算にもとづく回線品質の判定結果とV5バイトに設定されるBIP−2演算にもとづく回線品質の判定結果とのいずれかが、回線品質の劣化(例えば、あらかじめ決められているしきい値よりも低下)を示した場合に、選択部260が切替を実行する。
また、このような伝送装置は、一般的なSDH/SONET伝送システムにおける伝送装置(例えば、図6および図7に示す伝送装置)と共通の機能配備を含んで構成されているので、一般的なSDH/SONET伝送システム向けの伝送装置に対して、低次パスの無瞬断切替にも対応した伝送装置に容易に機能拡張することができる。
図5は、本発明による伝送装置の主要部を示すブロック図である。図5に示すように、伝送装置10(例えば、図1に示す伝送装置100に相当)は、PDH信号を多重化したSDH信号を二つの伝送路に送出する伝送装置であって、PDH信号をSDH信号にマッピングする際に付加されるパスオーバヘッドにマルチフレーム識別データと低次パスの信号にもとづくBIP−8演算結果とを設定するデータ設定手段11(例えば、図2に示すマルチフレーム生成部143、BIP−8演算部144、OH挿入部120および挿入制御部130に相当)と、二つの伝送路のうちの第1伝送路(例えば、図1に示す伝送路301に相当)を介して受信された低次パスの信号を対象としてBIP−8演算を実行して得られたBIP−8演算結果とパスオーバヘッドに設定されているBIP−8演算結果とを比較することによって回線品質を判定する第1回線品質判定手段12(例えば、図3に示すBIP−8演算抽出部244に相当)と、二つの伝送路のうちの第2伝送路(例えば、図1に示す伝送路302に相当)を介して受信された低次パスの信号を対象としてBIP−8演算を実行して得られたBIP−8演算結果とパスオーバヘッドに設定されているBIP−8演算結果とを比較することによって回線品質を判定する第2回線品質判定手段13(例えば、図3に示すBIP−8演算抽出部249に相当)と、第1伝送路を介して受信された信号と第2伝送路を介して受信された信号とを、パスオーバヘッドに設定されているマルチフレーム識別データを用いて同期させて出力する同期手段14(例えば、図3に示す無瞬断切替部250に相当)と、同期手段14が出力する信号のうちのいずれかの信号を選択し、第1回線品質判定手段12と第2回線品質判定手段13とのうちの当該選択している信号に対応する方の回線品質判定手段が回線品質の劣化を検出した場合に、選択する信号を他方の信号に切り替える選択手段15(例えば、図3に示す選択部260に相当)とを備えるように構成されている。
また、上記の実施形態では、以下の(1)〜(3)に示すような伝送装置も開示されている。
(1)同期手段14は、第1伝送路を介して受信された信号を遅延させる第1遅延メモリ(例えば、図3に示す遅延メモリ252に相当)と、第2伝送路を介して受信された信号を遅延させる第2遅延メモリ(例えば、図3に示す遅延メモリ254に相当)と、パスオーバヘッドに設定されているマルチフレーム識別データを用いて第1遅延メモリの信号出力タイミングと第2遅延メモリの信号出力タイミングとを同期させる遅延制御部(例えば、図3に示す遅延制御部255に相当)とを含む伝送装置。
(2)データ設定手段11は、パスオーバヘッドにおける空きオーバヘッドバイトにマルチフレーム識別データとBIP−8演算結果とを設定する(例えば、挿入制御部130の動作によって実現される。)伝送装置。
(3)PDH信号をSDHのVC−11パス、VC−12パスまたはVC−2パスにマッピングする多重化手段(例えば、図2に示すOH挿入部120に相当)を備えた伝送装置。
本発明を、PDH伝送装置に接続される伝送装置に適用できる。
10 伝送装置
11 データ設定手段
12 第1回線品質判定手段
13 第2回線品質判定手段
14 同期手段
15 選択手段
100,200 伝送装置
101,201,401 送信部
102,202,402 受信部
110 受信インタフェース部
120 OH挿入部
121 V5バイト
122 J2バイト
123 N2バイト
124 K4バイト
130 挿入制御部
140 パストレース機能生成部
141 タンデムコネクション機能生成部
142 切替制御機能生成部
143 マルチフレーム生成部
144 BIP−8演算部
150 分岐部
160,161 送信インタフェース部
210,211 受信インタフェース部
220,225 OH抽出部
221,226 V5バイト
222,227 J2バイト
223,228 N2バイト
224,229 K4バイト
230,231 抽出制御部
240,245 パストレース機能抽出部
241,246 タンデムコネクション機能抽出部
242,247 切替制御機能抽出部
243,248 マルチフレーム抽出部
244,249 BIP−8演算抽出部
250 無瞬断切替部
251,253 マルチフレーム同期部
252,254 遅延メモリ
255 遅延制御部
260 選択部
270 送信インタフェース部
301,302 伝送路

Claims (5)

  1. PDH信号を多重化したSDH信号を二つの伝送路に送出する伝送装置であって、
    PDH信号をSDH信号にマッピングする際に付加されるパスオーバヘッドにマルチフレーム識別データと低次パスの信号にもとづくBIP−8演算結果とを設定するデータ設定手段と、
    前記二つの伝送路のうちの第1伝送路を介して受信された低次パスの信号を対象としてBIP−8演算を実行して得られたBIP−8演算結果と前記パスオーバヘッドに設定されているBIP−8演算結果とを比較することによって回線品質を判定する第1回線品質判定手段と、
    前記二つの伝送路のうちの第2伝送路を介して受信された低次パスの信号を対象としてBIP−8演算を実行して得られたBIP−8演算結果と前記パスオーバヘッドに設定されているBIP−8演算結果とを比較することによって回線品質を判定する第2回線品質判定手段と、
    前記第1伝送路を介して受信された信号と前記第2伝送路を介して受信された信号とを、前記パスオーバヘッドに設定されているマルチフレーム識別データを用いて同期させて出力する同期手段と、
    前記同期手段が出力する信号のうちのいずれかの信号を選択し、前記第1回線品質判定手段と前記第2回線品質判定手段とのうちの当該選択している信号に対応する方の回線品質判定手段が回線品質の劣化を検出した場合に、選択する信号を他方の信号に切り替える選択手段と
    を備えたことを特徴とする伝送装置。
  2. 同期手段は、第1伝送路を介して受信された信号を遅延させる第1遅延メモリと、第2伝送路を介して受信された信号を遅延させる第2遅延メモリと、パスオーバヘッドに設定されているマルチフレーム識別データを用いて前記第1遅延メモリの信号出力タイミングと前記第2遅延メモリの信号出力タイミングとを同期させる遅延制御部とを含む
    請求項1記載の伝送装置。
  3. データ設定手段は、パスオーバヘッドにおける空きオーバヘッドバイトにマルチフレーム識別データとBIP−8演算結果とを設定する
    請求項1または請求項2記載の伝送装置。
  4. PDH信号をSDHのVC−11パス、VC−12パスまたはVC−2パスにマッピングする多重化手段を備えた
    請求項1から請求項3のうちのいずれか1項に記載の伝送装置。
  5. PDH信号をSDH信号にマッピングする際に付加されるパスオーバヘッドにマルチフレーム識別データと低次パスの信号にもとづくBIP−8演算結果とを設定して二つの伝送路に送出し、
    前記二つの伝送路のうちの第1伝送路を介して受信された低次パスの信号を対象としてBIP−8演算を実行して得られたBIP−8演算結果と前記パスオーバヘッドに設定されているBIP−8演算結果とを比較することによって回線品質を判定する第1回線品質判定処理を実行し、
    前記二つの伝送路のうちの第2伝送路を介して受信された低次パスの信号を対象としてBIP−8演算を実行して得られたBIP−8演算結果と前記パスオーバヘッドに設定されているBIP−8演算結果とを比較することによって回線品質を判定する第2回線品質判定処理を実行し、
    前記第1伝送路を介して受信された信号と前記第2伝送路を介して受信された信号とを、前記パスオーバヘッドに設定されているマルチフレーム識別データを用いて同期させて出力し、
    出力した信号のうちのいずれかの信号を選択し、前記第1回線品質判定処理と前記第2回線品質判定処理とのうちの当該選択している信号に対応する方の回線品質判定処理で回線品質の劣化が検出された場合に、選択する信号を他方の信号に切り替える
    ことを特徴とする伝送路無瞬断切替方法。
JP2010187498A 2010-08-24 2010-08-24 無瞬断切替機能を備えた伝送装置および伝送路無瞬断切替方法 Active JP5533433B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010187498A JP5533433B2 (ja) 2010-08-24 2010-08-24 無瞬断切替機能を備えた伝送装置および伝送路無瞬断切替方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010187498A JP5533433B2 (ja) 2010-08-24 2010-08-24 無瞬断切替機能を備えた伝送装置および伝送路無瞬断切替方法

Publications (2)

Publication Number Publication Date
JP2012049633A true JP2012049633A (ja) 2012-03-08
JP5533433B2 JP5533433B2 (ja) 2014-06-25

Family

ID=45904047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010187498A Active JP5533433B2 (ja) 2010-08-24 2010-08-24 無瞬断切替機能を備えた伝送装置および伝送路無瞬断切替方法

Country Status (1)

Country Link
JP (1) JP5533433B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07177116A (ja) * 1993-12-16 1995-07-14 Nec Corp デジタル信号伝送装置
JPH1023053A (ja) * 1996-07-05 1998-01-23 Fujitsu Ltd 非同期(pdh)サブネットワークを含む同期(sdh)ネットワークにおけるパス・スイッチ・リング制御装置
JP2000224211A (ja) * 1999-01-27 2000-08-11 Nec Corp Sdhネットワーク
JP2000349728A (ja) * 1999-06-02 2000-12-15 Nec Corp ルート切替制御システム、切替制御方法及び記録媒体
JP2004186980A (ja) * 2002-12-03 2004-07-02 Nec Corp 伝送路無瞬断切替装置および方法
JP2005260820A (ja) * 2004-03-15 2005-09-22 Nec Engineering Ltd 無瞬断切替装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07177116A (ja) * 1993-12-16 1995-07-14 Nec Corp デジタル信号伝送装置
JPH1023053A (ja) * 1996-07-05 1998-01-23 Fujitsu Ltd 非同期(pdh)サブネットワークを含む同期(sdh)ネットワークにおけるパス・スイッチ・リング制御装置
JP2000224211A (ja) * 1999-01-27 2000-08-11 Nec Corp Sdhネットワーク
JP2000349728A (ja) * 1999-06-02 2000-12-15 Nec Corp ルート切替制御システム、切替制御方法及び記録媒体
JP2004186980A (ja) * 2002-12-03 2004-07-02 Nec Corp 伝送路無瞬断切替装置および方法
JP2005260820A (ja) * 2004-03-15 2005-09-22 Nec Engineering Ltd 無瞬断切替装置

Also Published As

Publication number Publication date
JP5533433B2 (ja) 2014-06-25

Similar Documents

Publication Publication Date Title
JPWO2007072921A1 (ja) 光伝送システムおよび方法
JPWO2002056513A1 (ja) パスエラー監視方法及びその装置
JP2933479B2 (ja) デジタル信号伝送装置
US7359346B2 (en) Apparatus for controlling data transmission/reception between main system and remote system of BTS in mobile communication system
US8767802B2 (en) Transmission device and transmission method
US20070081466A1 (en) ATM cell service apparatus accommodating an ATM cell in an optical asynchronous communications network through a North America asynchronous communications network
JP4845582B2 (ja) 光伝送装置用プラグインカード
US5870403A (en) Apparatus and a method for establishing signal synchronization between lines
KR0151908B1 (ko) 동기식 디지틀 회선분배 장치
JPWO2011121722A1 (ja) 送信装置及び受信装置、並びに送信方法及び受信方法
JP5533433B2 (ja) 無瞬断切替機能を備えた伝送装置および伝送路無瞬断切替方法
JP4411111B2 (ja) 無瞬断切替装置
JP4312080B2 (ja) 通信方法及び装置
JP2004015172A (ja) 無瞬断切替方式および無瞬断切替方法
JP4910624B2 (ja) Sdh伝送装置およびそのパス監視方法
KR100901774B1 (ko) 동기식통신망용 전송장치 및 전송방법
US8223912B2 (en) Transfer apparatus, and jitter control method of transmission signal
JP3653077B2 (ja) 伝送路無瞬断切替装置および方法
KR100284007B1 (ko) 광가입자 전송장치에 있어서 계위단위그룹 신호와 ds1 신호 사이의 역다중화 장치
JPH10262021A (ja) 伝送装置
JP5550539B2 (ja) 無瞬断切替装置及び方法
JP4130455B2 (ja) Atmセルサービス装置及びその方法
JP3492558B2 (ja) リング型ネットワークシステム
JP2012195845A (ja) 受信装置及びその信号切り替え方法、無瞬断切替システム及びその信号切り替え方法
JP2003008551A (ja) 光伝送システム及びその多重化方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

R150 Certificate of patent or registration of utility model

Ref document number: 5533433

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414