JP2011529298A - 受信側の供給負荷の分散方法及びシステム - Google Patents

Abstract

【課題】 受信側の供給負荷の分散方法及びシステムを提供する。
【解決手段】
パラレルデータシンボルセットを送受信するデジタル通信システムが開示されている。連続するシンボルセット間の差は、シンボルセットを表すために使用される電流に変化を誘発し、それゆえ供給リップルが発生する。レシーバは供給リップルを低減するよう補償電流を印加する。補償電流は現在のシンボルではなく前のデータサンプルに基づき算出され、補償を含まない回路と比較すると隣接するシンボルセット間の最大同時電流変動を増加させる。しかし、配電ネットワークの周波数応答は、ローカル供給電流の増加したデータ依存性をフィルタリングし、総供給電流の変動を低減させる。いくつかの実施形態は、送信及び受信されたシンボルの双方について補償電流を提供する。
【選択図】図１

Description

[0001] 本発明は、集積回路における電源ノイズの抑制に関する。

[0002] 典型的な高速デジタル通信システムにおけるトランスミッタ及びレシーバは、情報を一連のシンボルとして伝える。一般的な２進法は、論理１を表す電圧を生成する負荷を介して電源ノードから第１の電流を引き出すことによって論理１のシンボル値を表し、論理０を表す電圧を生成する負荷を介して第２の電流を引き出すことによって論理０のシンボル値を表わす。レシーバは、シンボルを参照電圧に対してサンプリングし、元の情報を回復する。データシンボルが、シンボルセットとしてパラレルで伝達される場合、連続するシンボルセットを表すために使用される総電流は、信号毎に著しく変化し得る。それゆえ供給電流はデータ依存であり得る。

[0003] 電源は不完全である。例えば、供給電流を伝達するために使用されるライン及びパッドは、寄生抵抗性、誘導性、容量性のインピーダンスを示す。残念ながら、これらのインピーダンス及びデータ依存の供給電流は、共にエラーを誘発し、速度性能を低減させ得る供給電圧の変動を引き起こす。当業者は、この問題を同時スイッチングノイズ、すなわちＳＳＮと呼んでいる。ＳＳＮを最小化する取り組みは、供給が負荷電流の変化に対してさらに耐久性を持つように、電圧制御の改良及び供給インピーダンスの低減、並びに、そのような変化を最小化するために、分散されたシンボルパタン又は補償電流の使用が中心であった。これらの取り組みは大きな成功を収めたが、性能を改良する需要は絶えることがない。

[0004] 同様の符号が同様の構成要素を示す、添付された図面中の図において、開示された主題は、限定的ではなく、例示的に説明されている。

[0005] 図１は、第１の集積回路（ＩＣ）１０５がデータＤＱ［３：０］を第２のＩＣ１１０に対して、パラレルデータチャネル１１５を通して送信する、同期デジタル通信システム１００を示す図である。 [0006] 図２は、一実施形態に従う図１のシステム１００のオペレーションを示す波形図２００を示す図である。 ［0007］ 図３は、実施形態に従う配電ネットワークについての周波数応答を示す図である。 ［0008］ 図４は、別の実施形態に従うシステム４００を示す図である。システム４００は、外部供給電圧ＶＤＤを共有し、パラレルの双方向チャネル４１５を介して通信する、第１及び第２のＩＣ４０５及び４１０を含む。

[0009] 図１は、第１の集積回路（ＩＣ）１０５がデータＤＱ［３：０］を、第２のＩＣ１１０に対してパラレルデータチャネル１１５を介して送信する同期デジタル通信システム１００を示す。連続するシンボルセット（例えば、００００〜１１１１）の差は、データシンボルＤ［３：０］をチャネル１１５の各ビットラインにそれぞれが対応するＩＣ１１０の対応するデータノード上で表すために使用されるデータ電流Ｉ_Ｄに変化を引き起こす。本例においてはレシーバであるＩＣ１１０は、補償電流Ｉ_Ｃをデータ電流Ｉ_Ｄに加える。補償電流は、電流シンボルＤ［３：０］ではなく、前に受信したサンプルＲ［３：０］に基づき算出され、その結果、補償を含まない回路と比較すると、隣接するシンボルセット間の最大瞬間電流変動を増大させる。言い換えると、第２のＩＣ１１０は、所与の時間間隔において、内部ノードＶＤＤＩＯからの供給電流のデータ依存性を増大させる。しかしながら、配電ネットワーク（ＰＤＮ）の周波数応答は、ローカル供給電流（Ｉ_Ｄ＋Ｉ_Ｃ）の増加したデータ依存性の大部分をフィルタリングし、その結果、総入力／出力（Ｉ／Ｏ）供給電流Ｉ_ＩＯの変動を低減させる。低減されたＩ／Ｏ電流変動は、供給電圧ＶＤＤ及びＶＤＤＩＯを安定化し、それゆえ、ＩＣ１１０の性能を改善する。ＰＤＮの周波数応答は主に、ＩＣ１１０の外部にある寄生リードインダクタンス１２０の関数であるが、例えば、バイパスキャパシタ並びに寄生抵抗及び容量（図示せず）の関数でもある。

[0010] この簡潔な例では、第１のＩＣ１０５は、４つのドライバ１３０を含み、各ドライバは、データ信号ＤＱ［３：０］の１つをそれぞれのパッド１３５を介してチャネル１１５のリンクへドライブする。各ドライバ１３０はプルダウンドライバであってもよく、そこではＮＭＯＳトランジスタがそのパッド１３５をグランド電位まで引き下げ論理１を表し、ターンオフし論理０を表す。より一般的には、各ドライバ１３０は、供給ノードＶＤＤＩＯから第１のゼロでない電流を引き論理１を表し、第２の実質的にゼロである電流を引き論理０を表す。各ドライバ１３０が代替的な論理値を表すよう電流をシンク及びソースすることができるように、各ドライバ１３０は、ゲートバイアスＶＢを有するプルアップトランジスタ１３７のようなローカルプルアップデバイスを含んでよい。他の実施形態は、異なる数量の異なるタイプのドライバを使用し、内部（オンダイ）又は外部の終端要素を使用することができる。

[0011] 第２のＩＣ１１０は、データシンボルＤ［３：０］をそれぞれのパッド１３５において受信し、これらをサンプラ１４０の入力ノードへ伝達する。ドライバ１３０は、終端抵抗器１４５を介して電流を引き込み、論理１を表し、抵抗器１４５がパッド１３５を供給電圧ＶＤＤＩＯに引き下げることを可能にし、論理０を表す。サンプラ１４０は、クロック信号ＣＬＫのエッジにおいてシンボルＤ［３：０］をサンプリングし、それぞれのサンプラ出力端子において受信したパラレルのサンプルＲ［３：０］を提供する。

[0012] シンボルＤ[３：０]は、連続するシンボルセットが異なる数の１と０を含み得るようにエンコードされる（コードは分散されていない）。シンボルＤ[３：０]の所与のセットを表すために使用されるデータ電流Ｉ_Ｄ、すなわち、そのセットの各シンボルからの電流の総和は、ドライバ１３０のそれぞれがオフである場合の最低値（Ｄ[３：０]＝００００）から、ドライバ１３０のそれぞれがオンである場合の最高値（Ｄ[３：０]＝１１１１）まで変動する。１と０を異なる数で有するシンボルセット間のスイッチングは、データ電流Ｉ_Ｄを変化させ、システム性能に悪影響を及ぼす同時スイッチングノイズ（ＳＳＮ）を供給電圧に発生させる。従前のシステムは、シンボルセット間の電流変動を相殺するために、補完的な補償電流を提供することによって、送信側のデータ依存供給電流を低減させていた。しかしながら、レシーバは受信するパターンを予め知らされておらず、それゆえ受信されてくるシンボルパタンについての補完的な補償電流を提供することができないので、このようなシステムは、通常レシーバでは機能しない。

[0013] 第２のＩＣ１１０は、補償信号Ｃ[３：０]及び以前に受信されたシンボルのサンプルＲ[３：０]に基づき得られる補償電流Ｉ_Ｃを生成する補償回路１５０を含む。得られた補償電流Ｉ_Ｃは、現在のシンボルのセットＤ[３：０]を補完せず、むしろ、連続するシンボルセット間の最大電流変動を著しく増加させる。しかしながら、本出願人は、ＰＤＮが補償電流の遅い印加の結果をフィルタリングすることができ、その結果ＳＳＮが低減され、システム性能が改善されることを発見した。

[0014] 図２は、一実施形態に従う図１のシステム１００のオペレーションを示す波形図２００を示す。信号の相対的なタイミングは例示的な近似であり、実際の縮尺ではない。論理値１が比較的低電圧によって表されることを思い起こすと、上から４つの波形は、１１１１、００００、１１１１、１１１０及び１０００の一連のシンボルのセットを表す受信されたデータシンボルＤ[３：０]を示し、これは７つのシンボル遷移時間Ｔ０−Ｔ６において分割される６つの時間間隔にわたる。論理１値（低電圧レベル）を表すために使用される電流は、１に正常化されるので、４つのシンボルを表すために使用される電流の総和は、データシンボルＤ[３：０]によって表される１と０の論理値の割合によって０から４まで変動する。シンボルセットＤ[３：０]＝００００とＤ[３：０]＝１１１１との間の変化は、最大のシンボル遷移数を要し、それゆえ、データ電流Ｉ_Ｄにおいて最大の変化ΔＩ_Ｄが得られる。最大の電流変動は、データ電流変化ΔＩ_Ｄがそれぞれマイナス４及びプラス４である時間ＴＩ及びＴ２において生じる。残りの時間Ｔ３−Ｔ６では、シンボルの遷移がより少ないので、これらの場合データ電流変化ΔＩ_Ｄは少ない。

[0015] 図１を参照すると、サンプラ１４０は、クロック信号ＣＬＫのエッジにおいてシンボルＤ[３：０]をサンプリングし、連続するサンプルのセットＲ[３：０]を生成する。再び図２を参照すると、サンプルＲ[３：０]は、データシンボルＤ[３：０]と同じ連続するパターンを表すが、クロック信号ＣＬＫのサンプリングタイミング及び例えばサンプラ１４０及び補償回路１５０における固有の遅延ため、位相が変移している。本実施形態では、補償回路１５０は、サンプルＲ[３：０]のセンスを反転させ、先行するデータシンボルを補完する補償信号Ｃ[３：０]を生成する。現在のシンボルのセットＤ[３：０]の観点からは、補償信号Ｃ[３：０]は、前のシンボルのセットの補完である。本実施形態では、前のシンボルセットはすぐに、補償信号に先行するが、他の実施形態では遅延がより多い又は少ない場合がある。補償回路１５０は、４つのインバータ、関連抵抗器の集合として表されているが、他の実施形態は、異なる数の異なるタイプのドライブ回路を使用し、補償をサポートすることができる。そのような実施形態のいくつかが、図４に関連して以下に記される。

[0016] 補償回路１５０の出力ノードは、抵抗器１４５と同一であってよい抵抗器１５５を介して内部供給ノードＶＤＤＩＯに結合されている。抵抗器１５５は、補償回路１５０と一体であってよい（例えば、ここでインバータとして説明される出力ドライバの一部であってよい）。補償信号Ｃ[３：０]は、先行するシンボルセットＤ[３：０]によって引き出されたデータ電流の補完である補償電流Ｉ_Ｃを集合的に引き出す（本明細書では「補完」という用語は、補償電流についての±２０％の耐性をいう。）。補償信号Ｃ[３：０]は次のデータシンボルＤ[３：０]に対して時間変移されているので、データ電流Ｉ_Ｄ及び補償電流Ｉ_Ｃの総和（ΣＩ_ＩＯと表される）は、データ電流Ｉ_Ｄのみよりも大きくなり得る。例えば、時間Ｔ２とＴ３との間の総ＩＯ電流ΣＩ_ＩＯは８であり、これは最も高いデータ電流Ｉ_Ｄの２倍である。補償はまた、シンボルセット間の電流における最大変化を著しく増加させる。例えば、電流の総和Σ_ＩＯ（Σ_ＩＯ＝Ｉ_Ｄ＋Ｉ_Ｃ）は、時間Ｔ２によって区切られる時間間隔において０から８まで遷移する。シンボル間のＩ／Ｏ電流のこの最大の変化ΔＩ_ＩＯは、データ電流に対する最悪の場合の変化ΔＩ_Ｄの２倍である。補償回路１５０を含むことはそれゆえ、供給電流においてデータ依存変動を大きく増加させる。

[0017] データ依存供給変動の増加が性能を低減させることが知られている。しかしながら本出願人は、データ転送速度がＰＤＮの周波数応答に対して十分に高い場合、ＰＤＮのフィルタリング効果がデータ依存変動を減衰させることを発見した。データ依存供給変動が増加したにも係わらず、結果として得られるフィルタリングされた供給電圧ＶＤＤＩＯは、補償を欠くレシーバに比べてより少ないデータ依存性を示す。

[0018] 図３は、一実施形態に従う、ＰＤＮについての周波数応答を示す。以下の表は、データ転送速度５ＧＨｚ（すなわち、データ期間Ｔが２００ピコ秒）で受信したデータシンボルに対して異なる遅延で補償電流Ｉ_Ｃを印加することの供給ノイズＶＤＤＩＯに対する効果をシミュレーションする。値ＳＳＮ０は、補償のない同時スイッチングノイズ（ＳＳＮ）の電力を表し、値ＳＳＮは、補償のある同時スイッチングノイズの電力を表す。ＳＳＮ０／ＳＳＮの比率は、受信したシンボルセットに対する異なる遅延で印加された補償電流のメリットの評価基準である。

[0019] 表１を参照すると、補償電流が、受信されたデータシンボルと同時に印加される場合（遅延０）、同時スイッチングノイズは効果的に除去され得る（ＳＳＮ＝０）。遅延があると補償は著しく効果を損なうが、いくつかの期間のうちに提供されれば有益性を保つ。図１及び図２の例にみられるように、１つの期間では、同時スイッチングノイズはおよそ２０分の１に減少される。２つの期間では、約５分の１である。

[0020] １シンボル時間でフィードバックを提供するのが困難であることは、迅速にフィードバックを印加できるほど高速の回路が多大な電力を消費し、供給ノイズの問題を悪化させ得ることに一部起因する。１及び２シンボル時間内のフィードバック遅延を望ましくない電力消費及び供給ノイズなしに達成することですら困難であるかもしれない。補償フィードバックの遅延印加は、これらの問題を軽減するが、フィードバックの効果も低下する。それゆえ、遅延は、最適な結果を生むよう所与のシステムについて調整される。実際問題として、表１のデータを所与とすると、およそ１〜５シンボル時間の遅延は、相対的に容易で安価に実施でき、遅延した補償電流の印加に関連する利点のいくつかを保つと考えられる。

[0021] いくつかの実施形態は、所与のシステム又は信号環境についての検査又は性能最適化を提供するため、調整可能な遅延を有する補償回路を含み得る。遅延調整は、一度行うことができ、例えば温度及び供給電圧における変化に対処するために繰り返されても良い。例えば、遅延は、供給ノイズ、信号マージン又はビット誤り率（ＢＥＲ）などの性能測定基準に基づき場合によって又は定期的に更新され得る。

[0022] 図４は、別の実施形態に従うシステム４００を示す。システム４００は、外部供給電圧ＶＤＤを共有し、パラレルの双方向チャネル４１５を介して通信する第１及び第２のＩＣ４０５及び４１０を含む。ＩＣ４０５及び４１０は、本実施形態では同一であるので、ＩＣ４１０の詳細な説明は簡略化のため省略する。システム４００のＰＤＮは、供給電圧ＶＤＤをＩＣ４０５及び４１０にローカル供給電圧ＶＤＤＩＯとして分配し、寄生インダクタンス４１７を示す導電性トレースによって表される。

[0023] ＩＣ４０５は、４つのドライバ４２０、４ビットサンプラ４２５及び補償回路４３５を含む。ドライバ４２０の出力及びサンプラ４２５の入力は、ＩＣ４０５の内部又は外部にある終端抵抗器４４５を介してＩ／Ｏパッド４４０及び供給ノードＶＤＤＩＯへ結合されている。補償回路４３５は、多重化装置４５０、補償論理４５２及び３つのドライバ４５５を含む。ＩＣ４０５が送信モードにあることを示す信号ＴＸがアサートされた場合、多重化装置４５０は、論理４５２の入力にデータ入力ＤＱ[３：０]を印加する。論理４５２は、補償信号Ｃ[２：０]の適切な組合せを導き、それらをドライバ４５５を介して抵抗器４６０に印加する。

[0024]図４の実施形態は、データドライバ４２０より少ない補償ドライバ４５５を含む。いくつかのコード体系は、可能なシンボルパタンを制限することで、シンボルセット間でスイッチされるドライブ電流の量を制限する。データバスインバージョン（ＤＢＩ）のいくつかの形態は、例えば、データを、８つのデータライン及びバスインバージョンライン（８＋１ライン）において表す。８つのデータラインで表されるデータが、４つ以上の０を含む場合、データは反転され、バスインバージョンラインが反転を記録するためアサートされる。同時に起きる０の数が４つに限られているので、データ電流を補完する補償電流は、４つの補償ドライバのみを用いて形成され得る。

[0025] 補償ドライバ４５５は、内部供給ノードＶＤＤＩＯから補償電流Ｉ_Ｃを引くよう、補償信号Ｃ[２：０]を抵抗器４６０に印加する。補償電流Ｉ_Ｃは、本実施形態においては、チャネル４１５の両側にある終端抵抗器４４５を介してドライバ４２０に流れるＩＣ４０５におけるデータ電流Ｉ_Ｄを補完する。補償電流Ｉ_Ｃは、供給電流Ｉ_ＩＯのシンボルセット間の変化を低減又は最少にするよう基準化されている。ドライバ４２０及び補償回路４３５を介す遅延は、補償電流Ｉ_Ｃ及びデータ電流Ｉ_Ｄの変化のタイミングが同時になるように整合されている。そのような整合は最適でありうるが、図３と関連して上に記載した理由によって、改善された性能には必要とされていない。

[0026] 送信信号ＴＸは、受信モードにおいてはアサートされていない。その場合、多重化装置４５０は、受信サンプルＲＱ［３：０］を補償論理４５２の入力に印加する。補償電流Ｉ_Ｃは、以前に受信したシンボルセットに関連付けられた、チャネル４１５の両側にある終端抵抗器４４５を介してＩＣ４０５からドライバ４２０へ流れるＩＣ４１０における、データ電流Ｉ_Ｄを補完する。補償回路４３５は、上述の実施形態に関連して記載されたように機能するので、簡略化のため、ここでは詳細な取扱いは省略する。

[0027] ドライバ４５５の多様な特徴（例えば、伝搬遅延、ドライブ強度及び／又はインピーダンス）は、適切な調整信号ＡＤＪの印加により調整することができる。例えば、ドライバ４５５のドライブ強度は、補償電流Ｉ_Ｃが受信モード及び送信モードの各モードにおける最適な性能のために適切になるよう基準化するよう、それぞれのモードで異なって調整することができる。他の実施形態は、補償を送信及び受信するための異なるバッファを採用することができ、一方向リンクは、送信及び受信補償を含むことができる。

[0028] 本例では、ＩＣ４０５及び４１０は補償回路が同様に装備されている。しかし他の実施形態では、チャネル４１５の両側はそれぞれ異なって装備されてもよい。いくつかのシステム、例えばメモリシステムにおいて、通信しているＩＣは、互いに非対称でありえ、これはＳＳＮの効果に対抗するよう印加された送信及び受信スキームの最適化を複雑にする。例えば、１つ以上のメモリデバイスと通信するメモリコントローラは、メモリデバイスの製造に最適であるものとは異なる製作技術から恩恵を受け得る。それゆえ、メモリコントローラが、関連するメモリデバイスのものよりも、スピード及びパワーにおいて著しく高い性能を示す回路を採用することができる場合がしばしばある。そのような場合、メモリコントローラは、送信及び受信データの両方に補償を印加することがある一方、メモリデバイスは、いずれかの方向又は両方の方向の補償を省略し得る。

[0029] 本明細書において説明した回路のうちの１つ以上を備える集積回路又は集積回路の部分を設計するプロセスの生成は、例えば、磁気テープ、光ディスク、又は磁気ディスク等のコンピュータ可読媒体であってもよい。コンピュータ可読媒体には、集積回路又は集積回路の部分として物理的に具体化し得る回路を記述するデータ構造又は他の情報を符号化してもよい。様々なフォーマットをこのような符号化に使用し得るが、これらデータ構造は一般に、カルテック中間フォーマット（Caltech Intermediate Format（ＣＩＦ））、CalmaのＧＤＳＩＩストリームフォーマット（ＧＤＳＩＩ）、又は電子設計交換フォーマット（ＥＤＩＦ）で書かれる。集積回路設計の当業者は、上記で詳述したようなタイプの概略図及び対応する説明からこのようなデータ構造を作成し、そのデータ構造をコンピュータ可読媒体に符号化することができる。集積回路製造の当業者は、このような符号化データを使用して、本明細書で説明した回路のうちの１つ以上を備える集積回路を製造することができる。

[0030] 上記説明及び添付図面では、特定の用語及び図面記号が、本発明の完全な理解を提供するために記されている。場合によっては、用語及び記号は、本発明の実施に必要ない特定の細部を意味してもよい。例えば、補償回路は、当業者にとって、適切な補償電流を発生させるために多様な方法が可能であるので、必ずしも図１及び図４に示されるような態様で補償電流を提供する必要はない。さらに、本明細書に詳述したシステムは、バイナリであるので２つの論理値を使用しているが、他の実施形態はマルチＰＡＭシステムにおいてＳＳＮを同様にアドレスすることができる。また、「システム」という用語は、トランスミッタ及びレシーバを含む完結した通信システム、又はトランスミッタ、レシーバ又はＩＣ又は他のトランスミッタ及び／若しくはレシーバを含むコンポーネントなどの通信システムの一部をいい得る。さらに他の実施形態が当業者には明らかである。

[0031] 構成要素によっては、互いに直接接続されて示されるものもあれば、中間構成要素を介して接続されて示されるものもある。各事例において、相互接続又は「結合」する方法が、２つ以上の回路ノード（例えば、パッド、ライン又は端子）間にある所望の電気通信を確立する。このような結合は、当業者に理解されるように、いくつかの回路構成を使用して達成可能なことが多い。したがって、添付の特許請求の範囲の趣旨及び範囲は、上記説明に限定されるべきではない。「means for」又は「step for」を特に挙げる請求項のみが、米国特許法第１１２条第６段落において要求されるように解釈されるべきである。

Claims (27)

1. 供給電圧を提供する電源ノードと、
   前記電源ノードに抵抗結合され、前の及び現在のパラレルデータシンボルセットを、それぞれの前の及び現在の時間間隔において受信するデータノードと、
   前記データノードに結合され、前記前の及び現在のパラレルデータシンボルセットを受信する補償回路であって、前記電源ノードに抵抗結合された少なくとも１つの補償回路出力ノードを有する補償回路と
   を備え、
   前記補償回路は、前記現在の時間間隔において前記電源ノードから、前記前のパラレルデータシンボルセットから導出された補償電流を引き出す、システム。
2. 前記補償回路は、クロックノードを有するサンプラを介して前記データノードに結合され、クロック信号を受信し、
   前記クロック信号は前記時間間隔を規定する、請求項１に記載のシステム。
3. 前記前のパラレルデータシンボルセットは、前記前の時間間隔において第１の供給電流を引き出し、
   前記現在のパラレルデータシンボルセットは、前記現在の時間間隔において第２の供給電流を引き出し、
   前記第１の電流と前記第２の電流の最大差は、前記第２の供給電流と前記補償電流の最大和より小さい、請求項１に記載のシステム。
4. 前記前の時間間隔は、前記現在の時間間隔と直接隣接している、請求項１に記載のシステム。
5. トランスミッタをさらに備え、
   前記トランスミッタは、複数のトランスミッタ入力ノードと、前記データノードに結合された複数のトランスミッタ出力ノードとを有する、請求項１に記載のシステム。
6. 前記補償回路は前記トランスミッタ入力ノードに結合される、請求項５に記載のシステム。
7. 集積回路デバイスにおいてインスタンス化される、請求項１に記載のシステム。
8. 前記補償回路は、前記データシンボルの受信後に前記補償電流の印加のタイミングを調整する、請求項１に記載のシステム。
9. 前のシンボルセット及び現在のシンボルセットを含む連続するパラレルシンボルセットを受信するステップであって、前記前の及び現在のシンボルセットがそれぞれ、電源ノードから、前の及び現在の供給電流を引き出す、ステップと、
   前記前の電流を補完する補償電流を導出するステップと、
   前記現在の時間間隔において前記電源ノードから前記補償電流を引き出すステップと
   を含む、方法。
10. クロック信号は、前記時間間隔を規定する、請求項９に記載の方法。
11. 前記補償電流と前記現在の供給電流の最大和は、前記前の供給電流と前記現在の供給電流の最大差を上回る、請求項９に記載の方法。
12. 前記前の時間間隔は、前記現在の時間間隔に直接隣接する、請求項１１に記載の方法。
13. 前記パラレルシンボルセットは、データノードセットにおいて伝達され、
    前記方法は、前記データノードにおいて第２の連続するパラレルデータシンボルセットを送信するステップをさらに含む、請求項９に記載の方法。
14. 第２の連続するパラレルデータシンボルセットのそれぞれについて、前記電源ノードから第２の補償電流を引き出すステップをさらに含む、請求項１３に記載の方法。
15. 前記第２の補償電流は、前記第２の連続するパラレルデータシンボルセットの同時に起きる１つから導出される、請求項１４に記載の方法。
16. 供給電圧を提供する供給ノードと、
    前記供給ノードに結合され、連続するパラレルデータシンボルセットを連続する時間間隔において受信するデータノードであって、現在の時間間隔において現在の供給電流を引き出す現在のデータシンボルセット、及び、前の時間間隔において前の供給電流を引き出す前のデータシンボルセットを含む、データノードと、
    前記データノードと前記供給ノードとに結合される補償回路と
    を備え、
    前記補償回路は、前記現在の時間間隔において前記供給ノードから、前記前の供給電流を補完する補償電流を引き出す、システム。
17. 前記前の供給電流と前記現在の供給電流の最大差は、前記補償電流と前記現在の供給電流の最大和より小さい、請求項１６に記載のシステム。
18. 前記前の時間間隔は、前記現在の時間間隔に直接隣接する、請求項１７に記載のシステム。
19. 集積回路においてインスタンス化される、請求項１６に記載のシステム。
20. 前記データノードに結合され、前記データノードにおいて第２の連続するパラレルデータシンボルセットを送信するトランスミッタをさらに備え、
    前記補償回路は、前記第２の連続するパラレルデータシンボルセットについて第２の補償電流を導出し、前記供給ノードから前記第２の補償電流を引き出す、請求項１６に記載のシステム。
21. 集積回路の少なくとも一部を規定するデータ構造を記憶するコンピュータ可読媒体であって、
    前記データ構造は、
    供給電圧を提供する供給ノードを表す第１のデータと、
    前記供給ノードに結合され、連続するパラレルデータシンボルセットを連続する時間間隔において受信するデータノードを表す第２のデータであって、前記データノードは、現在の時間間隔において現在の供給電流を引き出す現在のデータシンボルセット、及び、前の時間間隔において前の供給電流を引き出す前のデータシンボルセットを含む、第２のデータと、
    前記データノードと前記供給ノードに結合された補償回路を表す第３のデータと
    を備え、
    前記補償回路は、前記現在の時間間隔において前記供給ノードから、前記前の供給電流を補完する補償電流を引き出す、コンピュータ可読媒体。
22. 供給電圧を提供する電源ノードと、
    前記電源ノードに抵抗結合され、前の及び現在のパラレルデータシンボルセットを、それぞれの前の及び現在の時間間隔において受信するデータノードと、
    前記前のパラレルデータシンボルセットから補償電流を導出し、前記現在の時間間隔において前記電源ノードから前記補償電流を引き出す手段と
    を備える、システム。
23. 供給ノードと、
    連続するパラレルデータシンボルセットを伝達するパラレルバスであって、前記パラレルデータシンボルセットは、現在の時間間隔における現在のデータシンボルセット、及び、前の時間間隔における前のデータシンボルセットを含む、パラレルバスと、
    前記パラレルバスに結合され、前記連続するパラレルシンボルセットをサンプリングし、連続する受信されたサンプルセットを提供するサンプラと、
    前記供給ノードに結合された電流引き出し機構と
    を備え、
    前記電流引き出し機構は、前記現在の時間間隔において前記供給ノードから、前記前のシンボルセットと関連して導出された現在の補償電流を引き出す、システム。
24. 集積回路デバイスにおいてインスタンス化される、請求項２３に記載のシステム。
25. 前記電流引き出し機構は、前記現在の補償電流を前記受信されたサンプルの少なくとも１つから導出する、請求項２３に記載のシステム。
26. 前記連続するパラレルデータシンボルセットのそれぞれは、前記供給ノードからデータ電流を引き出し、
    前記現在の時間間隔における前記補償電流は、前記前の時間間隔における前記データ電流を補完する、請求項２３に記載のシステム。
27. 前記現在の時間間隔は、前記前の時間間隔に直接隣接する、請求項２３に記載のシステム。

Images