JP2011134750A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2011134750A JP2011134750A JP2009290273A JP2009290273A JP2011134750A JP 2011134750 A JP2011134750 A JP 2011134750A JP 2009290273 A JP2009290273 A JP 2009290273A JP 2009290273 A JP2009290273 A JP 2009290273A JP 2011134750 A JP2011134750 A JP 2011134750A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- end surface
- interposer
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
本発明は、フリップチップ実装型の半導体装置に関するものである。 The present invention relates to a flip chip mounting type semiconductor device.
近年、樹脂封止型半導体装置は、高密度化、高集積化、および動作の高速化の傾向にあり、従来型のパッケージよりもさらに小型化、薄型化できる半導体チップのパッケージが求められているが、このような要求に対応するものとしてフリップチップ実装が一般に用いられている(特許文献1、2参照)。 In recent years, resin-encapsulated semiconductor devices have a tendency of higher density, higher integration, and higher speed of operation, and there is a demand for semiconductor chip packages that can be made smaller and thinner than conventional packages. However, flip chip mounting is generally used to meet such a demand (see Patent Documents 1 and 2).
図3は、従来のフリップチップ実装型の半導体装置を示す断面図である。この半導体装置100は、IC、LSI等の半導体チップ2が、両面に回路が設けられた基板でありスルーホール等を介して両面の回路が導通するインターポーザ7の上面部に設けられている。なお、半導体チップ2の周囲に隣接して、チップ抵抗やチップコンデンサ等の電子部品11がインターポーザ7に実装される場合もある。
FIG. 3 is a cross-sectional view showing a conventional flip chip mounting type semiconductor device. In this
インターポーザ7の下面部には、パッド電極にはんだボール8が接続され、半導体装置100は、このはんだボール8により回路基板12に接続される。
A solder ball 8 is connected to the pad electrode on the lower surface portion of the
半導体チップ2は、その表面の電極に多数のバンプ6を形成した後、このバンプ6とインターポーザ7の上面部のパッド電極とを位置合わせして接触させた状態で、フェースダウンでインターポーザ7の上面部に載置される。そしてバンプ6を加熱溶融させた後に固化することにより、半導体チップ2の電極とインターポーザ7の上面部のパッド電極とが電気的に接続される。
In the
また、半導体チップ2とインターポーザ7との間は、液状の樹脂組成物のアンダーフィル材を充填、硬化したアンダーフィル9により封止される。アンダーフィル9によりバンプ6を保護することができ、半導体チップ2とインターポーザ7との接合強度を高め、また、大気中の水分が半導体チップ2とインターポーザ7との間に侵入するのを防止して半導体装置100のパッケージの耐湿性を向上させることができる。
Further, the gap between the
このような構造のフリップチップ実装型の半導体装置100は、実装面積が小さく、さらにバンプ6の高さは通常数100μm以下と低く、ワイヤボンディング接続の場合のようにワイヤまで樹脂封止する必要がないので実装後の高さも低くすることができ、小型化、薄型化等の要求に応えることができる。
The flip chip mounting
アンダーフィル9は、アンダーフィル材を充填する際に、その一部が半導体チップ2とインターポーザ7との間から外方に滲み出し、半導体チップ2の端面部3から外方にはアンダーフィル9のフィレット10が形成される。このフィレット10は、その基端部が半導体チップ2の端面部3に表面張力により付着し、その外方に傾斜しながら延びる形状を有している。
When the
一方、半導体チップ2とインターポーザ7との間をアンダーフィル9により封止した後、半導体装置100に熱が加わった場合、特に半導体チップ2とフィレット10との界面およびインターポーザ7とフィレット10との界面に応力を受ける。
On the other hand, when heat is applied to the
このように応力を受けるとこれらの界面で剥離を生じる場合もあるため、従来、アンダーフィル材に低応力化剤を配合する等の対応がなされている。しかしながら、このような対応によっても信頼性の向上は必ずしも十分ではない場合もあり、半導体装置100の信頼性をより高める技術が求められている。
When stress is applied in this way, peeling may occur at these interfaces. Conventionally, countermeasures such as blending a low stress agent with the underfill material have been made. However, even with such measures, the improvement in reliability may not always be sufficient, and a technique for further improving the reliability of the
このような技術として、図4に示すように、半導体チップ2の端面部3に、垂直方向に沿った線状の凹凸部110を水平方向に複数設け、端面部3の水平方向に全体として波状に凹凸部110を設けることが提案されている(特許文献3参照)。
As such a technique, as shown in FIG. 4, a plurality of linear concavo-
このような波状の凹凸部110を設けることで、そのアンカー効果により半導体チップ2の端面部3とフィレット10との界面の密着性が向上し、応力に対する一定の補強作用が期待できる。
By providing such a wave-shaped
しかしながら、図4に示すような凹凸部110を設けることで、そのアンカー効果により半導体チップ2の端面部3とフィレット10との界面の密着性がある程度向上し、応力に対する一定の補強作用が期待できるものの、低温時や高温時の熱応力によるストレス、例えばヒートサイクル時のストレスを考慮した場合、半導体チップ2の端面部3とフィレット10との界面には引き裂き応力がかかることになる。
However, by providing the concavo-
すなわち、半導体チップ2とインターポーザ7との熱膨張率の差により、低温では半導体チップ2側に凸側への反りが生じ、高温では逆にインターポーザ7側に凸側への反りが生じる。
That is, due to the difference in thermal expansion coefficient between the
このような半導体チップ2側およびインターポーザ7側への縦方向の反りは、いずれも半導体チップ2の端面部3とフィレット10との界面において、界面から引き離す方向への応力、すなわち引き裂き応力を発生させる。
Such warpage in the vertical direction toward the
ところが、このような引き裂き応力に対して、図4に示すような凹凸部110では、凹凸の方向が垂直方向であるため引き裂き方向への補強にならず、低温時や高温時の熱応力による半導体チップ2の端面部3とフィレット10との界面での剥離を十分に抑制することができず、そして半導体チップ2やフィレット10自身の亀裂を誘発するおそれもあるという問題点があった。
However, with respect to such a tearing stress, the
本発明は、以上の通りの事情に鑑みてなされたものであり、低温時や高温時の反りによる熱応力に対して半導体チップの端面部とフィレットとの界面を効率的に補強し、この界面での剥離等を防止することが可能な半導体装置を提供することを課題としている。 The present invention has been made in view of the circumstances as described above, and effectively reinforces the interface between the end surface portion of the semiconductor chip and the fillet against thermal stress caused by warping at low temperature or high temperature. It is an object of the present invention to provide a semiconductor device capable of preventing peeling and the like.
本発明は、上記の課題を解決するために、以下のことを特徴としている。 The present invention is characterized by the following in order to solve the above problems.
第1に、本発明の半導体装置は、半導体チップとインターポーザとの間をアンダーフィルで封止した半導体装置であって、半導体チップの端面部の少なくとも一部に、深さ方向の幅が30〜50μmの水平方向に沿った線状の凹凸部を垂直方向に複数設けたことを特徴とする。 1stly, the semiconductor device of this invention is a semiconductor device which sealed between the semiconductor chip and the interposer by the underfill, Comprising: The width | variety of the depth direction is 30- in at least one part of the end surface part of a semiconductor chip. A plurality of linear concavo-convex portions along the horizontal direction of 50 μm are provided in the vertical direction.
第2に、上記第1の半導体装置において、凹凸部は、端面部のエッチング、研磨、および研削から選ばれるいずれかの方法により形成されたものであることを特徴とする。 Second, in the first semiconductor device, the concavo-convex portion is formed by any method selected from etching, polishing, and grinding of the end surface portion.
上記第1および第2の発明によれば、半導体チップの端面部の少なくとも一部に、深さ方向の幅が30〜50μmの水平方向に沿った線状の凹凸部を垂直方向に複数設けることで、低温時や高温時の反りによる熱応力に対して、これに対抗するように水平方向に沿って設けられた線状の凹凸部がアンカーとして有効に作用する。従って、半導体チップの端面部とフィレットとの界面が効率的に補強され、この界面での剥離等を有効に防止することができる。 According to the first and second inventions, a plurality of linear concavo-convex portions along the horizontal direction having a width in the depth direction of 30 to 50 μm are provided in at least a part of the end surface portion of the semiconductor chip in the vertical direction. Thus, linear irregularities provided along the horizontal direction to effectively counter thermal stress caused by warping at low temperatures or high temperatures effectively act as anchors. Therefore, the interface between the end face portion of the semiconductor chip and the fillet is efficiently reinforced, and peeling or the like at this interface can be effectively prevented.
以下、図面を参照しながら本発明の実施形態について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1は、本発明の半導体装置の実施形態におけるフィレットが形成された半導体チップの端面部の周辺を示す断面図、図2は、図1の半導体装置の斜視図(半導体チップとインターポーザのみを示し、フィレット等のその他の構成部分は省略している。)である。 1 is a cross-sectional view showing the periphery of an end surface portion of a semiconductor chip on which a fillet is formed in an embodiment of a semiconductor device of the present invention, and FIG. 2 is a perspective view of the semiconductor device of FIG. 1 (only a semiconductor chip and an interposer are shown) , And other components such as fillets are omitted.).
本実施形態の半導体装置は、図1に示すように、半導体チップ2の端面部3に、水平方向に沿った線状の凹凸部5を垂直方向に複数設けたことを特徴としている。
As shown in FIG. 1, the semiconductor device of this embodiment is characterized in that a plurality of linear concavo-
この凹凸部5を設けることで、図3の従来技術のように端面部3を平滑面とした場合や、図4に示すように端面部3に垂直方向に沿った線状の凹凸部110を設けた場合に比べて、低温時や高温時の反りによる熱応力に対して、これに対抗するように水平方向に沿って設けられた線状の凹凸部5がアンカーとして有効に作用する。
By providing the concavo-
すなわち、半導体チップ2とインターポーザ7との熱膨張率の差により、低温では半導体チップ2側に凸側への反りが生じ、高温では逆にインターポーザ7側に凸側への反りが生じるが、図1に示すように水平方向に沿った線状の凹凸部5を設けることで、これらの凸側への反りによる半導体チップ2の端面部3とフィレット10との界面での引き裂き応力に対して線状の凹凸部5が抵抗するように作用する。従って、この引き裂き応力に抵抗するのに適切な方向に設けた凹凸部5により、この界面が効率的に補強され、この界面での剥離等を有効に防止することができる。
That is, due to the difference in coefficient of thermal expansion between the
凹凸部5は、図1の深さ方向の幅W1が30〜50μmである。幅W1が30μm未満であると半導体チップ2の端面部3とフィレット10との界面での引き裂き応力に対する補強作用が不十分となる場合がある。一方、幅W1が50μmを超えると凹凸部5の機械的強度が低下し、半導体チップ2の端面部3とフィレット10との界面での引き裂き応力に対する補強作用が不十分となる場合がある。
As for the uneven | corrugated | grooved
凹凸部5を形成する方法は、特に限定されないが、例えば、端面部3のエッチング、研磨、研削等が挙げられる。その他、半導体チップ2のダイシングにより凹凸部5を形成してもよい。
Although the method of forming the uneven | corrugated |
半導体チップ2の形状は、特に限定されず、正方形、長方形、円形等のいずれであってもよい。凹凸部5は、半導体チップ2の端面部3の全体に設けることもできるが、端面部3の少なくとも一部に設けることによっても熱応力による半導体チップ2の端面部3とフィレット10との界面での剥離等を抑制することができる。例えば、半導体チップ2の形状が正方形や長方形の場合には、凹凸部5は、半導体チップ2の少なくとも一辺に設けることができる。半導体チップ2の形状が円形の場合は、円周の1/4以上の範囲に凹凸部5を設けることが好ましい。
The shape of the
また、線状の凹凸部5は、半導体チップ2の端面部3の一辺において全て連続したものであってもよいが、その他、半導体チップ2の端面部3の一辺の長さに比べて短い線状の複数の凹凸部5が端面部3の一辺の各所に設けられたものであってもよい。
Further, the line-shaped
本実施形態の半導体装置の全体の構成は、図1に示した部分以外は、例えば図3に示すような従来と同様の構成とすることができる。そして本実施形態の半導体装置は、IC、LSI等の半導体チップ2と、回路形成されたFRグレードやセラミック基板等のインターポーザ7との間をアンダーフィル材により封止することにより製造することができる。
The entire configuration of the semiconductor device of this embodiment can be the same as the conventional configuration as shown in FIG. 3, for example, except for the portion shown in FIG. The semiconductor device according to the present embodiment can be manufactured by sealing between the
例えば、インターポーザ7の上面部のパッド電極にバンプ6を介して半導体チップ2を接続し、次いでバンプ6間の隙間にアンダーフィル材をディスペンサ等を用いて塗布、充填した後、加熱硬化し、さらに半導体チップ2の全体を樹脂封止する等の工程を経て、フリップチップ実装による半導体装置を製造することができる。
For example, the
アンダーフィル材としては、特に限定されないが、常温で液状のものを用いることができる。アンダーフィル材の粘度は、好ましくは25℃で0.1〜100Pa・s、より好ましくは0.5〜30Pa・sである。具体的には、例えば、エポキシ樹脂、硬化剤等を配合したエポキシ樹脂組成物をアンダーフィル材として用いることができる。 Although it does not specifically limit as an underfill material, A liquid thing can be used at normal temperature. The viscosity of the underfill material is preferably 0.1 to 100 Pa · s, more preferably 0.5 to 30 Pa · s at 25 ° C. Specifically, for example, an epoxy resin composition containing an epoxy resin, a curing agent, or the like can be used as the underfill material.
アンダーフィル材の加熱硬化の条件は、特に限定されるものではなくアンダーフィル材の種類に応じて適宜のものとすればよいが、例えば、エポキシ樹脂組成物の場合には120〜170℃、0.5〜5時間とすることができる。 The conditions for heat-curing the underfill material are not particularly limited, and may be set appropriately according to the type of the underfill material. For example, in the case of an epoxy resin composition, 120 to 170 ° C., 0 .5-5 hours.
本発明の半導体装置におけるパッケージ形態としては、各種のフリップチップ実装型のパッケージ、例えば、ベアーICの場合は勿論、WLCSP(Wafer Level Chip Size Package)、BGA(Ball Grid Array)、CSP(Chip Size Package)等が挙げられる。 As a package form in the semiconductor device of the present invention, various flip chip mounting type packages, for example, in the case of a bear IC, WLCSP (Wafer Level Chip Size Package), BGA (Ball Grid Array), CSP (Chip Size Package) are used. ) And the like.
以下、実施例により本発明をさらに詳しく説明するが、本発明はこれらの実施例に何ら限定されるものではない。
<実施例1〜4、比較例1〜5>
直径80μmのSn−Ag−Cuバンプが200μmピッチで配置された半導体チップ(TEGチップ、10mm×10mm×300μm)とインターポーザ(FR−4)との間にアンダーフィル材(パナソニック電工株式会社製「CV5186S」)を80℃で充填し、その後150℃で1時間硬化した。
EXAMPLES Hereinafter, although an Example demonstrates this invention in more detail, this invention is not limited to these Examples at all.
<Examples 1-4, Comparative Examples 1-5>
An underfill material (CV5186S, manufactured by Panasonic Electric Works Co., Ltd.) between a semiconductor chip (TEG chip, 10 mm × 10 mm × 300 μm) in which Sn-Ag-Cu bumps having a diameter of 80 μm are arranged at a pitch of 200 μm and an interposer (FR-4). ]) At 80 ° C. and then cured at 150 ° C. for 1 hour.
なお、インターポーザの上面部における半導体チップの端面部の位置から間隔をおいた位置にはアンダーフィル材の充填前に予め、チップ抵抗およびチップコンデンサを実装、配列した。 Note that a chip resistor and a chip capacitor were mounted and arranged in advance at a position spaced from the position of the end surface portion of the semiconductor chip on the upper surface portion of the interposer before filling with the underfill material.
実施例1〜4では、半導体チップの端面部の一辺または四辺全てに、半導体チップの端面部を研削することにより、水平方向に沿った線状の凹凸部を垂直方向に複数設けた。凹凸部の深さ方向の幅は、30μmまたは50μmとした。 In Examples 1 to 4, a plurality of linear concavo-convex portions along the horizontal direction were provided in the vertical direction by grinding the end surface portion of the semiconductor chip on one side or all four sides of the end surface portion of the semiconductor chip. The width of the concavo-convex portion in the depth direction was 30 μm or 50 μm.
一方、比較例1では、凹凸部を設けずに四辺の端面部を全て平滑面とした半導体チップを用いた。比較例2〜4では、実施例1〜4と同様にして半導体チップの端面部に凹凸部を設けたが、凹凸部の深さ方向の幅は、10μmまたは80μmとした。比較例5では、半導体チップの端面部に、研削により図4に示すような垂直方向に沿った線状の凹凸部を水平方向に複数設けた半導体チップを用いた。 On the other hand, in Comparative Example 1, a semiconductor chip was used in which all of the end surfaces of the four sides were smooth surfaces without providing uneven portions. In Comparative Examples 2 to 4, an uneven portion was provided on the end surface portion of the semiconductor chip in the same manner as in Examples 1 to 4, but the width in the depth direction of the uneven portion was 10 μm or 80 μm. In Comparative Example 5, a semiconductor chip was used in which a plurality of linear concavo-convex portions along the vertical direction as shown in FIG.
以上のようにして実施例1〜4、比較例1〜5のそれぞれについて20個の半導体装置のパッケージを作製した。このパッケージを、液槽ヒートサイクルにてCondition B(−55℃/+125℃)の条件で3000サイクル処理した。 As described above, 20 semiconductor device packages were produced for each of Examples 1 to 4 and Comparative Examples 1 to 5. This package was treated for 3000 cycles under the condition of Condition B (−55 ° C./+125° C.) in a liquid bath heat cycle.
このヒートサイクル試験後のパッケージについて、半導体チップの端面部とフィレットとの界面における剥離の有無により次の基準に従って評価した。
○:20個のパッケージの全てについて剥離無し
△:20個のパッケージ中、1〜4個のパッケージについて剥離有り
×:20個のパッケージ中、5個以上のパッケージについて剥離有り
評価結果を表1に示す。
The package after the heat cycle test was evaluated according to the following criteria depending on the presence or absence of peeling at the interface between the end face portion of the semiconductor chip and the fillet.
○: No peeling for all 20 packages Δ: Peeling for 1 to 4 packages in 20 packages ×: Peeling for 5 or more packages in 20 packages Table 1 shows the evaluation results Show.
表1より、半導体チップの端面部の少なくとも一部に、深さ方向の幅が30〜50μmの水平方向に沿った線状の凹凸部を垂直方向に複数設けた実施例1〜4では、凹凸部が半導体チップの端面部とフィレットとの界面を補強し、界面での剥離は見られなかった。 From Table 1, in Examples 1 to 4, in which at least part of the end surface portion of the semiconductor chip is provided with a plurality of linear concavo-convex portions along the horizontal direction having a width in the depth direction of 30 to 50 μm in the vertical direction, The portion reinforces the interface between the end face portion of the semiconductor chip and the fillet, and peeling at the interface was not observed.
これに対して半導体チップの端面部に凹凸部を設けずに四辺の端面部を全て垂直面とした比較例1では、多数のパッケージにおいて半導体チップの端面部とフィレットとの界面での剥離が見られた。 On the other hand, in Comparative Example 1 in which the end surfaces of the semiconductor chip are not provided with uneven portions and all of the end surfaces of the four sides are vertical surfaces, peeling is observed at the interface between the end surface of the semiconductor chip and the fillet in many packages. It was.
比較例2〜4では、半導体チップの端面部に深さ方向の幅が30μm未満または50μmを超える凹凸部を設けたが、半導体チップの端面部とフィレットとの界面での剥離が見られた。 In Comparative Examples 2 to 4, an uneven part having a width in the depth direction of less than 30 μm or more than 50 μm was provided on the end face part of the semiconductor chip, but peeling at the interface between the end face part of the semiconductor chip and the fillet was observed.
比較例5では、半導体チップの端面部に垂直方向に沿った線状の凹凸部を設けたが、半導体チップの端面部とフィレットとの界面での剥離が見られた。 In Comparative Example 5, linear uneven portions along the vertical direction were provided on the end surface portion of the semiconductor chip, but peeling at the interface between the end surface portion of the semiconductor chip and the fillet was observed.
2 半導体チップ
3 端面部
5 凹凸部
7 インターポーザ
9 アンダーフィル
W1 深さ方向の幅
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009290273A JP5728641B2 (en) | 2009-12-22 | 2009-12-22 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009290273A JP5728641B2 (en) | 2009-12-22 | 2009-12-22 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011134750A true JP2011134750A (en) | 2011-07-07 |
JP5728641B2 JP5728641B2 (en) | 2015-06-03 |
Family
ID=44347206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009290273A Active JP5728641B2 (en) | 2009-12-22 | 2009-12-22 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5728641B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014013825A (en) * | 2012-07-04 | 2014-01-23 | Namics Corp | Underfill agent for camera module |
JP2017044492A (en) * | 2015-08-24 | 2017-03-02 | 京セラ株式会社 | Sensor and joint structure |
JP2021158157A (en) * | 2020-03-25 | 2021-10-07 | Tdk株式会社 | Electronic component and manufacturing method therefor |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162229A (en) * | 1995-12-04 | 1997-06-20 | Matsushita Electric Ind Co Ltd | Semiconductor unit and method of packaging semiconductor chip |
JP2000036517A (en) * | 1998-06-09 | 2000-02-02 | Stmicroelectronics Inc | Street decrease for flip chip package |
JP2001332663A (en) * | 2000-05-24 | 2001-11-30 | Mitsui High Tec Inc | Binder for mounting flip chip and manufacturing method for semiconductor device using the same |
JP2004207494A (en) * | 2002-12-25 | 2004-07-22 | Fujitsu Ltd | Electronic device, mounting method and manufacturing method thereof |
JP2007157809A (en) * | 2005-12-01 | 2007-06-21 | Seiko Epson Corp | Semiconductor element and its manufacturing method, and semiconductor device and its manufacturing method |
JP2008153583A (en) * | 2006-12-20 | 2008-07-03 | Toshiba Corp | Printed circuit board, and electronic apparatus |
JP2009188011A (en) * | 2008-02-04 | 2009-08-20 | Nec Electronics Corp | Method and apparatus of manufacturing flip chip semiconductor device |
-
2009
- 2009-12-22 JP JP2009290273A patent/JP5728641B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162229A (en) * | 1995-12-04 | 1997-06-20 | Matsushita Electric Ind Co Ltd | Semiconductor unit and method of packaging semiconductor chip |
JP2000036517A (en) * | 1998-06-09 | 2000-02-02 | Stmicroelectronics Inc | Street decrease for flip chip package |
JP2001332663A (en) * | 2000-05-24 | 2001-11-30 | Mitsui High Tec Inc | Binder for mounting flip chip and manufacturing method for semiconductor device using the same |
JP2004207494A (en) * | 2002-12-25 | 2004-07-22 | Fujitsu Ltd | Electronic device, mounting method and manufacturing method thereof |
JP2007157809A (en) * | 2005-12-01 | 2007-06-21 | Seiko Epson Corp | Semiconductor element and its manufacturing method, and semiconductor device and its manufacturing method |
JP2008153583A (en) * | 2006-12-20 | 2008-07-03 | Toshiba Corp | Printed circuit board, and electronic apparatus |
JP2009188011A (en) * | 2008-02-04 | 2009-08-20 | Nec Electronics Corp | Method and apparatus of manufacturing flip chip semiconductor device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014013825A (en) * | 2012-07-04 | 2014-01-23 | Namics Corp | Underfill agent for camera module |
JP2017044492A (en) * | 2015-08-24 | 2017-03-02 | 京セラ株式会社 | Sensor and joint structure |
JP2021158157A (en) * | 2020-03-25 | 2021-10-07 | Tdk株式会社 | Electronic component and manufacturing method therefor |
JP7424157B2 (en) | 2020-03-25 | 2024-01-30 | Tdk株式会社 | Electronic components and their manufacturing methods |
Also Published As
Publication number | Publication date |
---|---|
JP5728641B2 (en) | 2015-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9620414B2 (en) | Protecting flip-chip package using pre-applied fillet | |
US9698072B2 (en) | Low-stress dual underfill packaging | |
TWI512913B (en) | Packaging devices, methods of manufacture thereof, and packaging methods | |
US20140167243A1 (en) | Semiconductor packages using a chip constraint means | |
JP2011086705A (en) | Semiconductor device, and method for manufacturing the same | |
JPWO2009104668A1 (en) | Wiring substrate and semiconductor device | |
JP5877291B2 (en) | Semiconductor device and manufacturing method thereof | |
US20120032328A1 (en) | Package structure with underfilling material and packaging method thereof | |
JP5290215B2 (en) | Semiconductor device, semiconductor package, interposer, and manufacturing method of interposer | |
WO2011092048A1 (en) | Reliability enhancement of metal thermal interface | |
JP5728641B2 (en) | Semiconductor device | |
US8786059B2 (en) | Passivation layer surface topography modifications for improved integrity in packaged assemblies | |
JP2007067047A (en) | Semiconductor device and its manufacturing method | |
JP2009182155A (en) | Lsi package and lsi package loading type electronic component | |
US20150303138A1 (en) | Semiconductor interposer and package structure having the same | |
KR101162508B1 (en) | Semiconductor package | |
US9236322B2 (en) | Methods and apparatus for heat spreader on silicon | |
JP2010212421A (en) | Semiconductor device | |
US20140159232A1 (en) | Apparatus and Method for Three Dimensional Integrated Circuits | |
JP2012129335A (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP5375563B2 (en) | Mounting structure and mounting method of semiconductor device | |
JP2011134749A (en) | Semiconductor device | |
JP2013175492A (en) | Semiconductor device and method of manufacturing the same | |
KR100818090B1 (en) | Semiconductor package | |
JP5576528B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120117 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140314 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141104 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20141107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150129 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5728641 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |