Nothing Special   »   [go: up one dir, main page]

JP2011141887A - 情報処理装置、情報処理方法及びそのプログラム - Google Patents

情報処理装置、情報処理方法及びそのプログラム Download PDF

Info

Publication number
JP2011141887A
JP2011141887A JP2011039677A JP2011039677A JP2011141887A JP 2011141887 A JP2011141887 A JP 2011141887A JP 2011039677 A JP2011039677 A JP 2011039677A JP 2011039677 A JP2011039677 A JP 2011039677A JP 2011141887 A JP2011141887 A JP 2011141887A
Authority
JP
Japan
Prior art keywords
information processing
processing apparatus
video signal
graphics chip
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011039677A
Other languages
English (en)
Other versions
JP5201231B2 (ja
Inventor
Shunichiro Iwase
俊一郎 岩瀬
Keisuke Koide
啓介 小出
Tatsuya Tobe
竜哉 戸辺
Takeshi Masuda
健 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011039677A priority Critical patent/JP5201231B2/ja
Publication of JP2011141887A publication Critical patent/JP2011141887A/ja
Application granted granted Critical
Publication of JP5201231B2 publication Critical patent/JP5201231B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)

Abstract

【課題】ユーザの利用目的に応じて描画処理能力の異なるグラフィックスチップを容易に切り替えることが可能な情報処理装置、情報処理方法及びそのプログラムを提供すること。
【解決手段】ノート型PC100は、チップセット2に内蔵された内蔵グラフィックスチップ5と、チップセット2に接続され内蔵グラフィックスチップ5よりも描画処理能力が高い外部グラフィックスチップ10とを備える。チップセット2に接続されたEC6は、PC100がバッテリにより動作している場合には内蔵グラフィックチップ5の映像信号を選択し、ACアダプタにより動作している場合には外部グラフィックチップ10の映像信号を選択するように、スイッチIC12による映像信号の切り替えを制御する。
【選択図】 図1

Description

本発明は、描画処理を行うためのグラフィックスチップを有する情報処理装置、情報処理方法及びそのプログラムに関する。
近年、PC(Personal Computer)等の情報処理装置の高性能化に伴い、情報処理装置において描画処理を担うグラフィックスチップに対しても高い描画処理能力が求められている。その一方で、特にノート型PCにおいては、低消費電力化、ひいてはバッテリ持続時間の延長も求められている。
ノート型PCにおいては、従来から、搭載されるグラフィックスチップは一つのみであった。そして、一般的に、グラフィックスチップにおいては、高い描画処理能力を有するグラフィックスチップは消費電力が高く、消費電力の低いグラフィックスチップは消費電力の高いグラフィックスチップに比べて描画処理能力が劣る、という相反関係がある。すなわち、ノート型PCにグラフィックスチップを搭載するにあたっては、描画処理能力は高いが消費電力が高いものか、描画処理能力は低いが消費電力が低いもののいずれか一方を選択せざるを得なかった。
したがって、特にノート型PCのようにモビリティを重視した情報処理装置においては、例えば、ACアダプタ接続時には高い描画処理能力を有するグラフィックスチップを使い、バッテリ駆動時には、描画処理能力よりもバッテリ持続時間を優先したいというユーザの要望があるが、そういったニーズに応えることもできなかった。
またデスクトップ型PCにおいては、従来から、当該デスクトップ型PCが拡張用のスロットを有している場合には、当該拡張スロットにグラフィックボード(ビデオカード、ビデオボード)と呼ばれる拡張ボードを接続して、グラフィックボードの変更及び追加を行うことが可能であった。
しかし、この場合、複数のグラフィックスチップの切り替えには専門性の高い知識が必要とされるため、容易に切り替えることはできない。また、グラフィックスボードを交換するには、デスクトップ型PCのケースを開け、ボードの挿抜を行うなど、煩雑な作業を行う必要があり、ユーザの利便性にも欠ける。
なお、2種類のグラフィックスチップを切り替えるという点に関しては、下記特許文献1において、一枚のボード上に2Dグラフィックス処理用のコントローラと3Dグラフィックス処理用のコントローラと、描画コマンドの種類によって各コントローラを切り替え可能な切り替え回路を備え、2D処理及び3D処理用のアプリケーションからの描画コマンドに応じて各コントローラを切り替えて表示装置へ出力することが可能なグラフィック装置が開示されている。
特開平11−353495号公報(段落[0009]、図1等)。
しかしながら、上記特許文献1に記載の技術においては、アプリケーションからの描画コマンドに応じて各コントローラを切り替えているのみであり、例えば描画処理能力と低消費電力のいずれかを優先するといったユーザの要望や利用目的に応じて各コントローラを切り替えることはできない。
以上のような事情に鑑み、本発明の目的は、ユーザの利用目的に応じて描画処理能力の異なるグラフィックスチップを容易に切り替えることが可能な情報処理装置、情報処理方法及びそのプログラムを提供することにある。
本発明の主たる観点に係る情報処理装置は、ACアダプタ及びバッテリのいずれかから電源を供給されることで動作可能な情報処理装置であって、第1の描画処理能力を有し、第1の映像信号を生成可能な第1のグラフィックスチップと、前記第1の描画処理能力よりも高い第2の描画処理能力を有し、第2の映像信号を生成可能な第2のグラフィックスチップと、前記第1及び第2の映像信号のいずれかを切り替えて出力可能な出力切替手段と、当該情報処理装置が前記ACアダプタとバッテリとのいずれから電力を供給されているかを検知する検知手段と、前記検知結果に基づいて、当該情報処理装置が前記バッテリから電源を供給されている場合には前記出力切替手段が前記第1の映像信号を出力するよう制御し、当該情報処理装置が前記ACアダプタから電力を供給されている場合には前記出力切替手段が前記第2の映像信号を出力するよう制御する制御手段とを具備する。
これにより、情報処理装置がACアダプタとバッテリのいずれから電力を供給されているかを検知することで、ユーザに明示的な選択動作をさせることなく、高い描画処理能力による作業性を重視するか、バッテリ持続時間を重視するかといったユーザの利用目的に応じて適切なグラフィックスチップを選択して描画処理を行わせることができる。
ここで描画処理能力とは、描画処理速度(動作クロック数)や解像度の高低、複雑な視覚効果の作成機能の有無等をいう。また情報処理装置としては、コンピュータ(PCの場合、デスクトップ型でもノート型でもよい)、PDA(Personal Digital Assistance)、オーディオ/ビジュアル機器、携帯電話、ゲーム機器等が挙げられる。
上記情報処理装置において、前記制御手段は、映像信号を出力していないグラフィックスチップへの電源供給を停止するようにしてもよい。
これにより、使用されないグラフィックスチップへの無駄な電力供給を停止することで、更に低消費電力化を実現することができる。
上記情報処理装置において、前記制御手段は、当該情報処理装置の起動イベントを検知する手段と、前記起動イベントが検知された場合に前記第1及び第2のグラフィックスチップに電源を供給する手段と、前記入力されたユーザ操作に基づいて、映像信号を出力していないグラフィックスチップへの電源供給を停止する手段とを有していてもよい。
これにより、予め第1または第2のグラフィックスチップへ電源を供給した上でいずれかのグラフィックスチップの電源供給を停止することで、情報処理装置が起動する場合に、各グラフィックスチップへ電源が供給されない状態で電圧が印加されてしまい、グラフィックスチップが破壊されてしまうことを防止することができる。
上記情報処理装置において、前記制御手段は、当該情報処理装置の再起動イベントを検知する手段と、前記再起動イベントが検知された場合に前記第1及び第2のグラフィックスチップに電源を供給する手段と、映像信号を出力していないグラフィックスチップへの電源供給を停止する手段とを有していても構わない。
これにより、情報処理装置の再起動イベントも検知しながら、第1または第2のグラフィックスチップへの電源供給を制御することで、情報処理装置の起動時のみならず再起動時にも、各グラフィックスチップへ電源が供給されない状態で電圧が印加されグラフィックスチップが破壊されてしまうのを防ぐことができる。
上記情報処理装置は、前記第1の映像信号と前記第2の映像信号のうちいずれの映像信号が出力されているかを報知する報知手段を更に具備していても構わない。
これによりユーザは、選択されているグラフィックスチップがいずれであるかを容易に確認することができる。
上記情報処理装置において、前記報知手段は、前記第1の映像信号と前記第2の映像信号のうちいずれの映像信号が出力されているかをLEDの点灯により報知するLED表示部であってもよい。
これによりLEDが点灯することで選択されているグラフィックスチップを一目で確認することができる。
上記情報処理装置は、当該情報処理装置で発生した熱を放熱するファンを更に具備し、前記制御手段は、前記第1の映像信号が出力されている場合には前記ファンの回転数を第1の回転数に設定し、前記第2の映像信号が出力されている場合には前記第1の回転数よりも高い第2の回転数に設定するようにしても構わない。
これにより、第1のグラフィックスチップから映像信号が出力されている場合には、ファンの回転による騒音を低減することができる。
上記情報処理装置は、当該情報処理装置全体の動作を制御するCPUを更に具備し、前記制御手段は、前記第1の映像信号が出力されている場合には前記CPUの動作クロック数を第1のクロック数に設定し、前記第2の映像信号が出力されている場合には前記第1のクロック数よりも高い第2のクロック数に設定する手段を有していてもよい。
これにより、消費電力が低い第1のグラフィックスチップが選択された場合にはCPUの動作クロック数も下げることによって、低消費電力効果を更に高めることができ、逆に描画処理能力が高い第2のグラフィックスチップが選択された場合にはCPUの動作クロック数も上げることで情報処理装置のパフォーマンスを最大限に利用することができる。
上記情報処理装置は、当該情報処理装置を省電力状態に移行させる手段を更に具備し、前記制御手段は、当該情報処理装置が前記省電力状態に移行する際に前記第1の映像信号及び前記第2の映像信号の出力状態に関する情報を記憶し、当該電子機器が省電力状態から復帰する場合に、前記記憶された情報に基づいて、前記出力切替手段が、前記省電力状態への移行前に出力されていた映像信号を出力するよう制御するようにしても構わない。
ここで省電力状態とは、いわゆるスタンバイ(サスペンド)状態や休止状態(ハイバネーション)をいう。これにより、情報処理装置が省電力状態から復帰する際には、復帰前に選択されていたグラフィックスチップを選択することができるため、適切なグラフィックスチップを選択して安全に復帰することができる。
本発明の他の観点に係る情報処理方法は、ACアダプタ及びバッテリのいずれかから電源を供給されることで動作可能な情報処理装置が情報を処理する方法であって、第1の描画処理能力を有する第1のグラフィックスチップから出力される第1の映像信号と、前記第1の描画処理能力よりも高い第2の描画処理能力を有する第2のグラフィックスチップから出力される第2の映像信号とのいずれかを切り替えて出力するステップと、前記情報処理装置が前記ACアダプタとバッテリとのいずれから電力を供給されているかを検知するステップと、前記検知結果に基づいて、前記情報処理装置が前記バッテリから電源を供給されている場合には前記第1の映像信号を出力するよう制御し、当該情報処理装置が前記ACアダプタから電力を供給されている場合には前記第2の映像信号を出力するよう制御するステップとを具備する。
本発明の他の観点に係るプログラムは、ACアダプタ及びバッテリのいずれかから電源を供給されることで動作可能な情報処理装置に、第1の描画処理能力を有する第1のグラフィックスチップから出力される第1の映像信号と、前記第1の描画処理能力よりも高い第2の描画処理能力を有する第2のグラフィックスチップから出力される第2の映像信号とのいずれかを切り替えて出力するステップと、前記情報処理装置が前記ACアダプタとバッテリとのいずれから電力を供給されているかを検知するステップと、前記検知結果に基づいて、前記情報処理装置が前記バッテリから電源を供給されている場合には前記第1の映像信号を出力するよう制御し、当該情報処理装置が前記ACアダプタから電力を供給されている場合には前記第2の映像信号を出力するよう制御するステップとを実行させるためのものである。
以上のように、本発明によれば、ユーザの利用目的に応じて描画処理能力の異なるグラフィックスチップを容易に切り替えることができる。
本発明の一実施形態に係るノート型PC100の構成を示したハードウェアブロック図である。 本発明の一実施形態においてノート型PC100が有するソフトウェア及びハードウェアのレイヤー構成図である。 本発明の一実施形態においてEC6が有するリセットトラップ機構を示した図である。 本発明の一実施形態においてノート型PC100の起動時におけるグラフィックスチップ選択処理の流れを示したフローチャートである。 図4の場合における各信号のタイミングチャート図である。 本発明の一実施形態においてノート型PC100のシステムリセット時におけるグラフィックスチップ選択処理の流れを示したフローチャートである。 図6の場合における各信号のタイミングチャート図である。 本発明の一実施形態に係るノート型PC100の外観を示した斜視図である。
以下、本発明の実施の形態を図面に基づき説明する。図1は、本発明の一実施形態に係るノート型PC100の構成を示したハードウェアブロック図である。また図8はノート型PC100の外観を示した斜視図である。
図1に示すように、本実施形態に係るノート型PC100において、チップセット2は、ノート型PC100の内部において各デバイスとの間のデータの受け渡しを管理するチップであり、ノースブリッジ3とサウスブリッジ4とから構成される。
ノースブリッジ3は、内蔵グラフィックスチップ5やメモリコントローラ(図示せず)等を内蔵し、またCPU(Central Processing Unit)1及び外部グラフィックスチップ10と接続される。サウスブリッジ4は、不揮発性メモリ15やEC6等の各周辺デバイスとの接続インターフェースを有する。
内蔵グラフィックスチップ5及び外部グラフィックスチップ10は、CPU1から受け取ったデータを基に描画処理を行い、生成した映像信号を映像表示部13へ表示させるためにスイッチIC12へ出力する。本実施形態においては、内蔵グラフィックスチップ5よりも外部グラフィックスチップ10の方が高い描画処理能力を有するものとする。
内蔵グラフィックスチップ5は、外部グラフィックスチップ10に比べて描画処理能力に劣るが、消費電力は低い。一方、外部グラフィックスチップ10は3D処理や高解像度描画処理等において高い描画処理能力を有する反面、自身及び周辺デバイスを駆動するために消費電力は高くなり、ノート型PC100のシステム全体に対する電力負荷も高くなる。
本実施形態においては、このように描画処理能力の異なる内蔵グラフィックスチップ5と外部グラフィックスチップ10の何れかを選択して描画処理を行うことが可能となっている。
不揮発性メモリ15は、例えばROM(Read Only Memory)、EEPROM(Electrically Erasable and Programmable Read Only Memory)、フラッシュメモリ等である。
EC6は、キーボード9の制御を行うKBC(Keyboard Controller)、電力制御に関する規格であるACPI(Advanced Configuration and Power Interface)に対応した電源管理を行うACPI/EC、後述するユーティリティソフトとのインターフェースを提供するPIC(Programmable IO Controller)の3つの機能を有している。
EC6は、上記KBCによりユーザのキーボード9の押下操作を検出し、OS(Operating System)等の上位システムに対して、スキャンコードと呼ばれる情報を通知することができる。またEC6は、上記PICにより、後述するOSやBIOSといったシステムとの通信を行うためのインターフェースを有し、コマンドやデータの授受を行なうことができる。
更にEC6は、グラフィックス切替スイッチ7、グラフィックス選択表示LED(Light Emitting Diode)8、外部グラフィックスチップ用電源回路11及びファン14と接続されている。
グラフィックス切替スイッチ7は、上記内蔵グラフィックスチップ5と外部グラフィックスチップ10の何れかの使用をユーザが選択するためのスイッチである。図8に示すように、グラフィックス切替スイッチ7は、キーボード9の上部に例えばスライドスイッチのようなメカニカルスイッチとして設けられている。グラフィックスチップの選択にあたっては、例えばノート型PC100が有するアプリケーションソフト類やユーティリティソフト等を用いて、GUI(Graphical User Interface)によるスイッチとする実装形態も考えられる。しかし、この場合には、アプリケーションソフトを探し出し、それを起動し、グラフィックスチップを切り替えるための入力操作を行うなど、複数ステップの作業が必要であり、また高度な知識も必要となる。本実施形態においては、上述のようなメカニカルスイッチとすることによって、ユーザは複雑な操作をすることなくグラフィックスチップを選択することが可能となる。
またグラフィックス選択表示LED8は、上記グラフィックス切替スイッチ7によって何れのグラフィックスチップが選択されているかをLEDの点灯によりユーザに報知するものであり、図8に示すように、例えばノート型PC100の前面側に設けられる。例えばLED表示部を2つ設けて、選択されているグラフィックスチップに対応したLED表示部を点灯させるようにする。選択されているグラフィックスチップが何れであるかを確認する従来の方法としては、例えば一般的なOSであるMicrosoft Windows(登録商標) XPにおいてデバイスマネージャ上から行う方法がある。しかし、デバイスマネージャを開くためには「コントロールパネル」を起動し、「デバイス」を選択実行し、「ハードウェア」タブから「デバイスマネージャ」を選択し、ツリー上の表示から「ディスプレイアダプタ」を選択するといった複数の複雑なステップが必要であり、一般ユーザには非常に分かりにくいものとなっている。そこで本実施形態においては、上記のLEDのような表示機能を有することによって、操作を必要とせず、視覚的に分かりやすくすることを可能としている。
また外部グラフィックスチップ用電源回路11は、上記ACPI/EC機能によりEC6から出力される電源ON/OFF制御信号に基づいて、外部グラフィックスチップ10に対する電源の供給/非供給を切り替える回路である。すなわち、上記内蔵グラフィックスチップ5の使用時には、外部グラフィックスチップ10の機能を停止するとともに、当該外部グラフィックスチップ用電源回路11により、外部グラフィックスチップ10及び周辺回路への電力供給を停止することにより、ノート型PC100全体の消費電力を抑えることが可能となる。
またファン14は、CPU1等から発生する熱を放熱するためのものである。EC6は、上記グラフィックスチップの選択状況に応じて、当該ファン14の駆動も制御する。具体的には、内蔵グラフィックスチップ5が選択されている場合には外部グラフィックスチップ10が選択されている場合に比べてファン14の回転数を下げるようにする。これにより、グラフィックスチップに応じたファン14の適切な制御が可能となる。
スイッチIC12は、内蔵グラフィックスチップ5及び外部グラフィックスチップ10の何れかから出力される映像信号を切り替えて映像表示部13へ出力するICである。EC6は、グラフィックスチップの選択状況に応じて、当該スイッチIC12へ映像切替信号を出力し、各グラフィックスチップから出力される映像信号の切り替えを制御することが可能となっている。
映像表示部13は、例えば図8に示すようなノート型PC100に内蔵の液晶ディスプレイパネルを指すが、これ以外にも、例えばノート型PC100の外部に接続するTV(テレビジョン)出力やCRT(Cathode Ray Tube)等、様々な表示系コンソール類を適用することができる。本実施形態においては、内蔵グラフィックスチップ5と外部グラフィックスチップ10のそれぞれに別々の表示部を持たせるのでなく、表示部は共通化して、上記EC6が制御してスイッチIC12へ出力する上記映像切替信号に基づいて映像信号の切り替えを行っている。このように表示部を共通化することは、ノート型PCのように省スペース設計が必要となる小型機器の設計において特に有用である。
なお図示しないが、ノート型PC100は、上記各ブロック以外にも、HDD(Hard Disk Drive)等の外部記憶装置、各種バスや端子等のインターフェース等、コンピュータとして必要な機能及びデバイスを有している。
このように本実施形態においては、グラフィックスチップの切り替え用のマイコンを新たに搭載することなく、従来からキーボードや電源の制御用にノート型PCに搭載されているEC6を用いることでグラフィックスチップの切り替えを実現している。これにより、追加コストの発生や基板面積の拡大、電力消費の発生を抑えることができる。
次に、ノート型PCが有するソフトウェアについて説明する。図2は、ノート型PC100が有するソフトウェア及びハードウェアのレイヤー構成図である。
同図に示すように、ノート型PC100においては、チップセット2(ノースブリッジ3)、チップセット2に接続された内蔵グラフィックスチップ5及び外部グラフィックスチップ10、グラフィックス切替スイッチ7、グラフィックス選択表示LED8といったハードウェア上に、BIOS23、OS上で働くユーティリティソフト21及びPI.sys22といったソフトウェアが階層的に実装されている。EC6は、これらハードウェアとソフトウェアとのインターフェースとしての役割を果たしている。
ユーティリティソフト21は、OSや他のアプリケーションソフトの持つ機能を補い、機能や性能、操作性を向上させるソフトウェアである。
PI.sys22は、OS上で働く上記ユーティリティソフト21とEC6との橋渡しをするためのソフトウェアであり、上述のPICを利用するために使われる。すなわち、EC6とユーティリティソフト21とのPICを使った通信は、PI.sys22を経由して行われる仕組みとなっている。またPICは、経路上ではPI.sys22を経由するが、直感的にはEC6とユーティリティソフト21とは直接的に通信を行えるようになっている。
BIOS23は、ノート型PC100の電源投入直後に各デバイスの初期化処理やテストを行うソフトウェアである。またBIOS23は、OSの起動前に各グラフィックスチップの初期化処理も行う。
具体的には、BIOS23は、POST(Power On Self Test)と呼ばれる、システム起動開始からWindows(登録商標)等のOS側へ制御権を譲るまでの処理を行うためのプログラムを内蔵している。POSTの主な目的は、ノート型PC100の電源投入時に自動的に各機器のテストを実行し、グラフィックス、メモリ、ディスク等のハードウェアに異常がないかを調べることであるが、それと同時に、各グラフィックスチップの初期化も行っている。つまり、本実施形態において選択されたグラフィックスチップを適切に初期化し、選択されなかったグラフィックスチップを適切に無効化するのもBIOS23の役割である。
上記図2で示したように、BIOS23はEC6との通信インターフェースを有している。そして、BIOS23はEC6に対して、グラフィックス選択表示LED8の点灯ON/OFFの指示、外部グラフィックスチップ10から内蔵グラフィックスチップ5への表示切り替え及び外部グラフィックスチップ10用電源回路11のON/OFFの指示、グラフィックス切替スイッチ7の状態取得の指示、といった要求を行う。
ところで、現在一般的なOSであるWindows(登録商標)は、スタンバイ(サスペンド)や休止状態(ハイバネーション)と呼ばれる省電力状態に移行する機能を搭載している。スタンバイは、多くのデバイスがリセット状態になるが、メモリの内容は維持される。また休止状態は、メモリの内容をHDDに退避し、システムは電源OFF状態になる。
そしてWindows(登録商標)においては、これらの省電力状態遷移前後でグラフィックスチップが異なるような状態が想定されていない。よってそのような状況においてユーザがグラフィックス切替スイッチ7によってグラフィックスチップ変更を要求していても、グラフィックスチップを切り替えることは避けなければならない。そこで本実施形態においては、上記省電力状態への移行過程において、選択されているグラフィックスチップをBIOS23が不揮発性メモリ15へ記憶し、復帰時にBIOS23はグラフィックス切替スイッチ7の状態に関わらず復帰前のグラフィックスチップを選択して復帰することとしている。
次に、上記ノート型PC100のハードウェア制御について詳細に説明する。
上述のWindows(登録商標)のような現在の一般的なOSは、グラフィックスチップ動作中のグラフィックスチップの挿抜(HotPlug/UnPlug)をサポートしていないため、例えばWindows(登録商標) XP動作中のグラフィックスチップの切り替えはできない。したがって本実施形態においては、グラフィックスチップの切り替えはOSが起動する前に行うこととし、またその関係で、OS起動後のグラフィックスチップの切り替え要求に対しては再起動を行うこととしている。
また、上述したように、本実施形態においては上記外部グラフィックスチップ用電源回路11により外部グラフィックスチップ10への電源供給を停止することが可能である。しかし、電源を供給されていない外部グラフィックスチップ10の端子に電圧が印加されるとICの端子の破壊や外部グラフィックスチップ10を介しての電流の漏れといった問題が生じる。こういった問題を避けるため、本実施形態においては、外部グラフィックスチップ10の端子に電圧が印加されても問題が生じないように、外部グラフィックスチップ10へ電源供給を行った状態でシステムのリセットの解除がなされるようにしている。そして、その後外部グラフィックスチップ10の端子に電圧が印加されないように適切な処理を行った後に、内蔵グラフィックスチップ5が選択された場合には外部グラフィックスチップ10への電源供給を停止する。なお本実施形態において内蔵グラフィックスチップ5はチップセット2に内蔵されているため、ノート型PC100の動作中に内蔵グラフィックスチップ5への電力供給が停止されることはない。当該外部グラフィックスチップ用電源回路11の制御処理の詳細については後述する。
また、システムがリセットされると、外部グラフィックスチップ10に繋がっているデバイスにもリセットがかかることにより、外部グラフィックスチップ10の端子に電圧が印加される可能性がある。外部グラフィックスチップ10に電源供給が行われていない状態で外部グラフィックスチップ10の端子に電圧が印加されると、上述の通り、端子の破壊やグラフィックスチップを介しての電流の漏れといった問題が生じるため、システムのリセットが発生した場合これを検知し、システムリセットが解除される前に外部グラフィックスチップ10へ電源を供給するか外部グラフィックスチップ10に繋がる信号に電圧が印加されないように処理をする必要がある。そのため、本実施形態においては、EC6において再起動(リブート)イベントの発生の検知とシステムリセット(プラットフォームリセット)の解除を行うこととしている。システムリセットをEC6が検知し、EC6が有するタイミング制御下にて外部グラフィックスチップ10への電源供給等を行った後に、システムリセットを解除し、システム起動処理をスタートすることができる。このEC6の機構を、本実施形態においては「リセットトラップ」と呼ぶ。以下、当該リセットトラップについて詳細に説明する。
図3は、上記EC6のリセットトラップ機構を示した図である。通常、PCにおいてシステムのリセット信号の制御は一般にチップセットのサウスブリッジで行われる。同図においてPWROKと示した入力端子は、システムを構成するデバイスに対して正しく電源供給が行われ、システムリセット信号(SYS_RESET#)の解除を行うための準備が整ったことをサウスブリッジ4に対して通知するための端子であり、またこの端子がアサートされるとサウスブリッジ4の内部にてパワーアップシーケンスの実行が始まり、最終的にSYS_RESET#が解除される。逆に言うと、PWROKがLowである限りSYS_RESET#の解除は行われない。
本来、SYS_RESET#の制御主体はサウスブリッジ4であるため、サウスブリッジ4と独立してSYS_RESET#信号を制御すると他のデバイスがリセットされていることをサウスブリッジ4が検知できないという問題がある。
そこで本実施形態においては、図3に示すように、チップセット2(サウスブリッジ4)の出力信号であるシステムリセット信号(SYS_RESET#)とEC6の出力信号であるSYS_PWROK信号とを、ORゲートを介してチップセット2(サウスブリッジ4)のPWROK端子に入力することにより、SYS_PWROK信号によってEC6が管理するタイミングにてシステムリセットを解除(デアサート)することが可能となる。
本実施形態においては、システムリセットが解除されSYS_RESET#がHighになった後にSYS_PWROKがLowになるパルス信号によってシステムリセットの解除を行う。すなわち、SYS_PWROKをEC6がLowに落とした後もSYS_RESET#がHighになっているため、サウスブリッジ4のPWROK端子はHighに保持される。システムの再起動時など、システムのリセットが解除された後にシステムのリセットがかかった場合(SYS_RESET# =Low)、チップセット2(サウスブリッジ4)のPWROK端子がLowになるため、EC6がSYS_PWROKをHighにするまでシステムリセット信号の出力端子(RST*)がLowに保持されるようになる。システムリセット信号をEC6の端子に入力することにより、システムリセット信号がアサートされたことをEC6が検知することが可能であり、システムリセット信号がLowの間にEC6が必要な処理を行い、その後にシステムリセットを解除することが可能となる。この機構が上記リセットトラップである。
次に、上記外部グラフィックスチップ用電源回路11の制御の詳細について説明する。
上述したように、電力消費の低い内蔵グラフィックスチップ5での動作時には、外部グラフィックスチップ10及び外部グラフィックスチップ10の動作時にしか使用されないICとその周辺回路に対する電源供給を行わないようにすることにより、システム全体の低消費電力動作が可能となる。しかし、外部グラフィックスチップ10へ電源が供給されていない状態でシステムの再起動が発生し、システムがリセットされると以下のような問題が発生する。
システムがリセットされるとグラフィックスチップに繋がるデバイスにリセットがかかるため、グラフィックスチップの端子に電圧が印加されてしまう。例えば最近の外部グラフィックスチップ10はチップセット2(ノースブリッジ3)との接続用にPCI Expressと呼ばれるインターフェースを有するが、システムリセットがかかるとチップセット2(ノースブリッジ3)にリセットがかかり、チップセット2(ノースブリッジ3)がPCI Express信号をドライブするため、外部グラフィックスチップ10の端子に電圧が印加される。チップセット2(ノースブリッジ3)がPCI Express信号をドライブしないようにするためには、BIOS23によりチップセット2(ノースブリッジ3)のPCI Expressインターフェースを無効化する必要があるが、BIOS23が動作するためには、システムリセットが解除される必要があるため、システムリセットがかかった状態で無効化することはできない。
そこで、外部グラフィックスチップ10に電源供給が行われていない状態で外部グラフィックスチップ10の端子に電圧が印加されてしまうことを避けるため、システムがリセットされた場合にEC6がこれを検知するための上記リセットトラップ機構が必要となる。システムリセットが解除される前に外部グラフィックスチップ10に対して電源供給を行い、システムリセットを解除後、チップセット2(ノースブリッジ3)のPCI Expressインターフェースの無効化等の必要な処理が行われた後で外部グラフィックスチップ10への電源供給を停止する。本来チップセット2により制御されるシステムリセットを、リセットトラップ機構によりシステムリセットのトラップ及び解除をEC6の制御下で行うことが可能であるため、外部グラフィックスチップ10の電源供給の制御をEC6が行うことにより、システムのリセットの解除を外部グラフィックスチップ10の電源供給を行った後に行うことが可能となる。
次に、外部グラフィックスチップ10の端子に接続される信号の制御について説明する。他のICから外部グラフィックスチップ10の端子に接続される主な信号としては、リセット信号、クロック、チップセット2との間をつなぐバス(PCI Express, AGP等)及び映像信号等がある。上述の通り外部グラフィックスチップ10に電源供給が行われていない状態においては、これらの信号がHighにドライブされないようにする必要がある。しかし、リセット信号はActive Lowの信号であるため、システムの通常動作時にはHighにドライブされてしまう。またクロックやPCI Expressなどは絶えずHigh、Lowを繰り返す信号である。
そこで、EC6から外部グラフィックスチップ10の電源のON/OFFを制御する場合、バススイッチやゲートICによる電源制御信号でマスクをかけることで外部グラフィックスチップ10の電源が供給されていない場合に上記各信号がドライブされるのを避けることができる。
リセット信号などの論理信号は論理ゲートを挟むことで容易に対応が可能であるが、ゲートICやバススイッチICを使う場合には、信号品質の観点から高速信号をスイッチICで切るのはあまり好ましくない。また、多くの信号をスイッチICで制御する場合、特にノート型PC100のような小型機器の場合には省スペース設計という観点から設計上の大きな制約になる。例えばPCI Expressインターフェースでチップセット2と接続されるグラフィックスチップは、通常16組のPCI Expressのレーンで接続される。1レーンは4本の信号線からなるため64本もの高速信号をスイッチでON/OFFしなければならない。
しかしながら、上述したリセットトラップ機構を使うと、これらの制約からも解放される。クロックについては、クロックON/OFF制御用の端子を有する発振器からクロックが供給される場合には、EC6からこのクロックON/OFF制御用の端子を制御することにより、適切なタイミングでのクロックのON/OFFが可能である。また、このような端子がない場合には、システムリセット解除後にBIOS23などにより発振器のレジスタ設定を行うなどして、クロックのOFFを行った後に、外部グラフィックスチップ10の電源をOFFすることが可能になる。PCI Express信号に関しては、例えばインテル(登録商標)社のチップセットの場合、レジスタへの設定によりこのインターフェースの無効化が可能であるため、システムリセット解除後にBIOS23がこのレジスタに設定を行いPCI Express信号がドライブされないようにした後で、外部グラフィックスチップ10の電源をOFFすることが可能になる。
また、外部グラフィックスチップ10は、内蔵グラフィックスチップ5に比べて高い描画能力を有していることから、例えばDVI(Digital Visual Interface)といった規格に対応して、映像表示部13として外部モニタに接続することも想定される。外部グラフィックスチップ10を外部モニタに接続した後、外部グラフィックスチップ10から内蔵グラフィックスチップ5へ切り替える場合には、当該切り替えに伴い、電力供給を止められた外部グラフィックスチップ10に対して、外部モニタから、または隣接するICから電流が逆流してくる可能性がある。そこで、本実施形態においては、そのような場合に電流の逆流防止機構を設けることで、外部グラフィックスチップ10の破壊を防止することとしている。
具体的には、当該逆流防止機構は、例えば外部グラフィックスチップ10と外部映像出力端子との間にダイオード(トランジスタ)によるスイッチを設け、外部グラフィックスチップ10に電源が供給されていないことを検知して、当該スイッチをOFFにすることで実現される。また、上記EC6により外部グラフィックスチップ10と外部映像出力端子との間の信号を切断するように制御しても構わない。
次に、以上のように構成されたノート型PC100の動作について説明する。上述したように、本実施形態においては、グラフィックスチップの選択は、ノート型PC100の起動時と、システムリセット時に行われる。
まず、ノート型PC100の起動時におけるグラフィックスチップの選択処理について説明する。図4は、ノート型PC100の起動時におけるグラフィックスチップ選択処理の流れを示したフローチャートであり、図5はこの場合における各信号のタイミングチャート図である。なお、以降の図においては「グラフィックスチップ」の語を「Gfx」と簡略化して示している。
両図に示すように、まず、ノート型PC100の電源が投入されると、EC6が外部グラフィックスチップ10の電源をONし、映像切替信号を外部グラフィックスチップ10に設定する(図4のステップ31、図5の(1))。続いてEC6は、上記図3で示したSYS_PWROK信号をLowからHighにして、チップセット2(サウスブリッジ4)に対してシステムのリセット解除を許可する(図4のステップ32、図5の(2))。これを受けて、チップセット2においてPWROK端子がLowからHighになり、チップセット2がSYS_RESET#信号をLowからHighにすることで、システムリセットが解除される(図4のステップ33、図5の(3)、(4))。システムリセットが解除になると、CPU1の動作が開始され、BIOS23が、上記POST処理(各ハードウェアの初期化処理)を始める。またEC6はSYS_PWROK信号がHighになったことを検出すると、SYS_PWROK信号をHighからLowにする(図5の(5))。
上記POST処理の過程で、BIOS23は、前回の不揮発性メモリ15に記録されたOSの状態を取得する(ステップ34)。OSの状態の取得により、BIOS23はOSが上記スタンバイや休止状態といった省電力状態であるか否かを判断する(図4のステップ35)。省電力状態でなかった場合(図4のステップ35のNo)には、BIOS23は、EC6に対して、グラフィックス切替スイッチ7の状態を問い合わせる(ステップ36)。EC6は、当該問い合わせに対して、グラフィックス切替スイッチ7の状態を取得してBIOS23へ返答する(ステップ37)。そしてBIOS23は、当該返答結果に基づいて、選択されているグラフィックスチップが何れであるかを判断し(ステップ39)、選択されているのが外部グラフィックスチップ10であった場合には内蔵グラフィックスチップの無効化処理を行い(ステップ40)、選択されているのが内蔵グラフィックスチップ5であった場合には外部グラフィックスチップ10の無効化処理を行う(ステップ41)。なお、上記ステップ35においてOSが省電力状態であった場合(ステップ35のYes)には、BIOS23は省電力状態への移行前に選択されたグラフィックスチップに関する情報を不揮発性メモリ15から取得し(ステップ38)、ステップ39へ進む。選択されていないグラフィックスチップの無効化処理が終わると、BIOS23は選択されたグラフィックスチップに関する情報を不揮発性メモリ15へ格納し(ステップ42)、選択されたグラフィックスチップをEC6へ通知する(ステップ43)。
通知を受けたEC6は、グラフィックス選択表示LED8に、選択されたグラフィックスチップに応じたLEDを点灯させる(ステップ44)。続いてEC6は、選択されているグラフィックスチップを判断し(ステップ45)、内蔵グラフィックスチップが選択されている場合には映像切替信号を内蔵グラフィックスチップ側に設定してスイッチIC12へ出力する(ステップ46)。
続いてBIOS23は、選択されたグラフィックスチップの初期化を行う(ステップ47)。そしてBIOS23は選択されたグラフィックスチップを再度判断し(図4のステップ48、図5の(6))、内蔵グラフィックスチップ5が選択されている場合には、EC6に対して外部グラフィックスチップ電源OFFを通知する(ステップ49)。そして、通知を受けたEC6は、外部グラフィックスチップ10の電源をOFFにする(図4のステップ50、図5の(7))。外部グラフィックスチップが選択されている場合には常に外部グラフィックスチップ10の電源はONとなっている。以上で起動時のグラフィックスチップの選択処理が終了する。
次に、ノート型PC100のシステムリセット時におけるグラフィックスチップの選択処理について説明する。図6は、ノート型PC100のシステムリセット時におけるグラフィックスチップ選択処理の流れを示したフローチャートであり、図7はこの場合における各信号のタイミングチャート図である。なお図6において「Utility」とは上記ユーティリティソフト21を指す。
図6に示すように、まず、EC6は、システム起動中においてグラフィックス切替スイッチ7の変化を検知すると(ステップ61)、当該変化をユーティリティソフト21へ通知する(ステップ62)。通知を受けたユーティリティソフト21は、ユーザに対してOSの再起動を促す(ステップ63)。具体的には、映像表示部13において例えば「システムの再起動をしてください」といったダイアログメッセージを表示させる。ユーザが当該表示に基づいてシステム再起動に同意した場合(ステップ64のYes)には、ユーティリティソフト21はOSに対して再起動を要求する(ステップ65)。ユーザが同意しない場合(ステップ64のNo)にはユーザが自主的にシステムを再起動するまで待機する(ステップ66)。EC6とユーティリティソフト21は、上記図2において説明したようにPIC等の通信インターフェースを有しているため、ユーティリティソフト21から上記ダイアログ表示が可能となる。この表示は、例えばLEDによる警告表示よりもユーザにとって分かりやすく有効であり、ユーザからスムーズに再起動許可を得ることができる。
続いて、OSは上記ユーティリティソフト21からの再起動要求を受けて再起動処理を行い(ステップ67)、チップセット2は、SYS_RESET#信号をLowにしシステムをリセットする(図6のステップ68、図7の(1))。SYS_RESET#信号がLowになると、上記図3で示したサウスブリッジ4のPWROK端子がLowになり(図7の(2))、SYS_RESET#信号はLowのまま保持される。
そしてEC6は、上記リセットトラップ機構によりシステムのリセットを検知し(図6のステップ69)、リセット解除後に外部グラフィックスチップ10の端子に電圧が印加されても大丈夫なよう、外部グラフィックスチップ10の電源をONにする(図7の(3))。そしてEC6は外部グラフィックスチップ10の電源をONにした後、システムリセットを解除するためにSYS_PWROK信号をLowからHighに設定してチップセット2へ出力する(図7の(4))。SYS_PWROK信号がLowからHighになると、チップセット2のPWROK端子がLowからHighになり(図7の(5))、チップセット2はSYS_RESET#信号をLowからHighにして、システムのリセット解除を行う(図7の(6))。
これ以降の処理は、上記図4のステップ31以降の処理及び上記図5の(5)以降の処理と同様に進み、システムリセット時のグラフィックスチップ選択処理が終了する。
以上説明したように、本実施形態によれば、描画処理能力の異なる2つのグラフィックスチップを容易に切り替えられるユーザフレンドリーなマンマシーンインターフェースを提供することができ、低消費電力(バッテリ持続時間の維持)と高い描画性能とを両立することができる。また上記リセットトラップ機構により、システム再起動時においてもグラフィックスチップを適切に保護しながら容易にグラフィックスチップの切り替えを行うことができる。また、グラフィックスチップを2つ具備することで、一のグラフィックスチップで動的に消費電力を制御する場合に比べてより大きな範囲で消費電力を増減して、柔軟な制御が可能となる。
なお、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
上述の実施形態においては、ユーザはバッテリ持続時間とパフォーマンスの何れかを優先するかに応じて内蔵グラフィックスチップ5と外部グラフィックスチップ10を切り替えることができるが、この優先事項以外の事項に応じてもグラフィックスチップを切り替えることが可能である。上述したように、上記外部グラフィックスチップ10は高い描画性能を有する反面、消費電力が高く、発熱量も大きいため、当該外部グラフィックスチップ10を用いて描画処理を行う場合には、ファン14の回転数も大きくなり、それによる騒音も大きくなる傾向にある。そこで、EC6は、消費電力が低い内蔵グラフィックスチップ5を用いて描画処理を行う場合には、当該ファン14の回転数を下げることによって、静音性を高めることができる。すなわち、静音性を重視するか否かによってグラフィックスチップを切り替えることが可能となる。
上記実施形態においては、グラフィックスチップの切り替えは、グラフィックス切替スイッチ7のようなメカニカルスイッチによって行っているため、ユーザの明示的なグラフィックスチップの選択を必要とする。しかし、ユーザの使用目的・使用環境をノート型PC100が自動的に検出して、グラフィックスチップを切り替える、あるいは切り替えをユーザに促す、といったことも可能である。
例えば、パフォーマンスと、バッテリ持続時間または上記静音性はトレードオフの関係にあることから、どれを優先したいのかを、ノート型PCがバッテリとACアダプタの何れから電源を供給されて動作しているかという点で判断し、バッテリ動作の場合には内蔵グラフィックスチップ5を選択し、電源供給の心配がないACアダプタ動作の場合には外部グラフィックスチップ10を選択するといったことも可能である。
その他にも、例えば、ドッキングステーションやポートリプリケータといった機能拡充のための外部装置の接続の有無または着脱動作に応じて、外部モニタの接続の有無または着脱行為に応じて、OSの電源設定に応じて、アプリケーションソフトウェアの起動状況に応じて、システム全体の消費電力に応じて、バッテリ残量に応じて、周囲の環境レベルに応じて、など、パフォーマンスと消費電力とのトレードオフ関係に関連する様々な使用環境・目的に応じてグラフィックスチップを切り替えることができる。すなわち、上記グラフィックス切替スイッチ7を、パフォーマンス切り替えスイッチとして位置づけることで、より柔軟なグラフィックス切り替え処理が可能となる。
上記実施形態においては、内蔵グラフィックスチップ5が選択されている場合には外部グラフィックスチップ10に対する電力供給を停止するようにしていたが、これに加えて、内蔵グラフィックスチップ5が選択されている場合には、比較的利用頻度の低いデバイス類の電源を落としたり、CPU1の動作クロック数やメモリクロック数を下げたりすることによって、更に省電力効果を高めることもできる。
上記実施形態においては、グラフィックスチップの動作中のHotPlug/UnPlugをサポートしていないというWindows(登録商標)の制限事項のため、起動時及び再起動時にしかグラフィックスチップの切り替えはできない。しかし、逆に言うと、電源制御を伴わないグラフィックスチップの切り替えであればOS起動後にグラフィックスチップを切り替えることも可能である。また、HotPlug/UnPlugに対応したOSがあれば、電源制御を伴うグラフィックスチップの切り替えにも対応することができる。
上記実施形態においては、情報処理装置としてノート型PC100を例に挙げて説明したが、デスクトップ型のコンピュータやPDA(Personal Digital Assistance)、オーディオ/ビジュアル機器、携帯電話、ゲーム機器等、グラフィックスチップを搭載可能なあらゆる情報処理装置に本発明を適用することが可能である。
1…CPU
2…チップセット
3…ノースブリッジ
4…サウスブリッジ
5…内蔵グラフィックスチップ
6…EC
7…グラフィックス切替スイッチ
8…グラフィックス選択表示LED
9…キーボード
10…外部グラフィックスチップ
11…外部グラフィックスチップ用電源回路
12…スイッチIC
13…映像表示部
14…ファン
15…不揮発性メモリ
21…ユーティリティソフト
23…BIOS
100…ノート型PC

Claims (11)

  1. ACアダプタ及びバッテリのいずれかから電力を供給されることで動作可能な情報処理装置であって、
    第1の描画処理能力を有し、第1の映像信号を生成可能な第1のグラフィックスチップと、
    前記第1の描画処理能力よりも高い第2の描画処理能力を有し、第2の映像信号を生成可能な第2のグラフィックスチップと、
    前記第1及び第2の映像信号のいずれかを切り替えて出力可能な出力切替手段と、
    当該情報処理装置が前記ACアダプタとバッテリとのいずれから電力を供給されているかを検知する検知手段と、
    前記検知結果に基づいて、当該情報処理装置が前記バッテリから電力を供給されている場合には前記出力切替手段が前記第1の映像信号を出力するよう制御し、当該情報処理装置が前記ACアダプタから電力を供給されている場合には前記出力切替手段が前記第2の映像信号を出力するよう制御する制御手段と
    を具備する情報処理装置。
  2. 請求項1に記載の情報処理装置であって、
    前記制御手段は、映像信号を出力していないグラフィックスチップへの電力供給を停止する
    情報処理装置。
  3. 請求項2に記載の情報処理装置であって、
    前記制御手段は、
    当該情報処理装置の起動イベントを検知する手段と、
    前記起動イベントが検知された場合に前記第1及び第2のグラフィックスチップに電力を供給する手段と、
    映像信号を出力していないグラフィックスチップへの電力供給を停止する手段と
    を有する情報処理装置。
  4. 請求項3に記載の情報処理装置であって、
    前記制御手段は、
    当該情報処理装置の再起動イベントを検知する手段と、
    前記再起動イベントが検知された場合に前記第1及び第2のグラフィックスチップに電力を供給する手段と、
    映像信号を出力していないグラフィックスチップへの電力供給を停止する手段と
    を有する情報処理装置。
  5. 請求項1に記載の情報処理装置であって、
    前記出力切替手段により前記第1の映像信号と前記第2の映像信号のうちいずれの映像信号が出力されているかを報知する報知手段を更に具備する情報処理装置。
  6. 請求項5に記載の情報処理装置であって、
    前記報知手段は、前記第1の映像信号と前記第2の映像信号のうちいずれの映像信号が出力されているかをLEDの点灯により報知するLED表示部である
    情報処理装置。
  7. 請求項1に記載の情報処理装置であって、
    当該情報処理装置で発生した熱を放熱するファンを更に具備し、
    前記制御手段は、前記第1の映像信号が出力されている場合には前記ファンの回転数を第1の回転数に設定し、前記第2の映像信号が出力されている場合には前記第1の回転数よりも高い第2の回転数に設定する
    情報処理装置。
  8. 請求項1に記載の情報処理装置であって、
    当該情報処理装置全体の動作を制御するCPUを更に具備し、
    前記制御手段は、前記第1の映像信号が出力されている場合には前記CPUの動作クロック数を第1のクロック数に設定し、前記第2の映像信号が出力されている場合には前記第1のクロック数よりも高い第2のクロック数に設定する手段を有する情報処理装置。
  9. 請求項1に記載の情報処理装置であって、
    当該情報処理装置を省電力状態に移行させる手段を更に具備し、
    前記制御手段は、
    当該情報処理装置が前記省電力状態に移行する際に前記第1の映像信号及び前記第2の映像信号の出力状態に関する情報を記憶し、当該情報処理装置が省電力状態から復帰する場合に、前記記憶された情報に基づいて、前記出力切替手段が、前記省電力状態への移行前に出力されていた映像信号を出力するよう制御する
    情報処理装置。
  10. ACアダプタ及びバッテリのいずれかから電力を供給されることで動作可能な情報処理装置が情報を処理する方法であって、
    第1の描画処理能力を有する第1のグラフィックスチップから出力される第1の映像信号と、前記第1の描画処理能力よりも高い第2の描画処理能力を有する第2のグラフィックスチップから出力される第2の映像信号とのいずれかを切り替えて出力するステップと、
    前記情報処理装置が前記ACアダプタとバッテリとのいずれから電力を供給されているかを検知するステップと、
    前記検知結果に基づいて、前記情報処理装置が前記バッテリから電力を供給されている場合には前記第1の映像信号を出力するよう制御し、当該情報処理装置が前記ACアダプタから電力を供給されている場合には前記第2の映像信号を出力するよう制御するステップと
    を具備する情報処理方法。
  11. ACアダプタ及びバッテリのいずれかから電力を供給されることで動作可能な情報処理装置に、
    第1の描画処理能力を有する第1のグラフィックスチップから出力される第1の映像信号と、前記第1の描画処理能力よりも高い第2の描画処理能力を有する第2のグラフィックスチップから出力される第2の映像信号とのいずれかを切り替えて出力するステップと、
    前記情報処理装置が前記ACアダプタとバッテリとのいずれから電力を供給されているかを検知するステップと、
    前記検知結果に基づいて、前記情報処理装置が前記バッテリから電力を供給されている場合には前記第1の映像信号を出力するよう制御し、当該情報処理装置が前記ACアダプタから電力を供給されている場合には前記第2の映像信号を出力するよう制御するステップと
    を実行させるためのプログラム。
JP2011039677A 2011-02-25 2011-02-25 情報処理装置、情報処理方法及びそのプログラム Expired - Fee Related JP5201231B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011039677A JP5201231B2 (ja) 2011-02-25 2011-02-25 情報処理装置、情報処理方法及びそのプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011039677A JP5201231B2 (ja) 2011-02-25 2011-02-25 情報処理装置、情報処理方法及びそのプログラム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005375993A Division JP5076317B2 (ja) 2005-12-27 2005-12-27 情報処理装置、情報処理方法及びそのプログラム

Publications (2)

Publication Number Publication Date
JP2011141887A true JP2011141887A (ja) 2011-07-21
JP5201231B2 JP5201231B2 (ja) 2013-06-05

Family

ID=44457632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011039677A Expired - Fee Related JP5201231B2 (ja) 2011-02-25 2011-02-25 情報処理装置、情報処理方法及びそのプログラム

Country Status (1)

Country Link
JP (1) JP5201231B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05297993A (ja) * 1992-04-16 1993-11-12 Dia Semikon Syst Kk マイクロプロセッサの駆動制御装置
JP2001084363A (ja) * 1999-08-24 2001-03-30 Isei Denshi Kofun Yugenkoshi グラフィックスシステムコントローラ及び計算機システム
JP2001352373A (ja) * 2000-06-08 2001-12-21 Nintendo Co Ltd 携帯端末を用いた表示処理システム、それに用いられる携帯端末、およびそれに用いられる変換アダプタ
JP2002044682A (ja) * 2000-07-21 2002-02-08 Asahi Optical Co Ltd デジタル映像信号を出力する電子内視鏡装置とデジタル映像信号を受信するデコーダを備えた電子内視鏡システム
JP2003114744A (ja) * 2001-10-04 2003-04-18 Toshiba Corp 情報処理装置及び同装置に適用される省電力方法
JP3107450U (ja) * 2004-07-09 2005-02-03 志合電脳股▼分▲有限公司 情報装置に用いられる切り換え表示処理装置
JP2005301905A (ja) * 2004-04-15 2005-10-27 Sony Corp 情報処理装置
JP2005316855A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 情報処理装置、その起動方法およびその起動プログラム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05297993A (ja) * 1992-04-16 1993-11-12 Dia Semikon Syst Kk マイクロプロセッサの駆動制御装置
JP2001084363A (ja) * 1999-08-24 2001-03-30 Isei Denshi Kofun Yugenkoshi グラフィックスシステムコントローラ及び計算機システム
JP2001352373A (ja) * 2000-06-08 2001-12-21 Nintendo Co Ltd 携帯端末を用いた表示処理システム、それに用いられる携帯端末、およびそれに用いられる変換アダプタ
JP2002044682A (ja) * 2000-07-21 2002-02-08 Asahi Optical Co Ltd デジタル映像信号を出力する電子内視鏡装置とデジタル映像信号を受信するデコーダを備えた電子内視鏡システム
JP2003114744A (ja) * 2001-10-04 2003-04-18 Toshiba Corp 情報処理装置及び同装置に適用される省電力方法
JP2005301905A (ja) * 2004-04-15 2005-10-27 Sony Corp 情報処理装置
JP2005316855A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 情報処理装置、その起動方法およびその起動プログラム
JP3107450U (ja) * 2004-07-09 2005-02-03 志合電脳股▼分▲有限公司 情報装置に用いられる切り換え表示処理装置

Also Published As

Publication number Publication date
JP5201231B2 (ja) 2013-06-05

Similar Documents

Publication Publication Date Title
JP5076317B2 (ja) 情報処理装置、情報処理方法及びそのプログラム
JP5069291B2 (ja) 複数のグラフィックスサブシステムと低減電力消費モードとを有する装置、ソフトウェアおよび該装置の動作方法
JP5331886B2 (ja) ハイブリッドシャットダウンプロセスと高速な起動プロセスとを実現する方法とシステム
US9070333B2 (en) Information processing apparatus, information processing method, and program
JP2008287505A (ja) 情報処理装置およびレガシーエミュレーション処理停止制御方法
US20080065917A1 (en) Information Processing Apparatus and Resume Control Method
EP2818971B1 (en) Electronic device, method for controlling electronic device, and program
US8166224B2 (en) Apparatus and method for docking of mobile device supporting docking station
US9746910B2 (en) Supporting runtime D3 and buffer flush and fill for a peripheral component interconnect device
JP2009110428A (ja) 情報処理装置および制御方法
JP2009151488A (ja) 情報処理装置
JP2009151242A (ja) 情報処理装置および表示制御方法
EP3889735A1 (en) Information processing apparatus and control method
JP2006351013A (ja) 電子装置において保存/リストア手順を行なうための方法及びシステム
US8185763B2 (en) Method of and apparatus for informing user about setting state of wake-on-LAN function
US6665765B1 (en) Hot docking drive wedge and port replicator
JP2007065932A (ja) 情報処理装置、情報処理装置の制御方法
JP2007206839A (ja) 電子機器及び動作制御方法
JP5201231B2 (ja) 情報処理装置、情報処理方法及びそのプログラム
US20230030973A1 (en) Change of firmware settings
KR20230164087A (ko) 활용된 전원에 기초한 그래픽 프로세싱 유닛(gpu) 선택
KR101134789B1 (ko) 휴대용 컴퓨터 및 그 제어방법
KR101672282B1 (ko) 단일 운영체제 시스템에서의 다중 운영체제 지원방법 및 그를 위한 장치
US20160216756A1 (en) Power management in computing devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121025

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130128

R151 Written notification of patent or utility model registration

Ref document number: 5201231

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees