Nothing Special   »   [go: up one dir, main page]

JP2011071322A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2011071322A
JP2011071322A JP2009221198A JP2009221198A JP2011071322A JP 2011071322 A JP2011071322 A JP 2011071322A JP 2009221198 A JP2009221198 A JP 2009221198A JP 2009221198 A JP2009221198 A JP 2009221198A JP 2011071322 A JP2011071322 A JP 2011071322A
Authority
JP
Japan
Prior art keywords
wiring
substrate
electronic component
external terminal
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009221198A
Other languages
English (en)
Inventor
Tatsuaki Tsukuda
龍明 佃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009221198A priority Critical patent/JP2011071322A/ja
Priority to US12/887,093 priority patent/US20110074042A1/en
Publication of JP2011071322A publication Critical patent/JP2011071322A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】基板に電子部品が搭載された電子装置のサイズ増加を抑えつつ、基板に形成された配線の断線を抑制する手段を提供する。
【解決手段】電子装置１００は、基板１１０と、基板１１０の一面に搭載された電子部品と、基板１１０の他面に形成された複数の外部端子１４０と、基板１１０の他面に形成された複数の配線と、を含む。複数の配線は、平面視において、電子部品の外縁２１０と重なる第１の配線１６０を含み、複数の外部端子１４０のうち、第１の配線１６０を間に挟んで一方向に隣接する第１の外部端子および第２の外部端子間の間隔が、第１の配線１６０を間に挟まずに一方向に隣接する第３の外部端子および第４の外部端子の間隔よりも広く形成されている。
【選択図】図２

Description

本発明は、電子装置に関し、とくに、基板上に電子部品が搭載された電子装置に関する。
半導体素子等の電子部品を基板に搭載したパッケージ構造の電子装置において、基板の電子部品が搭載された面と反対側の他面には、電子装置をマザーボードやプリント回路基板等の外部の外部基板の端子とさらに接続するための半田ボール等の外部端子が複数設けられる。また、基板の他面には、外部端子と、基板中に形成されたビアとを電気的に接続するための配線が形成される。外部端子は、基板の他面に形成された配線および基板中に形成されたビアを介して電子部品等と電気的に接続される。
特許文献１（特開２００３−２８３０８１号公報）には、パッケージ（電子装置）に内部回路配線とＢＧＡ構造の外部端子列（ボール）を備えた配線用補助パッケージにおいて、前記ＢＧＡ構造はボールのピッチが異なる複数の部分からなり、パッケージ外周部のボールのピッチＰ１はパッケージ中央部のボールのピッチＰ２より大きく、またパッケージ外周部のボールのサイズＤ１はパッケージ中央部のボールのサイズＤ２より大きい構成が記載されている。これにより、ＢＧＡ（ボールグリッドアレイ）構造を採用した配線用補助パッケージにおいて、既存の半導体集積回路のパッケージに制約されることなく、ボールピッチ、またはボールサイズを大きくし、実装の信頼性向上や安価なプリント基板の使用を可能にすると記載されている。
特開２００３−２８３０８１号公報
しかし、従来、電子部品が搭載された基板においては、配線の断線が生じやすいという問題があった。本発明者等が検討したところ、平面視で電子部品と重なる領域と電子部品と重ならない領域とにまたがって形成された配線で断線が生じやすいことが明らかになった。従来、外部端子はマトリクス状に配置されており、配線は外部端子の間の外部端子が形成されていない領域に形成されていた。そのため、配線の配線幅が全体的に狭く形成されていた。
電子部品が搭載された基板において、電子部品の発熱の影響や、電子部品を基板に搭載したり、電子部品が基板に搭載された後の電子装置をさらにマザーボード等の外部基板に実装する際の熱処理の影響により、電子部品と重なる領域と電子部品と重ならない領域とで実質的に基板の膨張度合が異なる。そのため、平面視で電子部品と重なる領域と電子部品と重ならない領域とにまたがって形成された配線は、基板の膨張に伴い、配線の一部が膨張するとともに、他の部分は膨張しないという現象が生じ、配線の断線が生じやすくなる。従来、配線幅が狭いために、基板の膨張に伴ってこのような配線の断線が生じていたと考えられる。しかし、配線の配線幅を広くするためには、外部端子の間隔を広くする必要があるが、その場合、装置サイズが大きくなるという問題がある。
特許文献１に記載された技術では、パッケージ外周部の外部端子列のピッチを広くすることにより、多数の配線を配置可能とし、外部端子から配線を引き出しやすくしている。しかし、当該文献に記載の技術では、パッケージ内周部での外部端子列のピッチは均等に狭く形成されている。そのため、内周部での配線の配線幅を広くすることはできず、上記のような断線の問題を解決することができない。
本発明によれば、
基板と、
前記基板の一面に搭載された電子部品と、
前記基板の他面に形成された複数の外部端子と、
前記基板の前記他面に形成された複数の配線と、
を含み、
前記複数の配線は、平面視において、前記電子部品の外縁と重なる第１の配線を含み、
前記複数の外部端子のうち、前記第１の配線を間に挟んで一方向に隣接する第１の外部端子および第２の外部端子間の間隔が、前記第１の配線を間に挟まずに前記一方向に隣接する第３の外部端子および第４の外部端子の間隔よりも広く形成された電子装置が提供される。
このような構成とすれば、平面視で電子部品の外縁と重なる第１の配線が形成される箇所において、外部端子間の間隔が広く形成されるので、第１の配線の配線幅を広くするためのスペースが得られる。そのため、第１の配線の配線幅を広くすることができる。第１の配線の配線幅を広くすることにより、電子部品の発熱の影響や、電子部品を基板に搭載したり、電子部品が基板に搭載された後の電子装置をさらにマザーボード等の外部基板に実装する際の熱処理の影響により、電子部品と重なる領域と電子部品と重ならない領域とで基板の膨張度合が実質的に異なる場合でも、配線の断線を抑制することができる。一方、その他の箇所では、外部端子の間隔を狭く配置することができるので、外部端子の数を減らすことなくパターン形成ができる。これにより、電子装置のサイズを大きくすることなく、断線の抑制向上ができ、信頼性向上を可能とする。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、基板に電子部品が搭載された電子装置のサイズ増加を抑えつつ、基板に形成された配線の断線を抑制することができる。
本発明の実施の形態における電子装置の構成を示す断面図である。 本発明の実施の形態における電子装置の基板の他面の構成の一例を示す平面図である。 図２に示した基板の他面のパターンの設計手順を示す平面図である。 本発明の実施の形態における電子装置の基板の他面の構成の他の例を示す平面図である。 本発明の実施の形態における電子装置の基板の他面の構成の他の例を示す平面図である。 図５に示した基板の他面のパターンの設計手順を示す平面図である。 本発明の実施の形態における電子装置の基板の他面の構成の他の例を示す平面図である。 本発明の実施の形態における電子装置の基板の他面の構成の他の例を示す平面図である。 本発明の実施の形態における電子装置の基板の他面の構成の他の例を示す平面図である。 本発明の実施の形態における電子装置の構成の他の例を示す平面図である。 本発明の実施の形態における電子装置の構成の他の例を示す平面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様の構成要素には同様の符号を付し、適宜説明を省略する。
図１は、本実施の形態における半導体装置の構成を示す断面図である。
電子装置１００は、基板１１０と、基板１１０の一面（図中上面）に搭載された電子部品２００と、基板１１０の一面とは反対側の他面（図中下面）に形成された複数の外部端子１４０とを含む。電子部品２００は、半導体チップ等の半導体素子や、コンデンサ等の受動部品等とすることができる。本例では、電子部品２００は半導体チップとすることができる。電子部品２００は、ボンディングワイヤ１２２を介して基板１１０表面の端子に電気的に接続されている。また、電子部品２００およびボンディングワイヤ１２２は、封止樹脂１３０で封止されている。
基板１１０は、配線層を含む配線基板とすることができる。本実施の形態において、基板１１０は、複数の配線層が接続された多層配線基板とすることができる。基板１１０内には、複数の配線層の配線を電気的に接続するためのビア（スルーホール）１５０が形成されている。ビア１５０の一部は、基板１１０の他面に露出して形成されている。ここでは、電子装置１００が、ＢＧＡ（Ball grid array）パッケージである場合を例として示す。この場合、外部端子１４０は、たとえば後述する配線と同時に基板１１０の他面に形成される電極パッドと、その表面に形成された半田ボールとにより構成することができる。また、他の例において、電子装置１００は、半田ボールを含まない、ＬＧＡ（Land grid array）パッケージとすることもできる。
図２は、本実施の形態における電子装置１００の基板１１０の他面の構成の一例を示す平面図である。
基板１１０の他面には、第１の配線１６０および第２の配線１６２を含む複数の配線が形成されている。
第１の配線１６０および第２の配線１６２は、ビア１５０と外部端子１４０とを電気的に接続する。第１の配線１６０は、電子部品外縁２１０の内側および外側の一方に形成されたビア１５０と、電子部品外縁２１０の内側および外側の他方に形成された一の外部端子１４０とを電気的に接続する。第１の配線１６０は、電子部品外縁２１０と平面視で重なっている。とくに、ここでは、第１の配線１６０は、平面視において、電子部品２００の外縁である電子部品外縁２１０を内側から外側に横切るように延在した構成となっている。一方、第２の配線１６２は、電子部品外縁２１０と平面視で重なっていない。つまり、第２の配線１６２は、電子部品外縁２１０を横切らない構成となっている。
また、第１の配線１６０は、第２の配線１６２に比べて配線幅が広く形成される。たとえば、第１の配線１６０の配線幅は、たとえばビア１５０径以上ボールランドである外部端子１４０の径以下程度とすることができ、具体的には、たとえば３５０μｍ程度とすることができる。一方、第２の配線１６２の配線幅は、たとえば最小設計ルールの最小配線幅とすることができ、具体的には、たとえば２０〜７０μｍ程度とすることができる。ここで、「配線幅」とは、ビア１５０から外部端子１４０に到る経路全体の平均とすることができる。とくに、第１の配線１６０において、電子部品外縁２１０と重なる部分においては、配線幅が広く形成される。また、本実施の形態において、第１の配線１６０および第２の配線１６２は、電子部品２００への信号を入力、出力、または入出力する信号線とすることができる。
上述したように、電子部品２００の発熱の影響や、電子部品２００を基板１１０に搭載したり、電子装置１００をさらにマザーボード等の外部基板に実装する際の熱処理の影響により、電子部品２００と重なる領域と電子部品２００と重ならない領域とで基板１１０の膨張度合が実質的に異なる。配線が電子部品外縁２１０と重なる構成の場合、配線が電子部品２００と重なる領域と電子部品２００と重ならない領域にわたって存在することになる。そのため、基板１１０の膨張に伴い、配線の一部が膨張するとともに、他の部分は膨張しないという現象が生じ、配線の断線が生じやすくなる。とくに配線が電子部品外縁２１０の内側から外側に横切るように延在した構成の場合、断線が生じやすくなる。ここで、横切るように延在とは、配線の配線幅とは略直交な方向の配線の延在方向が電子部品外縁２１０と交差することをいう。本実施の形態において、このような配線を配線幅の広い第１の配線１６０とすることにより、配線の断線を抑制することができる。
本実施の形態において、複数の外部端子１４０は、基板１１０の他面に一方向（図中縦方向）および当該一方向と直交する方向（図中横方向）に略マトリクス状に形成されている。本実施の形態において、複数の外部端子１４０のうち、第１の配線１６０を間に挟んで一方向（または横方向）に隣接する外部端子１４０（第１の外部端子および第２の外部端子）間の間隔が、第１の配線１６０を間に挟まずに同じ一方向に隣接する外部端子１４０（第３の外部端子および第４の外部端子）間の間隔よりも広く形成されている。ここで、第１の配線１６０を間に挟んで隣接する外部端子１４０間においては、マトリクス状に配列されるはずの外部端子１４０が除去された配置となっている。また、本例では、電子部品外縁２１０近傍で電子部品外縁２１０に沿って形成された外部端子１４０間に第１の配線１６０が延在して設けられており、このような外部端子１４０間の間隔が広くなっている。
図３は、図２に示した基板１１０の他面のパターンの設計手順を示す平面図である。
本実施の形態において、外部端子１４０の配置パターンは、以下の手順で決定することができる。
まず、図３（ａ）に示すように、複数の外部端子の候補パターン１４２を一方向および当該一方向と直交する方向にそれぞれ規則正しい間隔でマトリクス状に配置する。ここでは、複数の外部端子の候補パターン１４２が、一方向および当該一方向と直交する方向に均等に配置された例を示している。候補パターン１４２は、後に外部端子１４０が配置される箇所の候補である。たとえば、候補パターン１４２は、横方向Ｍ×縦方向Ｎのマトリクス状の配列とすることができる。ここでは、Ｍ＝Ｎ＝１１の場合を例として示している。
次いで、各候補パターン１４２に形成される外部端子１４０と接続するビア１５０等との配置関係を考慮して、配線パターンを決定していく。ここで、図中矢印で示した候補パターン１４２に形成される外部端子１４０とビア１５０とがそれぞれ配線を介して電気的に接続されるとする。
ビア１５０と候補パターン１４２とを結ぶ線が電子部品外縁２１０を横切る場合は、当該外部端子１４０に形成される外部端子１４０とビア１５０とを接続する配線は、配線幅の広い第１の配線１６０とする必要がある。そのため、第１の配線１６０の形成領域を確保するために、このようなビア１５０と候補パターン１４２とを結ぶ線の近傍に存在する候補パターン１４２には、外部端子１４０が形成されないような設計とする。たとえば、図中、候補パターン１４２ａには、外部端子１４０が形成されないようにする。そのため、このような候補パターン１４２ａは除去する。
一方、ビア１５０と候補パターン１４２とを結ぶ線が電子部品外縁２１０を横切らない場合は、当該候補パターン１４２に形成される外部端子１４０とビア１５０とを接続する配線は、配線幅の狭い第２の配線１６２でよい。第２の配線１６２は、マトリクス状に形成された候補パターン１４２の間の空いたスペースを利用して形成できる構成とすることができる。そのため、たとえば、図中、候補パターン１４２ｂは、候補パターン１４２とビア１５０とを結ぶ線近傍にあるが、この箇所に外部端子１４０を形成することができる。そのため、このような候補パターン１４２ｂはそのまま残す。
次いで、削除されなかった候補パターン１４２に対応する箇所に外部端子１４０を形成するとともに、第１の配線１６０や第２の配線１６２を形成する。これにより、図２に示したような構成のパターンが得られる。図２に示すように、本実施の形態においては、基板１１０の外縁からの距離が等しい外部端子１４０においても、第１の配線１６０を間に挟んで一方向に隣接する外部端子１４０間の間隔が、第１の配線１６０を間に挟まずに一方向に隣接する他の外部端子１４０間の間隔よりも広く形成されている。たとえば、図中右から３列目の外部端子１４０において、第１の配線１６０を間に挟んで縦方向に隣接する外部端子１４０間の間隔は、第１の配線１６０を間に挟まずに縦方向に隣接する他の外部端子１４０間の間隔よりも広く形成されている。
図３（ｂ）は、基板１１０の他面に形成された外部端子１４０とビア１５０とを示す平面図である。ここでは、外部端子１４０の配置をわかりやすくするために、第１の配線１６０や第２の配線１６２は示していない。本実施の形態においては、電子部品外縁２１０と重なる箇所に形成された外部端子１４０において、一部の候補パターン１４２を除去したことにより、電子部品外縁２１０に沿って形成された外部端子１４０のうち一部の間の間隔が広く形成されている。
なお、図２や図３において、本発明の説明に関係のないビアや配線等は示していない。
また、電子装置１００は、種々の構成とすることができる。以下、他の例を説明する。
図４は、本実施の形態における半導体装置の基板の他面の構成の他の例を示す平面図である。
図２および図３に示した例では、基板１１０の中心に対して左右および上下に略対称に第１の配線１６０が形成される例を示したが、第１の配線１６０は、図４に示したように、ランダムな配置とすることができる。
図５は、本実施の形態における半導体装置の基板の他面の構成の他の例を示す平面図である。図６は、図５に示した基板の他面のパターンの設計手順を示す平面図である。
図１から図３に示した例では、基板１１０上に一つの電子部品２００が配置された例を示したが、基板１１０上には、複数の電子部品２００が並置された構成とすることができる。この場合、電子部品２００毎に、各電子部品２００の外縁と平面視で重なる領域が存在する。図５および図６に示した例では、基板１１０上に２つの電子部品２００が形成された例を示す。ここで、一方の電子部品２００の外縁を第１の電子部品外縁２１０ａ、他方の電子部品２００の外縁を第２の電子部品外縁２１０ｂとする。
このような構成においても、第１の電子部品外縁２１０ａまたは第２の電子部品外縁２１０ｂを横切るように形成された配線は、第１の配線１６０とすることができ、配線幅が広く形成される。
本例でも、パターンの設計は、図３を参照して説明したのと同様にすることができる。まず、図６（ａ）に示すように、複数の外部端子の候補パターン１４２を一方向および当該一方向と直交する方向に均等に規則正しくマトリクス状に配置する。ここでも、Ｍ＝Ｎ＝１１の場合を例として示している。
次いで、各候補パターン１４２に形成される外部端子１４０と接続するビア１５０等との配置関係を考慮して、配線パターンを決定していく。ここでも、図中矢印で示した候補パターン１４２に形成される外部端子１４０とビア１５０とがそれぞれ配線を介して電気的に接続されるとする。
ビア１５０と候補パターン１４２とを結ぶ線が第１の電子部品外縁２１０ａまたは第２の電子部品外縁２１０ｂを横切る場合は、当該候補パターン１４２に形成される外部端子１４０とビア１５０とを接続する配線は、配線幅の広い第１の配線１６０とする必要がある。そのため、第１の配線１６０の形成領域を確保するために、このようなビア１５０と候補パターン１４２とを結ぶ線の近傍に存在する候補パターン１４２ａは除去する。
一方、ビア１５０と候補パターン１４２とを結ぶ線が電子部品外縁２１０を横切らない場合は、当該候補パターン１４２に形成される外部端子１４０とビア１５０とを接続する配線は、配線幅の狭い第２の配線１６２でよい。そのため、たとえば、図中、候補パターン１４２ｂはそのまま残す。
次いで、削除されなかった候補パターン１４２に対応する箇所に外部端子１４０を形成するとともに、第１の配線１６０や第２の配線１６２を形成する。これにより、図５に示したような構成のパターンが得られる。
図６（ｂ）は、基板１１０の他面に形成された外部端子１４０とビア１５０とを示す平面図である。ここでは、外部端子１４０の配置をわかりやすくするために、第１の配線１６０や第２の配線１６２は示していない。本実施の形態においては、第１の電子部品外縁２１０ａや第２の電子部品外縁２１０ｂと重なる箇所に形成された外部端子１４０において、一部の候補パターン１４２を除去したことにより、第１の電子部品外縁２１０ａおよび第２の電子部品外縁２１０ｂに沿って形成された外部端子１４０のうち一部の間の間隔が広く形成されている。
図７から図９は、本実施の形態における電子装置の基板の他面の構成の他の例を示す平面図である。
ここでは、第１の配線１６０が電子部品外縁２１０の角部（コーナ）を横切るように形成された例を示す。
図７および図８では、一つの電子部品外縁２１０が存在する例、図９では、二つの第１の電子部品外縁２１０ａおよび第２の電子部品外縁２１０ｂが存在する例を示す。
電子部品２００が形成された領域の角部においては、点集中により応力が加わりやすく、基板１１０の膨張が起こりやすい。そのため、従来の配線幅が狭い配線では断線が生じやすかった。しかし、本実施の形態においては、このような箇所に配線幅の広い第１の配線１６０を配置することができるので、断線を抑制することができる。
次に、本実施の形態における電子装置１００の効果を説明する。
本実施の形態における電子装置１００の構成によれば、電子部品外縁２１０と重なる第１の配線１６０が形成される箇所において、外部端子１４０間の間隔が広く形成されるので、第１の配線１６０の配線幅を広くするためのスペースが得られる。そのため、第１の配線１６０の配線幅を広くすることができる。第１の配線１６０の配線幅を広くすることにより、電子部品２００の発熱の影響により、電子部品２００と重なる領域と電子部品２００と重ならない領域とで基板１１０の膨張度合が異なる場合でも、配線の断線を抑制することができる。
また、すべての配線の配線幅を太くするのではなく、電子部品外縁２１０と重なるような第１の配線１６０の配線幅を選択的に太くして、それ以外の第２の配線１６２は、マトリクス状に配置した外部端子１４０の配置と重ならない箇所に形成している。そのため、第１の配線１６０近傍以外の外部端子１４０の間隔を狭く配置することができるので、外部端子１４０の数を減らすことなくパターン形成ができる。また、第２の配線１６２の数を減らすことなくパターン形成ができる。
以上により、電子装置１００のサイズを大きくすることなく、断線の抑制向上ができ、信頼性向上を可能とする。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以上の実施の形態において、一つの電子部品外縁２１０や第１の電子部品外縁２１０ａ、第２の電子部品外縁２１０ｂ内には、複数の電子部品２００が積層された構成とすることもできる。
また、以上の実施の形態においては、半田ボール等の外部端子１４０が形成される基板１１０の他面に形成される配線について説明したが、基板１１０に含まれる他の面に形成される配線についても、同様に第１の配線１６０と第２の配線１６２を形成することができる。たとえば、基板１１０の電子部品２００が搭載される一面や、基板１１０の多層構造のいずれかの層において、平面視で電子部品外縁２１０と重なるような配線は、他の配線よりも配線幅が広い第１の配線１６０とすることができる。ここで、配線とは、電子部品２００への信号を入力、出力、または入出力する信号線とすることができる。
図１０および図１１にこのような例を示す。
ここでは、基板１１０の多層構造のいずれかの層に形成されたパターンの一部を示す。なお、ここでは、本発明の説明に関係のないビアや配線等は示していない。図示したように、複数のビア１５０間を接続する配線が電子部品外縁２１０と重なり、電子部品外縁２１０を横切る場合は、配線幅の広い第１の配線１６０が形成される。一方、配線が電子部品外縁２１０を横切らない場合は、配線幅の狭い第２の配線１６２が形成される。
なお、本発明の電子装置１００は、最終的には、マザーボードやプリント回路基板等の外部の外部基板に搭載される。本発明は、このような、外部基板と、電子装置１００とを含む最終装置である電子機器にも適用される。
１００ 電子装置
１１０ 基板
１２２ ボンディングワイヤ
１３０ 封止樹脂
１４０ 外部端子
１４２ 候補パターン
１４２ａ 候補パターン
１４２ｂ 候補パターン
１５０ ビア
１６０ 第１の配線
１６２ 第２の配線
２００ 電子部品
２１０ 電子部品外縁
２１０ａ 第１の電子部品外縁
２１０ｂ 第２の電子部品外縁

Claims (8)

  1. 基板と、
    前記基板の一面に搭載された電子部品と、
    前記基板の他面に形成された複数の外部端子と、
    前記基板の前記他面に形成された複数の配線と、
    を含み、
    前記複数の配線は、平面視において、前記電子部品の外縁と重なる第１の配線を含み、
    前記複数の外部端子のうち、前記第１の配線を間に挟んで一方向に隣接する第１の外部端子および第２の外部端子間の間隔が、前記第１の配線を間に挟まずに前記一方向に隣接する第３の外部端子および第４の外部端子の間隔よりも広く形成された電子装置。
  2. 請求項１に記載の電子装置において、
    前記第１の配線は、前記電子部品の外縁を内側から外側に横切るように延在して形成された電子装置。
  3. 請求項１または２に記載の電子装置において、
    前記第１の外部端子および前記第２の外部端子は、前記電子部品の外縁近傍で当該外縁に沿って隣接して形成された電子装置。
  4. 請求項３に記載の電子装置において、
    前記第３の外部端子および前記第４の外部端子は、前記電子部品の外縁近傍で当該外縁に沿って隣接して形成された電子装置。
  5. 請求項１から４いずれかに記載の電子装置において、
    前記第１の配線は、前記電子部品の外縁と重ならない他の配線に比べて配線幅が広く形成された電子装置。
  6. 請求項１から５いずれかに記載の電子装置において、
    前記第１の外部端子および前記第２の外部端子間の間隔は、前記基板の前記他面に前記一方向および当該一方向と直交する方向にそれぞれ規則正しい間隔でマトリクス状に配置された外部端子の候補パターンから、前記第１の外部端子および前記第２の外部端子の間に存在する前記候補パターンを除去し、残った前記候補パターンに対応する箇所にそれぞれ外部端子を形成したことにより広く形成された電子装置。
  7. 請求項１から６いずれかに記載の電子装置において、
    前記複数の外部端子は、前記基板の前記他面に前記一方向および当該一方向と直交する方向にマトリクス状に形成された電子装置。
  8. 請求項１から７いずれかに記載の電子装置において、
    前記基板内に形成されるとともに、前記基板の前記他面に露出して形成されたビアをさらに含み、
    前記ビアは、前記電子部品の外縁の内側および外側の一方に形成され、
    前記第１の配線は、前記ビアと、前記電子部品の外縁の内側および外側の他方に形成された一の前記外部端子とに電気的に接続された電子装置。
JP2009221198A 2009-09-25 2009-09-25 電子装置 Pending JP2011071322A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009221198A JP2011071322A (ja) 2009-09-25 2009-09-25 電子装置
US12/887,093 US20110074042A1 (en) 2009-09-25 2010-09-21 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009221198A JP2011071322A (ja) 2009-09-25 2009-09-25 電子装置

Publications (1)

Publication Number Publication Date
JP2011071322A true JP2011071322A (ja) 2011-04-07

Family

ID=43779398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009221198A Pending JP2011071322A (ja) 2009-09-25 2009-09-25 電子装置

Country Status (2)

Country Link
US (1) US20110074042A1 (ja)
JP (1) JP2011071322A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6180801B2 (ja) * 2013-06-07 2017-08-16 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525414B2 (en) * 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
TWI245389B (en) * 2003-10-02 2005-12-11 Siliconware Precision Industries Co Ltd Conductive trace structure and semiconductor package having the conductive trace structure

Also Published As

Publication number Publication date
US20110074042A1 (en) 2011-03-31

Similar Documents

Publication Publication Date Title
US10897820B2 (en) Printed wiring board, printed circuit board, and electronic device
JP2009070965A (ja) 半導体装置
JPWO2009048154A1 (ja) 半導体装置及びその設計方法
US9549459B2 (en) Multilayer printed circuit board
JP2007258469A (ja) 半導体集積回路装置
JP2010206021A (ja) 電子部品実装構造体、およびその製造方法
JP2006073593A (ja) 配線基板とそれを用いた半導体装置
JP2005166794A (ja) 部品パッケージとプリント配線基板および電子機器
JP3897749B2 (ja) 半導体装置
US10085353B2 (en) Solder bridging prevention structures for circuit boards and semiconductor packages
JP2011071322A (ja) 電子装置
JP6469441B2 (ja) 多層配線板
JP4429760B2 (ja) 多層配線基板
US20080251286A1 (en) Method For Increasing a Routing Density For a Circuit Board and Such a Circuit Board
JP2010161295A (ja) プリント基板およびこれを備えた半導体装置
JP2008078646A (ja) パッケージ用印刷回路基板及びその製造方法
JP4976767B2 (ja) 積層形半導体装置
JP4355313B2 (ja) 半導体装置
JP2005340294A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器
JP5388081B2 (ja) 半導体装置
JP2013026291A (ja) 半導体装置
JP4438940B2 (ja) 配線基板、半導体装置、電子デバイス並びに電子機器
JP2005340292A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器
JP2014003174A (ja) Ｂｇａパッケージ
JP2005268575A (ja) 半導体装置